CN116960180A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN116960180A
CN116960180A CN202310446531.2A CN202310446531A CN116960180A CN 116960180 A CN116960180 A CN 116960180A CN 202310446531 A CN202310446531 A CN 202310446531A CN 116960180 A CN116960180 A CN 116960180A
Authority
CN
China
Prior art keywords
film
ferroelectric
grains
amorphous
ferroelectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310446531.2A
Other languages
English (en)
Inventor
大森和幸
山口直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN116960180A publication Critical patent/CN116960180A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及半导体器件及其制造方法。一种铁电存储器单元包括形成在半导体衬底上的顺电膜和形成在顺电膜上的铁电层。铁电层包括铁电膜和多个晶粒。铁电膜由包含金属氧化物和第一元素的材料制成。多个晶粒由与形成铁电膜的材料不同的材料制成，并且由铁电体制成。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2022年4月25日提交的日本专利申请号2022-071615的优先权，其内容通过引用并入本文。
技术领域
本发明涉及半导体器件及其制造方法，并且更具体地涉及一种具有铁电存储器单元的半导体器件及其制造方法。
背景技术
近年来，已经开发出使用铁电膜的铁电存储器单元作为在低电压下操作的半导体存储器元件。铁电存储器单元是通过控制铁电极化的方向在写入状态与擦除状态之间改变的非易失性存储器单元。在铁电存储器单元中，由于铁电膜的晶粒尺寸和晶体取向的波动，存在阈值电压相对于栅极电压的变化可能会增加的可能性。
下面列出了公开的技术。
[专利文献1]日本未审查专利申请公开号2019-201172。
例如，专利文献1公开了一种通过在半导体衬底上形成第一非晶膜、在第一非晶膜上形成诸如Al等多个晶粒、形成第二非晶膜以覆盖多个晶粒并且然后执行热处理来形成正交晶体铁电膜的技术。利用这样的技术，可以使铁电膜的晶粒尺寸和晶体取向均匀(对准)。顺便提及，铁电膜是金属氧化物膜，并且例如是包含诸如锆等元素的HfO2膜。
发明内容
在上述专利文献1中公开的技术中，由于多个晶粒是顺电的，因此存在如下这样的问题，即，在整个铁电膜中存在极化大小变化的地方。因此，阈值电压相对于栅极电压的变化不能完全被消除，并且有可能形成具有小存储器窗口(阈值电压的变化量)的铁电存储器单元。
基本上，存储器窗口越大，就越容易确定铁电存储器单元在铁电存储器单元的读取操作中是处于写入状态还是处于擦除状态。因此，可以准确地读出铁电存储器单元中存储的信息。
本申请的主要目的是通过提供具有大存储器窗口的铁电存储器单元以及对准铁电膜的晶粒尺寸和晶体取向来提高半导体器件的可靠性。通过说明书和附图的描述，其他目的和新颖特征将变得清楚。
以下将简要描述本申请中公开的一个代表性实施例的概要。
根据一个实施例的一种半导体器件包括形成在半导体衬底上的顺电膜和形成在顺电膜上的铁电层。这里，铁电层包括铁电膜和设置在铁电膜内部的多个晶粒，铁电膜由包含金属氧化物和第一元素的材料制成，并且多个晶粒由与构成铁电膜的材料不同的材料制成并且由铁电体制成。
根据一个实施例的一种制造半导体器件的方法包括：(a)在半导体衬底上形成顺电膜；(b)在顺电膜上形成由包含金属氧化物和第一元素的材料制成的非晶膜；(c)在非晶膜内部提供多个晶粒；(d)在(b)和(c)之后，在非晶膜上形成金属膜；以及(e)在(d)之后，通过执行热处理使非晶膜结晶，从而形成正交晶体铁电膜。这里，多个晶粒由与构成铁电膜的材料不同的材料构成，并且由铁电体制成。
根据一个实施例的一种制造半导体器件的方法包括：(a)在半导体衬底上形成顺电膜；(b)在顺电膜上形成由包含金属氧化物和第一元素的材料制成的非晶膜；(c)在非晶膜的下表面或非晶膜的上表面上提供多个晶粒；(d)在(b)和(c)之后，在非晶膜上形成金属膜；以及(e)在(d)之后，通过执行热处理使非晶膜结晶，从而形成正交晶体铁电膜。这里，通过(e)，多个晶粒扩散到铁电膜中，并且多个晶粒由与构成铁电膜的材料不同的材料构成，并且由铁电体制成。
根据一个实施例，可以提高半导体器件的可靠性。
附图说明
图1是示出根据第一实施例的半导体器件的截面图；
图2是示出在铁电存储器的每次操作期间施加的电压的表；
图3是示出本申请的发明人进行的实验的结果的图；
图4是示出根据第一实施例的半导体器件的制造步骤的截面图；
图5是示出图4之后的半导体器件的制造步骤的截面图；
图6是示出图5之后的半导体器件的制造步骤的截面图；
图7是示出图6之后的半导体器件的制造步骤的截面图；
图8是示出图7之后的半导体器件的制造步骤的截面图；
图9是示出图8之后的半导体器件的制造步骤的截面图；
图10是示出根据第二实施例的半导体器件的截面图；
图11是示出根据第二实施例的半导体器件的制造步骤的截面图；
图12是示出图11之后的半导体器件的制造步骤的截面图；
图13是示出图12之后的半导体器件的制造步骤的截面图；
图14是示出图13之后的半导体器件的制造步骤的截面图；
图15是示出根据第三实施例的半导体器件的制造步骤的截面图；
图16是示出图15之后的半导体器件的制造步骤的截面图；
图17是示出根据第三实施例的修改示例的半导体器件的制造步骤的截面图；
图18是示出图17之后的半导体器件的制造步骤的截面图；以及
图19是示出图18之后的半导体器件的制造步骤的截面图。
具体实施方式
在下文中，将基于附图详细描述实施例。顺便提及，在用于描述实施例的所有附图中，具有相同功能的构件由相同的附图标记表示，并且将省略对其的重复描述。此外，在以下实施例中，除非特别需要，否则描述的相同或相似部分原则上将不再重复。
(第一实施例)
＜半导体器件的结构＞
下面将参考图1至图3描述根据第一实施例的半导体器件。半导体器件以铁电存储器单元MC作为电可重写非易失性存储器单元。图1示出了被称为MFIS(金属铁电绝缘体半导体)结构的铁电存储器单元MC，其中铁电层FEL被施加到晶体管。
如图1所示，半导体衬底SUB由例如p型单晶硅(Si)等制成。在半导体衬底SUB中形成有p型阱区PW。
在包括阱区PW的半导体衬底SUB上形成有顺电膜IL。顺电膜IL例如是氧化硅膜或氮氧化硅膜，并且具有例如1nm以上且3nm以下的厚度。顺电膜IL是为了稳定稍后描述的半导体衬底SUB与铁电层FEL之间的界面而提供的膜。备选地，顺电膜IL是用于在铁电存储器单元MC的操作期间当电压被施加到稍后描述的栅极电极GE时防止电子从半导体衬底SUB进入铁电层FEL的膜。
在顺电膜IL上形成有铁电层FEL。第一实施例中的铁电层FEL包括铁电膜FE1、铁电膜FE2和多个晶粒GR。稍后将描述铁电层FEL的详细结构。
在铁电体层FEL上形成有金属膜MF。金属膜MF是由例如氮化钛膜、氮化钽膜或钨膜制成的导电膜。金属膜MF的厚度例如为10nm以上且20nm以下。
金属膜MF是被提供以在铁电层FEL的制造步骤期间向铁电膜FE1和铁电膜FE2施加应力并且控制铁电膜FE1和铁电膜FE2的每个晶体的取向的盖膜。因此，在形成铁电层FEL之后，如果铁电膜FE1和铁电膜FE2中的每个可以作为正交晶体的晶体而存在，则金属膜MF可以去除。然而，金属膜MF的去除可能会导致铁电膜FE1和铁电膜FE2的每个晶体的取向发生变化，因此更优选的是留下金属膜MF。顺便提及，当金属膜MF留下时，金属膜MF也起到栅极电极GE的一部分的作用，这将在后面描述。
栅极电极GE形成在金属膜MF上。栅极电极GE是由例如其中引入有n型杂质的多晶硅膜制成的导电膜。代替多晶硅膜，形成栅极电极GE的材料可以是诸如氮化钛膜、铝膜或钨膜等金属膜，或者是通过适当层压这些膜而获取的层压膜。
在栅极电极GE的侧表面上形成有侧壁间隔物SW。侧壁间隔物SW由例如氧化硅膜和氮化硅膜的层叠膜制成。
在侧壁间隔物SW下方的半导体衬底SUB中形成有作为低浓度n型杂质区的延伸区EX。在从侧壁间隔物SW暴露的半导体衬底SUB中形成有扩散区ND，该扩散区ND是浓度高于延伸区EX的n型杂质区。延伸区EX和扩散区ND彼此连接，并且分别形成铁电存储器单元MC的源极区的一部分和漏极区的一部分。
顺便提及，尽管这里未示出，但是在栅极电极GE和扩散区ND上可以形成有由例如硅化钴、硅化镍、硅化镍铂等制成的硅化物层。
<铁电存储器单元MC的操作>
图2示出了在铁电存储器单元MC的每次操作期间施加的电压。栅极电压Vg被施加到栅极电极GE，源极电压Vs被施加到用作源极区的扩散区ND，漏极电压Vd被施加到用作漏极区的扩散区ND，并且背栅电压Vb被施加到阱区PW。
在写入操作中，图2的“写入操作”列中所示的电压被施加到铁电存储器单元MC。因此，负的剩余极化保留在铁电层FEL中，极化方向被定向为向上，并且铁电存储器单元MC的阈值电压上升。结果，铁电存储器单元MC处于写入状态。
在擦除操作中，图2的“擦除操作”列中所示的电压被施加到铁电存储器单元MC。因此，正的剩余极化保留在铁电层FEL中，极化方向被定向为向下，并且铁电存储器单元MC的阈值电压降低。结果，铁电存储器单元MC处于擦除状态。
在读取操作期间施加到栅极电极GE的电压被设置为低于处于写入状态的铁电存储器单元MC的阈值电压并且高于处于擦除状态的铁电存储器单元MC的阈值电压。此外，漏极电压Vd是例如大约1至3V的正电压Vdd。因此，在写入状态下没有电流在铁电存储器单元MC中流动，或者电流量(如果有的话)非常小。同时，在擦除状态大电流流过铁电存储器单元MC。因此，铁电存储器单元MC的存储状态可以基于流过铁电存储器单元MC的电流值的大小来确定。
＜铁电层的详细结构＞
铁电层FEL包括铁电膜和设置在铁电膜内部的多个晶粒GR。在第一实施例中，上述铁电膜由铁电膜FE1和铁电膜FE2的层叠膜形成，并且多个晶粒GR形成在铁电膜FE1和铁电膜FE2内部。即，多个晶粒GR彼此分离并且形成在铁电膜FE1与铁电膜FE2之间。
铁电膜FE1和铁电膜FE2中的每个由金属氧化物膜制成，并且是介电常数高于例如氮化硅膜的高介电常数膜。此外，铁电膜FE1和铁电膜FE2中的每个的厚度例如为2nm以上且10nm以下。在这种情况下，铁电层FEL的总厚度例如为4nm以上且20nm以下。
此外，铁电膜FE1和铁电膜FE2中的每个是由如下这样的材料制成的绝缘膜，其中介电极化在电场从外部被生成时被引起并且即使当电场被去除时极化也不会被消除，即，由铁电体形成的绝缘膜。即，即使当电场未被施加时，在铁电膜FE1和铁电膜FE2中也存在具有一定大小的剩余极化。铁电体是一种材料，在这种材料中，在没有外部电场的情况下布置有电偶极子并且偶极子的方向可以通过电场来改变。
然后，铁电膜FE1和铁电膜FE2中的每个需要是非中心对称的晶体。换言之，由中心对称的晶体形成的膜是顺电膜。因此，在铁电存储器单元MC中，形成介电膜FE1和铁电膜FE2的晶体需要由非中心对称的晶体形成，例如，正交晶体或六方晶体，以实现铁电存储器单元MC的剩余极化的增加、作为铁电体的性能的提高、以及铁电存储器单元MC的驱动功率的降低。
在第一实施例中，铁电膜FE1和铁电膜FE2中的每个由包含金属氧化物和第一元素的材料制成。金属氧化物例如是氧化铪(HfO2)、氧化镓(Ga2O3)等。第一元素是例如锆(Zr)。第一元素可以是硅(Si)、锗(Ge)、钇(Y)、镧(La)或镱(Yb)，而不是锆。
多个晶粒GR用作晶核，以在铁电层FEL的制造步骤期间将铁电膜FE1和铁电膜FE2制成正交晶体的晶体。因此，多个晶粒GR由彼此分离的多个晶粒制成。顺便提及，只要多个晶粒GR用作用于使铁电膜结晶的晶核，多个晶粒GR中的一些晶粒就可以彼此接触。
换言之，多个晶粒GR不是像铁电膜FE1和铁电膜FE2那样连续形成的膜，而是不连续地形成的。如果多个晶粒GR中的每个结合在一起以形成膜，则作为其晶核的功能导致劣化。此外，多个晶粒GR的表面密度在1×1013/cm2或大于1×1013/cm2至1×1014/cm2或小于1×1014/cm2的范围内，并且最优选地为5×1013/cm2。
多个晶粒GR例如是氮化铝(AlN)。此外，多个晶粒GR可以是氧化镓(GaO)或氧化镧(LaO)，而不是氮化铝。在第一实施例中，多个晶粒GR中的每个由2至4个原子的聚集体形成。
第一实施例中的多个晶粒GR是铁电的，并且是像铁电膜FE1和铁电膜FE2那样的正交晶体的晶体。此外，形成多个晶粒GR的材料与形成铁电膜FE1和铁电膜FE2的材料不同。晶粒GR的剩余极化在大小上大于铁电膜FE1和铁电膜FE2的剩余极化。
图3是示出本申请的发明人进行的实验的结果的图。图3中的纵轴是指示阈值电压的变化量的存储器窗口裕度。图3的横轴是栅极电极GE的栅极长度。此外，图3中的“AlN”指示多个晶粒GR是第一实施例中的铁电氮化铝的情况。图3中的“Al”指示多个晶粒GR是例如专利文献1中的顺电铝的情况。
如上所述，当多个晶粒GR是顺电的时，剩余极化的大小在铁电层FEL中整体上趋于变化，并且可能难以完全消除阈值电压的变化。
从图3的结果可以看出，对于每个栅极长度，“AlN”的阈值电压的变化量大于“Al”。即，在第一实施例中，假定通过施加多个铁电晶粒GR来消除铁电层FEL的剩余极化大小的变化。因此，在铁电存储器单元MC的读取操作中，很容易确定铁电存储器单元MC是处于写入状态还是擦除状态，从而可以准确地读出所存储的信息。这使得可以提高半导体器件的可靠性。
此外，多个晶粒GR的剩余极化的大小大于铁电膜FE1和FE2的剩余极化的大小。因此，存在于铁电层FEL中的剩余极化的大小可以进一步增加，使得阈值电压的变化量可以进一步增加。
顺便提及，作为另一铁电存储器单元的铁电层FEL的示例，可以想到在铁电膜FE1上堆叠由与多个晶粒GR相同的材料制成的另一铁电膜。然而，在这种情况下，不能促进铁电膜FE1的结晶，并且存在难以将整个铁电膜FE1制成正交晶体的可能性。
在第一实施例中，多个晶粒GR存在于铁电膜FE1和铁电膜FE2内部，并且用作用于将铁电膜FE1和铁电膜FE2形成为正交晶体的晶体的核。因此，整个铁电膜FE1和铁电膜FE2可以形成为正交晶体的晶体。
＜半导体器件的制造方法＞
下面将参考图4至图9描述根据第一实施例的半导体器件的制造方法。
首先，如图4所示，制备由例如其中引入有p型杂质的单晶硅制成的半导体衬底SUB。接下来，通过光刻技术和离子注入法在半导体衬底SUB中形成p型阱区PW。
接下来，如图5所示，通过例如热氧化法或CVD(化学气相沉积)法，在半导体衬底SUB上形成由例如氧化硅膜制成的顺电膜IL。接下来，通过例如ALD(原子层沉积)法在顺电膜IL上形成非晶膜AM1。
非晶膜AM1由例如包含金属氧化物和第一元素的材料制成。金属氧化物例如是氧化铪(HfO2)、氧化镓(Ga2O3)等。第一元素是例如锆(Zr)。第一元素可以是硅(Si)、锗(Ge)、钇(Y)、镧(La)或镱(Yb)中的任何一种，而不是锆。非晶膜AM1的厚度例如为2nm以上且10nm以下。
接下来，如图6所示，通过反应溅射法在非晶膜AM1上形成多个晶粒GR。多个晶粒GR例如是氮化铝(AlN)。此外，多个晶粒GR可以是氧化镓(GaO)或氧化镧(LaO)，而不是氮化铝。此外，多个晶粒GR由与形成非晶膜AM1的材料不同的材料制成，是铁电的，并且是正交晶体的晶体。
当多个晶粒GR是氮化铝时，在反应溅射法中使用由铝以及氩气(Ar气)和氮气(N2气)的混合气体制成的靶。此时，通过采用其中混合气体中氮气的比例为24％以上的中毒模式，铁电氮化铝被形成为多个晶粒GR。此外，多个晶粒GR的表面密度在1×1013/cm2以上至1×1014/cm2以下的范围内，最优选地是5×1013/cm2。此外，为了防止多个晶粒GR过多地扩散到非晶膜AM1中，反应溅射法优选地在1至150℃的范围内的温度下执行。
多个晶粒GR彼此分离。换言之，多个晶粒GR不是像非晶膜AM1那样连续形成的膜，而是不连续地形成的。即，多个晶粒GR未覆盖整个非晶膜AM1，而是分散在非晶膜AM1上。因此，非晶膜AM1的一部分被多个晶粒GR覆盖，并且非晶膜AM1的另一部分从多个晶粒GR暴露。
多个晶粒GR中的一些沉积在非晶膜AM1的上表面上，但也有多个晶粒GR被引入非晶膜AM1的上表面附近和内部。因此，多个晶粒GR可以在使非晶膜AM1等结晶的步骤中用作晶核，这将在后面描述。
接下来，如图7所示，例如通过ALD法在非晶膜AM1上形成非晶膜AM2。在该步骤中，多个晶粒GR被非晶膜AM2覆盖。即，多个晶粒GR设置在非晶膜AM1和非晶膜AM2内部。非晶膜AM2由与非晶膜AM1相同的材料制成。非晶膜AM2的厚度例如为2nm以上且10nm以下。
接下来，通过使用例如CVD法或溅射法在非晶膜AM2上形成由例如氮化钛、氮化钽或钨制成的金属膜MF。金属膜MF的厚度例如为10nm以上且20nm以下。提供金属膜MF主要是为了向非晶膜AM1和非晶膜AM2施加应力。
接下来，如图8所示，执行热处理以使非晶膜AM1结晶以形成正交晶体铁电膜FE1，并且使非晶膜AM2结晶以形成正交晶体铁电膜FE2。由此，形成包括铁电膜FE1、铁电膜FE2和多个晶粒GR的铁电层FEL。
尽管这种热处理可以通过RTA(快速热退火)法在600℃以下的温度下执行，但优选的是使用频率为1GHz以上且10GHz以下的微波作为电磁波。此外，更优选的是使用频率为2.45GHz的微波执行该热处理。使用微波的热处理使得能够在低温下进行结晶，例如在400℃以下的温度下。
在这种使用微波的热处理中，照射微波，使得电场(电场)的振荡方向与金属膜MF的上表面或半导体衬底SUB的上表面成90度(垂直)。在诸如微波等电磁波中，能量被偏振晶体吸收，使得作为极化晶体的铁电膜FE1和铁电膜FE2可能被形成。因此，如上所述，结晶的热处理可以很容易在400℃或小于400℃的低温下执行。
此外，在该结晶步骤中，铁电膜FE1和铁电膜FE2中的每个的取向都由来自金属膜MF的应力来控制。即，当非晶膜AM1和非晶膜AM2被结晶为铁电膜FE1和铁电膜FE2时，金属膜MF具有将铁电膜FE1和铁电膜FE2中的每个的晶相定向为正交晶体的功能。
此外，在第一实施例中，多个晶粒GR形成在非晶膜AM1和非晶膜AM2中。该多个晶粒GR在结晶步骤中用作晶核。
接下来，如图9所示，通过例如CVD法在金属膜MF上形成由例如其中引入有n型杂质的多晶硅制成的导电膜。接下来，通过光刻技术和干蚀刻法选择性地对导电膜、金属膜MF、铁电膜FE1、铁电膜FE2和顺电膜IL进行图案化。
通过该图案化而留下的导电膜用作栅极电极GE，而金属膜MF用作栅极电极GE的一部分。顺便提及，如果铁电层FEL能够充分地保持为正交晶体的晶体，则金属膜MF可以在形成导电膜之前被去除。
接下来，通过光刻技术和离子注入法在从栅极电极GE暴露的半导体衬底SUB中形成作为n型杂质区的延伸区EX。
此后，通过以下步骤制造具有图1所示的铁电存储器单元MC的半导体器件。
首先，例如通过CVD法依次形成氧化硅膜和氮化硅膜以覆盖栅极电极GE。接下来，通过各向异性蚀刻工艺处理氮化硅膜。然后，去除形成在栅极电极GE的上表面等上的氧化硅膜。因此，在栅极电极GE的侧表面上形成由氧化硅膜和氮化硅膜的层叠膜制成的侧壁间隔物SW。
接下来，通过光刻法和离子注入法在从侧壁间隔物SW暴露的半导体衬底SUB中形成作为n型杂质区的扩散区ND。扩散区ND具有比延伸区EX高的杂质浓度，并且连接到延伸区EX。扩散区ND和延伸区EX分别构成铁电存储器单元MC的源极区的一部分或漏极区的一部分。
此后，如果需要，可以通过自对准硅化物(Self Aligned Silicide)技术在扩散区ND和栅极电极GE中的每一者的上表面上形成诸如硅化钴、硅化镍或硅化镍铂等硅化物层。
(第二实施例)
下面将参考图10至图14描述根据第二实施例的半导体器件及其制造方法。顺便提及，在以下描述中，将主要描述与第一实施例的差异，并且将省略对与第一实施例重叠的点的描述。
在第一实施例中，应用铁电膜FE1和铁电膜FE2的两层结构作为铁电层FEL的铁电膜，并且多个晶粒GR设置在铁电膜FE1和铁电膜FE2内部。
如图10所示，在第二实施例中，应用铁电膜FE3的单层结构作为铁电层FEL的铁电膜，并且多个晶粒GR设置在铁电膜FE3内部。铁电膜FE3由与第一实施例的铁电膜FE1和铁电膜FE2相同的材料制成。铁电膜FE3的厚度被设置为铁电膜FE1的厚度和铁电膜FE2的厚度的总值，并且例如为4nm或大于4nm且20nm或小于20nm。
此外，如在第一实施例中那样，形成多个晶粒GR的材料不同于形成铁电膜FE3的材料，并且多个晶粒GR的剩余极化的大小大于铁电膜FE3的剩余极化的大小。
同样在第二实施例中，由于多个晶粒GR是铁电的，所以消除了铁电层FEL的剩余极化的大小的变化，并且增加了阈值电压的变化量。因此，可以提高半导体器件的可靠性。
下面将参考图11至图14描述根据第二实施例的半导体器件的制造方法。图11示出了在图4之后的制造步骤。
如图11所示，通过类似于第一实施例的方法在半导体衬底SUB上形成顺电膜IL。接下来，通过例如ALD法在顺电膜IL上形成非晶膜AM3。非晶膜AM3由与第一实施例的非晶膜AM1和非晶膜AM2相同的材料制成。非晶膜AM3的厚度被设置为非晶膜AM1的厚度和非晶膜AM2的厚度的总值，并且例如为4nm或大于4nm且20nm或小于20nm。
接下来，如图12所示，通过离子注入法将多个晶粒GR引入非晶膜AM3内部。同样在第二实施例中，多个晶粒GR的表面密度在1×1013/cm2或大于1×1013/cm2至1×1014/cm2或小于1×1014/cm2的范围内，最优选地是5×1013/cm2。
接下来，如图13所示，通过与第一实施例中相同的方法在非晶膜AM3上形成金属膜MF。
接下来，如图14所示，执行与第一实施例中相同的热处理以使非晶膜AM3结晶并且形成正交晶体铁电膜FE3。由此，形成包括铁电膜FE3和多个晶粒GR的铁电层FEL。此外，与第一实施例中一样，在该结晶步骤中，铁电膜FE3的取向由来自金属膜MF的应力来控制，并且多个晶粒GR用作晶核。
此后，通过与第一实施例中的图9和后续图的步骤相同的步骤形成栅极电极GE、延伸区EX、侧壁间隔物SW和扩散区ND，制造包括图10所示的铁电存储器单元MC的半导体器件。
(第三实施例)
下面将参考图15和图16描述根据第三实施例的制造半导体器件的方法。顺便提及，在以下描述中，将主要描述与第二实施例的差异，并且将省略对与第二实施例重叠的点的描述。
第三实施例中的铁电存储器单元MC的结构与图10所示的第二实施例中的结构基本相同，并且铁电层FEL包括铁电膜FE3和设置在铁电膜FE3内部的多个晶粒GR。
此外，在第三实施例中，通过提供多个晶粒GR，并且通过执行用于将非晶膜AM3结晶成铁电膜FE3的热处理，多个晶粒GR被扩散到铁电膜FE3中。这里，将描述多个晶粒GR设置在非晶膜AM3的上表面上的情况。
图15示出了在图11之后的制造步骤。如图15所示，通过类似于第一实施例的反应溅射法在非晶膜AM3上形成多个晶粒GR。
接下来，如图16所示，通过与第一实施例中相同的方法在非晶膜AM3上形成金属膜MF。多个晶粒GR被金属膜MF覆盖。
接下来，执行与第一实施例中相同的热处理以使非晶膜AM3结晶，从而形成正交晶体铁电膜FE3。此外，由于该热处理，设置在非晶膜AM3的上表面上的多个晶粒GR被扩散到铁电膜FE3中。顺便提及，同样在第三实施例中，铁电膜FE3的取向由来自金属膜MF的应力来控制，并且多个晶粒GR在扩散的同时也用作晶核。
如上所述，获取了图14的结构。此后，通过与第一实施例中的图9和随后的图相同的步骤，制造具有图10所示的铁电存储器单元MC的半导体器件。
(修改示例)
下面将参考图17至图19描述根据第三实施例的修改示例的制造半导体器件的方法。在该修改示例中，将描述多个晶粒GR设置在非晶膜AM3的下表面上的情况。
图17示出了在图4之后的制造步骤。如图17所示，通过类似于第一实施例的方法在半导体衬底SUB上形成顺电膜IL。接下来，通过类似于第一实施例的反应溅射法在顺电膜IL上形成多个晶粒GR。
接下来，如图18所示，通过例如ALD法在顺电膜IL上形成非晶膜AM3。多个晶粒GR被非晶膜AM3覆盖。
接下来，如图19所示，通过与第一实施例中相同的方法在非晶膜AM3上形成金属膜MF。接下来，执行与第一实施例中相同的热处理以使非晶膜AM3结晶并且形成正交晶体铁电膜FE3。此外，由于该热处理，设置在非晶膜AM3的下表面上的多个晶粒GR被扩散到铁电膜FE3中。顺便提及，同样在修改示例中，铁电膜FE3的取向由来自金属膜MF的应力来控制，并且多个晶粒GR在扩散的同时用作晶核。
如上所述，获取了图14的结构。此后，通过与第一实施例中的图9和随后的图相同的步骤，制造具有图10所示的铁电存储器单元MC的半导体器件。
尽管以上已经基于用于实施本发明的实施例具体地描述了本发明，但是本发明不限于上述实施例，并且可以在不脱离本发明的范围的情况下进行各种修改。

Claims (18)

1.一种半导体器件，包括：
顺电膜，形成在半导体衬底上；以及
铁电层，形成在所述顺电膜上，
其中所述铁电层包括：
铁电膜；以及
设置在所述铁电膜内部的多个晶粒，
其中所述铁电膜由包含金属氧化物和第一元素的材料制成，并且
其中所述多个晶粒由与构成所述铁电膜的所述材料不同的材料制成，并且由铁电体制成。
2.根据权利要求1所述的半导体器件，
其中所述多个晶粒的剩余极化在大小上比所述铁电膜的剩余极化大。
3.根据权利要求1所述的半导体器件，
其中所述金属氧化物是氧化铪或氧化镓，
其中所述第一元素是锆、硅、锗、钇、镧或镱中的任何一种，
其中所述多个晶粒中的每个晶粒是氮化铝、氧化镓或氧化镧，并且
其中所述铁电膜是非中心对称的晶体。
4.根据权利要求1所述的半导体器件，
其中所述多个晶粒的表面密度在1×1013/cm2或大于1×1013/cm2至1×1014/cm2或小于1×1014/cm2的范围内。
5.根据权利要求1所述的半导体器件，
其中所述铁电膜由第一铁电膜和第二铁电膜的层叠膜构成，并且
其中所述多个晶粒在所述第一铁电膜与所述第二铁电膜之间彼此分开地形成。
6.根据权利要求1所述的半导体器件，包括电可重写铁电存储器单元，
其中所述铁电存储器单元具有：
所述顺电膜；
所述铁电层；
形成在所述铁电层上的栅极电极；以及
形成在所述半导体衬底中的源极区和漏极区。
7.一种制造半导体器件的方法，所述方法包括：
(a)在半导体衬底上形成顺电膜；
(b)在所述顺电膜上形成由包含金属氧化物和第一元素的材料制成的非晶膜；
(c)在所述非晶膜内部提供多个晶粒；
(d)在所述(b)和所述(c)之后，在所述非晶膜上形成金属膜；以及
(e)在所述(d)之后，通过执行热处理使所述非晶膜结晶，从而形成正交晶体铁电膜，
其中所述多个晶粒由与构成所述铁电膜的所述材料不同的材料构成，并且由铁电体制成。
8.根据权利要求7所述的方法，
其中所述(b)包括：
(b1)在所述顺电膜上形成由包含金属氧化物和第一元素的材料制成的第一非晶膜；以及
(b2)在所述第一非晶膜上形成由包含金属氧化物和所述第一元素的材料制成的第二非晶膜，
其中在所述(e)中，所述第一非晶膜结晶并且形成为正交晶体第一铁电膜，并且所述第二非晶膜结晶并且形成为正交晶体第二铁电膜，
其中所述(c)在所述(b1)与所述(b2)之间执行，
其中在所述(c)中，所述多个晶粒通过反应溅射法形成在所述第一非晶膜上，在所述反应溅射法中，使用由铝制成的靶以及氩气和氮气的混合气体，并且
其中氮气在所述混合气体中的比例为24％或大于24％。
9.根据权利要求7所述的方法，
其中在所述(b)之后，所述(c)通过用离子注入法将所述多个晶粒引入到所述非晶膜中来执行。
10.根据权利要求7所述的方法，
其中所述多个晶粒的剩余极化在大小上比所述铁电膜的剩余极化大。
11.根据权利要求7所述的方法，
其中所述第一元素是锆、硅、锗、钇、镧或镱中的任何一种，
其中所述多个晶粒中的每个晶粒是氮化铝、氧化镓或氧化镧，并且
其中所述铁电膜是非中心对称的晶体。
12.根据权利要求7所述的方法，
其中所述多个晶粒的表面密度在1×1013/cm2或大于1×1013/cm2至1×1014/cm2或小于1×1014/cm2的范围内。
13.一种制造半导体器件的方法，所述方法包括：
(a)在半导体衬底上形成顺电膜；
(b)在所述顺电膜上形成由包含金属氧化物和第一元素的材料制成的非晶膜；
(c)在所述非晶膜的下表面或所述非晶膜的上表面上提供多个晶粒；
(d)在所述(b)和所述(c)之后，在所述非晶膜上形成金属膜；以及
(e)在所述(d)之后，通过执行热处理使所述非晶膜结晶，从而形成正交晶体铁电膜，
其中通过所述(e)，所述多个晶粒扩散到所述铁电膜中，并且
其中所述多个晶粒由与构成所述铁电膜的所述材料不同的材料构成，并且由铁电体制成。
14.根据权利要求13所述的方法，
其中所述(c)在所述(b)与所述(d)之间执行，
其中在所述(c)中，所述多个晶粒通过反应溅射法形成在所述非晶膜上，在所述反应溅射法中，使用由铝制成的靶以及氩气和氮气的混合气体，并且
其中氮气在所述混合气体中的比例为24％以上。
15.根据权利要求13所述的方法，
其中所述(c)在所述(a)与所述(b)之间执行，
其中在所述(c)中，所述多个晶粒通过反应溅射法形成在所述顺电膜上，在所述反应溅射法中，使用由铝制成的靶以及氩气和氮气的混合气体，并且
其中氮气在所述混合气体中的比例为24％以上。
16.根据权利要求13所述的方法，
其中所述多个晶粒的剩余极化在大小上比所述铁电膜的剩余极化大。
17.根据权利要求13所述的方法，
其中所述第一元素是锆、硅、锗、钇、镧或镱中的任何一种，
其中所述多个晶粒中的每个晶粒是氮化铝、氧化镓或氧化镧，并且
其中所述铁电膜是非中心对称的晶体。
18.根据权利要求13所述的方法，
其中所述多个晶粒的表面密度在1×1013/cm2或大于1×1013/cm2至1×1014/cm2或小于1×1014/cm2的范围内。
CN202310446531.2A 2022-04-25 2023-04-24 半导体器件及其制造方法 Pending CN116960180A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022071615A JP2023161307A (ja) 2022-04-25 2022-04-25 半導体装置およびその製造方法
JP2022-071615 2022-04-25

Publications (1)

Publication Number Publication Date
CN116960180A true CN116960180A (zh) 2023-10-27

Family

ID=88415113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310446531.2A Pending CN116960180A (zh) 2022-04-25 2023-04-24 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20230345734A1 (zh)
JP (1) JP2023161307A (zh)
CN (1) CN116960180A (zh)

Also Published As

Publication number Publication date
JP2023161307A (ja) 2023-11-07
US20230345734A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
US11973119B2 (en) Semiconductor device and method of manufacturing the same
US11289510B2 (en) Semiconductor device including ferroelectric film and method of manufacturing the same
US11515419B2 (en) Ferroelectric semiconductor device and method of manufacturing the same
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
US11508755B2 (en) Stacked ferroelectric structure
CN106783867B (zh) 存储器电荷存储结构中的吸气剂
TWI782610B (zh) 記憶體元件、形成其的方法及包括記憶單元的記憶體元件
US11335702B1 (en) Semiconductor device and method of manufacturing the same
US7781831B2 (en) Semiconductor device having nitridated oxide layer and method therefor
US9337047B2 (en) Semiconductor device and method of making semiconductor device
JP7065831B2 (ja) 半導体記憶素子、半導体記憶装置、半導体システム及び制御方法
US20230345734A1 (en) Semiconductor device and method of manufacturing the same
US20240164112A1 (en) Method of manufacturing semiconductor device
KR20240070409A (ko) 반도체 디바이스를 제조하는 방법
TW202339118A (zh) 鐵電裝置的形成方法及半導體裝置結構
JP2001267525A (ja) 強誘電体不揮発性記憶装置
JP2001118941A (ja) 強誘電体トランジスタ型不揮発性記憶素子とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication