CN116955267B - 一种谐振陀螺惯导双处理器同步高速软件架构设计方法 - Google Patents

Abstract

本发明涉及一种谐振陀螺惯导双处理器同步高速软件架构设计方法，该方法利用ZYNQ的处理器0、处理器1作为运行平台，基于谐振陀螺惯导软件实现，谐振陀螺惯导完成信号采集和回路控制任务以及导航解算和接口通讯任务，根据任务的种类和解算的频率特性，采用双处理器架构设计将谐振陀螺惯导软件设计为两个应用程序，分别运行在ZYNQ的处理器0和处理器1上；采用共享内存的方法实现处理器0和处理器1之间信息的高速交互，并将交互的信息设计为含有报文头、报文尾和校验码的报文格式；通过核间中断的方法实现处理器0和处理器1之间信息的同步交互，从而保障谐振陀螺惯导软件的运算量大、频率高的要求，软件架构运行稳定可靠。

Description

一种谐振陀螺惯导双处理器同步高速软件架构设计方法

技术领域

本发明属于谐振陀螺惯导软件技术领域，具体涉及一种谐振陀螺惯导双处理器同步高速软件架构设计方法。

背景技术

谐振陀螺具有尺寸小、稳定性高、寿命长、精度高且无累积误差等特点，在航空、航天、船舶等传统工业领域的姿态控制和导航定位等方面发挥着越来越重要的作用。现有的惯导多采用一个处理器（DSP或者ARM）外挂FPGA的设计架构，该设计架构适用于陀螺信息采集频率相对较低的情况，如1kHz以下，而谐振陀螺惯导采集陀螺信息需要频率在10kHz左右，谐振陀螺惯导由于计算量大、解算频率高等特点，此时一个处理器既完成陀螺信号采集，又要完成导航解算是无法实现的，故需要两个处理器如DSP+DSP或者ARM+ARM或者DSP+ARM来实现，但是此架构增加了硬件设计从而导致系统体积增加。

因此，谐振陀螺惯导应用单个ZYNQ来实现传统的DSP或ARM外挂FPGA的设计架构，既降低了总成本，同时可以改善性能、降低功耗、减少体积等。而且，为了尽可能发挥ZYNQ中双ARM处理器（简称双核）的优势和性能，进行双处理器应用的开发显得尤为重要。

发明内容

鉴于现有技术存在的硬件设计复杂、系统体积大、信息交互速度慢且不易同步等不足，本发明设计了一种谐振陀螺惯导双处理器同步高速软件架构设计方法，本发明是基于ZYNQ硬件平台，通过双核设计使一个处理器实现信号采集和回路控制任务，另一个处理器实现导航解算和接口通讯任务，通过共享内存的方式实现两个处理器的信息高速交互，采用核间中断的方式保证两个核的信息同步，从而保障谐振陀螺惯导软件的运算量大、频率高的要求。

本发明采用的技术方案是：一种谐振陀螺惯导双处理器同步高速软件架构设计方法，所述设计方法利用ZYNQ的处理器0、处理器1作为运行平台，基于谐振陀螺惯导软件实现，步骤如下：

步骤1，双处理器架构设计：

谐振陀螺惯导完成信号采集和回路控制任务以及导航解算和接口通讯任务，根据任务的种类和解算的频率特性，采用双处理器架构设计将谐振陀螺惯导软件设计为两个应用程序，分别运行在ZYNQ的处理器0和处理器1上；

步骤2，双处理器高速交互设计：

谐振陀螺惯导软件采用双处理器架构设计之后，采用共享内存的方法实现处理器0和处理器1之间信息的高速交互，并将交互的信息设计为含有报文头、报文尾和校验码的报文格式；

步骤3，双处理器同步交互设计：

谐振陀螺惯导软件采用双处理器高速交互设计之后，通过核间中断的方法实现处理器0和处理器1之间信息的同步交互。

步骤1中所述双处理器架构是指，基于ZYNQ的处理器0、处理器1硬件平台，采用非对称双核处理模式实现处理器0作为主处理器运行应用程序0，实现处理器1作为从处理器运行应用程序1，双处理器均运行裸机应用程序，实施过程中需要对共享资源进行分配。

步骤1中所述两个应用程序是指，应用程序0完成谐振陀螺惯导的信号采集和回路控制任务，包括陀螺信号采集、加速度计信号采集、温度检测和陀螺回路控制功能，应用程序1完成谐振陀螺惯导的导航解算和接口通讯任务，包括速度及位置解算、姿态及角速度解算和接口通讯功能。

步骤2中所述采用共享内存的方法实现处理器0和处理器1之间信息的高速交互方法为：所述共享内存是指处理器0和处理器1在DDR内存中约定一块地址及长度已知的内存区域，两者之间通过这片区域作为通信通道进行数据的传递，具体包括处理器0将需要传递的数据填上报文头、报文尾和校验码打包写入DDR内存，处理器1读取到完整报文并通过校验后解析数据，完成二者之间的信息交互。

步骤3中所述核间中断的方法为，将处理器0作为主处理器来控制处理器1，并用应用程序0来唤醒应用程序1，同时，需要应用程序0定时向中断寄存器写入中断标志，为应用程序1提供软件中断。

步骤3中所述实现处理器0和处理器1之间信息的同步交互为，处理器0向共享内存写完数据之后通过向中断寄存器写入中断号来产生一个软件中断，处理器1响应该中断后再读取内存数据并清除中断，既避免双核对共享内存的读写冲突又实现了信息的同步。

所述对共享资源进行分配是指，对DDR内存、L2缓存和片上存储进行分配，分配DDR内存的前511MB给应用程序0，分配DDR内存中间的511MB给应用程序1，DDR内存的后1MB用于两个应用程序进行通讯，分配L2缓存和片上存储只由应用程序0使用。

所述为应用程序1提供软件中断是指，应用程序0每解算N次将数据打包写入共享内存区，写操作完成后发起一个软件中断，应用程序1接收到中断后读取内存数据，读取完成后清除中断再进行解算。

本发明产生的技术效果是：本发明的优点之一是，通过高集成度的ZYNQ处理器完成谐振陀螺惯导的信号处理控制与导航解算两类任务，省掉一个处理器以及通讯总线等资源消耗，比传统惯导系统的线路板体积和大小至少减小一半，满足谐振陀螺惯导系统体积小、重量轻等实际使用需求。

本发明的另一优点是，两个ARM处理器之间通过共享内存的方式实现两个核的信息高速交互，采用核间中断的方式保证两个核的信息同步，该同步高速软件架构能够满足谐振陀螺惯导软件的同步、高速、可靠信息交互需求。

采用同步高速双处理器设计方法能够保障谐振陀螺惯导软件的运算量大、频率高的要求，软件架构运行稳定可靠，具有很好的工程应用价值。

本发明经过了充分验证，具有很好的工程应用价值，可在其它惯性导航系统中应用。

附图说明

图1为本发明双核处理模式图；

图2为本发明处理器0的DDR空间分配截图；

图3为本发明处理器1的DDR空间分配截图；

图4为本发明双核信息交互模式图。

具体实施方式

传统惯导仅需要一个处理器即可完成信号采集和回路控制以及导航解算和接口通讯全部任务，但是谐振陀螺惯导由于计算量大、解算频率高等特点，使用一个处理器将无法完成谐振陀螺惯导的全部功能。本发明根据任务的种类及解算的频率等特性差异，采用非对称双核处理模式将谐振陀螺惯导软件设计为两个应用程序，分别运行在处理器0和处理器1上，见图1。

一种谐振陀螺惯导双处理器同步高速软件架构设计方法，基于ZYNQ的硬件平台实现，其硬件层中ZYNQ的处理器0和处理器1选择Xilinx公司的ZYNQ-7000芯片，该芯片集成双Cortex-A9处理器和FPGA。

本设计主要基于双Cortex-A9处理器完成的，处理器0和处理器1都包含存储器管理单元、协处理器、L1级缓存等。

谐振陀螺惯导软件层主要完成信号采集和回路控制任务以及导航解算和接口通讯任务。其中信号采集和回路控制任务包括陀螺信号采集、加速度计信号采集、温度检测和陀螺回路控制等功能，由处理器0完成；导航解算和接口通讯任务包括速度及位置解算、姿态及角速度解算和接口通讯等功能，由处理器1完成。

如图2和图3所示，谐振陀螺惯导软件采用双核设计方法之后，需要对DDR存储器进行分配，以使两个处理器能够在各自拥有的资源下独立运行。整体的分配原则是区域不重叠。

处理器0的内存分配如图2所示，在链接器脚本文件中设置处理器0的内存空间为0x1FF00000，起始地址为0x100000。

处理器1的内存分配如图3所示，在链接器脚本文件中设置处理器1的内存空间为0x1FF00000，起始地址为0x20000000。

如图4所示，谐振陀螺惯导软件采用双核设计方法之后，处理器0和处理器1之间需要进行信息交互，常用的实现数据交互方式有串口、网络、共享内存等。由于谐振陀螺惯导软件对数据传输速度和准确度要求较高，故本发明采用共享内存的方法实现信息交互。如图4中所示的共享内存区域就是在DDR中约定一块地址及长度已知的内存区域用于处理器0和处理器1之间进行数据的传递。该区域位于处理器0的内存区和处理器1的内存区之外的区域。

同时为了满足数据传输的可靠性要求，将信息交互的报文设置报文头、报文尾和校验码。只有满足要求的报文才会被接收和解析，避免了报文错误导致谐振陀螺惯导软件解算错误的问题，实现了处理器0和处理器1之间信息的高速可靠交互。

谐振陀螺惯导软件采用双核设计方法之后，由于处理器0执行高频解算任务，处理器1执行低频解算任务，两个处理器的解算频率不同产生的问题是信息交互时信息不同步。对于谐振陀螺惯导而言，信息不同步会导致导航精度丢失，本发明通过核间中断的设计方法解决双处理器信息同步的问题。将处理器0作为主处理器来控制处理器1，需要传递数据时处理器0向共享内存区域写入数据，同时向处理器1写中断，处理器1读到中断后清除该中断并读内存数据。

实现本发明技术方案的实施例，一种谐振陀螺惯导双处理器同步高速软件架构设计方法，包括以下步骤：

步骤1，双处理器架构设计，谐振陀螺惯导完成信号采集和回路控制任务以及导航解算和接口通讯任务，根据任务的种类和解算的频率特性，采用双处理器架构设计将谐振陀螺惯导软件设计为两个应用程序，分别运行在ZYNQ的处理器0和处理器1上运行于处理器0上的应用程序主要完成谐振陀螺的信号采集和回路控制任务；谐振陀螺通过哥氏力效应感知外界的角速度变化，敏感电极将陀螺的物理振动信号转换为电信号，再通过AD转换为数字信号送给处理器0。处理器0通过信号处理算法将振动幅度、振动频率和进动角度等信息分离和解算出来，同时需要通过频率、幅度、正交和速度四个回路控制算法来稳定谐振子的振型使陀螺的进动角度稳定收敛。这部分功能需要较高频率解算，因此设计成10kHz解算并由处理器0完成。

运行于处理器1上的应用程序主要根据惯性测量信息完成初始对准、组合导航等导航解算任务从而得到速度及位置、姿态及角速度等信息，并完成将这些导航信息传递给外部设备的接口通讯任务。导航解算任务需要大量的矩阵运算，接口通讯任务需要串口、网络、can等多种接口形式与用户设备进行大量信息交互。这些功能运算量大但是相对于应用程序0需要较低频率，因此设计成200Hz解算并集成于处理器1上。

双处理器架构实施过程中需要对DDR内存、L2缓存和片上存储等共享资源进行合理分配，以使两个处理器能够在各自分配的资源下独立运行。根据两个处理器完成的任务大小及解算频率分配DDR内存的前511MB给应用程序0，分配DDR内存中间的511MB给应用程序1，DDR内存的后1MB用于两个应用程序进行通讯。分配L2缓存和片上存储只由应用程序0使用。

步骤2，双处理器高速交互设计，谐振陀螺惯导软件采用双核设计方法之后，将面临的问题是两个核之间怎样进行数据交互。可采用串口、网络、共享内存等方式实现数据交互，由于谐振陀螺惯导软件对数据传输速度和准确度要求较高，故本发明采用共享内存的方法实现信息交互。

共享内存是指处理器0和处理器1在DDR内存中约定一块地址及长度已知的内存区域，然后两者之间通过这片区域进行数据的传递。应用程序0、应用程序1以及FSBL程序在DDR内存中合理分配的原则就是不重叠。通过修改链接器脚本的内容，可以完成DDR地址的空间分配和设置。

本发明将应用程序0运行于处理器0，并在链接器脚本文件中设置处理器0的访问空间为0x1FF00000，起始地址为0x100000，如图2所示。应用程序1运行于处理器1，在链接器脚本文件中设置处理器1的访问空间为0x1FF00000，起始地址为0x20000000，如图3所示。

本发明设置地址从0x3FF00000至0x3FFFFFFF的大小为1MB的DDR空间用于信息交互。同时为了满足数据传输的可靠性要求，将信息交互的报文设置报文头为0xaa和0x55、报文尾为0xef以及校验码为累加和。只有满足协议的报文才会被接收和解析，避免了报文错误导致谐振陀螺惯导软件解算错误的问题。实现了处理器0和处理器1之间信息的高速可靠交互。

步骤3，双处理器同步交互设计，由于处理器0执行的是高频解算任务，处理器1执行的是低频解算任务，两个处理器的解算频率不同产生的问题是信息交互时信息不同步。对于谐振陀螺惯导而言，信息不同步会导致导航精度丢失。本发明通过核间中断的设计方法解决双处理器信息同步的问题。

首先，将处理器0作为主处理器来控制处理器1，并用应用程序0来唤醒应用程序1；其次，需要应用程序0为应用程序1提供中断，保证应用程序0每解算N(整除处理器0解算频率的数)次将陀螺信息传递给应用程序0，使其实现信息同步。主要设计步骤为：

第一步是向0xFFFFFFF0地址写入处理器1的访问内存基地址，本软件是0x20000000。

第二步是通过SEV指令唤醒处理器1并且跳转到相应的程序。同时注意，在处理器1的Bsp设置界面中，选项extra_complie_flags内添加DUSE_AMP=1，使其支持双核工作。

唤醒处理器的关键代码如下：

#difine CPU1STARTADR 0xFFFFFFF0

#difineCPU1STARTMEM 0x20000000

void StartCPU1( void )

{

Xil_Out32(CPU1STARTADR, CPU1STARTMEM);

dmb();

sev();

}

第三步是处理器0每50个周期向共享内存区域写入交互的数据，同时向中断寄存器写入中断号来产生一个软件中断，处理器1响应该中断后再读取内存数据并清除中断，既避免双核对共享内存的读写冲突又实现了信息的同步。

Claims (1)

1.一种谐振陀螺惯导双处理器同步高速软件架构设计方法，所述设计方法利用ZYNQ的处理器0、处理器1作为运行平台，基于谐振陀螺惯导软件实现，其特征在于，包括以下步骤：

步骤1，双处理器架构设计，采用双处理器架构设计将谐振陀螺惯导软件设计为两个应用程序，通过信号处理算法将振动幅度、振动频率和进动角度信息分离和解算出来，同时需要通过频率、幅度、正交和速度四个回路控制算法来稳定谐振子的振型使陀螺的进动角度稳定收敛；

运行于处理器1上的应用程序主要根据惯性测量信息完成初始对准、组合导航导航解算任务从而得到速度及位置、姿态及角速度信息，并完成将这些导航信息传递给外部设备的接口通讯任务，导航解算任务需要大量的矩阵运算，接口通讯任务需要串口、网络、can多种接口形式与用户设备进行大量信息交互；

双处理器架构实施过程中需要对DDR内存、L2缓存和片上存储共享资源进行合理分配，以使两个处理器能够在各自分配的资源下独立运行，根据两个处理器完成的任务大小及解算频率分配DDR内存的前511MB给应用程序0，分配DDR内存中间的511MB给应用程序1，DDR内存的后1MB用于两个应用程序进行通讯，分配L2缓存和片上存储只由应用程序0使用；双处理器均运行裸机应用程序，两个应用程序是指，应用程序0完成谐振陀螺惯导的信号采集和回路控制任务，包括陀螺信号采集、加速度计信号采集、温度检测和陀螺回路控制功能，应用程序1完成谐振陀螺惯导的导航解算和接口通讯任务，包括速度及位置解算、姿态及角速度解算和接口通讯功能；

步骤2，双处理器高速交互设计，谐振陀螺惯导软件采用双核设计方法之后，将面临的问题是两个核之间怎样进行数据交互，采用串口、网络、共享内存方式实现数据交互，由于谐振陀螺惯导软件对数据传输速度和准确度要求较高，故采用共享内存的方法实现信息交互；

共享内存是指处理器0和处理器1在DDR内存中约定一块地址及长度已知的内存区域，然后两者之间通过这片区域进行数据的传递，应用程序0、应用程序1以及FSBL程序在DDR内存中合理分配的原则就是不重叠，通过修改链接器脚本的内容，完成DDR地址的空间分配和设置；

将应用程序0运行于处理器0，并在链接器脚本文件中设置处理器0的访问空间为0x1FF00000，起始地址为0x100000，应用程序1运行于处理器1，在链接器脚本文件中设置处理器1的访问空间为0x1FF00000，起始地址为0x20000000；

设置地址从0x3FF00000至0x3FFFFFFF的大小为1MB的DDR空间用于信息交互，将信息交互的报文设置报文头为0xaa和0x55、报文尾为0xef以及校验码为累加和，实现了处理器0和处理器1之间信息的高速可靠交互；

步骤3，双处理器同步交互设计，处理器0执行的是高频解算任务，处理器1执行的是低频解算任务，通过核间中断的设计方法解决双处理器信息同步的问题；

首先，将处理器0作为主处理器来控制处理器1，并用应用程序0来唤醒应用程序1；其次，需要应用程序0为应用程序1提供中断，保证应用程序0每解算N次将陀螺信息传递给应用程序0，使其实现信息同步，主要设计步骤为：

第一步是向0xFFFFFFF0地址写入处理器1的访问内存基地址，本软件是0x20000000；

第二步是通过SEV指令唤醒处理器1并且跳转到相应的程序，同时注意，在处理器1的Bsp设置界面中，选项extra_complie_flags内添加DUSE_AMP=1，使其支持双核工作；

第三步是处理器0每50个周期向共享内存区域写入交互的数据，同时向中断寄存器写入中断号来产生一个软件中断，处理器1响应该中断后再读取内存数据并清除中断，既避免双核对共享内存的读写冲突又实现了信息的同步。