CN116896358A - 校准时钟信号的方法和系统 - Google Patents

校准时钟信号的方法和系统 Download PDF

Info

Publication number
CN116896358A
CN116896358A CN202310346167.2A CN202310346167A CN116896358A CN 116896358 A CN116896358 A CN 116896358A CN 202310346167 A CN202310346167 A CN 202310346167A CN 116896358 A CN116896358 A CN 116896358A
Authority
CN
China
Prior art keywords
delayed
clock signal
edge
copies
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310346167.2A
Other languages
English (en)
Inventor
R·孔多雷利
M·A·卡拉诺
A·门德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN116896358A publication Critical patent/CN116896358A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本公开涉及校准时钟信号的方法和系统。根据一个实施例，一种方法包括：产生参考时钟信号的延迟副本集合，其中所述延迟副本集合中的延迟副本具有在时间上延迟了其间的相互时间延迟相应信号边沿；产生边沿检测信号集合，所述边沿检测信号包括指示所述延迟副本集合中的延迟副本的边沿与具有时钟周期的时钟信号的边沿的相应距离的边沿检测信号；基于所述边沿检测信号集合中的边沿检测信号来选择所述延迟副本集合中的延迟副本，所述延迟副本与所述时钟信号边沿的距离短于所述延迟副本集合中的任何其它延迟副本与所述时钟信号边沿的距离。

Description

校准时钟信号的方法和系统
相关申请的交叉引用
本申请要求2022年4月4日提交的意大利专利申请No.10202200000662的权益，该申请通过引用并入本文。
技术领域
本发明的实施例总体上涉及电子系统，更具体地涉及校准时钟信号的方法和系统。
背景技术
微控制器和其它IC使用各种时钟信号来同步它们的内部操作。根据应用，这些电路可以受益于校准时钟信号以提供涉及高度信号精度和准确度的一些特定功能的过程。例如，在包括多个小型和低成本电子设备的物联网环境中，校准时钟信号有助于设备的跟踪和它们之间的通信安全。
如图1中所例示的，时钟信号CK0可以偏离预期的随时间的演变，例如受工艺，电压和温度(PVT)变化的影响。参考时钟REF0可用于校准时钟信号CK0以恢复高精度并补偿偏差，例如通过计数参考时钟REF0的周期如何被包括在时钟信号CK0的预定数目的周期中。如图1中进一步例示的，由于时钟信号CK0和参考时钟REF0是异步的，因此在校准期间引入了时钟计数中的额外误差，例如由于时钟信号CK0，REF0之间的初始相位误差。
减少初始相位误差和同步误差的影响的传统解决方案涉及增加观察时间。这样的传统解决方案存在各种缺点，例如，增加的功耗，更长的校准时间，降低的服务连续性，因为时钟仅在增加的校准时间之后再次变得可用。因此需要校准时钟信号的改善方式。
发明内容
一个或多个实施例有助于即使在没有外部主机的情况下也提供非常精确的校准。在一个或多个实施例中，时钟校准可以周期性地执行或者由特定事件(例如检测黑客攻击尝试)触发。
一个或多个实施例可以有助于降低成本和复杂性，例如通过节省硅面积和功耗；一个或多个实施例可以与各种类型的总线，标准的或定制的接口；一个或多个实施例可以提供将待校准的时钟与参考时钟对准的方式；以及一个或多个实施例有助于减少校准时间，例如，改善校准时钟的服务连续性。
附图说明
现在将参考附图仅通过非限制性示例来描述一个或多个实施例，其中：
在上文中已经讨论了图1；
图2是根据本公开的系统的示例图；
图3是图2的一部分的示意图；
图4是根据本公开的系统的示例图；
图5是图4所例示的实施例中的信号的时间示意图；
图6是图4的一部分的示意图；
图7是根据本公开的替代系统的示例图；
图8是图7中例示的实施例中的信号的示例性时间图。
图9是根据本公开的替代系统的示例图；
图10是图9中例示的实施例中的信号的时间示意图；
图11是根据本公开的替代系统的示例图；以及
图12是图11所例示的实施例中的信号的时间示意图。
除非另外指明，否则不同附图中的对应数字和符号通常指代对应部分。附图是为了清楚地说明实施例的相关方面而绘制的，并且不必按比例绘制。在附图中画出的特征的边沿不一定表示特征范围的终止。
具体实施方式
在随后的描述中，示出了一个或多个具体细节，目的在于提供对本描述的实施例的示例的深入理解。可以在没有一个或多个具体细节的情况下，或者利用其他方法，组件，材料等来获得实施例。在其他情况下，没有详细示出或描述已知的结构，材料或操作，从而不会模糊实施例的某些方面。
在本说明书的框架中对“一实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置，结构或特性被包括在至少一个实施例中。因此，可能出现在本说明书的一个或多个点中的诸如“在实施例中”或“在一个实施例中”的短语不一定指同一实施例。此外，在一个或多个实施方案中，特定的构象，结构或特征可以以任何适当的方式组合。
附图是简化的形式，并且没有精确的比例。在本文所附附图中，除非上下文另有说明，否则相同的部分或元件用相同的附图标记/数字表示，并且为了简洁起见，将不对每个图重复相应的描述。这里使用的参考仅仅是为了方便而提供的，因此不限定保护范围或实施例的范围。为了简单起见，在下面的详细描述中，可以使用相同的参考符号来表示电路中的节点/线以及可能出现在该节点或线处的信号。
本发明的一些实施例涉及例如在片上系统(简要地，SoC)中校准时钟信号的方法。一个或多个实施例可以应用于各种环境中的集成电路(IC)和/或电子设备，例如在物联网应用中采用的微控制器(MCU)。
如图2所示，改善的校准系统10包括：输入节点CK，其被配置为接收要被校准的时钟信号CK；参考节点REF，被配置为接收参考时钟信号REF；延迟线12，耦合到参考节点REF以产生延迟时钟副本REF_D的集合，所述延迟时钟副本REF_D包括在其间延迟了延迟Δ的参考时钟信号REF的副本(可选地，包括参考时钟信号本身)，如前面所讨论的；耦合到延迟线12和输入节点CK的校准块14，所述校准块14被配置为提供误差信号CK_C，所述误差信号CK_C指示时钟信号CK的频率相对于参考信号延迟副本REF_D的集合中所选择的“最接近”参考时钟信号的距离，如下所述；以及用户电路装置U，其耦合到校准块14并被配置为接收误差信号CK_C。
例如，将误差信号CK_C以本身已知的方式提供给用户电路装置U(例如，各种外围设备集合)，该用户电路装置U被配置为使用补偿技术(例如，直接或间接频率补偿)基于误差信号CK_C来校准时钟信号，为了简洁起见，将不重复相应的描述。
为了简单起见，下面主要针对参考时钟信号讨论一个或多个实施例，该参考时钟信号具有比要校准的时钟信号的半周期短的参考周期(即频率的倒数)，从而便于更快的校准过程。参考周期的这种示例纯粹是示例性的，而绝不是限制性的，因为在一个或多个实施例中，参考周期也可以等于或长于要校准的时钟信号的半周期。
如图2所示，校准块14包括：选择块16，其被配置为在该延迟参考信号集合延迟副本REF_D中选择参考信号副本，其中所选择的参考信号副本呈现与时钟信号CK的减小的(理想地，最小的)相位误差，使得其是该延迟参考信号延迟副本REF_D集合中的副本中的与时钟信号CK最对准的副本，如前面所讨论的；以及比较器电路块18(例如，频率计数器，本身是已知的)，被配置为接收所选择的参考信号副本和时钟信号CK，比较器电路装置块18被配置为执行时钟信号的周期与所选择的参考信号副本的周期之间的比较，作为比较的结果获得指示它们之间的差的(例如，差分)误差信号CK_C。
如图2所示，在开始校准过程14之前，参考时钟REF被延迟12，以便产生和选择具有尽可能与要校准的相应第一(例如，上升)时钟信号CK对准的第一(例如，上升)边沿的参考时钟。
一种如图2至图12所例示的方法，包括：产生(例如，12)参考时钟信号(例如，REF)的延迟副本集合(例如，REF_D)，其中所述延迟副本集合中的延迟副本(例如，REF_D1，REF_Dj，REF_DN)具有在时间上延迟(例如，121，12j，12N)其间的相互时间延迟的相应信号边沿；产生(例如，401，40j，40N；701，70j，70N；901，90j，90N；1101，110j，110N)包括边沿检测信号的边沿检测信号集合(例如，ED1，EDj，EDN)，边沿检测信号指示延迟副本集合中的延迟副本的边沿与具有时钟周期的时钟信号的边沿的相应距离；基于该边沿检测信号集合中的边沿检测信号，选择(例如，16；160，162)与时钟信号边沿的距离短于延迟副本集合中的任何其他延迟副本与时钟信号边沿的距离的延迟副本集合中的延迟副本；执行所述时钟信号的时钟周期与所选择的延迟副本的时钟周期的比较(例如，18)，获得指示它们之间的差的误差信号(例如，CK_C)作为所述比较的结果；以及将误差信号提供给用户电路装置(例如，U)以基于误差信号校准所述时钟信号。
如本文所例示的，该方法包括产生(例如，400)延迟时钟信号(例如，CK_D)，该延迟时钟信号具有从时钟信号的相应边沿延迟了延迟(例如，δ)的边沿。产生边沿检测信号集合中的边沿检测信号，该边沿检测信号响应于延迟副本信号集合中的延迟副本信号具有落在时钟信号边沿和延迟时钟信号边沿之间的时间间隔内的边沿而具有第一逻辑值，并且该边沿检测信号响应于延迟副本信号集合中的延迟副本信号具有落在时钟信号边沿和延迟时钟信号边沿之间的时间间隔外的边沿而具有第二逻辑值。
如图2至图12中所例示的，一种系统包括：被配置为接收具有时钟周期的时钟信号CK的输入节点(例如，CK)；被配置为接收参考时钟信号REF的参考节点(例如，REF)；延迟线(例如，12)，耦合到参考节点以接收参考时钟信号，延迟线被配置为产生参考时钟信号的延迟副本集合(例如，REF_D)，其中延迟副本集合中的延迟副本(例如，REF_D1，REF_Dj，REF_DN)具有在时间上延迟(例如，I21，I2j，I2N)其间的相互时间延迟的相应信号边沿；边沿检测级集合(例如，401，40j，40N；701，70j，70N；901，90j，90N；1101，110j，110N)，耦合到输入节点和延迟线，检测级集合被配置为产生边沿检测信号集合(例如，ED1，EDj，EDN)，边沿检测信号集合包括指示延迟副本集合中的延迟副本的边沿与时钟信号的边沿的相应距离的边沿检测信号；选择电路装置(例如，160，162)，其耦合到边沿检测级集合并且被配置为基于边沿检测信号集合中的边沿检测信号来选择延迟副本集合中的延迟副本(例如，REF_Dj)，其中，所选择的延迟副本与时钟信号边沿的距离比与延迟副本的集合中的任何其他延迟副本(例如，REF_D1，REF_DN)的时钟信号边沿的距离都短；以及比较器电路装置(例如，18)，其被配置为执行时钟信号的时钟周期与所选择的延迟副本的时钟周期的比较，从而获得指示它们之间的差的误差信号(例如，CK_C)作为比较的结果，其中比较器电路装置被配置为向用户电路装置(例如，U)提供误差信号，其中用户电路装置被配置为基于误差信号来校准时钟信号。
如图3中例示的，延迟线12可以包括(例如，触发器)级的集合120，121，122，123，12N，每个级被配置为接收具有其时间化频率高于参考信号REF的参考频率(对应于低于参考周期的时间化周期)的时间化信号HSCK。例如，采样信号HSCK的频率是参考信号REF的频率的倍数(例如，至少两倍，优选地至少十倍以减少误差)。
如图3中例示的，触发器级集合120，121，122，123，12N中的触发器级将参考信号REF延迟例如与时间化信号HSCK的时钟周期成比例的延迟，从而提供包括整数N个延迟副本REF_D1，……，REF_Dj，……，REF_DN的延迟副本REF_D集合，例如其间具有为时间化信号HSCK的时钟周期的整数倍的相互延迟。例如，第j参考信号延迟副本REF_Dj可以表示为REF_Dj(t)＝REF(t－j*ΔT)，其中ΔT可以等于时间化信号HSCK的时钟周期，并且j是整数比例因数。
如图3中所例示的，在参考信号延迟副本集合REF_D中的两个时间连续延迟副本(例如，REF_D1和REF_D2)之间引入的最小延迟ΔT等于触发器级集合120，121，122，123，12N中的触发器(例如，121，122)的建立时间(setup time)。
在如图4所例示的备选方案中，延迟线12包括多个延迟级121，122，12N，例如缓冲器级，每个延迟级被配置为将参考时钟REF延迟大约延迟δ，例如参考时钟REF的周期的一部分。
为了简单起见，在上文中，参考时钟REF被认为包括在延迟参考时钟副本REF_D1，REF_Dj，REF_DN的集合中，作为延迟了零时间延迟时钟的副本。
如图4所示，校准系统40包括：时钟延迟元件400，例如缓冲器，耦合到时钟节点CK并被配置为产生输入时钟信号CK的延迟版本CK_D；边沿检测级集合401，……，40j，耦合到输入节点CK、时钟延迟元件400和延迟线12的多个延迟级121，122，12N，……，40N，边沿检测级集合401，……，40j，……，40N被配置为接收时钟信号CK，延迟时钟信号CK_D和参考信号延迟副本集合REF_D1，……，REF_Dj，……，REF_DN，以及产生指示该副本集合REF_D1，……，REF_Dj，……，REF_DN与时钟信号CK的第一(例如，上升)边沿之间的时间(或相位)关系的边沿检测信号集合ED1，……，EDj，……，EDN；解码器块160，耦合到组边沿检测级401，……，40j，……，40N且(任选地)耦合到输入节点CK，解码器块160被配置为产生指示参考信号延迟副本集合中的延迟副本(例如，REF_Dj)的索引(例如，j)的选择指示符SEL以提供到比较器电路装置块18，如上文所论述；耦合块162，耦合到解码器块160以从其接收选择指示符SEL和参考信号延迟副本集合REF_D，耦合块162被配置为基于选择指示符SEL从该组延迟副本中选择与时钟信号边沿“最接近”的延迟副本(例如，基于存储在选择信号SEL中的索引j来选择第j个参考信号副本REF_Dj)，从而将所选择的延迟副本(例如，REF_Dj)提供给比较器电路块18；以及比较器电路块18，耦合到耦合块162以从其接收所选择的延迟副本，比较器电路块18被配置为基于所选择的参考信号副本(例如，REF_Dj)与时钟信号CK之间的差来产生误差信号CK_C。
为了简单起见，在下面主要参考其中校准系统包括三个边沿检测级401，……，401，……，40N的集合的实施例来讨论作为实施例基础的原理，应当理解的是，这样的量纯粹是示例性的，而决不是限制性的，因为理论上可以使用任何整数N个级。
如图5中所例示的，延迟时钟信号CK_D具有相对于时钟信号CK的相同(例如，上升)沿延迟了延迟δ的(例如，上升)沿。
如图4和5所示，边沿检测级集合401，……，40j，……，40N中的边沿检测级包括：第一采样级(例如，触发器)411，41j，41N，其具有耦合到延迟线12以接收参考信号REF的延迟副本(例如，第j第一触发器41j的REF_Dj)的输入节点D和耦合到延迟元件400以接收延迟时钟信号CKD的时间化节点，第一采样级411，41j，41N还具有输出节点Q，其被配置为在延迟时钟信号CK_D的第一(例如，上升)边沿的时刻提供相应延迟副本(例如，REF_Dj)的相应值；第二采样级(例如，触发器)421，42j，42N，具有耦合到延迟线12以接收参考信号REF的延迟副本(例如，第j个第二触发器42j的REF_Dj)的输入节点D和耦合到输入时钟节点CK以接收时钟信号CK的时间化节点，第二采样级411，41j，41N还具有输出节点Q，其被配置为在时钟信号CK的第一(例如，上升)边沿的时刻提供相应延迟副本(例如，REF_Dj)的相应值；第一逻辑(例如，NOT)门431，431，43N，耦合到相应的第二采样级421，421，42N的输出节点；以及第二逻辑(例如，AND)门441，44j，44N，其包括耦合到第一逻辑门431，43j，43N的相应输出节点的第一输入节点和耦合到第二采样级(例如，触发器)421，42j，42N的相应输出节点Q的第二输入节点，第二逻辑门441，44j，44N被配置为提供边沿检测信号ED1，EDj，EDN，其具有等于相应参考信号延迟副本(例如，REF_Dj)的采样值的逻辑AND组合的值。
如图5所例示的，时钟信号CK和延迟信号CK_D用于对参考信号延迟副本组REF_D1，……，REF_Dj，……，REF_DN中的每个第j延迟副本(例如，REF_Dj)进行采样(例如，经由第j触发器41j，42j)。
如图4和图5所示，采样信号然后被提供给每个第j边沿检测级(例如，40j)的第j逻辑电路(例如，第j反相器43j和第j AND门44j)。例如，每个第j级(例如，40j)中的每个第j逻辑电路(例如，43j，44j)被配置为当时钟信号CK以第一逻辑值(例如，“0”)对第j延迟副本(例如，REF_Dj)进行采样而延迟时钟信号CK_D以相对的逻辑值(例如，“1”)对相同的第j延迟副本(例如，REF_Dj)进行采样时，提供具有第一值的相应的第j检测信号(例如，EDj)。换言之，每个第j级(例如，40j)中的第j逻辑电路(例如，43j，44j)被配置为检测延迟副本集合中的哪个延迟副本(例如，REF_Dj)在时钟信号的(例如，上升)边沿与延迟时钟信号CK_D的相同边沿的中断中的时刻具有(例如，上升沿)边沿。
如图4和图5所示，边沿检测级401，40j，40N将边沿检测信号ED1，EDj，EDN断言为：在相应延迟副本(例如，REF_Dj)的(例如，上升)沿落入时钟信号CK的(例如，上升)沿与延迟时钟信号CK_D之间的时间间隔内的情况下，具有第一(例如，“0”)逻辑值；并且在相应延迟副本(例如，REF_Dj)的(例如，上升)边沿落在时钟信号CK的(例如，上升)边沿与延迟时钟信号CK_D之间的时间间隔之外的情况下，具有第二(例如，“1”)逻辑值。
理想地，边沿检测级产生具有对应于参考信号延迟副本(例如，REF_Di)的第一值的仅一个边沿检测信号，该参考信号延迟副本相对于时钟CK具有最小延迟，即，其(例如，上升)边沿最接近时钟信号CK的相同边沿的副本是被CK采样为零且被CKdel采样为一的副本。
由于非线性和超颖稳定性，由边沿检测级401，40j，40N可以检测到与时钟信号CK“最接近”的多于一个的候选信号。为了抵消这种不希望的影响，如图4和6所示的解码器电路块接收边沿检测信号ED1，EDj，EDN，并在其中选择一个边沿检测信号，如图6所示。例如，解码器块160可以根据优先级编码器逻辑以本身已知的方式来配置。
如图6中例示的，解码器块160(例如，可选地经由时钟信号CK定时)可以被配置为产生选择信号SEL，该选择信号SEL提供必须选择具有第一(例如，“1”)逻辑值的边沿检测信号ED1，ED1，EDN中的哪一个的指示(例如，索引值)。例如，在图5和6所示的示例性场景中，第j边沿检测信号EDj和第N边沿检测信号EDN都具有第一逻辑值。
如图6中所例示的，解码器160被配置为通过例如以下方式来选择第j参考信号副本第一REF_Dj或第N参考信号副本REF_DN中的任一个作为“最接近的”参考信号：使用“先到先服务”逻辑，提供两者之间具有较低索引的延迟副本，例如REF_Di；或者使用“平均”逻辑，解码器选择作为具有第一逻辑值的中间相邻边沿检测信号的信号，例如REF_Dj。
如图4所例示的，该方法包括：在时钟信号的边沿的时刻存储(例如，421，42j，42N)延迟副本集合中的延迟副本的第一逻辑值；在延迟时钟信号的边沿的时刻存储(例如，411，41j，41N)延迟副本集合中的延迟副本的第二逻辑值；逻辑地反相(例如，431，43j，43N)延迟副本集合中的延迟副本的所存储的第一逻辑值，由此提供经反相的第一逻辑值作为结果；以及将逻辑与运算(例如，441，44j，44N)应用于延迟副本集合的延迟副本的经反相的第一逻辑值以及延迟副本集的延迟副本的所存储的第二逻辑值，从而产生边沿检测信号集合作为结果。
如图4所例示的，系统包括时钟延迟元件(例如400)，该时钟延迟元件耦合到输入节点以接收时钟信号(例如CK)并耦合到边沿检测级集合(例如401，40j，40N；901，901j，90N)，时钟延迟元件被配置为产生延迟时钟信号(例如，CK_D)，延迟时钟信号具有从时钟信号的相应边沿延迟了延迟(例如，δ)的边沿。边沿检测级集合中的边沿检测级被配置为将边沿检测信号集合中的边沿检测信号产生为：响应于具有落在时钟信号的边沿与延迟时钟信号的边沿之间的时间间隔(例如，δ)内的边沿的延迟副本集合中的延迟副本而具有第一逻辑值；以及响应于具有落在时钟信号的边沿与延迟时钟信号的边沿之间的时间间隔之外的边沿的延迟副本集合中的延迟副本而具有第二逻辑值。
如图4所示，边沿检测级集合(例如401，40j，40N)包括：第一触发器装置集合(例如，421，42j，42N)，被配置为在时钟信号的边沿的时刻存储延迟副本集合中的延迟副本的第一逻辑值；第二触发器装置(例如，411，41j，41N)集合，其被配置为在延迟时钟信号的边沿的时刻存储延迟副本集合中的延迟副本的第二逻辑值；逻辑反相门集合(例如，431，43j，43N)，耦合到第一触发器装置集合且被配置为逻辑地反相延迟副本集合中的延迟副本的所存储的第一逻辑值，从而提供经反相的第一逻辑值；以及逻辑与门集合(例如，441，44j，44N)，耦合到逻辑反相门集合和第二触发器装置集合，逻辑与门集合被配置为产生边沿检测信号集合，以作为将逻辑与运算施加到延迟副本集合中的经反相的延迟副本的第一逻辑值和存储的延迟副本的第二逻辑值的结果。
如图7和8中所例示的，在图4和5的场景的备选场景中，备选系统70使用单个时钟信号CK来对参考信号REF的延迟副本REF_D1，……，REF_Dj，……，REF_DN进行采样。例如，如图7中所例示的，系统70包括耦合到输入节点CK并耦合到延迟线12的边沿检测级集合701，……，70j，……，70N，该边沿检测级集合701，……，70j，……，70N被配置为接收时钟信号CK和延迟副本集合REF_D1，……，REF_Dj，……，REF_DN并产生边沿检测信号集合ED1，……，EDj，……，EDN，其指示在副本集合REF_Di，……，REF_Di，……，REF_DN与时钟信号CK的第一(例如，上升)边沿之间的时间(或相位)关系。
如图7和8中例示的，边沿检测级701，……，701，……，70N的集合中的边沿检测级包括：第一采样级(例如，触发器)711，71j，71N，其具有耦合到延迟线12的输入节点D以接收参考信号REF的第j－1延迟副本(例如，在所考虑的示例中用于第j第一触发器71j的REF_D1，其中j＝2且N＝3)以及耦合到输入时钟CK的时间化节点，第一采样级711，71j，71N还具有输出节点Q，被配置为在时钟信号CK的第一(例如，上升)边沿的时刻提供相应延迟副本(例如，REF_D1)的相应值；第二采样级(例如，触发器)721，72j，72N，其具有耦合到延迟线12以接收参考信号REF的第j延迟副本(例如，用于第j第二触发器72j的REF_Dj)的输入节点D以及耦合到输入时钟节点CK以接收时钟信号CK的时间化节点，第二采样级411，41j，41N还具有输出节点Q，其被配置为在时钟信号CK的第一(例如，上升)边沿的时刻提供相应延迟副本(例如，REF_Dj)的相应值；耦合到相应的第二采样级421，42j，42N的输出节点的第一逻辑(例如，NOT)门731，73j，73N；以及第二逻辑(例如，AND)门741，74j，74N，其包括耦合到第一逻辑门731，73j，73N的相应输出节点的第一输入节点和耦合到第一采样级(例如，触发器)711，71j，71N的相应输出节点Q的第二输入节点，第二逻辑门741，74j，74N被配置为提供边沿检测信号ED1，EDj，EDN，其具有等于相应参考信号延迟副本(例如，REF_Dj)的采样值的逻辑AND组合的值。
如图8中所例示的，时钟信号CK用于对参考信号延迟副本REF，REF_D1，……，REF_Dj，……，REF_DN的集合中的相邻副本(例如，第j副本REF_Dj和第N副本REF_DN)进行采样(例如，经由第N触发器71N，72N)。
如图7和8所示，采样信号然后被提供给每个第j边沿检测级(例如，70N)的第j逻辑电路(例如，第N反相器73N和第N AND门74N)。
例如，每个第j级(例如，70N)的每个第j逻辑电路(例如，73N，74N)被配置为：当时钟信号CK采样具有相同逻辑值(例如，“1”)的两个相邻延迟副本(例如，REF_D(j+1)，REF_DN)时，断言具有第一值(例如，“0”)的相应第j检测信号(例如，EDN)；当时钟信号CK采样具有其间不同的逻辑值(例如图8所示，具有第一值“1”的REF_Dj和具有第二值“0”的REF_D(j+1))的延迟副本(例如，REF_Dj，REF_D(j+1))时，断言具有第二值(例如，“1”)的相应的第j检测信号(例如，EDN)。
换言之，每个第j级(例如，70N)的每个第j逻辑电路(例如，73N，74N)被配置为检测哪个相邻延迟副本(例如，REF_Dj，REF_D(j+1))被定时，使得时钟信号CK的上升沿落入相邻延迟副本的上升沿之间的间隔中。
以这种方式，例如，由时钟信号CK以第一值(例如，“0”)采样的第j参考信号延迟REF_Dj副本，而相邻或连续的参考信号延迟副本REF_D(j+1)以第二值(例如，“1”)被选择(例如，经由解码器160，如前面所讨论的)为最近的时钟，即相对于时钟信号CK的边沿具有较小相位延迟信号。
如图7至图12所示，边沿检测信号集合中的边沿检测信号(例如，701，70j，70N；1101，110j，110N)被产生为：响应于延迟副本集合中的将时钟信号采样为具有相同逻辑值的边沿一对时间连续延迟副本而具有第一逻辑值；以及响应于延迟副本集合中的时间连续延迟副本对将时钟信号采样为其间具有不同逻辑值的边沿而具有第二逻辑值。
如图7所例示的，该方法包括：在时钟信号的边沿的时刻将第一延迟副本子集(例如，REF，REF_D1，REF_Dj)的第一逻辑值存储(例如，711，711，71N)在延迟副本集合中；以及在时钟信号的边沿的时刻将第二延迟副本子集(例如，REF_D1，REF_Dj，REF_D(j+1)，REF_D(N－1)，REF_DN)的第二逻辑值存储(例如，721，72j，72N)在延迟副本集合中。该组延迟副本包括参考信号，并且第一延迟副本子集和第二延迟副本子集包括成对时间连续的参考时钟信号的延迟副本。
仍然在所考虑的图7的示例中，该方法包括：逻辑地反相(例如，731，73j，73N)延迟副本集合中的第二延迟副本子集的所存储的第二逻辑值，由此提供经反相的第二逻辑值；以及作为将逻辑与运算(例如，741，741，74N)应用于延迟副本集合中的第一延迟副本子集的存储的第一逻辑值和延迟副本集合中的第二延迟副本子集的反相的第二逻辑值的结果，产生边沿检测信号集。
如图7至图12中所例示的，边沿检测级集合(例如，701，70N；1101，110j，110N)被配置为将边沿检测信号集合产生为：响应于具有将时钟信号采样为具有相同逻辑值的边沿的延迟副本集合中的一对时间连续延迟副本而具有第一逻辑值，以及响应于具有将时钟信号采样为其间具有不同逻辑值的边沿的延迟副本集合中的一对时间连续延迟副本而具有第二逻辑值。
如图7所示，该系统包括：第一触发器装置集合(例如，711，71j，71N)，其被配置为在时钟信号的边沿的时刻存储延迟副本集合(例如，REF_D1，REF_Dj，REF_D(j+1)，REF_D(N－1)，REF_DN)中的第一延迟副本子集的第一逻辑值；以及第二组触发器装置(例如，721，721，72N)，其被配置为在时钟信号的边沿的时刻存储延迟副本集合中的第二延迟副本子集的第二逻辑值。延迟副本集合包括参考信号，并且第一延迟副本子集和第二延迟副本子集包括成对时间连续的延迟副本。
例如，仍在所考虑的示例中，该系统包括：逻辑反相门集合(例如，731，73j，73N)，其被配置为将延迟副本集合中的第二延迟副本子集的所存储的第二逻辑值逻辑地反相，从而提供经反相的第二逻辑值作为结果；以及逻辑与门集合(例如，741，74j，74N)，其被配置为对延迟副本集合中的第一延迟副本子集的存储的第一逻辑值和延迟副本集合中的第二延迟副本子集的反相的第二逻辑值应用逻辑与操作，从而产生边沿检测信号集合作为结果。
如图9和10所例示的，在图4和5的另一种替代方案中，替代系统90使用延迟副本集合REF_D1，……，REF_Dj，……，REF_DN中的延迟副本来对时钟信号CK及其延迟版本CK_D进行采样。例如，如图9中所例示的，系统90包括耦合到输入节点CK，时钟延迟元件400和延迟线12的边沿检测级集合901，……，90j，……，90N，该边沿检测级集合901，……，90j，……，90N被配置为接收时钟信号CK和延迟副本集合REF_D1，……，REF_Dj，……，REF_DN，并产生指示延迟副本集合REF_D1，……，REF_Dj，……，REF_DN与时钟信号CK的第一(例如，上升)边沿之间的时间(或相位)关系的边沿检测信号集合ED1，……，EDj，……，EDN。
如图9和10所示，系统90的边沿检测级集合901，……，90j，……，901N中的边沿检测级包括：第一采样级(例如，触发器)911，91j，91N，具有耦合到输入时钟CK的输入节点D和耦合到延迟线12的时间化节点，延迟线12接收参考信号REF的第j延迟副本(例如，用于第j第一触发器91j的REF_Dj)，第一采样级911，91j，91N还具有输出节点Q，其被配置为在相应延迟副本(例如，REF_Dj)的第一(例如，上升)边沿的时刻提供时钟信号CK的相应值；第二采样级(例如，触发器)921，92j，92N，其具有耦合到时钟延迟元件400以从其接收延迟时钟信号CK_D的输入节点D和耦合到延迟线12以接收参考信号REF的第j延迟副本(例如，用于第j第二触发器92j的REF_Dj)的时间化节点，第二采样级911，91j，91N还具有输出节点Q，其被配置为在相应延迟副本(例如，REF_Dj)的第一(例如，上升)边沿的时刻提供延迟时钟信号CK_D的相应值；第一逻辑(例如，NOT)门931，93j，93N，其耦合到相应的第二采样级921，92j，92N的输出节点Q；以及第二逻辑(例如，AND)门941，94j，94N，其包括耦合到第一逻辑门931，93j，93N的相应输出节点Q的第一输入节点和耦合到第一采样级(例如，触发器)911，91j，91N的相应输出节点的第二输入节点，第二逻辑门941，94j，94N被配置为提供边沿检测信号ED1，EDj，EDN，其具有等于时钟信号CK及其延迟版本CK_D的采样值的逻辑AND组合的值。
如图10中所例示的，参考信号延迟副本集合REF，REF_D1，……，REF_Dj，……，REF_DN用于对时钟信号CK及其延迟版本CK_D进行采样(例如，经由第j触发器91j，92j)。
如图9和10所示，采样信号然后被提供给每个第j边沿检测级(例如，90j)的第j逻辑电路(例如，第j反相器93j和第j AND门94j)。
例如，每个第j级(例如，90j)中的每个第j逻辑电路(例如，93j，94j)被配置为：当时钟信号CK及其延迟版本CK_D被具有相同逻辑值(例如，“1”)的参考信号REF的相应延迟副本(例如，REF_j)采样时，提供具有第一值(例如，“0”)的相应第j检测信号(例如，EDj)；以及当时钟信号CK和延迟版本由具有不同逻辑值(例如，由REF_Dj以第一值“0”采样CK并且由REF_Dj以第二值“1”采样CK_D，如图10所示)的参考信号REF的相应延迟副本(例如，REF_j)采样时，提供具有第二值(例如，“1”)的相应第j检测信号(例如，EDj)。
以这种方式，例如，在以第二值(例如，“1”)对延迟时钟信号CK_D进行采样的同时以第一值(例如，“0”)对时钟信号CK进行采样的第j参考信号延迟REF_Dj副本将被选择(例如，经由解码器160，如前面所讨论的)作为最近的参考时钟，即相对于时钟信号CK的边沿具有最小相位延迟参考时钟信号。
如图9所例示的，该方法包括：存储(例如，911，91j，91N)延迟副本集合中的延迟副本的边沿的时刻处的时钟信号的第一逻辑值；存储(例如，921，92j，92N)延迟副本集合中的延迟副本的边沿的时刻处的延迟时钟信号的第二逻辑值；逻辑地反相(例如，931，93j，93N)延迟时钟信号(CK_D)的存储的第二逻辑值，从而提供反相的第二逻辑值；以及作为对时钟信号的存储的第一逻辑值和延迟时钟信号的反相的第二逻辑值应用逻辑与运算(例如，941，941N)的结果，产生边沿检测信号集合。
如图9所示，系统包括：第一触发器装置集合(例如，911，91j，91N)，其被配置为在延迟副本集合中的延迟副本的边沿的时刻存储时钟信号的第一逻辑值；第二触发器装置集合(例如，921，92j，92N)，该第二触发器装置集合被配置为用于在延迟副本集合(REF_D)中的延迟副本的边沿的时刻存储延迟时钟信号的第二逻辑值；逻辑反相门集合(例如，931，93j，93N)，其被配置为逻辑地反相所存储的延迟时钟信号(CK_D)的第二逻辑值，从而提供反相的第二逻辑值；以及逻辑与门(941，94j，94N)，其被配置为作为对时钟信号(CK)的存储的第一逻辑值和延迟时钟信号(CK_D)的反相的第二逻辑值施加逻辑与运算的结果，产生该组边沿检测信号(ED1，EDj，EDN)。
如图11和12所示，图10的可替换系统110可以提供相对于图9和10的简化布置，仅使用一个时钟信号CK。
如图11和12所示，可选系统110使用参考信号REF及其延迟副本REF_D1，……，REF_Dj，……，REF_DN来采样单个时钟信号CK。例如，如图7中所例示的，系统110包括耦合到输入节点CK并耦合到延迟线12的边沿检测级集合1101，……，110j，……，110N，该组边沿检测级1101，……，110j，……，110N被配置为接收时钟信号CK和延迟副本集合REF_D1，……，REF_Dj，……，REF_DN，并产生指示该组副本REF_D1，……，REF_Dj，……，REF_DN与时钟信号CK的第一(例如，上升)边沿之间的时间(或相位)关系的边沿检测信号集合ED1，……，EDj，……，EDN。
如图11和12中例示的，边沿检测级集合1101，……，110j，……，1101N中的边沿检测级包括：采样级(例如，触发器)1120，1121，112j，112N，其具有耦合到输入时钟节点CK以接收时钟信号CK的输入节点D和耦合到延迟线12以接收参考信号REF的第j延迟副本(例如，用于第j第一触发器112j的REF_Dj)的时间化节点，第一采样级1120，1121，112j，112N还具有输出节点Q，其被配置为在第j延迟副本(例如，REF_Dj)的第一(例如，上升)边沿的时刻提供时钟信号CK的相应值；以及逻辑(例如，异或)门1131，113j，113N，其耦合到采样级1120，1121，112j，112N，逻辑门具有耦合到第(j－1)延迟副本(例如，REF或REF_1)的第一输入节点和耦合到第j延迟副本(例如，REF_1或REF_j)的第二输入节点，并且被配置为在输出处提供相应的边沿检测信号ED1，EDj，EDN，边沿检测信号ED1，EDj，EDN的值等于由参考信号的时间连续的相邻延迟副本(例如，REF_1和REF_j)采样的时钟信号的逻辑异或(XOR)组合。
如图11和12所例示的，例如：时钟信号CK由参考信号延迟副本组REF，REF_D1，……，REF_Dj，……，REF_DN中的相邻副本(例如，第j副本REF_Di和第N副本REF_DN)采样(例如，经由触发器112j，112N)；然后，将采样的时钟信号值提供给每个第j边沿检测级(例如，110N)的第j逻辑电路(例如，第N个异或门113N)。
例如，每个第j级(例如，110N)中的每个第j逻辑电路(例如，113N)被配置为：当时钟信号CK被具有相同逻辑值(例如，“1”)的两个连续延迟副本(例如，REF_Dj，REF_DN)采样时，提供具有第一值(例如，“0”)的相应的第j检测信号(例如，EDN)；以及当时钟信号CK以第一逻辑值被第一延迟副本采样并且以第二逻辑值被连续延迟副本采样时，提供具有第二值(例如，“1”)的相应的第j检测信号(例如，EDN)(例如，具有第一值“0”的REF_Dj和具有第二值“1”的REF_DN，如图12所示)。
这样，例如由时钟信号CK以第一值(例如，“0”)采样的第j参考信号延迟副本REF_Dj，而相邻的参考信号延迟副本REF_D(j+1)以第二值(例如，“1”)被采样，第j参考信号延迟副本REF_Dj被选择(例如，经由解码器160，如前面所讨论的)为最近的时钟，即相对于时钟信号CK的边沿具有较小相位延迟信号。
如图11所例示的，延迟副本的集合包括参考信号，并且该方法包括：存储(例如，1120，1121，112j，112N)延迟副本集合中的延迟副本的边沿的时刻处的时钟信号的逻辑值；以及作为对时钟信号的存储的逻辑值成对地应用逻辑异或运算(例如，1131，1131，113N)的结果，产生边沿检测信号集合。
如图11所例示的，延迟副本(REF_D)集合包括参考信号(REF)，并且该系统包括：触发器装置集合(例如，1120，1121，112j，112N)，其被配置为存储延迟副本集合中的延迟副本的边沿的时刻处的时钟信号的逻辑值；以及逻辑异或门集合(例如，1131，1131，113N)，其被配置为作为对时钟信号的存储的逻辑值成对施加逻辑异或运算的结果而产生边沿检测信号集合。
另外应当理解，贯穿本说明书的附图所例示的各种单独的实现选项不一定要以附图中例示的相同组合来采用。因此，一个或多个实施例可以单独地和/或以相对于附图中例示的组合的不同组合来采用这些(另外非强制性的)选项。
在不违背基本原则的情况下，在不脱离保护范围的情况下，细节和实施例可以相对于仅通过示例描述的内容甚至显著变化。保护范围由所附权利要求限定。

Claims (20)

1.一种方法，包括：
产生参考时钟信号的延迟副本集合，其中所述延迟副本集合中的延迟副本具有在时间上延迟了其间的相互时间延迟的相应信号边沿；
产生边沿检测信号集合，所述边沿检测信号集合包括：指示所述延迟副本集合中的延迟副本的边沿与具有时钟周期的时钟信号的边沿的相应距离的边沿检测信号；
基于所述边沿检测信号集合中的边沿检测信号来选择所述延迟副本集合中的延迟副本，所选择的所述延迟副本与所述时钟信号的边沿的距离短于所述延迟副本集合中的任何其他延迟副本与时钟信号边沿的距离；
执行所述时钟信号的时钟周期与所选择的所述延迟副本的时钟周期的比较，作为所述比较的结果来获得指示它们之间的差的误差信号；以及
将所述误差信号提供给用户电路装置，以基于所述误差信号校准所述时钟信号。
2.根据权利要求1所述的方法，进一步包括：产生延迟时钟信号，所述延迟时钟信号具有从所述时钟信号的相应边沿延迟一时间延迟的边沿，其中所述边沿检测信号集合中的第一边沿检测信号被产生为：
响应于具有落在所述时钟信号的边沿与所述延迟时钟信号的边沿之间的时间间隔内的边沿的所述延迟副本集合中的延迟副本而具有第一逻辑值，以及
响应于具有落在所述时钟信号的边沿与所述延迟时钟信号的边沿之间的所述时间间隔外的边沿的所述延迟副本集合中的延迟副本而具有第二逻辑值。
3.根据权利要求2所述的方法，进一步包括：
在所述时钟信号的边沿的时刻存储所述延迟副本集合中的延迟副本的第一逻辑值；
在所述延迟时钟信号的边沿的时刻存储所述延迟副本集合中的延迟副本的第二逻辑值；
将所述延迟副本集合中的延迟副本的所存储的第一逻辑值进行逻辑反相，由此提供经反相的第一逻辑值作为结果；以及
作为对所述延迟副本集合的延迟副本的所存储的第二逻辑值和所述延迟副本的所述经反相的第一逻辑值应用逻辑与运算的结果，产生所述边沿检测信号集合。
4.根据权利要求2所述的方法，包括：
在所述延迟副本集合中的延迟副本的边沿的时刻存储所述时钟信号的第一逻辑值；
在所述延迟副本集合中的延迟副本的边沿的时刻存储所述延迟时钟信号的第二逻辑值；
逻辑地反相所述延迟时钟信号的所存储的第二逻辑值，从而提供反相的第二逻辑值作为结果；以及
作为对所述时钟信号的所述存储的第一逻辑值和所述延迟时钟信号的所述反相的第二逻辑值应用逻辑与运算的结果，产生所述边沿检测信号集合。
5.根据权利要求1所述的方法，其中，所述边沿检测信号集合中的第一边沿检测信号被产生为：
响应于具有将所述时钟信号采样为具有相同逻辑值的边沿的所述延迟副本集合中的一对时间连续延迟副本而具有第一逻辑值，以及
响应于具有将所述时钟信号采样为其间具有不同逻辑值的边沿的所述延迟副本集合中的所述一对时间连续延迟副本而具有第二逻辑值。
6.根据权利要求5所述的方法，包括：
在所述时钟信号的边沿的时刻存储所述延迟副本集合中的第一延迟副本子集的第一逻辑值；
在所述时钟信号的边沿的时刻存储所述延迟副本集合中的第二延迟副本子集的第二逻辑值，其中
所述延迟副本集合包括所述参考时钟信号，并且
所述第一延迟副本子集和所述第二延迟副本子集包括成对时间连续的所述参考时钟信号的延迟副本；
所述方法进一步包括：
将所述延迟副本集合中的所述第二延迟副本子集的所存储的第二逻辑值进行逻辑反相，由此提供经反相的第二逻辑值作为结果；以及
作为对所述延迟副本集合中的所述第一延迟副本子集的所存储的第一逻辑值和所述延迟副本集合中的所述第二延迟副本子集的所述经反相的第二逻辑值应用逻辑与运算的结果，产生所述边沿检测信号集合。
7.根据权利要求5所述的方法，其中所述延迟副本集合包括所述参考时钟信号，并且所述方法进一步包括：
在所述延迟副本集合中的延迟副本的边沿的时刻存储所述时钟信号的逻辑值；以及
作为对所述时钟信号的所存储的所述逻辑值成对应用逻辑异或运算的结果，产生所述边沿检测信号集合。
8.一种系统，包括：
输入节点，被配置为接收具有时钟周期的时钟信号；
参考节点，被配置为接收参考时钟信号；
延迟线，耦合到所述参考节点以接收所述参考时钟信号，所述延迟线被配置为产生所述参考时钟信号的延迟副本集合，其中所述延迟副本集合中的延迟副本具有在时间上延迟了其间的相互时间延迟的相应信号边沿；
边沿检测级集合，耦合到所述输入节点和所述延迟线，所述沿检测级集合被配置为产生边沿检测信号集合，所述边沿检测信号集合包括指示所述延迟副本集合中的延迟副本的边沿与所述时钟信号的边沿的相应距离的边沿检测信号；
选择电路装置，耦合到边沿检测级集合，并且被配置为基于所述边沿检测信号集合中的边沿检测信号来选择所述延迟副本集合中的延迟副本，所选择的所述延迟副本与所述时钟信号的边沿的距离短于所述延迟副本集合中的任何其他延迟副本与时钟信号边沿的距离；以及
比较器电路装置，耦合到所述选择电路装置以接收所选择的延迟副本，并且耦合到所述输入节点以接收所述时钟信号，所述比较器电路装置被配置为执行所述时钟信号的时钟周期与所选择的所述延迟副本的时钟周期的比较，从而作为所述比较的结果获得指示它们之间的差的误差信号，
其中所述比较器电路装置被配置为将所述误差信号提供给用户电路装置，以基于所述误差信号来校准所述时钟信号。
9.根据权利要求8所述的系统，包括耦合到所述输入节点以接收所述时钟信号并且耦合到所述边沿检测级集合的时钟延迟元件，所述时钟延迟元件被配置为产生延迟时钟信号，所述延迟时钟信号具有从所述时钟信号的相应边沿延迟一时间延迟的边沿，
其中所述边沿检测级集合中的边沿检测级被配置为将所述边沿检测信号集合中的边沿检测信号产生为：
响应于具有落在所述时钟信号的边沿与所述延迟时钟信号的边沿之间的时间间隔内的边沿的所述延迟副本集合中的延迟副本而具有第一逻辑值，以及
响应于具有落在所述时钟信号的边沿与所述延迟时钟信号的边沿之间的所述时间间隔外的边沿的所述延迟副本集合中的延迟副本而具有第二逻辑值。
10.根据权利要求9所述的系统，其中所述边沿检测级集合包括：
第一触发器装置集合，被配置为在所述时钟信号的边沿的时刻存储所述延迟副本集合中的延迟副本的第一逻辑值；
第二触发器装置集合，被配置为在所述延迟时钟信号的边沿的时刻存储所述延迟副本集合中的延迟副本的第二逻辑值；
逻辑反相门集合，耦合到所述第一触发器装置集合，并且被配置为逻辑地反相所述延迟副本集合中的延迟副本的所存储的第一逻辑值，从而提供经反相的第一逻辑值作为结果；以及
逻辑与门集合，耦合到所述逻辑反相门集合和所述第二触发器装置集合，所述逻辑与门集合被配置为：作为将逻辑与运算应用于延迟副本的所述经反相的第一逻辑值和所述延迟副本集合中的延迟副本的所存储的所述第二逻辑值的结果，来产生所述边沿检测信号集合。
11.根据权利要求9所述的系统，包括：
第一触发器装置集合，被配置为在所述延迟副本集合中的延迟副本的边沿的时刻存储所述时钟信号的第一逻辑值；
第二触发器装置集合，被配置为在所述延迟副本集合中的延迟副本的边沿的时刻存储所述延迟时钟信号的第二逻辑值；
逻辑反相门集合，被配置为逻辑地反相所述延迟时钟信号的所存储的第二逻辑值，从而提供经反相的第二逻辑值作为结果；以及
逻辑与门集合，被配置为作为对所述时钟信号的所存储的第一逻辑值和所述延迟时钟信号的所述经反相的第二逻辑值应用逻辑与运算的结果，产生所述边沿检测信号集合。
12.根据权利要求8所述的系统，其中所述边沿检测级集合被配置为将所述边沿检测信号集合产生为：
响应于具有将所述时钟信号采样为具有相同逻辑值的边沿的所述延迟副本集合中的一对时间连续延迟副本而具有第一逻辑值，以及
响应于具有将所述时钟信号采样为具有不同逻辑值的边沿的所述延迟副本集合中的所述一对时间连续延迟副本而具有第二逻辑值。
13.根据权利要求12所述的系统，包括：
第一触发器装置集合，被配置为在所述时钟信号的边沿的时刻存储所述延迟副本集合中的第一延迟副本子集的第一逻辑值；
第二触发器装置集合，被配置为在所述时钟信号的边沿的时刻存储所述延迟副本集合中的第二延迟副本子集的第二逻辑值，其中所述延迟副本集合包括所述参考时钟信号，并且所述第一延迟副本子集和所述第二延迟副本子集包括成对时间连续的延迟副本，
所述系统进一步包括：
逻辑反相门集合，被配置为逻辑地反相在所述延迟副本集合中的所述第二延迟副本子集的所存储的第二逻辑值，从而提供经反相的第二逻辑值作为结果；以及
逻辑与门集合，被配置为作为对所述延迟副本集合中的所述第一延迟副本子集的所存储的第一逻辑值以及所述延迟副本集合中的所述第二延迟副本子集的所述经反相的第二逻辑值应用逻辑与运算的结果，产生所述边沿检测信号集合。
14.根据权利要求12所述的系统，其中所述延迟副本集合包括所述参考时钟信号，并且其中所述系统包括：
触发器装置集合，被配置为在所述延迟副本集合中的延迟副本的边沿的时刻存储所述时钟信号的逻辑值；以及
逻辑异或门集合，被配置为作为对所述时钟信号的所存储的逻辑值成对应用逻辑异或运算的结果，产生所述边沿检测信号集合。
15.一种方法，包括：
接收第一频率的多个时间延迟参考时钟信号；
接收小于所述第一频率的第二频率处的时钟信号；
确定所述多个时间延迟参考时钟信号中的哪个时间延迟参考时钟信号具有最接近所述时钟信号的时钟边沿的参考时钟边沿；以及
确定所确定的与所述时钟信号的边沿最接近的所述参考时钟边沿与所述时钟信号的所述时钟边沿之间的时间差。
16.根据权利要求15所述的方法，进一步包括：使用延迟线生成所述多个时间延迟参考时钟信号。
17.根据权利要求15所述的方法，其中确定所述多个时间延迟参考时钟信号中的哪个时间延迟参考时钟信号具有最接近所述时钟信号的时钟边沿的所述参考时钟边沿包括：
使用所述时钟信号作为时钟来将所述多个时间延迟参考时钟信号中的每一者计时到对应的多个寄存器中；以及
解码所述多个寄存器的输出以确定最接近的时钟边沿。
18.根据权利要求17所述的方法，其中将所述多个时间延迟参考时钟信号中的每一者计时到对应的所述多个寄存器中包括：
将所述多个时间延迟参考时钟信号中的每一者计时到对应的第一多个寄存器中；以及
将所述多个时间延迟参考时钟信号中的每一者的反相版本计时到对应的第二多个寄存器中。
19.根据权利要求15所述的方法，其中确定所述多个时间延迟参考时钟信号中的哪个时间延迟参考时钟信号具有最接近所述时钟信号的时钟边沿的所述参考时钟边沿包括：
将所述时钟信号计时到分别由所述多个时间延迟参考时钟信号计时的多个寄存器中，其中所述多个寄存器中的每一者对应于所述多个时间延迟参考时钟信号中的相应参考时钟信号。
20.根据权利要求19所述的方法，其中所述多个寄存器包括：
将所述时钟信号计时到分别由所述多个时间延迟参考时钟信号计时的第一多个寄存器中；以及
将所述时钟信号的反相版本计时到分别由所述多个时间延迟参考时钟信号计时的第二多个寄存器中。
CN202310346167.2A 2022-04-04 2023-04-03 校准时钟信号的方法和系统 Pending CN116896358A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102022000006626 2022-04-04
IT102022000006626A IT202200006626A1 (it) 2022-04-04 2022-04-04 Procedimento e sistema di calibrazione di un segnale di clock
US18/187,379 2023-03-21
US18/187,379 US20230318590A1 (en) 2022-04-04 2023-03-21 Method and system of calibrating a clock signal

Publications (1)

Publication Number Publication Date
CN116896358A true CN116896358A (zh) 2023-10-17

Family

ID=82020115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310346167.2A Pending CN116896358A (zh) 2022-04-04 2023-04-03 校准时钟信号的方法和系统

Country Status (4)

Country Link
US (1) US20230318590A1 (zh)
EP (1) EP4258550A1 (zh)
CN (1) CN116896358A (zh)
IT (1) IT202200006626A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008414A (ja) * 2001-06-21 2003-01-10 Seiko Epson Corp クロックエッジ検出回路
US8698567B2 (en) * 2012-04-02 2014-04-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Phase-locked loop calibration system and method
US8816743B1 (en) * 2013-01-24 2014-08-26 Altera Corporation Clock structure with calibration circuitry

Also Published As

Publication number Publication date
IT202200006626A1 (it) 2023-10-04
US20230318590A1 (en) 2023-10-05
EP4258550A1 (en) 2023-10-11

Similar Documents

Publication Publication Date Title
US8736338B2 (en) High precision single edge capture and delay measurement circuit
US7816960B2 (en) Circuit device and method of measuring clock jitter
US7795939B2 (en) Method and system for setup/hold characterization in sequential cells
US6560716B1 (en) System for measuring delay of digital signal using clock generator and delay unit wherein a set of digital elements of clock generator identical to a set of digital elements of delay unit
US20180219538A1 (en) On-chip waveform measurement
CN110573970A (zh) 宽测量范围高灵敏度时间数字转换器
US20100277158A1 (en) Delay time measurement circuit and method
US9432009B2 (en) Circuit delay monitoring apparatus and method
US10024906B2 (en) Timing skew characterization apparatus and method
US8258775B2 (en) Method and apparatus for determining phase error between clock signals
US20080068099A1 (en) Methods and apparatus for inline measurement of switching delay history effects in PD-SOI technology
US11736110B2 (en) Time-to-digital converter (TDC) to operate with input clock signals with jitter
US8305248B2 (en) Sub-exponent time-to-digital converter using phase-difference enhancement device
US7684533B2 (en) Phase lock loop jitter measurement
JP2005156495A (ja) 時間間隔測定器および補正量決定方法
US7495429B2 (en) Apparatus and method for test, characterization, and calibration of microprocessor-based and digital signal processor-based integrated circuit digital delay lines
CN116896358A (zh) 校准时钟信号的方法和系统
US7009431B2 (en) Interpolator linearity testing system
US7680618B2 (en) Random edge calibration of oversampling digital acquisition system
US6944099B1 (en) Precise time period measurement
US20060269030A1 (en) Phase lock loop jitter measurement
Jachna et al. Parallel data processing in a 3-channel integrated time-interval counter
US9188961B1 (en) Time-to-digital converter
KR20100018934A (ko) 위상 검출기 및 이를 이용하는 타임투디지털컨버터
Petre et al. On-chip tap-delay measurements for a digital delay-line used in high-speed inter-chip data communications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination