CN116893472A - 具有非线性锥的边缘耦合器 - Google Patents

Abstract

本发明涉及具有非线性锥的边缘耦合器，提供用于边缘耦合器的结构以及制造此类结构的方法。该结构包括位于衬底上方的后端工艺堆叠。该后端工艺堆叠包括波导芯，该波导芯具有纵轴及锥形段，该锥形段的宽度基于非线性函数随着沿该纵轴的位置而变化。

Description

具有非线性锥的边缘耦合器

技术领域

本披露涉及光子芯片，尤其涉及用于边缘耦合器的结构以及制造此类结构的方法。

背景技术

光子芯片用于许多应用及系统中，包括但不限于数据通信系统及数据计算系统。光子芯片将光学组件(例如波导、光检测器、调制器，以及光功率分配器)与电子组件(例如场效应晶体管)集成于统一的平台中。除其它因素以外，布局面积、成本以及操作开销可通过在同一芯片上集成两种类型的组件来减小。

边缘耦合器(也称为光斑尺寸转换器(spot-size converter))通常用于将来自光源例如激光器或光纤的给定模式的光耦合至该光子芯片上的其它光学组件。该边缘耦合器可包括波导芯的一段，其定义具有顶端的倒锥(inverse taper)。在该边缘耦合器构造中，该倒锥的窄端提供位于邻近该光源设置的该顶端的端面，且该倒锥的宽端与该波导芯的另一段连接，以将光路由至该光子芯片的光学组件。

当光从该光源被传输至该边缘耦合器时，该倒锥的逐渐变化的剖面面积支持模式转换(mode transformation)以及与模式转换相关的模式尺寸变化。该倒锥的该顶端不能完全限制自该光源接收的入射模式，因为模式尺寸远大于该顶端的剖面面积。因此，入射模式的电磁场的很大一部分分布于该倒锥的该顶端周围。随着宽度增加，该倒锥可支持全部入射模式并限制电磁场。

在操作期间，传统边缘耦合器可能易受至衬底的光的显著泄漏损失的影响。该泄漏损失可包括来自大模式尺寸与边缘耦合器的顶端的小剖面面积之间的不匹配的显著贡献。当将来自单模光纤的横磁极化模式的光耦合至氮化硅波导芯时，该泄漏损失可能尤其高。

需要改进的用于边缘耦合器的结构以及制造此类结构的方法。

发明内容

在本发明的一个实施例中，提供一种用于边缘耦合器的结构。该结构包括衬底以及位于该衬底上方的后端工艺堆叠。该后端工艺堆叠包括波导芯，该波导芯具有纵轴及锥形段，该锥形段的宽度基于非线性函数随着沿该纵轴的位置而变化。

在本发明的一个实施例中，提供一种形成用于边缘耦合器的结构的方法。该方法包括形成位于衬底上方的后端工艺堆叠。该后端工艺堆叠包括波导芯，该波导芯具有纵轴及锥形段，该锥形段的宽度基于非线性函数随着沿该纵轴的位置而变化。

附图说明

包含于并构成本说明书的一部分的附图示例说明本发明的各种实施例，并与上面所作的有关本发明的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本发明的该些实施例。在该些附图中，类似的附图标记表示不同视图中类似的特征。

图1显示依据本发明的实施例处于处理方法的初始制造阶段的结构的顶视图。

图2显示大体沿图1中的线2-2所作的剖视图。

图2A显示大体沿图1中的线2A-2A所作的剖视图。

图3显示处于图1之后的该处理方法的制造阶段的该结构的顶视图。

图4显示大体沿图3中的线4-4所作的剖视图。

图4A显示大体沿图3中的线4A-4A所作的剖视图。

图5显示处于图3之后的该处理方法的制造阶段的该结构的顶视图。

图6显示大体沿图5中的线6-6所作的剖视图。

图6A显示大体沿图5中的线6A-6A所作的剖视图。

图7显示依据本发明的替代实施例的结构的剖视图。

图8-10显示依据本发明的替代实施例处于连续制造阶段的结构的顶视图。

具体实施方式

请参照图1、2、2A并依据本发明的实施例，用于边缘耦合器的结构10包括设置于介电层14及衬底16上方的波导芯12。在一个实施例中，介电层14可由介电材料例如二氧化硅组成，且衬底16可由半导体材料例如单晶硅组成。在一个实施例中，介电层14可为绝缘体上硅衬底的埋置氧化物层，且介电层14可将波导芯12与衬底16隔开。在一个替代实施例中，在介电层14与波导芯12之间可设置由介电材料例如二氧化硅组成的额外介电层。

波导芯12可沿纵轴13排列。波导芯12可包括倒锥18、与倒锥18连接的段20、以及通过倒锥18而与段20连接的段19。倒锥是指由沿模式传播方向宽度逐渐增加所表征的波导芯的锥形段。波导芯12的段19由端部表面22终止。在一个替代实施例中，可省略段19，以使倒锥18包括定义终止波导芯12的端部表面22的圆化顶端。波导芯12的段20可与该光子芯片上的其它光学组件连接。

波导芯12具有会聚于端部表面22的相对侧边缘23。波导芯12具有宽度W1，该宽度可被测量为在相对侧边缘23之间的垂直距离。段19的宽度W1可沿长度方向为恒定，以使段19为非锥形的或平直的。段20的宽度W1也可沿长度方向为恒定，以使段20为非锥形的或平直的。

倒锥18定义波导芯12的锥形段。倒锥18的宽度W1可基于非线性函数(例如二次、三次、抛物线、正弦、余弦、贝塞尔、或指数函数)随着沿纵轴13与端部表面22的距离增加而增加。倒锥18具有覆盖于段20上的圆化顶端。倒锥18由曲率表征，该曲率在邻近与段19交界的圆化顶端最明显，并随着与该圆化顶端的距离增加而逐渐接近段20的恒定宽度W1。

波导芯12可由介电材料例如氮化硅组成，其折射率大于二氧化硅的折射率。在一个替代实施例中，波导芯12可由氮氧化硅组成。在一个实施例中，波导芯12可通过在介电层14上通过化学气相沉积沉积其构成材料层并通过光刻及蚀刻工艺图案化该沉积层来形成。在一个替代实施例中，波导芯12可由硅组成，其也具有大于二氧化硅的折射率的折射率，并可自绝缘体上硅衬底的装置层图案化。在替代实施例中，可使用其它材料(例如聚合物或III-V族化合物半导体)形成波导芯12。在一个替代实施例中，可将板层(slab layer)与波导芯12的下部连接。可在图案化波导芯12时形成该板层，且该板层(设置于介电层14上)的厚度小于波导芯12的厚度。

请参照图3、4、4A，其中，类似的附图标记表示图1、2、2A中类似的特征，且在下一制造阶段，在波导芯12上方形成介电层24、25、26。波导芯12嵌埋于介电层24中，因为介电层24厚于波导芯12的高度。介电层24的厚度及波导芯12的高度可为可调节的变量。介电层24、25、26可由介电材料组成，例如二氧化硅、正硅酸乙酯二氧化硅、或氟化正硅酸乙酯二氧化硅。构成介电层24的介电材料以及介电层25、26的介电材料与构成波导芯12的介电材料相比可具有较低的折射率。可将介电层25、26包括于后端工艺堆叠(back-end-of-linestack)58中。

该边缘耦合器可包括额外波导芯28、30，它们形成于后端工艺堆叠58的一个层级中并在介电层26上具有横向间隔的并列布置。各波导芯28、30可沿纵轴31沿长度方向排列。各波导芯28、30在一端由圆化顶端38截断，并在相对端由圆化顶端40截断。各波导芯28、30可包括在圆化顶端38、40之间沿纵轴31布置的倒锥32、段34、以及锥36。段34纵向设置于倒锥32与锥36之间。在一个实施例中，段34可与倒锥32邻接，且段34还可与锥36邻接。在一个实施例中，波导芯28的纵轴31及波导芯30的纵轴31可以平行排列的方式取向。

波导芯12可在各波导芯28、30的部分与衬底16之间沿垂直方向设置。在一个实施例中，波导芯28的锥36可在波导芯12的一条侧边缘23与波导芯12部分重叠，且波导芯30的锥36可在波导芯12的另一条侧边缘23与波导芯12部分重叠。在一个替代实施例中，波导芯28、30与波导芯12可具有不重叠布置。波导芯28与波导芯30分别具有相对的侧边缘33，在相对的侧边缘33之间的宽度W2，以及在相对的圆化顶端38、40之间的长度。各段34的宽度W2可沿长度方向为恒定，并且是波导芯28、30的非锥形段。

倒锥32定义各波导芯28、30的锥形段。在一个实施例中，各倒锥32的宽度W2可基于非线性函数随着沿纵轴31与圆化顶端38的距离增加而增加。在一个实施例中，该非线性函数可为二次函数。在一个替代实施例中，该非线性函数可为三次函数。在替代实施例中，该非线性函数可为抛物线、正弦、余弦、贝塞尔、或指数函数。各倒锥32由曲率表征，该曲率在邻近圆化顶端38处最明显，并随着与圆化顶端38的距离增加而逐渐接近段34的恒定宽度W2。

锥36也定义各波导芯28、30的锥形段。在一个实施例中，各锥36的宽度W2可基于非线性函数随着沿纵轴31与圆化顶端40的距离降低而降低。在一个实施例中，该非线性函数可为二次函数。在一个替代实施例中，该非线性函数可为三次函数。在替代实施例中，该非线性函数可为抛物线、正弦、余弦、贝塞尔、或指数函数。各锥36由曲率表征，该曲率在邻近圆化顶端40最明显，并随着与圆化顶端40的距离增加而逐渐接近段34的恒定宽度W2。

波导芯28、30可由介电材料例如氮化硅组成，其折射率大于二氧化硅的折射率。在一个替代实施例中，波导芯28、30可由氮化铝或氮氧化硅组成。在一个实施例中，波导芯28、30可通过在介电层26上通过化学气相沉积沉积其构成材料层并通过光刻及蚀刻工艺图案化该沉积层来形成。在一个替代实施例中，可将板层与各波导芯28、30的下部连接。可在图案化波导芯28、30时形成该板层，且该板层(设置于介电层26上)的厚度小于波导芯28、30的厚度。在一个替代实施例中，该板层可连接波导芯28、30。

请参照图5、6、6A，其中，类似的附图标记表示图3、4、4A中类似的特征，且在下一制造阶段，在波导芯28、30上方形成后端工艺堆叠58的介电层44、46。波导芯28、30嵌埋于介电层44中，因为介电层44厚于波导芯28、30的高度。介电层44的厚度及波导芯28、30的高度可为可调节的变量。介电层44、46可由介电材料组成，例如二氧化硅、正硅酸乙酯二氧化硅、或氟化正硅酸乙酯二氧化硅。构成介电层44的介电材料以及构成介电层46的介电材料与构成波导芯28、30的材料相比可具有较低的折射率。

该边缘耦合器可包括额外的波导芯48、50、52，它们形成于后端工艺堆叠58的一个层级中，并在介电层46上具有横向间隔的并列布置。包括波导芯48、50、52的后端工艺堆叠58的该层级是后端工艺堆叠58中与包括波导芯28、30的层级不同的层级。波导芯28、30可在波导芯48、50、52与衬底16之间沿垂直方向设置。

各波导芯48、50、52可沿纵轴51沿长度方向排列。波导芯48、50、52(经截断)在端部表面54与相对于端部表面54的端部表面56之间纵向延伸。在一个实施例中，波导芯48、50、52的纵轴51可具有平行排列。各波导芯48、50、52可包括在相对的端部表面54、56之间纵向设置的锥62及段64。在一个实施例中，段64可与锥62邻接。锥62定义各波导芯48、50、52的锥形段。

波导芯50横向设置于波导芯48与波导芯52之间。各波导芯48、50、52具有相对的侧边缘53、宽度W3(可被测量为在相对侧边缘53之间的垂直距离)，以及在端部表面54、56之间的长度。各段64的宽度W3可沿长度方向为恒定，以定义非锥形段。波导芯48的锥62及波导芯52的锥62的宽度W3基于线性函数随着沿纵轴51与端部表面54的距离增加而减小。相比之下，波导芯50的锥62的宽度W3可基于非线性函数随着沿纵轴51与端部表面54的距离增加而减小。在一个实施例中，该非线性函数可为二次函数。在一个替代实施例中，该非线性函数可为三次函数。在替代实施例中，该非线性函数可为抛物线、正弦、余弦、贝塞尔、或指数函数。波导芯50由曲率表征，该曲率在邻近锥62与段64之间的界面处最明显，并随着与端部表面54的距离增加而逐渐接近段64的恒定宽度W3。

波导芯48、50、52可由介电材料例如氮化硅组成，其折射率大于二氧化硅的折射率。在一个替代实施例中，波导芯48、50、52可由氮化铝或氮氧化硅组成。在一个实施例中，波导芯48、50、52可通过在介电层46上通过化学气相沉积沉积其构成材料层并通过光刻及蚀刻工艺图案化该沉积层来形成。在一个替代实施例中，可将板层与各波导芯48、50、52的下部连接。可在图案化波导芯48、50、52时形成该板层，且该板层(设置于介电层46上)的厚度小于波导芯48、50、52的厚度。在一个替代实施例中，该板层可连接波导芯48、50、52。

可在波导芯48、50、52上方形成后端工艺堆叠58的额外介电层66(以虚线示意显示)，包括提供防潮层(moisture barrier)的介电层。

可将光(例如，激光)沿模式传播方向71从光源70向该边缘耦合器引导。该光可具有给定的波长、强度、模式形状、以及模式尺寸，且该边缘耦合器可为该光提供光斑尺寸转换。在一个实施例中，光源70可为邻近该边缘耦合器设置的单模光纤。在一个替代实施例中，光源70可为邻近该边缘耦合器放置的半导体激光器，并可将该半导体激光器附着在衬底16中所形成的腔体内部。

结构10(在本文中所述的该结构的任意实施例中)可集成于包括电子组件及额外光学组件的光子芯片中。例如，该电子组件可包括通过CMOS处理制造的场效应晶体管。

即使是在该边缘耦合器下方的衬底16中没有底切(undercut)的情况下，以后端工艺堆叠58中的非线性锥形段(例如，非线性锥及非线性倒锥)为特征的该边缘耦合器可用以减少从该边缘耦合器至衬底16的泄漏损失。该泄漏损失减少可允许消除作为泄漏损失措施的衬底底切，并可导致波导芯26、28及波导芯48、50、52下方无底切、实心的衬底16。消除该底切简化了用于形成该边缘耦合器的流程，以及因移除介电层14下方的衬底16的部分并因此消除机械支撑的部分而导致的潜在机械问题。与在后端工艺堆叠中不具有非线性锥及/或非线性倒锥的传统边缘耦合器相比，具有横电极化模式或横磁极化模式的光的泄漏损耗减少(leakage loss reduction)可能是显著的。由于向波导芯26、28及波导芯48、50、52添加该非线性锥形段，可以用减小的足印(footprint)形成该边缘耦合器。由于向波导芯26、28及波导芯48、50、52添加该非线性锥形段，该边缘耦合器还可由减少的插入损失(insertion loss)表征。

请参照图7并依据本发明的替代实施例，可在衬底16中形成底切60。波导芯28、30及波导芯48、50、52可与衬底16中的底切60重叠。为形成底切60，可图案化导孔(pilotopening)，该些导孔穿过介电层14，接着，利用由横向及垂直蚀刻分量表征的等向性蚀刻工艺，通过该些导孔所提供的通道蚀刻衬底16。在一个实施例中，底切60可被密封。底切60可提供从该边缘耦合器至衬底16的光的泄漏损失的额外减少。

请参照图8并依据本发明的替代实施例，可加长波导芯12的倒锥18，以使倒锥19更靠近端部表面22，并可同时缩短段19。

请参照图9，其中，类似的附图标记表示图8中类似的特征，且在下一制造阶段，包括波导芯28、30的后端工艺堆叠58的层级可通过消除波导芯30、将波导芯28移至结构10中的中心位置、以及添加波导芯72、74来改变。波导芯28的移位导致波导芯28的锥36与波导芯12的倒锥18的部分之间的重叠关系。波导芯28与波导芯72、74以并列关系布置，波导芯28横向设置于波导芯72与波导芯74之间。各波导芯72、74包括倒锥76及锥78，它们以背靠背布置方式纵向设置，且其宽度分别基于线性函数变化。

请参照图10，其中，类似的附图标记表示图9中类似的特征，且在下一制造阶段，包括波导芯48、50、52的后端工艺堆叠58的层级可通过消除波导芯48及波导芯52来改变。可添加与波导芯50相同或基本相同的波导芯49。在此方面，所添加的波导芯49包括锥62，其宽度基于非线性函数随着与端部表面54的距离增加而减小。波导芯49、50在介电层46上以横向间隔的并列布置方式设置。

上述方法用于集成电路芯片的制造。制造者可以原始芯片形式(例如，作为具有多个未封装芯片的单个芯片)、作为裸管芯，或者以封装形式分配所得的集成电路芯片。可将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为中间产品或最终产品的部分。该最终产品可为包括集成电路芯片的任意产品，例如具有中央处理器的计算机产品或智能手机。

本文中引用的由近似语言例如“大约”、“大致”及“基本上”所修饰的术语不限于所指定的精确值。该近似语言可对应于用以测量该值的仪器的精度，且除非另外依赖于该仪器的精度，否则可表示所述值的+/-10％。

本文中引用术语例如“垂直”、“水平”等作为示例来建立参考框架，并非限制。本文中所使用的术语“水平”被定义为与半导体衬底的传统平面平行的平面，而不论其实际的三维空间取向。术语“垂直”及“正交”是指垂直于如刚刚所定义的层级的方向。术语“横向”是指在该水平平面内的方向。

与另一个特征“连接”或“耦接”的特征可与该另一个特征直接连接或耦接，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可与另一个特征“直接连接”或“直接耦接”。如存在至少一个中间特征，则特征可与另一个特征“非直接连接”或“非直接耦接”。在另一个特征“上”或与其“接触”的特征可直接在该另一个特征上或与其直接接触，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可直接在另一个特征“上”或与其“直接接触”。如存在至少一个中间特征，则特征可“不直接”在另一个特征“上”或与其“不直接接触”。若一个特征延伸于另一个特征上方并覆盖其部分，则不同的特征“重叠”。

对本发明的各种实施例所作的说明是出于示例说明的目的，而非意图详尽无遗或限于所披露的实施例。许多修改及变更对于本领域的普通技术人员将显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所披露的实施例。

Claims (20)

1.一种用于边缘耦合器的结构，其特征在于，该结构包括：

衬底；以及

后端工艺堆叠，位于该衬底上方，该后端工艺堆叠包括第一波导芯，该第一波导芯具有第一纵轴以及第一锥形段，该第一锥形段具有第一宽度，该第一宽度基于第一非线性函数随着沿该第一纵轴的位置而变化。

2.如权利要求1所述的结构，其特征在于，该第一非线性函数为二次函数。

3.如权利要求1所述的结构，其特征在于，该第一非线性函数为三次函数。

4.如权利要求1所述的结构，其特征在于，该第一波导芯包括第二锥形段，该第二锥形段具有第二宽度，该第二宽度基于第二非线性函数随着沿该第一纵轴的位置而变化。

5.如权利要求4所述的结构，其特征在于，该第一锥形段包括第一圆化顶端，且该第二锥形段包括沿该第一纵轴而与该第一圆化顶端隔开的第二圆化顶端，该第一宽度随着与该第一圆化顶端的距离增加而增加，且该第二宽度随着与该第二圆化顶端的距离减小而减小。

6.如权利要求1所述的结构，其特征在于，该后端工艺堆叠包括第二波导芯，且该第二波导芯具有第二纵轴以及第二锥，该第二锥具有第二宽度，该第二宽度基于第二非线性函数随着沿该第二纵轴的位置而变化。

7.如权利要求6所述的结构，其特征在于，该第一波导芯设置于该后端工艺堆叠的第一层级中，该第二波导芯设置于该后端工艺堆叠的第二层级中，且该第一层级不同于该第二层级。

8.如权利要求6所述的结构，其特征在于，该第一波导芯及该第二波导芯设置于该后端工艺堆叠的一层级中。

9.如权利要求8所述的结构，其特征在于，该第一波导芯与该第二波导芯在该后端工艺堆叠的该层级内具有并列关系。

10.如权利要求9所述的结构，其特征在于，该第一波导芯的该第一纵轴平行于该第二波导芯的该第二纵轴排列。

11.如权利要求1所述的结构，其特征在于，该衬底包括底切，且该第一波导芯与该衬底中的该底切重叠。

12.如权利要求1所述的结构，其特征在于，该衬底在该第一波导芯下方为实心。

13.如权利要求1所述的结构，其特征在于，该第一波导芯包括氮化硅。

14.如权利要求1所述的结构，其特征在于，该第一波导芯包括非锥形段，且该第一波导芯的该第一锥形段具有覆盖于该非锥形段上的圆化顶端。

15.如权利要求1所述的结构，其特征在于，该后端工艺堆叠包括第二波导芯，该第二波导芯具有第二纵轴以及第二锥，该第二锥具有第二宽度，该第二宽度基于线性函数随着沿该第二纵轴的位置而变化，且该第一波导芯与该第二波导芯具有并列关系。

16.一种形成用于边缘耦合器的结构的方法，其特征在于，该方法包括：

在位于衬底上方的后端工艺堆叠中形成第一波导芯，其中，该第一波导芯具有第一纵轴以及第一锥形段，该第一锥形段具有第一宽度，该第一宽度基于第一非线性函数随着沿该第一纵轴的位置而变化。

17.如权利要求16所述的方法，其特征在于，该第一波导芯包括第二锥形段，该第二锥形段具有第二宽度，该第二宽度基于第二非线性函数随着沿该第一纵轴的位置而变化，该第一锥形段包括第一圆化顶端，且该第二锥形段包括沿该第一纵轴而与该第一圆化顶端隔开的第二圆化顶端，该第一宽度随着与该第一圆化顶端的距离增加而增加，且该第二宽度随着与该第二圆化顶端的距离减小而减小。

18.如权利要求16所述的方法，其特征在于，还包括：

在该后端工艺堆叠中形成第二波导芯，其中，该第二波导芯具有第二纵轴以及第二锥，该第二锥具有第二宽度，该第二宽度基于第二非线性函数随着沿该第二纵轴的位置而变化。

19.如权利要求18所述的方法，其特征在于，该第一波导芯设置于该后端工艺堆叠的第一层级中，该第二波导芯设置于该后端工艺堆叠的第二层级中，且该第一层级不同于该第二层级。

20.如权利要求18所述的方法，其特征在于，该第一波导芯及该第二波导芯以并列关系设置于该后端工艺堆叠的一层级中。