CN116887063A - 基于非线性强物理不可克隆函数电路的可信图像传感芯片 - Google Patents

基于非线性强物理不可克隆函数电路的可信图像传感芯片 Download PDF

Info

Publication number
CN116887063A
CN116887063A CN202311152447.6A CN202311152447A CN116887063A CN 116887063 A CN116887063 A CN 116887063A CN 202311152447 A CN202311152447 A CN 202311152447A CN 116887063 A CN116887063 A CN 116887063A
Authority
CN
China
Prior art keywords
tube
row
switch
output
photosensitive pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311152447.6A
Other languages
English (en)
Other versions
CN116887063B (zh
Inventor
赵晓锦
黄晓亮
林浩涛
左海彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202311152447.6A priority Critical patent/CN116887063B/zh
Publication of CN116887063A publication Critical patent/CN116887063A/zh
Application granted granted Critical
Publication of CN116887063B publication Critical patent/CN116887063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了一种基于非线性强物理不可克隆函数电路的可信图像传感芯片，包括感光像素阵列、行扫描器；感光像素阵列由多个感光像素单元组成；每一行感光像素单元的控制信号输入端均与行扫描器的控制端进行连接；每一列感光像素单元的输出端均与对应的一条列总线相连接；各列总线的输出端均同时与成像输出端及一个模式选择开关的第一连接端相连接；各模式选择开关的第二连接端分别与对应的一个列选通开关的第一连接端相连接。上述的信图像传感芯片，通过复用感光像素阵列，并采用列级联的方式以非线性地将每一级的熵源传递到下一级，提高了激励响应的数量以能够有效提升抵抗机器学习的建模攻击，同时还能避免增加额外电路结构的面积、功耗需求。

Description

基于非线性强物理不可克隆函数电路的可信图像传感芯片
技术领域
本发明涉及集成电路硬件安全的技术领域，尤其涉及一种基于非线性强物理不可克隆函数电路的可信图像传感芯片。
背景技术
近年来，随着互补型金属氧化物半导体（Complementary Metal-Oxide-Semiconductor，CMOS）成像技术的不断发展，其在身份认证、图像识别和人机交互等各个领域的应用越来越广泛。然而，随着这些系统的日益使用，与之相关的潜在安全问题不容忽视。与CMOS成像系统相关的安全问题之一是可能未经授权访问其捕获的信息。例如，如果图像没有正确加密，它们可能会被恶意行为者拦截并用于恶意目的。
在移动物联网的背景下，成像传感器芯片在获取外部信息和执行必要的命令分析方面发挥着关键作用。具体而言，例如在自动驾驶领域，成像传感器芯片用于捕获和处理实时图像数据，然后对其进行分析，以识别潜在障碍物，例如其他车辆、行人或路障。因此，成像传感器芯片的可靠性和准确性至关重要，因为任何错误或故障都可能导致灾难性后果。
传统技术方法中为了开发可信的图像传感器，以增加安全性并防止攻击，可利用芯片制造过程中的工艺误差。即使使用相同的工艺和设计图，所得到的芯片也可能存在失配，这可以用作物理不可克隆函数（PUF，Physical Unclonable Function）的熵源。基于这些工艺误差的PUF可用于为每个图像传感器创建唯一的数字指纹，然后用于认证图像传感器并确保其未被篡改。利用这些独特的指纹可以防止设备克隆和伪造等攻击。一种已经探索的方法是使用图像传感器的像素结构来生成PUF，因为像素结构会给PUF带来随机性和不可预测性，使攻击者更难复制。然而，这种方法也带来了挑战，例如确保PUF在一段时间内以及在不同的操作条件下保持稳定。
现有技术方法中公开了一种技术方法，将相邻像素阵列的总线输出电压进行两两比较，从而得出响应；通过两两比较可以得到唯一输出响应，实现唯一ID的绑定。此外，为了得到稳定的输出响应，该技术方法还加入了筛选机制，即只有两个输出电压之间的差值大于某个阈值时，输出的响应才被认为是有效的。然而，在该方案中，两个像素之间产生一个响应，即便是1M（一百万个）的像素点，所产生的激励响应对也是极其有限的，不适用于需要频繁进行身份认证的移动物联网领域。另一方面，采用在成像系统中额外增加单独的强PUF模块在应用过程中往往需要较大规模的额外开销，导致硬件设备整体功耗大幅增加。因此，现有技术方法中的可信图像传感器存在激励响应数量不足、抗机器学习攻击性差以及功耗较高的问题。
发明内容
本发明实施例提供了一种基于非线性强物理不可克隆函数电路的可信图像传感芯片，旨在解决现有技术中的可信图像传感器所存在的激励响应数量不足、抗机器学习攻击性差以及功耗较高的问题。
本发明实施例公开了一种基于非线性强物理不可克隆函数电路的可信图像传感芯片，包括感光像素阵列、行扫描器；所述感光像素阵列由多个感光像素单元组成；
每一行感光像素单元的控制信号输入端均与所述行扫描器的控制端进行连接；
每一列感光像素单元的输出端均与对应的一条列总线相连接；
各所述列总线的输出端均同时与成像输出端及一个模式选择开关的第一连接端相连接；
各所述模式选择开关的第二连接端分别与对应的一个列选通开关的第一连接端相连接；各所述列选通开关的第二连接端分别与对应的一个输出单元的控制连接端进行连接；
所述输出单元包括驱动管阵列、头部开关管、中部开关管及尾部开关管；
所述中部开关管的第一连接端与所述驱动管阵列的输出端及所述尾部开关管的第一连接端相连接，且连接点作为所述输出单元的控制连接端；
所述中部开关管的第二连接端与所述头部开关管的第一连接端及所述驱动管阵列的输入端相连接；所述头部开关管的第二连接端作为所述输出单元的电压输入端连接电压结点；所述尾部开关管的第二连接端作为所述输出单元的输出连接端与后一所述输出单元的电压输入端进行连接；位于末位的所述输出单元的输出连接端用于输出随机数序列；
所述模式选择开关的控制输入端、所述列选通开关的控制输入端、所述头部开关管的控制输入端、所述中部开关管的控制输入端及所述尾部开关管的控制输入端均与控制器进行连接以获取控制信号。
所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其中，所述感光像素单元包括行选通管、源极跟随管、感光二极管及复位晶体管；
所述复位晶体管的漏极与所述源极跟随管的漏极相连接，且连接点与稳压电源相连接；所述复位晶体管的栅极为复位电压输出端；
所述复位晶体管的源极与所述源极跟随管的栅极及所述感光二极管的负极进行连接，所述感光二极管的正极接地；
所述源极跟随管的源极与所述行选通管的漏极进行连接，所述行选通管的栅极为选通信号输入端；所述行选通管的源极作为所述感光像素单元的输出端；所述复位电压输出端及所述选通信号输入端作为所述感光像素单元的控制信号输入端中的复位电压输出端。
所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其中，所述行选通管、所述源极跟随管及所述复位晶体管均为N-MOS管。
所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其中，所述驱动管阵列包括多个驱动选通开关及多个驱动MOS管；
所述驱动选通开关的一端均相连接并作为所述驱动管阵列的输入端；
各所述驱动选通开关的另一端均与对应的一个驱动MOS管的漏极进行连接，各所述驱动MOS管的源极均接地；各所述驱动MOS管的栅极均相连接并作为所述驱动管阵列的输入端；
各所述驱动选通开关的控制端分别与所述行扫描器的选通控制端进行连接。
所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其中，所述输出单元还包括第一反相器；
所述头部开关管的控制输入端与所述第一反相器的第一连接端相连接，所述第一反相器的第二连接端与所述中部开关管的控制输入端相连接。
所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其中，所述驱动MOS管为N-MOS管。
所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其中，前一所述输出单元的输出连接端与后一所述输出单元的电压输入端的连接点还与电容的一端相连接；所述电容的另一端接地。
所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其中，所述成像输出端与成像控制开关的第一连接端相连接，所述成像控制开关的第二连接端输出成像信号；
所述模式选择开关的控制输入端与所述成像控制开关的控制输入端进行连接。
所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其中，所述模式选择开关的控制输入端与第二反相器的第一连接端相连接，所述第二反相器的第二连接端与所述成像控制开关的控制输入端相连接。
所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其中，所述成像控制开关的第二连接端与电流镜的第一连接端相连接，所述电流镜的第二连接端接地。
本申请实施例公开了一种基于非线性强物理不可克隆函数电路的可信图像传感芯片，包括感光像素阵列、行扫描器；感光像素阵列由多个感光像素单元组成；每一行感光像素单元的控制信号输入端均与行扫描器的控制端进行连接；每一列感光像素单元的输出端均与对应的一条列总线相连接；各列总线的输出端均同时与成像输出端及一个模式选择开关的第一连接端相连接；各模式选择开关的第二连接端分别与对应的一个列选通开关的第一连接端相连接；各列选通开关的第二连接端分别与对应的一个输出单元的控制连接端进行连接；输出单元包括驱动管阵列、头部开关管、中部开关管及尾部开关管。上述的信图像传感芯片，通过复用感光像素阵列，并采用列级联的方式以非线性地将每一级的熵源传递到下一级，提高了激励响应的数量以能够有效提升抵抗机器学习的建模攻击，同时还能避免增加额外电路结构的面积、功耗需求。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的基于非线性强物理不可克隆函数电路的可信图像传感芯片的简化电路图；
图2为本发明实施例提供的感光像素单元的电路结构图；
图3为本发明实施例提供的基于非线性强物理不可克隆函数电路的应用效果示意图；
图4为本发明实施例提供的基于非线性强物理不可克隆函数电路的可信图像传感芯片的整体电路图；
图5基于非线性强物理不可克隆函数电路的可信图像传感芯片的应用效果图；
图6为本发明实施例提供的基于非线性强物理不可克隆函数电路的可信图像传感芯片的另一应用效果图；
图7为本发明实施例提供的基于非线性强物理不可克隆函数电路的可信图像传感芯片的又一应用效果图；
图8为本发明实施例提供的基于非线性强物理不可克隆函数电路的可信图像传感芯片的再一应用效果图；
图9为本发明实施例提供的基于非线性强物理不可克隆函数电路的可信图像传感芯片的后一应用效果图；
图10为本发明实施例提供的基于非线性强物理不可克隆函数电路的可信图像传感芯片的其后又一应用效果图；
图11为本发明实施例提供的基于非线性强物理不可克隆函数电路的可信图像传感芯片的其后再一应用效果图。
附图标记：P、感光像素阵列；RS、行扫描器；PIXEL、感光像素单元；KM、模式选择开关；KL、列选通开关；kX、驱动管阵列；K1、头部开关管；K2、中部开关管；K3、尾部开关管；RSEL、行选通管；MSF、源极跟随管；PD、感光二极管；MRST、复位晶体管；CS、电流镜；D1、第一反相器；D2、第二反相器；S、输出单元；C、电容；KQ、驱动选通开关；MAMP、驱动MOS管；KC、成像控制开关。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/ 或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
本发明实施例公开了一种基于非线性强物理不可克隆函数电路的可信图像传感芯片，如图1所示，该传感芯片包括感光像素阵列P、行扫描器RS；所述感光像素阵列P由多个感光像素单元PIXEL组成；每一行感光像素单元PIXEL的控制信号输入端均与所述行扫描器RS的控制端进行连接；每一列感光像素单元PIXEL的输出端均与对应的一条列总线相连接；各所述列总线的输出端均同时与成像输出端及一个模式选择开关KM的第一连接端相连接；各所述模式选择开关KM的第二连接端分别与对应的一个列选通开关KL的第一连接端相连接；各所述列选通开关KL的第二连接端分别与对应的一个输出单元S的控制连接端进行连接；所述输出单元S包括驱动管阵列kX、头部开关管K1、中部开关管K2及尾部开关管K3；所述中部开关管K2的第一连接端与所述驱动管阵列kX的输出端及所述尾部开关管K3的第一连接端相连接，且连接点作为所述输出单元S的控制连接端；所述中部开关管K2的第二连接端与所述头部开关管K1的第一连接端及所述驱动管阵列kX的输入端相连接；所述头部开关管K1的第二连接端作为所述输出单元S的电压输入端连接电压结点；所述尾部开关管K3的第二连接端作为所述输出单元S的输出连接端与后一所述输出单元S的电压输入端进行连接；位于末位的所述输出单元S的输出连接端用于输出随机数序列；所述模式选择开关KM的控制输入端、所述列选通开关KL的控制输入端、所述头部开关管K1的控制输入端、所述中部开关管K2的控制输入端及所述尾部开关管K3的控制输入端均与控制器进行连接以获取控制信号。
上述传感芯片中，每一行感光像素单元PIXEL均可从行扫描器获取对应的复位电压及选通信号。同一列感光像素单元PIXEL的输出端均以一条列总线相连接，并由模式选择信号对模式选择开关KM进行控制，从而控制该列总线接入PUF模式对应的后处理电路或接入程序成像模式对应的后处理电路。
在具体的实施例中，如图2所示，所述感光像素单元PIXEL包括行选通管RSEL、源极跟随管MSF、感光二极管PD及复位晶体管MRST；所述复位晶体管MRST的漏极与所述源极跟随管MSF的漏极相连接，且连接点与稳压电源相连接；所述复位晶体管MRST的栅极为复位电压输出端； 所述复位晶体管MRST的源极与所述源极跟随管MSF的栅极及所述感光二极管PD的负极进行连接，所述感光二极管PD的正极接地；所述源极跟随管MSF的源极与所述行选通管RSEL的漏极进行连接，所述行选通管RSEL的栅极为选通信号输入端；所述行选通管RSEL的源极作为所述感光像素单元PIXEL的输出端；所述复位电压输出端及所述选通信号输入端作为所述感光像素单元PIXEL的控制信号输入端中的复位电压输出端。具体的，所述行选通管RSEL、所述源极跟随管MSF及所述复位晶体管MRST均为N-MOS管。其中，所述驱动管阵列kX包括多个驱动选通开关KQ及多个驱动MOS管MAMP；所述驱动选通开关KQ的一端均相连接并作为所述驱动管阵列kX的输入端；各所述驱动选通开关KQ的另一端均与对应的一个驱动MOS管MAMP的漏极进行连接，各所述驱动MOS管MAMP的源极均接地；各所述驱动MOS管MAMP的栅极均相连接并作为所述驱动管阵列kX的输入端；各所述驱动选通开关KQ的控制端分别与所述行扫描器RS的选通控制端进行连接。更进一步的，所述输出单元S还包括第一反相器D1；所述头部开关管K1的控制输入端与所述第一反相器D1的第一连接端相连接，所述第一反相器D1的第二连接端与所述中部开关管K2的控制输入端相连接。其中，所述驱动MOS管MAMP为N-MOS管。
在PUF模式中，像素列总线信号进入到输出单元S的驱动管阵列kX中，由列选通信号Col[i]控制第i列是否导通，并由一个路径选通信号M[i]控制相邻输出单元S的驱动管阵列kX是否进行首尾相接或者由上一级的信号作为输入。同时对驱动管阵列kX中各驱动MOS管MAMP进行接入控制的选通信号也由行扫描器RS进行输出。
在具体的实施例中，前一所述输出单元S的输出连接端与后一所述输出单元S的电压输入端的连接点还与电容C的一端相连接；所述电容C的另一端接地。具体的，所述成像输出端与成像控制开关KC的第一连接端相连接，所述成像控制开关KC的第二连接端输出成像信号；所述模式选择开关KM的控制输入端与所述成像控制开关KC的控制输入端进行连接。进一步的，所述模式选择开关KM的控制输入端与第二反相器D2的第一连接端相连接，所述第二反相器D2的第二连接端与所述成像控制开关KC的控制输入端相连接。其中，所述成像控制开关KC的第二连接端与电流镜CS的第一连接端相连接，所述电流镜CS的第二连接端接地。
通过设置电容C，从而可以储存每一级的输出电压作为下一级的输入。其中，输出单元的数量与感光像素单元的列数相等，驱动管阵列中所包含的驱动MOS管的数量与感光像素单元的行数相等。
具体的，以上述感光像素单元PIXEL为例，感光二极管PD的伏安特性可采用公式（1）表示为：
（1）；
其中，I0是无光照的反向饱和电流，IL为无偏压状态下（VD=0）光照时的短路电流，与光照时的光功率成正比，q为电子电荷，k为玻尔兹曼常数，T是PN结温度。同时在复位状态下，复位管处于亚阈值状态，根据以下公式（2）所示的亚阈值电流公式：
（2）；
其中，μ为载流子迁移率，COX为栅电容，m为亚阈值斜率系数，VT为热电压，W/L分别为晶体管的宽度/长度，Vgs为栅源电压，Vth为阈值电压，Vds为源漏电压，当Vds大于200mV时，最后的指数项可以被忽略，并且令，得到公式（3）：
（3）；
因此复位管电流可以被表示为以下公式（4）：
（4）；
联立上述公式（1）及公式（4），得到关于VD结点电压的超越方程如公式（5）所示：
（5）；
因此VD结点电压与暗电流I0、光照电流IL、复位管工艺参数KRST、跟随管阈值电压等有关。
在PUF模式中，感光像素单元PIXEL与驱动MOS管MAMP的连接可以简化为图3中的（a）所示，感光像素单元PIXEL作为放大管的负载，形成一个共源放大器，其在不同RST电压下的传输特性曲线图如图3中的（b）所示。
当VIN电压在翻转电压附近时（0.4V-0.6V），此时源极跟随管MSF与驱动MOS管MAMP都工作在饱和区，根据饱和区电流公式，可得以下公式（6）及公式（7）：
（6）；
（7）；
联立上述公式（6）及公式（7）ISF=IAMP，并令VOUT=VIN，得到自偏置输出电压如公式（8）所示：
（8）；
并且可得到增益表达式如公式（9）所示：
（9）；
从公式（8）可以看出自偏置时的输出电压VM与电源电压无关，应该可以具有较好的电压稳定性，并且与驱动MOS管、源跟随管的工艺参数以及感光二极管的偏压相关，因此可以具有较广的工艺误差导致的熵源分布。另一方面，增益不仅与工艺参数相关，还与输入电压值有关，因此该电路具有较大的参数复杂度。
所提出PUF的整体框架如图4所示，整个阵列包含了n列，每一列由行扫描器控制的m个像素与k个驱动管阵列组成。举例而言，本设计采用64行、32列的像素阵列，每一驱动管阵列kX中所包含的驱动MOS管数量也为64，分别都由行扫描器中的6-64译码器控制。本设计每8列作为一个子PUF，并且在任意一个时钟周期内，每个子PUF中只有一列被选通，此外第i列的选通结果Col[i]与第i+8列的选通结果Col[i+8]保持相同。同时，根据激励序列（输出的随机数序列）中前3bit的值经过3-8译码器决定路径选择信号M的配置。具体而言，每相邻8个路径选择信号中只有被选中的一列置1，其余都为0，即每相邻8列中只有1列的驱动MOS管为自反馈接法，其余7列的输入信号都为上一级的输出，同时第i列的路径选择信号M[i]与第i+8列的信号M[i+8]保持相同，最后将整个阵列中最后一级的输出反馈连接到第一级。
认证开始时，将初始激励序列的每6bit作为一个子激励，根据时钟周期依次输入到阵列中，第一个时钟周期时，输入所产生的第一个子激励，被选中自反馈接法的第j列所对应的列选通信号Col[j]置1，此时被选中的pixel模块与驱动MOS管组成一个单位反馈放大器，对应的输出电压被储存在列线的电容上；接着在第二个时钟周期时，输入伪随机数发生器所产生的第二个子激励，同时第j+1列所对应列选通信号Col[j+1]置1，此时被选中的pixel模块与驱动MOS管组成一个共源放大器，其输入电压为上一级储存在电容值上的电压值，同时该放大器对前后两列的共模电压差值进行放大并得到新的输出电压值存储在列线的电容上；以此类推，直到最后第j+7列所对应列选通信号Col[j+7]置1，此时的输出电压经过前面7级的传递已经被叠加到接近电源电压或地的状态，随后进入电压整形电路得到稳定的数字输出响应。在整个过程中，由于阵列最后一级的输出反馈到第一级，因此每8列电路都可以产生1bit响应。如图5所示的不同级数电压分布图，第二级的电压平均值为521.5mV，到第八级电压的平均值为484.9mV，变化差别不大，然而标准差从第二级为37.19mV，变化为第八级的273.5mV，因此随着级数的增加，输出电压会往两边进行振荡，最后得到PUF的输出响应。
在上述电路设计结构中，设m*1的向量、/>与k*1的向量/>、/>分别代表第i列的像素本征特性与选通向量以及放大驱动管阵列的本征特性与选通向量，其中i为以自偏置列为起点的相对列数。定义函数u(.)为像素模块与驱动MOS管模块连接后自偏置的输出电压计算函数，同时定义函数h(.)为像素模块与驱动MOS管模块连接后的传输特性计算函数，并令hi为第i级（i>1）的传输函数，则第一级输出电压可以采用公式（10）表示为：
(10)；
第二级传输函数可以采用公式（11）表示为：
(11)；
从而第二级的输出电压可采用公式（12）表示为：
(12)；
依次类推，第n级输出电压可以采用公式（13）表示为
(13)；
其中 ，(i>1)。
因此，每一级的传输函数hi不仅与当前级的像素阵列、驱动MOS管阵列有关，还与上一级的输出电压有关，这导致电路具有庞大的模型参数，可以有效地抵御机器学习攻击，如以下公式（14）所示，总的模型参数表达式可以表示为：
(14)；
以本设计的阵列为例，每一列感光像素单元包含的感光像素单元的数量与每一驱动管阵列kX中所包含的驱动MOS管都为64个，级联的级数为8级，可以得到该电路模型参数高达7.9*1028。
该设计采用65nm的标准CMOS工艺，整块芯片面积为1.95mm2，每个像素单元面积为68.23μm2，填充系数是96.5%。在移动物联网的安全认证应用上，芯片工作时的功耗以及能耗比，即产生1bit需要的能量，都是重要的参考指标。图6所示为芯片的实际测试数据，在3M/s的吞吐率下，强PUF模式的功耗为5.64μW，能耗比为1.87pJ/bit，因此本设计的功耗与能耗比可以有效兼容移动物联网的应用。
PUF的唯一性代表了由于制造过程中引入的不可控工艺误差导致的每块PUF芯片独特的激励响应关系，通常用片间汉明距离表示，如图7所示，为10块芯片中每两块之间的平均汉明距离，平均值为49.93%，标准差为0.0423，非常接近理想值的50%，因此所提出的PUF结构具有优异的唯一性。
可靠性是指PUF在工作时，由于芯片工作时的噪声、工作电压和环境温度等影响，会使得在同一个激励下，不同的测试条件而得到不同的响应。如图7所示，片内汉明距离平均值为0.88%，标准差为0.0018，意味着该芯片在常温标压下具有良好的可靠性。
此外，不同电压、不同温度范围的误码率也被测试得到，最坏的误码情况发生在低温低压处，为8.9%。
接着不稳定位的性能也被进行测试，如图8所示，展示了三块芯片在1k和3k激励-响应对（CRPs）下的不稳定位性能，平均不稳定位比例分别为7.1%和8.28%。
随机性用于衡量PUF的输出是否是随机的，首先采用了0-1散点图分布来衡量该项指标，如图9所示，10k的CRPs数据被用来分析，其中0-1比例分别为50.84%与49.16%。接着采用自相关系数来衡量所提出PUF的输出序列随机性，如图10所示，在95%的置信区间内自相关系数为0.0033，意味着该序列具有良好的随机性。最后用NIST算法进行测试，如表1所示，各项测试指标都大于0.01，意味着具有优异的随机性。
表1
测试项目 序列长度 P值 测试次数 测试结果
Frequency 10000 0.320307 100 Yes
Block Frequency 10000 0.614305 100 Yes
Cumulative Sums 10000 0.416473 100 Yes
Runs 10000 0.713319 100 Yes
Longest Run 10000 0.506582 100 Yes
FFT 10000 0.214902 100 Yes
Approximate Entropy 10000 0.214316 100 Yes
Serial 10000 0.654682 100 Yes
强PUF中身份验证期间使用外部接口会产生陌生访问的风险，攻击者可以利用该漏洞收集用于训练机器学习模型的CRP。通过这样做，他们可以生成模拟实际PUF的虚拟模型并有效地克隆它。为了防止这种情况，必须增加电路中未知参数的数量，这使得机器学习模型更难复制映射关系
这项研究提出了一种PUF，它采用高度非线性耦合模式来生成大量参数，使其更能抵抗机器学习攻击。为了评估所提出的PUF抗攻击算法，使用了支持向量机（SVM）和协方差矩阵自适应进化策略（CMA-ES）等经典算法。如图11所示，多达100万CRP用于训练，20万 CRP用于测试，所有算法的结果都接近理想的随机预测结果，表明所提出的PUF在防止机器学习攻击方面是有效的，这是SPUF安全性的一个关键方面。
表2是所提出的PUF和最先进的强PUF之间的性能比较。在这项工作中，该设计复用了成像系统阵列，并设计成一个混淆系统模型，该电路的功耗为5.64μW，能耗比为1.87pJ/bit，整体功耗为13.0μW，能耗比为4.33pJ/bit。并且由于该电路强PUF模式的非线性结构，其模型参数高达7.9*1028，在CRP的混淆机制下，可以将整个电路的参数复杂度提升为7.9*1044，因此具有优异的机器学习攻击能力。其中，对比1为“D. Merli, F. Stumpf, and C.Eckert. Improving the quality of ring oscillator PUFs on FPGAs[C]. in Proc.5th Workshop on Embedded Syst. Security, Scottsdale, AZ, Oct. 2010: 9”论文中公开的测试结果，对比2为“Y.C. Lai, C.Y. Yao. A Robust Area-Efficient PhysicallyUnclonable Function With High Machine Learning Attack Resilience in 28-nmCMOS[J], in IEEE Transactions on Circuits and Systems I: Regular Papers,2021,1-6” 论文中公开的测试结果，对比3为“Abilash .V and Aishwarya.B. 0.3 pJ/BitMachine Learning Resistant Strong PUF Using Subthreshold Voltage DividerArray[J]. in IEEE Transactions on Circuits and Systems II: Express Briefs,2020, 67: 1394-1398” 论文中公开的测试结果。
表 2
对比1 对比2 对比3 本方案
工艺(nm) 0.13um 40nm 65nm 65nm
唯一性 49.9% 50.1% 50.26% 49.93%
温度范围(℃) -20～80 -25～125 0～50 -40～120
电压范围(V) 1.08～1.32 0.7～1.2 0.8～1 1.0～1.6
CRP数量 265 5.5×1028 1.2×1018 2.8×1014
最差误码率 9%(0.4%*) 9% 10.9% 8.9%
吞吐率（Mb/s） 0.0062 1.6 12.5 3
平均每位的能耗（pJ/bit） 11 17.75 0.3 1.87/4.33
本发明公开了一种基于非线性强物理不可克隆函数电路的可信图像传感芯片，包括感光像素阵列、行扫描器；感光像素阵列由多个感光像素单元组成；每一行感光像素单元的控制信号输入端均与行扫描器的控制端进行连接；每一列感光像素单元的输出端均与对应的一条列总线相连接；各列总线的输出端均同时与成像输出端及一个模式选择开关的第一连接端相连接；各模式选择开关的第二连接端分别与对应的一个列选通开关的第一连接端相连接；各列选通开关的第二连接端分别与对应的一个输出单元的控制连接端进行连接；输出单元包括驱动管阵列、头部开关管、中部开关管及尾部开关管。上述的信图像传感芯片，通过复用感光像素阵列，并采用列级联的方式以非线性地将每一级的熵源传递到下一级，提高了激励响应的数量以能够有效提升抵抗机器学习的建模攻击，同时还能避免增加额外电路结构的面积、功耗需求。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种基于非线性强物理不可克隆函数电路的可信图像传感芯片，其特征在于，包括感光像素阵列、行扫描器；所述感光像素阵列由多个感光像素单元组成；
每一行感光像素单元的控制信号输入端均与所述行扫描器的控制端进行连接；
每一列感光像素单元的输出端均与对应的一条列总线相连接；
各所述列总线的输出端均同时与成像输出端及一个模式选择开关的第一连接端相连接；
各所述模式选择开关的第二连接端分别与对应的一个列选通开关的第一连接端相连接；各所述列选通开关的第二连接端分别与对应的一个输出单元的控制连接端进行连接；
所述输出单元包括驱动管阵列、头部开关管、中部开关管及尾部开关管；
所述中部开关管的第一连接端与所述驱动管阵列的输出端及所述尾部开关管的第一连接端相连接，且连接点作为所述输出单元的控制连接端；
所述中部开关管的第二连接端与所述头部开关管的第一连接端及所述驱动管阵列的输入端相连接；所述头部开关管的第二连接端作为所述输出单元的电压输入端连接电压结点；所述尾部开关管的第二连接端作为所述输出单元的输出连接端与后一所述输出单元的电压输入端进行连接；位于末位的所述输出单元的输出连接端用于输出随机数序列；
所述模式选择开关的控制输入端、所述列选通开关的控制输入端、所述头部开关管的控制输入端、所述中部开关管的控制输入端及所述尾部开关管的控制输入端均与控制器进行连接以获取控制信号。
2.根据权利要求1所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其特征在于，所述感光像素单元包括行选通管、源极跟随管、感光二极管及复位晶体管；
所述复位晶体管的漏极与所述源极跟随管的漏极相连接，且连接点与稳压电源相连接；所述复位晶体管的栅极为复位电压输出端；
所述复位晶体管的源极与所述源极跟随管的栅极及所述感光二极管的负极进行连接，所述感光二极管的正极接地；
所述源极跟随管的源极与所述行选通管的漏极进行连接，所述行选通管的栅极为选通信号输入端；所述行选通管的源极作为所述感光像素单元的输出端；所述复位电压输出端及所述选通信号输入端作为所述感光像素单元的控制信号输入端中的复位电压输出端。
3.根据权利要求2所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其特征在于，所述行选通管、所述源极跟随管及所述复位晶体管均为N-MOS管。
4.根据权利要求2或3所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其特征在于，所述驱动管阵列包括多个驱动选通开关及多个驱动MOS管；
所述驱动选通开关的一端均相连接并作为所述驱动管阵列的输入端；
各所述驱动选通开关的另一端均与对应的一个驱动MOS管的漏极进行连接，各所述驱动MOS管的源极均接地；各所述驱动MOS管的栅极均相连接并作为所述驱动管阵列的输入端；
各所述驱动选通开关的控制端分别与所述行扫描器的选通控制端进行连接。
5.根据权利要求4所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其特征在于，所述输出单元还包括第一反相器；
所述头部开关管的控制输入端与所述第一反相器的第一连接端相连接，所述第一反相器的第二连接端与所述中部开关管的控制输入端相连接。
6.根据权利要求5所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其特征在于，所述驱动MOS管为N-MOS管。
7.根据权利要求1-3任一项所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其特征在于，前一所述输出单元的输出连接端与后一所述输出单元的电压输入端的连接点还与电容的一端相连接；所述电容的另一端接地。
8.根据权利要求1-3任一项所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其特征在于，所述成像输出端与成像控制开关的第一连接端相连接，所述成像控制开关的第二连接端输出成像信号；
所述模式选择开关的控制输入端与所述成像控制开关的控制输入端进行连接。
9.根据权利要求8所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其特征在于，所述模式选择开关的控制输入端与第二反相器的第一连接端相连接，所述第二反相器的第二连接端与所述成像控制开关的控制输入端相连接。
10.根据权利要求8所述的基于非线性强物理不可克隆函数电路的可信图像传感芯片，其特征在于，所述成像控制开关的第二连接端与电流镜的第一连接端相连接，所述电流镜的第二连接端接地。
CN202311152447.6A 2023-09-08 2023-09-08 基于非线性强物理不可克隆函数电路的可信图像传感芯片 Active CN116887063B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311152447.6A CN116887063B (zh) 2023-09-08 2023-09-08 基于非线性强物理不可克隆函数电路的可信图像传感芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311152447.6A CN116887063B (zh) 2023-09-08 2023-09-08 基于非线性强物理不可克隆函数电路的可信图像传感芯片

Publications (2)

Publication Number Publication Date
CN116887063A true CN116887063A (zh) 2023-10-13
CN116887063B CN116887063B (zh) 2024-01-09

Family

ID=88257204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311152447.6A Active CN116887063B (zh) 2023-09-08 2023-09-08 基于非线性强物理不可克隆函数电路的可信图像传感芯片

Country Status (1)

Country Link
CN (1) CN116887063B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117177086A (zh) * 2023-11-01 2023-12-05 之江实验室 高锐度探测器的像素电路、高锐度探测器和控制方法
CN117579268A (zh) * 2023-11-27 2024-02-20 浙江大学 一种基于熵源选择原理的真随机数发生器与物理不可克隆函数一体化模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109922287A (zh) * 2018-05-02 2019-06-21 思特威电子科技（开曼）有限公司 降低图像传感器像素阵列固定图像噪声的方法、成像系统
EP3799422A1 (en) * 2019-09-27 2021-03-31 Samsung Electronics Co., Ltd. Image sensor and operation method thereof
US20220201236A1 (en) * 2020-12-17 2022-06-23 Omnivision Technologies, Inc. Optical sensor with simultaneous image/video and event driven sensing capabilities
CN114826622A (zh) * 2022-06-27 2022-07-29 深圳大学 基于cmos图像传感器的光学可重构puf装置
CN115550579A (zh) * 2022-10-09 2022-12-30 成都微光集电科技有限公司 一种图像传感器读出方法和图像传感器
CN115766029A (zh) * 2022-11-11 2023-03-07 武汉科技大学 一种基于忆阻器的多功能puf电路及其使用方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109922287A (zh) * 2018-05-02 2019-06-21 思特威电子科技（开曼）有限公司 降低图像传感器像素阵列固定图像噪声的方法、成像系统
EP3799422A1 (en) * 2019-09-27 2021-03-31 Samsung Electronics Co., Ltd. Image sensor and operation method thereof
US20220201236A1 (en) * 2020-12-17 2022-06-23 Omnivision Technologies, Inc. Optical sensor with simultaneous image/video and event driven sensing capabilities
CN114826622A (zh) * 2022-06-27 2022-07-29 深圳大学 基于cmos图像传感器的光学可重构puf装置
CN115550579A (zh) * 2022-10-09 2022-12-30 成都微光集电科技有限公司 一种图像传感器读出方法和图像传感器
CN115766029A (zh) * 2022-11-11 2023-03-07 武汉科技大学 一种基于忆阻器的多功能puf电路及其使用方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘威等: "强物理不可克隆函数的侧信道混合攻击", 电子学报, vol. 47, no. 12, pages 2639 - 2646 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117177086A (zh) * 2023-11-01 2023-12-05 之江实验室 高锐度探测器的像素电路、高锐度探测器和控制方法
CN117177086B (zh) * 2023-11-01 2024-04-09 之江实验室 高锐度探测器的像素电路、高锐度探测器和控制方法
CN117579268A (zh) * 2023-11-27 2024-02-20 浙江大学 一种基于熵源选择原理的真随机数发生器与物理不可克隆函数一体化模块

Also Published As

Publication number Publication date
CN116887063B (zh) 2024-01-09

Similar Documents

Publication Publication Date Title
CN116887063B (zh) 基于非线性强物理不可克隆函数电路的可信图像传感芯片
CN108694336B (zh) 一种基于电流比较器的低码率低能耗物理不可克隆技术
Tingting et al. Three‐stage network for age estimation
Zhuang et al. A strong subthreshold current array PUF resilient to machine learning attacks
US10659238B2 (en) Multi-port PUF circuit based on MOSFET current division deviations
Levitan et al. Non-Boolean associative architectures based on nano-oscillators
CN107679465A (zh) 一种基于生成网络的行人重识别数据生成和扩充方法
Rieutort-Louis et al. A large-area image sensing and detection system based on embedded thin-film classifiers
CN110929299B (zh) 针对仲裁器puf的可靠性自检电路与可靠性增强方法
Chen et al. A 2.86-TOPS/W current mirror cross-bar-based machine-learning and physical unclonable function engine for Internet-of-Things applications
Shah et al. Introducing recurrence in strong PUFs for enhanced machine learning attack resistance
CN109241782A (zh) 一种利用pmos工艺偏差的弱物理不可克隆函数电路
Zhao et al. A 1036-F 2/bit high reliability temperature compensated cross-coupled comparator-based PUF
Barbareschi et al. A ring oscillator-based identification mechanism immune to aging and external working conditions
Zheng et al. Ed-PUF: Event-driven physical unclonable function for camera authentication in reactive monitoring system
CN109067552A (zh) 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN110121041A (zh) 一种用于cmos动态视觉图像传感器的物理不可克隆函数电路
Zheng et al. A new event-driven dynamic vision sensor based physical unclonable function for camera authentication in reactive monitoring system
Shaik et al. Reliability‐aware design of temporal neuromorphic encoder for image recognition
Yang et al. A highly stable physically unclonable function using algorithm-based mismatch hardening technique in 28-nm CMOS
CN114826622B (zh) 基于cmos图像传感器的光学可重构puf装置
Lin et al. A compact ultra-low power physical unclonable function based on time-domain current difference measurement
Lee et al. A current-integrated differential NAND-structured PUF for stable and V/T variation-tolerant low-cost IoT security
CN111130537A (zh) 一种可配置单稳态弱物理不可克隆函数电路
Gan et al. An ALL-MOSFET voltage reference-based PUF featuring low BER sensitivity to vt variations and 163 fJ/Bit in 180-nm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant