CN116885565A - 一种相干耦合pcsel阵列芯片及制备方法 - Google Patents

一种相干耦合pcsel阵列芯片及制备方法 Download PDF

Info

Publication number
CN116885565A
CN116885565A CN202311019098.0A CN202311019098A CN116885565A CN 116885565 A CN116885565 A CN 116885565A CN 202311019098 A CN202311019098 A CN 202311019098A CN 116885565 A CN116885565 A CN 116885565A
Authority
CN
China
Prior art keywords
pcsel
type
layer
dimensional
grating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311019098.0A
Other languages
English (en)
Inventor
王智勇
张敬昊
兰天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN202311019098.0A priority Critical patent/CN116885565A/zh
Publication of CN116885565A publication Critical patent/CN116885565A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42Arrays of surface emitting lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/11Comprising a photonic bandgap structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明公开了一种相干耦合PCSEL阵列芯片及制备方法,包括:设置在同一外延结构上的顶发射二维周期性PCSEL阵列芯片和片上光栅耦合层,片上光栅耦合层设置在相邻两PCSEL阵列芯片之间;顶发射二维周期性PCSEL阵列芯片的P型GaAs功能层刻蚀二维光子晶体,P型电极上刻蚀出射窗口;片上光栅耦合层的P型GaAs功能层刻蚀一维光栅,P型电极上未刻蚀出射窗口。本发明通过在片上光栅耦合层的P型GaAs区域刻蚀一维光栅,增强了PCSEL阵列芯片之间的相干耦合,建立了一种PCSEL芯片的复合阵列结构,解决了传统半导体芯片阵列高光束质量和高功率输出不能兼顾的问题,实现了PCSEL阵列芯片高亮度的相干光束输出。

Description

一种相干耦合PCSEL阵列芯片及制备方法
技术领域
本发明涉及半导体激光器技术领域,具体涉及一种相干耦合PCSEL阵列芯片及制备方法。
背景技术
与传统的半导体激光器相比,光子晶体面发射激光器(Photonic-CrystalSurface-Emitting Laser,简称PCSEL)具有发散角小、大面积相干、控制光束图案、高功率、高光束质量、2D光束转向和易于二维集成等优势,广泛应用于激光医疗、激光武器、激光雷达、激光显示、智能移动及智能制造、移动消费电子、生物识别和传感应用等领域。
PCSEL既改善了边发射激光器发散角大、光束椭圆和与外接装置连接较难等问题,又改善了传统垂直腔面发射激光器(VCSEL)在高功率激光输出时易产生高阶模式的问题。但是,随着半导体技术的发展,对PCSEL阵列芯片输出激光的光束质量提出了更高的要求,往往需要PCSEL阵列芯片光束具有高功率、偏振精确控制、二维光束扫描的同时,还要实现高光束质量、窄线宽,大面积相干和耦合等要求;而,现有的PCSEL阵列芯片难以满足该要求。
发明内容
针对现有技术中存在的不足之处,本发明提供一种高功率的相干耦合PCSEL阵列芯片及制备方法。
本发明公开了一种相干耦合PCSEL阵列芯片,包括:设置在同一外延结构上的顶发射二维周期性PCSEL阵列芯片和片上光栅耦合层,所述片上光栅耦合层设置在相邻两PCSEL阵列芯片之间;
所述外延结构包括自下而上依次设置的N型电极、N型GaAs衬底、N型Alx1Ga1-x1As下限制层、量子阱有源区、P型AlyGa1-yAs电子阻挡层、P型GaAs功能层、P型Alx2Ga1-x2As上限制层、P+型GaAs欧姆接触层、ITO导电层和P型电极;其中,所述顶发射二维周期性PCSEL阵列芯片的P型GaAs功能层刻蚀二维光子晶体,且在P型电极上刻蚀出射窗口;所述片上光栅耦合层的P型GaAs功能层刻蚀一维光栅,且在P型电极上未刻蚀出射窗口。
作为本发明的进一步改进,所述二维光子晶体为单晶格二维光子晶体或双晶格二维光子晶体,晶格包括但不限于正方形晶格、三角形晶格和六角晶格中的一种,晶格的晶格常数为200nm~500nm。
作为本发明的进一步改进,晶格的内部空气孔形状包括但不限于圆形空气孔、三角形空气孔和椭圆形空气孔中的一种,晶格的内部空气孔深度为100nm~500nm。
作为本发明的进一步改进,所述二维光子晶体为双晶格二维光子晶体,双晶格由圆形空气孔和椭圆形空气孔两种晶格复合而成,两种晶格的空气孔的刻蚀深度不同,且两者在180°方向上衍射光相消干涉。
作为本发明的进一步改进,所述二维光子晶体的尺寸由布拉格共振条件N1λ=2n1Λ1计算得到;
其中,n1为二维光子晶体的平均有效折射率,N1为光栅阶数,同时N1为正整数,Λ1为光栅周期,λ为自由空间布拉格波长。
作为本发明的进一步改进,所述一维光栅的尺寸由布拉格共振条件N2λ=2n2Λ2计算得到;
其中,n2为一维光栅的平均有效折射率,N2为光栅阶数,同时N2为正整数,Λ2为光栅周期,λ为自由空间布拉格波长。
作为本发明的进一步改进,所述一维光栅的尺寸参数为:栅极宽度为65nm~70nm,非栅极宽度为65nm~70nm,占空比为35%~65%,刻蚀深度为150nm~250nm,一维光栅整体长度为300μm~600μm。
作为本发明的进一步改进,所述顶发射二维周期性PCSEL阵列芯片的垂直出射方向由布拉格衍射条件θ=sin-1(n-mλ/Λ0)计算得到;
其中,θ为芯片出射方向与表面法线的夹角,n为光子晶体的平均有效折射率,λ为自由空间布拉格波长,m为布拉格衍射阶数,Λ0为光子晶体周期。
作为本发明的进一步改进,
在所述N型Alx1Ga1-x1As下限制层中,x1为0.4~0.6;
在所述P型Alx2Ga1-x2As上限制层中,x2为0.4~0.6;
在所述P型AlyGa1-yAs电子阻挡层中,y为0.4~0.5;
所述N型电极的材料包括但不限于金、锗、镍和钯中的一种或多种;
所述P型电极的材料包括但不限于金、铂、钛、银、铝、铜中的一种或多种。
本发明还公开了一种相干耦合PCSEL阵列芯片的制备方法,包括:
选取一N型GaAs衬底;
采用金属有机化合物气相外延二次外延技术(MOCVD)或者分子束外延技术(MBE)生长外延层,在所述N型GaAs衬底表面自下而上依次生长N型GaAs衬底、N型Alx1Ga1-x1As下限制层、量子阱有源区、P型AlyGa1-yAs电子阻挡层和P型GaAs功能层;
采用电子束曝光技术(EBL)和聚焦离子束刻蚀技术(FIB),在所述外延层表面的P型GaAs功能层分别得到二维光子晶体和一维光栅;
在所述二维光子晶体和一维光栅表面,采用金属有机化合物气相外延二次外延技术继续自下而上依次生长P型Alx2Ga1-x2As上限制层和P+型GaAs欧姆接触层;
采用光刻胶掩膜与紫外曝光技术,在所述外延层表面的P+型GaAs欧姆接触层得到ITO导电层图形,再利用磁控溅射技术在所述外延层的表面溅射ITO导电层;
采用光刻胶掩膜与紫外曝光技术,在所述ITO导电层表面得到电极窗口图形,再利用电感耦合等离子体刻蚀(ICP)的方法刻蚀电极窗口图形;
利用磁控溅射技术在所述外延层的表面溅射P型电极;
减薄、抛光所述外延结构背面的N型GaAs衬底;
采用磁控溅射技术在所述N型GaAs衬底的背面溅射N型电极;
对所述PCSEL阵列芯片进行解理、打线和封装。
与现有技术相比,本发明的有益效果为:
本发明通过在片上光栅耦合层的P型GaAs区域刻蚀一维光栅,增强了PCSEL阵列芯片之间的相干耦合,建立了一种PCSEL芯片的复合阵列结构,解决了传统半导体芯片阵列高光束质量和高功率输出不能兼顾的问题,实现了PCSEL阵列芯片高亮度的相干光束输出。
附图说明
图1为本发明公开的相干耦合PCSEL阵列芯片的剖视图;
图2为本发明公开的N3×N4相干耦合PCSEL阵列芯片的俯视图;
图3为本发明公开的相干耦合PCSEL阵列芯片的制备方法的流程图;
图4为本发明公开的相干耦合PCSEL阵列芯片中M1×M2个双晶格光子晶体的周期性结构示意图;
图5为本发明公开的相干耦合PCSEL阵列芯片中双晶格光子晶体的立体结构示意图。
图中:
1:N型电极;2:N型GaAs衬底;3:N型Alx1Ga1-x1As下限制层;4:量子阱有源区;5:P型AlyGa1-yAs电子阻挡层;6:P型GaAs功能层;7:P型Alx2Ga1-x2As上限制层;8:P+型GaAs欧姆接触层;9:ITO导电层;10:P型电极;11:双晶格二维光子晶体;12:一维光栅;13:顶发射二维周期性PCSEL阵列芯片;14:片上光栅耦合层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合附图对本发明做进一步的详细描述:
如图1、2所示,本发明提供一种相干耦合PCSEL阵列芯片,包括:设置在同一外延结构上的顶发射二维周期性PCSEL阵列芯片13和片上光栅耦合层14,片上光栅耦合层14设置在相邻两PCSEL阵列芯片13之间,如图2所示;其中,
本发明的顶发射二维周期性PCSEL阵列芯片13的外延结构包括自下而上依次设置的N型电极1、N型GaAs衬底2、N型Alx1Ga1-x1As下限制层3、量子阱有源区4、P型AlyGa1-yAs电子阻挡层5、P型GaAs功能层6、P型Alx2Ga1-x2As上限制层7、P+型GaAs欧姆接触层8、ITO导电层9和P型电极10;其中,在P型GaAs功能层6刻蚀二维光子晶体,在P型电极10上刻蚀出射窗口。
本发明的片上光栅耦合层14的外延结构与顶发射二维周期性PCSEL阵列芯片13的外延结构整体相同,不同之处在于:在P型GaAs功能层6刻蚀一维光栅12,同时在P型电极10上没有刻蚀出射窗口。
本发明的顶发射二维周期性PCSEL阵列芯片13通过微纳刻蚀P型GaAs功能层6形成波长量级二维光子晶体,获得光子晶体平面内的二维谐振和光反馈,同时垂直出射高亮度激光光束;片上光栅耦合层14通过刻蚀P型GaAs功能层6获得一维光栅12,形成相邻PCSEL芯片之间光场相干耦合,进而建立形成一种大面积复合PCSEL阵列结构。该大面积复合PCSEL阵列结构可进一步提高PCSEL阵列芯片发光效率,并实现高功率高光束质量的激光输出。
具体的:
本发明的二维光子晶体为单晶格二维光子晶体或双晶格二维光子晶体11,优选为双晶格二维光子晶体11;晶格结构包括但不限于正方形晶格、三角形晶格和六角晶格,不同晶格结构具有不同的第一不可约布里渊区,同时也对应不同的能带结构,能带结构中禁带宽度的大小影响带边模式PCSEL芯片出射光束的波长。晶格结构的晶格常数为200nm~500nm,晶格结构内部空气孔形状包括但不限于圆形空气孔、三角形空气孔、椭圆形空气孔;晶格结构内部空气孔深度的参数为100nm~500nm。
如图4、5所示,双晶格二维光子晶体11由圆形空气孔和椭圆形空气孔两种晶格复合而成,通过两者在180°方向上衍射光的相消干涉,充分减弱面内限制效应;同时利用两种晶格刻蚀深度的不同,引入垂直方向上的不对称性,提高PCSEL芯片高功率高光束质量的激光输出。
本发明的双晶格二维光子晶体11的尺寸由布拉格共振条件N1λ=2n1Λ1计算得到;其中,n1为二维光子晶体的平均有效折射率,N1为光栅阶数,同时N1为正整数,Λ1为光栅周期,λ为自由空间布拉格波长。
本发明的一维光栅12的尺寸由布拉格共振条件N2λ=2n2Λ2计算得到;其中,n2为一维光栅的平均有效折射率,N2为光栅阶数,同时N2为正整数,Λ2为光栅周期,λ为自由空间布拉格波长。
本发明的一维光栅12的尺寸参数为:栅极宽度为65nm~70nm,非栅极宽度为65nm~70nm,占空比为35%~65%,刻蚀深度为150nm~250nm,一维光栅整体长度为300μm~600μm。
本发明的顶发射二维周期性PCSEL阵列芯片13的垂直出射方向由布拉格衍射条件θ=sin-1(n-mλ/Λ0)计算得到;其中,θ为芯片出射方向与表面法线的夹角,n为光子晶体的平均有效折射率,λ为自由空间布拉格波长,m为布拉格衍射阶数,Λ0为光子晶体周期。
本发明在N型Alx1Ga1-x1As下限制层3中,x1为0.4~0.6;在P型Alx2Ga1-x2As上限制层7中,x2为0.4~0.6;在P型AlyGa1-yAs电子阻挡层5中,y为0.4~0.5;N型Alx1Ga1-x1As下限制层3的折射率小于P型Alx2Ga1-x2As上限制层7的折射率。P型AlyGa1-yAs电子阻挡层5的折射率小于N型Alx1Ga1-x1As下限制层3和P型Alx2Ga1-x2As上限制层7的折射率;N型电极1的材料包括但不限于金、锗、镍和钯中的一种或多种;P型电极10的材料包括但不限于金、铂、钛、银、铝、铜中的一种或多种。
如图3所示,本发明提供一种相干耦合PCSEL阵列芯片的制备方法,包括:
步骤1、选取一N型GaAs衬底;
步骤2、采用金属有机化合物气相外延二次外延技术(MOCVD)或者分子束外延技术(MBE)生长外延层,在N型GaAs衬底表面自下而上依次生长N型GaAs衬底、N型Alx1Ga1-x1As下限制层、量子阱有源区、P型AlyGa1-yAs电子阻挡层和P型GaAs功能层;
步骤3、采用电子束曝光技术(EBL)和聚焦离子束刻蚀技术(FIB),在外延层表面的P型GaAs功能层分别得到二维光子晶体和一维光栅;
步骤4、在二维光子晶体和一维光栅表面,采用金属有机化合物气相外延二次外延技术继续自下而上依次生长P型Alx2Ga1-x2As上限制层和P+型GaAs欧姆接触层;
步骤5、采用光刻胶掩膜与紫外曝光技术,在外延层表面的P+型GaAs欧姆接触层得到ITO导电层图形,再利用磁控溅射技术在外延层的表面溅射ITO导电层;
步骤6、采用光刻胶掩膜与紫外曝光技术,在ITO导电层表面得到电极窗口图形,再利用电感耦合等离子体刻蚀(ICP)的方法刻蚀电极窗口图形;
步骤7、利用磁控溅射技术在外延层的表面溅射P型电极;
步骤8、减薄、抛光外延结构背面的N型GaAs衬底;
步骤9、采用磁控溅射技术在N型GaAs衬底的背面溅射N型电极;
步骤10、对PCSEL阵列芯片进行解理、打线和封装。
实施例1:
一种940nm高功率相干耦合PCSEL阵列芯片及制备方法,包括:
S11、选取一厚度为300μm~650μm的N型GaAs衬底2,用去离子水反复冲洗10次之后,将衬底依次放在盛有丙酮溶液、乙醇溶液和去离子水的容器中,分别放入超声波清洗器里超声3分钟,去除衬底表面的油脂、松香、蜡等有机物杂质。重复上述过程多次直至衬底表面无污染物,使用氮气枪将外延层表面水分吹干。
S12、采用金属有机化合物气相外延二次外延技术,在N型GaAs衬底2表面生长厚度为1000nm~2000nm的N型Alx1Ga1-x1As下限制层3。其中Al组分x1为0.45,N型掺杂源为Si2H6,掺杂浓度为1×1018~2×1018/cm3
S13、在N型Alx1Ga1-x1As下限制层3上生长厚度为90nm~110nm的量子阱有源区4。其中量子阱为InGaAs材料,厚度为8nm~12nm,量子垒为AlGaAs材料,厚度为18nm~22nm。调整In组分和Al组分使其产生半导体激光的波长λ1=940nm±10nm。
S14、在量子阱有源区4的结构基础上,依次外延生长厚度为55nm~65nm的P型AlyGa1-yAs电子阻挡层5和厚度为150nm~270nm的P型GaAs功能层6。其中Al组分y为0.45,P型掺杂源为CBr4,掺杂浓度为1×1018~1×1019/cm3
S15、采用电子束曝光技术在P型GaAs功能层6表面通过匀胶、曝光、显影得到双晶格二维光子晶体11和一维光栅12的图形,再通过聚焦离子束刻蚀技术刻蚀双晶格二维光子晶体11和一维光栅12。
其中,双晶格二维光子晶体11的晶格常数为270nm~277nm,圆形空气孔的半径和深度分别为27nm~33nm和170nm~190nm,椭圆形空气孔长轴和短轴的宽度分别为42nm~48nm和20nm~26nm,深度为150nm~170nm;一维光栅12的尺寸参数为:栅极宽度为65nm~67.5nm,非栅极宽度为65nm~67.5nm,占空比为45%~55%,刻蚀深度为150nm~250nm,一维光栅=12的整体长度为300μm~600μm。双晶格二维光子晶体11和一维光栅12的参数与PCSEL阵列芯片的输出波长相关联,对应于λ1=940nm±10nm。
S16、在P型GaAs功能层6的结构基础上,继续采用金属有机化合物气相外延二次外延技术生长厚度为1000nm~2000nm的P型Alx2Ga1-x2As上限制层7和厚度为80nm~100nm的P+型GaAs欧姆接触层8。其中Al组分x2为0.45,P型掺杂源为CBr4,掺杂浓度为1×1018~1×1019/cm3
S17、采用光刻胶掩膜与紫外曝光技术,在P+型GaAs欧姆接触层8涂上L300负性光刻胶,通过光刻显影,将光刻板上的ITO图形转移到外延片表面,再利用磁控溅射技术在外延层表面溅射厚度为210nm~230nm的ITO导电层9。ITO导电层9主要由铟锡氧化物组成,且只覆盖在PCSEL芯片的表面。
S18、采用光刻胶掩膜与紫外曝光技术,在ITO导电层9表面涂上L300负性光刻胶,通过光刻显影,得到P型电极10窗口图形,再利用电感耦合等离子体刻蚀的方法刻蚀P型电极10窗口图形;然后利用磁控溅射技术在ITO导电层的表面溅射P型电极,使用厚度为25nm~35nm的Ti金属;将溅射完的外延片放在丙酮中浸泡4~6小时,之后进行金属剥离工艺,剥离非P型电极的金属。
S19、将外延结构背面的N型GaAs衬底2的厚度减薄至125μm~135μm,再将其进行抛光处理,抛光后的N型GaAs衬底2的厚度为115μm~125μm。利用磁控溅射技术在N型GaAs衬底2的背面溅射N型电极1,使用厚度为80nm~90nm的Ge金属。
S110、将制作好的PCSEL阵列芯片解理,采用热压焊等方式完成与外界供电系统电极的焊接,并完成芯片封装。
实施例2:
一种980nm高功率相干耦合PCSEL阵列芯片及制备方法,包括:
S21、选取一厚度为300μm~650μm的N型GaAs衬底2,用去离子水反复冲洗10次之后,将衬底依次放在盛有丙酮溶液、乙醇溶液和去离子水的容器中,分别放入超声波清洗器里超声3分钟,去除衬底表面的油脂、松香、蜡等有机物杂质。重复上述过程多次直至衬底表面无污染物,使用氮气枪将外延层表面水分吹干。
S22、采用金属有机化合物气相外延二次外延技术,在N型GaAs衬底2表面生长厚度为1000nm~2000nm的N型Alx1Ga1-x1As下限制层3。其中Al组分x1为0.45,N型掺杂源为Si2H6,掺杂浓度为1×1018~2×1018/cm3
S23、在N型Alx1Ga1-x1As下限制层3上生长厚度为90nm~110nm的量子阱有源区4。其中量子阱为InGaAs材料,厚度为8nm~12nm,量子垒为AlGaAs材料,厚度为18nm~22nm。调整In组分和Al组分使其产生半导体激光的波长λ2=980nm±10nm。
S24、在量子阱有源区4的结构基础上,依次外延生长厚度为55nm~65nm的P型AlyGa1-yAs电子阻挡层5和厚度为150nm~270nm的P型GaAs功能层6。其中Al组分y为0.45,P型掺杂源为CBr4,掺杂浓度为1×1018~1×1019/cm3
S25、采用电子束曝光技术在P型GaAs功能层6表面通过匀胶、曝光、显影得到双晶格二维光子晶体11和一维光栅12的图形,再通过聚焦离子束刻蚀技术刻蚀双晶格二维光子晶体11和一维光栅12。
其中,双晶格二维光子晶体11的晶格常数为278nm~285nm,圆形空气孔的半径和深度分别为29nm~35nm和170nm~190nm,椭圆形空气孔长轴和短轴的宽度分别为44nm~50nm和22nm~28nm,深度为150nm~170nm;一维光栅12的尺寸参数为:栅极宽度为67.5nm~70nm,非栅极宽度为67.5nm~70nm,占空比为45%~55%,刻蚀深度为150nm~250nm,一维光栅12的整体长度为300μm~600μm。双晶格二维光子晶体11和一维光栅12的参数与PCSEL阵列芯片的输出波长相关联,对应于λ2=980nm±10nm。
S26、在P型GaAs功能层6的结构基础上,继续采用金属有机化合物气相外延二次外延技术生长厚度为1000nm~2000nm的P型Alx2Ga1-x2As上限制层7和厚度为80nm~100nm的P+型GaAs欧姆接触层8。其中Al组分x2为0.45,P型掺杂源为CBr4,掺杂浓度为1×1018~1×1019/cm3
S27、采用光刻胶掩膜与紫外曝光技术,在P+型GaAs欧姆接触层8涂上L300负性光刻胶,通过光刻显影,将光刻板上的ITO图形转移到外延片表面,再利用磁控溅射技术在外延层表面溅射厚度为210nm~230nm的ITO导电层9。ITO导电层9主要由铟锡氧化物组成,且只覆盖在PCSEL芯片的表面。
S28、采用光刻胶掩膜与紫外曝光技术,在ITO导电层9表面涂上L300负性光刻胶,通过光刻显影,得到P型电极10窗口图形,再利用电感耦合等离子体刻蚀的方法刻蚀P型电极10窗口图形;然后利用磁控溅射技术在ITO导电层的表面溅射P型电极,使用厚度为25nm~35nm的Ti金属;将溅射完的外延片放在丙酮中浸泡4~6小时,之后进行金属剥离工艺,剥离非P型电极的金属。
S29、将外延结构背面的N型GaAs衬底2的厚度减薄至125μm~135μm,再将其进行抛光处理,抛光后的N型GaAs衬底2的厚度为115μm~125μm。利用磁控溅射技术在N型GaAs衬底2的背面溅射N型电极1,使用厚度为80nm~90nm的Ge金属。
S210、将制作好的PCSEL阵列芯片解理,采用热压焊等方式完成与外界供电系统电极的焊接,并完成芯片封装。
本发明的优点为:
本发明通过在片上光栅耦合层的P型GaAs区域刻蚀一维光栅,增强了PCSEL阵列芯片之间的相干耦合,建立了一种PCSEL芯片的复合阵列结构,解决了传统半导体芯片阵列高光束质量和高功率输出不能兼顾的问题,实现了PCSEL阵列芯片高亮度的相干光束输出。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种相干耦合PCSEL阵列芯片,其特征在于,包括:设置在同一外延结构上的顶发射二维周期性PCSEL阵列芯片和片上光栅耦合层,所述片上光栅耦合层设置在相邻两PCSEL阵列芯片之间;
所述外延结构包括自下而上依次设置的N型电极、N型GaAs衬底、N型Alx1Ga1-x1As下限制层、量子阱有源区、P型AlyGa1-yAs电子阻挡层、P型GaAs功能层、P型Alx2Ga1-x2As上限制层、P+型GaAs欧姆接触层、ITO导电层和P型电极;其中,所述顶发射二维周期性PCSEL阵列芯片的P型GaAs功能层刻蚀二维光子晶体,且在P型电极上刻蚀出射窗口;所述片上光栅耦合层的P型GaAs功能层刻蚀一维光栅,且在P型电极上未刻蚀出射窗口。
2.如权利要求1所述的相干耦合PCSEL阵列芯片,其特征在于,所述二维光子晶体为单晶格二维光子晶体或双晶格二维光子晶体,晶格包括正方形晶格、三角形晶格和六角晶格中的一种,晶格的晶格常数为200nm~500nm。
3.如权利要求2所述的相干耦合PCSEL阵列芯片,其特征在于,晶格的内部空气孔形状包括圆形空气孔、三角形空气孔和椭圆形空气孔中的一种,晶格的内部空气孔深度为100nm~500nm。
4.如权利要求3所述的相干耦合PCSEL阵列芯片,其特征在于,所述二维光子晶体为双晶格二维光子晶体,双晶格由圆形空气孔和椭圆形空气孔两种晶格复合而成,两种晶格的空气孔的刻蚀深度不同,且两者在180°方向上衍射光相消干涉。
5.如权利要求1所述的相干耦合PCSEL阵列芯片,其特征在于,所述二维光子晶体的尺寸由布拉格共振条件N1λ=2n1Λ1计算得到;
其中,n1为二维光子晶体的平均有效折射率,N1为光栅阶数,同时N1为正整数,Λ1为光栅周期,λ为自由空间布拉格波长。
6.如权利要求1所述的相干耦合PCSEL阵列芯片,其特征在于,所述一维光栅的尺寸由布拉格共振条件N2λ=2n2Λ2计算得到;
其中,n2为一维光栅的平均有效折射率,N2为光栅阶数,同时N2为正整数,Λ2为光栅周期,λ为自由空间布拉格波长。
7.如权利要求1所述的相干耦合PCSEL阵列芯片,其特征在于,所述一维光栅的尺寸参数为:栅极宽度为65nm~70nm,非栅极宽度为65nm~70nm,占空比为35%~65%,刻蚀深度为150nm~250nm,一维光栅整体长度为300μm~600μm。
8.如权利要求1所述的相干耦合PCSEL阵列芯片,其特征在于,所述顶发射二维周期性PCSEL阵列芯片的垂直出射方向由布拉格衍射条件θ=sin-1(n-mλ/Λ0)计算得到;
其中,θ为芯片出射方向与表面法线的夹角,n为光子晶体的平均有效折射率,λ为自由空间布拉格波长,m为布拉格衍射阶数,Λ0为光子晶体周期。
9.如权利要求1所述的相干耦合PCSEL阵列芯片,其特征在于,
在所述N型Alx1Ga1-x1As下限制层中,x1为0.4~0.6;
在所述P型Alx2Ga1-x2As上限制层中,x2为0.4~0.6;
在所述P型AlyGa1-yAs电子阻挡层中,y为0.4~0.5;
所述N型电极的材料包括金、锗、镍和钯中的一种或多种;
所述P型电极的材料包括金、铂、钛、银、铝、铜中的一种或多种。
10.一种如权利要求1~9中任一项所述的相干耦合PCSEL阵列芯片的制备方法,其特征在于,包括:
选取一N型GaAs衬底;
采用金属有机化合物气相外延二次外延技术或者分子束外延技术生长外延层,在所述N型GaAs衬底表面自下而上依次生长N型GaAs衬底、N型Alx1Ga1-x1As下限制层、量子阱有源区、P型AlyGa1-yAs电子阻挡层和P型GaAs功能层;
采用电子束曝光技术和聚焦离子束刻蚀技术,在所述外延层表面的P型GaAs功能层分别得到二维光子晶体和一维光栅;
在所述二维光子晶体和一维光栅表面,采用金属有机化合物气相外延二次外延技术继续自下而上依次生长P型Alx2Ga1-x2As上限制层和P+型GaAs欧姆接触层;
采用光刻胶掩膜与紫外曝光技术,在所述外延层表面的P+型GaAs欧姆接触层得到ITO导电层图形,再利用磁控溅射技术在所述外延层的表面溅射ITO导电层;
采用光刻胶掩膜与紫外曝光技术,在所述ITO导电层表面得到电极窗口图形,再利用电感耦合等离子体刻蚀的方法刻蚀电极窗口图形;
利用磁控溅射技术在所述外延层的表面溅射P型电极;
减薄、抛光所述外延结构背面的N型GaAs衬底;
采用磁控溅射技术在所述N型GaAs衬底的背面溅射N型电极;
对所述PCSEL阵列芯片进行解理、打线和封装。
CN202311019098.0A 2023-08-14 2023-08-14 一种相干耦合pcsel阵列芯片及制备方法 Pending CN116885565A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311019098.0A CN116885565A (zh) 2023-08-14 2023-08-14 一种相干耦合pcsel阵列芯片及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311019098.0A CN116885565A (zh) 2023-08-14 2023-08-14 一种相干耦合pcsel阵列芯片及制备方法

Publications (1)

Publication Number Publication Date
CN116885565A true CN116885565A (zh) 2023-10-13

Family

ID=88262194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311019098.0A Pending CN116885565A (zh) 2023-08-14 2023-08-14 一种相干耦合pcsel阵列芯片及制备方法

Country Status (1)

Country Link
CN (1) CN116885565A (zh)

Similar Documents

Publication Publication Date Title
JP3983933B2 (ja) 半導体レーザ、および半導体レーザの製造方法
KR101131380B1 (ko) 반도체 레이저 소자 및 그 제조 방법
US7009216B2 (en) Semiconductor light emitting device and method of fabricating the same
US7012279B2 (en) Photonic crystal light emitting device
US5500868A (en) Vertical-to-surface transmission electro-photonic device with ion implanted current control regions
EP3220495B1 (en) Surface emitting quantum cascade laser
JP2001237497A (ja) 受動半導体構造およびその製造方法
US7668219B2 (en) Surface emitting semiconductor device
JP2001251017A (ja) 半導体構造およびその製造方法
JP2001237410A (ja) オプトエレクトロニック集積回路とその製造方法
CN101304158A (zh) 垂直腔表面发射激光器
WO2010087231A1 (ja) 2次元フォトニック結晶面発光レーザおよびその製造方法
JP2011108935A (ja) 2次元フォトニック結晶面発光レーザおよびその製造方法
US7782918B2 (en) Laser apparatus and production method of laser apparatus
CN114503380A (zh) 纳米晶体表面发射激光器
US8189635B2 (en) Laser diode having nano patterns and method of fabricating the same
US6577661B1 (en) Semiconductor laser with lateral light confinement by polygonal surface optical grating resonator
CN116885565A (zh) 一种相干耦合pcsel阵列芯片及制备方法
JP3230576B2 (ja) 半導体発光素子
US10958041B2 (en) Method for making a semiconductor laser diode, and laser diode
Itoh et al. Low-threshold single-mode lasing from inp-based double-lattice photonic crystal surface emitting lasers with high-aspect-ratio air holes
KR100679739B1 (ko) 광결정 발광다이오드의 제조방법
JP2875929B2 (ja) 半導体レーザ素子およびその製造方法
WO2022130806A1 (ja) フォトニック結晶面発光レーザおよびその製造方法
Ku et al. AlGaInP-based Visible Red Photonic Crystal Surface Emitting Lasers without Regrowth

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination