CN116882355B - 基于多维驱动器阵列的opa驱动电路、电子设备 - Google Patents

基于多维驱动器阵列的opa驱动电路、电子设备 Download PDF

Info

Publication number
CN116882355B
CN116882355B CN202311138457.4A CN202311138457A CN116882355B CN 116882355 B CN116882355 B CN 116882355B CN 202311138457 A CN202311138457 A CN 202311138457A CN 116882355 B CN116882355 B CN 116882355B
Authority
CN
China
Prior art keywords
opa
driver
drivers
dimension
driver array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311138457.4A
Other languages
English (en)
Other versions
CN116882355A (zh
Inventor
胡小龙
付云浩
陈柏松
宋俊峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin University
Original Assignee
Jilin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin University filed Critical Jilin University
Priority to CN202311138457.4A priority Critical patent/CN116882355B/zh
Publication of CN116882355A publication Critical patent/CN116882355A/zh
Application granted granted Critical
Publication of CN116882355B publication Critical patent/CN116882355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及电路电子技术领域，具体提供一种基于多维驱动器阵列的OPA驱动电路、电子设备，由驱动器和运算器构成，驱动器布置为多维度的驱动器阵列，每个维度上的驱动器数量相同或不同；运算器的输入端口的数量大于或等于驱动器阵列的维度，运算器的每个输入端口与不同维度上的驱动器连接，运算器用于计算不同维度上的驱动器组合的输出值，并通过输出端口输出，并将该电路应用在具体的电子设备和系统中。本发明将驱动器布置为多维度驱动器阵列，通过运算器计算获得不同维度上不同驱动器的组合输出，利用每个输出驱动OPA系统，利用驱动器阵列输出电压组合的方法减小了大规模OPA驱动电路所造成的硬件资源消耗与功率消耗，简化了电路设计。

Description

基于多维驱动器阵列的OPA驱动电路、电子设备
技术领域
本发明涉及电路电子技术领域，具体提供一种基于多维驱动器阵列的OPA驱动电路、电子设备。
背景技术
光学相控阵（OPA）通道数的增加可以实现更小的发散角，实现更高的分辨率，提高测距与成像性能，但当OPA通道数较多时，需要与之对应的大量驱动器对OPA进行驱动。现阶段，大规模OPA雷达中采用的控制方法为：对于每路光波导，采用一个驱动器对光波导器件进行控制，通过调节驱动器的输出电压，控制每一路光波导器件的偏转角，从而实现扫描功能。当光波导阵列的规模很大时，现有技术就需要相应规模的驱动器阵列与之匹配，会导致驱动电路极为复杂、硬件资源消耗极大。具体来说，以数模转换器（DAC）类型的驱动器为例，若想驱动1024路光波导阵列，就需要1024路DAC作为驱动模块，然而上述规模的驱动器阵列所消耗的硬件资源极大，电路功耗较高，同时会产生大量热量，不利于电路散热，难以将其应用在实际生产之中。
发明内容
本发明为解决上述问题，提供了一种基于多维驱动器阵列的OPA驱动电路、电子设备，通过计算多个维度驱动器的组合的输出驱动OPA系统，实现了对驱动器规模的简化，可使所需的驱动器数量产生数量级上的减少。
本发明提供的基于多维驱动器阵列的OPA驱动电路，由驱动器和运算器构成，驱动器布置为多维度的驱动器阵列，每个维度上的驱动器数量相同或不同；运算器的输入端口的数量大于或等于驱动器阵列的维度，运算器的每个输入端口与不同维度上的驱动器连接，运算器用于计算不同维度上的驱动器组合的输出值，并通过输出端口输出。
优选的，运算器的输出端口为单个或多个。
优选的，对于A路OPA通道，驱动器阵列的结构为：
D1×D2×D3×……×Ds≥A；
其中，D1、D2、D3、……、DS分别表示维度1、维度2、维度3、……、维度s上的驱动器的数量。
优选的，对于A路OPA通道，驱动器阵列的结构为：
D1×D2×D3×……×Ds＜A；
其中，D1、D2、D3、……、DS分别表示维度1、维度2、维度3、……、维度s上的驱动器的数量；
通过多个结构相同或不同的驱动器阵列组合驱动A路OPA通道。
优选的，运算器的数量不小于D1×D2×D3×……×Ds，每个维度上的驱动器均与运算器的至少一个输入端口连接，该运算器的输入端口与其他维度上的驱动器连接。
一种电子设备，包括基于多维驱动器阵列的OPA驱动电路。
与现有技术相比，本发明能够取得如下有益效果：
本发明将驱动器布置为多维度驱动器阵列，通过运算器计算获得不同维度上不同驱动器的组合输出，利用(D1+D2+D3+……+Ds)个驱动器实现了(D1×D2×D3×……×Ds)个输出，利用每个输出可驱动一路OPA，极大减小了大规模OPA驱动电路所造成的硬件资源消耗与功率消耗，同时减少了电路产生的热量，降低了电路散热难度，具有更好的经济效应和应用前景。
附图说明
图1是根据本发明实施例一提供的运算器的端口示意图；
图2是根据本发明实施例二提供的基于二维驱动器阵列的OPA驱动电路的架构图；
图3是根据本发明实施例二提供的基于M×N二维驱动器阵列的OPA驱动电路的架构图；
图4是根据本发明实施例二提供的基于4×4二维驱动器阵列的OPA驱动电路的架构图；
图5是根据本发明实施例二提供的基于4×4二维驱动器阵列驱动电压输出示意图；
图6是根据本发明实施例二提供的基于8×2二维驱动器阵列的OPA驱动电路的架构图；
图7是根据本发明实施例二提供的直连式运算示意图。
具体实施方式
在下文中，将参考附图描述本发明的实施例。在下面的描述中，相同的模块使用相同的附图标记表示。在相同的附图标记的情况下，它们的名称和功能也相同。因此，将不重复其详细描述。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，而不构成对本发明的限制。
实施例一
本发明提供一种基于多维驱动器阵列的OPA驱动电路，主要针对A路的OPA系统进行电压驱动，驱动电路由驱动器和运算器构成。对于A路的OPA系统，需要驱动电路能够提供至少A个驱动电压，传统技术则需要A个驱动器进行单独驱动，极大的浪费资源，因此，本发明将驱动器布置为多维度的驱动器阵列，每个维度上的驱动器数量可以相同或不同，对于维度1、维度2、维度3、……、维度s上分别设置D1、D2、D3、……、DS个驱动器，并依据驱动器阵列设置相应数量的运算器，保证运算器可以计算不同维度上的全部驱动器组合的输出值，具体的，如图1所示，运算器表示一种抽象运算，即利用已知量，通过数学计算得到新的量，包括但不限于加、减、乘、除、对数、开方等运算，同时，运算器并并不仅指具体带有运算功能的电路模块，也包括输入和输出直连等方式。运算器的输入端口需要与不同维度上的驱动器连接，运算器输入端口的数量与驱动器阵列的维度有关，因此，应当使运算器的输入端口的数量大于或等于驱动器阵列的维度，常规二维驱动器阵列中的运算器选择两个输入端口，三维驱动器阵列中的运算器选择三个输入端口，以此类推。而运算器的输出端口需要依据被驱动器件的具体需求而决定，可以为单个或多个。
对于A路的OPA系统，既可以采用一个基于多维驱动器阵列的OPA驱动电路进行驱动，同样也可以采用多个基于多维驱动器阵列的OPA驱动电路进行组合实现驱动。
当仅采用一个基于多维驱动器阵列的OPA驱动电路进行驱动时，驱动器阵列的结构为：
D1×D2×D3×……×Ds≥A；
运算器的数量不小于D1×D2×D3×……×Ds，每个维度上的驱动器均与运算器的至少一个输入端口连接，该运算器的输入端口与其他维度上的驱动器连接。
此时，驱动器阵列经过运算器计算后可输出的驱动电压数量多余所需要驱动OPA通道的数量。对于多通道数OPA，本发明所需驱动器的数量D1+D2+D3+……+Ds远远小于传统方法所需驱动器的数量A，采用多维驱动阵列驱动方式，可将所需的驱动器数目减少至远少于OPA总通道数的程度，实现了对驱动器规模的简化，使所需的驱动器数量产生数量级上的减少。
采用多维驱动器阵列作为OPA驱动时，多通道数OPA的驱动问题确实可以通过多维驱动器阵列来减少所需驱动器数目。然而，由于在多维驱动器阵列中每个通道的驱动电压由多个维度中的驱动器输出电压经过运算计算得到，会存在相互制约的情况，这可能导致实际应用中所控制的OPA扫描角度无法完全对应预设值。针对这个问题，在实际应用中可以选择不同的驱动器阵列规模，并对驱动效果进行优化，以找到驱动效果和所需驱动器数量之间的均衡点。通过实验和调整不同维度上的驱动器数量和连接方式，可以探索最合适的驱动器阵列规模，以最大程度地满足所控制OPA的角度扫描要求。通过不断优化调整，可以逐步接近所需的扫描角度，尽管可能无法完全达到预设值。在实际应用中，需要根据具体需求和系统要求进行权衡和调整，找到适合的驱动器阵列规模，以平衡驱动效果和所需驱动器数量之间的关系。
当采用多个基于多维驱动器阵列的OPA驱动电路进行组合驱动时，规模最大的驱动器阵列的结构为：
D1×D2×D3×……×Ds＜A；
运算器的数量不小于D1×D2×D3×……×Ds，每个维度上的驱动器均与运算器的至少一个输入端口连接，该运算器的输入端口与其他维度上的驱动器连接。
此时，驱动器阵列经过运算器计算后可输出的驱动电压数量少于所需要驱动OPA通道的数量，驱动器阵列可以为OPA系统提供部分驱动信号，可以通过多个维度相同或不相同的驱动器阵列的组合来完成对全部OPA通道的驱动。
实施例二
如图2所示，依据上述电路设计原理，实施例二以具体的二维驱动器阵列为例进行说明，驱动器阵列在横向和纵向两个维度上分别具有M和N个驱动器，M和N的具体数值可以相同，也可以不同，即相当于D1=M、D2=N。在同一时刻，横向阵列和纵向阵列中的所有驱动器分别输出M个和N个电压，横向阵列中的驱动器输出与纵向阵列中的驱动器输出经输入端口输入运算器，由运算器计算后进行驱动电压输出。
更具体地，例如当OPA通道数为1024时，可布置二维驱动器阵列结构为：32×32（32+32=64个驱动器）。
进一步地，当需要提升电压的配置灵活性时，可以选用64×16（64+16=80个驱动器）、……512×2（512+2=514个驱动器）等不同配置方案，虽然上述方案中驱动器数量并不相同，但均远小于现有技术中的1024个驱动器。
为展示本发明的有益效果，以麻省理工大学提出的8192路OPA方案为例，若采用多维驱动器阵列方案，可将全部通道的OPA使用128×64、256×32、512×16等驱动器排布方式对驱动器规模进行简化，利用多维驱动器阵列方案可使所需的驱动器数量产生数量级上的减少。
同样，也可采用多个基于多维驱动器阵列的OPA驱动电路进行组合驱动，通过多个维度相同或不相同的驱动阵列的组合完成对8192路OPA系统的驱动。
运算器采用减法器，通过减法器运算得到相应组合的输出电压作为一路OPA的驱动电压，即利用（M+N）个电压驱动器输出电压的组合运算，实现了（M×N）个独立的驱动电压生成，此时，对于多路OPA所需的驱动器数量M+N<<M×N。
如图3所示，M×N二维驱动器阵列中，具体采用数模转换器（DAC）作为电压驱动器，数模转换器的作用是将输入的数字码字转换成模拟电压值，此模拟电压值即为向OPA提供的驱动电压；采用减法器作为横向和纵向驱动器阵列输出电压的运算器。
如图4所示，M×N二维驱动器阵列中，M=N=4，横向驱动器阵列分别提供驱动电压Vx[1]、Vx[2]、Vx[3]和Vx[4]，纵向驱动器阵列分别提供驱动电压Vy[1]、Vy[2]、Vy[3]和Vy[4]，4×4规模的驱动器阵列可提供16种电压组合。
如图5所示，16个输出电压与调相器阵列连接，减法器P1运算得到Vx[1]-Vy[1]、减法器P2运算得到Vx[2]-Vy[1]、减法器P3运算得到Vx[3]-Vy[1]、……、减法器P16运算得到Vx[4]-Vy[4]。减法器P1、P2、P3、……、P16输出电压分别作为驱动器阵列输出的16个驱动电压，经调相器处理后输入对应OPA通道。
进一步，也可采用其他结构规模的驱动器阵列，如图6所示，M×N二维驱动器阵列中，M=8、N=2，横向驱动器阵列分别提供驱动电压Vx[1]、Vx[2]、Vx[3]、……、Vx[8]，纵向驱动器阵列分别提供驱动电压Vy[1]和Vy[2]，8×2规模的驱动器阵列可提供16种电压组合，减法器P1运算得到Vx[1]-Vy[1]、减法器P2运算得到Vx[2]-Vy[1]、减法器P3运算得到Vx[3]-Vy[1]、……、减法器P16运算得到Vx[8]-Vy[2]。减法器P1、P2、P3、……、P16输出电压分别作为驱动器阵列输出的16个驱动电压。该驱动器阵列利用8+2=10个驱动器实现了16个驱动电压输出，相比于4×4规模的驱动器阵列多使用了2个驱动器，多出的驱动器能提供更多的电压组合种类数。在实际使用中，可以基于OPA阵列驱动电压需求，选择不同的驱动器行列组合情况和驱动器数目。
进一步，可以对运算器的运算进行其他类型的选择，如图7所示，采用双端信号直连方法作为运算器的运算方法，即输出1与输入1相连，输出2与输入2相连，输入的双端信号直接用于驱动双端控制的器件。
本发明所保护的基于多维驱动器阵列的OPA驱动电路包括但不限于上述具体方案，可以采用任何规模的多维驱动器阵列，同时，也可采用单个该多维驱动器阵列进行驱动，也可采用多个该多维驱动器阵列进行组合驱动。同样，上述方案可以具体应用在电子设备、电子系统、具体实验或者其他电学元件之中。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制。本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
以上本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所做出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围内。

Claims (6)

1.一种基于多维驱动器阵列的OPA驱动电路，其特征在于，由驱动器和运算器构成，所述驱动器布置为多维度的驱动器阵列，每个维度上的所述驱动器数量相同或不同，对于维度1、维度2、维度3、……、维度s上分别设置D1、D2、D3、……、DS个驱动器，利用(D1+D2+D3+……+Ds)个驱动器实现(D1×D2×D3×……×Ds)个输出；并依据驱动器阵列设置相应数量的运算器，保证运算器可以计算不同维度上的全部驱动器组合的输出值，所述运算器的输入端口的数量大于或等于驱动器阵列的维度，所述运算器的每个输入端口与不同维度上的所述驱动器连接，所述运算器用于计算不同维度上的驱动器组合的输出值，并通过输出端口输出。
2.如权利要求1所述的基于多维驱动器阵列的OPA驱动电路，其特征在于，所述运算器的输出端口为单个或多个。
3.如权利要求1所述的基于多维驱动器阵列的OPA驱动电路，其特征在于，当仅采用一个基于多维驱动器阵列的OPA驱动电路进行驱动时，对于A路OPA通道，驱动器阵列的结构为：
D1×D2×D3×……×Ds≥A；
其中，D1、D2、D3、……、DS分别表示维度1、维度2、维度3、……、维度s上的所述驱动器的数量。
4.如权利要求1所述的基于多维驱动器阵列的OPA驱动电路，其特征在于，当采用多个基于多维驱动器阵列的OPA驱动电路进行组合驱动时，对于A路OPA通道，驱动器阵列的结构为：
D1×D2×D3×……×Ds＜A；
其中，D1、D2、D3、……、DS分别表示维度1、维度2、维度3、……、维度s上的所述驱动器的数量；
通过多个结构相同或不同的驱动器阵列组合驱动A路OPA通道。
5.如权利要求3或4所述的基于多维驱动器阵列的OPA驱动电路，其特征在于，所述运算器的数量不小于D1×D2×D3×……×Ds，每个维度上的所述驱动器均与所述运算器的至少一个输入端口连接，该运算器的输入端口与其他维度上的所述驱动器连接。
6.一种电子设备，其特征在于，包括如权利要求1-5中任意一项所述的基于多维驱动器阵列的OPA驱动电路。
CN202311138457.4A 2023-09-05 2023-09-05 基于多维驱动器阵列的opa驱动电路、电子设备 Active CN116882355B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311138457.4A CN116882355B (zh) 2023-09-05 2023-09-05 基于多维驱动器阵列的opa驱动电路、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311138457.4A CN116882355B (zh) 2023-09-05 2023-09-05 基于多维驱动器阵列的opa驱动电路、电子设备

Publications (2)

Publication Number Publication Date
CN116882355A CN116882355A (zh) 2023-10-13
CN116882355B true CN116882355B (zh) 2023-11-07

Family

ID=88259012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311138457.4A Active CN116882355B (zh) 2023-09-05 2023-09-05 基于多维驱动器阵列的opa驱动电路、电子设备

Country Status (1)

Country Link
CN (1) CN116882355B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351838B1 (en) * 1999-03-12 2002-02-26 Aurora Communications, Inc Multidimensional parity protection system
CN101542583A (zh) * 2006-07-10 2009-09-23 赛普瑞斯半导体公司 具有可变寻踪分辨率的光学导航感应器
CN101707472A (zh) * 2009-11-27 2010-05-12 清华大学 一种动铁式平面电机线圈阵列功率驱动分配方法
JP5079903B1 (ja) * 2011-05-25 2012-11-21 シャープ株式会社 静電容量推定方法、集積回路、及び電子機器
CN110047451A (zh) * 2019-04-09 2019-07-23 深圳市华星光电半导体显示技术有限公司 源极驱动器、阵列基板以及液晶显示面板
WO2021236243A1 (en) * 2020-05-22 2021-11-25 Apple Inc. Electronic device display with a backlight having light-emitting diodes and driver integrated circuits in an active area

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351838B1 (en) * 1999-03-12 2002-02-26 Aurora Communications, Inc Multidimensional parity protection system
CN101542583A (zh) * 2006-07-10 2009-09-23 赛普瑞斯半导体公司 具有可变寻踪分辨率的光学导航感应器
CN101707472A (zh) * 2009-11-27 2010-05-12 清华大学 一种动铁式平面电机线圈阵列功率驱动分配方法
JP5079903B1 (ja) * 2011-05-25 2012-11-21 シャープ株式会社 静電容量推定方法、集積回路、及び電子機器
CN110047451A (zh) * 2019-04-09 2019-07-23 深圳市华星光电半导体显示技术有限公司 源极驱动器、阵列基板以及液晶显示面板
WO2021236243A1 (en) * 2020-05-22 2021-11-25 Apple Inc. Electronic device display with a backlight having light-emitting diodes and driver integrated circuits in an active area

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Nonuniform Sparse 2-D Large-FOV Optical Phased Array With a Low-Power PWM Drive;Reza Fatemi et al.;《IEEE Journal of Solid-State Circuits》;1200-1215 *
基于MOS电阻阵的红外目标模拟生成系统;董敏周 等;《红外与激光工程》;第37卷(第3期);40-44 *

Also Published As

Publication number Publication date
CN116882355A (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
CN105895013B (zh) 用于显示面板的电压降补偿器和包括其的显示装置
US7995020B2 (en) Display apparatus and display method
US9734753B2 (en) Data acquisition module and method, data processing unit, driver and display device
US8194104B2 (en) Liquid-crystal display device and drive control circuit
CN102349300A (zh) 多原色转换
CN116882355B (zh) 基于多维驱动器阵列的opa驱动电路、电子设备
CN101625849A (zh) 图像处理装置及方法
GB2399909A (en) Multiplication of selectively partitioned binary inputs using booth encoding
CN110909872B (zh) 集成电路芯片装置及相关产品
US10090605B2 (en) Active phased array antenna system with hierarchical modularized architecture
CN111160541B (zh) 集成电路芯片装置及相关产品
CN114007079A (zh) 变换电路、方法、装置和编码器
US5060183A (en) Parallel multiplier circuit using matrices, including half and full adders
CN110458277B (zh) 适用于深度学习硬件加速器的可配置精度的卷积硬件结构
US11640255B2 (en) Memory device and operation method thereof
CN111091189B (zh) 集成电路芯片装置及相关产品
CN112271455B (zh) 星载小型有源相控阵天线波束控制方法
EP3842926A1 (en) Rank-based dot product circuitry
US5311454A (en) Digital multiplier-accumulator
RU2670773C9 (ru) Способ формирования множества ансамблей p-ичных D-кодов
JPH07200265A (ja) シフト及び丸め回路
TW201017628A (en) Driving circuit
CN109451307B (zh) 一种基于近似系数的一维dct运算方法和dct变换装置
TWI425492B (zh) 液晶顯示裝置及資料驅動器
CN116978315A (zh) 一种扫描驱动方法、设备及硅基led微显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant