CN116848780A - 放大电路和测定装置 - Google Patents

放大电路和测定装置 Download PDF

Info

Publication number
CN116848780A
CN116848780A CN202180083047.7A CN202180083047A CN116848780A CN 116848780 A CN116848780 A CN 116848780A CN 202180083047 A CN202180083047 A CN 202180083047A CN 116848780 A CN116848780 A CN 116848780A
Authority
CN
China
Prior art keywords
amplifying circuit
operational amplifier
circuit
feedback
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180083047.7A
Other languages
English (en)
Inventor
羽田一晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki Denki KK filed Critical Hioki Denki KK
Publication of CN116848780A publication Critical patent/CN116848780A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

放大电路包括：运算放大器，将输入至同相输入端子的输入信号放大；第一反馈部和第二反馈部，将从运算放大器输出的输出信号反馈至运算放大器的反相输入端子；以及耦合部，使第二反馈部与运算放大器的反相输入端子交流耦合。并且，运算放大器的输出信号的频率越高，则第一反馈部与耦合部一起越使施加于运算放大器的反相输入端子的电位相比于运算放大器的输出信号降低。与此同时，第二反馈部生成比运算放大器的输出信号的电位低的规定的电位，并且经由耦合部将规定的电位施加于运算放大器的反相输入端子。

Description

放大电路和测定装置
技术领域
本发明涉及一种将输入信号放大的放大电路和测定装置。
背景技术
JP2020－14302A中公开了一种将输入信号放大的同相放大电路。
发明内容
在如上所述的放大电路中，输入信号中的成为放大对象的频率分量被放大，并且其他频率分量也被放大。其结果为，当欲提高放大电路的增益时，其他频率分量也会以相同的增益被放大，担心放大电路的输出会因此而饱和。
本发明是着眼于这样的问题点而完成的，其目的在于提供一种能独立地调整放大电路的增益和该增益的频率特性的放大电路和测定装置。
在本发明的某个方案中，将输入至运算放大器的同相输入端子的输入信号放大的放大电路包括：第一反馈部和第二反馈部，将从所述运算放大器输出的输出信号反馈至所述运算放大器的反相输入端子；以及耦合部，使所述第二反馈部与所述运算放大器的反相输入端子交流耦合。并且，所述输出信号的频率越高，则所述第一反馈部与所述耦合部一起越使施加于所述运算放大器的反相输入端子的电位相对于所述输出信号降低。与此同时，所述第二反馈部生成比所述输出信号的电位低的规定的电位，并且经由所述耦合部将所述规定的电位施加于所述运算放大器的反相输入端子。
根据上述的方案，通过第一反馈部和耦合部，随着运算放大器的输出信号的频率变高，施加于运算放大器的同相输入端子的电位以由第二反馈部生成的规定的电位为下限降低。换言之，输出信号的频率越高，则放大电路的反馈率越小于1，由此放大电路的增益越高。
因此，放大电路的增益的频率特性能通过第一反馈部和耦合部来进行调整，另一方面，放大电路的增益的上限能通过由第二反馈部生成的规定的电位来进行调整。因此，能独立地调整放大电路的增益和该增益的频率特性。
附图说明
图1是表示本发明的第一实施方式中的放大电路的功能构成的框图。
图2是表示放大电路的构成例的电路图。
图3是表示放大电路的增益的频率特性的一个例子的图。
图4A是用于对放大电路的热噪声分量的频率特性进行说明的图。
图4B是表示具有图4A所示的频率特性的放大电路的参数的设定条件的图。
图5A是用于对放大电路的等效源极阻抗的频率特性进行说明的图。
图5B是表示具有图5A所示的频率特性的放大电路的参数的设定条件的图。
图6是表示第二实施方式中的放大电路的构成的电路图。
图7是表示第三实施方式中的具备放大电路的测定装置的功能构成的框图。
图8是表示比较例中的同相放大电路的构成的电路图。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。
(第一实施方式)
图1是表示第一实施方式中的放大电路的功能构成的电路图。
放大电路100是将直流或交流的电信号放大输出并且对输出的信号进行反馈的同相放大电路。因此，放大电路100具有对自身的输出信号进行负反馈的负反馈电路。
本实施方式中的放大电路100将从外部施加于输入端子1的输入信号的电位Vin放大，将表示放大后的电位Vout的输出信号从输出端子2输出。具体而言，放大电路100是将表示电位Vin的输入信号中的成为放大对象的特定的频带的信号分量放大并且抑制信号分量以外的噪声分量的交流放大电路。
例如，在将特定的频带的下限设为1[kHz]的情况下，放大电路100将1[kHz]以上的高频带的信号分量放大，并且抑制小于1[kHz]的低频带的噪声分量的放大。
放大电路100例如适用于对产生于测定对象物的电位的交流分量进行检测的阻抗测定装置。作为阻抗测定装置，例如可以列举蓄电池测试器。
在放大电路100的输入端子1施加从1[Hz]至数[MHz]的范围内的特定的频率的交流信号作为输入信号。关于输入信号的电位Vin，例如示出数十[mV]左右的数值。
放大电路100具备运算放大器10、第一反馈部11、第二反馈部12以及耦合部13。并且，放大电路100将输入至运算放大器10的同相输入端子(+)的输入信号的电位Vin放大。
运算放大器10是将自身的同相输入端子(+)和反相输入端子(－)这两个端子之间的电位差放大的误差放大器。运算放大器10根据输出信号的电位Vout的一部分向反相输入端子(－)反馈的反馈信号的电平来调整电位Vin的放大率。即，放大电路100的增益(放大率)根据反馈率来确定，其中，该反馈率表示反相输入端子(－)的电位相对于运算放大器10的输出端子的电位Vout的比率。
运算放大器10既可以是一般的运算放大器，或者也可以是有效频带的上限为数[MHz]以上的高速运算放大器。在本实施方式中，运算放大器10由高速运算放大器构成。
运算放大器10的同相输入端子(+)连接于放大电路100的输入端子1。并且，反相输入端子(－)连接于反馈部11，并且经由耦合部13而连接于反馈部12。
在本实施方式中，从运算放大器10输出的输出信号的电位Vout施加于反馈部11的输入端与反馈部12的输入端的连接点N1。并且，产生于反馈部11的输出端与耦合部13的输出端的连接点N2的电位施加于运算放大器10的反相输入端子(－)。
反馈部11是将从运算放大器10输出的输出信号的电位Vout反馈至运算放大器10的反相输入端子(－)的第一反馈电路。反馈部11配置于形成于运算放大器10的输出端子与反相输入端子(－)之间的第一反馈回路(loop)。
运算放大器10的输出信号的频率越高，则反馈部11与耦合部13一起越使施加于运算放大器10的反相输入端子(－)的电位从输出信号的电位Vout降低。具体而言，反馈部11和耦合部13构成使运算放大器10的输出信号的频率分量中的信号分量衰减并且使低频分量穿过的低通滤波器(LPF)。
上述的信号分量是指放大电路100的输入信号中的成为放大对象的特定的频带的频率分量。低频分量是指放大电路100的增益衰减的频带的频率分量，即，是指运算放大器10的输出信号中的频率比信号分量低的频带的频率分量。以下，将特定的频带称为“放大域”，将比特定的频带低的频带称为“衰减域”。
反馈部11例如由电阻元件和线圈等电感元件中的至少一方的电路元件构成。或者，反馈部11也可以由电阻元件和电感元件中的至少一方的电路元件与电容元件的组合构成。如此，反馈部11由一个或多个阻抗元件构成。
通过将反馈部11配置于放大电路100，施加于运算放大器10的反相输入端子(－)的电位信号的反馈率在衰减域内大致维持在“1.0”，在放大域内随着输出信号的频率变大而变得小于“1.0”。由此，随着频率变高，放大电路100的增益从0[dB]起逐渐上升，在放大域的下限附近，放大电路100的增益达到上限，并在整个放大域内维持恒定。
反馈部12是将从运算放大器10输出的输出信号的电位Vout反馈至运算放大器10的反相输入端子(－)的第二反馈电路。换言之，反馈部12配置于形成于运算放大器10的输出端子与反相输入端子(－)之间的第二反馈回路。
反馈部12生成比运算放大器10的输出信号的电位Vout低的下限电位VL，并且经由耦合部13将下限电位VL施加于运算放大器10的反相输入端子(－)。
反馈部12中所生成的下限电位VL是比输出信号的电位Vout低的规定的电位，是施加于运算放大器10的反相输入端子(－)的下限的电位。该下限电位VL起到规定放大电路100的增益的上限(最大值)的作用。
反馈部12例如可以由将输出信号的电位Vout转换为下限电位VL的转换器构成，或者也可以由对输出信号的电位Vout进行分压的分压电路构成。反馈部12经由耦合部13而并联连接于反馈部11。
耦合部13是使反馈部12与运算放大器10的反相输入端子(－)交流耦合的耦合电路。输出信号的频率越高，则耦合部13越提高将基于下限电位VL的能量传递给反馈部11与耦合部13的连接点N2的比例(传递率)。即，随着输出信号的频率变高，耦合部13提高反馈部12的输出端与连接点N2的耦合度。
在本实施方式中，耦合部13在放大电路100的衰减域内降低将下限电位VL传递给连接点N2的比例，在放大域内提高将下限电位VL传递给连接点N2的比例。耦合部13作为根据输入信号的频率来使电功率的传递率发生变化的耦合电路，例如由线圈或电容元件等构成。
通过将反馈部12和耦合部13配置于放大电路100，在放大电路100的放大域内，能将产生于连接点N2的电位保持在下限电位VL。
如此，在本实施方式中，通过反馈部12来将下限电位VL施加于耦合部13，并且通过反馈部11和耦合部13来在衰减域内使施加于运算放大器10的反相输入端子(－)的电位接近输出信号的电位Vout。因此，放大电路100的增益的上限能由反馈部12来进行调整，增益的频率特性中的衰减域能由反馈部11和耦合部13来进行调整。
接着，参照图2，对放大电路100的具体的电路构成进行说明。
图2是表示本实施方式中的放大电路100的电路构成的具体例的电路图。在本例中，为了抑制对放大电路100的电路元件进行作用而产生的内部噪声，使用被动元件作为电路元件，并且抑制被动元件的个数。
具体而言，反馈部11由作为第一阻抗元件发挥功能的电阻元件110构成，反馈部12由分压电路构成，其中，该分压电路由作为第二阻抗元件和第三阻抗元件发挥功能的电阻元件121和电阻元件122构成。而且，耦合部13由电容元件130构成。
电阻元件110与电容元件130一起构成使运算放大器10的输出信号中的比信号分量低的低频分量穿过的滤波器。
关于针对放大电路100的增益的频率特性，为了抑制输入信号的低频分量的放大，优选的是，使输入信号中的比信号分量低的频带的增益衰减，即在低频侧构造衰减域。因此，为了构造衰减域，必须使具有电阻元件110的电阻值R1与电容元件130的电容值C的乘积值(R1×C)的时间常数增大到一定程度。
为了增大放大电路100的时间常数，需要增大电阻元件110的电阻值R1和电容元件130的电容值C中的至少一方的常数。在该情况下，与增大电阻元件110的电阻值R1的情况相比，增大电容元件130的电容值C会倾向于使放大电路100的尺寸和制造成本增加。
因此，在本实施方式中，使电阻元件110的电阻值R1优先于电容元件130的电容值C增大。例如，将电阻元件110的电阻值R3调整为比电阻元件121的电阻值R2与电阻元件122的电阻值R3的合成电阻值(R2+R3)大的值。由此，能将电容元件130的电容值C设为较小的值，能减小放大电路100的尺寸和制造成本。
构成反馈部12的分压电路通过使用电阻元件121和电阻元件122对输出信号的电位Vout进行分压来生成下限电位VL。该分压电路将生成的下限电位VL输出至电容元件130的一端。
在由分压电路构成的反馈部12中，电阻元件121的一端连接于电阻元件110的一端和运算放大器10的输出端子，并且电阻元件121的另一端连接于电阻元件122的一端和电容元件130的一端。并且，电阻元件122的另一端连接于成为输入信号的电位Vin的基准的基准电位。
在本实施方式中，电阻元件122为分压电阻，连接于具有基准电位的箱体或布线与电阻元件121和电容元件130的连接点N3之间。作为基准电位的一个例子，使用表示大致0[V]的接地电位GND。
由反馈部12生成的下限电位VL根据电阻元件121的电阻值R2相对于电阻元件122的电阻值R3的比率(R2/R3)而发生变化。例如，下限电位VL越小于输出信号的电位Vout，则放大电路100的增益的上限越高。
此外，为了提高放大电路100的增益的上限，优选的是，将电阻元件121的电阻值R2设定为比电阻元件122的电阻值R3大的值以使下限电位VL变小。因此，在本实施方式中，关于上述的比率(R2/R3)，以放大电路100的增益的上限成为约50倍的方式调整了电阻值R2和电阻值R3。
此外，在各电阻元件121、122中，为了减小混入于反馈信号的噪声，优选的是，将电阻元件121的电阻值R2和电阻元件122的电阻值R3这双方设为较小的值。
与此相对，电阻元件110是主要用于规定放大电路100的衰减域的电路元件，在放大域内，与电阻元件121、122相比，由电阻元件110产生的噪声给放大电路100的输出信号带来的影响轻微。因此，在本实施方式中，电阻元件121与电阻元件122的合成电阻值(R2+R3)被设定为比电阻元件110的电阻值R1小的值。
电容元件130是使反馈部12与运算放大器10的反相输入端子(－)电容耦合的静电电容。电容元件130主要在放大电路100的放大域内将下限电位VL施加于运算放大器10的反相输入端子(－)与电容元件130的另一端的连接点N2。
电容元件130可以是一般的电容器，或者也可以是与一般的电容器相比，与自身的温度变化或年久老化相伴的电容值的变化小的陶瓷电容器。
在本实施方式中，电容元件130由陶瓷电容器构成。作为陶瓷电容器，可以列举与环境的变化相伴的电容值的变动相对较小的温度补偿用陶瓷电容器、每单位面积和单位成本的静电电容相对较大的高介电常数系陶瓷电容器等。为了抑制放大电路100的增益变动，优选的是，使用温度补偿用陶瓷电容器。
在由温度补偿用陶瓷电容器构成电容元件130的情况下，通过如上所述地使电阻元件110的电阻值R1优先于电容元件130的电容值C增大，能减小放大电路100的尺寸和制造成本。
接着，对图2所举例示出的放大电路100的动作进行简单说明。
首先，针对放大电路100的输入信号中的直流分量及其附近的低频分量，电容元件130作为截断这些分量的绝缘元件发挥功能。即，在放大电路100的衰减域中的直流及其附近的频带内，电容元件130处于开路状态。
因此，对于连接点N2而言，产生于连接点N3的下限电位VL被电容元件130截断。另一方面，产生于连接点N1的输出信号的电位Vout经由电阻元件110而施加于连接点N2。
因此，在连接点N2产生相当于输出信号的电位Vout的电位。因此，放大电路100的反馈率成为表示“1.0”的最大值，放大电路100的增益衰减至0[dB]。
在放大电路100的衰减域内，随着频率变高，信号变得易于从连接点N2经由电容元件130而流至接地电位GND，因此产生于连接点N2的电位降低。因此，放大电路100的反馈率从“1.0”起变小，放大电路100的增益从0[dB]起上升。
并且，针对输入信号中的成为放大对象的高频分量，电容元件130作为使高频分量穿过的短路元件发挥功能。即，在放大电路100的放大域内，电容元件130处于短路状态。
因此，在连接点N2，通过电容元件130来施加产生于连接点N3的下限电位VL。另一方面，产生于连接点N1的输出信号的电位Vout由于由电阻元件110和电容元件130构成的低通滤波器而发生衰减。因此，与产生于连接点N3的下限电位VL相比，从连接点N1传递给连接点N2的电位变得非常小。
因此，在连接点N2产生相当于产生于连接点N3的下限电位VL的电位。因此，放大电路100的反馈率成为最小值，放大电路100的增益达到上限例如50倍左右。
此时，放大电路100的增益的上限Gmax可以使用电阻元件110的电阻值R1、电阻元件121的电阻值R2以及电阻元件122的电阻值R3而表示为下式(1)和(2)。
[数式1]
在本实施方式中，电阻元件121的电阻值R2被设定为比电阻元件110的电阻值R1小的值。因此，电阻元件110与电阻元件121的合成电阻值(R1||R2)略小于电阻元件121的电阻值R2。换言之，在合成电阻值(R1||R2)中，电阻元件121的电阻值R2占主导地位。
因此，当使电阻元件121的电阻值R2发生变化时，与该变化同样地，放大电路100的增益的上限Gmax也发生变化。因此，通过调整电阻元件121的电阻值R2，能调整增益的上限Gmax。
不仅如此，在本实施方式中，电阻元件122的电阻值R3被设定为比电阻元件110的电阻值R1小的值。因此，与电阻元件122的电阻值R3大于电阻元件110的电阻值R1的情况相比，相对于电阻元件121的电阻值R2的变化量的增益的上限Gmax的变化量会变大。
此外，当电阻值R3被设定为比电阻值R1小的值时，与电阻值R3大于电阻值R1的情况相比，能提高增益的上限Gmax。如此，通过增大/减小电阻元件121的电阻值R2和电阻元件122的电阻值R3中的至少一方，能提高增益的上限Gmax。
如此，在本实施方式中，电阻元件110的电阻值R1被设定为相对于电阻元件121、122的各电阻值R2、R3较大的值。由此，与电阻元件110的电阻值R1的变更相伴的增益的上限Gmax的变化量变得非常小，因此能提高调整电阻元件110的电阻值R1时的自由度。
接着，参照图3，对图2所示的放大电路100的增益的频率特性进行说明。
图3是表示放大电路100的增益与频率的关系的一个例子的图。在此，纵轴表示增益，横轴表示频率。
图3中示出了上升频率frise和下降频率ffall。上升频率frise是增益从0[dB]起上升了+3[dB]时的频率，下降频率ffall是指增益从上限Gmax起降低了+3[dB]时的频率。在本例中，增益的上限Gmax为57.7倍。
放大电路100的增益的上限Gmax由电阻元件122相对于电阻元件121的电阻值的比率(R2/R3)主导确定。例如，电阻元件121相对于电阻元件122的电阻值的比率(R2/R3)越大，则增益的上限Gmax越高。
此外，放大电路100的衰减域的频率特性由电阻元件110的电阻值R1与电容元件130的电容值C的乘积值(R1×C)主导确定。因此，如图3所示，在放大电路100中，为了在输入信号中的比信号分量低的频带构造衰减域，需要使电阻元件110与电容元件130的乘积值(R1×C)增大到一定程度。因此，通过增大电阻元件110和电容元件130中的至少一方的值，能在放大电路100的低频带内使增益衰减。
如此，根据本实施方式的放大电路100，能独立地调整增益的上限Gmax和增益的频率特性，因此电路元件的设计的自由度会提高。例如，能减小电阻值R1、R2以使在电阻元件121、122产生的噪声变小。
接着，对图2所示的放大电路100的噪声特性进行说明。
在对放大电路100的噪声特性进行说明时，在此，作为放大电路100的比较例，列举图8所示的同相放大电路900。在比较例的同相放大电路900中，仅构成一个反馈部，该同相放大电路900具备：运算放大器90；一对电阻元件91、92，构成分压电路；以及电容元件93，连接于电阻元件92与接地电位GND之间。
首先，参照图4A和图4B，对放大电路100的热噪声分量的频率特性进行说明。
图4A是表示通过放大电路100的模拟分析而得到的电压噪声密度的频率特性的图。图4B是表示按照图4A所示的每个频率特性而设定的电路元件常数的数值的图。在图4B中，不仅示出了电路元件的设定条件，还示出了放大电路100的增益的上限Gmax和增益的下降频率ffall。
如图4B所示，在将电阻元件121的电阻值R2固定在2[kΩ]的状态下，以增益的上限Gmax和增益的下降频率ffall恒定的方式对电容元件130的电容值C、电阻元件110的电阻值R1以及电阻元件122的电阻值R3进行了变更。
在上述的设定条件下，如图4A所示，可知：在放大域内，与同相放大电路900的电压噪声密度相比，本实施方式中的放大电路100的电压噪声密度小。
接着，参照图5A和图5B，对图2所示的放大电路100的等效源极阻抗的频率特性进行说明。需要说明的是，等效源极阻抗是从运算放大器10观察构成反馈电路的反馈部11、12时的阻抗。运算放大器10固有具有的电流噪声会作用于该等效源极阻抗(与该等效源极阻抗相乘)，由此会产生噪声。因此，等效阻抗越大，则噪声越大。
图5A是表示使用从放大电路100的电路方程式推导出的公式而得到的等效源极阻抗的频率特性的图。图5B是表示按照图5A所示的每个频率特性而设定于上述公式的电路元件常数的数值的图。
如图5B所示，在将电阻元件121的电阻值R2固定在2[kΩ]的状态下，以增益的上限Gmax和增益的下降频率ffall恒定的方式对电容元件130的电容值C、电阻元件110的电阻值R1以及电阻元件122的电阻值R3进行了变更。
在上述的设定条件下，如图5A所示，可知：在放大域内，与同相放大电路900的等效源极阻抗相比，放大电路100的等效源极阻抗小。这是因为，运算放大器10的电流噪声在放大电路100的放大域内所主要作用的电阻元件121、122的电阻值R2、R3被设定为比同相放大电路900的电阻元件91、92的电阻值小的值。
如上所述，在本实施方式的放大电路100中，与同相放大电路900相比，能减小放大域内的电压噪声密度和等效源极阻抗这双方。
接着，对抑制放大电路100的制造成本和尺寸的方法进行说明。
在本实施方式中，电容元件130由温度补偿用陶瓷电容器构成，因此与增大电阻元件110的电阻值R1的情况相比，增大电容值C会使放大电路100的制造成本和尺寸变大。
因此，将图8所示的同相放大电路900设为放大电路100的比较对象，对用于抑制由放大电路100产生的噪声的增加并且削减放大电路100的制造成本和尺寸的条件进行研究。在此，针对放大电路100和同相放大电路900，以不改变两个电路的电阻值R2而使该电阻值R2恒定的方式对两个电路进行比较。
同相放大电路900中的电容元件93的电容值C可以使用增益的上限Gmax和下降频率ffall而表示为下式(3)。
[数式2]
另一方面，放大电路100中的电容元件130的电容值C可以使用增益的上限Gmax和下降频率ffall而表示为下式(4)。
[数式3]
在以增益的上限Gmax和下降频率ffall共同成为相同值的方式对放大电路100和同相放大电路900进行设计的情况下，为了将电容元件130设为比电容元件93小的电容值，需要满足下式(5)的关系。
[数式4]
即，通过满足对上式(5)的两边进行整理而得到的下式(6)的关系，能使放大电路100中的电容元件130的电容值C小于同相放大电路900中的电容元件93的电容值。
[数式5]
在此，放大电路100的增益的上限Gmax可以表示为上式(1)，因此通过将式(1)代入上式(6)中的增益的上限Gmax，会推导出下式(7)。
[数式6]
根据上式(7)的关系，可知：电阻元件110、121、122的电阻值R1、R2、R3满足下式(8)的关系。
[数式7]
R1＞R2+R3 …(8)
因此，通过如上式(8)那样将电阻元件110的电阻值R1设为比电阻元件121与电阻元件122的合成电阻值(R2+R3)大的值，能使放大电路100的电容元件130比图8所示的同相放大电路900的电容元件93小。
如此，通过增大电阻元件110的电阻值R1，能不增大电阻元件121的电阻值R2地减小电容元件130的电容值C。即，通过增大电阻元件110的电阻值R1，能抑制由电阻元件121产生的噪声，并且能削减电容元件130所需要的成本和尺寸。
接着，对第一实施方式的作用效果进行详细说明。
本实施方式中的将输入至运算放大器10的同相输入端子(+)的输入信号放大的放大电路100具备第一反馈部11和第二反馈部12，该第一反馈部11和第二反馈部12将从运算放大器10输出的输出信号反馈至运算放大器10的反相输入端子(－)。而且，放大电路100包括耦合部13，该耦合部13使第二反馈部12与运算放大器10的反相输入端子(－)交流耦合。
并且，运算放大器10的输出信号的频率越高，则第一反馈部11与耦合部13一起越使施加于运算放大器10的反相输入端子(－)的电位相比于运算放大器10的输出信号降低。此外，第二反馈部12生成下限电位VL作为比运算放大器10输出信号的电位Vout低的规定的电位，并且经由耦合部13将下限电位VL(规定的电位)施加于运算放大器10的反相输入端子(－)。
根据该构成，通过反馈部11和耦合部13，随着运算放大器10的输出信号的频率变高，施加于运算放大器10的反相输入端子(－)的电位以由反馈部12生成的下限电位VL为下限降低。由此，运算放大器10的输出信号的频率越高，则放大电路100的反馈率越小于“1”，因此放大电路100的增益越比“1”高。
因此，放大电路100的增益的频率特性能根据反馈部11和耦合部13的常数来进行调整，另一方面，放大电路100的增益的上限Gmax能根据由反馈部12生成的下限电位VL的大小来进行调整。
因此，能独立地调整放大电路100的增益和该增益的频率特性。因此，能将放大电路100的增益的上限Gmax提高至数十倍或数百倍，并且能减小输出信号的噪声分量。
此外，本实施方式中的耦合部13包括连接于反馈部12与运算放大器10的反相输入端子(－)之间的电容元件130，反馈部12包括分压电路，该分压电路通过对运算放大器10的输出信号进行分压来生成下限电位VL。
根据该构成，通过由分压电路构成反馈部12，与成为噪声产生源的一般的电压生成电路相比，能减小从反馈部12混入于反馈信号的噪声。不仅如此，通过由电容元件130构成耦合部13，在包括增益达到上限Gmax的高频带的放大域内，将下限电位VL传递给运算放大器10的反相输入端子(－)的比例会变高，因此能通过简单的构成来适当地进行频率选择。
因此，通过上述的构成，能简化放大电路100的电路构成，并且能减小输入至运算放大器10的反相输入端子(－)的反馈信号的噪声分量。
此外，本实施方式中的反馈部11具有电阻元件110作为连接于运算放大器10的输出端子与反相输入端子(－)之间的第一阻抗元件。此外，构成反馈部12的分压电路由电阻元件121和电阻元件122构成。
并且，电阻元件121作为经由耦合部13而并联连接于电阻元件110的第二阻抗元件发挥功能。此外，电阻元件122作为连接于电阻元件121和耦合部13的连接点N3与接地电位GND之间的第三阻抗元件发挥功能，接地电位GND被用作基准电位，该基准电位成为输入至运算放大器10的同相输入端子(+)的输入信号的基准。
根据该构成，通过由作为被动元件的电阻元件110构成反馈部11，能简化放大电路100的电路构成，并且与主动元件相比，能减小由反馈部11产生的噪声分量。同样地，通过由两个电阻元件121、122构成反馈部12的分压电路，能谋求兼顾电路构成的简化和噪声分量的减小。
本实施方式中的作为第一阻抗元件发挥功能的电阻元件110具有比电阻元件121高的电阻值即阻抗值。
在放大电路100的放大域内，由电阻元件110产生的噪声给放大电路100的输出带来的影响的程度变小，因此能使电阻元件110的电阻值R1优先于电容元件130的电容值C增大。因此，通过使电阻元件110的电阻值R1比电阻元件121的电阻值R2高，能抑制放大域内的噪声的增加，并且能削减电容元件130的成本和尺寸。
在本实施方式中，放大电路100的增益根据电阻元件121相对于电阻元件122的比率(R2/R3)而被调整，并且在放大电路100的增益衰减的频带中根据将电阻元件110与电容元件130相乘而得到的值(R1·C)而被调整。
如此，根据本实施方式的构成，能分别调整放大电路100的增益和增益的频率特性。因此，能提高设定放大电路100的电路元件的常数时的自由度。
此外，本实施方式中的电阻元件110具有比将构成分压电路的电阻元件121的电阻分量与电阻元件122的电阻成相加而得到的值(R2+R3)大的电阻分量(R1)。
根据该构成，能将在放大电路100的放大域内由反馈部12产生的热噪声分量抑制得比在衰减域内由反馈部11产生的热噪声分量小。
不仅如此，通过使电阻元件110的电阻值R1比相加值(R2+R3)大，与图8所示的同相放大电路900相比，能减小电容值C。因此，能抑制放大电路100的制造成本和尺寸，并且能在放大电路100中使输入信号中的频率比信号分量低的频带的增益衰减。
此外，本实施方式中的耦合部13由陶瓷电容器构成。由此，与一般的电容器相比，与耦合部13的温度变化和年久老化相伴的电容值C的变动会变小，因此能抑制放大电路100的特性的变动。
特别是，通过以满足上式(8)的关系的方式调整放大电路100的部件常数，与同相放大电路900相比，能减小电容值C，因此能抑制陶瓷电容器的尺寸和成本。因此，能有效地削减放大电路100的制造成本和尺寸的增加。
(第二实施方式)
图6是表示第二实施方式中的差动放大电路200的构成的电路图。
差动放大电路200是将图1所示的放大电路100应用于差动放大电路而得到的电路。差动放大电路200具备正极侧运算放大器10A、正极侧反馈部11A、正极侧反馈部12A、正极侧耦合部13A、负极侧运算放大器10B、负极侧反馈部11B、负极侧反馈部12B以及负极侧耦合部13B。
正极侧反馈部11A和负极侧反馈部11B与图1所示的反馈部11对应。本实施方式中的正极侧反馈部11A和负极侧反馈部11B具有阻抗元件，分别由电阻元件20A和电阻元件20B构成。
正极侧反馈部12A和负极侧反馈部12B与图1所示的反馈部12对应。本实施方式中的正极侧反馈部12A和负极侧反馈部12B分别由分压电路构成。
与图1所示的反馈部12同样地，构成正极侧反馈部12A的分压电路具有电阻元件31A和电阻元件32作为多个阻抗元件。并且，构成负极侧反馈部12B的分压电路具有电阻元件31B和电阻元件32作为多个阻抗元件。如图6所示，电阻元件32是构成正极侧反馈部12A和负极侧反馈部12B的各分压电路中的共同的分压电阻。
正极侧耦合部13A和负极侧耦合部13B与图1所示的耦合部13对应。本实施方式中的正极侧耦合部13A和负极侧耦合部13B分别由电容元件40A和电容元件40B构成。
与第一实施方式同样地，在差动放大电路200中，产生于输出端子2A的输出信号相对于施加于输入端子1A的输入信号的增益的上限根据电阻元件31A、32的常数(电阻值)而被调整。并且，增益的频率特性根据电阻元件20A和电容元件40A的常数而被调整。
同样地，输出端子2B的输出信号相对于输入端子1B的输入信号的增益的上限根据电阻元件31A、32的常数而被调整，增益的频率特性根据电阻元件20B和电容元件40B的常数而被调整。
如此，在差动放大电路200中，也能独立地调整增益的上限和增益的频率特性这双方。
(第三实施方式)
图7是表示第三实施方式中的测定装置300的构成的框图。
测定装置300是将图1所示的放大电路100应用于用于对测定对象物DUT的阻抗进行测定的测定装置而得到的测定装置。在本实施方式中，测定对象物DUT是二次电池或由双电层等构成的蓄电设备，测定装置300例如是蓄电池测试器。
测定装置300不仅具备放大电路100，还具备操作受理部310、处理部320、显示部330、控制电路410、交流施加电路420、同步检波电路430、直流放大器440、切换器450以及AD转换器460。
操作受理部310由键盘、鼠标以及触摸面板等构成。操作受理部310受理通过测定者的输入操作而生成的操作信号，将该操作信号输出至处理部320。操作受理部310例如受理指示直流电压的测定或阻抗的测定的操作信号。
处理部320由具备处理器的计算机构成。处理部320在从操作受理部310获取到指示阻抗的测定的操作信号时，将用于对测定对象物DUT施加交流信号的控制信号供给至控制电路410。
此外，处理部320在从AD转换器460获取到表示产生于测定对象物DUT的响应信号的测定数据时，基于该测定数据所表示的响应信号来计算出测定对象物DUT的阻抗。处理部320将阻抗的计算结果输出至显示部330。
显示部330由液晶显示器或有机EL(Electro-Luminescent：电致发光)显示器等构成。显示部330例如显示阻抗的测定结果。
控制电路410按照来自处理部320的控制信号，对交流施加电路420和切换器450各自的动作进行控制。例如，在处理部320执行直流电压的测定处理的情况下，控制电路410向交流施加电路420发出交流信号的停止指令，并且切换切换器450的连接以连接直流放大器440与AD转换器460之间。
此外，在处理部320执行阻抗的测定处理的情况下，控制电路410向交流施加电路420发出交流信号的施加指令，并且切换切换器450的连接以连接同步检波电路430与AD转换器460之间。
交流施加电路420在从控制电路410接收到交流信号的施加指令时，将规定的频率的交流信号施加于测定对象物DUT。此时，交流施加电路420将与施加于测定对象物DUT的交流信号同相的同步信号供给至同步检波电路430。
例如，交流施加电路420在构成测定对象物DUT的蓄电设备的正极与负极之间施加1[kHz]的交流电流。在该状态下，通过一对探测器来检测产生于测定对象物DUT的电极之间的交流电压作为响应信号。
放大电路100是将从测定对象物DUT输出的响应信号放大的交流放大器。在本实施方式中，正极侧的探测器的连接端子303连接于放大电路100的输入端子1，并且负极侧的探测器的连接端子304的电位被用作放大电路100的基准电位。例如，代替图2所示的接地电位GND，负极侧的探测器的连接端子304连接于电阻元件122的一端。
放大电路100的放大域被设计为包含1[kHz]的信号分量。因此，放大电路100能以规定的增益例如数十倍将来自测定对象物DUT的响应信号放大，并且能限制测定对象物DUT的直流电压的放大。如此，通过限制直流电压的放大，能避免放大电路100的输出饱和。放大电路100将放大后的响应信号输出至同步检波电路430。
同步检波电路430基于从交流施加电路420供给的同步信号来对放大后的响应信号中的与同步信号同相的频率分量进行检波。具体而言，同步检波电路430对被放大电路100放大的响应信号乘上同步信号，由此提取放大后的响应信号中的与施加于测定对象物DUT的交流电流同相的交流电压。并且，同步检波电路430将表示提取到的交流电压的响应信号输出至切换器450的第一输入端子。
直流放大器440将测定对象物DUT的直流电压放大。并且，直流放大器440将表示放大后的直流电压的直流信号输出至切换器450的第二输入端子。
切换器450按照控制电路410的指令来将要连接于AD转换器460的电路切换为同步检波电路430或直流放大器440。例如，在执行阻抗测定的情况下，切换器450将来自同步检波电路430的响应信号输出至AD转换器460。另一方面，在执行直流电压的测定的情况下，切换器450将来自直流放大器440的直流信号输出至AD转换器460。
AD转换器460将从切换器450输出的信号从模拟信号转换为数字信号。AD转换器460将转换后的数字信号作为测定数据输出至处理部320。
由此，处理部320对测定数据所表示的响应信号进行检测。而且，处理部320使用检测到的响应信号和施加的交流信号来计算出测定对象物DUT的阻抗。如此，处理部320构成基于来自放大电路100的输出信号来对测定对象物DUT的物理量进行测定的测定部。
在本实施方式中，通过将放大电路100应用于测定装置300，能在放大电路100中将响应信号放大，并且能减小由作用于电路元件的电流产生的噪声。此外，放大电路100将响应信号放大，并且抑制直流信号的放大，由此放大电路100的输出饱和被抑制，因此能准确地将响应信号放大。
此外，放大电路100由同相放大电路构成，由此，与反相放大电路相比，输入阻抗高，因此能减小从测定对象物DUT流入放大电路100的电流。由此，与流入电流相伴的响应电压的降低被抑制，因此能高精度地测定测定对象物DUT的阻抗。
接着，对第三实施方式的作用效果进行说明。
本实施方式中的测定装置300包括：放大电路100，将从测定对象物DUT输入的输入信号放大；以及处理部320，作为基于来自放大电路100的输出信号来对测定对象物DUT的物理量进行测定的测定部发挥功能。
根据该构成，能将输入至放大电路100的输入信号的高频分量放大，并且能抑制低频分量的放大。由此，放大电路100的输出饱和被抑制，因此能准确地将输入信号放大。
以上对本发明的各实施方式进行了说明，但上述实施方式只不过是本发明的应用例的一部分，并不旨在将本发明的技术范围限定于上述实施方式的具体构成。
本申请要求基于在2020年12月11日向日本专利厅提交申请的日本特愿2020－206343的优先权，该申请的所有内容通过参照而援引至本说明书中。
附图标记说明
10、10A、10B：运算放大器；
11、11A、11B：反馈部(第一反馈部)；
12、12A、12B：反馈部(第二反馈部)；
13：耦合部；
100：放大电路；
110：电阻元件(阻抗元件)；
121、122：电阻元件(阻抗元件、分压电路)；
130：电容元件；
200：差动放大电路(放大电路)；
300：测定装置。

Claims (8)

1.一种放大电路，将输入至运算放大器的同相输入端子的输入信号放大，其中，所述放大电路包括：
第一反馈部和第二反馈部，将从所述运算放大器输出的输出信号反馈至所述运算放大器的反相输入端子；以及
耦合部，使所述第二反馈部与所述运算放大器的反相输入端子交流耦合，
所述输出信号的频率越高，则所述第一反馈部与所述耦合部一起越使施加于所述运算放大器的反相输入端子的电位相对于所述输出信号降低，
所述第二反馈部生成比所述输出信号的电位低的规定的电位，并且经由所述耦合部将所述规定的电位施加于所述运算放大器的反相输入端子。
2.根据权利要求1所述的放大电路，其中，
所述耦合部为连接于所述第二反馈部与所述运算放大器的反相输入端子之间的电容元件，
所述第二反馈部包括分压电路，所述分压电路对所述输出信号进行分压来生成所述规定的电位。
3.根据权利要求2所述的放大电路，其中，
所述第一反馈部具有连接于所述运算放大器的输出端子与所述反相输入端子之间的第一阻抗元件，
所述分压电路包括：
第二阻抗元件，经由所述耦合部而并联连接于所述第一阻抗元件；以及
第三阻抗元件，连接于所述第二阻抗元件和所述耦合部的连接点与基准电位之间，其中，所述基准电位成为所述输入信号的基准。
4.根据权利要求3所述的放大电路，其中，
所述第一阻抗元件具有比所述第二阻抗元件高的阻抗值。
5.根据权利要求3或4所述的放大电路，其中，
所述放大电路的增益根据所述第二阻抗元件相对于所述第三阻抗元件的比率而被调整，
所述放大电路的增益衰减的频带根据将所述第一阻抗元件与所述电容元件相乘而得到的值而被调整。
6.根据权利要求3至5中任一项所述的放大电路，其中，
所述第一阻抗元件具有比将所述第二阻抗元件的电阻分量与所述第三阻抗元件的电阻分量相加而得到的值大的电阻分量。
7.根据权利要求1至6中任一项所述的放大电路，其中，
所述耦合部为陶瓷电容器。
8.一种测定装置，包括：
如权利要求1至7中任一项所述的放大电路；以及
测定部，基于来自所述放大电路的所述输出信号，测定与将所述输入信号输入至所述放大电路的测定对象物相关的物理量。
CN202180083047.7A 2020-12-11 2021-12-03 放大电路和测定装置 Pending CN116848780A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020206343A JP7553342B2 (ja) 2020-12-11 2020-12-11 増幅回路及び測定装置
JP2020-206343 2020-12-11
PCT/JP2021/044410 WO2022124220A1 (ja) 2020-12-11 2021-12-03 増幅回路及び測定装置

Publications (1)

Publication Number Publication Date
CN116848780A true CN116848780A (zh) 2023-10-03

Family

ID=81973234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180083047.7A Pending CN116848780A (zh) 2020-12-11 2021-12-03 放大电路和测定装置

Country Status (7)

Country Link
US (1) US20240027496A1 (zh)
JP (1) JP7553342B2 (zh)
KR (1) KR20230118107A (zh)
CN (1) CN116848780A (zh)
DE (1) DE112021006409T5 (zh)
TW (1) TW202241050A (zh)
WO (1) WO2022124220A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024174189A1 (zh) * 2023-02-23 2024-08-29 深圳市汇顶科技股份有限公司 信号放大电路、触控芯片和电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221005A (ja) * 1988-02-29 1989-09-04 Matsushita Electric Ind Co Ltd 負帰還増幅器
JPH05167359A (ja) * 1991-12-16 1993-07-02 Fujitsu Ltd 交流電圧増幅器
JP3425277B2 (ja) * 1995-08-25 2003-07-14 株式会社東芝 無線受信機
EP1714385A1 (en) 2004-02-09 2006-10-25 Audioasics A/S Digital microphone
DE102007043020A1 (de) 2007-09-11 2009-03-12 Takata-Petri Ag Kinderschutzsystem für einen Kraftfahrzeugsitz
JP2020014302A (ja) 2018-07-17 2020-01-23 パナソニックＩｐマネジメント株式会社 スイッチング電源及びｕｓｂ給電装置
CN109728787A (zh) 2019-01-29 2019-05-07 王齐祥 一种功放电路

Also Published As

Publication number Publication date
US20240027496A1 (en) 2024-01-25
TW202241050A (zh) 2022-10-16
WO2022124220A1 (ja) 2022-06-16
JP2022093186A (ja) 2022-06-23
JP7553342B2 (ja) 2024-09-18
KR20230118107A (ko) 2023-08-10
DE112021006409T5 (de) 2023-10-05

Similar Documents

Publication Publication Date Title
US10591429B2 (en) Control circuit for use with a four terminal sensor, and measurement system including such a control circuit
US9645193B2 (en) Impedance source ranging apparatus and method
CN1364235A (zh) 阻抗检测电路、阻抗检测装置以及阻抗检测方法
US9134191B2 (en) Resistive device comprising a silicon-nanowire-comprising strain gauge and method for optimizing the electrical consumption of such a device
EP2982996A1 (en) Dummy load circuit and charge detection circuit
KR20130034852A (ko) 저전압 강하 레귤레이터
JP2014087065A (ja) アクティブ・シャント電流計及び被測定デバイスを流れる電流の測定方法
US10177569B2 (en) System and method for power supply ripple compensation
CN116848780A (zh) 放大电路和测定装置
CN114594305A (zh) 一种差分式非接触电压传感器
JP2002022786A (ja) インピーダンス検出回路及びインピーダンス検出方法
Morita Noise sources in low dropout (LDO) regulators
JP3501401B2 (ja) インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法
Mustapha et al. Single supply differential capacitive sensor with energy harvester compatibility
JP2002022785A (ja) インピーダンス検出回路及びインピーダンス検出方法
CN114553211A (zh) 输入电路以及测定装置
US20220376663A1 (en) Amplification device
Palmer Audio power amplifier measurements
US9702911B2 (en) Adjustable power sensor
JP2022083398A (ja) 入力回路及び測定装置
Carter Understanding Op amp parameters
Horák et al. Very low noise DC power supply
JP2013044561A (ja) 磁界検出装置
CN112147408A (zh) 自测量电路及其工作方法
Vorob’ev et al. A Software-Hardware Diagnostic System for the Noise Probing of Thermionic Cathodes Based on the National Instruments Data Acquisition System

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination