CN116842885A - 一种逻辑复制中坏pin的预处理方法及装置 - Google Patents

一种逻辑复制中坏pin的预处理方法及装置 Download PDF

Info

Publication number
CN116842885A
CN116842885A CN202310905867.0A CN202310905867A CN116842885A CN 116842885 A CN116842885 A CN 116842885A CN 202310905867 A CN202310905867 A CN 202310905867A CN 116842885 A CN116842885 A CN 116842885A
Authority
CN
China
Prior art keywords
damaged
pin
pins
fpga
replication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310905867.0A
Other languages
English (en)
Inventor
陈凯
肖慧
张吉锋
邵中尉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sierxin Technology Co ltd
Original Assignee
Shanghai Sierxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sierxin Technology Co ltd filed Critical Shanghai Sierxin Technology Co ltd
Priority to CN202310905867.0A priority Critical patent/CN116842885A/zh
Publication of CN116842885A publication Critical patent/CN116842885A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/343—Logical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种逻辑复制中坏pin的预处理方法及装置，包括：获取多个具有复制逻辑模块的FPGA，每个具有复制逻辑模块的FPGA均包括多个引脚；使用边缘检测法对具有复制逻辑模块的FPGA中的引脚进行检测，获取每个具有复制逻辑模块的FPGA中损坏的引脚，并进行记录；根据所有的具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合；对损坏引脚集合进行预处理，以保障具有复制逻辑模块的FPGA的正常运行。本发明能够保证逻辑复制的正常进行，并节约重复处理的时间。

Description

一种逻辑复制中坏pin的预处理方法及装置
技术领域
本发明属于集成电路设计技术领域，具体涉及一种逻辑复制中坏pin的预处理方法及装置。
背景技术
现场可编程门阵列(Field-Programmable Gate Array，FPGA)芯片是目前市场上广泛使用的可编程器件，具有开发周期短和成本低等优点。通过逻辑模块的布局和逻辑模块之间互连线的布线，FPGA芯片可以实现各种各样的应用，因此，在进行FPGA设计的软件流程中，布局和布线是至关重要的步骤。
现有技术中，用户设计中常常存在大量的重复逻辑模块，在原型验证中可以进行逻辑复制操作，即将重复的模块只编译一次，并将编译的结果即比特流复制下载到具有相同拓扑结构和连接关系的同构组网单元中，如此，能够节省了重复模块分别编译带来的时间浪费。在应用过程中，经常发生某些复制逻辑模块中某些引脚(pin)发生损坏，从而造成复制逻辑模块不能使用，造成资源的浪费。
因此，亟需改善现有技术中存在的缺陷。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种逻辑复制中坏pin的预处理方法及装置。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明提供一种逻辑复制中坏pin的预处理方法，包括：
获取多个具有复制逻辑模块的FPGA，每个具有复制逻辑模块的FPGA均包括多个引脚；
使用边缘检测法对具有复制逻辑模块的FPGA中的引脚进行检测，获取每个具有复制逻辑模块的FPGA中损坏的引脚，并进行记录；
根据所有的具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合；
对损坏引脚集合进行预处理，以保障具有复制逻辑模块的FPGA的正常运行。
第二方面，本发明还提供一种逻辑复制中坏pin的预处理装置，包括：
分割模块，用于获取多个具有复制逻辑模块的FPGA，每个具有复制逻辑模块的FPGA均包括多个引脚；
检测模块，用于使用边缘检测法对具有复制逻辑模块的FPGA中的引脚进行检测，获取每个具有复制逻辑模块的FPGA中损坏的引脚，并进行记录；
构建模块，用于根据所有的具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合；
处理模块，用于对损坏引脚集合进行预处理，以保障具有复制逻辑模块的FPGA的正常运行。
本发明的有益效果：
本发明提供的一种逻辑复制中坏pin的预处理方法及装置，用ECO技术对存在坏pin的FPGA上的重复模块全局进行一次性调整，使其原来经过对应坏pin的逻辑信号更改pin脚位置，保证逻辑复制的正常进行，并节约重复处理的时间。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的逻辑复制中坏pin的预处理方法的一种流程图；
图2是本发明实施例提供的逻辑复制中坏pin的预处理方法的另一种流程图；
图3是本发明实施例提供的replication模块的分割的一种示意图；
图4是本发明实施例提供的映射后的FPGA的一种示意图；
图5是本发明实施例提供的获取的最大损坏引脚集合的一种示意图；
图6是本发明实施例提供的引脚分配方式的一种示意图；
图7是本发明实施例提供的重复模块位置的一种示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
请参见图1所示，图1是本发明实施例提供的逻辑复制中坏pin的预处理方法的一种流程图，本发明所提供的一种逻辑复制中坏pin的预处理方法，包括：
S101、获取多个具有复制逻辑模块的FPGA，每个具有复制逻辑模块的FPGA均包括多个引脚。
S102、使用边缘检测法对具有复制逻辑模块的FPGA中的引脚进行检测，获取每个具有复制逻辑模块的FPGA中损坏的引脚，并进行记录。
S103、根据所有的具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合。
S104、对损坏引脚集合进行预处理，以保障所述具有复制逻辑模块的FPGA的正常运行。
在本发明的一种可选地实施例中，获取所有的具有复制逻辑模块的FPGA中的引脚，构建引脚集合sum{pin_1,pin_2,…,pin_n}；其中，所有的具有复制逻辑模块的FPGA中的引脚的排布与数量相同，pin_n为第n个引脚；
利用边缘检测法依次检测所述具有复制逻辑模块的FPGA中损坏的引脚，获取不同的所述具有复制逻辑模块的FPGA中损坏的引脚的数量；将所有的所述具有复制逻辑模块的FPGA中损坏的引脚进行并集D1∪D2∪D3∪…∪Dm，构建损坏引脚集合D{pin_1,pin_2,…,pin_s}；其中，Dm为第m个具有复制逻辑模块的FPGA中损坏的引脚，pin_s为第s个损坏的引脚。
在本发明的一种可选地实施例中，对损坏引脚集合进行预处理，包括：
获取损坏引脚集合的补集，计算所述引脚集合与所述损坏引脚集合的补集的交集，得到有效的引脚集合R{pin_1,pin_2,…,pin_z}；其中，pin_z为第z个有效的引脚；
根据有效的引脚集合，依次配置具有复制逻辑模块的FPGA中的引脚。
在本发明的一种可选地实施例中，根据所有的具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合，包括：
获取具有复制逻辑设计FPGA的引脚；
利用边缘检测法依次检测具有复制逻辑模块的FPGA中损坏的引脚，将所有的具有复制逻辑模块的FPGA中出现频率最高的损坏的引脚移入到损坏引脚集合D，读取包括该损坏的引脚的第一具有复制逻辑模块的FPGA；并根据出现频率最高的损坏的引脚的数量K，以及包括该损坏的引脚的所述具有复制逻辑模块的FPGA的FPGA数量M，计算目标函数T＝M*K；
将第一具有复制逻辑模块的FPGA中出现频率最高的损坏的引脚移入到损坏引脚集合D，并读取包括该损坏的引脚的第二具有复制逻辑模块的FPGA，并计算目标函数T；
将第二具有复制逻辑模块的FPGA中，出现频率最高的损坏的引脚移入到损坏引脚集合D，直至没有公共损坏的引脚，获取对应的最大目标函数Tmax，以及对应的最大的损坏引脚的数量Kmax和最大的复制逻辑数量Mmax。
在本发明的一种可选地实施例中，对损坏引脚集合进行预处理，包括：
对最大的具有复制逻辑模块的FPGA数量Mmax的公共的最大的损坏引脚的数量Kmax进行统一处理，其他的具有复制逻辑模块的FPGA中的损坏的引脚进行全局处理。
在本发明的一种可选地实施例中，统一处理和全局处理均使用工程变更命令进行处理。
在本发明的一种可选地实施例中，针对FPGA芯片在焊接时，容易出现开路、短路、或者元器件错误等一系列问题；同时，错误的使用、元器件老化都会降低FPGA芯片的使用年限，一旦用户设计进行上板调试时，就会出现设计输出结果不正确，严重影响测试准确性和效率。
现有技术中，针对FPGA芯片引脚不能使用的问题，采用边界扫描技术(BST)，其核心思想是通过在芯片的管脚和内部逻辑间增加由移位寄存器构成的边界扫描单元，来实现对芯片管脚状态的串行读取，从而可对芯片进行板级、系统级的标准测试，其出现克服了数字电路板测试的技术障碍，提供了一个较为标准的、完整的测试方法，但测试过程中，一般都要综合权衡设计复杂性和测试性改善两个因素，如何实现两者的折中，具有较大的难度，且用户设计较大，FPGA电路板数量较大时，需对每个FPGA芯片进行边界扫描检测，容易造成误判，灵活性较差。
本实施例中提出一种逻辑复制中坏pin的预处理方法，能能够较好的减少用户测试时的复杂度，快速提高验证效率；能较好的减少用户测试时的复杂度，快速提高验证效率。首先，用户在导入RTL或者网表文件后，获取用户整个设计，以该设计中存在的具有复制逻辑模块的FPGA分割用户设计；其次，利用边缘检测法检测FPGA所有损坏引脚编号，并记录下来，找出所有损坏引脚的最大集合。最后，在插入引脚约束时，根据已知的损坏引脚最大集合，自动的规避这些损坏引脚。然后配置约束，布局布线，将生成配置文件烧录到FPGA硬件上；请参见图2所示，图2是本发明实施例提供的逻辑复制中坏pin的预处理方法的另一种流程图，其具体流程为：
S201、用户导入RTL设计或者网表文件；S202、将用户设计分割，即replication模块的分割，请参见图3所示，图3是本发明实施例提供的replication模块的分割的一种示意图，用户综合成的网表中的复制模块，如M1->p(1，1)，p(1，2)、M2->p(2，1)，p(2，2)、M3->p(3，1)，p(3，2)、M4->p(4，1)，p(4，2)；S203、分割后的设计烧录到FPGA中；当用户逻辑较大，单个FPGA芯片无法满足设计需要时，必须将设计分割，另外，由于逻辑复制可以在减少分割电路中边缘数量方面非常有效，故大多数分割采用逻辑复制的方式分割设计；分配管脚时，通过本发明方式获取有效引脚后，避免FPGA芯片引脚损坏带来重新分割的问题；将生成设计的配置文件烧录到FPGA上，验证设计正确性。
具体地，损坏的引脚的获取过程为：
获取所有具有复制逻辑模块的FPGA引脚，构建引脚集合sum{pin_1,pin_2,…,pin_n}；其中，所有的所述具有复制逻辑模块的FPGA中的引脚的排布与数量完全相同，pin_n为第n个引脚；
利用边缘检测法依次检测所述复制逻辑中损坏的引脚，获取不同的所述复制逻辑中损坏的引脚的数量；将所有的所述复制逻辑中损坏的引脚进行并集D1∪D2∪D3∪…∪Dm，构建损坏引脚集合D{pin_1,pin_2,…,pin_s}；其中，Dm为第m个具有复制逻辑模块的FPGA中损坏的引脚，pin_s为第s个损坏的引脚。
获取所述损坏引脚集合的补集，计算所述引脚集合与所述损坏引脚集合的补集的交集，得到有效的引脚集合R{pin_1,pin_2,…,pin_z}；其中，pin_z为第z个有效的引脚；
根据所述有效的引脚集合，依次配置所述具有复制逻辑模块的FPGA中的引脚；可选地，以赛灵思为例，通过{set_property PACKAGE_PIN pin_10[get_ports signal]}进行配置。
请参见图4～图6所示，图4是本发明实施例提供的映射后的FPGA的一种示意图，图5是本发明实施例提供的获取的最大损坏引脚集合的一种示意图，图6是本发明实施例提供的引脚分配方式的一种示意图，对应的M1、M2、M3、M4及其子模块所映射的FPGA1，FPGA2、FPGA4、FPGA3内设计结构；其中，将所有FPGA上的损坏引脚记录下，总的引脚sum{pin_1,pin_2,pin_3,pin_4,pin_5,pin_6,pin_7,pin_8}，损坏引脚D{pin_1,pin_2,pin_4,pin_6}，得出有效引脚集合R{pin_3,pin_5,pin_7,pin_8}，Assign IO时，按照顺序设计约束，分配引脚；在获取损坏引脚的集合后，Assign io阶段，移除损坏的四个引脚。然后再次通过set_property PACKAGE_PIN pin_10[get_ports signal]设置引脚约束。
综上所述，随着用户设计规模持续增长，伴随而来模块化及复杂化，模块复用在设计中较为常见，其大大减少了用户的开发时间，同时对后续分割布局布线、烧录FPGA，带来了便捷性。另外，逻辑复制在不仅可以减少互联数量，而且在器件管脚受限的情况下，可提高逻辑模块的利用率。所以，一般情况下，用户设计都大量存在逻辑设计复用的情况，在分割时，也会采用逻辑复制的方式去分割。这对纠错、排查错误，以及统一复制逻辑的时序具有极大的帮助。另外，一旦设计、FPGA硬件出现缺陷时，通过复制逻辑模块化的分割，往往可快速定位问题找到原因，规避时也较为快速。因此，用户RTL或者网表设计进行验证时，以逻辑复制的方式，进行分割，放入到各个FPGA中，来验证设计的正确性。
而本实施例提供的获取损坏的引脚的方法，可避免布局布线后的配置文件正确性，有效避免了引脚损坏带来的验证问题。
在本发明的一种可选地实施例中，请参见图7所示，图7是本发明实施例提供的重复模块位置的一种示意图，用户设计中常常存在大量的重复模块，在原型验证中可以进行逻辑复制操作，即将重复的模块只编译一次，并将编译的结果即比特流复制下载到具有相同拓扑结构和连接关系的同构组网单元中，如此做的好处是节省了了重复模块分别编译带来的时间浪费。
在对重复模块进行布局布线的最后流程阶段，发现有些FPGA芯片的某些pin脚存在损坏而不能使用，导致逻辑复制操作无法进行，需要重新对所有重复模块进行重新编译和pin脚的重新匹配，浪费了大量的时间。
在应用过程在，经常发生组网单元中的逻辑模块的某些pin脚因损坏而不能使用的情况。现有技术的常规做法是针对单个逻辑模块的坏pin做ECO处理，生成不同的比特流文件下载到有坏pin的逻辑单元中，该种处理方法需要对有坏pin的每个逻辑器件操作，工作量较大。其中，ECO技术在IC设计中指的是“工程变更命令(Engineering Change Order)”技术，也被称为“布局修订(Layout Revision)”技术。它是一种在设计流程中进行设计修订的技术，可以在不重新设计电路的情况下，对电路进行修改或调整。ECO技术的主要目的是减少设计周期和成本，同时提高设计的灵活性和可靠性，也可以用于解决设计中的各种问题，例如电路性能不佳、布局不合理、电源噪声等。
针对上述问题，本实施例提供一种逻辑复制中坏pin的预处理方法，利用算法求出M个FPGA的公共K个坏pin的最大值，进行统一ECO处理，其他FPGA和其他坏pin则ECO全局处理，以此来节省处理时间。
首先、统计组网中有坏pin的逻辑单元个数；然后、统计逻辑单元中坏pin的引脚编号，找到最大公共子集，利用ECO技术替换比特流文件中公共子集中的所有引脚编号，不在最大公共子集中的坏pin全局处理，生成新的比特流文件，下载到重复模块所在的逻辑单元中。
具体地，假设有N个replication的组网单元，即每个这样的单元都具有相同的资源、拓扑结构和对外连接关系，假设每个单元的所有pin脚都是完好的情况下，那么只需要一份bit，分别下载到每个这样的组网单元中，即完成了逻辑复制；需要根据各个组网单元的pin脚损坏情况使用ECO手段修改bit，使得修改的bit能够覆盖所有组网单元损坏的pin引脚，在这种情况下，则需要求所有组网单元坏pin的并集，F1UF2UF3UF4，bit对每个组网单元的{pin1，pin2，pin3，pin6，pin7，pin8，pin9}都要做修改，最后下载到每个组网单元中。
但是，求并集的方法虽然简单，但是却会引起修改范围的扩大，比如F4只有pin7损坏，其他6个pin脚本来是不需要修改的，对于其他没有坏pin的FPGA则本来根本不需要修改。
如果换一种思路，先求F1、F2、F3和F4的交集，存在一些损坏的pin是能够统一修改的，还存在一些损坏的pin是单独修改的；具体为：
获取损坏引脚的过程包括：
获取所有的所述具有复制逻辑模块的FPGA中的引脚；
利用边缘检测法依次检测所述具有复制逻辑模块的FPGA中损坏的引脚，将所有的所述具有复制逻辑模块的FPGA中出现频率最高的损坏的引脚移入到损坏引脚集合D，读取包括该损坏的引脚的第一具有复制逻辑模块的FPGA；并根据出现频率最高的损坏的引脚的数量K，以及包括该损坏的引脚的所述具有复制逻辑模块的FPGA的数量M，计算目标函数T＝M*K；
将所述第一具有复制逻辑模块的FPGA中出现频率最高的损坏的引脚移入到损坏引脚集合D，并读取包括该损坏的引脚的第二具有复制逻辑模块的FPGA，并计算目标函数T；
将所述第二具有复制逻辑模块的FPGA中出现频率最高的损坏的引脚移入到损坏引脚集合D，直至没有公共损坏的引脚，获取对应的最大目标函数Tmax，以及对应的最大的损坏引脚的数量Kmax和最大的具有复制逻辑模块的FPGA数量Mmax；
对最大的具有复制逻辑模块的FPGA数量Mmax的公共的最大的损坏引脚的数量Kmax进行统一处理，其他的具有复制逻辑模块的FPGA中的损坏的引脚进行全局处理。
综上所述，本实施例中利用ECO技术对存在坏pin的FPGA上的重复模块全局进行一次性调整，使其原来经过对应坏pin的逻辑信号更改pin脚位置，保证逻辑复制的正常进行，并节约重复处理的时间。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种逻辑复制中坏pin的预处理方法，其特征在于，包括：
获取多个具有复制逻辑模块的FPGA，每个所述具有复制逻辑模块的FPGA均包括多个引脚；
使用边缘检测法对所述具有复制逻辑模块的FPGA中的引脚进行检测，获取每个所述具有复制逻辑模块的FPGA中损坏的引脚，并进行记录；
根据所有的所述具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合；
对所述损坏引脚集合进行预处理，以保障所述具有复制逻辑模块的FPGA的正常运行。
2.根据权利要求1所述的逻辑复制中坏pin的预处理方法，其特征在于，所述根据所有的所述具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合，包括：
获取所有的所述具有复制逻辑模块的FPGA中的引脚，构建引脚集合sum{pin_1,pin_2,…,pin_n}；其中，所有的所述具有复制逻辑模块的FPGA中的引脚的排布与数量相同，pin_n为第n个引脚；
利用边缘检测法依次检测所述具有复制逻辑模块的FPGA中损坏的引脚，获取不同的所述具有复制逻辑模块的FPGA中损坏的引脚的数量；将所有的所述具有复制逻辑模块的FPGA中损坏的引脚进行并集D1∪D2∪D3∪…∪Dm，构建损坏引脚集合D{pin_1,pin_2,…,pin_s}；其中，Dm为第m个具有复制逻辑模块的FPGA中损坏的引脚，pin_s为第s个损坏的引脚。
3.根据权利要求2所述的逻辑复制中坏pin的预处理方法，其特征在于，所述对所述损坏引脚集合进行预处理，包括：
获取所述损坏引脚集合的补集，计算所述引脚集合与所述损坏引脚集合的补集的交集，得到有效的引脚集合R{pin_1,pin_2,…,pin_z}；其中，pin_z为第z个有效的引脚；
根据所述有效的引脚集合，依次配置所述具有复制逻辑模块的FPGA中的引脚。
4.根据权利要求1所述的逻辑复制中坏pin的预处理方法，其特征在于，所述根据所有的所述具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合，包括：
获取所有的所述具有复制逻辑模块的FPGA中的引脚；
利用边缘检测法依次检测所述具有复制逻辑模块的FPGA中损坏的引脚，将所有的所述具有复制逻辑模块的FPGA中出现频率最高的损坏的引脚移入到损坏引脚集合D，读取包括该损坏的引脚的第一具有复制逻辑模块的FPGA；并根据出现频率最高的损坏的引脚的数量K，以及包括该损坏的引脚的所述具有复制逻辑模块的FPGA的数量M，计算目标函数T＝M*K；
将所述第一具有复制逻辑模块的FPGA中出现频率最高的损坏的引脚移入到损坏引脚集合D，并读取包括该损坏的引脚的第二具有复制逻辑模块的FPGA，并计算目标函数T；
将所述第二具有复制逻辑模块的FPGA中出现频率最高的损坏的引脚移入到损坏引脚集合D，直至没有公共损坏的引脚，获取对应的最大目标函数Tmax，以及对应的最大的损坏引脚的数量Kmax和最大的具有复制逻辑模块的FPGA数量Mmax。
5.根据权利要求4所述的逻辑复制中坏pin的预处理方法，其特征在于，所述对所述损坏引脚集合进行预处理，包括：
对最大的具有复制逻辑模块的FPGA数量Mmax的公共的最大的损坏引脚的数量Kmax进行统一处理，其他的具有复制逻辑模块的FPGA中的损坏的引脚进行全局处理。
6.根据权利要求1所述的逻辑复制中坏pin的预处理方法，其特征在于，所述统一处理和所述全局处理均使用工程变更命令进行处理。
7.一种逻辑复制中坏pin的预处理装置，其特征在于，包括：
分割模块，用于获取多个具有复制逻辑模块的FPGA，每个所述具有复制逻辑模块的FPGA均包括多个引脚；
检测模块，用于使用边缘检测法对所述具有复制逻辑模块的FPGA中的引脚进行检测，获取每个所述具有复制逻辑模块的FPGA中损坏的引脚，并进行记录；
构建模块，用于根据所有的所述具有复制逻辑模块的FPGA中损坏的引脚，构建损坏引脚集合；
处理模块，用于对所述损坏引脚集合进行预处理，以保障所述具有复制逻辑模块的FPGA的正常运行。
CN202310905867.0A 2023-07-21 2023-07-21 一种逻辑复制中坏pin的预处理方法及装置 Pending CN116842885A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310905867.0A CN116842885A (zh) 2023-07-21 2023-07-21 一种逻辑复制中坏pin的预处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310905867.0A CN116842885A (zh) 2023-07-21 2023-07-21 一种逻辑复制中坏pin的预处理方法及装置

Publications (1)

Publication Number Publication Date
CN116842885A true CN116842885A (zh) 2023-10-03

Family

ID=88159979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310905867.0A Pending CN116842885A (zh) 2023-07-21 2023-07-21 一种逻辑复制中坏pin的预处理方法及装置

Country Status (1)

Country Link
CN (1) CN116842885A (zh)

Similar Documents

Publication Publication Date Title
CN108830008B (zh) 一种标准单元库全模型的测试方法及测试系统
US7529655B2 (en) Program product for defining and recording minimum and maximum event counts of a simulation utilizing a high level language
US7480878B2 (en) Method and system for layout versus schematic validation of integrated circuit designs
US5754454A (en) Method for determining functional equivalence between design models
US8255845B2 (en) System and method for generating flat layout
US5719783A (en) Method and apparatus for performing timing analysis on a circuit design
US7966598B2 (en) Top level hierarchy wiring via 1×N compiler
CN101539958B (zh) 一种标准单元库和集成电路的设计方法和装置
CN1521830A (zh) 集成电路设计、验证与测试一体化的技术方法
US8719752B1 (en) Hierarchical crosstalk noise analysis model generation
CN110046394B (zh) 集成电路网表生成方法、装置、计算机设备及存储介质
US20130139119A1 (en) Partitioning and scheduling uniform operator logic trees for hardware accelerators
US7216318B1 (en) Method and system for false path analysis
CN114169271A (zh) 使用静态检查器结果对证伪的功率感知形式属性进行自动调试
US7107200B1 (en) Method and apparatus for predicting clock skew for incomplete integrated circuit design
US7979262B1 (en) Method for verifying connectivity of electrical circuit components
US20060122818A1 (en) Method, system and program product for defining and recording threshold-qualified count events of a simulation by testcases
CN112464609B (zh) 一种集成电路相对位置布局优化方法、装置及存储介质
US7890902B1 (en) Methods and apparatus for merging coverage for multiple verification and design scenarios
CN116842885A (zh) 一种逻辑复制中坏pin的预处理方法及装置
CN117892664A (zh) SoC混合信号验证装置及验证方法
Cong et al. Global clustering-based performance-driven circuit partitioning
US20050120318A1 (en) Apparatus and method for designing semiconductor integrated circuit
CN101963943A (zh) 寻找fpga配置文件与clb块配置资源的映射方法
WO2009070177A1 (en) System and method for generating flat layout

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination