CN116841370A - 电源电压的调整方法及装置、存储介质、电子设备 - Google Patents
电源电压的调整方法及装置、存储介质、电子设备 Download PDFInfo
- Publication number
- CN116841370A CN116841370A CN202310798519.8A CN202310798519A CN116841370A CN 116841370 A CN116841370 A CN 116841370A CN 202310798519 A CN202310798519 A CN 202310798519A CN 116841370 A CN116841370 A CN 116841370A
- Authority
- CN
- China
- Prior art keywords
- fpga
- power supply
- voltage
- dcdc
- working voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000001133 acceleration Effects 0.000 claims abstract description 14
- 238000004590 computer program Methods 0.000 claims description 16
- 230000000694 effects Effects 0.000 abstract description 4
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 abstract 3
- 230000002093 peripheral effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 3
- 102100037069 Doublecortin domain-containing protein 1 Human genes 0.000 description 2
- 102100037070 Doublecortin domain-containing protein 2 Human genes 0.000 description 2
- 101000954712 Homo sapiens Doublecortin domain-containing protein 1 Proteins 0.000 description 2
- 101000954709 Homo sapiens Doublecortin domain-containing protein 2 Proteins 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本申请实施例提供了一种电源电压的调整方法及装置、存储介质、电子设备，其中，该方法包括：通过复杂可编程逻辑器件CPLD从现场可编程门阵列FPGA加速卡的带电可擦可编程只读存储器EEPROM中获取所述FPGA加速卡中的FPGA的版本信息；根据所述FPGA的版本信息确定所述FPGA对应的第一指定工作电压集合；将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合，其中，所述DCDC电源集合用于对所述FPGA供电，所述第一指定工作电压集合中的每个电压与所述DCDC电源集合中的每个DCDC电源存在一一对应关系。通过本申请，解决了无法自适应配置FPGA加速卡中的FPGA的工作电压的问题，进而达到了可以自适应配置FPGA加速卡中的FPGA的工作电压的效果。
Description
技术领域
本申请实施例涉及计算机领域，具体而言，涉及一种电源电压的调整方法及装置、存储介质、电子设备。
背景技术
现场可编程门阵列(Field Programmable Gate Array，简称为FPGA)具有可定制性、低延迟和高性能功耗比，所以FPGA加速卡用于机器学习推理、图像语音识别、大数据分析、存储虚拟化等，通常部署到机房或者数据中心的服务器中为用户带来更先进的AI计算加速解决方案。FPGA加速卡所需要的电源种类较多(即FPGA加速卡需要同时在多种不同的电压下工作)，不同的电源需要满足一定的上电时序要求，且不同版本的FPGA以及不同应用场景下的FPGA需要的工作电压是不一样的，进而会要求同一电源输出不同的电压值，以满足FPGA改变工作电压的需求，而按照目前市面上的DCDC电源，同一电源如果要输出不同电压值，则需要手动重新配置DCDC芯片的外围电路。
目前，FPGA加速卡上的FPGA通常在以下两种情况下会要求某一项电源输出不同电压：(1)加速卡上主芯片FPGA版本不同，但是PIN TO PIN；(2)加速卡在不同应用场景中，某一项电源要求电压不同。
针对以上两种情况，现有的技术一般是手动重新配置直流转直流(DirectCurrent-Direct Current，简称为DCDC)电源的外围电路，即根据实际情况，Rework DCDC的外围电路，满足FPGA的供电要求。如下举例说明，如图1是常见DCDC芯片框图架构，引脚主要包括输入VIN、输出VOUT、使能EN、电源OK(PGOOD)、软启动设置(SS)以及设置输出电压的Feedback(FB)，FB引脚通过两个电阻R1、R2配置确定输出电压。当输出电压需要改变的时候，连接FB引脚的配置电阻R1、R2需要Rework改变阻值。
但通过上述方式修改电源电压实际操作起来比较麻烦，并且当批量部署的加速卡需要对FPGA的某项供电电源配置改变时，如果通过手动Rework改变，工作量巨大，而且不能随时切换电压，不便于管理。
针对相关技术中，无法自适应配置FPGA加速卡中的FPGA的工作电压的问题，目前尚未提出有效的解决方案。
因此，有必要对相关技术予以改良以克服相关技术中的所述缺陷。
发明内容
本申请实施例提供了一种电源电压的调整方法及装置、存储介质、电子设备，以至少解决无法自适应配置FPGA加速卡中的FPGA的工作电压的问题。
根据本申请的一个实施例，提供了一种电源电压的调整方法，包括：通过复杂可编程逻辑器件CPLD从现场可编程门阵列FPGA加速卡的带电可擦可编程只读存储器EEPROM中获取所述FPGA加速卡中的FPGA的版本信息；根据所述FPGA的版本信息确定所述FPGA对应的第一指定工作电压集合；将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合，其中，所述DCDC电源集合用于对所述FPGA供电，所述第一指定工作电压集合中的每个电压与所述DCDC电源集合中的每个DCDC电源存在一一对应关系。
在一个示例性实施例中，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合，包括：通过以下方式调整所述DCDC电源集合中第i个DCDC电源的输出电压，以将所述DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合：根据所述第一指定工作电压集合中的第i个指定工作电压确定电压调整信号；通过所述CPLD将所述电压调整信号发送至电压控制器，并指示所述电压控制器根据所述电压调整信号配置所述第i个DCDC电源对应的反馈FB电路，其中，所述FB电路用于设置DCDC的输出电压。
在一个示例性实施例中，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合之后，所述方法还包括：根据所述FPGA的版本信息确定所述FPGA的供电要求，其中，所述供电要求包括所述FPGA接收所述第一指定工作电压中每个工作电压对应的电压信号的时间要求；根据所述时间要求为所述DCDC电源集合中每个DCDC电源供电，以使所述DCDC电源集合根据所述时间要求为所述FPGA提供所述第一指定工作电压集合。
在一个示例性实施例中，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合之后，所述方法还包括：在通过所述CPLD确定所述FPGA的工作模式发生变化的情况下，确定所述FPGA在当前工作模式下对应的第二指定工作电压集合；将直流转直流DCDC电源集合对应的输出电压集合调整为所述第二指定工作电压集合。
在一个示例性实施例中，确定所述FPGA在当前工作模式下对应的第二指定工作电压集合，包括：从所述EEPROM中获取第一表格，其中，所述第一表格中具有所述FPGA在不同工作模式下对应的指定工作电压集合；从所述第一表格中确定所述FPGA在所述当前工作模式下对应的第二指定工作电压集合。
在一个示例性实施例中，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合之后，所述方法还包括：通过模数转换器ADC获取所述DCDC电源集合中第i个DCDC电源的输出电压；确定所述第i个DCDC电源的输出电压与所述第一指定工作电压集合中对应的第i个指定工作电压的第一差值；在所述第一差值大于预设阈值的情况下，再次基于第i个指定工作电压调整所述第i个DCDC电源的输出电压；确定调整后的所述第i个DCDC电源的输出电压与所述第i个指定工作电压的第二差值；在所述第二差值大于所述预设阈值的情况下，通过所述CPLD向服务器发送警告信息，其中，所述警告信息用于指示所述第i个DCDC电源对应的FB电路故障，所述FB电路用于设置DCDC的输出电压。
在一个示例性实施例中，根据所述FPGA的版本信息确定所述FPGA对应的第一指定工作电压集合，包括：从所述EEPROM中获取第二表格，并从所述第二表格中获取所述FPGA在对应版本下的第一指定工作电压集合，其中，所述第二表格中具有不同版本的FPGA对应的指定工作电压集合；或者通过所述CPLD将所述版本信息发送至服务器，并获取所述服务器发送的所述第一指定工作电压集合。
根据本申请的另一个实施例，提供了一种电源电压的调整装置，包括：获取模块，用于通过复杂可编程逻辑器件CPLD从现场可编程门阵列FPGA加速卡的带电可擦可编程只读存储器EEPROM中获取所述FPGA加速卡中的FPGA的版本信息；确定模块，用于根据所述FPGA的版本信息确定所述FPGA对应的第一指定工作电压集合；调整模块，用于将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合，其中，所述DCDC电源集合用于对所述FPGA供电，所述第一指定工作电压集合中的每个电压与所述DCDC电源集合中的每个DCDC电源存在一一对应关系。
根据本申请的又一个实施例，还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本申请的又一个实施例，还提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
通过本申请，由于可以通过CPLD从FPGA加速卡的EEPROM中获取FPGA加速卡中的FPGA的版本信息，并根据FPGA的版本信息确定FPGA对应的第一指定工作电压集合，进而将DCDC电源集合对应的输出电压集合调整为第一指定工作电压集合，进而无需在FPGA的版本发生改变的情况下，手动重新配置DCDC芯片的外围电路以修改FPGA的供电电压，因此，解决了现有技术中无法自适应配置FPGA加速卡中的FPGA的工作电压的问题，进而达到了可以自适应配置FPGA加速卡中的FPGA的工作电压的效果。
附图说明
图1是一种DCDC芯片框架图；
图2是本申请实施例的一种电源电压的调整方法的移动终端的硬件结构框图；
图3是根据本申请实施例的一种电源电压的调整方法的流程图；
图4是根据本申请实施例的一种FPGA加速卡的结构框图；
图5是根据本申请实施例的一种DCDC电源的外围反馈电路的结构框图；
图6是根据本申请实施例的一种电源电压的调整方法的整体流程图；
图7是根据本申请实施例的一种电源电压的调整装置的结构框图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本申请的实施例。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本申请实施例中所提供的方法实施例可以在移动终端、计算机终端或者类似的运算装置中执行。以运行在移动终端上为例，图2是本申请实施例的一种电源电压的调整方法的移动终端的硬件结构框图。如图2所示，移动终端可以包括一个或多个(图2中仅示出一个)处理器202(处理器202可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器204，其中，上述移动终端还可以包括用于通信功能的传输设备206以及输入输出设备208。本领域普通技术人员可以理解，图2所示的结构仅为示意，其并不对上述移动终端的结构造成限定。例如，移动终端还可包括比图2中所示更多或者更少的组件，或者具有与图2所示不同的配置。
存储器204可用于存储计算机程序，例如，应用软件的软件程序以及模块，如本申请实施例中的电源电压的调整方法对应的计算机程序，处理器202通过运行存储在存储器204内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器204可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器204可进一步包括相对于处理器202远程设置的存储器，这些远程存储器可以通过网络连接至移动终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输设备206用于经由一个网络接收或者发送数据。上述的网络具体实例可包括移动终端的通信供应商提供的无线网络。在一个实例中，传输设备206包括一个网络适配器(Network Interface Controller，简称为NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输设备206可以为射频(Radio Frequency，简称为RF)模块，其用于通过无线方式与互联网进行通讯。
在本实施例中提供了一种运行于上述移动终端的方法，图3是根据本申请实施例的一种电源电压的调整方法的流程图，如图3所示，该流程包括如下步骤：
步骤S302，通过复杂可编程逻辑器件(Complex Programmable Logic Device，简称为CPLD)从现场可编程门阵列FPGA加速卡的带电可擦可编程只读存储器(ElectricallyErasable Programmable read only memory，简称为EEPROM)中获取所述FPGA加速卡中的FPGA的版本信息；
作为一种可选的示例，图4示意出了一种FPGA加速卡的基本框架图，该FPGA加速卡是X16 PCIe卡，支持4路DDR4/DDR5、2路四通道可插拔光模块连接器(Quad Small Form-factor Pluggable，检测为QSFP)，CPLD控制管理电源，同时充当加速卡的基板管理控制器(base-board management controller，简称为BMC)功能，管理监控整板功耗、温度、报警等信息，同时与主机Host端(即服务器端)的BMC通过SMBUS通信。
需要说明的是，FPGA加速卡通常插在服务器的PCIe卡槽上工作，供电电源主要来自PCIe金手指。当服务器在待机状态或者刚开机的时候，金手指上只提供电源P3V3_STBY，此时FPGA的加速卡CPLD上电，CPLD可以通过金手指的SMBus和服务器的BMC通信，CPLD可以读取EEPROM中的信息。其中，EEPROM中包含板卡相关信息，如SN、QN、主芯片FPGA版本等相关信息。
需要说明的是，CPLD通过I2C从EEPROM中获取FPGA的版本信息，从而确定FPGA的第一指定工作电压集合。当服务器上电完成，金手指的P12V也上电完成，此时CPLD控制各种DCDC电源按照规定时序与电压上电。
步骤S304，根据所述FPGA的版本信息确定所述FPGA对应的第一指定工作电压集合；
作为一种可选的示例，FPGA对应的第一指定工作电压集合包括10个不同的工作电压。即FPGA在工作的时候，同时需要这10种工作电压。由于FPGA需要10个不同的工作电压，进而就对应10个DCDC电源给FPGA供电。
在一个示例性的实施例中，上述步骤S304可以通过以下方式一或者方式二实现：
方式一：从所述EEPROM中获取第二表格，并从所述第二表格中获取所述FPGA在对应版本下的第一指定工作电压集合，其中，所述第二表格中具有不同版本的FPGA对应的指定工作电压集合；
在本实施例中，可以将不同版本的FPGA对应的指定工作电压集合存储在FPGA加速卡的EEPROM中，进而CPLD可以快速获取第一指定工作电压集合，进而迅速的为FPGA设置工作电压。
方式二：通过所述CPLD将所述版本信息发送至服务器，并获取所述服务器发送的所述第一指定工作电压集合。
在本实施例中，由于CPLD充当了加速卡的BMC功能，即可以通过金手指的SMBus和服务器的BMC通信，进而将不同版本的FPGA对应的指定工作电压集合存储在服务器中，可以节约FPGA加速卡的EEPROM的存储空间。
步骤S306，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合，其中，所述DCDC电源集合用于对所述FPGA供电，所述第一指定工作电压集合中的每个电压与所述DCDC电源集合中的每个DCDC电源存在一一对应关系。
通过上述步骤，CPLD从FPGA加速卡的EEPROM中获取FPGA加速卡中的FPGA的版本信息，并根据FPGA的版本信息确定FPGA对应的第一指定工作电压集合，进而将DCDC电源集合对应的输出电压集合调整为第一指定工作电压集合，进而无需在FPGA的版本发生改变的情况下，手动重新配置DCDC芯片的外围电路以修改FPGA的供电电压，因此，解决了现有技术中无法自适应配置FPGA加速卡中的FPGA的工作电压的问题，进而达到了可以自适应配置FPGA加速卡中的FPGA的工作电压的效果。
其中，上述步骤的执行主体可以为CPLD等，但不限于此。
在一个示例性的实例中，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合，可以通过以下步骤S11实现：
步骤S11：通过以下方式调整所述DCDC电源集合中第i个DCDC电源的输出电压，以将所述DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合：
根据所述第一指定工作电压集合中的第i个指定工作电压确定电压调整信号；通过所述CPLD将所述电压调整信号发送至电压控制器，并指示所述电压控制器根据所述电压调整信号配置所述第i个DCDC电源对应的反馈FB电路，其中，所述FB电路用于设置DCDC的输出电压。
作为一种可选的示例，电压控制器可以为一种MOS管。
为了更好的理解，图5示意出了CPLD自适应配置DCDC电源的输出电压的示意图，首先CPLD读取EEPROM中相关信息，确认FPGA不同版本正常工作时的电压信息，然后CPLD输出电压调整信号驱动MOS管配置DCDC的反馈FB电路，使得FB电路改变DCDC电源的输出电压。
进而在本实施例中，采用上述技术方案，可以根据FPGA的版本信息自适应调节DCDC电源的输出电压，进而无需手动Rework电源芯片的外围电路。
在一个示例性的实施例中，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合之后，包括以下步骤S21-S22：
步骤S21：根据所述FPGA的版本信息确定所述FPGA的供电要求，其中，所述供电要求包括所述FPGA接收所述第一指定工作电压中每个工作电压对应的电压信号的时间要求；
步骤S22：根据所述时间要求为所述DCDC电源集合中每个DCDC电源供电，以使所述DCDC电源集合根据所述时间要求为所述FPGA提供所述第一指定工作电压集合。
作为一种可选的示例，可以根据FPGA的版本信息从EEPROM中确定所述FPGA的供电要求，还可以从服务器中确定所述FPGA的供电要求。
需要说明的是，假设FPGA的第一指定工作电压集合有10个工作电压(工作电压1，工作电压2..工作电压10)，则FPGA的供电要求可以为先接收工作电压2，再接收工作电压1，…最后接收工作电压10。
进而可以先为DCDC2电源供电，使得DCDC2电源先为FPGA提供工作电压2，再为DCDC1电源供电，使得DCDC1电源接着为FPGA提供工作电压1，…最后为DCDC10电源供电，使得DCDC10电源最后为FPGA提供工作电压10。
在本实施例中，通过上述方式为DCDC电源集合进行供电，可以满足FPGA的工作要求。
在一个示例性的实施例中，在上述步骤S306之后，还具有以下步骤S31-S35：
步骤S31：通过模数转换器(Analog-to-Digital Converter，简称为ADC)获取所述DCDC电源集合中第i个DCDC电源的输出电压；
步骤S32：确定所述第i个DCDC电源的输出电压与所述第一指定工作电压集合中对应的第i个指定工作电压的第一差值；
步骤S33：在所述第一差值大于预设阈值的情况下，再次基于第i个指定工作电压调整所述第i个DCDC电源的输出电压；
步骤S34：确定调整后的所述第i个DCDC电源的输出电压与所述第i个指定工作电压的第二差值；
步骤S35：在所述第二差值大于所述预设阈值的情况下，通过所述CPLD向服务器发送警告信息，其中，所述警告信息用于指示所述第i个DCDC电源对应的FB电路故障，所述FB电路用于设置DCDC的输出电压。
也就是说，在本实施例中，CPLD可以输出电压调整信号驱动MOS管配置DCDC电源的FB电路，DCDC电源会将调整后的输出电压发送至ADC模块，进而CPLD可以从ADC模块中获取DCDC电源的输出电压，确定DCDC电源输出的电压是否满足要求，如果不满足，则再调整一次，如果再次调整后的电压仍然不满足条件，则说明此DCDC电源的FB电路故障，则向服务器发送警告信息。进而采用上述技术方案，可以在DCDC电源的FB电路故障的时候，及时告知服务器，进而服务器可以提示相关工作人员对此DCDC电源进行维修。
在一个示例性的实施例中，在上述步骤S306之后，还具有以下步骤S41-S42：
步骤S41：在通过所述CPLD确定所述FPGA的工作模式发生变化的情况下，确定所述FPGA在当前工作模式下对应的第二指定工作电压集合；
在一个示例性的实施例中，可以从所述EEPROM中获取第一表格，其中，所述第一表格中具有所述FPGA在不同工作模式下对应的指定工作电压集合；进而从所述第一表格中确定所述FPGA在所述当前工作模式下对应的第二指定工作电压集合。
步骤S42：将直流转直流DCDC电源集合对应的输出电压集合调整为所述第二指定工作电压集合。
在本实施例中，通过上述步骤，可以实现在FPGA加速卡由一般应用场景转化到特定应用场景时，自适应的改变DCDC电源的输出电压，无需手动Rework电源芯片的外围电路。
显然，上述所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。为了更好的理解上述方法，以下结合实施例对上述过程进行说明，但不用于限定本发明实施例的技术方案，具体地：
在一个可选的实施例中，图6是根据本申请实施例的一种电源电压的调整方法的整体流程图，具体的，具有如下步骤：
步骤S1：服务器待机；
步骤S2：FPGA加速卡上CPLD上电；
需要说明的是，当服务器在待机状态或者刚开机时，金手指上只提供电源P3V3_STBY，此时FPGA的加速卡CPLD上电。
步骤S3：CPLD通过I2C读取EEPROM信息；
需要说明的是，CPLD可以读取EEPROM中相关信息，确认不同版本的FPGA正常工作时的电压信息。
步骤S4：服务器开机PCIe卡槽P12V上电；
步骤S5：CPLD控制电源Nx配置外围反馈电路；
需要说明的是，CPLD可以输出信号驱动MOS管配置DCDC电源的FB反馈电路，使DCDC可以电源输出FPGA所需的电压。
步骤S6：CPLD控制电源N1、N2...Nn按序上电；
需要说明的是，当服务器上电完成后，金手指的P12V也上电完成，此时CPLD可以控制各种DCDC电源按照规定时序与电压上电。
步骤S7：电源输出电压反馈输入ADC模块；
步骤S8：ADC模块通过I2C与CPLD通信；
步骤S9：CPLD校验输出电压是否满足要求；
需要说明的是，CPLD通过读取ADC模型中DCDC电源的输出电压校验DCDC电源的输出电压是否满足要求；在不满足要求的情况下，CPLD继续调整一次电源Nx配置外围反馈电路，如果仍然不满足，则向服务器发送告警信息。
步骤S10：FPGA加速卡正常工作；
步骤S11：FPGA加速卡某些应用场景反馈CPLD；
步骤S12：CPLD控制电源Nx配置外围反馈电路，并继续执行步骤S7。
需要说明的是，当FPGA加速卡由一般应用场景转化到特定应用场景时，某些DCDC电源需要改变输出电压，进而CPLD需要控制需要改变电压的电源Nx配置外围反馈电路。
需要说明的是，本申请实施例的针对FPGA加速卡进行的一种自适应供电调整的方法，该方法也可用于其他有相同或相近功能的板卡，比如GPU、DPU、ASIIC等加速卡。
本申请带来的有益效果是：(1)FPGA加速卡由一般应用场景转化到特定应用场景时，可以自动控制某些DCDC电源改变输出电压，无需手动Rework电源芯片的外围电路，可以自适应调节输出电压；(2)当FPGA加速卡上的FPGA是PIN TO PIN，但版本不同的时候，也可以自适应调节供电电压。这样方便板卡管理，可以在线识别板卡版本以及当前工作状态，在板卡批量部署以及管理方面更加便捷。
需要说明的是，本申请为FPGA加速卡设置自适应供电模式以及DCDC反馈回路设计，采用EEPROM存储板卡相关信息，CPLD读出EEPROM信息，然后通过调节DCDC反馈回路从而调节输出电压。进而本申请可以通过判断FPGA版本以及应用场景，自适应自动改变DCDC输出电压，无需额外进行其他手动Rework板卡，同时也便于管理板卡。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。
在本实施例中还提供了一种电源电压的调整装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
图7是根据本申请实施例的一种电源电压的调整装置的结构框图，如图7所示，该装置包括：
获取模块72，用于通过复杂可编程逻辑器件CPLD从现场可编程门阵列FPGA加速卡的带电可擦可编程只读存储器EEPROM中获取所述FPGA加速卡中的FPGA的版本信息；
确定模块74，用于根据所述FPGA的版本信息确定所述FPGA对应的第一指定工作电压集合；
调整模块76，用于将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合，其中，所述DCDC电源集合用于对所述FPGA供电，所述第一指定工作电压集合中的每个电压与所述DCDC电源集合中的每个DCDC电源存在一一对应关系。
通过上述装置，CPLD从FPGA加速卡的EEPROM中获取FPGA加速卡中的FPGA的版本信息，并根据FPGA的版本信息确定FPGA对应的第一指定工作电压集合，进而将DCDC电源集合对应的输出电压集合调整为第一指定工作电压集合，进而无需在FPGA的版本发生改变的情况下，手动重新配置DCDC芯片的外围电路以修改FPGA的供电电压，因此，解决了现有技术中无法自适应配置FPGA加速卡中的FPGA的工作电压的问题，进而达到了可以自适应配置FPGA加速卡中的FPGA的工作电压的效果。
在一个示例性的实例中，调整模块76，还用于通过以下方式调整所述DCDC电源集合中第i个DCDC电源的输出电压，以将所述DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合：根据所述第一指定工作电压集合中的第i个指定工作电压确定电压调整信号；通过所述CPLD将所述电压调整信号发送至电压控制器，并指示所述电压控制器根据所述电压调整信号配置所述第i个DCDC电源对应的反馈FB电路，其中，所述FB电路用于设置DCDC的输出电压。
在一个示例性实施例中，上述装置还包括，供电模块，用于将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合之后，根据所述FPGA的版本信息确定所述FPGA的供电要求，其中，所述供电要求包括所述FPGA接收所述第一指定工作电压中每个工作电压对应的电压信号的时间要求；根据所述时间要求为所述DCDC电源集合中每个DCDC电源供电，以使所述DCDC电源集合根据所述时间要求为所述FPGA提供所述第一指定工作电压集合。
在一个示例性的实施例中，调整模块76，还用于将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合之后，在通过所述CPLD确定所述FPGA的工作模式发生变化的情况下，确定所述FPGA在当前工作模式下对应的第二指定工作电压集合；将直流转直流DCDC电源集合对应的输出电压集合调整为所述第二指定工作电压集合。
在一个示例性的实施例中，调整模块76，还用于从所述EEPROM中获取第一表格，其中，所述第一表格中具有所述FPGA在不同工作模式下对应的指定工作电压集合；从所述第一表格中确定所述FPGA在所述当前工作模式下对应的第二指定工作电压集合。
在一个示例性的实施例中，调整模块76，还用于将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合之后，通过模数转换器ADC获取所述DCDC电源集合中第i个DCDC电源的输出电压；确定所述第i个DCDC电源的输出电压与所述第一指定工作电压集合中对应的第i个指定工作电压的第一差值；在所述第一差值大于预设阈值的情况下，再次基于第i个指定工作电压调整所述第i个DCDC电源的输出电压；确定调整后的所述第i个DCDC电源的输出电压与所述第i个指定工作电压的第二差值；在所述第二差值大于所述预设阈值的情况下，通过所述CPLD向服务器发送警告信息，其中，所述警告信息用于指示所述第i个DCDC电源对应的FB电路故障，所述FB电路用于设置DCDC的输出电压。
在一个示例性的实施例中，确定模块74，还用于从所述EEPROM中获取第二表格，并从所述第二表格中获取所述FPGA在对应版本下的第一指定工作电压集合，其中，所述第二表格中具有不同版本的FPGA对应的指定工作电压集合；或者通过所述CPLD将所述版本信息发送至服务器，并获取所述服务器发送的所述第一指定工作电压集合。
需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。
本申请的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述计算机可读存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本申请的实施例还提供了一种电子设备，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述电子设备还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
本实施例中的具体示例可以参考上述实施例及示例性实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本申请的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本申请不限制于任何特定的硬件和软件结合。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种电源电压的调整方法，其特征在于，包括：
通过复杂可编程逻辑器件CPLD从现场可编程门阵列FPGA加速卡的带电可擦可编程只读存储器EEPROM中获取所述FPGA加速卡中的FPGA的版本信息；
根据所述FPGA的版本信息确定所述FPGA对应的第一指定工作电压集合；
将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合，其中，所述DCDC电源集合用于对所述FPGA供电，所述第一指定工作电压集合中的每个电压与所述DCDC电源集合中的每个DCDC电源存在一一对应关系。
2.根据权利要求1所述的方法，其特征在于，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合，包括：
通过以下方式调整所述DCDC电源集合中第i个DCDC电源的输出电压，以将所述DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合：
根据所述第一指定工作电压集合中的第i个指定工作电压确定电压调整信号；
通过所述CPLD将所述电压调整信号发送至电压控制器，并指示所述电压控制器根据所述电压调整信号配置所述第i个DCDC电源对应的反馈FB电路，其中，所述FB电路用于设置DCDC的输出电压。
3.根据权利要求1所述的方法，其特征在于，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合之后，所述方法还包括：
根据所述FPGA的版本信息确定所述FPGA的供电要求，其中，所述供电要求包括所述FPGA接收所述第一指定工作电压中每个工作电压对应的电压信号的时间要求；
根据所述时间要求为所述DCDC电源集合中每个DCDC电源供电，以使所述DCDC电源集合根据所述时间要求为所述FPGA提供所述第一指定工作电压集合。
4.根据权利要求1所述的方法，其特征在于，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合之后，所述方法还包括：
在通过所述CPLD确定所述FPGA的工作模式发生变化的情况下，确定所述FPGA在当前工作模式下对应的第二指定工作电压集合；
将直流转直流DCDC电源集合对应的输出电压集合调整为所述第二指定工作电压集合。
5.根据权利要求4所述的方法，其特征在于，确定所述FPGA在当前工作模式下对应的第二指定工作电压集合，包括：
从所述EEPROM中获取第一表格，其中，所述第一表格中具有所述FPGA在不同工作模式下对应的指定工作电压集合；
从所述第一表格中确定所述FPGA在所述当前工作模式下对应的第二指定工作电压集合。
6.根据权利要求1所述的方法，其特征在于，将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合之后，所述方法还包括：
通过模数转换器ADC获取所述DCDC电源集合中第i个DCDC电源的输出电压；
确定所述第i个DCDC电源的输出电压与所述第一指定工作电压集合中对应的第i个指定工作电压的第一差值；
在所述第一差值大于预设阈值的情况下，再次基于第i个指定工作电压调整所述第i个DCDC电源的输出电压；
确定调整后的所述第i个DCDC电源的输出电压与所述第i个指定工作电压的第二差值；
在所述第二差值大于所述预设阈值的情况下，通过所述CPLD向服务器发送警告信息，其中，所述警告信息用于指示所述第i个DCDC电源对应的FB电路故障，所述FB电路用于设置DCDC的输出电压。
7.根据权利要求1所述的方法，其特征在于，根据所述FPGA的版本信息确定所述FPGA对应的第一指定工作电压集合，包括：
从所述EEPROM中获取第二表格，并从所述第二表格中获取所述FPGA在对应版本下的第一指定工作电压集合，其中，所述第二表格中具有不同版本的FPGA对应的指定工作电压集合；或者
通过所述CPLD将所述版本信息发送至服务器，并获取所述服务器发送的所述第一指定工作电压集合。
8.一种电源电压的调整装置，其特征在于，包括：
获取模块，用于通过复杂可编程逻辑器件CPLD从现场可编程门阵列FPGA加速卡的带电可擦可编程只读存储器EEPROM中获取所述FPGA加速卡中的FPGA的版本信息；
确定模块，用于根据所述FPGA的版本信息确定所述FPGA对应的第一指定工作电压集合；
调整模块，用于将直流转直流DCDC电源集合对应的输出电压集合调整为所述第一指定工作电压集合，其中，所述DCDC电源集合用于对所述FPGA供电，所述第一指定工作电压集合中的每个电压与所述DCDC电源集合中的每个DCDC电源存在一一对应关系。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被处理器执行时实现所述权利要求1至7任一项中所述的方法的步骤。
10.一种电子设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现所述权利要求1至7任一项中所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310798519.8A CN116841370A (zh) | 2023-06-30 | 2023-06-30 | 电源电压的调整方法及装置、存储介质、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310798519.8A CN116841370A (zh) | 2023-06-30 | 2023-06-30 | 电源电压的调整方法及装置、存储介质、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116841370A true CN116841370A (zh) | 2023-10-03 |
Family
ID=88159367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310798519.8A Pending CN116841370A (zh) | 2023-06-30 | 2023-06-30 | 电源电压的调整方法及装置、存储介质、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116841370A (zh) |
-
2023
- 2023-06-30 CN CN202310798519.8A patent/CN116841370A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60128396T2 (de) | Computer-peripheriegerät, das betreibbar bleibt, wenn die operationen des zentralprozessors suspendiert werden | |
| CN107783882B (zh) | 一种服务器功耗管理方法及设备 | |
| DE102008064368A1 (de) | Wenigstens teilweise auf einem Leistungszustand eines integrierten Schaltkreises basierende Versorgungsspannungssteuerung | |
| CN107992179B (zh) | 一种多处理器平台的上下电和复位控制装置 | |
| CN111103827B (zh) | 一种服务器工作模式切换装置 | |
| US11175715B2 (en) | Method of supplying electric power to a computer system | |
| US20100313049A1 (en) | Circuit for preventing computer power down sequence failure | |
| US20070058464A1 (en) | Semiconductor storage device, electronic apparatus, and mode setting method | |
| CN110618744A (zh) | 一种新型的GPU Carrier板卡 | |
| CN105930284A (zh) | 一种fpga加载的方法和设备 | |
| CN116841370A (zh) | 电源电压的调整方法及装置、存储介质、电子设备 | |
| US8086876B2 (en) | Static and dynamic power management for a memory subsystem | |
| CN110633001A (zh) | 电子设备控制方法、装置及电子设备 | |
| CN108121431B (zh) | 一种供电控制方法和电子设备 | |
| CN109116959B (zh) | 电源供应系统 | |
| CN113778930B (zh) | Avs调节系统、方法、装置及设备 | |
| CN114401156B (zh) | Pse设备的供电控制方法、装置、pse设备及供电系统 | |
| US9466982B2 (en) | System and method for control of power consumption of information handling system devices | |
| US20220113787A1 (en) | Master-slave interchangeable power supply device and host thereof, master-slave interchangeable power supply method and computer-readable storage medium thereof | |
| CN111966195B (zh) | 一种启动控制电路及方法 | |
| CN109753472B (zh) | 数据处理方法及装置 | |
| US20090240863A1 (en) | Distributed power regulation | |
| CN115686166A (zh) | 服务器供电方法及系统 | |
| CN113821070B (zh) | 一种电源控制系统、方法、计算机设备和存储介质 | |
| CN111858408B (zh) | 基于i2c总线的多处理器架构电源管控装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |