CN116827334A - 一种基于忆阻器的四变量原码转补码电路 - Google Patents

一种基于忆阻器的四变量原码转补码电路 Download PDF

Info

Publication number
CN116827334A
CN116827334A CN202310835984.4A CN202310835984A CN116827334A CN 116827334 A CN116827334 A CN 116827334A CN 202310835984 A CN202310835984 A CN 202310835984A CN 116827334 A CN116827334 A CN 116827334A
Authority
CN
China
Prior art keywords
input
gate
memristor
memristors
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310835984.4A
Other languages
English (en)
Other versions
CN116827334B (zh
Inventor
李蕾
高森
李硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heilongjiang University
Original Assignee
Heilongjiang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heilongjiang University filed Critical Heilongjiang University
Priority to CN202310835984.4A priority Critical patent/CN116827334B/zh
Publication of CN116827334A publication Critical patent/CN116827334A/zh
Application granted granted Critical
Publication of CN116827334B publication Critical patent/CN116827334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

一种基于忆阻器的四变量原码转补码电路，涉及原码转补码电路领域。本发明是为了解决解决现有的原码转补码电路运算速度慢、功耗高、版图面积大的问题。本发明所述的一种基于忆阻器的四变量原码转补码电路，所述四变量原码转补码电路的与逻辑和或逻辑分别通过与门忆阻器和或门忆阻器实现。本发明结构简单、运算速度快、功耗低、结构合理、便于实施，能够在数字电路领域中用作计算和存储的研究。

Description

一种基于忆阻器的四变量原码转补码电路
技术领域
本发明属于电路领域，尤其涉及原码转补码电路。
背景技术
原码转补码电路是数字电路中广泛使用的重要电路。在冯·诺依曼计算机系统中，数值一律用补码的形式进行存储。使用补码时，可以将符号位和其它位进行统一处理，并且在进行加法或减法计算时都可以使用加法电路来处理。这在电路设计上提供了相当大的便利。正数的补码就是它本身，与原码相同，不需要进行改变；负数的补码是对其原码进行按位取反，但符号位除外，然后再对整体进行加1。
现有常用的原码转补码电路通常都是基于三个异或门以及一个加法器设计而成的。首先，这种设计是基于CMOS进行的设计，而CMOS运算速度慢、功耗高；其次，CMOS版图面积大，极大的限制了其应用领域。
发明内容
本发明是为了解决现有基于三个异或门以及一个加法器设计而成的基于原码转补码电路，存在运算速度慢、功耗高、版图面积大的问题，现提供一种基于忆阻器的四变量原码转补码电路。
一种基于忆阻器的四变量原码转补码电路，所述四变量原码转补码电路的与逻辑和或逻辑分别通过与门忆阻器和或门忆阻器实现。
进一步的，上述四变量原码转补码电路具有4个输入端IN1～IN4和4个输出端OUT1～OUT4；
其特征在于，所述四变量原码转补码电路包括：反相器INV1～INV4、7个与门忆阻器和2个或门忆阻器，所述7个与门忆阻器分别为二输入与门忆阻器AND1和AND5～AND6以及三输入与门忆阻器AND2～AND4和AND7，所述2个或门忆阻器分别为四输入或门忆阻器OR1和三输入或门忆阻器OR2；
所述输入端IN1分别连接输出端OUT1、反相器INV1的输入端以及三输入与门忆阻器AND3、AND4和AND7的第一输入端，
所述输入端IN2分别连接二输入与门忆阻器AND1和三输入与门忆阻器AND2的第一输入端以及反相器INV2的输入端，
所述输入端IN3分别连接三输入与门忆阻器AND3的第二输入端、二输入与门忆阻器AND5的第一输入端、二输入与门忆阻器AND6的第一输入端以及反相器INV3的输入端，
所述输入端IN4分别连接三输入与门忆阻器AND4和AND7的第二输入端、输出端OUT4以及反相器INV4的输入端，
反相器INV1的输出端分别连接二输入与门忆阻器AND1和AND5的第二输入端，
反相器INV2的输出端分别连接三输入与门忆阻器AND3和AND4的第三输入端，
反相器INV3的输出端分别连接三输入与门忆阻器AND2的第二输入端和三输入与门忆阻器AND7的第三输入端，
反相器INV4的输出端分别连接三输入与门忆阻器AND2的第三输入端二输入与门忆阻器AND6的第二输入端，
二输入与门忆阻器AND1的输出端连接四输入或门忆阻器OR1的第一输入端，三输入与门忆阻器AND2～AND4的输出端分别连接四输入或门忆阻器OR1的第二、三和四输入端，
二输入与门忆阻器AND5～AND6的输出端分别连接三输入或门忆阻器OR2第一和二输入端，三输入与门忆阻器AND7的输出端连接三输入或门忆阻器OR2第三输入端，
四输入或门忆阻器OR1的输出端连接输出端OUT2，三输入或门忆阻器OR2的输出端连接输出端OUT3。
进一步的，设4个输入端IN1～IN4的输入信号分别为a、b、c、d，4个输出端OUT1～OUT4的输出信号分别为A、B、C、D，高电平为1，低电平为0，则有：
当a＝0时，A＝a、B＝b、C＝c、D＝d；
当a＝1时，A＝a，对b、c、d的值分别取反，并将取反的三个数作为一个3位数，在该3位数上加1进行二进制运算，并将运算结果后三位上的数字分别作为B、C、D的取值。
本发明提供了一种基于忆阻器的四变量原码转补码电路，忆阻器相对于CMOS速度更快、集成度更高、功耗更低；另外，本发明相较于现有基于三个异或门以及一个加法器的原码转补码电路，结构简单合理、便于实施。本发明能够在数字电路领域中用作计算和存储的研究，对未来基于忆阻器的电路研究有重要意义。
附图说明
图1为忆阻器二输入与门电路结构图；
图2为忆阻器二输入与门逻辑符号图；
图3为忆阻器三输入与门电路结构图；
图4为忆阻器三输入与门逻辑符号图；
图5为忆阻器三输入或门电路结构图；
图6为忆阻器三输入或门逻辑符号图；
图7为忆阻器四输入或门电路结构图；
图8为忆阻器四输入或门逻辑符号图；
图9为CMOS反相器逻辑符号图；
图10为基于忆阻器的四变量原码转补码电路的电路图；
图11为基于忆阻器的四变量原码转补码电路的仿真结果示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
忆阻器是一种两端器件，具有两层金属电极中间夹绝缘层式的三明治结构。它是表示磁通与电荷关系的电路器件。忆阻器具有电阻的量纲，但和电阻不同的是，忆阻器的阻值是由流经它的电荷确定。因此，通过测定忆阻器的阻值，便可知道流经它的电荷量，从而有记忆电荷的作用。
与传统的CMOS器件构成的数字电路相比较，基于忆阻器的逻辑电路运算速度更快、集成度更高、功耗更低。近些年来，许多科研人员使用忆阻器进行数字电路的设计，如加法器、数据选择器、译码器、计数器等基础电路的设计。但是基于忆阻器的原码转补码电路很少有人研究。为此，本实施方式提供一种基于忆阻器的四变量原码转补码电路，具体如下：
参照图10和图11，本实施方式中四变量原码转补码电路的与逻辑和或逻辑分别通过与门忆阻器和或门忆阻器实现。具体如下：
所述基于忆阻器的四变量原码转补码电路具有4个输入端IN1～IN4和4个输出端OUT1～OUT4。
所述四变量原码转补码电路包括：反相器INV1～INV4、7个与门忆阻器和2个或门忆阻器。所述7个与门忆阻器分别为二输入与门忆阻器AND1和AND5～AND6以及三输入与门忆阻器AND2～AND4和AND7。所述2个或门忆阻器分别为四输入或门忆阻器OR1和三输入或门忆阻器OR2。
所述输入端IN1分别连接输出端OUT1、反相器INV1的输入端以及三输入与门忆阻器AND3、AND4和AND7的第一输入端。
所述输入端IN2分别连接二输入与门忆阻器AND1和三输入与门忆阻器AND2的第一输入端以及反相器INV2的输入端。
所述输入端IN3分别连接三输入与门忆阻器AND3的第二输入端、二输入与门忆阻器AND5的第一输入端、二输入与门忆阻器AND6的第一输入端以及反相器INV3的输入端。
所述输入端IN4分别连接三输入与门忆阻器AND4和AND7的第二输入端、输出端OUT4以及反相器INV4的输入端。
反相器INV1的输出端分别连接二输入与门忆阻器AND1和AND5的第二输入端。
反相器INV2的输出端分别连接三输入与门忆阻器AND3和AND4的第三输入端。
反相器INV3的输出端分别连接三输入与门忆阻器AND2的第二输入端和三输入与门忆阻器AND7的第三输入端。
反相器INV4的输出端分别连接三输入与门忆阻器AND2的第三输入端二输入与门忆阻器AND6的第二输入端。
二输入与门忆阻器AND1的输出端连接四输入或门忆阻器OR1的第一输入端，三输入与门忆阻器AND2～AND4的输出端分别连接四输入或门忆阻器OR1的第二、三和四输入端。
二输入与门忆阻器AND5～AND6的输出端分别连接三输入或门忆阻器OR2第一和二输入端，三输入与门忆阻器AND7的输出端连接三输入或门忆阻器OR2第三输入端。
四输入或门忆阻器OR1的输出端连接输出端OUT2，三输入或门忆阻器OR2的输出端连接输出端OUT3。
上述基于忆阻器的四变量原码转补码电路的逻辑关系为：
设4个输入端IN1～IN4的输入信号分别为a、b、c、d，4个输出端OUT1～OUT4的输出信号分别为A、B、C、D，高电平为1，低电平为0，则有：
当a＝0时，A＝a、B＝b、C＝c、D＝d；
当a＝1时，A＝a，对b、c、d的值分别取反，并将取反的三个数作为一个3位数，在该3位数上加1进行二进制运算，并将运算结果后三位上的数字分别作为B、C、D的取值。
具体的，本实施方式给出如下表格具体说明本本实施方式所述的基于忆阻器的四变量原码转补码电路的逻辑关系：
以a、b、c、d分别为0000举例，此时a＝0，则A＝a＝0、B＝b＝0、C＝c＝0、D＝d＝0。
以a、b、c、d分别为1000举例，此时a＝1，则将b、c、d取反获得111，在111上加1进行二进制运算，获得1000，去掉溢出位1，剩余000，则B、C、D分别为000。
按照以上运算规则，则有：
当输入信号a、b、c、d分别为低电平、低电平、低电平、低电平时，对应逻辑“0”、“0”、“0”、“0”，则输出信号A、B、C、D分别为低电平、低电平、低电平、低电平，对应逻辑“0”、“0”、“0”、“0”；
当输入信号a、b、c、d分别为低电平、低电平、低电平、高电平时，对应逻辑“0”、“0”、“0”、“1”，输出信号A、B、C、D分别为低电平、低电平、低电平、高电平，对应逻辑“0”、“0”、“0”、“1”；
当输入信号a、b、c、d分别为低电平、低电平、高电平、低电平时，对应逻辑“0”、“0”、“1”、“0”，输出信号A、B、C、D分别为低电平、低电平、高电平、低电平，对应逻辑“0”、“0”、“1”、“0”；
当输入信号a、b、c、d分别为低电平、低电平、高电平、高电平时，对应逻辑“0”、“0”、“1”、“1”，输出信号A、B、C、D分别为低电平、低电平、高电平、高电平，对应逻辑“0”、“0”、“1”、“1”；
当输入信号a、b、c、d分别为低电平、高电平、低电平、低电平时，对应逻辑“0”、“1”、“0”、“0”，输出信号A、B、C、D分别为低电平、高电平、低电平、低电平，对应逻辑“0”、“1”、“0”、“0”；
当输入信号a、b、c、d分别为低电平、高电平、低电平、高电平时，对应逻辑“0”、“1”、“0”、“1”，输出信号A、B、C、D分别为低电平、高电平、低电平、高电平，对应逻辑“0”、“1”、“0”、“1”；
当输入信号a、b、c、d分别为低电平、高电平、高电平、低电平时，对应逻辑“0”、“1”、“1”、“0”，输出信号A、B、C、D分别为低电平、高电平、高电平、低电平，对应逻辑“0”、“1”、“1”、“0”；
当输入信号a、b、c、d分别为低电平、高电平、高电平、高电平时，对应逻辑“0”、“1”、“1”、“1”，输出信号A、B、C、D分别为低电平、高电平、高电平、高电平，对应逻辑“0”、“1”、“1”、“1”；
当输入信号a、b、c、d分别为高电平、低电平、低电平、低电平时，对应逻辑“1”、“0”、“0”、“0”，输出信号A、B、C、D分别为高电平、低电平、低电平、低电平，对应逻辑“1”、“0”、“0”、“0”；
当输入信号a、b、c、d分别为高电平、低电平、低电平、高电平时，对应逻辑“1”、“0”、“0”、“1”，输出信号A、B、C、D分别为高电平、高电平、高电平、高电平，对应逻辑“1”、“1”、“1”、“1”；
当输入信号a、b、c、d分别为高电平、低电平、高电平、低电平时，对应逻辑“1”、“0”、“1”、“0”，输出信号A、B、C、D分别为高电平、高电平、高电平、低电平，对应逻辑“1”、“1”、“1”、“0”；
当输入信号a、b、c、d分别为高电平、低电平、高电平、高电平时，对应逻辑“1”、“0”、“1”、“1”，输出信号A、B、C、D分别为高电平、高电平、低电平、高电平，对应逻辑“1”、“1”、“0”、“1”；
当输入信号a、b、c、d分别为高电平、高电平、低电平、低电平时，对应逻辑“1”、“1”、“0”、“0”，输出信号A、B、C、D分别为高电平、高电平、低电平、低电平，对应逻辑“1”、“1”、“0”、“0”；
当输入信号a、b、c、d分别为高电平、高电平、低电平、高电平时，对应逻辑“1”、“1”、“0”、“1”，输出信号A、B、C、D分别为高电平、低电平、高电平、高电平，对应逻辑“1”、“0”、“1”、“1”；
当输入信号a、b、c、d分别为高电平、高电平、高电平、低电平时，对应逻辑“1”、“1”、“1”、“0”，输出信号A、B、C、D分别为高电平、低电平、高电平、低电平，对应逻辑“1”、“0”、“1”、“0”；
当输入信号a、b、c、d分别为高电平、高电平、高电平、高电平时，对应逻辑“1”、“1”、“1”、“1”，输出信号A、B、C、D分别为高电平、低电平、低电平、高电平，对应逻辑“1”、“0”、“0”、“1”。
综上所述，本发明的基于忆阻器的四变量原码转补码电路能够完成原码转补码功能，对该电路进行仿真验证，仿真结果如图11所示。仿真结果符合预期，逻辑状态准确、稳定。证明了本发明的基于忆阻器的四变量原码转补码电路的电路结构可行性。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其它所述实施例中。

Claims (3)

1.一种基于忆阻器的四变量原码转补码电路，其特征在于，所述四变量原码转补码电路的与逻辑和或逻辑分别通过与门忆阻器和或门忆阻器实现。
2.根据权利要求1所述的一种基于忆阻器的四变量原码转补码电路，所述四变量原码转补码电路具有4个输入端IN1～IN4和4个输出端OUT1～OUT4；
其特征在于，所述四变量原码转补码电路包括：反相器INV1～INV4、7个与门忆阻器和2个或门忆阻器，所述7个与门忆阻器分别为二输入与门忆阻器AND1和AND5～AND6以及三输入与门忆阻器AND2～AND4和AND7，所述2个或门忆阻器分别为四输入或门忆阻器OR1和三输入或门忆阻器OR2；
所述输入端IN1分别连接输出端OUT1、反相器INV1的输入端以及三输入与门忆阻器AND3、AND4和AND7的第一输入端，
所述输入端IN2分别连接二输入与门忆阻器AND1和三输入与门忆阻器AND2的第一输入端以及反相器INV2的输入端，
所述输入端IN3分别连接三输入与门忆阻器AND3的第二输入端、二输入与门忆阻器AND5的第一输入端、二输入与门忆阻器AND6的第一输入端以及反相器INV3的输入端，
所述输入端IN4分别连接三输入与门忆阻器AND4和AND7的第二输入端、输出端OUT4以及反相器INV4的输入端，
反相器INV1的输出端分别连接二输入与门忆阻器AND1和AND5的第二输入端，
反相器INV2的输出端分别连接三输入与门忆阻器AND3和AND4的第三输入端，
反相器INV3的输出端分别连接三输入与门忆阻器AND2的第二输入端和三输入与门忆阻器AND7的第三输入端，
反相器INV4的输出端分别连接三输入与门忆阻器AND2的第三输入端二输入与门忆阻器AND6的第二输入端，
二输入与门忆阻器AND1的输出端连接四输入或门忆阻器OR1的第一输入端，三输入与门忆阻器AND2～AND4的输出端分别连接四输入或门忆阻器OR1的第二、三和四输入端，
二输入与门忆阻器AND5～AND6的输出端分别连接三输入或门忆阻器OR2第一和二输入端，三输入与门忆阻器AND7的输出端连接三输入或门忆阻器OR2第三输入端，
四输入或门忆阻器OR1的输出端连接输出端OUT2，三输入或门忆阻器OR2的输出端连接输出端OUT3。
3.根据权利要求2所述的一种基于忆阻器的四变量原码转补码电路，其特征在于，设4个输入端IN1～IN4的输入信号分别为a、b、c、d，4个输出端OUT1～OUT4的输出信号分别为A、B、C、D，高电平为1，低电平为0，则有：
当a＝0时，A＝a、B＝b、C＝c、D＝d；
当a＝1时，A＝a，对b、c、d的值分别取反，并将取反的三个数作为一个3位数，在该3位数上加1进行二进制运算，并将运算结果后三位上的数字分别作为B、C、D的取值。
CN202310835984.4A 2023-07-07 2023-07-07 一种基于忆阻器的四变量原码转补码电路 Active CN116827334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310835984.4A CN116827334B (zh) 2023-07-07 2023-07-07 一种基于忆阻器的四变量原码转补码电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310835984.4A CN116827334B (zh) 2023-07-07 2023-07-07 一种基于忆阻器的四变量原码转补码电路

Publications (2)

Publication Number Publication Date
CN116827334A true CN116827334A (zh) 2023-09-29
CN116827334B CN116827334B (zh) 2024-02-06

Family

ID=88116543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310835984.4A Active CN116827334B (zh) 2023-07-07 2023-07-07 一种基于忆阻器的四变量原码转补码电路

Country Status (1)

Country Link
CN (1) CN116827334B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117595859A (zh) * 2024-01-19 2024-02-23 山东云海国创云计算装备产业创新中心有限公司 一种基于忆阻器的逻辑电路、输出方法及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108449080A (zh) * 2018-04-20 2018-08-24 西南大学 基于cmos反相器和忆阻器构成的全加电路
US20190079731A1 (en) * 2017-09-08 2019-03-14 Board Of Regents, The University Of Texas System Memristor-based multipliers using memristors-as-drivers (mad) gates
CN110690891A (zh) * 2019-09-26 2020-01-14 郑州轻工业学院 一种基于忆阻器的四输入-四输出多功能编码器电路
CN111260048A (zh) * 2020-01-14 2020-06-09 上海交通大学 一种基于忆阻器的神经网络加速器中激活函数的实现方法
CN112751570A (zh) * 2020-12-27 2021-05-04 黑龙江大学 一种基于忆阻器的三变量奇偶检测电路
CN114168106A (zh) * 2021-12-07 2022-03-11 广州小鹏自动驾驶科技有限公司 基于卷积神经网络的数据处理方法、装置及设备
EP4137999A1 (fr) * 2021-08-20 2023-02-22 Commissariat à l'énergie atomique et aux énergies alternatives Circuit neuromorphique à base de cellules rram 2t2r

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190079731A1 (en) * 2017-09-08 2019-03-14 Board Of Regents, The University Of Texas System Memristor-based multipliers using memristors-as-drivers (mad) gates
CN108449080A (zh) * 2018-04-20 2018-08-24 西南大学 基于cmos反相器和忆阻器构成的全加电路
CN110690891A (zh) * 2019-09-26 2020-01-14 郑州轻工业学院 一种基于忆阻器的四输入-四输出多功能编码器电路
CN111260048A (zh) * 2020-01-14 2020-06-09 上海交通大学 一种基于忆阻器的神经网络加速器中激活函数的实现方法
CN112751570A (zh) * 2020-12-27 2021-05-04 黑龙江大学 一种基于忆阻器的三变量奇偶检测电路
EP4137999A1 (fr) * 2021-08-20 2023-02-22 Commissariat à l'énergie atomique et aux énergies alternatives Circuit neuromorphique à base de cellules rram 2t2r
CN114168106A (zh) * 2021-12-07 2022-03-11 广州小鹏自动驾驶科技有限公司 基于卷积神经网络的数据处理方法、装置及设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈夏寅;刘高飞;彭菊红;李培文;付迅;: "可重构逻辑门电路的设计与仿真", 信息通信, no. 07 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117595859A (zh) * 2024-01-19 2024-02-23 山东云海国创云计算装备产业创新中心有限公司 一种基于忆阻器的逻辑电路、输出方法及电子设备
CN117595859B (zh) * 2024-01-19 2024-05-14 山东云海国创云计算装备产业创新中心有限公司 一种基于忆阻器的逻辑电路、输出方法及电子设备

Also Published As

Publication number Publication date
CN116827334B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
CN116827334B (zh) 一种基于忆阻器的四变量原码转补码电路
EP0328063A2 (en) Absolute value calculating circuit having a single adder
CN101140511A (zh) 串行进位二进制加法器
US4559608A (en) Arithmetic logic unit
WO2024169405A1 (zh) 基于线性折线拟合的Sigmoid激活函数电路
US4709346A (en) CMOS subtractor
CN111221502B (zh) 一种量子元胞自动机的广义流水线细胞电路
CN111313890B (zh) 一种高性能近似全加器门级单元
US5732008A (en) Low-power high performance adder
CN113268219B (zh) 一种带二进制补码转换的加法器电路
US4873660A (en) Arithmetic processor using redundant signed digit arithmetic
US3646332A (en) Binary adder and/or subtraction using exclusive logic
CN112350716B (zh) 一种补码运算方法及装置、补码运算装置的运算方法
Kishore et al. Low power and high speed carry Save adder using modified gate diffusion input technique
Sooriamala et al. Reduction of Garbage Outputs and Constant Inputs in Design of Combinational Circuits Using Reversible Logic
CN112751570A (zh) 一种基于忆阻器的三变量奇偶检测电路
CN111817710B (zh) 基于忆阻器的混合逻辑同或电路以及同或计算阵列
Kameyama et al. Modular design of multiple-valued arithmetic VLSI system using signed-digit number system
US5153847A (en) Arithmetic processor using signed digit representation of internal operands
Al-Nsour et al. Implementation of programmable digital sigmoid function circuit for neuro-computing
Stouraitis et al. Hybrid signed digit logarithmic number system processor
SANGEETHA et al. Area and Power Efficiency of Carry Select Adder Using Gate Diffusion Input (GDI) Logic
CN114741050B (zh) 基于忆阻器和cmos晶体管的全加电路、高进位电路及加法器
Kapralski The maximum and minimum selector SELRAM and its application for developing fast sorting machines
Saini et al. An Analysis in to CMOS 1-Trit Ternary Full-Adder Technology.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant