CN116819682A - 一种用于异质集成的三层耦合器结构及其制备方法 - Google Patents
一种用于异质集成的三层耦合器结构及其制备方法 Download PDFInfo
- Publication number
- CN116819682A CN116819682A CN202310766639.XA CN202310766639A CN116819682A CN 116819682 A CN116819682 A CN 116819682A CN 202310766639 A CN202310766639 A CN 202310766639A CN 116819682 A CN116819682 A CN 116819682A
- Authority
- CN
- China
- Prior art keywords
- waveguide
- layer
- coupler structure
- graded
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本发明涉及一种用于异质集成的三层耦合器结构及其制备方法，由下至上包括第一波导层、第二波导层和第三波导层。本发明可以利用不同材料之间相对参数选择的灵活性，为相关异质集成器件或异质集成平台增加一个设计维度，进一步拓展器件的实际应用。
Description
技术领域
本发明属于光子芯片领域，特别涉及一种用于异质集成的三层耦合器结构及其制备方法。
背景技术
硅光技术具有速度快、带宽大、延时小等优势，同时可以与现有的CMOS工艺兼容，实现高密度的集成。虽然目前已开始进入商用阶段，但数据中心的逐年增长也对其提出了更高的要求。作为间接带隙半导体的硅材料本身不具备优异的光电性质，如果通过异质集成的方法，把不同材料的2D PICs平面集成在一起，在一个封装中灵活的、小型化、成本周期合理的实现复杂功能，可以提供构建混合多种技术器件的高复杂系统的可能性，如信号处理、传感器、执行器等。
随着光子集成材料体系的发展和光子芯片集成工艺的成熟，目前三维集成光子芯片已经可以实现多种材料体系优势的结合。光信号在不同材料层之间的转移与传输，一般通过简单的绝热倒锥形结构实现。但当两种材料的折射率相差较大时，实现高效传输所要求的层间间距较小，这会限制不同功能结构排布的灵活性，不利于不同功能、材料的单元器件的集成。
发明内容
本发明所要解决的技术问题是提供一种用于异质集成的三层耦合器结构及其制备方法，该结构可以利用不同材料之间相对参数选择的灵活性，为相关异质集成器件或异质集成平台增加一个设计维度，进一步拓展器件的实际应用。
本发明提供了一种用于异质集成的三层耦合器结构，由下至上包括第一波导层、第二波导层和第三波导层；
所述第一波导层，由第一波导、第一渐变型波导依次连接构成；其中，沿所述第一波导指向第一渐变型波导的方向，所述第一渐变型波导的宽度逐渐变窄；
所述第二波导层，由第二渐变型波导、第二波导、第三渐变型波导依次连接构成；其中，沿所述第二渐变型波导指向第三渐变型波导的方向，所述第二渐变型波导的宽度逐渐变宽，所述第三渐变型波导的宽度逐渐变窄；
所述第三波导层，由第四渐变型波导、第三波导依次连接构成；其中，沿所述第四渐变型波导指向第三波导的方向，所述第四渐变型波导的宽度逐渐变宽。
所述第一波导层的材料为硅。
所述第二波导层的材料为氮化硅。
所述第三波导层的材料为铌酸锂。
优选的，所述第三波导层的宽度为2μm。
所述第一波导层和第二波导层之间、第二波导层和第三波导层之间还包括包层。
所述包层的材料为二氧化硅。
本发明还提供了一种用于异质集成的三层耦合器结构的制备方法，包括如下步骤：
在SOI晶圆片上沉积氧化硅包层，沉积多晶硅，得到第一波导层；刻蚀第一层波导图案，再沉积多晶硅，得到第二波导层；刻蚀第二层波导图案，抛光，键合LNOI晶圆，去除多余的硅衬底和掩埋氧化层，在键合区域上只留下LN层，得到第三波导层，刻蚀第三层波导图案，沉积氧化硅包层，得到用于异质集成的三层耦合器结构。
有益效果
本发明可以利用不同材料之间相对参数选择的灵活性，为相关异质集成器件或异质集成平台增加一个设计维度，进一步拓展器件的实际应用。对于混合集成平台的铌酸锂电光调制器，采用此耦合器结构进行光在不同材料间的层间传输，同时可以引入层间氧化物厚度这一变量，优化设计后实现更好的电光相速匹配，利于提高电光调制器的电光带宽。
附图说明
图1为本发明耦合器的结构示意图；
图2为本发明不同层间的光模式转换图；
图3为本发明第三层波导中的光模式分布图；
图4为本发明的制备工艺示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
实施例1
如图1所示，本实施例提供了一种用于异质集成的三层耦合器结构，由下至上包括第一波导层、第二波导层和第三波导层，光从第一波导层耦合至第二波导层耦合，再耦合至第三波导层；
所述第一波导层，由第一波导101、第一渐变型波导102依次连接构成；其中，沿所述第一波导101指向第一渐变型波导102的方向，所述第一渐变型波导102的宽度逐渐变窄；
所述第二波导层，由第二渐变型波导201、第二波导202、第三渐变型波导203依次连接构成；其中，沿所述第二渐变型波导201指向第三渐变型波导203的方向，所述第二渐变型波导201的宽度逐渐变宽，所述第三渐变型波导203的宽度逐渐变窄；
所述第三波导层，由第四渐变型波导301、第三波导302依次连接构成；其中，沿所述第四渐变型波导301指向第三波导302的方向，所述第四渐变型波导301的宽度逐渐变宽。
所述第一波导层的材料为硅。
所述第二波导层的材料为氮化硅。
所述第三波导层的材料为铌酸锂。
在该设计中，不同层之间的层间间距gap可以根据实际应用情况，在耦合效率、工艺能力、器件layout之间做出折衷，在一定范围间灵活调控，耦合长度取实际能取的最长长度。并且第三波导层宽度可选为较宽的2um，使得该结构对层间套刻对准误差不敏感。
所述第一波导层和第二波导层之间、第二波导层和第三波导层之间还包括包层。
所述包层的材料为二氧化硅。
图2为不同层间的光模式转换图，由图2可知，光场由下层波导向上一层波导传输，此时光在两层波导中均有分布，能量逐渐向上层转移。
图3为第三层波导中的光模式分布图，由图3可知，光场完成了到第三层波导中的传输，此时光被限制在第三层波导中继续传输。
如图4所示，本实施例还提供了一种用于异质集成的三层耦合器结构的制备方法，包括如下步骤：
在SOI晶圆片上沉积氧化硅包层，沉积多晶硅，得到第一波导层；刻蚀第一层波导图案，再沉积多晶硅，得到第二波导层；刻蚀第二层波导图案，抛光，键合LNOI晶圆，去除多余的硅衬底和掩埋氧化层，在键合区域上只留下LN层，得到第三波导层，刻蚀第三层波导图案，沉积氧化硅包层，得到用于异质集成的三层耦合器结构。
Claims (8)
1.一种用于异质集成的三层耦合器结构，其特征在于：由下至上包括第一波导层、第二波导层和第三波导层；
所述第一波导层，由第一波导(101)、第一渐变型波导(102)依次连接构成；其中，沿所述第一波导(101)指向第一渐变型波导(102)的方向，所述第一渐变型波导(102)的宽度逐渐变窄；
所述第二波导层，由第二渐变型波导(201)、第二波导(202)、第三渐变型波导(203)依次连接构成；其中，沿所述第二渐变型波导(201)指向第三渐变型波导(203)的方向，所述第二渐变型波导(201)的宽度逐渐变宽，所述第三渐变型波导(203)的宽度逐渐变窄；
所述第三波导层，由第四渐变型波导(301)、第三波导(302)依次连接构成；其中，沿所述第四渐变型波导(301)指向第三波导(302)的方向，所述第四渐变型波导(301)的宽度逐渐变宽。
2.根据权利要求1所述的三层耦合器结构，其特征在于：所述第一波导层的材料为硅。
3.根据权利要求1所述的三层耦合器结构，其特征在于：所述第二波导层的材料为氮化硅。
4.根据权利要求1所述的三层耦合器结构，其特征在于：所述第三波导层的材料为铌酸锂。
5.根据权利要求1所述的三层耦合器结构，其特征在于：所述第三波导层的宽度为2μm。
6.根据权利要求1所述的三层耦合器结构，其特征在于：所述第一波导层和第二波导层之间、第二波导层和第三波导层之间还包括包层。
7.根据权利要求6所述的三层耦合器结构，其特征在于：所述包层的材料为二氧化硅。
8.一种用于异质集成的三层耦合器结构的制备方法，包括如下步骤：
在SOI晶圆片上沉积氧化硅包层，沉积多晶硅，得到第一波导层；刻蚀第一层波导图案，再沉积多晶硅，得到第二波导层；刻蚀第二层波导图案，抛光，键合LNOI晶圆，去除多余的硅衬底和掩埋氧化层，在键合区域上只留下LN层，得到第三波导层，刻蚀第三层波导图案，沉积氧化硅包层，得到用于异质集成的三层耦合器结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310766639.XA CN116819682A (zh) | 2023-06-27 | 2023-06-27 | 一种用于异质集成的三层耦合器结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310766639.XA CN116819682A (zh) | 2023-06-27 | 2023-06-27 | 一种用于异质集成的三层耦合器结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116819682A true CN116819682A (zh) | 2023-09-29 |
Family
ID=88117901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310766639.XA Pending CN116819682A (zh) | 2023-06-27 | 2023-06-27 | 一种用于异质集成的三层耦合器结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116819682A (zh) |
-
2023
- 2023-06-27 CN CN202310766639.XA patent/CN116819682A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8768123B2 (en) | Three-dimensional macro-chip including optical interconnects | |
| JP5357131B2 (ja) | Ｃｍｏｓ適合の集積型誘電体光導波路カプラ及び製造装置 | |
| CN108603982B (zh) | 用于光耦合的波导结构 | |
| US8000565B2 (en) | Buried dual taper waveguide for passive alignment and photonic integration | |
| JP6172679B2 (ja) | 光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および光結合構造のための製造方法 | |
| CN103258735B (zh) | 使用通过衬底去除或者转移的标准绝缘体上硅工艺的硅光子晶片 | |
| US9401346B2 (en) | Optical bus in 3D integrated circuit stack | |
| CN112269224B (zh) | 基于垂直耦合结构的硅-氮化硅集成偏振分束器 | |
| CN105336795B (zh) | 一种基于光栅接口的光子芯片封装结构及其制作方法 | |
| CN108983352A (zh) | 一种端面耦合器及其制备方法 | |
| CN113640913A (zh) | 一种与单模光纤直接耦合的lnoi基模斑转换器 | |
| CN109791251A (zh) | 光束斑点尺寸转换器 | |
| CN114296182A (zh) | 一种基于硅基光波导的三维光交叉器及其制备方法 | |
| CN114400236B (zh) | 集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法 | |
| US10690845B1 (en) | Three dimensional optical interconnects | |
| CN116819682A (zh) | 一种用于异质集成的三层耦合器结构及其制备方法 | |
| CN103809238B (zh) | 亚波长y分支波导及制备方法 | |
| CN117538982A (zh) | 一种异质集成光学芯片 | |
| CN111624708B (zh) | 一种cmos工艺兼容的纵向光学耦合系统及其方法 | |
| CN111538119B (zh) | 一种三维光电互联基板的制备方法 | |
| CN114924348A (zh) | 一种基于二氧化硅光波导的三维边缘耦合器 | |
| CN115728866B (zh) | 一种硅光子芯片多层光学重布线结构及其制备方法 | |
| CN219496722U (zh) | 一种多层结构层间耦合器 | |
| CN222354102U (zh) | 光学装置 | |
| US20240219630A1 (en) | Chip package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |