CN116806340A - 确定用于对象分类的一个或更多个神经网络 - Google Patents
确定用于对象分类的一个或更多个神经网络 Download PDFInfo
- Publication number
- CN116806340A CN116806340A CN202280008582.0A CN202280008582A CN116806340A CN 116806340 A CN116806340 A CN 116806340A CN 202280008582 A CN202280008582 A CN 202280008582A CN 116806340 A CN116806340 A CN 116806340A
- Authority
- CN
- China
- Prior art keywords
- neural networks
- network
- processor
- memory
- graphics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 212
- 238000000034 method Methods 0.000 claims abstract description 176
- 230000015654 memory Effects 0.000 claims description 397
- 239000013598 vector Substances 0.000 claims description 37
- 238000005070 sampling Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 description 352
- 238000012549 training Methods 0.000 description 318
- 238000010801 machine learning Methods 0.000 description 125
- 230000008569 process Effects 0.000 description 123
- 230000006870 function Effects 0.000 description 83
- 238000007667 floating Methods 0.000 description 68
- 210000002569 neuron Anatomy 0.000 description 66
- 238000003384 imaging method Methods 0.000 description 65
- 238000013473 artificial intelligence Methods 0.000 description 62
- 238000003860 storage Methods 0.000 description 56
- 238000004891 communication Methods 0.000 description 52
- 238000005192 partition Methods 0.000 description 52
- 230000011218 segmentation Effects 0.000 description 52
- 230000001133 acceleration Effects 0.000 description 47
- 238000013135 deep learning Methods 0.000 description 42
- 238000005227 gel permeation chromatography Methods 0.000 description 42
- 238000002591 computed tomography Methods 0.000 description 37
- 239000000872 buffer Substances 0.000 description 32
- 238000001514 detection method Methods 0.000 description 32
- 238000012800 visualization Methods 0.000 description 32
- 238000007726 management method Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 26
- 238000004422 calculation algorithm Methods 0.000 description 23
- 230000002093 peripheral effect Effects 0.000 description 21
- 230000003902 lesion Effects 0.000 description 20
- 238000009877 rendering Methods 0.000 description 20
- 239000012634 fragment Substances 0.000 description 19
- 239000011159 matrix material Substances 0.000 description 18
- 210000000056 organ Anatomy 0.000 description 18
- 210000000225 synapse Anatomy 0.000 description 17
- 238000013519 translation Methods 0.000 description 15
- 230000014616 translation Effects 0.000 description 15
- 230000004913 activation Effects 0.000 description 14
- 238000001994 activation Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 13
- 238000002595 magnetic resonance imaging Methods 0.000 description 13
- 238000012163 sequencing technique Methods 0.000 description 13
- 238000012546 transfer Methods 0.000 description 13
- 230000007246 mechanism Effects 0.000 description 12
- 238000004458 analytical method Methods 0.000 description 11
- 238000013500 data storage Methods 0.000 description 11
- 238000002604 ultrasonography Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 230000000670 limiting effect Effects 0.000 description 10
- 230000001537 neural effect Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 9
- 210000004185 liver Anatomy 0.000 description 9
- 238000007781 pre-processing Methods 0.000 description 9
- 230000010076 replication Effects 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 8
- 239000012528 membrane Substances 0.000 description 8
- 230000008093 supporting effect Effects 0.000 description 8
- 230000006835 compression Effects 0.000 description 7
- 238000007906 compression Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000005457 optimization Methods 0.000 description 6
- 238000012805 post-processing Methods 0.000 description 6
- 238000010200 validation analysis Methods 0.000 description 6
- 238000012795 verification Methods 0.000 description 6
- 238000003745 diagnosis Methods 0.000 description 5
- 238000003709 image segmentation Methods 0.000 description 5
- 238000013507 mapping Methods 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- HPTJABJPZMULFH-UHFFFAOYSA-N 12-[(Cyclohexylcarbamoyl)amino]dodecanoic acid Chemical compound OC(=O)CCCCCCCCCCCNC(=O)NC1CCCCC1 HPTJABJPZMULFH-UHFFFAOYSA-N 0.000 description 4
- 206010028980 Neoplasm Diseases 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 238000013527 convolutional neural network Methods 0.000 description 4
- 238000002059 diagnostic imaging Methods 0.000 description 4
- 201000010099 disease Diseases 0.000 description 4
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 4
- 230000001976 improved effect Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 208000037170 Delayed Emergence from Anesthesia Diseases 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000003190 augmentative effect Effects 0.000 description 3
- 210000000988 bone and bone Anatomy 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000033001 locomotion Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 229920001690 polydopamine Polymers 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- ORILYTVJVMAKLC-UHFFFAOYSA-N Adamantane Natural products C1C(C2)CC3CC1CC2C3 ORILYTVJVMAKLC-UHFFFAOYSA-N 0.000 description 2
- 210000002370 ICC Anatomy 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 238000012884 algebraic function Methods 0.000 description 2
- 210000003484 anatomy Anatomy 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000013136 deep learning model Methods 0.000 description 2
- 238000002592 echocardiography Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000010191 image analysis Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010988 intraclass correlation coefficient Methods 0.000 description 2
- 238000002372 labelling Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000007620 mathematical function Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001242 postsynaptic effect Effects 0.000 description 2
- 210000005215 presynaptic neuron Anatomy 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000007670 refining Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 238000012706 support-vector machine Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 229920002153 Hydroxypropyl cellulose Polymers 0.000 description 1
- 238000004497 NIR spectroscopy Methods 0.000 description 1
- 241000492493 Oxymeris Species 0.000 description 1
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 1
- 241000700605 Viruses Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003416 augmentation Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000003759 clinical diagnosis Methods 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000013501 data transformation Methods 0.000 description 1
- 238000003066 decision tree Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000004980 dosimetry Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000007876 drug discovery Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002091 elastography Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000004374 forensic analysis Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000007614 genetic variation Effects 0.000 description 1
- 238000011331 genomic analysis Methods 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 235000010977 hydroxypropyl cellulose Nutrition 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003064 k means clustering Methods 0.000 description 1
- 238000012417 linear regression Methods 0.000 description 1
- 238000007477 logistic regression Methods 0.000 description 1
- 230000007787 long-term memory Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000000329 molecular dynamics simulation Methods 0.000 description 1
- 238000012900 molecular simulation Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 208000010125 myocardial infarction Diseases 0.000 description 1
- 210000005036 nerve Anatomy 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 238000002610 neuroimaging Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000009206 nuclear medicine Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000000399 orthopedic effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000007170 pathology Effects 0.000 description 1
- 239000003208 petroleum Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 238000001959 radiotherapy Methods 0.000 description 1
- 238000007637 random forest analysis Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000036279 refractory period Effects 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 230000037390 scarring Effects 0.000 description 1
- 238000009394 selective breeding Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000006403 short-term memory Effects 0.000 description 1
- 230000007958 sleep Effects 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000946 synaptic effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000013526 transfer learning Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000012285 ultrasound imaging Methods 0.000 description 1
- 210000001835 viscera Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/285—Selection of pattern recognition techniques, e.g. of classifiers in a multi-classifier system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/084—Backpropagation, e.g. using gradient descent
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
- G06F7/24—Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers sorting methods in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
- G06N3/0455—Auto-encoder networks; Encoder-decoder networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/0464—Convolutional networks [CNN, ConvNet]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/09—Supervised learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/0985—Hyperparameter optimisation; Meta-learning; Learning-to-learn
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/044—Recurrent networks, e.g. Hopfield networks
- G06N3/0442—Recurrent networks, e.g. Hopfield networks characterised by memory or gating, e.g. long short-term memory [LSTM] or gated recurrent units [GRU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Biology (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Image Analysis (AREA)
Abstract
呈现了用于选择神经网络的装置、系统和技术。在至少一个实施例中，一个或更多个第一神经网络可以被用于选择一个或更多个第二神经网络，因为可以至少部分地基于要由一个或更多个第二神经网络生成的推理。
Description
相关申请的交叉引用
该申请是2021年8月27日提交的第17/459,644号美国专利申请的PCT申请，该美国专利申请的公开内容通过引用方式被全部并入本文用于所有意图和目的。
技术领域
至少一个实施例涉及用于执行和促进人工智能的处理资源。例如，至少一个实施例涉及用于根据本文所述的各种新型技术来训练神经网络的处理器或计算系统。
背景技术
计算机技术的进步导致了任务能力(诸如对象识别和分析)的提高。机器学习已被成功地用作检测图像数据中对象的工具，以达到用于此类分析的目的。然而，对于医学成像中的任务(诸如病变分割)，这涉及到手动设计网络架构和配置，以及训练这些网络的策略。这可能包括用于特定任务的，例如，手动确定层数、计算内核和激活函数。这种方法是基于训练和测试前的人为选择，这可能导致次优的解决方案和分割精度。
附图说明
根据本公开的各种实施例将参照附图进行描述，其中：
图1A、图1B和图1C示出了根据至少一个实施例的可以使用一个或更多个神经网络处理的图像；
图2A、图2B和图2C示出了根据至少一个实施例的用于对象分类和呈现的卷积神经网络的训练和使用；
图3A和图3B示出了根据至少一个实施例的网络架构；
图4示出了根据至少一个实施例的关系预测器；
图5A和图5B示出了根据至少一个实施例的选择网络的过程；
图6A示出了根据至少一个实施例的推理和/或训练逻辑；
图6B示出了根据至少一个实施例的推理和/或训练逻辑；
图7示出了根据至少一个实施例的示例数据中心系统；
图8示出了根据至少一个实施例的计算机系统的框图；
图9示出了根据至少一个实施例的计算机系统的框图；
图10示出了根据至少一个实施例的计算机系统；
图11示出了根据至少一个实施例的计算机系统；
图12A示出了根据至少一个实施例的计算机系统；
图12B示出了根据至少一个实施例的计算机系统；
图12C示出了根据至少一个实施例的计算机系统；
图12D示出了根据至少一个实施例的计算机系统；
图12E和图12F示出了根据至少一个实施例的共享编程模型；
图13示出了根据至少一个实施例的示例性集成电路和相关联的图形处理器；
图14A至图14B示出了根据至少一个实施例的示例性集成电路和相关联的图形处理器；
图15A至图15B示出了根据至少一个实施例的附加的示例性图形处理器逻辑；
图16示出了根据至少一个实施例的计算机系统；
图17A示出了根据至少一个实施例的并行处理器；
图17B示出了根据至少一个实施例的分区单元；
图17C示出了根据至少一个实施例的处理集群；
图17D示出了根据至少一个实施例的图形多处理器；
图18示出了根据至少一个实施例的多图形处理单元(GPU)系统；
图19示出了根据至少一个实施例的图形处理器；
图20示出了根据至少一个实施例的处理器的微架构；
图21示出了根据至少一个实施例的深度学习应用处理器；
图22示出了根据至少一个实施例的示例神经形态处理器的框图；
图23和图24示出了根据一个或更多个实施例的图形处理器的至少部分；
图25示出了根据至少一个实施例的图形处理器核心的至少部分；
图26A至图26B示出了根据至少一个实施例的图形处理器核心的至少部分。
图27示出了根据至少一个实施例的并行处理单元(―PPU”)；
图28示出了根据至少一个实施例的通用处理集群(―GPC”)；
图29示出了根据至少一个实施例的并行处理单元(―PPU”)的存储器分区单元；
图30示出了根据至少一个实施例的流式多处理器；
图31是根据至少一个实施例的高级计算管线的示例数据流图；
图32是根据至少一个实施例的用于在高级计算管线中训练、调适、实例化和部署机器学习模型的示例系统的系统示意图；
图33包括根据至少一个实施例的用于处理成像数据的高级计算管线3210A的示例图示；
图34A包括根据至少一个实施例的支持超声设备的虚拟仪器的示例数据流图；
图34B包括根据至少一个实施例的支持CT扫描仪的虚拟仪器的示例数据流图；
图35A示出了根据至少一个实施例的用于训练机器学习模型的过程的数据流图；以及
图35B是根据至少一个实施例的利用预训练的注释模型来增强注释工具的客户端-服务器架构的示例图示。
具体实施方式
在至少一个实施例中，可以分析图1A中示出的图像100。在至少一个实施例中，图像100包括人类患者的躯干102的横截面视图中的内部器官的表示，如可以被包括在磁共振成像(MRI)或计算机断层扫描(CT)数据的图像中。在至少一个实施例中，尽管示出的是二维表示，可以利用三维的图像数据。在至少一个实施例中，图像100包括感兴趣对象104的表示，在这种情况下是待分析的人类的肝脏。在至少一个实施例中，为了分析肝脏(诸如测量尺寸、形状或其他此类方面)，确定输入图像数据的与肝脏对应的部分。在至少一个实施例中，可以执行图像分割，这将识别输入图像数据的与感兴趣对象相对应的部分142，在这种情况下感兴趣对象是人类的肝脏，如图1B的图像视图140中所示。在至少一个实施例中，图像分割也可以识别其他感兴趣的对象，诸如存在于这种器官中的或关于这种器官的病变144。在至少一个实施例中，输入体积数据的分割可以导致在原始或目标分辨率下的三维(3D)表示180，如图1C所示。在至少一个实施例中，这种对象表示可用于各种类型的分析，诸如测量该器官的大小、形状或不规则性。
在至少一个实施例中，这种分割可以在医学图像分析中发挥重要作用，这有利于临床研究、疾病诊断和手术规划。在至少一个实施例中，自动或半自动的分割方法可用于识别和解析器官、骨骼、肿瘤、病变和其他感兴趣区域(ROI)。在至少一个实施例中，这可以包括识别和解析在二维、三维或其他多维医学图像中识别的解剖对象(例如，器官、骨骼或肿瘤)。在至少一个实施例中，分割过程可以准确地预测图像中ROI的边界区域。在至少一个实施例中，在训练和优化机器学习模型时，利用损失函数来强制执行各种约束。在至少一个实施例中，这种损失函数是轻量级的并且可以在没有任何需要的预处理或后处理的情况下实现。在至少一个实施例中，可以选择能够接受图像作为直接输入和输出分割掩码的模型架构来使用。在至少一个实施例中，可以针对特定的任务或任务类型(诸如病变分割)来选择和/或优化该架构。在至少一个实施例中，可以使用处理元件(诸如图形处理单元(GPU))有效地进行这种模型的验证和推理过程。在至少一个实施例中，这些模型可以进行端到端的训练，目标是最小化损失函数，其中可以包括诸如多类加权交叉熵(multi-class weightedcross-entropy)和软骰子(soft Dice)损失等项。
在至少一个实施例中，可以利用分割架构200，如图2A所示。在至少一个实施例中，可以利用输入图像数据202来训练转换器(transformer)网络210和分割网络204两者。在至少一个实施例中，该图像数据可以对应于多维或多模态数据(可以包括图像和文本数据或其他模态)，诸如可以作为CT或MRI扫描的结果生成，以及其他此类选项。在至少一个实施例中，该数据可能是混合数据，诸如可以包括二维图像数据和从单独的传感器获得的距离数据。在至少一个实施例中，可以确定要在该图像数据上执行的任务类型，诸如对该输入图像数据中的一种或更多种类型的对象或特征执行分割。在至少一个实施例中，可以训练转换器网络210以从一组可能的网络配置212中预测两个可能的配置中的哪个将产生更准确的结果。在至少一个实施例中，可以将生成的预测或推理212与这两种配置的真值(groundtruth)数据214进行比较，并且可以更新该转换器的网络参数，诸如通过反向传播，以便训练该转换器直到满足至少一个最终标准。在至少一个实施例中，在该转换器210被训练后，当转换器210接收用于特定任务的图像数据时，该转换器可以从一组可能的配置中分析潜在的配置，确定每组对中的哪个被预测产生更准确的结果，并且然后至少部分地基于这些配置中的哪个以最高次数被预测为更准确来选择用于分割网络204的适当配置。
在至少一个实施例中，该配置信息可以被用于选择用于该任务的分割网络204，包括诸如架构、超参数和要使用的数据增强策略等方面。在至少一个实施例中，该分割网络还可以使用输入图像数据202进行训练，或至少进行测试，诸如生成可以与对应的真值数据208进行比较的预测的分类206或分割，以确定任何进一步的训练是否合适。在至少一个实施例中，分割网络然后可以接受输入图像数据并且确定该图像数据中一个或更多个对象的边界。在至少一个实施例中，这可以包括识别针对给定的分割边界推理的对象类型的语义分割信息。
在至少一个实施例中，可以为任务(诸如图像分割)选择一个或更多个这种神经网络204。在至少一个实施例中，这可以包括使用自动机器学习算法，该算法可以搜索或以其他方式尝试确定最佳的神经架构，或至少是在给定情况下为给定的任务的类型提供最高水平的性能的神经架构。在至少一个实施例中，这种算法还可以尝试确定超参数和数据增强策略的最佳组合。在至少一个实施例中，这是使用转换器模型210完成的，该模型可以适应搜索空间嵌入的动态长度，并且可以显著地提高这种搜索的质量。在至少一个实施例中，这可以为几个与分割有关的任务(诸如那些与病变分割有关的任务)提供高性能。在至少一个实施例中，这种方法不需要手动设计多个网络组件和训练策略，这可以包括根据要分割的图像的特性来手动指定网络的各个方面，诸如层数、计算内核和的激活函数。在至少一个实施例中，这种过程也可以优化网络的所有方面，而不是仅仅框架的几个组件，这需要手动选择这些其他组件。在至少一个实施例中，高度准确的分割可被用于应用(诸如医学图像分析)，这已成为疾病理解、临床诊断和治疗计划的关键步骤。
在至少一个实施例中，这种网络可以被优化以准确地确定各种类型的对象的分割。在至少一个实施例中，对象(诸如医学图像中的病变)的大小、形状和外观，在例如不同解剖结构的图像中可以有很大的不同，诸如图2B的图像230中所示。在至少一个实施例中，图像230示出了三维CT图像数据中肝脏病变的强度变化，这对自动病变分割产生了巨大的挑战。在至少一个实施例中，示出的箭头指示目标病变的位置。在至少一个实施例中，左边的数据示出了几个大的病变，中间部分为较小的病变。在至少一个实施例中，在图像开窗和标准化后，肝脏和病变区域的非典型CT对比在右侧部分被示出。在至少一个实施例中，这些和其他此类对象的语义特征可以与疾病的严重程度密切相关。病理强度模式、扫描协议和医疗设备的变化已经使自动病变分割成为医疗图像自动分析中(诸如三维CT、三维MRI和组织病理学)的艰巨任务。在至少一个实施例中，可以提供全面的解决方案，以为这些任务中的任何一项提供准确的结果。在至少一个实施例中，这样的过程的结果可以如图2C的图像集260中所示的那样呈现。在至少一个实施例中，图像的最上面一行示出了CT数据中肝脏和病变分割的叠加显示，以及对应的三维渲染结果。在至少一个实施例中，底部的行示出了胸部CT数据中肺部病变分割的叠加显示，以及对应的三维渲染。在至少一个实施例中，这样的显示可以使医师或其他这样的人或过程能够分析感兴趣对象的三维视图，从这样的呈现中可以确定清晰的大小、形状和其他视觉方面。在至少一个实施例中，这可以比基于其中对象(诸如病变)可能难以检测，或至少难以确定准确的特性的诸如图2B所示的图像的图像提供更准确的诊断。
在至少一个实施例中，可以使用各种网络架构来执行任务，诸如针对某类对象的图像分割。在至少一个实施例中，可以使用对称架构300，如图3A所示。在至少一个实施例中，这可以包括以U型布置的层，其中这些层的网络参数(或这些层之间的连接)可以在训练过程中被学习和优化。在至少一个实施例中，这种网络可以有利地用于各种应用，诸如图像识别、语义分割、对象检测和自然图像生成等。
在至少一个实施例中，通过优化网络架构和配置，而不仅仅是预选网络架构的网络参数来提高这种网络的精度和效率可以是可取的。在至少一个实施例中，网络选择算法、系统或过程可以尝试自动设计或选择这种神经网络架构和配置，而不需要很多或任何人工干预、手动选择或假设。在至少一个实施例中，除了相应的模型权重外，模型的结构在搜索后变得适合指定任务，并且该结构可以转移到其他应用中。在至少一个实施例中，附加的约束条件(诸如延迟或参数数量)，可以被添加为搜索目标，以使这些模型适合不同的计算平台。在至少一个实施例中，这些附加的、自动的深度学习组件可以帮助至少在模型的精度、延迟和紧凑性方面提高性能。
在至少一个实施例中，可以执行过程，该过程可以自动估计用于任务(诸如三维(3D)医学图像中的病变分割)的深度学习解决方案的各种组件。在至少一个实施例中，利用分割网络的搜索空间来实现全局网络结构的灵活连接，包括设计(诸如U型设计)，诸如基于编码器-解码器的模型。在至少一个实施例中，各种深度学习配置(例如，神经架构、增强和超参数)的候选被编码到一维(1D)向量中，作为该配置的抽象表示。在至少一个实施例中，用这些有代表性的配置向量和它们对应的验证指标来训练二元关联预测器。在至少一个实施例中，该预测器区分输入向量对，以确定一个向量是否会以至少一些置信度或概率导致比另一个向量有更好的性能。在至少一个实施例中，并且给定这样的预测器，任何这些或其他这种深度学习解决方案的配置可以通过直接比较进行排序。在至少一个实施例中，搜索配置可以通过从候选池中采样候选来生成，并且至少部分地基于在例如病变分割的搜索任务中的预测性能而被选择。在至少一个实施例中，搜索到的配置可以被转移到不同数据集的类似任务中并且可以实现合理的性能。
在至少一个实施例中，可以选择候选架构350，如图3B中所示。在至少一个实施例中，可以利用比传统对称架构300具有更多灵活性的随机结构。在至少一个实施例中，可以使用配置搜索空间，其提供关于分割网络内各种密集连接的重要性和适用性的直觉。在至少一个实施例中，搜索过程和配置部署两者从计算方面上讲都可以是高效的和有效的，并且可以利用如本文所讨论的一个或更多个关系转换器的好处。在至少一个实施例中，这种方法可以利用自动深度学习(AutoDL)来优化深度学习的任何或所有方面，包括网络架构设计、数据增强策略和损失函数。在至少一个实施例中，网络配置选择系统可以同时搜索深度学习组件的最佳组合。在至少一个实施例中，这种深度学习方法的成功来自于这种网络是可以端到端训练，而不需要特征工程。在至少一个实施例中，这种方法可以为给定的任务或任务类型设计或选择最佳的网络架构。在至少一个实施例中，精心设计的架构能够在训练和特征学习期间实现有效的梯度反向传播。在至少一个实施例中，可以通过训练期间的数据增强来提高性能，这可以有助于提高模型的鲁棒性并且减轻训练、验证和测试数据集领域之间的差距。在至少一个实施例中，在模型训练和选择期间可以优化超参数以提供快速收敛和可接受的准确度。
在至少一个实施例中，基于转换器的自动深度学习方法可以涉及训练关系预测器以比较不同训练配置之间的性能，其中训练配置可以包括特定的神经架构、数据增强和超参数集。在至少一个实施例中，神经网络架构、数据增强和其他相关的超参数可以用适当的编码策略来适应这种方法。在至少一个实施例中，编码的组合是预测器的参考，用于确定一个或更多个目标任务的最佳架构和训练配置。
在至少一个实施例中，可以生成神经架构的搜索空间，诸如随机或根据用于生成多样化搜索空间的算法。在至少一个实施例中，网络选择框架可以将网络的不同空间层次的特征图任意地相互连接。在至少一个实施例中，可以随机安排增加或减少这些特征图的空间大小的操作顺序。在至少一个实施例中，生成的搜索空间可以包含U型网络或密集连接的网络，并且也可以包含其他具有不对称结构的网络拓扑，诸如图3B中的结构350。在至少一个实施例中，这样的搜索空间可以由几个具有不同操作的块组成。在至少一个实施例中，候选块以三维或其他方式可以包括块类型，诸如残差块、瓶颈块和轴向注意力块。在至少一个实施例中，残差块和瓶颈块可以有效地避免消失的梯度。在至少一个实施例中，轴向注意力区块可以用于解决用于分割任务的二维平面中的弱长距离依赖性问题。在至少一个实施例中，轴向注意力区块可以包括从二维到两个三维版本的扩展。在至少一个实施例中，第一版本是沿X、Y、Z轴循序地轴向注意力进行，第二版本是沿Y、X、Z轴循序地进行。在至少一个实施例中，由于轴向平面(例如，X-Y平面)至少与X-Z平面和Y-Z平面相比可以以更高的分辨率成像并且具有更多低层次图像细节的信息，因此轴向注意块可以先处理这个X-Y平面，然后进行Z轴方向的注意。
在至少一个实施例中，可以用N个块逐一构建架构。在至少一个实施例中，每当向架构引入新的块c时，可以首先确定其类别和空间分辨率水平。在至少一个实施例中，从第三块开始，块ci可以从所有先前块cj和ck中的两个块收集特征图，并且将它们合并为单个特征图。在至少一个实施例中，c2将只从c1接收特征图，因为i、j、k不必相邻。在至少一个实施例中，为了结合来自不同空间分辨率的层并匹配当前块的分辨率，可以对这些特征图分别应用上采样和下采样。在至少一个实施例中，组合的特征图的空间分辨率可以被改变为目标空间分辨率。在至少一个实施例中，然后可以通过必要的上采样或下采样将这些组合的特征图转换为ci的空间分辨率水平。在至少一个实施例中，Nth块是在最后的激活层之前的块，诸如生成多类概率图的softmax层。在至少一个实施例中，N和空间分辨率可以在搜索过程中在某些离散整数值的范围内确定。在至少一个实施例中，不同块的不同空间分辨率在图3B中用不同的颜色来示出，而不同的块类型是使用不同的块形状来示出的。在至少一个实施例中，先前的块和当前的块之间的连接可以是任意的。在至少一个实施例中，为了进一步减少训练期间的GPU内存消耗，以及减少该训练过程所需的时间量，茎(stem)层可以被用来对输入体积进行下采样，例如，使用3×3×3卷积的一半的原始尺寸。在至少一个实施例中，在该架构的末端，可以使用另一个上采样(例如，线性插值)层来将这些特征图恢复到原始体积大小。
在至少一个实施例中，为了表示架构和其他训练配置并简化下一步的计算，架构和训练配置可以在搜索空间中联合编码以形成“大”一维向量V。在至少一个实施例中，向量V编码数值和非数值(例如，优化器/损失/数据增强的选择)两者。在至少一个实施例中，这个架构可以被编码为具有动态长度的一维向量A。在至少一个实施例中，五个整数索引可以用来分别表示当前块ID、操作的选择、空间分辨率水平，以及每个块的各自的两个预处理器块ID。在至少一个实施例中，第一块的预处理块ID可以是(-1，-1)，并且第二块ID可以是(0，-1)。在至少一个实施例中，在训练期间可以按顺序应用n＝5种增强方法。在至少一个实施例中，可以有n个占位符用于m个增强的候选。在至少一个实施例中，索引(0至m-1)可用于每个占位符以指示增强方法的选择。在至少一个实施例中，用于增强的一维向量的长度为n。在至少一个实施例中，不同的优化器和损失函数的选择也可以使用整数索引来编码。在至少一个实施例中，其他相关的超参数(例如，学习率)可以进一步优化，只要它们可以被制定为连续或离散的值。在至少一个实施例中，在对该搜索空间的所有必要组件进行编码后，所有的一维向量可以级联成一个大向量v。
在至少一个实施例中，搜索空间可以被设计为涵盖典型的深度学习框架中的大多数组件。在至少一个实施例中，数据增强的候选可以包括随机翻转(例如，分别沿X、Y、Z轴)、X-Y平面的随机旋转(例如，90度)、随机缩放、随机高斯噪声、随机强度转移和随机强度尺度转移。在至少一个实施例中，每个增强的激活的概率可以被默认设置为0.15。在至少一个实施例中，候选学习率为[0.01,0.005,0.001,0.0005,0.0001]，并且候选学习率调度器包括常数和多项式调度器。在至少一个实施例中，损失函数候选可以从(软)骰子损失在利用或不利用平方预测、交叉熵(CE)损失、骰子损失和CE损失的组合，以及骰子损失和焦点损失的组合的情况下确定。在至少一个实施例中，优化器候选可以包括诸如Adam、随机梯度下降、动量、Nesterov和NovoGrad优化器之类的优化器。在至少一个实施例中，对于架构空间，块数N可以从5到12中选择并且空间分辨率水平l可以是2到5。在至少一个实施例中，并且在每个空间水平，这些特征图的空间大小是1/2(l-1)，通道数是2(l-1)·c 1。在至少一个实施例中，c1可以被设置为16。在至少一个实施例中，块候选包括3D残差块、3D瓶颈块和3D轴向注意块。
在至少一个实施例中，神经预测器400可以被用于分析二元关系，如图4所示。在至少一个实施例中，神经预测器接受向量v0 402和向量v1 404作为输入，每个向量包含架构A、增强f和超参数h)的编码，并且通过神经关系预测406预测哪个向量会生成更高的验证分数a。在至少一个实施例中，性能预测器可以接受包含神经架构、数据增强和超参数的一维编码向量V作为输入，并且输出对应的性能值(诸如验证精度)。在至少一个实施例中，这样的预测器可以涵盖机器学习或深度学习中的任何或所有可能的组件，并且可以在不同的数据集、任务和硬件平台上转移。
在至少一个实施例中，训练这样的神经预测器可以需要大量的时间来生成真值数据，以用于训练稳定的关系预测器。在至少一个实施例中，为了减轻训练许多作业或实例的负担，反而可以使用基于预测器的搜索方法来预测不同配置向量vi和vj之间的关系。在至少一个实施例中，这种方法的目标可以是预测两个配置gi和gj之间的验证精度a的关系，充分的预测是更好或更差，或更低与更高的精度。在至少一个实施例中，在从原始配置中提取向量v后，这种方法可以采用转换器模块和全连接(FC)层将该向量映射到二元预测。在至少一个实施例中，可以利用转化器编码器将具有动态长度的整个向量v编码为具有固定大小的特征图。在至少一个实施例中，多个FC层可用于将这些高级特征图转换为二元关系预测。在至少一个实施例中，用于训练这种预测器的真值GTi,j是基于较好或较差的验证分数ai,aj，因为可以通过以下方式给出:
在至少一个实施例中，这样的预测器可以被表述为二元分类器，而不是精度回归量(regressor)。在至少一个实施例中，预测器一旦训练好，就可以用排序算法对未见过的配置进行排序。在至少一个实施例中，每个配置可以与所有其他抽样的配置进行比较。在至少一个实施例中，可以用多少个具有更差的验证精度的配置对配置进行索引。在至少一个实施例中，可以基于这种索引进行排序。在至少一个实施例中，当在CPU或GPU上执行时，vi和vj之间的比较可以是相对轻量级的，这样可以在几秒钟内对于数百个随机采样的候选完成排序。
在至少一个实施例中，这样的预测器设计的优点是可以需要相对较少的整体训练时间。在至少一个实施例中，可以用较少的训练迭代来比较各种配置，因为预测精度的绝对值不是必须的。在至少一个实施例中，特别是当把预测器转移到另一个数据集时，预测的精度可以提供更少的信息。在至少一个实施例中，配置vi和vj之间的实际排名可以是在没有任何搜索或训练经验的情况下为新任务提供信息的。在至少一个实施例中，当与其他类型的预测器相比时，二元关系预测器可以需要少得多的真值点，以便学习这些预测器的类似数量的参数。在至少一个实施例中，训练20个作业可以为基于精度的预测器创建仅20个真值点，而相同数量的训练作业或实例可以为基于关系的预测器创建20×20＝400个真值点，这样就可以用较少的训练时间和较少的迭代来估计关系。
在至少一个实施例中，搜索过程可以尝试为肝脏和病变分割任务选择最佳网络配置。在至少一个实施例中，这样的分割模型接受1通道输入并输出3类概率地图(例如，背景、肝脏和病变图)，其形状与接收到的输入相同。在至少一个实施例中，为了训练和验证预测器，可以从搜索空间中均匀地采样100个配置候选。在至少一个实施例中，这些候选中的75个可以用于预测器训练，其余25个用于验证。在至少一个实施例中，每个候选配置被训练了10,000次迭代，每1,000次迭代就验证这个分割模型。在至少一个实施例中，最佳验证骰子得分被称为该配置的GT精度。在至少一个实施例中，一旦所有这些GT点被生成，这个预测模型可以用例如Adam优化器、学习率0.001和批次大小32来训练10,000次迭代。在至少一个实施例中，可以从这个有200个候选(例如，100个现有的和另外100个未见过的随机样本)的预测器中选择最佳配置，以提供最终的模型训练解决方案。在至少一个实施例中，单个GPU训练作业或实例可以被用于该配置搜索。在至少一个实施例中，每个作业可能需要大约3小时用于训练和验证，该任务的总搜索时间大约为300GPU小时。在至少一个实施例中，这样的搜索过程可以是完全并行的，这样可以使用8-GPU的服务器在两天或更短时间内完成搜索。在至少一个实施例中，预测器模型可以只需要几分钟或更少的时间来训练。
在至少一个实施例中，在训练期间，网络的输入可以是大小为128x128x128的斑块，前景和背景斑块之间的比例为1:1。在至少一个实施例中，每个GPU的批次大小可以是4(例如，来自2个体积的2个斑块)。在至少一个实施例中，为了实现更好的和鲁棒的分割性能，使用与这个搜索的学习率调度器相同的学习率调度器，可以将总的训练迭代次数线性地扩展到40,000次。在至少一个实施例中，每1,000次迭代进行验证，以选择最佳模型检查点。在至少一个实施例中，验证精度是用骰子分数来衡量的。在至少一个实施例中，模型推理使用滑动窗(sliding-window)方案并且相邻窗口的重叠区域为该窗口大小的80％。在至少一个实施例中，可以对所有任务进行5倍交叉熵，在训练后产生5个分割模型。在至少一个实施例中，测试数据的最终预测是来自这5个模型的概率图的集合结果。在至少一个实施例中，这样的方法可以用PyTorch实现，并且在两个具有16GB内存的NVIDIA V100 GPU上训练。
在至少一个实施例中，可以执行用于为任务选择神经网络配置的过程500，如图5A所示。在至少一个实施例中，可以自动生成大量的网络配置502，其中这些配置可以包括与网络架构(例如，层的数量和类型，以及这些层之间的连接)、增强和超参数有关的信息。在至少一个实施例中，可以随机生成这些配置选择，如受任何适用规则(诸如先前块的数量)的约束。在至少一个实施例中，这可以包括选择随机选择的层类型的随机数，连接和空间分辨率的随机数和选择。在至少一个实施例中，这些候选配置可以作为向量被编码504到搜索空间中。在至少一个实施例中，可以确定要执行的任务506，其中该任务可以包括要由神经网络执行的推理任务。在至少一个实施例中，为了尝试确定该任务的最佳的网络配置，至少从一组候选网络配置中，可以从该搜索空间中随机采样508候选配置数。在至少一个实施例中，可以使用关系神经预测器对这些候选向量对进行比较510，例如，该预测器可以预测与这些候选向量相对应的哪些配置会对确定的任务产生更高的精度。在至少一个实施例中，该神经预测器可以使用该确定的任务的真值数据来训练。在至少一个实施例中，通过这个预测器，这些候选向量可以被该预测器预测给定向量所针对的候选的数量排序512，以产生更准确的结果。在至少一个实施例中，不生成实际的准确度值，只预测一对配置中的哪一个会产生更准确的结果。在至少一个实施例中，可以根据该排序的候选集为该任务选择网络配置514，选择排名最高的或靠前的候选配置用于该任务。
在至少一个实施例中，可以执行用于选择网络以执行任务的过程550，如图5B中所示。在至少一个实施例中，可以确定552要由第一神经网络生成的推理，可以与任务类型(诸如图像分割)有关。在至少一个实施例中，可以利用554一个或更多个第二神经网络至少部分地基于要生成的推理或要用于生成这些推理的信息来选择一个或更多个第一神经网络。在至少一个实施例中，这可以包括比较候选网络并且预测用于生成确定的推理的相对准确度。
在至少一个实施例中，这种分类可用于医学图像。在至少一个实施例中，这可以包括计算机断层扫描(CT)和/或磁共振成像(MRI)图像、组织病理学图像，以及来自超声波扫描或其他此类过程的数据。在至少一个实施例中，分类和分级可以用于其他类型的图像，其中要从输入的图像或视频数据中识别特定类型的对象、特征、元素或模式。在至少一个实施例中，这可以包括对二维、三维、四维或多模态图像中的对象(如器官、骨骼或肿瘤)(诸如医学图像中的解剖对象)进行识别和分类。
推理和训练逻辑
图6A示出了用于执行与一个或更多个实施例相关联的推理和/或训练操作的推理和/或训练逻辑615。下面结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。
在至少一个实施例中，推理和/或训练逻辑615可以包括但不限于代码和/或数据存储601，其用于存储前向和/或输出权重和/或输入/输出数据，和/或在一个或更多个实施例的方面中用于配置被训练和/或被使用以进行推理的神经网络的神经元或层的其他参数。在至少一个实施例中，训练逻辑615可以包括或耦合到用于存储图代码或其他软件以控制时序和/或顺序的代码和/或数据存储601，其中权重和/或其他参数信息被加载以配置逻辑，该逻辑包括整数和/或浮点单元(统称为算术逻辑单元(ALU))。在至少一个实施例中，代码(诸如图代码)基于该代码所对应的神经网络的架构将权重或其他参数信息加载到处理器ALU中。在至少一个实施例中，代码和/或数据存储601存储在使用一个或更多个实施例的各方面训练和/或推理期间在输入/输出数据和/或权重参数的前向传播期间结合一个或更多个实施例训练或使用的神经网络的每个层的权重参数和/或输入/输出数据。在至少一个实施例中，代码和/或数据存储601的任何部分都可以包括在其他片上或片外数据存储内，包括处理器的L1、L2或L3高速缓存或系统存储器。
在至少一个实施例中，代码和/或数据存储601的任何部分都可以在一个或更多个处理器或其他硬件逻辑设备或电路的内部或外部。在至少一个实施例中，代码和/或数据存储601可以是高速缓存存储器、动态随机存取存储器(“DRAM”)、静态随机存取存储器(“SRAM”)、非易失性存储器(例如闪存)或其他存储。在至少一个实施例中，对代码和/或数据存储601是在处理器的内部还是外部的选择，例如，或者包括DRAM、SRAM、闪存或某种其他存储类型，可以取决于片上对(versus)片外的可用存储，正在执行的训练和/或推理功能的延时要求，在神经网络的推理和/或训练中使用的数据的批大小或这些因素的某种组合。
在至少一个实施例中，推理和/或训练逻辑615可以包括但不限于代码和/或数据存储605，用于存储与在一个或更多个实施例的各方面中被训练和/或被使用以进行推理的神经网络的神经元或层相对应的反向和/或输出权重和/或输入/输出数据。在至少一个实施例中，在使用一个或更多个实施例的各方面进行训练和/或推理期间，代码和/或数据存储605存储在输入/输出数据和/或权重参数的反向传播期间结合一个或更多个实施例训练或使用的神经网络的每个层的权重参数和/或输入/输出数据。在至少一个实施例中，训练逻辑615可以包括或耦合到用于存储图代码或其他软件以控制时序和/或顺序的代码和/或数据存储605，其中权重和/或其他参数信息被加载以配置逻辑，该逻辑包括整数和/或浮点单元(统称为算术逻辑单元(ALU))。在至少一个实施例中，代码(诸如图代码)使得基于该代码所对应的神经网络的架构将权重或其他参数信息加载到处理器ALU中。在至少一个实施例中，代码和/或数据存储605的任何部分可以与其他片上或片外数据存储一起被包括，包括处理器的L1、L2或L3高速缓存或系统存储器。在至少一个实施例中，代码和/或数据存储605的任何部分可以在一个或更多个处理器或其他硬件逻辑设备或电路的内部或外部。在至少一个实施例中，代码和/或数据存储605可以是高速缓存存储器、DRAM、SRAM、非易失性存储器(例如闪存)或其他存储。在至少一个实施例中，对代码和/或数据存储605是在处理器的内部还是外部的选择，例如，包括DRAM、SRAM、闪存还是其他某种存储类型，可以取决于片上对片外的可用存储，正在执行的训练和/或推理功能的延时要求，在神经网络的推理和/或训练中使用的数据的批大小或这些因素的某种组合。
在至少一个实施例中，代码和/或数据存储601以及代码和/或数据存储605可以是单独的存储结构。在至少一个实施例中，代码和/或数据存储601以及代码和/或数据存储605可以是相同的存储结构。在至少一个实施例中，代码和/或数据存储601以及代码和/或数据存储605可以被部分组合和部分分离。在至少一个实施例中，代码和/或数据存储601以及代码和/或数据存储605的任何部分可以与其他片上或片外数据存储一起被包括，包括处理器的L1、L2或L3高速缓存或系统存储器。
在至少一个实施例中，推理和/或训练逻辑615可以包括但不限于一个或更多个算术逻辑单元(“ALU”)610(包括整数和/或浮点单元)，用于至少部分地基于训练和/或推理代码(例如，图代码)或由其指示来执行逻辑和/或数学运算，其结果可能会产生存储在激活存储620中的激活(例如，来自神经网络内的层或神经元的输出值)，其是存储在代码和/或数据存储601和/或代码和/或数据存储605中的输入/输出和/或权重参数数据的函数。在至少一个实施例中，根据由ALU 610响应于执行指令或其他代码而执行的线性代数和/或基于矩阵的数学来生成存储在激活存储620中的激活，其中存储在代码和/或数据存储605中和/或代码和/或数据存储601中的权重值用作操作数以及其他值，例如偏差值、梯度信息、动量值或其他参数或超参数，可以将任何或所有这些存储在代码和/或数据存储605或代码和/或数据存储601或其他片上或片外存储中。
在至少一个实施例中，一个或更多个处理器或其他硬件逻辑设备或电路中包括一个或更多个ALU 610，而在另一实施例中，一个或更多个ALU 610可以在处理器或其他硬件逻辑设备或使用它们(例如协处理器)的电路外部。在至少一个实施例中，可以将ALU 610包括在处理器的执行单元之内，或者以其他方式包括在由处理器的执行单元可访问的ALU库(bank)中，该处理器的执行单元可以在同一处理器内或者分布在不同类型的不同处理器之间(例如，中央处理单元、图形处理单元、固定功能单元等)。在至少一个实施例中，代码和/或数据存储601、代码和/或数据存储605以及激活存储620可以在相同的处理器或其他硬件逻辑设备或电路上，而在另一实施例中，它们可以在不同的处理器或其他硬件逻辑设备或电路或相同和不同处理器或其他硬件逻辑设备或电路的某种组合中。在至少一个实施例中，激活存储620的任何部分可以与其他片上或片外数据存储包括在一起，包括处理器的L1、L2或L3高速缓存或系统存储器。此外，推理和/或训练代码可以与处理器或其他硬件逻辑或电路可访问的其他代码一起存储，并可以使用处理器的提取、解码、调度、执行、退出和/或其他逻辑电路来提取和/或处理。
在至少一个实施例中，激活存储620可以是高速缓存存储器、DRAM、SRAM、非易失性存储器(例如，闪存)或其他存储。在至少一个实施例中，激活存储620可以完全地或部分地在一个或更多个处理器或其他逻辑电路内或外部。在至少一个实施例中，对激活存储620是在处理器的内部还是外部的选择，例如，或者包括DRAM、SRAM、闪存或某些其他存储类型，可以取决于片上对片外的可用存储，执行训练和/或推理功能的延时要求，在推理和/或训练神经网络中使用的数据的批大小或这些因素的某种组合。在至少一个实施例中，图6A中所示的推理和/或训练逻辑615可以与专用集成电路(“ASIC”)结合使用，例如来自Google的处理单元、来自GraphcoreTM的推理处理单元(IPU)或来自Intel公司的(例如“Lake Crest”)处理器。在至少一个实施例中，图6A所示的推理和/或训练逻辑615可与中央处理单元(“CPU”)硬件、图形处理单元(“GPU”)硬件或其他硬件(例如现场可编程门阵列(“FPGA”))结合使用。
图6B示出了根据至少一个或更多个实施例的推理和/或训练逻辑615。在至少一个或更多个实施例中，推理和/或训练逻辑615可以包括但不限于硬件逻辑，其中计算资源与对应于神经网络内的一层或更多层神经元的权重值或其他信息一起被专用或以其他方式排他地使用。在至少一个实施例中，图6B中所示的推理和/或训练逻辑615可以与专用集成电路(ASIC)结合使用，例如来自Google的处理单元，来自GraphcoreTM的推理处理单元(IPU)或来自Intel公司的(例如“Lake Crest”)处理器。在至少一个实施例中，图6B中所示的推理和/或训练逻辑615可以与中央处理单元(CPU)硬件、图形处理单元(GPU)硬件或其他硬件(例如现场可编程门阵列(FPGA))结合使用。在至少一个实施例中，推理和/或训练逻辑615包括但不限于代码和/或数据存储601以及代码和/或数据存储605，其可以用于存储代码(例如，图代码)、权重值和/或其他信息，包括偏差值、梯度信息、动量值和/或其他参数或超参数信息。在图6B中所示的至少一个实施例中，代码和/或数据存储601以及代码和/或数据存储605中的每一个都分别与专用计算资源(例如计算硬件602和计算硬件606)相关联。在至少一个实施例中，计算硬件602和计算硬件606中的每一个包括一个或更多个ALU，这些ALU仅分别对存储在代码和/或数据存储601以及代码和/或数据存储605中的信息执行数学函数(例如线性代数函数)，其结果被存储在激活存储620中。
在至少一个实施例中，代码和/或数据存储601和605以及相应的计算硬件602和606中的每一个分别对应于神经网络的不同层，使得从代码和/或数据存储601和计算硬件602的一个存储/计算对601/602得到的激活被提供为代码和/或数据存储605和计算硬件606的下一个存储/计算对605/606的输入，以便反映神经网络的概念组织。在至少一个实施例中，每个存储/计算对601/602和605/606可以对应于一个以上的神经网络层。在至少一个实施例中，在推理和/或训练逻辑615中可以包括在存储/计算对601/602和605/606之后或与之并行的附加存储/计算对(未示出)。
数据中心
图7示出了可以使用至少一个实施例的示例数据中心700。在至少一个实施例中，数据中心700包括数据中心基础设施层710、框架层720、软件层730和应用程序层740。
在至少一个实施例中，如图7所示，数据中心基础设施层710可以包括资源协调器712、分组的计算资源714和节点计算资源(“节点C.R.”)716(1)-716(N)，其中“N”代表任意正整数。在至少一个实施例中，节点C.R.716(1)-716(N)可以包括但不限于任何数量的中央处理单元(“CPU”)或其他处理器(包括加速器、现场可编程门阵列(FPGA)、图形处理器等)，存储器设备(例如动态只读存储器)、存储设备(例如，固态或磁盘驱动器)，网络输入/输出(“NW I/O”)设备，网络交换机，虚拟机(“VM”)，电源模块和冷却模块等。在至少一个实施例中，节点C.R.716(1)-716(N)中的一个或更多个节点C.R.可以是具有一个或更多个上述计算资源的服务器。
在至少一个实施例中，分组的计算资源714可以包括容纳在一个或更多个机架(未示出)内的节点C.R.的单独分组，或者容纳在各个地理位置的数据中心(也未示出)内的许多机架。分组的计算资源714内的节点C.R.的单独分组可以包括可以被配置或分配为支持一个或更多个工作负载的分组的计算、网络、存储器或存储资源。在至少一个实施例中，可以将包括CPU或处理器的若干节点C.R.分组在一个或更多个机架内，以提供计算资源来支持一个或更多个工作负载。在至少一个实施例中，一个或更多个机架还可以包括以任意组合的任何数量的电源模块、冷却模块和网络交换机。
在至少一个实施例中，资源协调器712可以配置或以其他方式控制一个或更多个节点C.R.716(1)-716(N)和/或分组的计算资源714。在至少一个实施例中，资源协调器712可以包括用于数据中心700的软件设计基础设施(“SDI”)管理实体。在至少一个实施例中，资源协调器可以包括硬件、软件或其某种组合。
在至少一个实施例中，如图7所示，框架层720包括作业调度器722、配置管理器724、资源管理器726和分布式文件系统728。在至少一个实施例中，框架层720可以包括支持软件层730的软件732和/或应用程序层740的一个或更多个应用程序742的框架。在至少一个实施例中，软件732或应用程序742可以分别包括基于Web的服务软件或应用程序，例如由Amazon Web Services，Google Cloud和Microsoft Azure提供的服务软件或应用程序。在至少一个实施例中，框架层720可以是但不限于一种类型的免费和开源软件网络应用程序框架，诸如可以利用分布式文件系统728来进行大规模数据处理(例如“大数据”)的ApacheSparkTM(以下称为“Spark”)。在至少一个实施例中，作业调度器722可以包括Spark驱动器，用于促进对数据中心700的各个层所支持的工作负载进行调度。在至少一个实施例中，配置管理器724可能够配置不同的层，诸如软件层730以及包括Spark和用于支持大规模数据处理的分布式文件系统728的框架层720。在至少一个实施例中，资源管理器726可能够管理映射到或分配用于支持分布式文件系统728和作业调度器722的聚类的或分组的计算资源。在至少一个实施例中，聚类的或分组的计算资源可以包括数据中心基础设施层710处的分组的计算资源714。在至少一个实施例中，资源管理器726可以与资源协调器712进行协调以管理这些映射的或分配的计算资源。
在至少一个实施例中，包括在软件层730中的软件732可以包括由节点C.R.716(1)-716(N)的至少各部分、分组的计算资源714和/或框架层720的分布式文件系统728使用的软件。一种或更多种类型的软件可以包括但不限于Internet网页搜索软件、电子邮件病毒扫描软件、数据库软件和流视频内容软件。
在至少一个实施例中，应用程序层740中包括的一个或更多个应用程序742可以包括由节点C.R.716(1)-716(N)的至少各部分、分组的计算资源714和/或框架层720的分布式文件系统728使用的一种或更多种类型的应用程序。一种或更多种类型的应用程序可以包括但不限于任何数量的基因组学应用程序、认知计算和机器学习应用程序，包括训练或推理软件、机器学习框架软件(例如PyTorch、TensorFlow、Caffe等)或与一个或更多个实施例结合使用的其他机器学习应用程序。
在至少一个实施例中，配置管理器724、资源管理器726和资源协调器712中的任何一个可以基于以任何技术上可行的方式获取的任何数量和类型的数据来实现任何数量和类型的自我修改动作。在至少一个实施例中，自我修改动作可以减轻数据中心700的数据中心操作员做出可能不好的配置决策并且可以避免数据中心的未充分利用和/或执行差的部分。
在至少一个实施例中，数据中心700可以包括工具、服务、软件或其他资源，用于根据本文所述的一个或更多个实施例来训练一个或更多个机器学习模型或者使用一个或更多个机器学习模型来预测或推理信息。例如，在至少一个实施例中，可以通过使用上文关于数据中心700描述的软件和计算资源，根据神经网络架构计算权重参数来训练机器学习模型。在至少一个实施例中，通过使用通过本文所述的一种或更多种训练技术计算出的权重参数，可以使用上面关于数据中心700所描述的资源，使用对应于一个或更多个神经网络的经训练的机器学习模型来推理或预测信息。
在至少一个实施例中，数据中心可以使用CPU、专用集成电路(ASIC)、GPU、FPGA或其他硬件来使用上述资源来执行训练和/或推理。此外，上述的一个或更多个软件和/或硬件资源可以配置成一种服务，用于允许用户训练或执行信息推理，诸如图像识别、语音识别或其他人工智能服务。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图7的系统中使用，以用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或体系架构、或神经网络用例计算出的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
计算机系统
图8是示出根据至少一个实施例的示例性计算机系统的框图，该示例性计算机系统可以是具有互连的设备和组件的系统，片上系统(SOC)或它们的某种形成有处理器的组合800，该处理器可以包括用于执行指令的执行单元。在至少一个实施例中，根据本公开，诸如在本文所述的实施例中，计算机系统800可以包括但不限于组件，诸如处理器802，用于采用执行单元(包括逻辑)来执行用于过程数据的算法。在至少一个实施例中，计算机系统800可以包括处理器，诸如可从加利福尼亚州圣克拉拉市的英特尔公司(Intel Corporationof Santa Clara,California)获得的处理器家族、XeonTM、XScaleTM和/或StrongARMTM，CoreTM或NervanaTM微处理器，尽管也可以使用其他系统(包括具有其他微处理器的PC、工程工作站、机顶盒等)。在至少一个实施例中，计算机系统800可以执行可从华盛顿州雷蒙德市的微软公司(Microsoft Corporation ofRedmond,Wash.)获得的WINDOWS操作系统版本，尽管也可以使用其他操作系统(例如UNIX和Linux)、嵌入式软件和/或图形用户界面。
实施例可以用在其他设备中，诸如手持设备和嵌入式应用程序。手持设备的一些示例包括蜂窝电话、互联网协议(Internet Protocol)设备、数码相机、个人数字助理(“PDA”)和手持PC。在至少一个实施例中，嵌入式应用程序可以包括微控制器、数字信号处理器(“DSP”)、片上系统、网络计算机(“NetPC”)、机顶盒、网络集线器、广域网(“WAN”)交换机，或根据至少一个实施例可执行一个或更多个指令的任何其他系统。
在至少一个实施例中，计算机系统800可包括但不限于处理器802，该处理器802可包括但不限于一个或更多个执行单元808，用于根据本文描述的技术执行机器学习模型训练和/或推理。在至少一个实施例中，计算机系统800是单处理器台式机或服务器系统，但是在另一实施例中，计算机系统800可以是多处理器系统。在至少一个实施例中，处理器802可以包括但不限于例如复杂指令集计算机(“CISC”)微处理器、精简指令集计算(“RISC”)微处理器、超长指令字(“VLIW”)微处理器、实现指令集组合的处理器，或任何其他处理器设备，诸如数字信号处理器。在至少一个实施例中，处理器802可以耦合到处理器总线810，该处理器总线810可以在处理器802与计算机系统800中的其他组件之间传输数据信号。
在至少一个实施例中，处理器802可以包括但不限于1级(“L1”)内部高速缓存存储器(“cache”)804。在至少一个实施例中，处理器802可以具有单个内部高速缓存或多级内部高速缓存。在至少一个实施例中，高速缓存存储器可以驻留在处理器802的外部。取决于特定的实现方式和需求，其他实施例还可以包括内部和外部高速缓存的组合。在至少一个实施例中，寄存器文件806可以在各种寄存器中存储不同类型的数据，包括但不限于整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器。
在至少一个实施例中，包括但不限于执行整数和浮点运算的逻辑的执行单元808也位于处理器802中。在至少一个实施例中，处理器802还可以包括微代码(“ucode”)只读存储器(“ROM”)，其存储某些宏指令的微代码。在至少一个实施例中，执行单元808可以包括用于处理打包指令集809的逻辑。在至少一个实施例中，通过将打包指令集809包括在通用处理器802以及要执行指令的关联电路的指令集中，可以使用通用处理器802中的打包数据来执行由许多多媒体应用程序使用的操作。在一个或更多个实施例中，可以通过使用处理器的数据总线的全宽度对打包数据执行操作来更高效地加速和执行许多多媒体应用程序，这可以消除在处理器的数据总线上传输较小的数据单元以一次对一个数据元素执行一个或更多个操作的需求。
在至少一个实施例中，执行单元808还可以用在微控制器、嵌入式处理器、图形设备、DSP和其他类型的逻辑电路中。在至少一个实施例中，计算机系统800可以包括但不限于存储器820。在至少一个实施例中，存储器820可以实现为动态随机存取存储器(“DRAM”)设备、静态随机存取存储器(“SRAM”)设备、闪存设备或其他存储器设备。在至少一个实施例中，存储器820可以存储由处理器802可以执行的数据信号表示的一个或更多个指令819和/或数据821。
在至少一个实施例中，系统逻辑芯片可以耦合到处理器总线810和存储器820。在至少一个实施例中，系统逻辑芯片可以包括但不限于存储器控制器集线器(“MCH”)816，并且处理器802可以经由处理器总线810与MCH 816通信。在至少一个实施例中，MCH 816可以提供到存储器820的高带宽存储器路径818，以用于指令和数据存储以及用于图形命令、数据和纹理的存储。在至少一个实施例中，MCH 816可以在处理器802、存储器820和计算机系统800中的其他组件之间引导数据信号，并且在处理器总线810、存储器820和系统I/O 822之间桥接数据信号。在至少一个实施例中，系统逻辑芯片可以提供用于耦合到图形控制器的图形端口。在至少一个实施例中，MCH 816可以通过高带宽存储器路径818耦合到存储器820，并且图形/视频卡812可以通过加速图形端口(“AGP”)互连814耦合到MCH 816。
在至少一个实施例中，计算机系统800可以使用系统I/O 822作为专有集线器接口总线来将MCH 816耦合到I/O控制器集线器(“ICH”)830。在至少一个实施例中，ICH 830可以经由本地I/O总线提供与某些I/O设备的直接连接。在至少一个实施例中，本地I/O总线可以包括但不限于用于将外围设备连接到存储器820、芯片组和处理器802的高速I/O总线。示例可以包括但不限于音频控制器829、固件集线器(“闪存BIOS”)828、无线收发器826、数据存储824、包含用户输入和键盘接口825的传统I/O控制器823、串行扩展端口827(诸如通用串行总线(“USB”))和网络控制器834。数据存储824可以包括硬盘驱动器、软盘驱动器、CD-ROM设备、闪存设备或其他大容量存储设备。
在至少一个实施例中，图8示出了包括互连的硬件设备或“芯片”的系统，而在其他实施例中，图8可以示出示例性片上系统(“SoC”)。在至少一个实施例中，图8中示出的设备可以利用专有互连、标准化互连(例如，PCIe)或其某种组合进行互连。在至少一个实施例中，计算机系统800的一个或更多个组件使用计算快速链路(CXL)互连来进行互连。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图8的系统中使用，用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图9是示出根据至少一个实施例的用于利用处理器910的电子设备900的框图。在至少一个实施例中，电子设备900可以是，例如但不限于，笔记本电脑、塔式服务器、机架服务器、刀片服务器、膝上型计算机、台式计算机、平板电脑、移动设备、电话、嵌入式计算机或任何其他合适的电子设备。
在至少一个实施例中，电子设备900可以包括但不限于通信地耦合到任何合适数量或种类的组件、外围设备、模块或设备的处理器910。在至少一个实施例中，处理器910使用总线或接口耦合，诸如I2C总线、系统管理总线(“SMBus”)、低引脚计数(LPC)总线、串行外围接口(“SPI”)、高清音频(“HDA”)总线、串行高级技术附件(“SATA”)总线、通用串行总线(“USB”)(版本1、版本2、版本3)或通用异步接收器/发送器(“UART”)总线。在至少一个实施例中，图9示出了系统，该系统包括互连的硬件设备或“芯片”，而在其他实施例中，图9可以示出示例性片上系统(“SoC”)。在至少一个实施例中，图9中所示的设备可以利用专有互连、标准化互连(例如，PCIe)或其某种组合进行互连。在至少一个实施例中，图9的一个或更多个组件使用计算快速链路(CXL)互连进行互连。
在至少一个实施例中，图9可以包括显示器924、触摸屏925、触摸板930、近场通信单元(“NFC”)945、传感器集线器940、热传感器946、快速芯片组(“EC”)935、受信平台模块(“TPM”)938、BIOS/固件/闪存(“BIOS，FW Flash”)922、DSP 960、驱动器920(诸如固态磁盘(“SSD”)或硬盘驱动器(“HDD”))、无线局域网单元(“WLAN”)950、蓝牙单元952、无线广域网单元(“WWAN”)956、全球定位系统(GPS)955、相机(“USB 3.0相机”)954(诸如USB 3.0相机)和/或以例如LPDDR3标准实现的低功耗双倍数据速率(“LPDDR”)存储器单元(“LPDDR3”)915。这些组件可以各自以任何合适的方式实现。
在至少一个实施例中，其他组件可以通过上文讨论的组件通信地耦合到处理器910。在至少一个实施例中，加速度计941、环境光传感器(“ALS”)942、罗盘943和陀螺仪944可以通信地耦合到传感器集线器940。在至少一个实施例中，热传感器939、风扇937、键盘936和触摸板930可以通信地耦合到EC 935。在至少一个实施例中，扬声器963、耳机964和麦克风(“mic”)965可以通信地耦合到音频单元(“音频编解码器和D类放大器”)962，其又可以通信地耦合到DSP 960。在至少一个实施例中，音频单元962可以包括例如但不限于音频编码器/解码器(“编解码器”)和D类放大器。在至少一个实施例中，SIM卡(“SIM”)957可以通信地耦合到WWAN单元956。在至少一个实施例中，组件(诸如WLAN单元950和蓝牙单元952以及WWAN单元956)可以被实现为下一代形式因子(“NGFF”)。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图9的系统中使用，用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图10示出了根据至少一个实施例的计算机系统1000。在至少一个实施例中，计算机系统1000配置为实现贯穿本公开描述的各种过程和方法。
在至少一个实施例中，计算机系统1000包括但不限于至少一个中央处理单元(“CPU”)1002，其连接到使用任何合适协议实现的通信总线1010，诸如PCI(“外围组件互连”)、外围组件互连快速(“PCI-Express”)、AGP(“加速图形端口”)、超传输或任何其他总线或点对点通信协议。在至少一个实施例中，计算机系统1000包括但不限于主存储器1004和控制逻辑(例如，实现为硬件、软件或其组合)，并且数据被存储在可采取随机存取存储器(“RAM”)形式的主存储器1004中。在至少一个实施例中，网络接口子系统(“网络接口”)1022提供到其他计算设备和网络的接口，用于使用计算机系统1000从其他系统接收数据以及将数据发送到其他系统。
在至少一个实施例中，计算机系统1000在至少一个实施例中包括但不限于输入设备1008、并行处理系统1012和显示设备1006，它们可以使用常规的阴极射线管(“CRT”)、液晶显示器(“LCD”)、发光二极管(“LED”)、等离子显示器或其他合适的显示技术来实现。在至少一个实施例中，从输入设备1008(诸如键盘、鼠标、触摸板、麦克风等)接收用户输入。在至少一个实施例中，前述模块中的每一者可以位于单个半导体平台上以形成处理系统。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图10的系统中使用，以至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算出的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图11示出了根据至少一个实施例的计算机系统1100。在至少一个实施例中，计算机系统1100包括但不限于计算机1110和USB盘1120。在至少一个实施例中，计算机1110可以包括但不限于任何数量和类型的处理器(未示出)和存储器(未示出)。在至少一个实施例中，计算机1110包括但不限于服务器、云实例、膝上型计算机和台式计算机。
在至少一个实施例中，USB盘1120包括但不限于处理单元1130、USB接口1140和USB接口逻辑1150。在至少一个实施例中，处理单元1130可以是能够执行指令的任何指令执行系统、装置或设备。在至少一个实施例中，处理单元1130可以包括但不限于任何数量和类型的处理核心(未示出)。在至少一个实施例中，处理单元1130包括专用集成电路(“ASIC”)，该专用集成电路被优化为执行与机器学习相关联的任何数量和类型的操作。例如，在至少一个实施例中，处理单元1130是张量处理单元(“TPC”)，其被优化以执行机器学习推理操作。在至少一个实施例中，处理单元1130是视觉处理单元(“VPU”)，其被优化以执行机器视觉和机器学习推理操作。
在至少一个实施例中，USB接口1140可以是任何类型的USB连接器或USB插座。例如，在至少一个实施例中，USB接口1140是用于数据和电源的USB 3.0Type-C插座。在至少一个实施例中，USB接口1140是USB 3.0Type-A连接器。在至少一个实施例中，USB接口逻辑1150可以包括使处理单元1130能够经由USB连接器1140与设备(例如计算机1110)相接口的任何数量和类型的逻辑。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图11的系统中使用，用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算出的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图12A示出了示例性架构，其中多个GPU 1210-1213通过高速链路1240-1243(例如，总线、点对点互连等)通信地耦合到多个多核心处理器1205-1206。在一个实施例中，高速链路1240-1243支持4GB/s、30GB/s、80GB/s或更高的通信吞吐量。可以使用各种互连协议，包括但不限于PCIe4.0或5.0以及NVLink 2.0。
此外，在一个实施例中，两个或更多个GPU 1210-1213通过高速链路1229-1230互连，该高速链路可以使用与用于高速链路1240-1243的协议/链路相同或不同的协议/链路来实现。类似地，两个或更多个多核心处理器1205-1206可以通过高速链路1228连接，该高速链路可以是以20GB/s、30GB/s、120GB/s或更高的速度运行的对称多处理器(SMP)总线。可替代地，可以使用相同的协议/链路(例如，通过公共互连结构)来完成图12A中所示的各种系统组件之间的所有通信。
在一个实施例中，每个多核心处理器1205-1206分别经由存储器互连1226-1227通信地耦合到处理器存储器1201-1202，并且每个GPU 1210-1213分别通过GPU存储器互连1250-1253通信地耦合到GPU存储器1220-1223。存储器互连1226和1250可以利用相同或不同的存储器访问技术。作为示例而非限制，处理器存储器1201-1202和GPU存储器1220-1223可以是易失性存储器，诸如动态随机存取存储器(DRAM)(包括堆叠的DRAM)、图形DDR SDRAM(GDDR)(例如GDDR5、GDDR6)，或高带宽存储器(HBM)，和/或可以是非易失性存储器，诸如3DXPoint或Nano-Ram。在一个实施例中，处理器存储器1201-1202的某些部分可以是易失性存储器，而另一部分可以是非易失性存储器(例如，使用两级存储器(2LM)层次结构)。
如下文所述，尽管各个多核心处理器1205-1206和GPU 1210-1213可以分别物理地耦合到特定存储器1201-1202、1220-1223，可以实现统一存储器架构，其中相同的虚拟系统地址空间(也称为“有效地址”空间)分布在各个物理存储器之间。例如，处理器存储器1201-1202可以各自包括64GB的系统存储器地址空间，并且GPU存储器1220-1223可以各自包括32GB的系统存储器地址空间(在该示例中导致总计256GB的可寻址存储器)。
图12B示出了根据一个示例性实施例的用于多核心处理器1207和图形加速模块1246之间的互连的附加细节。图形加速模块1246可以包括集成在线路卡上的一个或更多个GPU芯片，该线路卡经由高速链路1240耦合到处理器1207。可选地，图形加速模块1246与处理器1207一样可以集成在的相同的封装或芯片上。
在至少一个实施例中，示出的处理器1207包括多个核心1260A-1260D，每个核心都具有转换后备缓冲区1261A-1261D和一个或更多个高速缓存1262A-1262D。在至少一个实施例中，核心1260A-1260D可以包括未示出的用于执行指令和处理数据的各种其他组件。高速缓存1262A-1262D可以包括1级(L1)和2级(L2)高速缓存。此外，一个或更多个共享高速缓存1256可以被包括在高速缓存1262A-1262D中，并且由各组核心1260A-1260D共享。例如，处理器1207的一个实施例包括24个核心，每个核心具有其自己的L1高速缓存，12个共享的L2高速缓存，和12个共享的L3高速缓存。在该实施例中，两个相邻核心共享一个或更多个L2和L3高速缓存。处理器1207和图形加速模块1246与系统存储器1214连接，该系统存储器1214可以包括图12A中的处理器存储器1201-1202。
通过一致性总线1264经由核心间通信为存储在各个高速缓存1262A-1262D、1256和系统存储器1214中的数据和指令维护一致性。例如，每个高速缓存可以具有与其相关联的高速缓存一致性逻辑/电路，以响应于检测到对特定高速缓存行的读取或写入通过一致性总线1264进行通信。在一个实现方式中，通过一致性总线1264实现高速缓存监听协议，以监听(snoop)高速缓存访问。
在一个实施例中，代理电路1225将图形加速模块1246通信地耦合到一致性总线1264，从而允许图形加速模块1246作为核心1260A-1260D的对等方参与高速缓存一致性协议。特别地，接口1235通过高速链路1240(例如，PCIe总线、NVLink等)提供到代理电路1225的连接，并且接口1237将图形加速模块1246连接到高速链路1240。
在一个实现方式中，加速器集成电路1236代表图形加速模块1246的多个图形处理引擎1231、1232、N提供高速缓存管理、存储器访问、上下文管理和中断管理服务。图形处理引擎1231、1232、N可各自包括单独的图形处理单元(GPU)。替代地，图形处理引擎1231、1232、N可以包括GPU内的不同类型的图形处理引擎，诸如图形执行单元、媒体处理引擎(例如，视频编码器/解码器)、采样器和blit(块搬运)引擎。在至少一个实施例中，图形加速模块1246可以是具有多个图形处理引擎1231、1232、N的GPU，或者图形处理引擎1231、1232、N可以是集成在通用封装、线路卡或芯片上的各个GPU。
在一个实施例中，加速器集成电路1236包括用于执行各种存储器管理功能(诸如虚拟到物理存储器转换(也称为有效到真实存储器转换))的存储器管理单元(MMU)1239，还包括用于访问系统存储器1214的存储器访问协议。MMU 1239还可包括转换后备缓冲区(“TLB”)(未示出)，用于高速缓存虚拟/有效到物理/真实地址转换。在一个实现方式中，高速缓存1238存储用于图形处理引擎1231-1232、N高效地访问的命令和数据。在一个实施例中，将存储在高速缓存1238和图形存储器1233-1234、M中的数据与核心高速缓存1262A-1262D、1256和系统存储器1214保持一致。如上文所述，这可以代表高速缓存1238和存储器1233-1234、M经由代理电路1225来实现(例如，将与处理器高速缓存1262A-1262D、1256上的高速缓存行的修改/访问有关的更新发送到高速缓存1238，并从高速缓存1238接收更新)。
一组寄存器1245存储由图形处理引擎1231-1232执行的线程的上下文数据，并且上下文管理电路1248管理线程上下文。例如，上下文管理电路1248可以执行保存和恢复操作，以在上下文切换期间保存和恢复各个线程的上下文(例如，其中保存第一线程并且存储第二线程，以便可以由图形处理引擎执行第二线程)。例如，上下文管理电路1248在上下文切换时，可以将当前寄存器值存储到存储器中的(例如，由上下文指针标识的)指定区域。然后，当返回到上下文时可以恢复寄存器值。在一个实施例中，中断管理电路1247接收并处理从系统设备接收的中断。
在一个实现方式中，MMU 1239将来自图形处理引擎1231的虚拟/有效地址转换为系统存储器1214中的真实/物理地址。加速器集成电路1236的一个实施例支持多个(例如，4个、8个、16个)图形加速器模块1246和/或其他加速器设备。图形加速器模块1246可以专用于在处理器1207上执行的单个应用程序，或者可以在多个应用程序之间共享。在一个实施例中，呈现了虚拟化的图形执行环境，其中图形处理引擎1231-1232、N的资源与多个应用程序或虚拟机(VM)共享。在至少一个实施例中，可以基于与VM和/或应用程序相关联的处理要求和优先级，将资源细分为“切片(slice)”，其被分配给不同的VM和/或应用程序。
在至少一个实施例中，加速器集成电路1236作为图形加速模块1246的系统的桥来执行，并提供地址转换和系统存储器高速缓存服务。另外，加速器集成电路1236可以为主机处理器提供虚拟化设施，以管理图形处理引擎1231-1232、N的虚拟化、中断和存储器管理。
由于图形处理引擎1231-1232、N的硬件资源被明确地映射到主机处理器1207看到的真实地址空间，因此任何主机处理器都可以使用有效地址值直接寻址这些资源。在一个实施例中，加速器集成电路1236的一个功能是图形处理引擎1231-1232、N的物理分离，使得它们在系统看来为独立的单元。
在至少一个实施例中，一个或更多个图形存储器1233-1234、M分别耦合到每个图形处理引擎1231-1232、N。图形存储器1233-1234、M存储正在由每个图形处理引擎1231-1232、N处理的指令和数据。在至少一个实施例中，图形存储器1233-1234、M可以是易失性存储器，诸如DRAM(包括堆叠的DRAM)、GDDR存储器(例如，GDDR5、GDDR6)或HBM，和/或可以是非易失性存储器，诸如3D XPoint或Nano-Ram。
在一个实施例中，为了减少高速链路1240上的数据流量，使用偏置技术来确保存储在图形存储器1233-1234、M中的数据是图形处理引擎1231-1232、N最常使用的，并且优选地是核心1260A-1260D不使用(至少不经常使用)的数据。类似地，偏置机制试图将核心需要的(并且优选地，图形处理引擎1231-1232、N不需要的)数据保持在核心的高速缓存1262A-1262D、1256和系统存储器1214中。
图12C示出了另一个示例性实施例，其中加速器集成电路1236被集成在处理器1207内。至少在该实施例中，图形处理引擎1231-1232、N经由接口1237和接口1235(同样，其可以利用任何形式的总线或接口协议)通过高速链路1240直接与加速器集成电路1236通信。加速器集成电路1236可以执行与关于图12B描述的操作相同的操作，但是由于它紧密靠近一致性总线1264和高速缓存1262A-1262D、1256，可能具有更高的吞吐量。至少一个实施例支持不同的编程模型，该编程模型包括进程专用的编程模型(无图形加速模块虚拟化)和共享编程模型(具有虚拟化)，所述编程模型可以包括由加速器集成电路1236控制的编程模型和由图形加速模块1246控制的编程模型。
在至少一个实施例中，图形处理引擎1231-1232、N专用于单个操作系统下的单个应用程序或进程。在至少一个实施例中，单个应用程序可以将其他应用程序请求汇聚(funnel)到图形处理引擎1231-1232、N，从而在VM/分区内提供虚拟化。
在至少一个实施例中，图形处理引擎1231-1232、N可以由多个VM/应用程序分区共享。在至少一个实施例中，共享模型可以使用系统管理程序(hypervisor)来虚拟化图形处理引擎1231-1232、N，以允许每个操作系统进行访问。对于没有管理程序的单分区系统，操作系统拥有图形处理引擎1231-1232、N。在至少一个实施例中，操作系统可以虚拟化图形处理引擎1231-1232、N，以提供对每个进程或应用程序的访问。
在至少一个实施例中，图形加速模块1246或个体图形处理引擎1231-1232、N使用进程句柄(handle)来选择进程元素。在至少一个实施例中，进程元素被存储在系统存储器1214中，并且可使用本文所述的有效地址到真实地址转换技术来寻址。在至少一个实施例中，进程句柄可以是特定于实现方式的值，其在向图形处理引擎1231-1232、N注册其上下文时被提供给主机进程(即，调用系统软件以将进程元素添加到进程元素链接列表)。在至少一个实施例中，进程句柄的较低16位可以是进程元素在进程元素链接列表中的偏移量。
图12D示出了示例性加速器集成切片1290。如本文使用的，“切片”包括加速器集成电路1236的处理资源的指定部分。应用程序是系统存储器1214中的有效地址空间1282，其存储进程元素1283。在一个实施例中，响应于来自在处理器1207上执行的应用程序1280的GPU调用1281，存储进程元素1283。进程元素1283包含对应的应用程序1280的进程状态。包含在进程元素1283中的工作描述符(WD)1284可以是由应用程序请求的单个作业，或者可以包含指向作业队列的指针。在至少一个实施例中，WD 1284是指向应用程序的地址空间1282中的作业请求队列的指针。
图形加速模块1246和/或各个图形处理引擎1231-1232、N可以由系统中的所有进程或进程子集共享。在至少一个实施例中，可以包括用于设置进程状态并将WD 1284发送到图形加速模块1246以在虚拟化环境中开始作业的基础设施。
在至少一个实施例中，进程专用的编程模型是特定于实现方式的。在该模型中，单个进程拥有图形加速模块1246或个体图形处理引擎1231。由于图形加速模块1246由单个进程拥有，管理程序初始化用于所拥有的分区的加速器集成电路，当指派了图形加速模块1246时，操作系统初始化用于所拥有的进程的加速器集成电路1236。
在操作中，加速器集成切片1290中的WD获取单元1291获取下一个WD 1284，其包括要由图形加速模块1246的一个或更多个图形处理引擎完成的工作的指示。来自WD 1284的数据可以存储在寄存器1245中，并由MMU 1239、中断管理电路1247和/或上下文管理电路1248使用，如图所示。例如，MMU 1239的一个实施例包括用于访问OS虚拟地址空间1285内的段/页表1286的段/页面漫游(walk)电路。中断管理电路1247可以处理从图形加速模块1246接收的中断事件1292。当执行图形操作时，由图形处理引擎1231-1232、N生成的有效地址1293被MMU 1239转换为真实地址。
在一个实施例中，为每个图形处理引擎1231-1232、N和/或图形加速模块1246复制相同的一组寄存器1245，并且该寄存器1245可以由管理程序或操作系统初始化。这些复制的寄存器中的每一个可以被包括在加速器集成切片1290中。可以由管理程序初始化的示例性寄存器在表1中示出。
表1–管理程序初始化的寄存器
表2中示出了可由操作系统初始化的示例性寄存器。
表2–操作系统初始化的寄存器
| 1 | 进程和线程标识 |
| 2 | 有效地址(EA)上下文保存/恢复指针 |
| 3 | 虚拟地址(VA)加速器利用率记录指针 |
| 4 | 虚拟地址(VA)存储段表指针 |
| 5 | 权限屏蔽 |
| 6 | 工作描述符 |
在一个实施例中，每个WD 1284专用于特定的图形加速模块1246和/或图形处理引擎1231-1232、N。它包含图形处理引擎1231-1232、N完成工作所需的所有信息，或者它可以是指向存储器位置的指针，在该存储器位置应用程序已经设置了要完成的工作的命令队列。
图12E示出了共享模型的一个示例性实施例的附加细节。该实施例包括管理程序真实地址空间1298，其中存储了进程元素列表1299。可经由管理程序1296来访问管理程序真实地址空间1298，所述管理程序1296虚拟化用于操作系统1295的图形加速模块引擎。
在至少一个实施例中，共享编程模型允许来自系统中的所有分区或分区子集的所有进程或进程子集使用图形加速模块1246。存在两种编程模型，其中图形加速模块1246由多个进程和分区共享：时间切片共享和图形定向共享。
在该模型中，系统管理程序1296拥有图形加速模块1246，并使其功能可用于所有操作系统1295。对于图形加速模块1246通过系统管理程序1296支持虚拟化，图形加速模块1246可以遵守如下：1)应用程序的作业请求必须是自主的(即，不需要在作业之间保持状态)，或者图形加速模块1246必须提供上下文保存和恢复机制。2)图形加速模块1246保证应用程序的作业请求在指定的时间量内完成，包括任何转换错误，或者图形加速模块1246提供了抢占(preempt)作业处理的能力。3)在有向共享编程模型中进行操作时，必须确保图形加速模块1246在进程之间的公平性。
在至少一个实施例中，需要应用程序1280使用图形加速模块1246类型、工作描述符(WD)、权限屏蔽寄存器(AMR)值和上下文保存/恢复区域指针(CSRP)进行操作系统1295系统调用。在至少一个实施例中，图形加速模块1246类型描述了用于系统调用的目标加速功能。在至少一个实施例中，图形加速模块1246类型可以是特定于系统的值。在至少一个实施例中，WD是专门为图形加速模块1246格式化的，并且可以采用图形加速模块1246命令、指向用户定义的结构的有效地址指针、指向命令队列的有效地址指针的形式，或描述要由图形加速模块1246完成的工作的任何其他数据结构的形式。在一个实施例中，AMR值是用于当前进程的AMR状态。在至少一个实施例中，传递给操作系统的值与设置AMR的应用程序类似。如果加速器集成电路1236和图形加速模块1246的实现不支持用户权限屏蔽覆写寄存器(UAMOR)，则在管理程序调用中传递AMR之前，操作系统可以将当前UAMOR值应用于AMR值。管理程序1296可以在将AMR放入进程元素1283中之前选择性地应用当前权限屏蔽覆写寄存器(AMOR)值。在至少一个实施例中，CSRP是寄存器1245中的一个，所述寄存器包含应用程序的有效地址空间1282中的区域的有效地址，以供图形加速模块1246保存和恢复上下文状态。如果不需要在作业之间保存状态或者当作业被抢占时，则该指针是可选的。在至少一个实施例中，上下文保存/恢复区域可以是固定的系统存储器。
在接收到系统调用时，操作系统1295可以验证应用程序1280已经注册并且被授予使用图形加速模块1246的权限。然后，操作系统1295使用表3中所示的信息来调用管理程序1296。
表3–操作系统到管理程序的调用参数
| 1 | 工作描述符(WD) |
| 2 | 权限屏蔽寄存器(AMR)值(可能被屏蔽) |
| 3 | 有效地址(EA)上下文保存/恢复区域指针(CSRP) |
| 4 | 进程ID(PID)和可选的线程ID(TID) |
| 5 | 虚拟地址(VA)加速器利用率记录指针(AURP) |
| 6 | 存储段表指针的虚拟地址(SSTP) |
| 7 | 逻辑中断服务号(LISN) |
在接收到管理程序调用时，管理程序1296验证操作系统1295已注册并被授予使用图形加速模块1246的权限。然后，管理程序1296将进程元素1283放入对应的图形加速模块1246类型的进程元素链接列表中。进程元素可以包括表4中所示的信息。
表4–进程元素信息
| 1 | 工作描述符(WD) |
| 2 | 权限屏蔽寄存器(AMR)值(可能被屏蔽) |
| 3 | 有效地址(EA)上下文保存/恢复区域指针(CSRP) |
| 4 | 进程ID(PID)和可选的线程ID(TID) |
| 5 | 虚拟地址(VA)加速器利用率记录指针(AURP) |
| 6 | 存储段表指针的虚拟地址(SSTP) |
| 7 | 逻辑中断服务号(LISN) |
| 8 | 从管理程序调用参数派生的中断向量表 |
| 9 | 状态寄存器(SR)值 |
| 10 | 逻辑分区ID(LPID) |
| 11 | 真实地址(RA)管理程序加速器利用率记录指针 |
| 12 | 存储描述符寄存器(SDR) |
在至少一个实施例中，管理程序初始化多个加速器集成切片1290寄存器1245。
如图12F所示，在至少一个实施例中，使用统一存储器，所述统一存储器可经由用于访问物理处理器存储器1201-1202和GPU存储器1220-1223的公共虚拟存储器地址空间来寻址。在该实现方式中，在GPU 1210-1213上执行的操作利用相同的虚拟/有效存储器地址空间来访问处理器存储器1201-1202，反之亦然，从而简化了可编程性。在一个实施例中，虚拟/有效地址空间的第一部分被分配给处理器存储器1201，第二部分被分配给第二处理器存储器1202，第三部分被分配给GPU存储器1220，以此类推。在至少一个实施例中，由此整个虚拟/有效存储器空间(有时称为有效地址空间)分布在处理器存储器1201-1202和GPU存储器1220-1223中的每一个上，从而允许任何处理器或GPU采用映射到任何物理存储器的虚拟地址来访问该存储器。
在一个实施例中，一个或更多个MMU 1239A-1239E内的偏置/一致性管理电路1294A-1294E确保一个或更多个主机处理器(例如，1205)与GPU 1210-1213的高速缓存之间的高速缓存一致性，并实现指示应在其中存储某些类型的数据的物理存储器的偏置技术。虽然在图12F中示出了偏置/一致性管理电路1294A-1294E的多个实例，但可以在一个或更多个主机处理器1205的MMU内和/或在加速器集成电路1236内实现偏置/一致性电路。
一个实施例允许将附接GPU的存储器1220-1223映射为系统存储器的一部分，并使用共享虚拟存储器(SVM)技术进行访问，但不会遭受与全系统高速缓存一致性相关联的性能缺陷。在至少一个实施例中，附接GPU的存储器1220-1223作为系统存储器被访问而无需繁重的高速缓存一致性开销的能力为GPU卸载提供了有利的操作环境。该布置允许主机处理器1205的软件设置操作数并访问计算结果，而没有传统的I/O DMA数据复制的开销。这样的传统复制包括驱动程序调用、中断和存储器映射I/O(MMIO)访问，相对于简单的存储器访问而言，这些访问的效率均较低。在至少一个实施例中，在没有高速缓存一致性开销的情况下访问附接GPU的存储器1220-1223的能力对于卸载的计算的执行时间而言可能是关键的。例如，在具有大量流式写入存储器流量的情况下，高速缓存一致性开销可以显著降低GPU1210-1213所看到的有效写入带宽。在至少一个实施例中，操作数设置的效率、结果访问的效率和GPU计算的效率可能会在确定GPU卸载的有效性方面发挥作用。
在至少一个实施例中，GPU偏置和主机处理器偏置的选择由偏置跟踪器数据结构驱动。例如，可以使用偏置表，所述偏置表可以是页面粒度结构(例如，以存储器页的粒度来控制)，该页面粒度结构包括每附接GPU的的存储器页1或2位。在至少一个实施例中，在GPU1210-1213中具有或不具有偏置高速缓存(例如，用于高速缓存偏置表的频繁/最近使用的条目)的情况下，可以在一个或更多个附接GPU的存储器1220-1223的被盗(stolen)存储器范围中实现偏置表。替代地，可以在GPU内维护整个偏置表。
在至少一个实施例中，在实际访问GPU存储器之前，访问与对附接GPU的存储器1220-1223的每次访问相关联的偏置表条目，从而引起以下操作。首先，来自GPU 1210的在GPU偏置中找到其页面的本地请求被直接转发到对应的GPU存储器1220-1223。来自GPU的在主机偏置中找到其页面的本地请求被转发至处理器1205(例如，通过上文讨论的高速链路)。在一个实施例中，来自处理器1205的在主机处理器偏置中找到所请求页面的请求完成了与正常存储器读取类似的请求。替代地，可以将指向GPU偏置页面的请求转发到GPU1210-1213。在至少一个实施例中，如果GPU当前不使用页面，则GPU可将页面迁移到主机处理器偏置。在至少一个实施例中，页面的偏置状态可以通过基于软件的机制、基于硬件辅助的软件的机制、或者在有限组的情况下通过纯粹基于硬件的机制来改变。
一种用于改变偏置状态的机制采用API调用(例如OpenCL)，所述API调用又调用GPU的设备驱动程序，所述设备驱动程序又发送消息(或使命令描述符入队)到GPU，引导GPU改变偏置状态，并在某些迁移中在主机中执行高速缓存刷新操作。在至少一个实施例中，高速缓存刷新操作用于从主机处理器1205偏置迁移到GPU偏置，但是不用于相反的迁移。
在一个实施例中，高速缓存一致性是通过暂时渲染主机处理器1205无法高速缓存的GPU偏置页面来维护的。为了访问这些页面，处理器1205可以请求来自GPU 1210的访问，GPU 1210可以或可以不立即授予访问权限。因此，为了减少处理器1205和GPU 1210之间的通信，确保GPU偏置页面是GPU所需的页面而不是主机处理器1205所需的页面是有益的，反之亦然。
推理和/或训练逻辑615用于执行一个或更多个实施例。在下文中结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图13示出了根据本文所述的各个实施例的示例性集成电路和关联的图形处理器，其可以使用一个或更多个IP核心来制造。除了图示的之外，在至少一个实施例中还可以包括其他逻辑和电路，包括附加的图形处理器/核心、外围接口控制器或通用处理器核心。
图13是示出根据至少一个实施例的可使用一个或更多个IP核心制造的芯片集成电路1300上的示例性系统的框图。在至少一个实施例中，集成电路1300包括一个或更多个应用程序处理器1305(例如，CPU)、至少一个图形处理器1310，并且可以另外包括图像处理器1315和/或视频处理器1320，其中任意一个可以是模块化IP核心。在至少一个实施例中，集成电路1300包括外围或总线逻辑，其包括USB控制器1325、UART控制器1330、SPI/SDIO控制器1335和I2S/I2C控制器1340。在至少一个实施例中，集成电路1300可以包括耦合到高清多媒体接口(HDMI)控制器1350和移动工业处理器接口(MIPI)显示接口1355中的一个或更多个的显示设备1345。在至少一个实施例中，存储可以由闪存子系统1360提供，该闪存子系统包括闪存和闪存控制器。在至少一个实施例中，可以经由存储器控制器1365提供存储器接口以用于访问SDRAM或SRAM存储器设备。在至少一个实施例中，一些集成电路还包括嵌入式安全引擎1370。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在集成电路1300中用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图14A-14B示出了根据本文所述的各个实施例的示例性集成电路和关联的图形处理器，其可以使用一个或更多个IP核心来制造。除了图示的之外，在至少一个实施例中可以包括其他逻辑和电路，包括附加的图形处理器/核心、外围接口控制器或通用处理器核心。
图14A-14B是示出根据本文描述的实施例的在SoC内使用的示例性图形处理器的框图。图14A示出了根据至少一个实施例的片上系统集成电路的示例性图形处理器1410，其可以使用一个或更多个IP核心来制造。图14B示出了根据至少一个实施例的片上系统集成电路的附加示例性图形处理器1440，其可以使用一个或更多个IP核心来制造。在至少一个实施例中，图14A的图形处理器1410是低功率图形处理器核心。在至少一个实施例中，图14B的图形处理器1440是更高性能的图形处理器核心。在至少一个实施例中，每个图形处理器1410、1440可以是图13的图形处理器1310的变体。
在至少一个实施例中，图形处理器1410包括顶点处理器1405和一个或更多个片段处理器1415A-1415N(例如1415A、1415B、1415C、1415D至1415N-1和1415N)。在至少一个实施例中，图形处理器1410可以经由单独的逻辑来执行不同的着色器程序，使得顶点处理器1405被优化以执行针对顶点着色器程序的操作，而一个或更多个片段处理器1415A-1415N执行针对片段或像素着色器程序的片段(例如，像素)着色操作。在至少一个实施例中，顶点处理器1405执行3D图形管线的顶点处理阶段并生成图元和顶点数据。在至少一个实施例中，一个或更多个片段处理器1415A-1415N使用由顶点处理器1405生成的图元和顶点数据来产生在显示设备上显示的帧缓冲区。在至少一个实施例中，一个或更多个片段处理器1415A-1415N被优化以执行如在OpenGL API中所提供的片段着色器程序，该OpenGL API可以用于执行与在Direct 3D API中所提供的像素着色器程序类似的操作。
在至少一个实施例中，图形处理器1410附加地包括一个或更多个存储器管理单元(MMU)1420A-1420B、一个或更多个高速缓存1425A-1425B和一个或更多个电路互连1430A-1430B。在至少一个实施例中，一个或更多个MMU 1420A-1420B为图形处理器1410(包括为顶点处理器1405和/或片段处理器1415A-1415N)提供虚拟到物理地址映射，除了存储在一个或更多个高速缓存1425A-1425B中的顶点或图像/纹理数据之外，其还可以引用存储在存储器中的顶点或图像/纹理数据。在至少一个实施例中，一个或更多个MMU 1420A-1420B可以与系统内的其他MMU同步，包括与图13的一个或更多个应用程序处理器1305、图像处理器1315和/或视频处理器1320相关联的一个或更多个MMU，使得每个处理器1305-1320可以参与共享或统一的虚拟存储器系统。在至少一个实施例中，一个或更多个电路互连1430A-1430B使图形处理器1410能够经由SoC的内部总线或经由直接连接与SoC内的其他IP核心相接口。
在至少一个实施例中，图形处理器1440包括图14A中的图形处理器1410的一个或更多个MMU 1420A-1420B、一个或更多个高速缓存1425A-1425B和一个或更多个电路互连1430A-1430B。在至少一个实施例中，图形处理器1440包括如图14B所示的一个或更多个着色器核心1455A-1455N(例如，1455A、1455B、1455C、1455D、1455E、1455F到1455N-1和1455N)，其提供了统一的着色器核心架构，其中单个核心或类型或核心可以执行所有类型的可编程着色器代码，包括用于实现顶点着色器、片段着色器和/或计算着色器的着色器程序代码。在至少一个实施例中，着色器核心的数量可以变化。在至少一个实施例中，图形处理器1440包括核心间任务管理器1445，其充当线程分派器，用于将执行线程分派给一个或更多个着色器核心1455A-1455N和分块单元1458，以加速基于图块的渲染的分块操作，其中在图像空间中细分了场景的渲染操作，例如，以利用场景内的局部空间一致性或优化内部高速缓存的使用。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图14A和/或图14B的集成电路中使用以至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图15A-15B示出了根据本文描述的实施例的附加示例性图形处理器逻辑。在至少一个实施例中，图15A示出了可以包括在图13的图形处理器1310内的图形核心1500，并且在至少一个实施例中，其可以是如图14B所示的统一着色器核心1455A-1455N。图15B示出了在至少一个实施例中的适合于在多芯片模块上部署的高度并行的通用图形处理单元1530。
在至少一个实施例中，图形核心1500包括共享指令高速缓存1502、纹理单元1518和高速缓存/共享存储器1520，它们对于图形核心1500内的执行资源是共用的。在至少一个实施例中，图形核心1500可包括多个切片1501A-1501N或每个核心的分区，并且图形处理器可包括图形核心1500的多个实例。切片1501A-1501N可包括支持逻辑，所述支持逻辑包括本地指令高速缓存1504A-1504N、线程调度器1506A-1506N、线程分派器1508A-1508N和一组寄存器1510A-1510N。在至少一个实施例中，切片1501A-1501N可以包括一组附加功能单元(AFU 1512A-1512N)、浮点单元(FPU 1514A-1514N)、整数算术逻辑单元(ALU 1516A-1516N)、地址计算单元(ACU 1513A-1513N)、双精度浮点单元(DPFPU 1515A-1515N)和矩阵处理单元(MPU 1517A-1517N)。
在至少一个实施例中，FPU 1514A-1514N可以执行单精度(32位)和半精度(16位)浮点运算，而DPFPU 1515A-1515N执行双精度(64位)浮点运算。在至少一个实施例中，ALU1516A-1516N可以以8位、16位和32位精度执行可变精度整数运算，并且可以被配置用于混合精度运算。在至少一个实施例中，MPU 1517A-1517N还可被配置用于混合精度矩阵运算，包括半精度浮点运算和8位整数运算。在至少一个实施例中，MPU 1517A-1517N可以执行各种矩阵运算以加速机器学习应用程序框架，包括使得能够支持加速的通用矩阵到矩阵乘法(GEMM)。在至少一个实施例中，AFU 1512A-1512N可以执行浮点单元或整数单元不支持的附加逻辑运算，包括三角函数运算(例如，正弦、余弦等)。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图形核心1500中使用，用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图15B示出了在至少一个实施例中的通用处理单元(GPGPU)1530，其可以被配置为使得高度并行的计算操作能够由图形处理单元的阵列来执行。在至少一个实施例中，GPGPU1530可以直接链接到GPGPU 1530的其他实例，以创建多GPU集群，以提高用于深度神经网络的训练速度。在至少一个实施例中，GPGPU 1530包括主机接口1532，用于实现与主机处理器的连接。在至少一个实施例中，主机接口1532是PCI Express接口。在至少一个实施例中，主机接口1532可以是厂商专用的通信接口或通信结构。在至少一个实施例中，GPGPU 1530接收来自主机处理器的命令，并使用全局调度器1534将与那些命令相关联的执行线程分配给一组计算集群1536A-1536H。在至少一个实施例中，计算集群1536A-1536H共享高速缓存存储器1538。在至少一个实施例中，高速缓存存储器1538可以用作计算集群1536A-1536H内的高速缓存存储器的更高级别的高速缓存。
在至少一个实施例中，GPGPU 1530包括存储器1544A-1544B，其经由一组存储器控制器1542A-1542B与计算集群1536A-1536H耦合。在至少一个实施例中，存储器1544A-1544B可以包括各种类型的存储器设备，其包括动态随机存取存储器(DRAM)或图形随机存取存储器，诸如同步图形随机存取存储器(SGRAM)，其包括图形双倍数据速率(GDDR)存储器。
在至少一个实施例中，计算集群1536A-1536H每个都包括一组图形核心，诸如图15A的图形核心1500，该图形核心可以包括多种类型的整数和浮点逻辑单元，这些逻辑单元可以在包括适用于机器学习计算的精度范围上执行计算操作。例如，在至少一个实施例中，每个计算集群1536A-1536H中的浮点单元的至少子集可以被配置为执行16位或32位浮点运算，而浮点单元的不同子集可以被配置为执行64位浮点运算。
在至少一个实施例中，GPGPU 1530的多个实例可以被配置为操作为计算集群。在至少一个实施例中，计算集群1536A-1536H用于同步和数据交换的通信在实施例之间变化。在至少一个实施例中，GPGPU 1530的多个实例通过主机接口1532进行通信。在至少一个实施例中，GPGPU 1530包括I/O集线器1539，其将GPGPU 1530与GPU链路1540耦合，该GPU链路1540实现到GPGPU 1530的其他实例的直接连接。在至少一个实施例中，GPU链路1540耦合到专用GPU到GPU桥，该桥实现GPGPU 1530的多个实例之间的通信和同步。在至少一个实施例中，GPU链路1540与高速互连耦合，以向其他GPGPU或并行处理器发送和接收数据。在至少一个实施例中，GPGPU 1530的多个实例位于单独的数据处理系统中，并且经由可经由主机接口1532访问的网络设备进行通信。在至少一个实施例中，除主机接口1532之外或作为其替代，GPU链路1540也可被配置为实现到主机处理器的连接。
在至少一个实施例中，GPGPU 1530可以被配置为训练神经网络。在至少一个实施例中，可以在推理平台内使用GPGPU 1530。在至少一个实施例中，在使用GPGPU 1530进行推理的情况下，相对于使用GPGPU 1530训练神经网络时，GPGPU 1530可以包括更少的计算集群1536A-1536H。在至少一个实施例中，与存储器1544A-1544B相关联的存储器技术可以在推理和训练配置之间有所不同，其中更高带宽的存储器技术专用于训练配置。在至少一个实施例中，GPGPU 1530的推理配置可以支持推理特定指令。例如，在至少一个实施例中，推理配置可以提供对一个或更多个8位整数点积指令的支持，该指令可以在部署的神经网络的推理操作期间使用。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在GPGPU 1530中使用，用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图16是示出了根据至少一个实施例的计算系统1600的框图。在至少一个实施例中，计算系统1600包括具有经由可包括存储器集线器1605的互连路径通信的一个或更多个处理器1602和系统存储器1604的处理子系统1601。在至少一个实施例中，存储器集线器1605可以是芯片组组件内的单独组件，或者可以集成在一个或更多个处理器1602内。在至少一个实施例中，存储器集线器1605经由通信链路1606与I/O子系统1611耦合。在至少一个实施例中，I/O子系统1611包括I/O集线器1607，所述I/O集线器可以使计算系统1600能够接收来自一个或更多个输入设备1608的输入。在至少一个实施例中，I/O集线器1607可以使显示控制器能够向一个或更多个显示设备1610A提供输出，所述显示控制器可以包括在一个或更多个处理器1602中。在至少一个实施例中，与I/O集线器1607耦合的一个或更多个显示设备1610A可以包括本地、内部或嵌入式显示设备。
在至少一个实施例中，处理子系统1601包括经由总线或其他通信链路1613耦合到存储器集线器1605的一个或更多个并行处理器1612。在至少一个实施例中，通信链路1613可以使用基于通信链路技术或协议(诸如但不限于PCI Express)的任何数量的标准之一，或者可以是特定于供应商的通信接口或通信结构。在至少一个实施例中，一个或更多个并行处理器1612形成计算集中的并行或向量处理系统，所述系统可以包括大量处理核心和/或处理集群，诸如集成众核(MIC)处理器。在至少一个实施例中，一个或更多个并行处理器1612形成图形处理子系统，所述图形处理子系统可以将像素输出到经由I/O集线器1607耦合的一个或更多个显示设备1610A之一。在至少一个实施例中，一个或更多个并行处理器1612还可以包括显示控制器和显示接口(未示出)，用于实现到一个或更多个显示设备1610B的直接连接。
在至少一个实施例中，系统存储单元1614可以连接到I/O集线器1607，以提供用于计算系统1600的存储机制。在至少一个实施例中，I/O交换机1616可以用于提供接口机制，用于实现I/O集线器1607与其他组件之间的连接，该其他组件例如可以集成到一个或更多个平台中的网络适配器1618和/或无线网络适配器1619，以及可以经由一个或更多个附加设备1620添加的各种其他设备。在至少一个实施例中，网络适配器1618可以是以太网适配器或另一有线网络适配器。在至少一个实施例中，无线网络适配器1619可以包括Wi-Fi、蓝牙、近场通信(NFC)或包括一个或更多个无线电设备的其他网络设备中的一个或更多个。
在至少一个实施例中，计算系统1600可以包括也可连接到I/O集线器1607的未明确示出的其他组件，所述其他组件包括USB或其他端口连接、光学存储驱动器、视频捕获设备等。在至少一个实施例中，可以使用任何合适的协议(诸如基于PCI(外围组件互连)的协议(例如PCI-Express)或其他总线或点对点通信接口和/或协议(诸如NV-Link高速互连或互连协议)来实现互连图16中各个组件的通信路径。
在至少一个实施例中，一个或更多个并行处理器1612包括为图形和视频处理而优化的电路，所述电路包括例如视频输出电路，并构成图形处理单元(GPU)。在至少一个实施例中，一个或更多个并行处理器1612包括为通用处理而优化的电路。在至少一个实施例中，计算系统1600的组件可以与单个集成电路上的一个或更多个其他系统元件集成。例如，在至少一个实施例中，一个或更多个并行处理器1612、存储器集线器1605、一个或更多个处理器1602和I/O集线器1607，可以被集成到片上系统(SoC)集成电路中。在至少一个实施例中，计算系统1600的组件可以被集成到单个封装中，以形成系统级封装(SIP)配置。在至少一个实施例中，计算系统1600的组件的至少一部分可以被集成到多芯片模块(MCM)中，所述多芯片模块可以与其他多芯片模块一起互连到模块化计算系统中。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图16的系统1600中使用，以用于至少部分地基于使用本文所述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
处理器
图17A示出了根据至少一个实施例的并行处理器1700。在至少一个实施例中，并行处理器1700的各个组件可以使用一个或更多个集成电路设备来实现，诸如可编程处理器、专用集成电路(ASIC)或现场可编程门阵列(FPGA)。在至少一个实施例中，所示的并行处理器1700是根据示例性实施例的图16所示的一个或更多个并行处理器1612的变体。
在至少一个实施例中，并行处理器1700包括并行处理单元1702。在至少一个实施例中，并行处理单元1702包括I/O单元1704，其使得能够与其他设备进行通信，包括并行处理单元1702的其他实例。在至少一个实施例中，I/O单元1704可以直接连接到其他设备。在至少一个实施例中，I/O单元1704经由使用集线器或交换机接口(例如，存储器集线器1705)与其他设备连接。在至少一个实施例中，存储器集线器1705与I/O单元1704之间的连接形成通信链路1713。在至少一个实施例中，I/O单元1704与主机接口1706和存储器交叉开关1716连接，其中主机接口1706接收用于执行处理操作的命令，而存储器交叉开关1716接收用于执行存储器操作的命令。
在至少一个实施例中，当主机接口1706经由I/O单元1704接收命令缓冲区时，主机接口1706可以将用于执行那些命令的工作操作引导到前端1708。在至少一个实施例中，前端1708与调度器1710耦合，调度器1710被配置成将命令或其他工作项分配给处理集群阵列1712。在至少一个实施例中，调度器1710确保在将任务分配给处理集群阵列1712中的集群之前，处理集群阵列1712被正确地配置并且处于有效状态。在至少一个实施例中，调度器1710经由在微控制器上执行的固件逻辑来实现。在至少一个实施例中，微控制器实现的调度器1710可被配置成以粗粒度和细粒度执行复杂的调度和工作分配操作，从而实现对在处理集群阵列1712上执行的线程的快速抢占和上下文切换。在至少一个实施例中，主机软件可以证明用于经由多个图形处理路径之一在处理集群阵列1712上进行调度的工作负载。在至少一个实施例中，工作负载然后可以由包括调度器1710的微控制器内的调度器1710逻辑在处理集群阵列1712上自动分配。
在至少一个实施例中，处理集群阵列1712可以包括多达“N”个处理集群(例如，集群1714A、集群1714B到集群1714N)。在至少一个实施例中，处理集群阵列1712的每个集群1714A-1714N可以执行大量并发线程。在至少一个实施例中，调度器1710可以使用各种调度和/或工作分配算法将工作分配给处理集群阵列1712中的集群1714A-1714N，这些算法可以根据针对每种类型的程序或计算产生的工作负载而变化。在至少一个实施例中，调度可以由调度器1710动态地处理，或者可以在配置为由处理集群阵列1712执行的程序逻辑的编译期间部分地由编译器逻辑来辅助。在至少一个实施例中，处理集群阵列1712中的不同集群1714A-1714N可被分配用于处理不同类型的程序或用于执行不同类型的计算。
在至少一个实施例中，处理集群阵列1712可以被配置成执行各种类型的并行处理操作。在至少一个实施例中，处理集群阵列1712被配置成执行通用并行计算操作。例如，在至少一个实施例中，处理集群阵列1712可以包括用于执行处理任务的逻辑，该处理任务包括对视频和/或音频数据的过滤，执行建模操作，包括物理操作以及执行数据转换。
在至少一个实施例中，处理集群阵列1712被配置成执行并行图形处理操作。在至少一个实施例中，处理集群阵列1712可以包括用于支持这种图形处理操作的执行的附加逻辑，包括但不限于执行纹理操作的纹理采样逻辑，以及曲面细分逻辑和其他顶点处理逻辑。在至少一个实施例中，处理集群阵列1712可以被配置成执行与图形处理有关的着色器程序，诸如但不限于顶点着色器、曲面细分着色器、几何着色器和像素着色器。在至少一个实施例中，并行处理单元1702可以经由I/O单元1704从系统存储器传送数据以进行处理。在至少一个实施例中，在处理期间，可以在处理期间将传送的数据存储到片上存储器(例如，并行处理器存储器1722)，然后将其写回到系统存储器。
在至少一个实施例中，当并行处理单元1702用于执行图形处理时，调度器1710可以被配置成将处理工作负载划分为近似相等大小的任务，以更好地实现将图形处理操作分配给处理集群阵列1712中的多个集群1714A-1714N。在至少一个实施例中，处理集群阵列1712的各部分可以被配置成执行不同类型的处理。例如，在至少一个实施例中，第一部分可以被配置成执行顶点着色和拓扑生成，第二部分可以被配置成执行曲面细分和几何着色，并且第三部分可以被配置成执行像素着色或其他屏幕空间操作，以产生用于显示的渲染图像。在至少一个实施例中，可以将由集群1714A-1714N中的一个或更多个产生的中间数据存储在缓冲区中，以允许在集群1714A-1714N之间传送中间数据以供进一步处理。
在至少一个实施例中，处理集群阵列1712可以经由调度器1710接收要执行的处理任务，该调度器1710从前端1708接收定义处理任务的命令。在至少一个实施例中，处理任务可以包括要处理的数据的索引，例如，表面(补丁)数据、原始数据、顶点数据和/或像素数据，以及状态参数和定义如何处理数据的命令(例如，要执行什么程序)。在至少一个实施例中，调度器1710可以被配置成获取与任务相对应的索引，或者可以从前端1708接收索引。在至少一个实施例中，前端1708可以被配置成确保在启动由传入命令缓冲区(例如，批缓冲区(batch-buffer)、推送缓冲区等)指定的工作负载之前，处理集群阵列1712被配置成处于有效状态。
在至少一个实施例中，并行处理单元1702的一个或更多个实例中的每一个可以与并行处理器存储器1722耦合。在至少一个实施例中，可以经由存储器交叉开关1716访问并行处理器存储器1722，所述存储器交叉开关1716可以接收来自处理集群阵列1712以及I/O单元1704的存储器请求。在至少一个实施例中，存储器交叉开关1716可以经由存储器接口1718访问并行处理器存储器1722。在至少一个实施例中，存储器接口1718可以包括多个分区单元(例如，分区单元1720A、分区单元1720B到分区单元1720N)，其可各自耦合至并行处理器存储器1722的一部分(例如，存储器单元)。在至少一个实施例中，分区单元1720A-1720N的数量被配置为等于存储器单元的数量，使得第一分区单元1720A具有对应的第一存储器单元1724A，第二分区单元1720B具有对应的第二存储器单元1724B，第N分区单元1720N具有对应的第N存储器单元1724N。在至少一个实施例中，分区单元1720A-1720N的数量可以不等于存储器设备的数量。
在至少一个实施例中，存储器单元1724A-1724N可以包括各种类型的存储器设备，包括动态随机存取存储器(DRAM)或图形随机存取存储器，诸如同步图形随机存取存储器(SGRAM)，包括图形双倍数据速率(GDDR)存储器。在至少一个实施例中，存储器单元1724A-1724N还可包括3D堆叠存储器，包括但不限于高带宽存储器(HBM)。在至少一个实施例中，可以跨存储器单元1724A-1724N来存储诸如帧缓冲区或纹理映射之类的渲染目标，从而允许分区单元1720A-1720N并行地写入每个渲染目标的各部分，以高效地使用并行处理器存储器1722的可用带宽。在至少一个实施例中，可以排除并行处理器存储器1722的本地实例，以有利于利用系统存储器以及本地高速缓存存储器的统一存储器设计。
在至少一个实施例中，处理集群阵列1712中的集群1714A-1714N中的任何一个都可以处理将被写入并行处理器存储器1722内的任何存储器单元1724A-1724N中的数据。在至少一个实施例中，存储器交叉开关1716可以被配置为将每个集群1714A-1714N的输出传输到任何分区单元1720A-1720N或另一个集群1714A-1714N，另一个集群1714A-1714N可以对输出执行附加处理操作。在至少一个实施例中，每个集群1714A-1714N可以通过存储器交叉开关1716与存储器接口1718通信，以从各种外部存储器设备读取或写入各种外部存储器设备。在至少一个实施例中，存储器交叉开关1716具有用于与I/O单元1704通信的到存储器接口1718的连接，以及到并行处理器存储器1722的本地实例的连接，其使得不同处理集群1714A-1714N内的处理单元能够与系统存储器或不是并行处理单元1702本地的其他存储器进行通信。在至少一个实施例中，存储器交叉开关1716可以使用虚拟通道来分离集群1714A-1714N和分区单元1720A-1720N之间的业务流。
在至少一个实施例中，可以在单个附加卡上提供并行处理单元1702的多个实例，或者可以将多个附加卡互连。在至少一个实施例中，并行处理单元1702的不同实例可以被配置成相互操作，即使不同实例具有不同数量的处理核心、不同数量的本地并行处理器存储器和/或其他配置差异。例如，在至少一个实施例中，并行处理单元1702的一些实例可以包括相对于其他实例而言更高精度的浮点单元。在至少一个实施例中，包含并行处理单元1702或并行处理器1700的一个或更多个实例的系统可以以各种配置和形式因子来实现，包括但不限于台式计算机、膝上型计算机或手持式个人计算机、服务器、工作站、游戏控制台和/或嵌入式系统。
图17B是根据至少一个实施例的分区单元1720的框图。在至少一个实施例中，分区单元1720是图17A的分区单元1720A-1720N之一的实例。在至少一个实施例中，分区单元1720包括L2高速缓存1721、帧缓冲区接口1725和光栅操作单元(“ROP”)1726。L2高速缓存1721是读/写高速缓存，其被配置成执行从存储器交叉开关1716和ROP 1726接收的加载和存储操作。在至少一个实施例中，L2高速缓存1721将读取未命中和紧急回写请求输出到帧缓冲区接口1725以进行处理。在至少一个实施例中，还可以经由帧缓冲区接口1725将更新发送到帧缓冲区以进行处理。在至少一个实施例中，帧缓冲区接口1725与并行处理器存储器中的存储器单元(诸如图17A的存储器单元1724A-1724N(例如，在并行处理器存储器1722内))之一相接合。
在至少一个实施例中，ROP 1726是处理单元，其执行光栅操作，诸如模版、z测试、混合等。在至少一个实施例中，ROP 1726然后输出存储在图形存储器中的经处理的图形数据。在至少一个实施例中，ROP 1726包括压缩逻辑，用于压缩被写入存储器的深度或颜色数据并解压缩从存储器读取的深度或颜色数据。在至少一个实施例中，压缩逻辑可以是利用多种压缩算法中的一种或更多种的无损压缩逻辑。ROP 1726执行的压缩逻辑可以基于要压缩的数据的统计特性而变化。例如，在至少一个实施例中，基于每图块对深度和颜色数据执行增量颜色压缩。
在至少一个实施例中，ROP 1726包括在每个处理集群内(例如，图17A的集群1714A-1714N)，而不是在分区单元1720内。在至少一个实施例中，通过存储器交叉开关1716传送对像素数据而不是像素片段数据的读取和写入请求。在至少一个实施例中，经处理的图形数据可以在显示设备(诸如图16的一个或更多个显示设备1610之一)上显示，由处理器1602路由以供进一步处理，或者由图17A的并行处理器1700内的处理实体之一路由以供进一步处理。
图17C是根据至少一个实施例的并行处理单元内的处理集群1714的框图。在至少一个实施例中，处理集群是图17A的处理集群1714A-1714N之一的实例。在至少一个实施例中，处理集群1714中的一个或更多个可以被配置成并行执行许多线程，其中“线程”是指在特定的一组输入数据上执行的特定程序的实例。在至少一个实施例中，单指令多数据(SIMD)指令发布技术用于支持大量线程的并行执行而无需提供多个独立的指令单元。在至少一个实施例中，使用单指令多线程(SIMT)技术来支持使用公共指令单元对大量通常同步的线程的并行执行，该公共指令单元被配置成向每个处理集群内的一组处理引擎发出指令。
在至少一个实施例中，可以经由将处理任务分配给SIMT并行处理器的管线管理器1732来控制处理集群1714的操作。在至少一个实施例中，管线管理器1732从图17A的调度器1710接收指令，并且经由图形多处理器1734和/或纹理单元1736管理这些指令的执行。在至少一个实施例中，图形多处理器1734是SIMT并行处理器的示例性实例。然而，在至少一个实施例中，处理集群1714内可以包括不同架构的各种类型的SIMT并行处理器。在至少一个实施例中，处理集群1714内可以包括图形多处理器1734的一个或更多个实例。在至少一个实施例中，图形多处理器1734可以处理数据，并且数据交叉开关1740可以用于将经处理的数据分配到多个可能的目的地(包括其他着色器单元)之一。在至少一个实施例中，管线管理器1732可以通过指定要经由数据交叉开关1740分配的经处理的数据的目的地来促进对经处理的数据的分配。
在至少一个实施例中，处理集群1714内的每个图形多处理器1734可以包括相同的一组功能执行逻辑(例如，算术逻辑单元、加载-存储单元等)。在至少一个实施例中，可以以管线化方式配置功能执行逻辑，其中可以在先前的指令完成之前发出新的指令。在至少一个实施例中，功能执行逻辑支持各种操作，包括整数和浮点算术、比较操作、布尔运算、比特移位和各种代数函数的计算。在至少一个实施例中，可以利用相同的功能单元硬件来执行不同的操作，并且可以存在功能单元的任何组合。
在至少一个实施例中，传送到处理集群1714的指令构成线程。在至少一个实施例中，跨一组并行处理引擎执行的一组线程是线程组。在至少一个实施例中，线程组对不同的输入数据执行程序。在至少一个实施例中，线程组内的每个线程可被指派给图形多处理器1734内的不同处理引擎。在至少一个实施例中，线程组可包括比图形多处理器1734内的处理引擎的数量更少的线程。在至少一个实施例中，当线程组包括的线程数少于处理引擎的数量时，一个或更多个处理引擎在正在处理该线程组的循环期间可以是空闲的。在至少一个实施例中，线程组还可以包括比图形多处理器1734内的处理引擎的数量更多的线程。在至少一个实施例中，当线程组包括比图形多处理器1734内的处理引擎更多的线程时，可以在连续的时钟周期内执行处理。在至少一个实施例中，可以在图形多处理器1734上并发地执行多个线程组。
在至少一个实施例中，图形多处理器1734包括内部高速缓存存储器，用于执行加载和存储操作。在至少一个实施例中，图形多处理器1734可以放弃内部高速缓存并使用处理集群1714内的高速缓存存储器(例如，L1高速缓存1748)。在至少一个实施例中，每个图形多处理器1734还可以访问分区单元(例如，图17A的分区单元1720A-1720N)内的L2高速缓存，这些分区单元在所有处理集群1714之间共享并且可以用于在线程之间传输数据。在至少一个实施例中，图形多处理器1734还可以访问片外全局存储器，其可以包括本地并行处理器存储器和/或系统存储器中的一个或更多个。在至少一个实施例中，并行处理单元1702外部的任何存储器都可以用作全局存储器。在至少一个实施例中，处理集群1714包括图形多处理器1734的多个实例，它们可以共享可以存储在L1高速缓存1748中的公共指令和数据。
在至少一个实施例中，每个处理集群1714可以包括被配置成将虚拟地址映射到物理地址的存储器管理单元(“MMU”)1745。在至少一个实施例中，MMU 1745的一个或更多个实例可以驻留在图17A的存储器接口1718内。在至少一个实施例中，MMU 1745包括一组页表条目(PTE)，其用于将虚拟地址映射到图块的物理地址以及可选地映射到高速缓存行索引。在至少一个实施例中，MMU 1745可以包括地址转换后备缓冲区(TLB)或可以驻留在图形多处理器1734或L1高速缓存1748或处理集群1714内的高速缓存。在至少一个实施例中，物理地址被处理以分配表面数据访问＝位置，以允许在分区单元之间进行高效的请求交错。在至少一个实施例中，高速缓存行索引可以用于确定对高速缓存行的请求是命中还是未命中。
在至少一个实施例中，可以配置处理集群1714，使得每个图形多处理器1734耦合到纹理单元1736，以执行纹理映射操作，该纹理映射操作确定纹理样本位置、读取纹理数据以及过滤纹理数据。在至少一个实施例中，根据需要，从内部纹理L1高速缓存(未示出)或从图形多处理器1734内的L1高速缓存中读取纹理数据，并从L2高速缓存、本地并行处理器存储器或系统存储器中获取纹理数据。在至少一个实施例中，每个图形多处理器1734将一个或更多个经处理的任务输出到数据交叉开关1740，以将一个或更多个经处理的任务提供给另一处理集群1714以进行进一步处理，或将一个或更多个经处理的任务存储在L2高速缓存、本地并行处理器存储器中，或经由存储器交叉开关1716存储在系统存储器中。在至少一个实施例中，preROP 1742(预光栅操作单元)被配置成从图形多处理器1734接收数据，并将数据引导至ROP单元，该ROP单元可以与本文所述的分区单元(例如，图17A的分区单元1720A-1720N)一起定位。在至少一个实施例中，PreROP 1742单元可以执行针对颜色混合、组织像素颜色数据以及执行地址转换的优化。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图形处理集群1714中使用，用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图17D示出了根据至少一个实施例的图形多处理器1734。在至少一个实施例中，图形多处理器1734与处理集群1714的管线管理器1732耦合。在至少一个实施例中，图形多处理器1734具有执行管线，该执行管线包括但不限于指令高速缓存1752、指令单元1754、地址映射单元1756、寄存器文件1758、一个或更多个通用图形处理单元(GPGPU)核心1762和一个或更多个加载/存储单元1766。一个或更多个GPGPU核心1762和一个或更多个加载/存储单元1766经由存储器和高速缓存互连1768与高速缓存存储器1772和共享存储器1770耦合。
在至少一个实施例中，指令高速缓存1752从管线管理器1732接收要执行的指令流。在至少一个实施例中，指令被高速缓存在指令高速缓存1752中并且被分派以供指令单元1754执行。在至少一个实施例中，指令单元1754可以分派指令作为线程组(例如，线程束)，其中每个线程组被指派给一个或更多个GPGPU核心1762内的不同执行单元。在至少一个实施例中，指令可以通过在统一地址空间内指定地址来访问任何本地、共享或全局地址空间。在至少一个实施例中，地址映射单元1756可以用于将统一地址空间中的地址转换成可以由一个或更多个加载/存储单元1766访问的不同的存储器地址。
在至少一个实施例中，寄存器文件1758为图形多处理器1734的功能单元提供了一组寄存器。在至少一个实施例中，寄存器文件1758为连接到图形多处理器1734的功能单元(例如，GPGPU核心1762、加载/存储单元1766)的数据路径的操作数提供了临时存储。在至少一个实施例中，在每个功能单元之间划分寄存器文件1758，使得为每个功能单元分配寄存器文件1758的专用部分。在至少一个实施例中，寄存器文件1758在图形多处理器1734正在执行的不同线程束之间划分。
在至少一个实施例中，GPGPU核心1762可以各自包括用于执行图形多处理器1734的指令的浮点单元(FPU)和/或整数算术逻辑单元(ALU)。各个GPGPU核心1762的架构可以相似或架构可以不同。在至少一个实施例中，GPGPU核心1762的第一部分包括单精度FPU和整数ALU，而GPGPU核心的第二部分包括双精度FPU。在至少一个实施例中，FPU可以实现用于浮点算法的IEEE 754-2008标准或启用可变精度浮点算法。在至少一个实施例中，图形多处理器1734可以附加地包括一个或更多个固定功能或特殊功能单元，用于执行特定功能，诸如复制矩形或像素混合操作。在至少一个实施例中，GPGPU核心中的一个或更多个也可以包括固定或特殊功能逻辑。
在至少一个实施例中，GPGPU核心1762包括能够对多组数据执行单个指令的SIMD逻辑。在至少一个实施例中，GPGPU核心1762可以物理地执行SIMD4、SIMD8和SIMD16指令，并且在逻辑上执行SIMD1、SIMD2和SIMD32指令。在至少一个实施例中，用于GPGPU核心的SIMD指令可以在编译时由着色器编译器生成，或者在执行针对单程序多数据(SPMD)或SIMT架构编写和编译的程序时自动生成。在至少一个实施例中，可以经由单个SIMD指令来执行为SIMT执行模型配置的程序的多个线程。例如，在至少一个实施例中，可以经由单个SIMD8逻辑单元并行执行实施相同或相似操作的八个SIMT线程。
在至少一个实施例中，存储器和高速缓存互连1768是将图形多处理器1734的每个功能单元连接到寄存器文件1758和共享存储器1770的互连网络。在至少一个实施例中，存储器和高速缓存互连1768是交叉开关互连，其允许加载/存储单元1766在共享存储器1770和寄存器文件1758之间实现加载和存储操作。在至少一个实施例中，寄存器文件1758可以以与GPGPU核心1762相同的频率操作，从而在GPGPU核心1762和寄存器文件1758之间进行数据传输的延时非常低。在至少一个实施例中，共享存储器1770可以用于实现在图形多处理器1734内的功能单元上执行的线程之间的通信。在至少一个实施例中，高速缓存存储器1772可以用作例如数据高速缓存，用于高速缓存在功能单元和纹理单元1736之间通信的纹理数据。在至少一个实施例中，共享存储器1770也可以用作程序管理的高速缓存。在至少一个实施例中，除了存储在高速缓存存储器1772中的自动高速缓存的数据之外，在GPGPU核心1762上执行的线程还可以以编程方式将数据存储在共享存储器中。
在至少一个实施例中，如本文所述的并行处理器或GPGPU通信地耦合到主机/处理器核心，以加速图形操作、机器学习操作、图案分析操作以及各种通用GPU(GPGPU)功能。在至少一个实施例中，GPU可以通过总线或其他互连(例如，诸如PCIe或NVLink之类的高速互连)通信地耦合到主机处理器/核心。在至少一个实施例中，GPU可以与核心集成在相同的封装或芯片上，并通过(例如，封装或芯片内部的)内部处理器总线/互连通信地耦合到核心。在至少一个实施例中，不管GPU连接的方式如何，处理器核心都可以以工作描述符中包含的命令/指令序列的形式向GPU分配工作。在至少一个实施例中，GPU然后使用专用电路/逻辑来高效地处理这些命令/指令。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图形多处理器1734中使用，用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图18示出了根据至少一个实施例的多GPU计算系统1800。在至少一个实施例中，多GPU计算系统1800可以包括经由主机接口交换机1804耦合到多个通用图形处理单元(GPGPU)1806A-D的处理器1802。在至少一个实施例中，主机接口交换机1804是将处理器1802耦合到PCI Express总线的PCI Express交换机设备，处理器1802可以通过PCIExpress总线与GPGPU 1806A-D通信。GPGPU 1806A-D可以经由一组高速P2P(点对点)GPU到GPU链路1816进行互连。在至少一个实施例中，GPU到GPU链路1816经由专用GPU链路连接到GPGPU 1806A-D中的每一个。在至少一个实施例中，P2P GPU链路1816使得能够在每个GPGPU1806A-D之间进行直接通信，而无需通过处理器1802所连接的主机接口总线1804进行通信。在至少一个实施例中，在GPU到GPU业务被定向到P2P GPU链路1816的情况下，主机接口总线1804保持可用于系统存储器访问或例如经由一个或更多个网络设备与多GPU计算系统1800的其他实例进行通信。虽然在至少一个实施例中，GPGPU 1806A-D经由主机接口交换机1804连接到处理器1802，但是在至少一个实施例中，处理器1802包括对P2P GPU链路1816的直接支持，并且可以直接连接到GPGPU 1806A-D。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在多GPU计算系统1800中使用，用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图19是根据至少一个实施例的图形处理器1900的框图。在至少一个实施例中，图形处理器1900包括环形互连1902、管线前端1904、媒体引擎1937和图形核心1980A-1980N。在至少一个实施例中，环形互连1902将图形处理器1900耦合到其他处理单元，所述处理单元包括其他图形处理器或一个或更多个通用处理器核心。在至少一个实施例中，图形处理器1900是集成在多核心处理系统内的许多处理器之一。
在至少一个实施例中，图形处理器1900经由环形互连1902接收多批命令。在至少一个实施例中，输入的命令由管线前端1904中的命令流转化器(streamer)1903解释。在至少一个实施例中，图形处理器1900包括可扩展执行逻辑，用于经由图形核心1980A-1980N执行3D几何处理和媒体处理。在至少一个实施例中，对于3D几何处理命令，命令流转化器1903将命令提供给几何管线1936。在至少一个实施例中，对于至少一些媒体处理命令，命令流转化器1903将命令提供给视频前端1934，该视频前端与媒体引擎1937耦合。在至少一个实施例中，媒体引擎1937包括用于视频和图像后处理的视频质量引擎(VQE)1930，以及用于提供硬件加速的媒体数据编码和解码的多格式编码/解码(MFX)1933引擎。在至少一个实施例中，几何管线1936和媒体引擎1937各自生成用于由至少一个图形核心1980提供的线程执行资源的执行线程。
在至少一个实施例中，图形处理器1900包括具有(featuring)模块化的核心1980A-1980N(有时被称为核心切片)特征的可扩展线程执行资源，每个图形核心具有多个子核心1950A-1950N，1960A-1960N(有时称为核心子切片)。在至少一个实施例中，图形处理器1900可以具有任意数量的图形核心1980A到1980N。在至少一个实施例中，图形处理器1900包括具有至少第一子核心1950A和第二子核心1960A的图形核心1980A。在至少一个实施例中，图形处理器1900是具有单个子核心(例如1950A)的低功率处理器。在至少一个实施例中，图形处理器1900包括多个图形核心1980A-1980N，每个图形核心包括一组第一子核心1950A-1950N和一组第二子核心1960A-1960N。在至少一个实施例中，第一子核心1950A-1950N中的每个子核心至少包括第一组执行单元1952A-1952N和媒体/纹理采样器1954A-1954N。在至少一个实施例中，第二子核心1960A-1960N中的每个子核心至少包括第二组执行单元1962A-1962N和采样器1964A-1964N。在至少一个实施例中，每个子核心1950A-1950N、1960A-1960N共享一组共享资源1970A-1970N。在至少一个实施例中，共享资源包括共享高速缓存存储器和像素操作逻辑。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图形处理器1900中使用，用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构、或神经网络用例计算的权重参数来进行推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图20是根据至少一个实施例的示出用于处理器2000的微架构的框图，该处理器2000可以包括用于执行指令的逻辑电路。在至少一个实施例中，处理器2000可以执行指令，包括x86指令、ARM指令、用于专用集成电路(ASIC)的专用指令等。在至少一个实施例中，处理器2000可以包括用于存储打包数据的寄存器，诸如用加利福尼亚州圣克拉拉市的英特尔公司的MMX技术实现的微处理器中的64位宽MMXTM寄存器。在至少一个实施例中，整数和浮点数形式两者可用的MMX寄存器可以与打包数据元素一起操作，所述打包数据元素伴随单指令多数据(“SIMD”)和流式SIMD扩展(“SSE”)指令。在至少一个实施例中，与SSE2、SSE3、SSE4、AVX或更高版本(beyond)(通常称为“SSEx”)技术有关的128位宽XMM寄存器可以保存此类打包数据操作数。在至少一个实施例中，处理器2000可以执行加速机器学习或深度学习算法、训练或推理的指令。
在至少一个实施例中，处理器2000包括有序前端(“前端”)2001，用于提取要执行的指令并准备稍后在处理器管线中使用的指令。在至少一个实施例中，前端2001可以包括若干单元。在至少一个实施例中，指令预取器2026从存储器中获取指令并将指令馈送给指令解码器2028，指令解码器2028又对指令进行解码或解释。例如，在至少一个实施例中，指令解码器2028将接收到的指令解码为机器可执行的所谓的“微操作”或“微指令”(也称为“micro ops”或“uops”)的一个或更多个操作。在至少一个实施例中，指令解码器2028将指令解析为操作码和相应的数据以及控制字段，其可以由微架构使用以根据至少一个实施例来执行操作。在至少一个实施例中，跟踪高速缓存2030可以将解码的微操作组装成微操作队列2034中的程序有序的序列或跟踪以供执行。在至少一个实施例中，当跟踪高速缓存2030遇到复杂指令时，微代码ROM 2032提供完成操作所需的微操作。
在至少一个实施例中，可以将一些指令转换成单个微操作，而另一些指令则需要若干微操作来完成全部操作。在至少一个实施例中，如果需要多于四个微操作来完成一条指令，则指令解码器2028可以访问微代码ROM 2032以执行该指令。在至少一个实施例中，可以将指令解码为少量的微操作以在指令解码器2028处进行处理。在至少一个实施例中，如果需要多个微操作来完成该操作，则可以将指令存储在微代码ROM 2032中。在至少一个实施例中，跟踪高速缓存2030参考入口点可编程逻辑阵列(“PLA”)以确定正确的微指令指针，用于根据至少一个实施例从微代码ROM 2032读取微代码序列以完成一个或更多个指令。在至少一个实施例中，在微代码ROM 2032完成对指令的微操作进行序列化之后，机器的前端2001可以恢复从跟踪高速缓存2030获取微操作。
在至少一个实施例中，乱序执行引擎(“乱序引擎”)2003可以准备指令以供执行。在至少一个实施例中，乱序执行逻辑具有多个缓冲区，以使指令流平滑并重新排序，以在指令流沿管线向下走并被调度用于执行时优化性能。在至少一个实施例中，乱序执行引擎2003包括但不限于分配器/寄存器重命名器2040、存储器微操作队列2042、整数/浮点微操作队列2044、存储器调度器2046、快速调度器2002、慢速/通用浮点调度器(“慢速/通用FP调度器”)2004和简单浮点调度器(“简单FP调度器”)2006。在至少一个实施例中，快速调度器2002、慢速/通用浮点调度器2004和简单浮点调度器2006在本文中也统称为“微操作调度器2002、2004、2006”。在至少一个实施例中，分配器/寄存器重命名器2040分配每个微操作为了执行所需要的机器缓冲区和资源。在至少一个实施例中，分配器/寄存器重命名器2040将逻辑寄存器重命名为寄存器文件中的条目。在至少一个实施例中，分配器/寄存器重命名器2040还为两个微操作队列之一中的每个微操作分配条目，在存储器调度器2046和微操作调度器2002、2004、2006的前面，存储器微操作队列2042用于存储器操作和整数/浮点微操作队列2044用于非存储器操作。在至少一个实施例中，微操作调度器2002、2004、2006基于它们的从属输入寄存器操作数源的就绪性和微操作完成其操作所需的执行资源的可用性来确定何时准备好执行微操作。在至少一个实施例中，快速调度器2002可以在主时钟周期的每个一半上调度，而慢速/通用浮点调度器2004和简单浮点调度器2006可以在每主处理器时钟周期调度一次。在至少一个实施例中，微操作调度器2002、2004、2006对分派端口进行仲裁，以调度微操作以供执行。
在至少一个实施例中，执行块2011包括但不限于整数寄存器文件/旁路网络2008、浮点寄存器文件/旁路网络(“FP寄存器文件/旁路网络”)2010、地址生成单元(“AGU”)2012和2014、快速算术逻辑单元(ALU)(“快速ALU”)2016和2018、慢速算术逻辑单元(“慢速ALU”)2020、浮点ALU(“FP”)2022和浮点移动单元(“FP移动”)2024。在至少一个实施例中，整数寄存器文件/旁路网络2008和浮点寄存器文件/旁路网络2010在本文中也称为“寄存器文件2008、2010”。在至少一个实施例中，AGU 2012和2014、快速ALU 2016和2018、慢速ALU 2020、浮点ALU 2022和浮点移动单元2024在本文中也称为“执行单元2012、2014、2016、2018、2020、2022和2024”。在至少一个实施例中，执行块2011可以包括但不限于以任何组合的任意数量(包括零)和类型的寄存器文件、旁路网络、地址生成单元和执行单元。
在至少一个实施例中，寄存器文件2008、2010可以布置在微操作调度器2002、2004、2006与执行单元2012、2014、2016、2018、2020、2022和2024之间。在至少一个实施例中，整数寄存器文件/旁路网络2008执行整数运算。在至少一个实施例中，浮点寄存器文件/旁路网络2010执行浮点运算。在至少一个实施例中，寄存器文件2008、2010中的每一个可以包括但不限于旁路网络，该旁路网络可以绕过尚未写入寄存器文件中的刚刚完成的结果或将其转发到新的相关微操作。在至少一个实施例中，寄存器文件2008、2010可以彼此通信数据。在至少一个实施例中，整数寄存器文件/旁路网络2008可以包括但不限于两个单独的寄存器文件，一个寄存器文件用于低阶32位数据，另一个寄存器文件用于高阶32位数据。在至少一个实施例中，浮点寄存器文件/旁路网络2010可以包括但不限于128位宽的条目，因为浮点指令通常具有宽度为64位至128位的操作数。
在至少一个实施例中，执行单元2012、2014、2016、2018、2020、2022、2024可以执行指令。在至少一个实施例中，寄存器文件2008、2010存储微指令需要执行的整数和浮点数据操作数值。在至少一个实施例中，处理器2000可以包括但不限于任何数量的执行单元2012、2014、2016、2018、2020、2022、2024及其组合。在至少一个实施例中，浮点ALU 2022和浮点移动单元2024，可以执行浮点、MMX、SIMD、AVX和SSE或其他操作，包括专门的机器学习指令。在至少一个实施例中，浮点ALU 2022可以包括但不限于64位乘64位浮点除法器，用于执行除法、平方根和余数微操作。在至少一个实施例中，可以用浮点硬件来处理涉及浮点值的指令。在至少一个实施例中，可以将ALU操作传递给快速ALU 2016、2018。在至少一个实施例中，快速ALU 2016、2018可以以半个时钟周期的有效延时执行快速操作。在至少一个实施例中，大多数复杂的整数运算进入慢速ALU 2020，因为慢速ALU 2020可以包括但不限于用于长延时类型操作的整数执行硬件，诸如乘法器、移位、标志逻辑和分支处理。在至少一个实施例中，存储器加载/存储操作可以由AGU 2012、2014执行。在至少一个实施例中，快速ALU2016、快速ALU 2018和慢速ALU 2020可以对64位数据操作数执行整数运算。在至少一个实施例中，可以实现快速ALU 2016、快速ALU 2018和慢速ALU 2020以支持包括十六、三十二、128、256等的各种数据位大小。在至少一个实施例中，浮点ALU 2022和浮点移动单元2024可以实现为支持具有各种宽度的位的一定范围的操作数。在至少一个实施例中，浮点ALU2022和浮点移动单元2024可以在结合SIMD和多媒体指令的128位宽打包数据操作数上操作。
在至少一个实施例中，微操作调度器2002、2004、2006在母加载已完成执行之前分派相关(dependent)操作。在至少一个实施例中，由于可以在处理器2000中推测性地调度和执行微操作，因此处理器2000还可以包括用于处理存储器未命中的逻辑。在至少一个实施例中，如果数据高速缓存中的数据加载未命中，则可能在管线中存在正在运行的相关操作，其使调度器暂时没有正确的数据。在至少一个实施例中，一种重放(replay)机制跟踪并重新执行使用不正确数据的指令。在至少一个实施例中，可能需要重放相关操作并且可以允许完成独立操作。在至少一个实施例中，处理器的至少一个实施例的调度器和重放机制也可以设计为捕获用于文本串比较操作的指令序列。
在至少一个实施例中，术语“寄存器”可以指代可以用作识别操作数的指令的一部分的机载处理器存储位置。在至少一个实施例中，寄存器可以是那些可以从处理器外部使用的寄存器(从程序员的角度来看)。在至少一个实施例中，寄存器可能不限于特定类型的电路。相反，在至少一个实施例中，寄存器可以存储数据、提供数据并执行本文描述的功能。在至少一个实施例中，本文描述的寄存器可以由处理器内的电路使用任何数量的不同技术来实现，诸如专用物理寄存器、使用寄存器重命名的动态分配的物理寄存器、专用和动态分配的物理寄存器的组合等。在至少一个实施例中，整数寄存器存储32位整数数据。至少一个实施例的寄存器文件还包含八个用于打包数据的多媒体SIMD寄存器。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，可以将推理和/或训练逻辑615的部分或全部并入执行块2011以及示出或未示出的其他存储器或寄存器。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用执行块2011中示出的一个或更多个ALU。此外，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置执行块2011的ALU以执行一种或更多种本文所述的机器学习算法、神经网络架构、用例或训练技术。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图21示出了根据至少一个实施例的深度学习应用程序处理器2100。在至少一个实施例中，深度学习应用程序处理器2100使用指令，该指令如果由深度学习应用程序处理器2100执行，则使深度学习应用程序处理器2100执行贯穿本公开描述的一些或全部过程和技术。在至少一个实施例中，深度学习应用程序处理器2100是专用集成电路(ASIC)。在至少一个实施例中，作为执行一个或更多个指令或两者的结果，应用程序处理器2100执行矩阵乘法运算或者“硬连线”到硬件中。在至少一个实施例中，深度学习应用程序处理器2100包括但不限于处理集群2110(1)-2110(12)、芯片间链路(“ICL”)2120(1)-2120(12)、芯片间控制器(“ICC”)2130(1)-2130(2)、存储器控制器(“Mem Ctrlr”)2142(1)-2142(4)、高带宽存储器物理层(“HBM PHY”)2144(1)-2144(4)、管理控制器中央处理单元(“管理控制器CPU”)2150、外围组件互连快速控制器和直接存储器访问块(“PCIe控制器和DMA”)2170、以及十六通道外围组件互连快速端口(“PCI Express x 16”)2180。
在至少一个实施例中，处理集群2110可以执行深度学习操作，包括基于一种或更多种训练技术(包括本文所述的那些技术)计算的权重参数的推理或预测操作。在至少一个实施例中，每个处理集群2110可以包括但不限于任何数量和类型的处理器。在至少一个实施例中，深度学习应用程序处理器2100可以包括任何数量和类型的处理集群2100。在至少一个实施例中，芯片间链路2120是双向的。在至少一个实施例中，芯片间链路2120和芯片间控制器2130使多个深度学习应用程序处理器2100能够交换信息，包括从执行一个或更多个神经网络中体现的一种或更多种机器学习算法而产生的激活信息。在至少一个实施例中，深度学习应用程序处理器2100可以包括任意数量(包括零)和类型的ICL 2120和ICC 2130。
在至少一个实施例中，HBM2 2140提供总共32GB的存储器。HBM22140(i)与存储器控制器2142(i)和HBM PHY 2144(i)两者相关联。在至少一个实施例中，任何数量的HBM22140可以提供任何类型和总量的高带宽存储器，并且可以与任何数量(包括零)和类型的存储器控制器2142和HBM PHY 2144相关联。在至少一个实施例中，可以用以任何技术上可行的方式实现任何数量和类型的通信标准的任何数量和类型的块替换SPI、I2C、GPIO 2160、PCIe控制器和DMA 2170和/或PCIe 2180。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给深度学习应用程序处理器2100的信息。在至少一个实施例中，深度学习应用程序处理器2100用于基于已经由另一处理器或系统或由深度学习应用程序处理器2100训练的经训练的机器学习模型(例如，神经网络)来推理或预测信息。在至少一个实施例中，处理器2100可以用于执行本文所述的一个或更多个神经网络用例。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图22是根据至少一个实施例的神经形态处理器2200的框图。在至少一个实施例中，神经形态处理器2200可以从神经形态处理器2200外部的源接收一个或更多个输入。在至少一个实施例中，这些输入可以被传送到神经形态处理器2200内的一个或更多个神经元2202。在至少一个实施例中，可以使用包括一个或更多个算术逻辑单元(ALU)的电路或逻辑来实现神经元2202及其组件。在至少一个实施例中，神经形态处理器2200可以包括但不限于数千或数百万个神经元2202的实例，但是可以使用任何合适数量的神经元2202。在至少一个实施例中，神经元2202的每个实例可以包括神经元输入2204和神经元输出2206。在至少一个实施例中，神经元2202可以生成可以传送到神经元2202的其他实例的输入的输出。例如，在至少一个实施例中，神经元输入2204和神经元输出2206可以经由突触2208互连。
在至少一个实施例中，神经元2202和突触2208可以互连，使得神经形态处理器2200操作以处理或分析由神经形态处理器2200接收的信息。在至少一个实施例中，当通过神经元输入2204接收到的输入超过阈值时，神经元2202可以发送输出脉冲(或“放电(fire)”或“尖峰(spike)”)。在至少一个实施例中，神经元2202可以对在神经元输入2204处接收到的信号进行求和或积分。例如，在至少一个实施例中，神经元2202可以实现为有泄漏的整合放电(leaky integrate-and-fire)神经元，其中如果求和(称为“膜电位”)超过阈值，则神经元2202可以使用诸如sigmoid或阈值函数之类的传递函数来产生输出(或“放电”)。在至少一个实施例中，有泄漏的整合放电神经元可以将在神经元输入2204处接收到的信号求和成膜电位，并且还可以应用衰减因子(或泄漏)以减小膜电位。在至少一个实施例中，如果在神经元输入2204处接收到足够快以超过阈值的多个输入信号(即，在膜电位衰减得太低而不能放电之前)，则有泄漏的整合放电神经元可能会放电。在至少一个实施例中，神经元2202可以使用接收输入、将输入积分成膜电位、以及衰减膜电位的电路或逻辑来实现。在至少一个实施例中，可以对输入求平均，或者可以使用任何其他合适的传递函数。此外，在至少一个实施例中，神经元2202可以包括但不限于当将传递函数应用于神经元输入2204的结果超过阈值时在神经元输出2206处产生输出尖峰的比较器电路或逻辑。在至少一个实施例中，一旦神经元2202放电，它可以通过例如将膜电位复位为0或另一合适的默认值来忽略先前接收的输入信息。在至少一个实施例中，一旦膜电位被重置为0，则神经元2202可以在合适的时间段(或不应期)之后恢复正常操作。
在至少一个实施例中，神经元2202可以通过突触2208互连。在至少一个实施例中，突触2208可以操作以将来自第一神经元2202的输出的信号发送到第二神经元2202的输入。在至少一个实施例中，神经元2202可以在突触2208的一个以上的实例上传送信息。在至少一个实施例中，神经元输出2206的一个或更多个实例可以经由突触2208的实例连接到同一神经元2202中神经元输入2204的实例。在至少一个实施例中，相对于突触2208的实例，产生要在突触2208的该实例上传送的输出的神经元2202的实例可以被称为“突触前神经元”。在至少一个实施例中，相对于突触2208的实例，接收通过突触2208的该实例传送的输入的神经元2202的实例可以被称为“突触后神经元”。在至少一个实施例中，相对于突触2208的各个实例，因为神经元2202的实例可以接收来自突触2208的一个或更多个实例的输入，并且还可以通过突触2208的一个或更多个实例传送输出，因此神经元2202的单个实例可以既是“突触前神经元”又是“突触后神经元”。
在至少一个实施例中，神经元2202可以被组织成一个或更多个层。神经元2202的每个实例可以具有一个神经元输出2206，该神经元输出2206可以通过一个或更多个突触2208扇出到一个或更多个神经元输入2204。在至少一个实施例中，第一层2210中的神经元2202的神经元输出2206可以连接到第二层2212中的神经元2202的神经元输入2204。在至少一个实施例中，层2210可以被称为“前馈层”。在至少一个实施例中，第一层2210的实例中神经元2202的每个实例可以扇出到第二层2212中的神经元2202的每个实例。在至少一个实施例中，第一层2210可以被称为“全连接的前馈层”。在至少一个实施例中，第二层2212的实例中的神经元2202的每个实例可以扇出到第三层2214中的神经元2202的少于所有实例。在至少一个实施例中，第二层2212可以被称为“稀疏连接的前馈层”。在至少一个实施例中，第二层2212中的神经元2202可以扇出到多个其他层中的神经元2202，包括扇出到在(相同的)第二层2212中的神经元2202。在至少一个实施例中，第二层2212可以被称为“循环层”。在至少一个实施例中，神经形态处理器2200可以包括但不限于循环层和前馈层的任何合适的组合，包括但不限于稀疏连接的前馈层和全连接的前馈层。
在至少一个实施例中，神经形态处理器2200可以包括但不限于可重新配置的互连架构或专用硬连线互连，用于将突触2208连接到神经元2202。在至少一个实施例中，神经形态处理器2200可以包括但不限于电路或逻辑，其允许基于神经网络拓扑结构和神经元扇入/扇出根据需要将突触分配给不同神经元2202。例如，在至少一个实施例中，可以使用互连结构(诸如片上网络)或利用专用连接将突触2208连接到神经元2202。在至少一个实施例中，可以使用电路或逻辑来实现突触互连及其组件。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图23是根据至少一个实施例的处理系统。在至少一个实施例中，系统2300包括一个或更多个处理器2302和一个或更多个图形处理器2308，并且可以是单处理器台式机系统、多处理器工作站系统或具有大量处理器2302或处理器核心2307的服务器系统。在至少一个实施例中，系统2300是包含在片上系统(SoC)集成电路内的处理平台，以在移动、手持或嵌入式设备中使用。
在至少一个实施例中，系统2300可以包括或结合在基于服务器的游戏平台、包括游戏和媒体控制台的游戏控制台、移动游戏控制台、手持游戏控制台或在线游戏控制台中。在至少一个实施例中，系统2300是移动电话、智能电话、平板计算设备或移动互联网设备。在至少一个实施例中，处理系统2300还可包括与可穿戴设备耦合或集成在可穿戴设备中，诸如智能手表可穿戴设备、智能眼镜设备、增强现实设备或虚拟现实设备。在至少一个实施例中，处理系统2300是电视或机顶盒设备，其具有一个或更多个处理器2302以及由一个或更多个图形处理器2308生成的图形界面。
在至少一个实施例中，一个或更多个处理器2302的每个都包括一个或更多个处理器核心2307，用于处理指令，该指令在被执行时执行针对系统和用户软件的操作。在至少一个实施例中，一个或更多个处理器核心2307中的每一个被配置为处理特定指令集2309。在至少一个实施例中，指令集2309可以促进复杂指令集计算(CISC)、精简指令集计算(RISC)、或经由超长指令字(VLIW)的计算。在至少一个实施例中，处理器核心2307可以各自处理不同的指令集2309，该指令集可以包括有助于仿真其他指令集的指令。在至少一个实施例中，处理器核心2307还可以包括其他处理设备，诸如数字信号处理器(DSP)。
在至少一个实施例中，处理器2302包括高速缓存存储器2304。在至少一个实施例中，处理器2302可以具有单个内部高速缓存或更多个级别的内部高速缓存。在至少一个实施例中，高速缓存存储器在处理器2302的各个组件之间共享。在至少一个实施例中，处理器2302还使用外部高速缓存(例如，三级(L3)高速缓存或最后一级高速缓存(LLC))(未示出)，可以使用已知的高速缓存一致性技术在处理器核心2307之间共享该外部高速缓存。在至少一个实施例中，处理器2302中附加地包括寄存器文件2306，该寄存器文件可以包括用于存储不同类型的数据的不同类型的寄存器(例如，整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器)。在至少一个实施例中，寄存器文件2306可以包括通用寄存器或其他寄存器。
在至少一个实施例中，一个或更多个处理器2302与一个或更多个接口总线2310耦合，以在处理器2302与系统2300中的其他组件之间传送通信信号，诸如地址、数据或控制信号。在至少一个实施例中，接口总线2310可以是处理器总线，诸如直接媒体接口(DMI)总线的版本。在至少一个实施例中，接口总线2310不限于DMI总线，并且可以包括一个或更多个外围组件互连总线(例如，PCI、PCI Express)、存储器总线或其他类型的接口总线。在至少一个实施例中，一个或更多个处理器2302包括集成存储器控制器2316和平台控制器集线器2330。在至少一个实施例中，存储器控制器2316促进存储器设备与系统2300的其他组件之间的通信，而平台控制器集线器(PCH)2330经由本地I/O总线提供到I/O设备的连接。
在至少一个实施例中，存储器设备2320可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变存储器设备或具有适当的性能以用作处理器存储器的一些其他存储器设备。在至少一个实施例中，存储器设备2320可以操作为系统2300的系统存储器，用于存储数据2322和指令2321，以在一个或更多个处理器2302执行应用程序或过程时使用。在至少一个实施例中，存储器控制器2316还与可选的外部图形处理器2312耦合，该外部图形处理器可以与处理器2302中的一个或更多个图形处理器2308通信以执行图形和媒体操作。在至少一个实施例中，显示设备2311可以连接至一个或更多个处理器2302。在至少一个实施例中，显示设备2311可以包括内部显示设备中的一个或更多个，例如在移动电子设备或膝上型设备或经由显示器接口(例如显示端口(DisplayPort)等)附接的外部显示设备中。在至少一个实施例中，显示设备2311可以包括头戴式显示器(HMD)，诸如用于虚拟现实(VR)应用或增强现实(AR)应用中的立体显示设备。
在至少一个实施例中，平台控制器集线器2330使外围设备能够经由高速I/O总线连接到存储器设备2320和处理器2302。在至少一个实施例中，I/O外围设备包括但不限于音频控制器2346、网络控制器2334、固件接口2328、无线收发器2326、触摸传感器2325、数据存储设备2324(例如，硬盘驱动器、闪存等)。在至少一个实施例中，数据存储设备2324可以经由存储接口(例如，SATA)或经由外围总线来连接，诸如外围组件互连总线(例如，PCI、PCIe)。在至少一个实施例中，触摸传感器2325可以包括触摸屏传感器、压力传感器或指纹传感器。在至少一个实施例中，无线收发器2326可以是Wi-Fi收发器、蓝牙收发器或移动网络收发器，诸如3G、4G或长期演进(LTE)收发器。在至少一个实施例中，固件接口2328使能与系统固件的通信，并且可以是例如统一可扩展固件接口(UEFI)。在至少一个实施例中，网络控制器2334可以实现到有线网络的网络连接。在至少一个实施例中，高性能网络控制器(未示出)与接口总线2310相耦合。在至少一个实施例中，音频控制器2346是多通道高清音频控制器。在至少一个实施例中，系统2300包括可选的传统(legacy)I/O控制器2340，用于将传统(例如，个人系统2(PS/2))设备耦合到系统2300。在至少一个实施例中，平台控制器集线器2330还可以连接到一个或更多个通用串行总线(USB)控制器2342，其连接输入设备，诸如键盘和鼠标2343组合、相机2344或其他USB输入设备。
在至少一个实施例中，存储器控制器2316和平台控制器集线器2330的实例可以集成到分立的外部图形处理器中，诸如外部图形处理器2312。在至少一个实施例中，平台控制器集线器2330和/或存储器控制器2316可以在一个或更多个处理器2302的外部。例如，在至少一个实施例中，系统2300可以包括外部存储器控制器2316和平台控制器集线器2330，其可以配置成在与一个或更多个处理器2302通信的系统芯片组中的存储器控制器集线器和外围控制器集线器。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，部分或全部推理和/或训练逻辑615可以结合到图形处理器2300中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在图形处理器2312中。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图6A或图6B所示的逻辑之外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器2308的ALU，以执行本文所述的一种或更多种机器学习算法、神经网络架构、用例或训练技术。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图24是根据至少一个实施例的具有一个或更多个处理器核心2402A-2402N、集成存储器控制器2414和集成图形处理器2408的处理器2400的框图。在至少一个实施例中，处理器2400可以包括附加核心，多达并包括以虚线框表示的附加核心2402N。在至少一个实施例中，每个处理器核心2402A-2402N包括一个或更多个内部高速缓存单元2404A-2404N。在至少一个实施例中，每个处理器核心还可以访问一个或更多个共享高速缓存单元2406。
在至少一个实施例中，内部高速缓存单元2404A-2404N和共享高速缓存单元2406表示处理器2400内的高速缓存存储器层次结构。在至少一个实施例中，高速缓存存储器单元2404A-2404N可以包括每个处理器核心内的至少一级指令和数据高速缓存以及一级或更多级共享中级高速缓存，诸如2级(L2)、3级(L3)、4级(L4)或其他级别的高速缓存，其中将外部存储器之前的最高级别的高速缓存归类为LLC。在至少一个实施例中，高速缓存一致性逻辑维持各个高速缓存单元2406和2404A-2404N之间的一致性。
在至少一个实施例中，处理器2400还可包括一组一个或更多个总线控制器单元2416和系统代理核心2410。在至少一个实施例中，一个或更多个总线控制器单元2416管理一组外围总线，诸如一个或更多个PCI或PCIe总线。在至少一个实施例中，系统代理核心2410为各个处理器组件提供管理功能。在至少一个实施例中，系统代理核心2410包括一个或更多个集成存储器控制器2414，用于管理对各种外部存储器设备(未示出)的访问。
在至少一个实施例中，一个或更多个处理器核心2402A-2402N包括对同时多线程处理的支持。在至少一个实施例中，系统代理核心2410包括用于在多线程处理期间协调和操作核心2402A-2402N的组件。在至少一个实施例中，系统代理核心2410可以另外包括电源控制单元(PCU)，该电源控制单元包括用于调节处理器核心2402A-2402N和图形处理器2408的一个或更多个电源状态的逻辑和组件。
在至少一个实施例中，处理器2400还包括用于执行图形处理操作的图形处理器2408。在至少一个实施例中，图形处理器2408与共享高速缓存单元2406和包括一个或更多个集成存储器控制器2414的系统代理核心2410耦合。在至少一个实施例中，系统代理核心2410还包括用于驱动图形处理器输出到一个或更多个耦合的显示器的显示器控制器2411。在至少一个实施例中，显示器控制器2411还可以是经由至少一个互连与图形处理器2408耦合的独立模块，或者可以集成在图形处理器2408内。
在至少一个实施例中，基于环的互连单元2412用于耦合处理器2400的内部组件。在至少一个实施例中，可以使用替代性互连单元，诸如点对点互连、交换互连或其他技术。在至少一个实施例中，图形处理器2408经由I/O链路2413与环形互连2412耦合。
在至少一个实施例中，I/O链路2413代表多种I/O互连中的至少一种，包括促进各个处理器组件与高性能嵌入式存储器模块2418(诸如eDRAM模块)之间的通信的封装I/O互连。在至少一个实施例中，处理器核心2402A-2402N和图形处理器2408中的每一个使用嵌入式存储器模块2418作为共享的最后一级高速缓存。
在至少一个实施例中，处理器核心2402A-2402N是执行公共指令集架构的同质核心。在至少一个实施例中，处理器核心2402A-2402N在指令集架构(ISA)方面是异构的，其中一个或更多个处理器核心2402A-2402N执行公共指令集，而处理器核心2402A-2402N中的一个或更多个其他核心执行公共指令集的子集或不同指令集。在至少一个实施例中，就微架构而言，处理器核心2402A-2402N是异构的，其中具有相对较高功耗的一个或更多个核心与具有较低功耗的一个或更多个功率核心相耦合。在至少一个实施例中，处理器2400可以在一个或更多个芯片上实现或被实现为SoC集成电路。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，部分或全部推理和/或训练逻辑615可以结合到处理器2400中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在图24中的图形处理器2312、图形核心2402A-2402N、或其他组件中。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图6A或图6B所示的逻辑之外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器2400的ALU以执行本文所述的一种或更多种机器学习算法、神经网络架构、用例或训练技术。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图25是根据本文所述的至少一个实施例的图形处理器核心2500的硬件逻辑的框图。在至少一个实施例中，图形处理器核心2500被包括在图形核心阵列内。在至少一个实施例中，图形处理器核心2500(有时称为核心切片)可以是模块化图形处理器内的一个或更多个图形核心。在至少一个实施例中，图形处理器核心2500是一个图形核心切片的示例，并且本文所述的图形处理器可以基于目标功率和性能包络包括多个图形核心切片。在至少一个实施例中，每个图形核心2500可以包括与多个子核心2501A-2501F(也称为子切片)耦合的固定功能块2530，其包括通用和固定功能逻辑的模块化块。
在至少一个实施例中，固定功能块2530包括几何/固定功能管线2536，例如，在较低性能和/或较低功率的图形处理器实现方式中，该几何/固定功能管线可以由图形处理器2500中的所有子核心共享。在至少一个实施例中，几何/固定功能管线2536包括3D固定功能管线、视频前端单元，线程产生器和线程分派器以及管理统一返回缓冲区的统一返回缓冲区管理器。
在至少一个实施例中，固定功能块2530还包括图形SoC接口2537、图形微控制器2538和媒体管线2539。在至少一个实施例中，固定图形SoC接口2537提供了图形核心2500以及片上系统集成电路中的其他处理器核心之间的接口。在至少一个实施例中，图形微控制器2538是可编程子处理器，其可配置为管理图形处理器2500的各种功能，包括线程分派、调度和抢占。在至少一个实施例中，媒体管线2539包括促进对包括图像和视频数据的多媒体数据进行解码、编码、预处理和/或后处理的逻辑。在至少一个实施例中，媒体管线2539经由对子核心2501A-2501F内的计算或采样逻辑的请求来实现媒体操作。
在至少一个实施例中，SoC接口2537使图形核心2500能够与通用应用程序处理器核心(例如，CPU)和/或SoC内的其他组件通信，包括存储器层次结构元素，诸如共享的最后一级高速缓存存储器、系统RAM和/或嵌入式片上或封装上DRAM。在至少一个实施例中，SoC接口2537还可以使得能够与SoC内的固定功能设备(例如，相机成像管线)进行通信，并且使得能够使用和/或实现可以在SoC内的图形核心2500和CPU之间共享的全局存储器原子(atomic)。在至少一个实施例中，SoC接口2537还可以实现用于图形核心2500的电源管理控件，并且实现(enable)图形核心2500的时钟域与SoC内的其他时钟域之间的接口。在至少一个实施例中，SoC接口2537使得能够从命令流转化器和全局线程分派器接收命令缓冲区，该全局线程分派器被配置为向图形处理器内的一个或更多个图形核心中的每一个提供命令和指令。在至少一个实施例中，当要执行媒体操作时，可以将命令和指令分派给媒体管线2539，或者当要执行图形处理操作时，可以将命令和指令分派给几何和固定功能管线(例如，几何和固定功能管线2536，几何和固定功能管线2514)。
在至少一个实施例中，图形微控制器2538可以配置为对图形核心2500执行各种调度和管理任务。在至少一个实施例中，图形微控制器2538可以在子核心2501A-2501F中的执行单元(EU)阵列2502A-2502F、2504A-2504F内的各个图形并行引擎上执行图形和/或计算工作负载调度。在至少一个实施例中，在包括图形核心2500的SoC的CPU核心上执行的主机软件可以向多个图形处理器门铃(doorbell)之一提交工作负载，其调用适当的图形引擎上的调度操作。在至少一个实施例中，调度操作包括确定接下来要运行哪个工作负载、将工作负载提交给命令流转化器、抢占在引擎上运行的现有工作负载、监控工作负载的进度以及在工作负载完成时通知主机软件。在至少一个实施例中，图形微控制器2538还可以促进图形核心2500的低功率或空闲状态，从而为图形核心2500提供在图形核心2500内独立于操作系统和/或系统上的图形驱动程序软件的跨低功率状态转换的保存和恢复寄存器的能力。
在至少一个实施例中，图形核心2500可以具有比所示的子核心2501A-2501F多或少达N个模块化子核心。对于每组N个子核心，在至少一个实施例中，图形核心2500还可以包括共享功能逻辑2510、共享和/或高速缓存存储器2512、几何/固定功能管线2514以及附加的固定功能逻辑2516，用于加速各种图形和计算处理操作。在至少一个实施例中，共享功能逻辑2510可以包括可由图形核心2500内的每个N个子核心共享的逻辑单元(例如，采样器、数学和/或线程间通信逻辑)。在至少一个固定的实施例中，共享和/或高速缓存存储器2512可以是图形核心2500内的N个子核心2501A-2501F的最后一级高速缓存，并且还可以用作可由多个子核心访问的共享存储器。在至少一个实施例中，可以包括几何/固定功能管线2514来代替固定功能块2530内的几何/固定功能管线2536，并且可以包括相同或相似的逻辑单元。
在至少一个实施例中，图形核心2500包括附加的固定功能逻辑2516，其可以包括供图形核心2500使用的各种固定功能加速逻辑。在至少一个实施例中，附加的固定功能逻辑2516包括用于在仅位置着色中使用的附加的几何管线。在仅位置着色中，存在至少两个几何管线，即在几何和固定功能管线2514、2536内的全(full)几何管线和剔除管线，其是可以包括在附加的固定功能逻辑2516中的附加几何管线。在至少一个实施例中，剔除管线是全几何管线的修剪版。在至少一个实施例中，全管线和剔除管线可以执行应用程序的不同实例，每个实例具有单独的上下文。在至少一个实施例中，仅位置着色可以隐藏被丢弃的三角形的长剔除运行，从而在某些情况下实现更早地完成着色。例如，在至少一个实施例中，附加的固定功能逻辑2516中的剔除管线逻辑可以与主应用程序并行地执行位置着色器，并且通常比全管线更快地生成临界(critical)结果，因为剔除管线获取顶点的位置属性并对其进行着色(shade)，无需执行光栅化和将像素渲染到帧缓冲区。在至少一个实施例中，剔除管线可以使用生成的临界结果来计算所有三角形的可见性信息，而与这些三角形是否被剔除无关。在至少一个实施例中，全管线(在这种情况下其可以称为重放管线)可以消耗可见性信息来跳过剔除的三角形以仅对最终传递到光栅化阶段的可见三角形进行着色。
在至少一个实施例中，附加的固定功能逻辑2516还可包括机器学习加速逻辑，诸如固定功能矩阵乘法逻辑，用于包括针对机器学习训练或推理的优化的实现方式。
在至少一个实施例中，在每个图形子核心2501A-2501F内包括一组执行资源，其可用于响应于图形管线、媒体管线或着色器程序的请求来执行图形、媒体和计算操作。在至少一个实施例中，图形子核心2501A-2501F包括多个EU阵列2502A-2502F、2504A-2504F，线程分派和线程间通信(TD/IC)逻辑2503A-2503F，3D(例如，纹理)采样器2505A-2505F，媒体采样器2506A-2506F，着色器处理器2507A-2507F和共享本地存储器(SLM)2508A-2508F。在至少一个实施例中，EU阵列2502A-2502F、2504A-2504F每个都包括多个执行单元，这些执行单元是能够服务于图形、媒体或计算操作(包括图形、媒体或计算着色器程序)而执行浮点和整数/定点逻辑运算的通用图形处理单元。在至少一个实施例中，TD/IC逻辑2503A-2503F为子核心内的执行单元执行本地线程分派和线程控制操作，并促进在子核心的执行单元上执行的线程之间的通信。在至少一个实施例中，3D采样器2505A-2505F可以将与纹理或其他3D图形相关的数据读取到存储器中。在至少一个实施例中，3D采样器可以基于配置的样本状态和与给定纹理相关联的纹理格式来不同地读取纹理数据。在至少一个实施例中，媒体采样器2506A-2506F可以基于与媒体数据相关联的类型和格式来执行类似的读取操作。在至少一个实施例中，每个图形子核心2501A-2501F可以可替代地包括统一的3D和媒体采样器。在至少一个实施例中，在每个子核心2501A-2501F内的执行单元上执行的线程可以利用每个子核心内的共享本地存储器2508A-2508F，以使在线程组内执行的线程能够使用片上存储器的公共池来执行。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615的部分或全部可以被合并到图形处理器2510中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用在图25中的图形处理器2312、图形微控制器2538、几何和固定功能管线2514和2536或其他逻辑中体现的一个或更多个ALU。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图6A或图6B所示的逻辑以外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器2500的ALU以执行本文所述的一种或更多种机器学习算法、神经网络架构、用例或训练技术。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图26A-26B示出了根据至少一个实施例的包括图形处理器核心的处理元件的阵列的线程执行逻辑2600。图26A示出了至少一个实施例，其中使用了线程执行逻辑2600。图26B示出了根据至少一个实施例的执行单元的示例性内部细节。
如图26A中所示，在至少一个实施例中，线程执行逻辑2600包括着色器处理器2602、线程分派器2604、指令高速缓存2606、包括多个执行单元2608A-2608N的可扩展执行单元阵列、一个或更多个采样器2610、数据高速缓存2612和数据端口2614。在至少一个实施例中，可扩展执行单元阵列可以例如基于工作负载的计算要求，通过启用或禁用一个或更多个执行单元(例如，执行单元2608A、2608B、2608C、2608D、2608N-1到2608N中的任意一个)来动态地扩展。在至少一个实施例中，可扩展执行单元经由链接到每个执行单元的互连结构进行互连。在至少一个实施例中，线程执行逻辑2600包括通过指令高速缓存2606、数据端口2614、采样器2610和执行单元2608A-2608N中的一个或更多个到存储器(诸如系统存储器或高速缓存存储器)的一个或更多个连接。在至少一个实施例中，每个执行单元(例如2608A)是独立的可编程通用计算单元，其能够执行多个同时的硬件线程，同时针对每个线程并行处理多个数据元素。在至少一个实施例中，执行单元2608A-2608N的阵列可扩展以包括任意数量的各个执行单元。
在至少一个实施例中，执行单元2608A-2608N主要用于执行着色器程序。在至少一个实施例中，着色器处理器2602可以处理各种着色器程序并经由线程分派器2604来分派与着色器程序相关联的执行线程。在至少一个实施例中，线程分派器2604包括用于仲裁来自图形和媒体管线的线程初始化请求以及在执行单元2608A-2608N中的一个或更多个执行单元上实例化所请求的线程的逻辑。例如，在至少一个实施例中，几何管线可以将顶点、曲面细分或几何着色器分派到线程执行逻辑以进行处理。在至少一个实施例中，线程分派器2604还可以处理来自执行的着色器程序的运行时线程产生请求。
在至少一个实施例中，执行单元2608A-2608N支持一指令集，该指令集包括对许多标准3D图形着色器指令的本机支持，从而使来自图形库(例如Direct 3D和OpenGL)的着色器程序只需最少的转换即可被执行。在至少一个实施例中，执行单元支持顶点和几何处理(例如，顶点程序、几何程序、顶点着色器)、像素处理(例如，像素着色器、片段着色器)和通用处理(例如，计算和媒体着色器)。在至少一个实施例中，每个执行单元2608A-2608N(其包括一个或更多个算术逻辑单元(ALU))能够执行多发出单指令多数据(SIMD)，并且多线程操作实现了高效的执行环境，尽管存储器访问的延时更高。在至少一个实施例中，每个执行单元内的每个硬件线程具有专用的高带宽寄存器文件和关联的独立线程状态。在至少一个实施例中，执行是到管线的每时钟多发出，管线能够进行整数、单精度和双精度浮点运算、SIMD分支功能、逻辑运算、超越运算(transcendental operation)和其他杂运算(miscellaneous operation)。在至少一个实施例中，在等待来自存储器或共享功能之一的数据时，执行单元2608A-2608N内的依赖性逻辑使等待线程休眠，直到返回了所请求的数据。在至少一个实施例中，在等待线程正在休眠时，硬件资源可以专用于处理其他线程。例如，在至少一个实施例中，在与顶点着色器操作相关联的延迟期间，执行单元可以对像素着色器、片段着色器或另一类型的着色器程序(包括不同的顶点着色器)执行操作。
在至少一个实施例中，执行单元2608A-2608N中的每一个执行单元在数据元素的阵列上进行操作。在至少一个实施例中，数据元素的数量是“执行大小”或指令的通道数。在至少一个实施例中，执行通道是用于指令内的数据元素访问、屏蔽和流控制的逻辑执行单元。在至少一个实施例中，通道数可以与特定图形处理器的物理算术逻辑单元(ALU)或浮点单元(FPU)的数量无关。在至少一个实施例中，执行单元2608A-2608N支持整数和浮点数据类型。
在至少一个实施例中，执行单元指令集包括SIMD指令。在至少一个实施例中，各个数据元素可以作为打包数据类型存储在寄存器中，并且执行单元将基于那些元素的数据大小来处理各个元素。例如，在至少一个实施例中，当对256位宽的向量进行操作时，将256位的向量存储在寄存器中，并且执行单元对作为四个单独的64位打包数据元素(四字(QW)大小数据元素)、八个单独的26位打包数据元素(双字(DW)大小数据元素)、十六个单独的16位打包数据元素(字(W)大小数据元素)或三十二个单独的8位数据元素(字节(B)大小的数据元素)的向量进行操作。然而，在至少一个实施例中，不同的向量宽度和寄存器大小是可能的。
在至少一个实施例中，一个或更多个执行单元可以被组合成具有融合EU共用的线程控制逻辑(2607A-2607N)的融合执行单元2609A-2609N。在至少一个实施例中，可以将多个EU融合成EU组。在至少一个实施例中，融合EU组中的每个EU可以被配置为执行单独的SIMD硬件线程。融合EU组中的EU的数量可以根据各个实施例而变化。在至少一个实施例中，每EU可以执行各种SIMD宽度，包括但不限于SIMD8、SIMD16和SIMD26。在至少一个实施例中，每个融合图形执行单元2609A-2609N包括至少两个执行单元。例如，在至少一个实施例中，融合执行单元2609A包括第一EU 2607A、第二EU 2608A以及第一EU 2607A和第二EU 2608A共用的线程控制逻辑2607A。在至少一个实施例中，线程控制逻辑2607A控制在融合图形执行单元2609A上执行的线程，从而允许融合执行单元2609A-2609N内的每个EU使用公共指令指针寄存器来执行。
在至少一个实施例中，一个或更多个内部指令高速缓存(例如，2606)被包括在线程执行逻辑2600中以高速缓存用于执行单元的线程指令。在至少一个实施例中，包括一个或更多个数据高速缓存(例如，2612)以在线程执行期间高速缓存线程数据。在至少一个实施例中，包括采样器2610以提供用于3D操作的纹理采样和用于媒体操作的媒体采样。在至少一个实施例中，采样器2610包括专门的纹理或媒体采样功能，以在将采样数据提供给执行单元之前在采样过程中处理纹理或媒体数据。
在执行期间，在至少一个实施例中，图形和媒体管线经由线程产生和分派逻辑将线程发起请求发送到线程执行逻辑2600。在至少一个实施例中，一旦一组几何对象已经被处理并光栅化成像素数据，则着色器处理器2602内的像素处理器逻辑(例如，像素着色器逻辑、片段着色器逻辑等)被调用以进一步计算输出信息并且使得将结果写入输出表面(例如，颜色缓冲区、深度缓冲区、模板缓冲区等)。在至少一个实施例中，像素着色器或片段着色器计算要在光栅化对象上插值的各个顶点属性的值。在至少一个实施例中，然后着色器处理器2602内的像素处理器逻辑执行应用程序编程接口(API)提供的像素或片段着色器程序。在至少一个实施例中，为了执行着色器程序，着色器处理器2602经由线程分派器2604将线程分派到执行单元(例如，2608A)。在至少一个实施例中，着色器处理器2602使用采样器2610中的纹理采样逻辑来访问存储在存储器中的纹理映射中的纹理数据。在至少一个实施例中，对纹理数据和输入几何数据的算术运算为每个几何片段计算像素颜色数据，或者丢弃一个或更多个像素以不进行进一步处理。
在至少一个实施例中，数据端口2614提供了一种用于线程执行逻辑2600的存储器访问机制，以将处理后的数据输出到存储器以在图形处理器输出管线上进行进一步处理。在至少一个实施例中，数据端口2614包括或耦合到一个或更多个高速缓存存储器(例如，数据高速缓存2612)，用于高速缓存数据以经由数据端口进行存储器访问。
如图26B所示，在至少一个实施例中，图形执行单元2608可以包括指令获取单元2637、通用寄存器文件阵列(GRF)2624、架构寄存器文件阵列(ARF)2626、线程仲裁器2622、发送单元2630、分支单元2632、一组SIMD浮点单元(FPU)2634，以及，在至少一个实施例中，一组专用整数SIMD ALU 2635。在至少一个实施例中，GRF 2624和ARF 2626包括与在图形执行单元2608中可以是活动的每个同时硬件线程相关联的一组通用寄存器文件和架构寄存器文件。在至少一个实施例中，在ARF 2626中维护每线程架构状态，而在线程执行期间使用的数据被存储在GRF 2624中。在至少一个实施例中，每个线程的执行状态，包括每个线程的指令指针，可以被保存在ARF 2626中的线程特定的寄存器中。
在至少一个实施例中，图形执行单元2608具有一种架构，该架构是同时多线程(SMT)和细粒度交错多线程(IMT)的组合。在至少一个实施例中，架构具有模块化配置，该模块化配置可以在设计时基于同时线程的目标数量和每执行单元的寄存器数量来进行微调，其中执行单元资源在用于执行多个同时线程的逻辑上被划分。
在至少一个实施例中，图形执行单元2608可以共同发布多个指令，每个指令可以是不同的指令。在至少一个实施例中，图形执行单元线程2608的线程仲裁器2622可以将指令分派到发送单元2630、分支单元2632或SIMD FPU 2634之一以供执行。在至少一个实施例中，每个执行线程可以访问GRF 2624中的128个通用寄存器，其中每个寄存器可以存储32个字节，可以作为32位数据元素的SIMD 8元素向量进行访问。在至少一个实施例中，每个执行单元线程可以访问GRF 2624中的4KB，但是实施例不限于此，并且在其他实施例中可以提供更多或更少的寄存器资源。在至少一个实施例中，尽管每执行单元的线程数量也可以根据实施例而变化，但是可以同时执行多达七个线程。在至少一个实施例中，其中七个线程可以访问4KB，GRF 2624可以存储总共28KB。在至少一个实施例中，灵活的寻址模式可以允许寄存器一起被寻址以有效地建立更宽的寄存器或表示跨步的矩形块数据结构。
在至少一个实施例中，经由由传递到发送单元2630的消息执行的“发送”指令来分派存储器操作、采样器操作和其他更长延时的系统通信。在至少一个实施例中，分支指令被分派到专用的分支单元2632以促进SIMD发散和最终收敛。
在至少一个实施例中，图形执行单元2608包括一个或更多个SIMD浮点单元(FPU)2634，用于执行浮点操作。在至少一个实施例中，一个或更多个FPU 2634还支持整数计算。在至少一个实施例中，一个或更多个FPU 2634可以SIMD执行多达M个32位浮点(或整数)运算，或者SIMD执行多达2M 16位整数或16位浮点运算。在至少一个实施例中，FPU中的至少一个提供扩展的数学能力以支持高吞吐量的超越数学函数和双精度64位浮点。在至少一个实施例中，还存在一组8位整数SIMD ALU 2635，并且其可以被专门优化以执行与机器学习计算相关联的操作。
在至少一个实施例中，可以在图形子核心分组(例如，子切片)中实例化图形执行单元2608的多个实例的阵列。在至少一个实施例中，执行单元2608可以跨多个执行通道执行指令。在至少一个实施例中，在图形执行单元2608上执行的每个线程在不同的通道上执行。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615的部分或全部可以被结合到执行逻辑2600中。此外，在至少一个实施例中，可以使用除了图6A或图6B中所示的逻辑之外的逻辑来完成本文描述的推理和/或训练操作。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置执行逻辑2600的ALU以执行本文所述的一种或更多种机器学习算法、神经网络架构、用例或训练技术。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图27示出了根据至少一个实施例的并行处理单元(“PPU”)2700。在至少一个实施例中，PPU 2700配置有机器可读代码，该机器可读代码如果由PPU 2700执行，则使得PPU2700执行贯穿本公开描述的一些或全部过程和技术。在至少一个实施例中，PPU 2700是在一个或更多个集成电路设备上实现的并且利用多线程作为延迟隐藏技术的多线程处理器，该延迟隐藏技术被设计为在多个线程上并行处理计算机可读指令(也称为机器可读指令或简单地称为指令)。在至少一个实施例中，线程是指执行线程，并且是被配置为由PPU 2700执行的一组指令的实例化。在至少一个实施例中，PPU 2700是图形处理单元(“GPU”)，其被配置为实现用于处理三维(“3D”)图形数据的图形渲染管线，以便生成用于在显示设备(诸如液晶显示器(“LCD”)设备)上显示的二维(“2D”)图像数据。在至少一个实施例中，PPU2700用于执行计算，诸如线性代数运算和机器学习运算。图27仅出于说明性目的示出了示例并行处理器，并且应被解释为在本公开的范围内设想的处理器架构的非限制性示例，并且可以采用任何适当的处理器来对其进行补充和/或替代。
在至少一个实施例中，一个或更多个PPU 2700被配置成加速高性能计算(“HPC”)、数据中心和机器学习应用程序。在至少一个实施例中，PPU 2700被配置成加速深度学习系统和应用程序，包括以下非限制性示例：自主汽车平台、深度学习、高精度语音、图像、文本识别系统、智能视频分析、分子模拟、药物发现、疾病诊断、天气预报、大数据分析、天文学、分子动力学模拟、财务建模、机器人技术、工厂自动化、实时语言翻译、在线搜索优化以及个性化用户推荐等。
在至少一个实施例中，PPU 2700包括但不限于输入/输出(“I/O”)单元2706、前端单元2710、调度器单元2712、工作分配单元2714、集线器2716、交叉开关(“Xbar”)2720、一个或更多个通用处理集群(“GPC”)2718和一个或更多个分区单元(“存储器分区单元”)2722。在至少一个实施例中，PPU 2700经由一个或更多个高速GPU互连(“GPU互连”)2708连接到主机处理器或其他PPU 2700。在至少一个实施例中，PPU 2700经由互连2702连接到主机处理器或其他外围设备。在至少一个实施例中，PPU 2700连接到包括一个或更多个存储器设备(“存储器”)2704的本地存储器。在至少一个实施例中，存储器设备2704包括但不限于一个或更多个动态随机存取存储器(“DRAM”)设备。在至少一个实施例中，一个或更多个DRAM设备被配置和/或可配置为高带宽存储器(“HBM”)子系统，并且在每个设备内堆叠有多个DRAM管芯。
在至少一个实施例中，高速GPU互连2708可以指代基于线的多通道通信链路，系统使用其来进行扩展，并包括与一个或更多个中央处理单元(“CPU”)结合的一个或更多个PPU2700，支持PPU 2700和CPU之间的高速缓存一致性以及CPU主控。在至少一个实施例中，高速GPU互连2708通过集线器2716将数据和/或命令传送到PPU 2700的其他单元或从其他单元传送数据和/或命令，所述其他单元诸如一个或更多个复制引擎、视频编码器、视频解码器、电源管理单元和/或在图27中可能未明确示出的其他组件。
在至少一个实施例中，I/O单元2706被配置为通过系统总线2702从主机处理器(图27中未示出)发送和接收通信(例如，命令、数据)。在至少一个实施例中，I/O单元2706直接经由系统总线2702或通过一个或更多个中间设备(诸如，存储器桥)与主机处理器进行通信。在至少一个实施例中，I/O单元2706可以经由系统总线2702与一个或更多个其他处理器(诸如一个或更多个PPU 2700)进行通信。在至少一个实施例中，I/O单元2706实现外围组件互连快速(“PCIe”)接口，用于通过PCIe总线进行通信。在至少一个实施例中，I/O单元2706实现用于与外部设备进行通信的接口。
在至少一个实施例中，I/O单元2706对经由系统总线2702接收的分组(packet)进行解码。在至少一个实施例中，至少一些分组表示被配置为使PPU 2700执行各种操作的命令。在至少一个实施例中，I/O单元2706如命令所指定的那样将解码的命令传送到PPU 2700的各个其他单元。在至少一个实施例中，命令被传送到前端单元2710和/或被传送到集线器2716或PPU 2700的其他单元，诸如一个或更多个复制引擎、视频编码器、视频解码器、电源管理单元等(图27中未明确示出)。在至少一个实施例中，I/O单元2706被配置为在PPU 2700的各个逻辑单元之间和之中路由通信。
在至少一个实施例中，由主机处理器执行的程序对缓冲区中的命令流进行编码，该缓冲区将工作负载提供给PPU 2700以进行处理。在至少一个实施例中，工作负载包括指令和要由那些指令处理的数据。在至少一个实施例中，缓冲区是可由主机处理器和PPU2700两者访问(例如，读/写)的存储器中的区域—主机接口单元可以被配置为经由存储器请求访问连接到系统总线2702的系统存储器中的该缓冲区，该存储器请求由I/O单元2706通过系统总线2702传送。在至少一个实施例中，主机处理器将命令流写入缓冲区，然后将指向命令流开始的指针发送至PPU 2700，使得前端单元2710接收指向一个或更多个命令流的指针并管理一个或更多个命令流，从命令流中读取命令并将命令转发到PPU 2700的各个单元。
在至少一个实施例中，前端单元2710耦合到调度器单元2712，该调度器单元2712配置各个GPC 2718以处理由一个或更多个命令流定义的任务。在至少一个实施例中，调度器单元2712被配置为跟踪与调度器单元2712管理的各种任务有关的状态信息，其中状态信息可以指示任务被分配给哪个GPC 2718，任务是活动的还是不活动的，与任务相关联的优先级等等。在至少一个实施例中，调度器单元2712管理多个任务在一个或更多个GPC 2718上的执行。
在至少一个实施例中，调度器单元2712耦合到工作分配单元2714，该工作分配单元2714被配置为分派任务以在GPC 2718上执行。在至少一个实施例中，工作分配单元2714跟踪从调度器单元2712接收到的多个调度任务并且工作分配单元2714管理每个GPC 2718的待处理(pending)任务池和活动任务池。在至少一个实施例中，待处理任务池包括多个时隙(例如32个时隙)，这些时隙包含被分配以由特定GPC 2718处理的任务；活动任务池可包括用于由GPC 2718主动处理的任务的多个时隙(例如4个时隙)，使得随着GPC 2718之一完成任务的执行，则该任务将从GPC 2718的活动任务池中被逐出，并且从待处理任务池中选择另一个任务，并且其被调度以在GPC 2718上执行。在至少一个实施例中，如果活动任务在GPC 2718上是空闲的，诸如在等待数据依赖性被解决时，则该活动任务从GPC 2718中被逐出并返回到该待处理任务池，同时选择该待处理任务池中的另一个任务并且其被调度以在GPC 2718上执行。
在至少一个实施例中，工作分配单元2714经由XBar 2720与一个或更多个GPC2718进行通信。在至少一个实施例中，XBar 2720是互连网络，其将PPU 2700的许多单元耦合到PPU 2700的其他单元，并且可以被配置为将工作分配单元2714耦合到特定GPC 2718。在至少一个实施例中，PPU 2700的一个或更多个其他单元也可以经由集线器2716连接到XBar 2720。
在至少一个实施例中，任务由调度器单元2712管理，并由工作分配单元2714分派给GPC 2718之一。GPC 2718被配置为处理任务并生成结果。在至少一个实施例中，结果可以由GPC 2718中的其他任务消耗，经由XBar 2720路由到不同的GPC 2718或存储在存储器2704中。在至少一个实施例中，结果可以经由分区单元2722写到存储器2704中，该分区单元实现了用于向存储器2704写入数据或从存储器2704读取数据的存储器接口。在至少一个实施例中，结果可以经由高速GPU互连2708被传送到另一PPU或CPU。在至少一个实施例中，PPU2700包括但不限于数量为U个分区单元2722，其等于耦合到PPU 2700的分开且不同的存储器设备2704的数量。在至少一个实施例中，如下文结合图29更详细地描述分区单元2722。
在至少一个实施例中，主机处理器执行驱动程序内核，该驱动程序内核实现应用程序编程接口(API)，该API使在主机处理器上执行的一个或更多个应用程序能够调度操作以在PPU 2700上执行。在至少一个实施例中，多个计算应用程序由PPU 2700同时执行，并且PPU 2700为多个计算应用程序提供隔离、服务质量(“QoS”)和独立的地址空间。在至少一个实施例中，应用程序生成指令(例如，以API调用的形式)，该指令使驱动程序内核生成一个或更多个任务以由PPU 2700执行，并且驱动程序内核将任务输出至由PPU 2700正在处理的一个或更多个流。在至少一个实施例中，每个任务包括一个或更多个相关线程组，其可以被称为线程束(warp)。在至少一个实施例中，线程束包括可以并行执行的多个相关线程(例如，32个线程)。在至少一个实施例中，协作线程可以指代多个线程，包括用于执行任务并且通过共享存储器交换数据的指令。在至少一个实施例中，结合图35更详细地根据至少一个实施例描述了线程和协作线程。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给PPU 2700的信息。在至少一个实施例中，PPU 2700用于基于已由另一处理器或系统或由PPU 2700训练过的经训练的机器学习模型(例如，神经网络)来推理或预测信息。在至少一个实施例中，PPU 2700可用于执行本文所述的一个或更多个神经网络用例。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图28示出了根据至少一个实施例的通用处理集群(“GPC”)2800。在至少一个实施例中，GPC 2800是图27的GPC 2718。在至少一个实施例中，每个GPC 2800包括但不限于用于处理任务的多个硬件单元，并且每个GPC 2800包括但不限于管线管理器2802、预光栅操作单元(“PROP”)2804、光栅引擎2808、工作分配交叉开关(“WDX”)2816、存储器管理单元(“MMU”)2818、一个或更多个数据处理集群(“DPC”)2806，以及部件的任何合适组合。
在至少一个实施例中，GPC 2800的操作由管线管理器2802控制。在至少一个实施例中，管线管理器2802管理一个或更多个DPC 2806的配置，以处理分配给GPC 2800的任务。在至少一个实施例中，管线管理器2802配置一个或更多个DPC 2806中的至少一个以实现图形渲染管线的至少一部分。在至少一个实施例中，DPC 2806被配置为在可编程流式多处理器(“SM”)2814上执行顶点着色器程序。在至少一个实施例中，管线管理器2802被配置为将从工作分配单元接收的分组路由到GPC 2800内的适当逻辑单元，以及在至少一个实施例中，可以将一些分组路由到PROP 2804和/或光栅引擎2808中的固定功能硬件单元，而可以将其他分组路由到DPC 2806以由图元引擎2812或SM 2814进行处理。在至少一个实施例中，管线管理器2802配置DPC 2806中的至少一个以实现神经网络模型和/或计算管线。
在至少一个实施例中，PROP单元2804被配置为在至少一个实施例中将由光栅引擎2808和DPC 2806生成的数据路由到上面结合图27更详细地描述的分区单元2722中的光栅操作(“ROP”)单元。在至少一个实施例中，PROP单元2804被配置为执行针对颜色混合的优化、组织像素数据、执行地址转换等等。在至少一个实施例中，光栅引擎2808包括但不限于被配置为执行各个光栅操作的多个固定功能硬件单元，并且在至少一个实施例中，光栅引擎2808包括但不限于设置引擎、粗光栅引擎、剔除引擎、裁剪引擎、精细光栅引擎、图块聚合引擎及其任意合适的组合。在至少一个实施例中，设置引擎接收变换后的顶点并生成与由顶点定义的几何图元相关联的平面方程；平面方程式被传送到粗光栅引擎以生成图元的覆盖信息(例如，图块的x、y覆盖掩模)；粗光栅引擎的输出被传送到剔除引擎，在剔除引擎中，与z测试失败的图元相关联的片段被剔除，并被传送到裁剪引擎，在裁剪引擎中，裁剪掉位于视锥体之外的片段。在至少一个实施例中，经过裁剪和剔除后留下来的片段被传递给精细光栅引擎，以基于设置引擎生成的平面方程生成像素片段的属性。在至少一个实施例中，光栅引擎2808的输出包括将由任何合适的实体(例如，由在DPC 2806内实现的片段着色器)处理的片段。
在至少一个实施例中，包括在GPC 2800中的每个DPC 2806包括但不限于M管道控制器(“MPC”)2810；图元引擎2812；一个或更多个SM 2814；及其任何合适的组合。在至少一个实施例中，MPC 2810控制DPC 2806的操作，将从管线管理器2802接收的分组路由到DPC2806中的适当单元。在至少一个实施例中，与顶点相关联的分组被路由到图元引擎2812，图元引擎2812被配置为从存储器中获取与顶点相关联的顶点属性；相反，可以将与着色器程序相关联的分组传送到SM 2814。
在至少一个实施例中，SM 2814包括但不限于可编程流式处理器，其被配置为处理由多个线程表示的任务。在至少一个实施例中，SM 2814是多线程的并且被配置为并发地执行来自特定线程组的多个线程(例如32个线程)，并且实现单指令、多数据(“SIMD”)架构，其中一组线程(例如，线程束)中的每个线程被配置为基于相同的指令集来处理不同的数据集。在至少一个实施例中，线程组中的所有线程执行相同指令。在至少一个实施例中，SM2814实现单指令、多线程(“SIMT”)架构，其中线程组中的每个线程被配置为基于相同指令集来处理不同的数据集，但是其中线程组中的各个线程允许在执行期间发散。在至少一个实施例中，为每个线程束维护程序计数器、调用栈和执行状态，从而当线程束中的线程发散时，实现线程束和线程束内的串行执行之间的并发性。在另一个实施例中，为每个个体线程维护程序计数器、调用栈和执行状态，从而实现线程束内的和线程束之间的所有线程之间的相等的并发性。在至少一个实施例中，为每个个体线程维护执行状态，并且执行相同指令的线程可以被收敛且并行地执行以提高效率。下文更详细地描述SM 2814的至少一个实施例。
在至少一个实施例中，MMU 2818在GPC 2800和存储器分区单元(例如，图27的分区单元2722)之间提供接口，并且MMU 2818提供虚拟地址到物理地址的转换、存储器保护以及对存储器请求的仲裁。在至少一个实施例中，MMU 2818提供一个或更多个转换后备缓冲区(“TLB”)，用于执行虚拟地址到存储器中的物理地址的转换。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给GPC 2800的信息。在至少一个实施例中，GPC 2800用于基于已由另一处理器或系统或GPC2800训练过的经训练的机器学习模型(例如，神经网络)来推理或预测信息。在至少一个实施例中，GPC 2800可用于执行本文所述的一个或更多个神经网络用例。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
图29示出了根据至少一个实施例的并行处理单元(“PPU”)的存储器分区单元2900。在至少一个实施例中，存储器分区单元2900包括但不限于光栅操作(“ROP”)单元2902；二级(“L2”)高速缓存2904；存储器接口2906；及其任何合适的组合。在至少一个实施例中，存储器接口2906耦合到存储器。在至少一个实施例中，存储器接口2906可以实现32、64、128、1024位数据总线或相似的实现方式以用于高速数据传输。在至少一个实施例中，PPU包括U个存储器接口2906，每对分区单元2900一个存储器接口2906，其中每对分区单元2900连接到对应的存储器设备。例如，在至少一个实施例中，PPU可以连接至多达Y个存储器设备，诸如高带宽存储器堆叠或图形双倍数据速率版本5同步动态随机存取存储器(“GDDR5SDRAM”)。
在至少一个实施例中，存储器接口2906实现第二代高带宽存储器(“HBM2”)存储器接口，并且Y等于U的一半。在至少一个实施例中，HBM2存储器堆叠与PPU一样位于相同的物理封装上，与常规的GDDR5SDRAM系统相比，这可提供大量功率和面积节省。在至少一个实施例中，每个HBM2堆叠包括但不限于四个存储器管芯，且Y等于4，其中每个HBM2堆叠包括两个每管芯128位通道，总共8个通道和1024位的数据总线宽度。在至少一个实施例中，存储器支持单纠错双检错(“SECDED”)纠错码(“ECC”)，用于保护数据。在至少一个实施例中，ECC为对数据损坏敏感的计算应用程序提供更高的可靠性。
在至少一个实施例中，PPU实现了多级存储器层次结构。在至少一个实施例中，存储器分区单元2900支持统一存储器，用于为中央处理单元(“CPU”)和PPU存储器提供单个统一虚拟地址空间，从而实现虚拟存储器系统之间的数据共享。在至少一个实施例中，跟踪PPU对位于其他处理器上的存储器的访问频率，以确保存储器页被移动到更频繁地访问页面的PPU的物理存储器。在至少一个实施例中，高速GPU互连2708支持地址转换服务，其允许PPU直接访问CPU的页表，并提供PPU对CPU存储器的完全访问。
在至少一个实施例中，复制引擎在多个PPU之间或在PPU与CPU之间传输数据。在至少一个实施例中，复制引擎可以为未被映射到页表中的地址生成页面错误，并且然后存储器分区单元2900为页面错误提供服务，将地址映射到页表中，之后复制引擎执行传输。在至少一个实施例中，为多个处理器之间的多个复制引擎操作固定(即不可分页)存储器，从而显著减少可用存储器。在至少一个实施例中，在硬件页面故障的情况下，可以将地址传递给复制引擎，而无需考虑是否驻留存储器页，并且复制过程是透明的。
根据至少一个实施例，来自图27的存储器2704或其他系统存储器的数据由存储器分区单元2900获取，并将其存储在L2高速缓存2904中，L2高速缓存2904位于芯片上并且在各个GPC之间共享。在至少一个实施例中，每个存储器分区单元2900包括但不限于与对应的存储器设备相关联的L2高速缓存的至少一部分。在至少一个实施例中，在GPC内的各个单元中实现较低级别的高速缓存。在至少一个实施例中，每个SM 2814可以实现一级(“L1”)高速缓存，其中L1高速缓存是专用于特定SM 2814的私有存储器，并且从L2高速缓存2904中获取数据并将其存储在L1高速缓存中的每一者中，用于在SM 2814的功能单元中进行处理。在至少一个实施例中，L2高速缓存2904耦合到存储器接口2906和XBar 2720。
在至少一个实施例中，ROP单元2902执行与像素颜色有关的图形光栅操作，诸如颜色压缩、像素混合等。在至少一个实施例中，ROP单元2902结合光栅引擎2808实现深度测试，从光栅引擎2808的剔除引擎接收与像素片段相关联的样本位置的深度。在至少一个实施例中，相对于用于与片段关联的样本位置的深度缓冲区中的对应深度测试深度。在至少一个实施例中，如果该片段通过了针对该样本位置的该深度测试，则ROP单元2902更新深度缓冲区，并将该深度测试的结果传送至光栅引擎2808。将理解，分区单元2900的数量可以不同于GPC的数量，因此，在至少一个实施例中，每个ROP单元2902可以被耦合到每个GPC。在至少一个实施例中，ROP单元2902跟踪从不同GPC接收的分组，并且确定通过XBar 2720路由到ROP单元2902生成的结果。
图30示出了根据至少一个实施例的流式多处理器(“SM”)3000。在至少一个实施例中，SM 3000是图28的SM 2814。在至少一个实施例中，SM 3000包括但不限于指令高速缓存3002；一个或更多个调度器单元3004；寄存器文件3008；一个或更多个处理核心(“核心”)3010；一个或更多个特殊功能单元(“SFU”)3012；一个或更多个加载/存储单元(“LSU”)3014；互连网络3016；共享存储器/一级(“L1”)高速缓存3018；和/或其任何合适的组合。在至少一个实施例中，工作分配单元分派任务以在并行处理单元(“PPU”)的通用处理集群(“GPC”)上执行，并且每个任务被分配给GPC内的特定数据处理集群(“DPC”)，并且如果任务与着色器程序相关联，则该任务被分配给SM 3000之一。在至少一个实施例中，调度器单元3004从工作分配单元接收任务并管理指派给SM 3000的一个或更多个线程块的指令调度。在至少一个实施例中，调度器单元3004调度线程块以作为并行线程的线程束来执行，其中每个线程块被分配至少一个线程束。在至少一个实施例中，每个线程束执行线程。在至少一个实施例中，调度器单元3004管理多个不同的线程块，将线程束分配给不同的线程块，然后在每个时钟周期内将来自多个不同的协作组的指令分派给各个功能单元(例如，处理核心3010、SFU 3012和LSU 3014)。
在至少一个实施例中，协作组可以指用于组织通信线程组的编程模型，其允许开发者表达线程正在通信的粒度，从而实现更丰富的表达、更高效的并行分解。在至少一个实施例中，协作启动API支持线程块之间的同步以执行并行算法。在至少一个实施例中，常规编程模型的应用提供了用于同步协作线程的单一、简单的构造：跨线程块的所有线程的屏障(例如，syncthreads()函数)。然而，在至少一个实施例中，程序员可以以小于线程块的粒度来定义线程组，并在所定义的组内进行同步，以实现更高的性能、设计灵活性以及以集合组范围功能接口的形式实现软件重用。在至少一个实施例中，协作组使程序员能够以子块(即，小到单个线程)和多块粒度明确定义线程组，并执行集合操作，诸如对协作组中的线程进行同步。在至少一个实施例中，该编程模型支持跨软件边界的干净组合，从而库和效用函数可以在其本地上下文中安全地同步，而不必进行关于收敛的假设。在至少一个实施例中，协作组图元实现协作并行的新模式，包括但不限于生产者-消费者并行，机会并行以及整个线程块网格上的全局同步。
在至少一个实施例中，分派单元3006被配置为将指令传送到功能单元中的一个或更多个，并且调度器单元3004包括但不限于两个分派单元3006，该两个分派单元3006使得来自相同的线程束的两个不同指令能够在每个时钟周期内被分派。在至少一个实施例中，每个调度器单元3004包括单个分派单元3006或附加分派单元3006。
在至少一个实施例中，每个SM 3000在至少一个实施例中包括但不限于寄存器文件3008，该寄存器文件3008为SM 3000的功能单元提供了一组寄存器。在至少一个实施例中，寄存器文件3008在每个功能单元之间划分，从而为每个功能单元分配寄存器文件3008的专用部分。在至少一个实施例中，寄存器文件3008在由SM 3000正在执行的不同线程束之间划分，并且寄存器文件3008为连接到功能单元的数据路径的操作数提供临时存储。在至少一个实施例中，每个SM 3000包括但不限于多个L个处理核心3010。在至少一个实施例中，SM 3000包括但不限于大量(例如128个或更多)不同的处理核心3010。在至少一个实施例中，每个处理核心3010包括但不限于全管线、单精度、双精度和/或混合精度处理单元，其包括但不限于浮点算术逻辑单元和整数算术逻辑单元。在至少一个实施例中，浮点算术逻辑单元实现用于浮点算术的IEEE 754-2008标准。在至少一个实施例中，处理核心3010包括但不限于64个单精度(32位)浮点核心、64个整数核心、32个双精度(64位)浮点核心和8个张量核心。
根据至少一个实施例，张量核心被配置为执行矩阵运算。在至少一个实施例中，一个或更多个张量核心被包括在处理核心3010中。在至少一个实施例中，张量核心被配置为执行深度学习矩阵算术，诸如用于神经网络训练和推理的卷积运算。在至少一个实施例中，每个张量核心在4×4矩阵上操作并且执行矩阵乘法和累加运算D＝A×B+C，其中A、B、C和D是4×4矩阵。
在至少一个实施例中，矩阵乘法输入A和B是16位浮点矩阵，并且累加矩阵C和D是16位浮点矩阵或32位浮点矩阵。在至少一个实施例中，张量核心对16位浮点输入数据进行32位浮点累加运算。在至少一个实施例中，16位浮点乘法使用64个运算，并得到全精度乘积，然后使用32位浮点加法与其他中间乘积累加，以进行4x4x4矩阵乘法。在至少一个实施例中，张量核心用于执行由这些较小元素构成的更大的二维或更高维度的矩阵运算。在至少一个实施例中，API(诸如CUDA 9C++API)公开专门的矩阵加载、矩阵乘法和累加以及矩阵存储操作，以高效地使用来自CUDA-C++程序的张量核心。在至少一个实施例中，在CUDA级别，线程束级接口假定跨越线程束的所有32个线程的16×16大小的矩阵。
在至少一个实施例中，每个SM 3000包括但不限于执行特殊功能(例如，属性评估、倒数平方根等)的M个SFU 3012。在至少一个实施例中，SFU 3012包括但不限于被配置为遍历层次树数据结构的树遍历单元。在至少一个实施例中，SFU 3012包括但不限于被配置为执行纹理映射过滤操作的纹理单元。在至少一个实施例中，纹理单元被配置为从存储器中加载纹理映射(例如，纹理像素的2D阵列)以及对纹理映射进行采样以产生采样的纹理值，以在由SM 3000执行的着色器程序中使用。在至少一个实施例中，纹理映射被存储在共享存储器/L1高速缓存3018中。在至少一个实施例中，根据至少一个实施例，纹理单元使用mip映射(mip-map)(例如，不同细节级别的纹理映射)来实现纹理操作(诸如过滤操作)。在至少一个实施例中，每个SM 3000包括但不限于两个纹理单元。
在至少一个实施例中，每个SM 3000包括但不限于实现共享存储器/L1高速缓存3018与寄存器文件3008之间的加载和存储操作的N个LSU 3014。在至少一个实施例中，每个SM 3000包括但不限于互连网络3016，该互连网络3016将每个功能单元连接到寄存器文件3008，并且将LSU 3014连接到寄存器文件3008和共享存储器/L1高速缓存3018。在至少一个实施例中，互连网络3016是交叉开关，其可以被配置为将任何功能单元连接到寄存器文件3008中的任何寄存器，并且将LSU 3014连接到寄存器文件3008和共享存储器/L1高速缓存3018中的存储器位置。
在至少一个实施例中，共享存储器/L1高速缓存3018是片上存储器的阵列，其在至少一个实施例中允许SM 3000与图元引擎之间以及SM 3000中的线程之间的数据存储和通信。在至少一个实施例中，共享存储器/L1高速缓存3018包括但不限于128KB的存储容量，并且位于从SM 3000到分区单元的路径中。在至少一个实施例中，共享存储器/L1高速缓存3018在至少一个实施例中用于高速缓存读取和写入。在至少一个实施例中，共享存储器/L1高速缓存3018、L2高速缓存和存储器中的一个或更多个是备用存储。
在至少一个实施例中，将数据高速缓存和共享存储器功能组合到单个存储器块中为两种类型的存储器访问提供了改进的性能。在至少一个实施例中，容量由不使用共享存储器的程序使用或将其用作高速缓存，诸如如果共享存储器被配置为使用一半容量，而纹理和加载/存储操作可以使用剩余容量。根据至少一个实施例，在共享存储器/L1高速缓存3018内的集成使共享存储器/L1高速缓存3018能够用作用于流传输数据的高吞吐量管道，同时提供对频繁重用的数据的高带宽和低延时访问。在至少一个实施例中，当被配置用于通用并行计算时，与图形处理相比，可以使用更简单的配置。在至少一个实施例中，绕过固定功能图形处理单元，从而创建了更加简单的编程模型。在至少一个实施例中，在通用并行计算配置中，工作分配单元直接将线程的各个块指派和分配给DPC。在至少一个实施例中，块中的线程执行相同的程序，在计算中使用唯一的线程ID以确保每个线程生成唯一的结果，使用SM 3000执行程序并执行计算，使用共享存储器/L1高速缓存3018在线程之间进行通信，以及使用LSU 3014通过共享存储器/L1高速缓存3018和存储器分区单元来读取和写入全局存储器。在至少一个实施例中，当被配置用于通用并行计算时，SM 3000写入调度器单元3004可以使用其来在DPC上启动新工作的命令。
在至少一个实施例中，PPU被包括在台式计算机、膝上型计算机、平板电脑、服务器、超级计算机、智能电话(例如，无线、手持设备)、个人数字助理(“PDA”)、数码相机、车辆、头戴式显示器、手持式电子设备等中或与之耦合。在至少一个实施例中，PPU被实现在单个半导体衬底上。在至少一个实施例中，PPU与一个或更多个其他设备(例如附加的PPU、存储器、精简指令集计算机(“RISC”)CPU，存储器管理单元(“MMU”)、数模转换器(“DAC”)等)一起被包括在片上系统(“SoC”)中。
在至少一个实施例中，PPU可以被包括在包括一个或更多个存储器设备的图形卡上。图形卡可以被配置为与台式计算机主板上的PCIe插槽相接合。在至少一个实施例中，该PPU可以是包括在主板的芯片组中的集成图形处理单元(“iGPU”)。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。下文结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给SM 3000的信息。在至少一个实施例中，SM 3000用于基于已由另一处理器或系统或由SM3000训练过的经训练的机器学习模型(例如，神经网络)来推理或预测信息。在至少一个实施例中，SM 3000可用于执行本文所述的一个或更多个神经网络用例。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
在至少一个实施例中，单个半导体平台可以指单个基于半导体的集成电路或芯片。在至少一个实施例中，多芯片模块可以与增加的连接性一起使用，其模拟芯片上的操作，并且相对于使用传统的中央处理单元(“CPU”)和总线实现做出实质性改进。在至少一个实施例中，各种模块也可以根据用户的需要单独设置或以不同的半导体平台组合设置。
在至少一个实施例中，机器可读可执行代码或计算机控制逻辑算法形式的计算机程序存储在主存储器1004和/或辅助存储器中。根据至少一个实施例，如果计算机程序由一个或更多个处理器执行，则使系统1000能够执行各种功能。在至少一个实施例中，存储器1004、存储器和/或任何其他存储器是计算机可读介质的可能示例。在至少一个实施例中，辅助存储可以指任何合适的存储设备或系统，例如硬盘驱动器和/或可移动存储驱动器，代表软盘驱动器、磁带驱动器、光盘驱动器、数字多功能盘(“DVD”)驱动器、记录设备、通用串行总线(“USB”)闪存等。并行处理系统1012；具有CPU 1002的至少一部分功能的集成电路；并行处理系统1012；芯片组(例如，一组集成电路，设计为作为执行相关功能的单元工作和销售等)；以及任何合适的集成电路组合。
在至少一个实施例中，各个先前附图的架构和/或功能在通用计算机系统、电路板系统、专用于娱乐目的的游戏控制台系统、专用系统等的上下文中实现。在至少一个实施例中，计算机系统1000可以采用台式计算机、膝上型计算机、平板计算机、服务器、超级计算机、智能电话(例如，无线手持设备)、个人数字助理(“PDA”)、数码相机、车辆、头戴式显示器、手持电子设备、移动电话设备、电视、工作站、游戏机、嵌入式系统和/或任何其他类型的逻辑的形式。
在至少一个实施例中，并行处理系统1012包括但不限于多个并行处理单元(“PPU”)1014和相关联的存储器1016。在至少一个实施例中，PPU 1014经由互连1018和开关1020或更多路复用器连接到主机处理器或其他外围设备。在至少一个实施例中，并行处理系统1012跨PPU 1014分配计算任务，其可以是可并行的——例如，作为跨多个图形处理单元(“GPU”)线程块分配计算任务的一部分。在至少一个实施例中，存储器在一些或所有PPU1014之间是共享和可访问的(例如，用于读取和/或写入访问)，尽管这样的共享存储器可能导致与使用本地存储器和驻留在PPU的寄存器相关的性能损失1014。在至少一个实施例中，PPU 1014的操作通过使用诸如__syncthreads()之类的命令来同步，其中块中的所有线程(例如，跨多个PPU 1014被执行)以在继续之前达到代码执行的某个点。
虚拟化计算平台
公开了实施例，其涉及用于高级计算的虚拟化计算平台，诸如医疗应用中的图像推理和图像处理。不做限制，实施例可包括放射学、磁共振成像(MRI)、核医学、超声波、超声成像、弹性成像、光声成像、断层成像、超声心动图、功能性近红外光谱和磁微粒成像，或其组合。在至少一个实施例中，本文所述的虚拟化计算平台和相关过程可附加或替代性地用于，但不限于法医学分析、地下探测和成像(例如，石油勘探、考古学、古生物学等)、地形学、海洋学、地质学、骨学、气象学、智能区域或对象追踪和监测、传感器数据处理(例如，雷达(RADAR)、声呐(SONAR)、激光雷达(LIDAR)等)和/或基因组学和基因测序。
参考图31，图31是根据至少一个实施例的用于生成和部署图像处理和推理管线的过程3100的示例数据流图。在至少一个实施例中，过程3100可以被部署用于成像设备、处理设备、基因组学设备、基因测序设备、放射设备和/或一个或更多个设施3102处的其他设备类型，该设施诸如医疗设施、医院、医疗机构、诊所、研究或诊断实验室等。在至少一个实施例中，过程3100可以被部署为对测序数据进行基因组学分析和推理。可以使用本文所述的系统和过程来执行基因组学分析的示例，所述基因组学分析的示例包括但不限于识别变体、突变检测和基因表达量化。过程3100可以在训练系统3104和/或部署系统3106内执行。在至少一个实施例中，训练系统3104可以用于执行机器学习模型(例如，神经网络、对象检测算法、计算机视觉算法等)的训练、部署和实现，以用于部署系统3106。在至少一个实施例中，部署系统3106可以被配置为在分布式计算环境中卸载处理和计算资源，以减少设施3102处的基础设施需求。在至少一个实施例中，部署系统3106可以提供流线型平台，用于选择、定制和实现虚拟仪器，以在设施3102处与成像设备(例如MRI、CT扫描、X射线、超声波等)或测序设备一起使用。在至少一个实施例中，虚拟仪器可以包括用于针对由成像设备、测序设备、放射设备和/或其他设备类型生成的成像数据执行一个或更多个处理操作的软件定义的应用程序。在至少一个实施例中，管线中的一个或更多个应用程序在应用程序执行期间，可以使用或调用部署系统3106的服务(例如，推理、可视化、计算、AI等)。
在至少一个实施例中，在高级处理和推理管线中使用的一些应用程序可以使用机器学习模型或其他AI来执行一个或更多个处理步骤。在至少一个实施例中，可以使用在设施3102处生成(并存储在设施3102处的一个或更多个图片存档和通信系统(PACS)服务器上)的数据3108(例如成像数据)在设施3102处训练机器学习模型，可以使用来自另一个或更多个设施(例如，不同的医院、实验室、诊所等)的成像或测序数据3108来训练机器学习模型，或其组合。在至少一个实施例中，训练系统3104可以用于提供应用程序、服务和/或其他资源，以生成用于部署系统3106的工作的、可部署的机器学习模型。
在至少一个实施例中，模型注册表3124可以由对象存储支持，该对象存储可以支持版本控制和对象元数据。在至少一个实施例中，可以从云平台内通过例如云存储(例如，图32的云3226)兼容的应用程序编程接口(API)来访问对象存储。在至少一个实施例中，模型注册表3124内的机器学习模型可以由与API交互的系统的开发者或合作伙伴上传、列出、修改或删除。在至少一个实施例中，API可以提供对方法的访问，所述方法允许具有适当凭证的用户将模型与应用程序相关联，使得模型可以作为应用程序的容器化实例化的执行的一部分而被执行。
在至少一个实施例中，训练管线3204(图32)可以包括以下情形：其中设施3102正在训练它们自己的机器学习模型，或者具有需要优化或更新的现有机器学习模型。在至少一个实施例中，可以接收由一个或更多个成像设备、测序设备和/或其他类型设备生成的成像数据3108。在至少一个实施例中，一旦接收到成像数据3108，AI辅助注释3110就可以用于辅助生成与成像数据3108相对应的注释，以用作机器学习模型的真值数据。在至少一个实施例中，AI辅助注释3110可以包括一个或更多个机器学习模型(例如，卷积神经网络(CNN))，该机器学习模型可以被训练，以生成对应于某些类型的成像数据3108(例如，来自某些设备)和/或成像数据3108中某些类型的异常的注释。在至少一个实施例中，然后AI辅助注释3110可以被直接使用，或者可以使用注释工具(例如，由研究人员、临床医生、医生、科学家等)进行调整或微调，以生成真值数据。在至少一个实施例中，在一些示例中，标记的临床数据3112(例如，由临床医生、医生、科学家、技术人员等提供的注释)可以用作训练机器学习模型的真值数据。在至少一个实施例中，AI辅助注释3110、标记的临床数据3112或其组合可以用作训练机器学习模型的真值数据。在至少一个实施例中，经训练的机器学习模型可以被称为输出模型3116，并且可以由部署系统3106使用，如本文所述。
在至少一个实施例中，训练管线3204(图32)可以包括以下情形：其中设施3102需要机器学习模型，以用于执行用于部署系统3106中的一个或更多个应用程序的一个或更多个处理任务，但是设施3102当前可能没有这种机器学习模型(或者可能没有为此目的而优化的、高效的或有效的模型)。在至少一个实施例中，可以从模型注册表3124中选择现有的机器学习模型。在至少一个实施例中，模型注册表3124可以包括机器学习模型，其被训练为对成像数据执行各种不同的推理任务。在至少一个实施例中，可以已经在来自与设施3102不同的设施(例如，位于远处的设施)的成像数据上训练了模型注册表3124中的机器学习模型。在至少一个实施例中，机器学习模型可能已经在来自一个位置、两个位置或任意数量的位置的成像数据上被训练了。在至少一个实施例中，当在来自特定位置的成像数据上进行训练时，可以在该位置处进行训练，或者至少以保护成像数据的机密性或限制成像数据从场外传输的方式进行训练(例如，以遵守HIPAA法规、隐私法规等)。在至少一个实施例中，一旦在一个位置处训练了模型或部分地训练了模型，则可以将机器学习模型添加到模型注册表3124。在至少一个实施例中，然后可以在任意数量的其他设施处对机器学习模型进行重新训练或更新，经重新训练或更新的模型可以在模型注册表3124得到。在至少一个实施例中，然后可以从模型注册表3124中选择机器学习模型(并称为输出模型3116)，并且可以在部署系统3106中使用，以执行用于部署系统的一个或更多个应用程序的一个或更多个处理任务。
在至少一个实施例中，训练管线3204(图32)可包括设施3102的场景中，所述设施需要机器学习模型，以用于执行用于部署系统3106中的一个或更多个应用程序的一个或更多个处理任务，但是设施3102当前可能没有这样的机器学习模型(或者可能没有优化的、高效的或有效的模型)。在至少一个实施例中，由于用于训练机器学习模型的训练数据的种群差异、遗传变异、稳健性，训练数据异常的多样性，和/或训练数据的其他问题，从模型注册表3124中选择的机器学习模型可能不会针对在设施3102处生成的成像数据3108进行微调或优化。在至少一个实施例中，AI辅助注释3110可以用于辅助生成与成像数据3108相对应的注释，以用作重新训练或更新机器学习模型的真值数据。在至少一个实施例中，标记的临床数据3112(例如，由临床医生、医生、科学家等提供的注释)可以用作训练机器学习模型的真值数据。在至少一个实施例中，重新训练或更新机器学习模型可以称为模型训练3114。在至少一个实施例中，模型训练3114(例如AI辅助注释3110，标记的临床数据3112或其组合)可以用作重新训练或更新机器学习模型的真值数据。在至少一个实施例中，经训练的机器学习模型可以指输出模型3116，并且可以由部署系统3106使用，如本文所描述的。在至少一个实施例中，部署系统3106可以包括软件3118、服务3120、硬件3122和/或其他组件、特征和功能。在至少一个实施例中，部署系统3106可以包括软件“栈”，以使软件3118可以构建在服务3120的顶部上，并且可以使用服务3120来执行一些或全部处理任务，并且服务3120和软件3118可以构建在硬件3122的顶部上，并使用硬件3122来执行部署系统3106的处理、存储和/或其他计算任务。
在至少一个实施例中，软件3118可以包括任意数量的不同容器，其中每个容器可以执行应用程序的实例化。在至少一个实施例中，每个应用程序可以在高级处理和推理管线中执行一个或更多个处理任务(例如，推理、对象检测、特征检测、分割、图像增强、配准等)。在至少一个实施例中，对于每种类型的成像设备(例如，CT、MRI、X射线、超声、超声检查、超声心动图等)、测序设备、放射设备、基因组学设备等，可能有任意数量的容器，其可以对由设备生成的成像数据3108(或其他数据类型，诸如本文所述的数据类型)执行数据处理任务。在至少一个实施例中，除了接收和配置成像数据以供每个容器使用和/或在通过管线处理后由设施3102使用的容器以外，还可以基于对处理成像数据3108想要的或所需的不同容器的选择来定义高级处理和推理管线(例如，以将输出转换回可用的数据类型，诸如医学数字成像和通信(DICOM)数据、放射信息系统(RIS)数据、临床信息系统(CIS)数据、远程过程调用(RPC)数据、基本上符合表述性状态传输(REST)接口的数据、基本上符合基于文件接口的数据、和/或原始数据，以在设施3102处进行存储和显示)。在至少一个实施例中，软件3118内的容器的组合(例如，其构成管线)可以被称为虚拟仪器(如本文中更详细地描述的)，并且虚拟仪器可以利用服务3120和硬件3122来执行在容器中实例化的应用程序的部分或全部处理任务。
在至少一个实施例中，数据处理管线可以响应于推理请求(例如，来自部署系统3106的用户(例如临床医生、医生、放射科医生等)的请求)接收DICOM、RIS、CIS、符合REST(REST compliant)、RPC、原始、和/或其他格式的输入数据(例如，成像数据3108)。在至少一个实施例中，输入数据可以代表由一个或更多个成像设备、测序设备、放射设备、基因组学设备和/或其他设备类型生成的一个或更多个图像、视频和/或其他数据表示。在至少一个实施例中，数据可以作为数据处理管线的一部分而经受预处理，以准备数据用于由一个或更多个应用程序进行处理。在至少一个实施例中，可以对管线的一个或更多个推理任务或其他处理任务的输出执行后处理，以准备下一个应用程序的输出数据，和/或准备输出数据以供用户传输和/或使用(例如作为对推理请求的响应)。在至少一个实施例中，推理任务可以由一个或更多个机器学习模型(诸如经训练或经部署的神经网络)执行，所述机器学习模型可以包括训练系统3104的输出模型3116。
在至少一个实施例中，数据处理管线的任务可以封装在一个或更多个容器中，每个容器表示能够引用机器学习模型的应用程序和虚拟化计算环境的分立的全功能实例化。在至少一个实施例中，容器或应用程序可被发布到(本文更详细地描述的)容器注册表的私有(例如，受限访问)区域中，并且经训练或经部署的模型可被存储在模型注册表3124中，并与一个或更多个应用程序相关联。在至少一个实施例中，应用程序的图像(例如，容器图像)可在容器注册表中得到，并且一旦用户从容器注册表中选择了图像以部署在管线中，则该图像可用于生成用于应用程序的实例化的容器，以供用户的系统使用。
在至少一个实施例中，开发者(例如，软件开发者、临床医生、医生等)可以开发、发布和存储应用程序(例如，存储为容器)，用于对所提供的数据执行图像处理和/或推理。在至少一个实施例中，可以使用与系统相关联的软件开发工具包(SDK)来执行开发、发布和/或存储(例如，以确保开发的应用程序和/或容器符合系统或与系统兼容)。在至少一个实施例中，所开发的应用程序可以使用SDK在本地测试(例如，在第一设施处，对来自第一设施的数据进行测试)，所述SDK作为系统(例如图32中的系统3200)可以支持至少某些服务3120。在至少一个实施例中，由于DICOM对象可包含一到数百个图像或其他数据类型，并且由于数据的变化，因此开发者可负责管理(例如，设置构造，用于将预处理构建到应用程序中等)传入的DICOM数据的提取和准备。在至少一个实施例中，一旦由系统3200进行了验证(例如，为了精度、安全性、患者隐私等)，应用程序就可以在容器注册表中得到，以供用户(例如，医院、诊所、实验室、医疗保健提供者等)选择和/或实现，以对用户的设施(例如第二设施)处的数据执行一个或更多个处理任务。
在至少一个实施例中，开发者随后可以通过网络共享应用程序或容器，以供系统(例如，图32的系统3200)的用户访问和使用。在至少一个实施例中，可以将完成并经过验证的应用程序或容器存储在容器注册表中，并且可以将关联的机器学习模型存储在模型注册表3124中。在至少一个实施例中，请求实体(例如，医疗机构的用户)(其提供推理或图像处理请求)可以浏览容器注册表和/或模型注册表3124，以获得应用程序、容器、数据集、机器学习模型等，选择所需的元素组合以包含在数据处理管线中，以及提交图像处理请求。在至少一个实施例中，请求可以包括执行请求所必需的输入数据(在一些示例中，以及关联的患者数据)，和/或可以包括对在处理请求时要执行的一个或更多个应用程序和/或机器学习模型的选择。在至少一个实施例中，然后可以将请求传递到部署系统3106的一个或更多个组件(例如，云)，以执行数据处理管线的处理。在至少一个实施例中，由部署系统3106进行的处理可以包括引用从容器注册表和/或模型注册表3124中选择的元素(例如，应用程序、容器、模型等)。在至少一个实施例中，一旦管线生成结果，则结果可被返回给用户以供参考(例如，用于在本地的本地部署工作站或终端上执行的查看应用程序套件中进行查看)。在至少一个实施例中，放射科医生可以从数据处理管线接收结果，所述数据处理管线包括任意数量的应用程序和/或容器，其中结果可以包括X射线、CT扫描、MRI等中的异常检测。
在至少一个实施例中，为了辅助在管线中处理或执行应用程序或容器，可以利用服务3120。在至少一个实施例中，服务3120可以包括计算服务、人工智能(AI)服务、可视化服务和/或其他服务类型。在至少一个实施例中，服务3120可以提供软件3118中的一个或更多个应用程序所共有的功能，因此可以将功能抽象为可以由应用程序调用或利用的服务。在至少一个实施例中，由服务3120提供的功能可以动态且更高效地运行，同时还可以通过允许应用程序并行地处理数据(例如，使用图32中的并行计算平台3230)来很好地扩展。在至少一个实施例中，不是要求共享服务3120提供的相同功能的每个应用程序都必须具有服务3120的相应实例，而是可以在各个应用程序之间和之中共享服务3120。在至少一个实施例中，作为非限制性示例，服务可包括可用于执行检测或分割任务的推理服务器或引擎。在至少一个实施例中，可以包括模型训练服务，其可以提供机器学习模型训练和/或重新训练能力。在至少一个实施例中，可以进一步包括数据增强服务，其可以提供GPU加速的数据(例如，DICOM、RIS、CIS、符合REST、RPC、原始等)提取、调整大小、缩放和/或其他增强。在至少一个实施例中，可以使用可视化服务，其可以添加图像渲染效果(诸如光线跟踪、光栅化、去噪、锐化等)，以向二维(2D)和/或三维(3D)模型添加真实感。在至少一个实施例中，可以包括虚拟仪器服务，其为虚拟仪器的管线内的其他应用程序提供波束赋形、分割、推理、成像和/或支持。
在至少一个实施例中，在服务3120包括AI服务(例如，推理服务)的情况下，作为应用程序执行的一部分，可以通过调用(例如，作为API调用)推理服务(例如，推理服务器)以执行一个或更多个机器学习模型或其处理，来执行与用于异常检测(例如，肿瘤、生长异常、瘢痕形成等)的应用程序相关联的一个或更多个机器学习模型。在至少一个实施例中，在另一应用程序包括用于分割任务的一个或更多个机器学习模型的情况下，应用程序可以调用推理服务来执行机器学习模型，以用于执行与分割任务相关联的一个或更多个处理操作。在至少一个实施例中，实现高级处理和推理管线的软件3118(其包括分割应用程序和异常检测应用程序)可以被流线化，因为每个应用程序可以调用相同的推理服务来执行一个或更多个推理任务。
在至少一个实施例中，硬件3122可包括GPU、CPU、图形卡、AI/深度学习系统(例如，AI超级计算机，诸如NVIDIA的DGX)、云平台或其组合。在至少一个实施例中，可以使用不同类型的硬件3122，以为部署系统3106中的软件3118和服务3120提供高效的、专门构建的支持。在至少一个实施例中，可以实现使用GPU处理来在AI/深度学习系统内、云系统中、和/或部署系统3106的其他处理组件中进行本地处理(例如，在设施3102处)，以提高图像处理、图像重建、分割、MRI检查、中风或心脏病发作检测(例如，实时地)、渲染的图像质量等的效率、精度和效能。在至少一个实施例中，设施可包括成像设备、基因组学设备、测序设备、和/或本地部署的其他设备类型，其可以利用GPU生成代表受试者解剖结构的成像数据。在至少一个实施例中，作为非限制性示例，关于深度学习、机器学习和/或高性能计算，可以针对GPU处理优化软件3118和/或服务3120。在至少一个实施例中，部署系统3106和/或训练系统3104的计算环境中的至少一些可以在具有GPU优化的软件(例如，NVIDIA DGX系统的硬件和软件组合)的数据中心、一个或更多个超级计算机或高性能计算机系统中执行。在至少一个实施例中，数据中心可以符合HIPAA的规定，使得关于患者数据的隐私性安全地处理成像数据和/或其他患者数据的接收、处理和传输。在至少一个实施例中，如本文所述，硬件3122可包括任意数量的GPU，所述GPU可被调用以并行执行数据处理。在至少一个实施例中，云平台还可包括用于深度学习任务的GPU优化的执行、机器学习任务或其他计算任务的GPU处理。在至少一个实施例中，可以使用AI/深度学习超级计算机和/或GPU优化的软件(例如，如在NVIDIA的DGX系统上提供的)作为硬件抽象和扩展平台，来执行云平台(例如，NVIDIA的NGC)。在至少一个实施例中，云平台可以在多个GPU上集成应用程序容器聚类系统或协调系统(例如，KUBERNETES)，以实现无缝扩展和负载均衡。
图32是根据至少一个实施例的用于生成和部署成像部署管线的示例系统3200的系统图。在至少一个实施例中，系统3200可以用于实现图31的过程3100和/或其他过程，包括高级处理和推理管线。在至少一个实施例中，系统3200可以包括训练系统3104和部署系统3106。在至少一个实施例中，可以使用软件3118、服务3120和/或硬件3122，来实现训练系统3104和部署系统3106，如本文所述。
在至少一个实施例中，系统3200(例如，训练系统3104和/或部署系统3106)可以在云计算环境中(例如，使用云3226)实现。在至少一个实施例中，系统3200可以在本地实现(关于医疗服务设施)，或者作为云计算资源和本地计算资源的组合来实现。在至少一个实施例中，在实现云计算的实施例中，患者数据可以与系统3200的一个或更多个组件分离，或者未由系统3200的一个或更多个组件处理，这将导致处理不符合HIPAA和/或其他数据处理和隐私法规或法律。在至少一个实施例中，可以通过制定安全措施或协议，将对云3226中的API的访问权限制为被授权用户。在至少一个实施例中，安全协议可以包括网络令牌，其可以由认证(例如，AuthN、AuthZ、Gluecon等)服务签名，并且可以携带适当的授权。在至少一个实施例中，(本文中描述的)虚拟仪器的API或系统3200的其他实例可以被限制为已被审核或授权用于交互的一组公共IP。
在至少一个实施例中，系统3200的各个组件可以使用各种不同网络类型中的任何一种在彼此之间和之中进行通信，所述不同网络类型包括但不限于经由有线和/或无线通信协议的局域网(LAN)和/或广域网(WAN)。在至少一个实施例中，系统3200的设施和组件之间的通信(例如，用于发送推理请求、用于接收推理请求的结果等)可以通过一个或更多个数据总线、无线数据协议(Wi-Fi)、有线数据协议(例如以太网)等进行传送。
在至少一个实施例中，类似于本文关于图31所描述的，训练系统3104可以执行训练管线3204。在至少一个实施例中，其中部署系统3106将在部署管线3210中使用一个或更多个机器学习模型，训练管线3204可用于训练或重新训练一个或更多个(例如，经预训练的)模型，和/或实现一个或更多个经预训练的模型3206(例如，无需重新训练或更新)。在至少一个实施例中，作为训练管线3204的结果，可以生成一个或更多个输出模型3116。在至少一个实施例中，训练管线3204可以包括任意数量的处理步骤，诸如但不限于成像数据(或其他输入数据)的转换或适配(例如，使用DICOM适配器3202A将DICOM图像转换为适合于由相应机器学习模型处理的另一种格式，诸如Neuroimaging信息技术倡议(NIfTI)格式)，AI辅助注释3110，成像数据3108的标记或注释(用于生成标记的临床数据3112)，从模型注册表中选择模型，模型训练3114、训练、重新训练或更新模型，和/或其他处理步骤。在至少一个实施例中，对于由部署系统3106使用的不同的机器学习模型，可以使用不同的训练管线3204。在至少一个实施例中，类似于关于图31描述的第一示例的训练管线3204可用于第一机器学习模型，类似于关于图31描述的第二示例的训练管线3204可用于第二机器学习模型，类似于关于图31描述的第三示例的训练管线3204可用于第三机器学习模型。在至少一个实施例中，可以根据每个相应机器学习模型的要求来使用训练系统3104内任务的任何组合。在至少一个实施例中，一个或更多个机器学习模型可能已经被训练并准备好用于部署，因此机器学习模型可能不经受训练系统3104对其的任何处理，并且机器学习模型可以由部署系统3106来实现。
在至少一个实施例中，根据实现方式或实施例，一个或更多个输出模型3116和/或经预训练的模型3206可包括任何类型的机器学习模型。在至少一个实施例中并且不限于此，系统3200使用的机器学习模型可以包括使用线性回归、逻辑回归、决策树、支持向量机(SVM)、朴素贝叶斯、k-最近邻(Knn)、k均值聚类、随机森林、降维算法、梯度提升算法、神经网络(例如，自动编码器、卷积、循环、感知器、长/短期记忆(LSTM)、Hopfield、Boltzmann、深度信念、反卷积、生成对抗、液体状态机等)的一个或更多个机器学习模型，和/或其他类型的机器学习模型。
在至少一个实施例中，训练管线3204可以包括AI辅助注释，如本文关于至少图33B更详细描述的。在至少一个实施例中，可以通过任何数量的技术来生成标记的临床数据3112(例如，传统注释)。在至少一个实施例中，在一些示例中，可以在绘图程序(例如，注释程序)、计算机辅助设计(CAD)程序、标记程序、适用于生成真值的注释或标签的另一类型的程序中、和/或可以手绘地，生成标签或其他注释。在至少一个实施例中，真值数据可以被合成地产生(例如，从计算机模型或渲染生成)、真实产生(例如，从真实世界数据设计和产生)、机器自动产生(例如，使用特征分析和学习从数据中提取特征，然后生成标签)、人工注释(例如，标记器或注释专家，定义的标签位置)和/或其组合。在至少一个实施例中，对于成像数据3108(或机器学习模型使用的其他数据类型)的每个实例，可以存在由训练系统3104生成的相应的真值数据。在至少一个实施例中，除了在训练管线3204中包括AI辅助注释之外，或者代替在训练管线3204中包括AI辅助注释，还可以作为部署管线3210的一部分执行AI辅助注释。在至少一个实施例中，系统3200可以包括多层平台，所述多层平台可以包括诊断应用程序(或其他应用程序类型)的软件层(例如，软件3118)，其可以执行一个或更多个医学成像和诊断功能。在至少一个实施例中，系统3200可以通信地耦合到(例如，经由加密链路)一个或更多个设施的PACS服务器网络。在至少一个实施例中，系统3200可被配置为从PACS服务器(例如，经由DICOM适配器3202或诸如RIS、CIS、符合REST、RPC、原始等的另一数据类型适配器)访问和引用数据(例如，DICOM数据、RIS数据、原始数据、CIS数据、符合REST的数据、RPC、原始数据等)，以执行操作，诸如训练机器学习模型、部署机器学习模型、图像处理、推理和/或其他操作。
在至少一个实施例中，软件层可以被实现为安全的、加密的和/或经认证的API，通过所述API可以从一个或更多个外部环境(例如，设施3102)调用(invoke)(例如，调用(call))应用程序或容器。在至少一个实施例中，应用程序随后可以调用或执行一个或更多个服务3120，以执行与相应的应用程序相关联的计算、AI或可视化任务，并且软件3118和/或服务3120可以利用硬件3122以有效且高效的方式执行处理任务。
在至少一个实施例中，部署系统3106可以执行部署管线3210。在至少一个实施例中，部署管线3210可以包括任意数量的应用程序，所述应用程序可以是顺序的、非顺序的、或者以其他方式应用于成像数据(和/或其他数据类型)-包括AI辅助注释，所述成像数据由成像设备、测序设备、基因组学设备等生成，如上所述。在至少一个实施例中，如本文所述，用于个体设备的部署管线3210可以被称为设备的虚拟仪器(例如，虚拟超声仪、虚拟CT扫描仪、虚拟测序仪等)。在至少一个实施例中，对于单个设备，可以存在不止一个部署管线3210，这取决于设备生成的数据所期望的信息。在至少一个实施例中，在期望从MRI机器检测到异常的情况下，可以存在第一部署管线3210，并且在期望从MRI机器的输出进行图像增强的情况下，可以存在第二部署管线3210。
在至少一个实施例中，可用于部署管线3210的应用程序可包括可用于对成像数据或来自设备的其他数据执行处理任务的任何应用程序。在至少一个实施例中，不同的应用程序可负责图像增强、分割、重建、异常检测、对象检测、特征检测、治疗规划、剂量测定、波束规划(或其他辐射治疗程序)和/或其他分析、图像处理或推理任务。在至少一个实施例中，部署系统3106可以为每个应用程序定义构造，使得部署系统3106(例如，医疗设施、实验室、诊所等)的用户可以理解构造并将应用程序适配为在其相应的设施内实现。在至少一个实施例中，可以选择用于图像重建的应用程序，以包括在部署管线3210中，但是由成像设备生成的数据类型可以与在应用程序内使用的数据类型不同。在至少一个实施例中，可以在部署管线3210内使用DICOM适配器3202B(和/或DICOM读取器)或另一数据类型的适配器或读取器(例如，RIS、CIS、符合REST、RPC、原始等)，以将数据转换为可由部署系统3106内的应用程序使用的形式。在至少一个实施例中，对DICOM、RIS、CIS、符合REST、RPC、原始和/或其他数据类型库的访问可以被累积和预处理，包括解码数据、提取数据和/或对数据执行任何卷积、颜色校正、锐化、gamma和/或其他增强。在至少一个实施例中，DICOM、RIS、CIS、符合REST、RPC和/或原始数据可以是无序的，并且可以执行预传递以组织所收集的数据或对所收集的数据进行排序。在至少一个实施例中，由于各种应用程序可以共享公共图像操作，因此在一些实施例中，可以使用数据增强库(例如，作为服务3120之一)来加速这些操作。在至少一个实施例中，为了避免依赖于CPU处理的常规处理方法的瓶颈，并行计算平台3230可用于这些处理任务的GPU加速。
在至少一个实施例中，图像重建应用程序可包括处理任务，该处理任务包括使用机器学习模型。在至少一个实施例中，用户可能希望使用他们自己的机器学习模型，或者从模型注册表3124中选择机器学习模型。在至少一个实施例中，用户可以实现他们自己的机器学习模型或选择机器学习模型，以包括在执行处理任务的应用程序中。在至少一个实施例中，应用程序可以是可选择的和可定制的，并且通过定义应用程序的构造，针对特定用户的应用程序的部署和实现被呈现为更加无缝的用户体验。在至少一个实施例中，通过利用系统3200的其他特征(诸如服务3120和硬件3122)，部署管线3210可以更加用户友好，提供更容易的集成，并且产生更准确、高效和及时的结果。
在至少一个实施例中，部署系统3106可以包括用户接口3214(例如，图形用户界面、web接口等)，该用户接口可以被用于选择要包括在一个或更多个部署管线3210中的应用程序、布置应用程序、修改或改变应用程序或其参数或构造、在设置和/或部署期间使用一个或更多个部署管线3210以及与其交互，和/或以其他方式与部署系统3106交互。在至少一个实施例中，尽管没有关于训练系统3104示出，但是用户接口3214(或不同的用户接口)可用于选择在部署系统3106中使用的模型、用于选择用于在训练系统3104中训练或重新训练的模型，和/或用于以其他方式与训练系统3104交互。
在至少一个实施例中，除了应用程序协调系统3228之外，还可以使用管线管理器3212来管理一个或更多个部署管线3210的应用程序或容器与服务3120和/或硬件3122之间的交互。在至少一个实施例中，管线管理器3212可以被配置为促进从应用程序到应用程序、从应用程序到服务3120、和/或从应用程序或服务到硬件3122的交互。在至少一个实施例中，尽管示出为包括在软件3118中，这并不旨在进行限制，并且在一些示例中(例如，如图33中所示)，管线管理器3212可以被包括在服务3120中。在至少一个实施例中，应用程序协调系统3228(例如，Kubernetes、DOCKER等)可以包括容器协调系统，其可以将应用程序分组到容器中，作为用于协调、管理、扩展和部署的逻辑单元。在至少一个实施例中，通过将来自一个或更多个部署管线3210的应用程序(例如，重建应用程序、分割应用程序等)与各个容器相关联，每个应用程序可以在自包含的环境(例如，在内核级)中执行，以提高速度和效率。
在至少一个实施例中，每个应用程序和/或容器(或其映像)可以被分别开发、修改和部署(例如，第一用户或开发者可以开发、修改和部署第一应用程序，第二用户或开发者可以开发、修改和部署与第一用户或开发者分开的第二应用程序)，这可以允许关注并专注单个应用程序和/或容器的任务，而不受其他应用程序或容器的任务的阻碍。在至少一个实施例中，管线管理器3212和应用程序协调系统3228可以辅助不同容器或应用程序之间的通信和协作。在至少一个实施例中，只要每个容器或应用程序的预期输入和/或输出是系统已知的(例如，基于应用程序或容器的构造)，则应用程序协调系统3228和/或管线管理器3212可以促进每个应用程序或容器之间和之中的通信以及资源的共享。在至少一个实施例中，由于一个或更多个部署管线3210中的一个或更多个应用程序或容器可以共享相同的服务和资源，因此应用程序协调系统3228可以在各个应用程序或容器之间和之中进行协调、负载均衡，以及确定服务或资源的共享。在至少一个实施例中，调度器可用于跟踪应用程序或容器的资源需求、这些资源的当前使用或计划使用，以及资源可用性。因此，在至少一个实施例中，考虑到系统的需求和可用性，调度器可以将资源分配给不同的应用程序，并在应用程序之间和之中分配资源。在一些示例中，调度器(和/或应用程序协调系统3228的其他组件)可以基于施加在系统上的约束(例如，用户约束)，诸如服务质量(QoS)、对数据输出的需求的迫切性等，来确定资源可用性和分布(例如，以确定是执行实时处理还是延迟处理)。
在至少一个实施例中，由部署系统3106中的应用程序或容器利用并由其共享的服务3120可以包括计算服务3216、AI服务3218、可视化服务3220和/或其他服务类型。在至少一个实施例中，应用程序可以调用(例如，执行)一个或更多个服务3120，以执行针对应用程序的处理操作。在至少一个实施例中，应用程序可以利用计算服务3216来执行超级计算或其他高性能计算(HPC)任务。在至少一个实施例中，可以利用一个或更多个计算服务3216来执行并行处理(例如，使用并行计算平台3230)，以通过一个或更多个应用程序和/或单个应用程序的一个或更多个任务来基本上同时地处理数据。在至少一个实施例中，并行计算平台3230(例如，NVIDIA的CUDA)可以在GPU(例如，GPU 3222)上实现通用计算(GPGPU)。在至少一个实施例中，并行计算平台3230的软件层可以提供对GPU的虚拟指令集和并行计算元素的访问，以执行计算内核。在至少一个实施例中，并行计算平台3230可以包括存储器，并且在一些实施例中，可以在多个容器之间和之中、和/或在单个容器内的不同处理任务之间和之中共享存储器。在至少一个实施例中，可以为多个容器和/或容器内的多个进程生成进程间通信(IPC)调用，以使用来自并行计算平台3230的共享存储器段的相同数据(例如，其中一应用程序或更多个应用程序的多个不同阶段正在处理相同的信息)。在至少一个实施例中，不是复制数据并将数据移动到存储器中的不同位置(例如，读/写操作)，而是可以将存储器的相同位置中的相同数据用于任何数量的处理任务(例如，在同一时间、不同时间等)。在至少一个实施例中，由于作为处理的结果数据被用于生成新数据，因此数据的新位置的该信息可以被存储并在各个应用程序之间共享。在至少一个实施例中，数据的位置以及经更新或修改的数据的位置可以是如何理解有效负载处于容器中的定义的一部分。
在至少一个实施例中，可以利用AI服务3218来执行推理服务，该推理服务用于执行与应用程序相关联的一个或更多个机器学习模型(例如，任务为执行应用程序的一个或更多个处理任务)。在至少一个实施例中，AI服务3218可以利用AI系统3224来执行一个或更多个机器学习模型(例如，诸如CNN之类的神经网络)以用于分割、重建、对象检测、特征检测、分类和/或其他推理任务。在至少一个实施例中，一个或更多个部署管线3210的应用程序可以使用来自训练系统3104的一个或更多个输出模型3116和/或应用程序的其他模型，来对成像数据(例如，DICOM数据、RIS数据、CIS数据、符合REST的数据、RPC数据、原始数据等)执行推理。在至少一个实施例中，使用应用程序协调系统3228(例如，调度器)进行推理的两个或更多个示例可以是可用的。在至少一个实施例中，第一类别可以包括高优先级/低延时路径，其可以实现更高服务水平协议，例如用于在紧急情况下对紧急请求执行推理，或者在诊断过程中用于放射科医生。在至少一个实施例中，第二类别可以包括标准优先级路径，其可用于可能不紧急的请求或者可以在稍后的时间执行分析的情况。在至少一个实施例中，应用程序协调系统3228可以基于优先级路径来分配资源(例如，服务3120和/或硬件3122)，以用于AI服务3218的不同推理任务。
在至少一个实施例中，共享存储可以被安装到系统3200中的AI服务3218。在至少一个实施例中，共享存储可以操作为高速缓存(或其他存储设备类型)，并且可以用于处理来自应用程序的推理请求。在至少一个实施例中，当提交推理请求时，部署系统3106的一组API实例可以接收请求，并且可以选择一个或更多个实例(例如，为了最佳拟合、为了负载均衡等)来处理请求。在至少一个实施例中，为了处理请求，可以将请求输入到数据库中，如果尚未在高速缓存中，则可以从模型注册表3124定位机器学习模型，验证步骤可以确保将适当的机器学习模型加载到高速缓存中(例如，共享存储)，和/或可以将模型的副本保存到高速缓存中。在至少一个实施例中，如果应用程序尚未运行或没有足够的应用程序实例，则可使用调度器(例如，管线管理器3212的调度器)来启动在请求中引用的应用程序。在至少一个实施例中，如果尚未启动推理服务器来执行模型，则可以启动推理服务器。可以按模型启动任意数量的推理服务器。在至少一个实施例中，在将推理服务器聚类的拉(pull)模型中，每当负载均衡有利时，就可以将模型高速缓存。在至少一个实施例中，推理服务器可以静态加载到相应的分布式服务器中。
在至少一个实施例中，可以使用在容器中运行的推理服务器来执行推理。在至少一个实施例中，推理服务器的实例可以与模型(并且可选地与模型的多个版本)相关联。在至少一个实施例中，如果在接收到对模型执行推理的请求时推理服务器的实例不存在，则可以加载新实例。在至少一个实施例中，当启动推理服务器时，可以将模型传递到推理服务器，使得可以使用相同的容器来服务不同的模型，只要推理服务器作为不同的实例运行即可。
在至少一个实施例中，在应用程序执行期间，可以接收对给定应用程序的推理请求，并且可以加载(如果尚未加载的话)容器(例如，托管推理服务器的实例的容器)，以及可以调用启动程序。在至少一个实施例中，容器中的预处理逻辑可以(例如，使用CPU和/或GPU)对传入的数据进行加载、解码和/或执行任何附加的预处理。在至少一个实施例中，一旦数据准备好进行推理，容器就可以根据需要对数据执行推理。在至少一个实施例中，这可以包括对一个图像(例如，手部X射线)的单个推理调用，或可要求对数百个图像(例如，胸部CT)进行推理。在至少一个实施例中，应用程序可在完成之前总结结果，其可以包括但不限于单个置信度得分、像素级分割、体素级分割、生成可视化或生成文本以总结结果。在至少一个实施例中，可以为不同的模型或应用程序分配不同的优先级。例如，一些模型可具有实时(TAT＜1分钟)优先级，而其他模型可具有较低的优先级(例如，TAT＜10分钟)。在至少一个实施例中，模型执行时间可以从请求机构或实体进行测量，并且可以包括合作伙伴网络遍历时间以及推理服务的执行时间。
在至少一个实施例中，请求在服务3120和推理应用程序之间的传送可以隐藏在软件开发工具包(SDK)后面，并且可以通过队列提供鲁棒的传输。在至少一个实施例中，将经由API将请求放置在队列中，以用于个体应用程序/租户ID组合，并且SDK将从队列中拉取请求并将请求提供给应用程序。在至少一个实施例中，在SDK将从中拾取队列的环境中，可以提供队列的名称。在至少一个实施例中，通过队列的异步通信可能有用，因为它可以允许应用程序的任何实例在其可用时拾取工作。可以通过队列将结果传送回去，以确保没有数据丢失。在至少一个实施例中，队列还可以提供对工作进行分割的能力，因为最高优先级的工作可以进入与应用程序的大多数实例连接的队列，而最低优先级的工作可以进入与单个实例连接的队列，所述实例按照接收到的顺序处理任务。在至少一个实施例中，应用程序可以在GPU加速的实例上运行，所述实例在云3226中生成，并且推理服务可以在GPU上执行推理。
在至少一个实施例中，可以利用可视化服务3220来生成用于查看应用程序和/或一个或更多个部署管线3210的输出的可视化。在至少一个实施例中，可视化服务3220可以利用GPU 3222来生成可视化。在至少一个实施例中，可视化服务3220可以实现诸如光线追踪之类的渲染效果，以生成更高质量的可视化。在至少一个实施例中，可视化可以包括但不限于2D图像渲染、3D体渲染、3D体重建、2D层析切片、虚拟现实显示、增强现实显示等。在至少一个实施例中，可以使用虚拟化环境来生成虚拟交互显示或环境(例如，虚拟环境)，以供系统用户(例如，医生、护士、放射科医生等)进行交互。在至少一个实施例中，可视化服务3220可以包括内部可视化器、电影和/或其他渲染或图像处理能力或功能(例如，光线追踪、光栅化、内部光学器件等)。
在至少一个实施例中，硬件3122可以包括GPU 3222、AI系统3224、云3226和/或用于执行训练系统3104和/或部署系统3106的任何其他硬件。在至少一个实施例中，GPU 3222(例如，NVIDIA的TESLA和/或QUADRO GPU)可包括可用于执行计算服务3216、AI服务3218、可视化服务3220、其他服务和/或软件3118的任何特征或功能的处理任务的任意数量的GPU。例如，对于AI服务3218，GPU 3222可用于对成像数据(或机器学习模型使用的其他数据类型)执行预处理，对机器学习模型的输出执行后处理和/或执行推理(例如以执行机器学习模型)。在至少一个实施例中，云3226、AI系统3224和/或系统3200的其他组件可以使用GPU3222。在至少一个实施例中，云3226可以包括用于深度学习任务的GPU优化的平台。在至少一个实施例中，AI系统3224可以使用GPU，并且可以使用一个或更多个AI系统3224来执行云3226(或者任务为深度学习或推理的至少部分)。这样，尽管硬件3122被示出为分立组件，但这并不意图是限制，并且硬件3122的任何组件可以与硬件3122的任何其他组件进行组合，或由硬件3122的任何其他组件利用。
在至少一个实施例中，AI系统3224可包括专门构建的计算系统(例如，超级计算机或HPC)，该计算系统被配置用于推理、深度学习、机器学习和/或其他人工智能任务。在至少一个实施例中，除了CPU、RAM、存储和/或其他组件、特征或功能之外，AI系统3224(例如，NVIDIA的DGX)还可以包括可以使用多个GPU 3222来执行的GPU优化的软件(例如，软件栈)。在至少一个实施例中，可以在云3226中(例如，在数据中心中)实现一个或更多个AI系统3224，以执行系统3200的一些或全部基于AI的处理任务。
在至少一个实施例中，云3226可以包括GPU加速的基础设施(例如，NVIDIA的NGC)，其可以提供用于执行系统3200的处理任务的GPU优化的平台。在至少一个实施例中，云3226可以包括一个或更多个AI系统3224，其用于执行系统3200的一个或更多个基于AI的任务(例如，作为硬件抽象和扩展平台)。在至少一个实施例中，云3226可以与利用多个GPU的应用程序协调系统3228集成，以实现应用程序和服务3120之间和之中的无缝扩展和负载均衡。在至少一个实施例中，如本文所述，云3226的任务可以是执行系统3200的至少一些服务3120，包括计算服务3216、AI服务3218和/或可视化服务3220。在至少一个实施例中，云3226可以执行大小批的推理(例如，执行NVIDIA的TENSOR RT)，提供加速的并行计算API和平台3230(例如，NVIDIA的CUDA)，执行应用程序协调系统3228(例如，KUBERNETES)，提供图形渲染API和平台(例如，用于光线追踪，2D图形、3D图形和/或其他渲染技术以产生更高质量的电影效果)，和/或可以为系统3200提供其他功能。
在至少一个实施例中，为了保护患者的机密性(例如，在非现场(off-premise)使用患者数据或记录的情况下)，云3226可以包括注册表-例如深度学习容器注册表。在至少一个实施例中，注册表可以存储用于实例化应用程序的容器，所述应用程序可以对患者数据执行预处理、后处理或其他处理任务。在至少一个实施例中，云3226可接收数据，所述数据包括患者数据以及容器中的传感器数据，仅对那些容器中的传感器数据执行所请求的处理，然后将结果输出和/或可视化转发给适当的各方和/或设备(例如用于可视化或诊断的本地部署的医疗设备)，它们均而无需提取、存储或以其他方式访问患者数据。在至少一个实施例中，根据HIPAA和/或其他数据规定来保留患者数据的机密性。
图33包括根据至少一个实施例的用于处理成像数据的部署管线3210A的示例图示。在至少一个实施例中，系统3200--以及具体为部署系统3106--可被用于定制、更新部署管线3210A和/或将部署管线3210A集成到一个或更多个生产环境中。在至少一个实施例中，图33的部署管线3210A包括可由设施(例如，在医院、诊所、实验室、研究环境等)的特定用户(或用户团队)定制定义的部署管线3210A的非限制性示例。在至少一个实施例中，为了定义CT扫描仪3302的部署管线3210A，用户可以--例如从容器注册表--选择一个或更多个应用程序，该应用程序执行与CT扫描仪3302生成的成像数据有关的特定功能或任务。在至少一个实施例中，应用程序可以作为容器被应用于部署管线3210A，该容器可以利用系统3200的服务3120和/或硬件3122。此外，部署管线3210A可以包括附加的处理任务或应用程序，这些任务或应用程序可以被实施以准备数据由应用程序使用(例如，DICOM适配器3202B和DICOM读取器3306可以被用于部署管线3210A以准备数据供CT重建3308、器官分割3310等使用)。在至少一个实施例中，可以定制或选择部署管线3210A用于一致的部署、一次使用或用于另一个频率或间隔。在至少一个实施例中，用户可能希望在特定的间隔内对几个受试者进行CT重建3308和器官分割3310，因此可以在该时间段内部署管线3210A。在至少一个实施例中，用户可以对于来自系统3200的每个请求选择用户想要对该请求的数据执行处理的应用程序。在至少一个实施例中，部署管线3210A可以以任何间隔进行调整，并且由于系统3200内的容器结构的适应性和可扩展性，这可以是无缝的过程。
在至少一个实施例中，图33的部署管线3210A可以包括生成患者或受试者的成像数据的CT扫描仪3302。在至少一个实施例中，来自CT扫描仪3302的成像数据可以被存储在与容纳CT扫描仪3302的设施相关联的PACS服务器3304上。PACS服务器3304可以包括软件和/或硬件组件，其可以直接与设施中的成像模式(如CT扫描仪3302)相连接。在至少一个实施例中，DICOM适配器3202B可以使用DICOM协议实现DICOM对象的发送和接收。在至少一个实施例中，DICOM适配器3202B可以帮助准备或配置来自PACS服务器3304的DICOM数据，以便由部署管线3210A使用。在至少一个实施例中，一旦通过DICOM适配器3202B处理DICOM数据，管线管理器3212可以将数据路由到部署管线3210A。在至少一个实施例中，DICOM读取器3306可以从DICOM数据(例如，原始正弦图数据，如可视化3316A中所示)中提取图像文件和任何相关元数据。在至少一个实施例中，被提取的工作文件可以被存储在缓存中，以便由部署管线3210A中的其他应用程序更快地处理。在至少一个实施例中，一旦DICOM读取器3306完成了提取和/或存储数据，可将完成的信号传送到管线管理器3212。在至少一个实施例中，管线管理器3212然后可以启动或调用部署管线3210A中的一个或更多个其他应用程序或容器。
在至少一个实施例中，一旦数据(例如，原始正弦图数据)可用于CT重建3308应用程序的处理，CT重建3308应用程序和/或容器可被执行。在至少一个实施例中，CT重建3308可以从缓存中读取原始正弦图数据，从原始正弦图数据中重建图像文件(例如，如可视化3316B中所示)，并且将结果图像文件存储在缓存中。在至少一个实施例中，在重建完成时，可向管线管理器3212发信号通知重建任务已完成。在至少一个实施例中，一旦重建完成，并且重建的图像文件可以存储在缓存(或其他存储设备)中，器官分割3310应用程序和/或容器可以由管线管理器3212触发。在至少一个实施例中，器官分割3310应用程序和/或容器可以从缓存中读取图像文件，将图像文件标准化或转换为适合推理的格式(例如，将图像文件转换为机器学习模型的输入分辨率)，并且针对标准化的图像运行推理。在至少一个实施例中，为了在标准化图像上运行推理，器官分割3310应用程序和/或容器可以依赖服务3120，并且管线管理器3212和/或应用程序编排系统3228可以促进器官分割3310应用程序和/或容器对服务3120的使用。例如，器官分割3310应用程序和/或容器可以利用AI服务3218来执行对标准化图像的推理，并且AI服务3218可以利用硬件3122(例如，AI系统3224)来执行AI服务3218。在至少一个实施例中，推理的结果可以是掩码文件(例如，如可视化3316C中所示)，该掩码文件可以被存储在缓存(或其他存储设备)中。
在至少一个实施例中，一旦处理DICOM数据和/或从DICOM数据中提取的数据的应用程序完成处理，可以为管线管理器3212生成信号。在至少一个实施例中，管线管理器3212然后可以执行DICOM写入器3312以从缓存(或其他存储设备)读取结果，将结果打包成DICOM格式(例如，作为DICOM输出3314)用于供生成请求的设施处的用户使用。在至少一个实施例中，DICOM输出3314然后可以被发送到DICOM适配器3202B以准备DICOM输出3314存储在PACS服务器3304上(例如，用于由设施处的DICOM查看器查看)。在至少一个实施例中，响应于重建和分割的请求，可以生成可视化3316B和3316C并且可视化3316B和3316C可供用户用于诊断、研究和/或其他目的。
虽然在部署管线3210A中被示出为连续的应用，但在至少一个实施例中，CT重建3308和器官分割3310应用程序可被并行地处理。在至少一个实施例中，在应用程序不相互依赖，并且数据可用于每个应用程序(例如，在DICOM读取器3306提取数据后)的情况下，应用程序可在同一时间(基本上在同一时间，或有一些重叠)被执行。在至少一个实施例中，在两个或更多个应用程序需要类似的服务3120的情况下，系统3200的调度器可以用于在各种应用程序之间以及之中对计算或处理资源进行负载平衡并且分配。在至少一个实施例中，在一些实施例中，并行计算平台3230可以用于对应用程序执行并行处理，以减少部署管线3210A的运行时间，来提供实时结果。
在至少一个实施例中，并参考图34A-图34B，部署系统3106可以实现为一个或更多个虚拟仪器，以利用成像设备(例如，CT扫描仪、X射线机、MRI机器等)、测序设备、基因组学设备和/或其他设备类型执行不同的功能—诸如图像处理、分割、增强、AI、可视化和推理。在至少一个实施例中，系统3200可以允许创建和提供虚拟仪器，该虚拟仪器可以包括软件定义的部署管线3210，该部署管线可以接收由设备生成的原始/未经处理的输入数据并且输出经过处理/重建的数据。在至少一个实施例中，表示虚拟仪器的部署管线3210(例如3210A和3210B)可以将智能实现到管线中(诸如通过利用机器学习模型)，以向系统提供容器化推理支持。在至少一个实施例中，虚拟仪器可以执行任何数量的容器，每个容器包括应用程序的实例化。在至少一个实施例中，诸如在需要实时处理的地方，表示虚拟仪器的部署管线3210可以是静态的(例如，可以设置容器和/或应用程序)，而在其他示例中，虚拟仪器的容器和/或应用程序可以从应用程序或资源池(例如，在容器注册表内)中选择(例如，基于每个请求)。
在至少一个实施例中，系统3200可以作为一个或更多个虚拟仪器在设施的内部被实例化或执行，例如，部署在设施的旁边或以其他方式与设施处的放射学机器、成像设备和/或另一设备类型通信的计算系统。然而，在至少一个实施例中，内部部署型(on-premise)装置可以在设备本身的计算系统(例如，与成像设备一体的计算系统)、本地数据中心(例如，内部的数据中心)和/或云环境(例如，在云3226)中实例化或执行。在至少一个实施例中，部署系统3106，作为虚拟仪器操作，在一些示例中可以由超级计算机或其他HPC系统实例化。在至少一个实施例中，内部部署型装置可以允许高带宽的使用(经由，例如，更高吞吐量的本地通信接口，诸如以太网上的射频)用于实时处理。在至少一个实施例中，在虚拟仪器支持超声设备或预期或需要立即可视化以进行准确诊断和分析的其他成像模态的情况下，实时或接近实时的处理可能特别有用。在至少一个实施例中，当本地需求超过内部部署型容量或能力时，云计算架构可能能够动态突发到云计算服务提供商或其他计算集群。在至少一个实施例中，云计算架构，当其被实施时，可以被调整为用于训练神经网络或其他机器学习模型，如本文关于训练系统3104所述。在至少一个实施例中，随着训练管线的到位，机器学习模型可以在处理来自他们支持的设备的附加数据时不断学习和改进。在至少一个实施例中，虚拟仪器可以使用附加的数据、新的数据、现有的机器学习模型和/或新的或更新的机器学习模型被持续地改进。
在至少一个实施例中，计算系统可以包括本文描述的硬件3122的一些或所有，并且硬件3122可以以包括设备内、作为耦合到设备并位于设备附近的计算设备的一部分、在设施处的本地数据中心中和/或在云3226中的任何方式分布。在至少一个实施例中，因为部署系统3106和相关的应用程序或容器是在软件(例如，作为应用程序的离散容器化实例化)中创建的，可以根据需要修改或定制虚拟仪器的行为、操作和配置，以及由虚拟仪器生成的输出，而不必改变或改动虚拟仪器支持的设备的原始输出。
图34A包括根据至少一个实施例的支持超声设备的虚拟仪器的示例数据流图。在至少一个实施例中，部署管线3210B可以利用系统3200的服务3120中的一个或更多个。在至少一个实施例中，部署管线3210B和服务3120可以利用系统的硬件3122，无论是在本地还是在云3226中。在至少一个实施例中，尽管没有示出，过程3400可以由管线管理器3212、应用程序协调系统3228和/或并行计算平台3230促进。
在至少一个实施例中，过程3400可以包括接收来自超声设备3402的成像数据。在至少一个实施例中，成像数据可以以DICOM格式(或其他格式，诸如RIS、CIS、REST兼容、RPC、原始等)存储在PACS服务器上，并且可以由系统3200接收以通过部署管线3210进行处理，该部署管道被选择或定制为超声设备3402的虚拟仪器(例如，虚拟超声)。在至少一个实施例中，成像数据可以直接从成像设备(例如，超声设备3402)接收并由虚拟仪器处理。在至少一个实施例中，在成像设备和虚拟仪器之间通信耦合的换能器(transducer)或其他信号转换器可以将由成像设备生成的信号数据转换成可由虚拟仪器处理的图像数据。在至少一个实施例中，原始数据和/或图像数据可以被应用于DICOM读取器3306以提取数据供部署管线3210B的应用程序或容器使用。在至少一个实施例中，DICOM读取器3306可以利用数据增强库3414(例如，NVIDIA的DALI)作为服务3120(例如，作为计算服务3216中的一个)来提取、调整大小、重新缩放和/或以其他方式准备数据供应用程序或容器使用。
在至少一个实施例中，一旦准备好数据，可以执行重建3406应用程序和/或容器以将数据从超声设备3402重建为图像文件。在至少一个实施例中，在重建3406之后，或与重建3406同时，可以执行检测3408应用程序和/或容器以进行与数据相关的异常检测、对象检测、特征检测和/或其他检测任务。在至少一个实施例中，在重建3406期间生成的图像文件可以在检测3408期间用于识别异常、对象、特征等。在至少一个实施例中，检测3408应用程序可以利用推理引擎3416(例如，作为AI服务3218中的一个)来对数据执行推理以生成检测。在至少一个实施例中，一个或更多个机器学习模型(例如，来自训练系统3104)可以由检测3408应用程序执行或调用。
在至少一个实施例中，一旦重建3406和/或检测3408完成，来自这些应用程序和/或容器的数据输出可被用于生成可视化3410，诸如在工作站或显示终端上显示的可视化3412(例如，灰度输出)。在至少一个实施例中，可视化可以允许技术人员或其他用户将部署管线3210B相对于超声设备3402的结果可视化。在至少一个实施例中，可视化3410可以通过利用系统3200的渲染组件3418(例如，可视化服务3220中的一个)来执行。在至少一个实施例中，渲染组件3418可以执行2D、OpenGL或光线追踪服务以生成可视化3412。
图34B包括根据至少一个实施例的支持CT扫描仪的虚拟仪器的示例数据流图。在至少一个实施例中，部署管线3210C可以利用系统3200的服务3120中的一个或更多个。在至少一个实施例中，部署管线3210C和服务3120可以利用系统的硬件3122，无论是在本地还是在云3226中。在至少一个实施例中，尽管没有示出，过程3420可以由管线管理器3212、应用程序协调系统3228和/或并行计算平台3230促进。
在至少一个实施例中，过程3420可以包括生成可由DICOM读取器3306(例如，直接、经由PACS服务器3304、处理后等)接收的原始数据的CT扫描仪3422。在至少一个实施例中，虚拟CT(由部署管线3210C实例化)可以包括用于监测患者(例如，患者运动检测AI 3426)和/或用于调整或优化CT扫描仪3422的曝光(例如，使用曝光控制AI 3424)的第一、实时管线。在至少一个实施例中，一个或更多个应用程序(例如，3424和3426)可以利用服务3120，诸如AI服务3218。在至少一个实施例中，曝光控制AI 3424应用程序(或容器)和/或患者移动检测AI 3426应用程序(或容器)的输出可以被用作对CT扫描仪3422和/或技术人员的反馈以调整曝光(或CT扫描仪3422的其他设置)和/或通知患者以减少移动。
在至少一个实施例中，部署管线3210C可以包括用于分析由CT扫描仪3422生成的数据的非实时管线。在至少一个实施例中，第二管线可以包括CT重建3308应用程序和/或容器、粗检测AI 3428应用程序和/或容器、细检测AI 3432应用程序和/或容器(例如，其中某些结果由粗检测AI 3428检测)、可视化3430应用程序和/或容器、以及DICOM写入器3312(和/或其他数据类型写入器，诸如RIS、CIS、REST兼容、RPC、原始等)应用程序和/或容器。在至少一个实施例中，由CT扫描仪3422生成的原始数据可以通过部署管线3210C(实例化为虚拟CT仪器)中的管线被传递来生成结果。在至少一个实施例中，来自DICOM写入器3312的结果可以被传输以显示和/或可以被存储在PACS服务器3304上，以便由技术人员、从业人员或其他用户后续检索、分析或显示。
图35A示出了根据至少一个实施例的用于训练、重新训练或更新机器学习模型的过程3500的数据流图。在至少一个实施例中，可以使用作为非限制性示例的图32的系统3200来执行过程3500。在至少一个实施例中，过程3500可以利用系统3200的服务3120和/或硬件3122，如本文所述。在至少一个实施例中，由过程3500生成的精炼(refined)模型3512可以由部署系统3106针对部署管线3210中的一个或更多个容器化的应用程序执行。
在至少一个实施例中，模型训练3114可包括使用新的训练数据(例如，新的输入数据(诸如客户数据集3506)，和/或与输入数据相关联的新的真值数据)重新训练或更新初始模型3504(例如，经预训练的模型)。在至少一个实施例中，为了重新训练或更新初始模型3504，初始模型3504的一个或更多个输出或损失层可以被重置或删除，和/或用经更新的或新的输出或损失层代替。在至少一个实施例中，初始模型3504可以具有从先前的训练中保留下来的先前精细调整的参数(例如，权重和/或偏差)，因此训练或重新训练3114可能不需要花费与从头开始训练模型一样长的时间或不需要那么多的处理。在至少一个实施例中，在模型训练3114期间，通过重置或替换初始模型3504的一个或更多个输出或损失层，在新的客户数据集3506(例如，图31的图像数据3108)上生成预测时，可以基于与一个或更多个输出或损失层的精度相关联的损失计算，来更新和重新调整新数据集的参数。
在至少一个实施例中，可以将经预训练的模型3206存储在数据存储或注册表(例如，图31的模型注册表3124)中。在至少一个实施例中，经预训练的模型3206可能已经至少部分地在除了执行过程3500的设施之外的一个或更多个设施处被训练。在至少一个实施例中，为了保护患者、受试者或不同设施的客户端的隐私和权利，经预训练的模型3206可能已经使用本地生成的客户或患者数据在本地进行了训练。在至少一个实施例中，可以使用云3226和/或其他硬件3122来训练经预训练的模型3206，但是机密的、受隐私保护的患者数据可以不被传送到云3226的任何组件(或其他非本地硬件)、不由其使用或不由其访问。在至少一个实施例中，在使用来自不止一个设施的患者数据来训练经预训练的模型3206的情况下，则在来自另一设施的患者或客户数据上进行训练之前，经预训练的模型3206可能已经针对每个设施分别进行了训练。在至少一个实施例中，诸如在客户或患者数据已发布隐私问题(例如，通过免责声明(by waiver)，用于实验用途等)，或者在客户或患者数据包括在公共数据集中的情况下，来自任意数量的设施的客户或患者数据可以用于在本地和/或非本地训练经预训练的模型3206，例如在数据中心中或其他云计算基础设施中。
在至少一个实施例中，在选择应用程序以在部署管线3210中使用时，用户还可以选择要用于特定应用程序的机器学习模型。在至少一个实施例中，用户可能没有模型以使用，因此用户可以选择要与应用程序一起使用的经预训练的模型3206。在至少一个实施例中，经预训练的模型3206可能没有被优化用于在用户设施的客户数据集3506上生成准确的结果(例如，基于患者多样性、人口统计、所使用的医学成像设备的类型等)。在至少一个实施例中，在将经预训练的模型3206部署到部署管线3210中以与一个或更多个应用程序一起使用之前，经预训练的模型3206可以被更新、重新训练和/或微调，以用于在相应设施处使用。
在至少一个实施例中，用户可以选择要更新、重新训练和/或微调的经预训练的模型3206，并且经预训练的模型3206可以称为过程3500中训练系统3104的初始模型3504。在至少一个实施例中，客户数据集3506(例如，成像数据、基因组数据、测序数据或由设施处的设备生成的其他数据类型)可用于对初始模型3504执行模型训练3114(其可包括但不限于迁移学习)，以生成精炼模型3512。在至少一个实施例中，可以由训练系统3104生成与客户数据集3506相对应的真值数据。在至少一个实施例中，可以至少部分地由临床医生、科学家、医生、从业者在设施处生成真值数据(例如，如图31中的标记的临床数据3112)。
在至少一个实施例中，在一些示例中可以使用AI辅助注释3110来生成真值数据。在至少一个实施例中，AI辅助注释3310(例如，使用AI辅助注释SDK实现)可以利用机器学习模型(例如，神经网络)来生成用于客户数据集的建议或预测的真值数据。在至少一个实施例中，用户3510可以在计算设备3508上的用户界面(图形用户界面(GUI))内使用注释工具。
在至少一个实施例中，用户3510可以经由计算设备3508与GUI交互，以编辑或微调注释或自动注释。在至少一个实施例中，多边形编辑特征可以用于将多边形的顶点移动到更精确或经微调的位置。
在至少一个实施例中，一旦客户数据集3506具有关联的真值数据，则真值数据(例如，来自AI辅助注释、手动标记的等)可以在模型训练3114期间使用以生成精炼模型3512。在至少一个实施例中，客户数据集3506可以被应用于初始模型3504任意次数，并且真值数据可以用于更新初始模型3504的参数，直到对于精炼模型3512达到可接受的精度水平为止。在至少一个实施例中，一旦生成精炼模型3512，就可以在设施处的一个或更多个部署管线3210内部署精炼模型3512，以用于执行关于医学成像数据的一个或更多个处理任务。
在至少一个实施例中，可以将精炼模型3512上传到模型注册表3124中的经预训练的模型3206，以由另一设施选择。在至少一个实施例中，它的过程可以在任意数量的设施处完成，使得可以在新数据集上对精炼模型3512进一步精炼任意次数，以生成更通用的模型。
图35B是根据至少一个实施例的用于利用经预训练的注释模型来增强注释工具的客户端-服务器架构3532的示例图示。在至少一个实施例中，可以基于客户端-服务器架构3532来实例化AI辅助注释工具3536。在至少一个实施例中，成像应用程序中的注释工具3536可以帮助放射科医生，例如识别器官和异常。在至少一个实施例中，成像应用程序可以包括软件工具，作为非限制性示例，所述软件工具帮助用户3510识别原始图像3534中(例如，3D MRI或CT扫描中)的特定感兴趣器官上的几个极值点，并接收特定器官的所有2D切片的自动注释结果。在至少一个实施例中，结果可以作为训练数据3538存储在数据存储中，并且用作(例如但不限于)用于训练的真值数据。在至少一个实施例中，当计算设备3508发送用于AI辅助注释3110的极值点时，例如，深度学习模型可以接收该数据作为输入并返回分割器官或异常的推理结果。在至少一个实施例中，预实例化的注释工具(诸如图35B中的AI辅助注释工具3536B)可以通过对服务器(诸如注释助手服务器3540)进行API调用(例如，API调用3544)来增强，注释助手服务器3540可包括存储在例如注释模型注册表中的一组经预训练的模型3542。在至少一个实施例中，注释模型注册表可以存储经预训练的模型3542(例如，机器学习模型，诸如深度学习模型)，其被预训练以对特定器官或异常执行AI辅助注释。可以通过使用训练管线3204来进一步更新这些模型。在至少一个实施例中，随着添加新的标记的临床数据3112，可以随时间改进预安装的注释工具。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或训练操作。在至少一个实施例中，该逻辑可以与这些图的组件一起使用，以使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
其他变型在本公开的精神内。因此，尽管所公开的技术易于进行各种修改和替代构造，但是某些示出的其实施例在附图中示出并且已经在上面进行了详细描述。然而，应理解，无意将公开内容限制为所公开的一种或更多种特定形式，而是相反，其意图是涵盖落入如所附权利要求所定义的本公开内容的精神和范围内的所有修改、替代构造和等同物。
除非另有说明或显然与上下文矛盾，否则在描述所公开的实施例的上下文中(特别是在所附权利要求的上下文中)，术语“一”和“一个”和“该”以及类似指代词的使用应被解释为涵盖单数和复数，而不是作为术语的定义。除非另有说明，否则术语“包括”、“具有”、“包含”和“含有”应被解释为开放式术语(意味着“包括但不限于”)。术语“连接”(在未经修改时，其指的是物理连接)应解释为部分或全部包含在内、附接到或连接在一起，即使有某些介入物。除非本文另外指出，否则本文中对数值范围的引用仅旨在用作分别指代落入该范围内的每个单独值的简写方法，并且每个单独值都被并入说明书中，就如同其在本文中被单独叙述一样。除非另外指出或与上下文矛盾，否则术语“集”(例如“项目集”)或“子集”的使用应解释为包括一个或更多个成员的非空集合。此外，除非另外指出或与上下文矛盾，否则术语相应集的“子集”不一定表示对应集的适当子集，而是子集和对应集可以相等。
除非以其他方式明确指出或与上下文明显矛盾，否则诸如“A，B和C中的至少一个”或“A，B与C中的至少一个”形式的短语之类的连接语在上下文中理解为通常用来表示项目(item)、术语(term)等，其可以是A或B或C，也可以是A和B和C集的任何非空子集。例如，在具有三个成员的集的说明性示例中，连接短语“A，B和C中的至少一个”和“A，B与C中的至少一个”是指以下任意集：{A}，{B}，{C}，{A，B}，{A，C}，{B，C}，{A，B，C}。因此，这种连接语言通常不旨在暗示某些实施例要求存在A中的至少一个，B中的至少一个和C中的至少一个中的每一个。另外，除非另有说明或与上下文矛盾，否则术语“多个”指示复数的状态(例如，“多个项目”指示多个项目)。多个为至少为两个项目，但如果明确指示或通过上下文指示，则可以更多。此外，除非另有说明或从上下文中可以清楚得知，否则短语“基于”是指“至少部分地基于”而不是“仅基于”。
除非本文另外指出或与上下文明显矛盾，否则本文描述的过程的操作可以任何合适的顺序执行。在至少一个实施例中，诸如本文所述的那些过程(或其变形和/或其组合)之类的过程在配置有可执行指令的一个或更多个计算机系统的控制下执行，并且被实现为代码(例如，可执行指令，一个或更多个计算机程序或一个或更多个应用程序)，该代码由硬件或其组合在一个或更多个处理器上共同执行。在至少一个实施例中，代码以例如计算机程序的形式存储在计算机可读存储介质上，该计算机程序包括可由一个或更多个处理器执行的多个指令。在至少一个实施例中，计算机可读存储介质是非暂时性计算机可读存储介质，其排除了暂时性信号(例如，传播的瞬态电或电磁传输)，但包括暂时性信号的收发器内的非暂时性数据存储电路(例如，缓冲区、高速缓存和队列)。在至少一个实施例中，代码(例如，可执行代码或源代码)被存储在其上存储有可执行指令的一组一种或更多种非暂时性计算机可读存储介质(或用于存储可执行指令的其他存储器)上，该可执行指令在由计算机系统的一个或更多个处理器执行时(即，作为被执行的结果)，使得计算机系统执行本文所述的操作。在至少一个实施例中，一组非暂时性计算机可读存储介质包括多个非暂时性计算机可读存储介质，并且多个非暂时性计算机可读存储介质中的各个非暂时性存储介质中的一个或更多个缺少全部代码，而是多个非暂时性计算机可读存储介质共同存储全部代码。在至少一个实施例中，可执行指令被执行，以使得不同的指令由不同的处理器执行，例如，非暂时性计算机可读存储介质存储指令，并且主中央处理单元(“CPU”)执行一些指令，而图形处理单元(“GPU”)执行其他指令。在至少一个实施例中，计算机系统的不同组件具有单独的处理器，并且不同的处理器执行指令的不同子集。
因此，在至少一个实施例中，计算机系统被配置为实现单独地或共同地执行本文所述的过程的操作的一个或更多个服务，并且这样的计算机系统被配置有使能执行操作的适用的硬件和/或软件。此外，实现本公开的至少一个实施例的计算机系统是单个设备，并且在另一实施例中是分布式计算机系统，其包括不同地操作的多个设备，使得分布式计算机系统执行本文所述的操作，并且使得单个设备不执行所有操作。
本文提供的任何和所有示例或示例性语言(例如，“诸如”)的使用仅旨在更好地阐明本公开的实施例，并且不对公开的范围施加限制，除非另有要求。说明书中的任何语言都不应被解释为指示任何未要求保护的要素对于实践公开内容是必不可少的。
本文引用的所有参考文献，包括出版物、专利申请和专利，均通过引用并入本文，其程度就如同每个参考文献被单独且具体地指示为通过引用并入本文并且其全部内容在本文中阐述一样。
在说明书和权利要求中，可以使用术语“耦合”和“连接”以及它们的派生词。应当理解，这些术语可能不旨在作为彼此的同义词。相反，在特定示例中，“连接”或“耦合”可用于指示两个或更多个元素彼此直接或间接物理或电接触。“耦合”也可能意味着两个或更多个元素彼此不直接接触，但仍彼此协作或交互。
除非另有明确说明，否则可以理解，在整个说明书中，诸如“处理”、“计算”、“运算”、“确定”等之类的术语，是指计算机或计算系统或类似的电子计算设备的动作和/或过程，其将计算系统的寄存器和/或存储器中表示为物理量(例如电子量)的数据操纵和/或转换为类似地表示为计算系统的存储器、寄存器或其他此类信息存储、传输或显示设备中的物理量的其他数据。
以类似的方式，术语“处理器”可以指处理来自寄存器和/或存储器的电子数据并将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。作为非限制性示例，“处理器”可以是CPU或GPU。“计算平台”可以包括一个或更多个处理器。如本文所使用的，“软件”进程可以包括例如随时间执行工作的软件和/或硬件实体，诸如任务、线程和智能代理。同样，每个进程可以指代多个进程，以顺序地或并行地、连续地或间歇地执行指令。术语“系统”和“方法”在本文中可以互换使用，只要系统可以体现一种或更多种方法，并且方法可以被认为是系统。
在本文档中，可以参考获得、获取、接收模拟或数字数据或将模拟或数字数据输入子系统、计算机系统或计算机实现的机器中。可以通过各种方式来完成获得、获取、接收或输入模拟和数字数据，诸如通过接收作为函数调用或对应用程序编程接口的调用的参数的数据。在一些实现方式中，可以通过经由串行或并行接口传输数据来完成获得、获取、接收或输入模拟或数字数据的过程。在其他实现方式中，可以通过经由计算机网络将数据从提供实体传输到获取实体来完成获得、获取、接收或输入模拟或数字数据的过程。也可以参考提供、输出、传送、发送或呈现模拟或数字数据。在各种示例中，提供、输出、传送、发送或呈现模拟或数字数据的过程可以通过将数据作为函数调用的输入或输出参数、应用程序编程接口或进程间通信机制的参数进行传输来实现。
虽然上文的描述阐述了所描述的技术的示例实现，但是其他架构可以用于实现所描述的功能，并且旨在落入本公开的范围内。此外，尽管出于讨论的目的在上文定义了具体的职责分配，但是根据情况，可以以不同的方式分配和划分各种功能和职责。
此外，尽管已经用特定于结构特征和/或方法动作的语言描述了主题，但是应当理解，所附权利要求所要求保护的主题不必限于所描述的特定特征或动作。而是，公开了特定的特征和动作作为实现权利要求的示例性形式。
Claims (30)
1.一种处理器，包括：
一个或更多个电路，用于使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
2.根据权利要求1所述的处理器，其中所述一个或更多个第二神经网络将至少部分地基于要由所述一个或更多个第二神经网络推理的信息来选择。
3.根据权利要求1所述的处理器，其中所述一个或更多个第一神经网络包括关系预测器网络，用于针对多个候选第二神经网络对中的每一个，预测哪个第二神经网络将对于要由所述一个或更多个第二神经网络生成的推理更准确。
4.根据权利要求1所述的处理器，其中选择所述一个或更多个第二神经网络包括选择至少一个网络配置以用于所述一个或更多个第二神经网络，其中所述至少一个网络配置包括用于所述一个或更多个第二神经网络的架构、增强或超参数集中的至少一个的信息。
5.根据权利要求4所述所述的处理器，其中从配置样本空间采样的多个候选配置中选择所述至少一个网络配置，其中所述配置样本空间中的所述候选配置与具有网络层的不同数量、类型、连接、不对称或空间分辨率中的至少一个的架构相对应。
6.根据权利要求5所述的处理器，其中所述候选配置被编码为向量，以由关系预测器网络进行比较，其中所述候选配置是基于所述关系预测器网络的结果相对于其他候选配置进行排序的。
7.一种系统，包括：
一个或更多个处理器，用于使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
8.根据权利要求7所述的系统，其中所述一个或更多个第二神经网络将至少部分地基于要由所述一个或更多个第二神经网络推理的信息来选择。
9.根据权利要求7所述的系统，其中所述一个或更多个第一神经网络包括关系预测器网络，用于针对多个候选第二神经网络对中的每一个，预测哪个第二神经网络将对于由所述一个或更多个第二神经网络生成的推理更准确。
10.根据权利要求7所述的系统，其中选择所述一个或更多个第二神经网络包括选择至少一个网络配置以用于所述一个或更多个第二神经网络，其中所述至少一个网络配置包括用于所述一个或更多个第二神经网络的架构、增强或超参数集中的至少一个的信息。
11.根据权利要求10所述的系统，其中从配置样本空间采样的多个候选配置中选择所述至少一个网络配置，其中所述配置样本空间中的所述候选配置与具有网络层的不同数量、类型、连接、不对称或空间分辨率中的至少一个的架构相对应。
12.根据权利要求11所述的系统，其中所述候选配置被编码为向量，以由关系预测器网络进行比较，其中所述候选配置是基于所述关系预测器网络的结果相对于其他候选配置进行排序的。
13.一种方法，包括：
使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
14.根据权利要求13所述的方法，其中所述一个或更多个第二神经网络将至少部分地基于要由所述一个或更多个第二神经网络推理的信息来选择。
15.根据权利要求13所述的方法，其中所述一个或更多个第一神经网络包括关系预测器网络，用于针对多个候选第二神经网络对中的每一个，预测哪个第二神经网络将对于由所述一个或更多个第二神经网络生成的推理更准确。
16.根据权利要求13所述的方法，其中选择所述一个或更多个第二神经网络包括选择至少一个网络配置以用于所述一个或更多个第二神经网络，其中所述至少一个网络配置包括用于所述一个或更多个第二神经网络的架构、增强或超参数集中的至少一个的信息。
17.根据权利要求16所述的方法，其中从配置样本空间采样的多个候选配置中选择所述至少一个网络配置，其中所述配置样本空间中的所述候选配置与具有网络层的不同数量、类型、连接、不对称或空间分辨率中的至少一个的架构相对应。
18.根据权利要求17所述的方法，其中所述候选配置被编码为向量，以由关系预测器网络进行比较，其中所述候选配置是基于所述关系预测器网络的结果相对于其他候选配置进行排序的。
19.一种机器可读介质，其上存储有一组指令，所述指令如果由一个或更多个处理器执行，则使得所述一个或更多个处理器至少：
使用一个或更多个第一神经网络来选择一个或更多个第二神经网络。
20.根据权利要求19所述的机器可读介质，其中所述一个或更多个第二神经网络将至少部分地基于要由所述一个或更多个第二神经网络推理的信息来选择。
21.根据权利要求19所述的机器可读介质，其中所述一个或更多个第一神经网络包括关系预测器网络，用于针对多个候选第二神经网络对中的每一个，预测哪个第二神经网络将对于由所述一个或更多个第二神经网络生成的推理更准确。
22.根据权利要求19所述的机器可读介质，其中选择所述一个或更多个第二神经网络包括选择至少一个网络配置以用于所述一个或更多个第二神经网络，其中所述至少一个网络配置包括用于所述一个或更多个第二神经网络的架构、增强或超参数集中的至少一个的信息。
23.根据权利要求22所述的机器可读介质，其中从配置样本空间采样的多个候选配置中选择所述至少一个网络配置，其中所述配置样本空间中的所述候选配置与具有网络层的不同数量、类型、连接、不对称或空间分辨率中的至少一个的架构相对应。
24.根据权利要求23所述的机器可读介质，其中所述候选配置被编码为向量，以由关系预测器网络进行比较，其中所述候选配置是基于所述关系预测器网络的结果相对于其他候选配置进行排序的。
25.一种网络选择系统，包括：
一个或更多个处理器，用于使用一个或更多个第一神经网络来选择一个或更多个第二神经网络；以及
存储器，用于存储所述一个或更多个第一或第二神经网络的网络参数。
26.根据权利要求25所述的网络选择系统，其中所述一个或更多个第二神经网络将至少部分地基于要由一个或更多个第二神经网络推理的信息来选择。
27.根据权利要求25所述的网络选择系统，其中所述一个或更多个第一神经网络包括关系预测器网络，用于针对多个候选第二神经网络对中的每一个，预测哪个第二神经网络将对于由所述一个或更多个第二神经网络生成的推理更准确。
28.根据权利要求25所述的网络选择系统，其中选择所述一个或更多个第二神经网络包括选择至少一个网络配置以用于所述一个或更多个第二神经网络，其中所述至少一个网络配置包括用于所述一个或更多个第二神经网络的架构、增强或超参数集中的至少一个的信息。
29.根据权利要求28所述的网络选择系统，其中从配置样本空间采样的多个候选配置中选择所述至少一个网络配置，其中所述配置样本空间中的所述候选配置与具有网络层的不同数量、类型、连接、不对称或空间分辨率中的至少一个的架构相对应。
30.根据权利要求29所述的网络选择系统，其中所述候选配置被编码为向量，以由关系预测器网络进行比较，其中所述候选配置是基于所述关系预测器网络的结果相对于其他候选配置进行排序的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/459,644 US20230061998A1 (en) | 2021-08-27 | 2021-08-27 | Determining one or more neural networks for object classification |
| US17/459,644 | 2021-08-27 | ||
| PCT/US2022/041324 WO2023028111A1 (en) | 2021-08-27 | 2022-08-24 | Determining one or more neural networks for object classification |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116806340A true CN116806340A (zh) | 2023-09-26 |
Family
ID=83447978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280008582.0A Pending CN116806340A (zh) | 2021-08-27 | 2022-08-24 | 确定用于对象分类的一个或更多个神经网络 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230061998A1 (zh) |
| CN (1) | CN116806340A (zh) |
| DE (1) | DE112022000993T5 (zh) |
| WO (1) | WO2023028111A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117390481A (zh) * | 2023-12-12 | 2024-01-12 | 国网辽宁省电力有限公司 | 一种分布式光伏发电系统集群划分系统及方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210334975A1 (en) * | 2020-04-23 | 2021-10-28 | Nvidia Corporation | Image segmentation using one or more neural networks |
| US11651496B2 (en) * | 2021-03-11 | 2023-05-16 | Ping An Technology (Shenzhen) Co., Ltd. | Liver fibrosis recognition method based on medical images and computing device using thereof |
| CN117349714B (zh) * | 2023-12-06 | 2024-02-13 | 中南大学 | 阿尔茨海默症医学图像的分类方法、系统、设备及介质 |
-
2021
- 2021-08-27 US US17/459,644 patent/US20230061998A1/en active Pending
-
2022
- 2022-08-24 CN CN202280008582.0A patent/CN116806340A/zh active Pending
- 2022-08-24 DE DE112022000993.4T patent/DE112022000993T5/de active Pending
- 2022-08-24 WO PCT/US2022/041324 patent/WO2023028111A1/en active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117390481A (zh) * | 2023-12-12 | 2024-01-12 | 国网辽宁省电力有限公司 | 一种分布式光伏发电系统集群划分系统及方法 |
| CN117390481B (zh) * | 2023-12-12 | 2024-02-27 | 国网辽宁省电力有限公司 | 一种分布式光伏发电系统集群划分系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230061998A1 (en) | 2023-03-02 |
| WO2023028111A1 (en) | 2023-03-02 |
| DE112022000993T5 (de) | 2023-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113766343B (zh) | 使用一个或更多个神经网络进行视频合成 | |
| EP3843029A1 (en) | Panorama generation using one or more neural networks | |
| US20210334955A1 (en) | Image annotation using one or more neural networks | |
| US20230153949A1 (en) | Image generation using one or more neural networks | |
| US20220237838A1 (en) | Image synthesis using one or more neural networks | |
| CN114930380A (zh) | 使用一个或更多个神经网络的图像生成 | |
| US20210232873A1 (en) | Instruction generation using one or more neural networks | |
| CN113934413A (zh) | 使用一个或更多个神经网络进行界面转换 | |
| US20230061998A1 (en) | Determining one or more neural networks for object classification | |
| CN115066709A (zh) | 使用一个或更多个神经网络的图像生成 | |
| US20230069310A1 (en) | Object classification using one or more neural networks | |
| CN113856206A (zh) | 使用一个或更多个神经网络进行异常表征 | |
| CN118505870A (zh) | 使用一个或更多个神经网络生成环境 | |
| CN114549298A (zh) | 使用一个或更多个神经网络对图像进行上采样 | |
| CN118661205A (zh) | 使用神经网络生成的描述符识别对象 | |
| CN118215939A (zh) | 使用一个或更多个神经网络的条件图像生成 | |
| CN116194955A (zh) | 使用一个或更多个神经网络的体积图像分割 | |
| CN115552453A (zh) | 使用一个或更多个神经网络的图像生成 | |
| CN113554662A (zh) | 使用一个或更多个神经网络进行图像分割 | |
| CN116166796A (zh) | 使用一个或更多个神经网络的文本分类 | |
| CN116109665A (zh) | 使用一个或更多个神经网络生成对象运动的图像 | |
| CN116091295A (zh) | 使用一个或更多个神经网络的视图生成 | |
| CN117616466A (zh) | 使用一个或更多个神经网络的图像注释 | |
| WO2023018556A1 (en) | Performance-aware size reduction for neural networks | |
| CN116583875A (zh) | 使用光流的对象跟踪 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |