CN114549298A - 使用一个或更多个神经网络对图像进行上采样 - Google Patents
使用一个或更多个神经网络对图像进行上采样 Download PDFInfo
- Publication number
- CN114549298A CN114549298A CN202111301494.3A CN202111301494A CN114549298A CN 114549298 A CN114549298 A CN 114549298A CN 202111301494 A CN202111301494 A CN 202111301494A CN 114549298 A CN114549298 A CN 114549298A
- Authority
- CN
- China
- Prior art keywords
- memory
- processor
- training
- graphics
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 150
- 238000012549 training Methods 0.000 claims abstract description 326
- 238000000034 method Methods 0.000 claims abstract description 163
- 230000015654 memory Effects 0.000 claims description 402
- 230000006870 function Effects 0.000 claims description 100
- 238000009877 rendering Methods 0.000 claims description 38
- 230000002123 temporal effect Effects 0.000 claims description 27
- 238000009499 grossing Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 description 343
- 230000008569 process Effects 0.000 description 113
- 238000010801 machine learning Methods 0.000 description 110
- 210000002569 neuron Anatomy 0.000 description 66
- 238000003860 storage Methods 0.000 description 57
- 238000004891 communication Methods 0.000 description 51
- 230000001133 acceleration Effects 0.000 description 49
- 238000013473 artificial intelligence Methods 0.000 description 49
- 238000007667 floating Methods 0.000 description 49
- 238000005192 partition Methods 0.000 description 49
- 238000003384 imaging method Methods 0.000 description 48
- 238000005227 gel permeation chromatography Methods 0.000 description 42
- 239000000872 buffer Substances 0.000 description 34
- 238000013135 deep learning Methods 0.000 description 32
- 238000007726 management method Methods 0.000 description 28
- 239000012634 fragment Substances 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 21
- 238000004422 calculation algorithm Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 210000000225 synapse Anatomy 0.000 description 17
- 238000012800 visualization Methods 0.000 description 17
- 238000001514 detection method Methods 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 16
- 238000002156 mixing Methods 0.000 description 16
- 238000013519 translation Methods 0.000 description 16
- 230000014616 translation Effects 0.000 description 16
- 238000013500 data storage Methods 0.000 description 14
- 230000007246 mechanism Effects 0.000 description 13
- 230000004913 activation Effects 0.000 description 12
- 238000001994 activation Methods 0.000 description 12
- 238000012163 sequencing technique Methods 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 230000011218 segmentation Effects 0.000 description 10
- 238000012546 transfer Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 230000000670 limiting effect Effects 0.000 description 9
- 239000012528 membrane Substances 0.000 description 8
- 238000005070 sampling Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 230000006835 compression Effects 0.000 description 7
- 238000007906 compression Methods 0.000 description 7
- 238000002595 magnetic resonance imaging Methods 0.000 description 7
- 238000007781 pre-processing Methods 0.000 description 7
- 239000000523 sample Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 238000013507 mapping Methods 0.000 description 6
- 238000005457 optimization Methods 0.000 description 6
- 238000012805 post-processing Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 5
- 210000000056 organ Anatomy 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- HPTJABJPZMULFH-UHFFFAOYSA-N 12-[(Cyclohexylcarbamoyl)amino]dodecanoic acid Chemical compound OC(=O)CCCCCCCCCCCNC(=O)NC1CCCCC1 HPTJABJPZMULFH-UHFFFAOYSA-N 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000033001 locomotion Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000010076 replication Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000003190 augmentative effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000002591 computed tomography Methods 0.000 description 3
- 238000013527 convolutional neural network Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 3
- 238000002059 diagnostic imaging Methods 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920001690 polydopamine Polymers 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000012884 algebraic function Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013136 deep learning model Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000011331 genomic analysis Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000007620 mathematical function Methods 0.000 description 2
- 230000001537 neural effect Effects 0.000 description 2
- 230000001242 postsynaptic effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 210000005215 presynaptic neuron Anatomy 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 238000012706 support-vector machine Methods 0.000 description 2
- 230000008093 supporting effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 239000010752 BS 2869 Class D Substances 0.000 description 1
- 206010028980 Neoplasm Diseases 0.000 description 1
- XOJVVFBFDXDTEG-UHFFFAOYSA-N Norphytane Natural products CC(C)CCCC(C)CCCC(C)CCCC(C)C XOJVVFBFDXDTEG-UHFFFAOYSA-N 0.000 description 1
- 241000492493 Oxymeris Species 0.000 description 1
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 1
- 241000700605 Viruses Species 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 210000003484 anatomy Anatomy 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000013501 data transformation Methods 0.000 description 1
- 238000003066 decision tree Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000004980 dosimetry Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000007876 drug discovery Methods 0.000 description 1
- 238000002592 echocardiography Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000007614 genetic variation Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003064 k means clustering Methods 0.000 description 1
- 238000012417 linear regression Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007477 logistic regression Methods 0.000 description 1
- 230000007787 long-term memory Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000000329 molecular dynamics simulation Methods 0.000 description 1
- 238000012900 molecular simulation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 208000010125 myocardial infarction Diseases 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 238000002610 neuroimaging Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007637 random forest analysis Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000036573 scar formation Effects 0.000 description 1
- 230000006403 short-term memory Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000946 synaptic effect Effects 0.000 description 1
- 238000013526 transfer learning Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/084—Backpropagation, e.g. using gradient descent
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/10—Selection of transformation methods according to the characteristics of the input images
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4053—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution
- G06T3/4069—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution by subpixel displacements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4053—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution
- G06T3/4076—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution using the original low-resolution images to iteratively correct the high-resolution images
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4046—Scaling of whole images or parts thereof, e.g. expanding or contracting using neural networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4053—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Computational Linguistics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
公开了使用一个或更多个神经网络对图像进行上采样，具体提出了用于训练一个或更多个神经网络的装置、系统和技术。在至少一个实施例中，至少部分地基于一个或更多个图像序列训练一个或更多个神经网络，其中使用来自所述一个或更多个图像序列的一个或更多个图像子集执行反向传播。
Description
技术领域
至少一个实施例涉及用于执行和促进人工智能的处理资源。例如，至 少一个实施例涉及用于根据本文描述的各种新颖技术来训练神经网络的处 理器或计算系统。
背景技术
越来越多的图像和视频内容以更高的分辨率生成和显示，同时在更高 质量的显示器上显示。生成这些更高分辨率内容的方法通常是资源密集型 的，特别是对于现代帧速率，这对于资源容量有限的设备来说可能是个问 题。通常，结果内容的质量受到这些和其他限制的限制。升尺度可用于从 较低分辨率的内容生成较高分辨率，但此类内容通常会出现伪影或质量不 佳。这种质量上的不足至少有一部分是由于用于训练模型以执行这种升尺 度的硬件的限制。
附图说明
将参照附图描述根据本公开的各个实施例，在附图中：
图1示出了根据至少一个实施例的图像上采样系统；
图2示出了根据至少一个实施例的用于使用图像序列训练网络的组件 和过程；
图3示出了根据至少一个实施例的使用裁剪图像序列训练网络的过程；
图4示出了根据至少一个实施例的使用加权损失值训练网络的过程；
图5示出了根据至少一个实施例的用于提供图像内容的系统的组件；
图6A示出了根据至少一个实施例的推理和/或训练逻辑；
图6B示出了根据至少一个实施例的推理和/或训练逻辑；
图7示出了根据至少一个实施例的示例数据中心系统；
图8示出了根据至少一个实施例的计算机系统；
图9示出了根据至少一个实施例的计算机系统；
图10示出了根据至少一个实施例的计算机系统；
图11示出了根据至少一个实施例的计算机系统；
图12A示出了根据至少一个实施例的计算机系统；
图12B示出了根据至少一个实施例的计算机系统；
图12C示出了根据至少一个实施例的计算机系统；
图12D示出了根据至少一个实施例的计算机系统；
图12E和图12F示出了根据至少一个实施例的共享编程模型；
图13示出了根据至少一个实施例的示例性集成电路和相关联的图形 处理器；
图14A-14B示出了根据至少一个实施例的示例性集成电路和相关联 的图形处理器；
图15A-15B示出了根据至少一个实施例的附加的示例性图形处理器 逻辑；
图16示出了根据至少一个实施例的计算机系统；
图17A示出了根据至少一个实施例的并行处理器；
图17B示出了根据至少一个实施例的分区单元；
图17C示出了根据至少一个实施例的处理集群；
图17D示出了根据至少一个实施例的图形多处理器；
图18示出了根据至少一个实施例的多图形处理单元(GPU)系统；
图19示出了根据至少一个实施例的图形处理器；
图20示出了根据至少一个实施例的处理器的微架构；
图21示出了根据至少一个实施例的深度学习应用处理器；
图22示出了根据至少一个实施例的示例神经元形态处理器；
图23和图24示出了根据至少一个实施例的图形处理器的至少部分；
图25示出了根据至少一个实施例的图形处理器核心的至少部分；
图26A-26B示出了根据至少一个实施例的图形处理器核心的至少部 分；
图27示出了根据至少一个实施例的并行处理单元(“PPU”)；
图28示出了根据至少一个实施例的通用处理集群(“GPC”)；
图29示出了根据至少一个实施例的并行处理单元(“PPU”)的存储 器分区单元；
图30示出了根据至少一个实施例的流式多处理器；
图31是根据至少一个实施例的用于高级计算管线的示例数据流程图；
图32是根据至少一个实施例的用于在高级计算管线中训练、适配、 实例化和部署机器学习模型的示例系统的系统图；
图33A示出了根据至少一个实施例的用于训练机器学习模型的过程 的数据流程图；以及
图33B是根据至少一个实施例的用于利用预训练的注释模型来增强 注释工具的客户端-服务器架构的示例图示。
具体实施方式
在至少一个实施例中，可以使用渲染器102、渲染引擎或其他此类内 容生成器生成诸如视频游戏内容或动画的内容。在至少一个实施例中，渲 染器102可以接收序列的一个或更多个帧的输入，并且可以使用至少部分 基于该输入修改的存储内容104(例如，地图和图形资产)生成图像或视 频帧。在至少一个实施例中，该渲染器102可以是渲染管道的一部分，例 如可以利用诸如Epic Games，Inc.的虚幻引擎4之类的渲染软件，该渲染 软件可以提供诸如延迟着色、全局照明、照明半透明、后处理和图形处理 单元(GPU)粒子模拟之类的使用向量场的功能。在至少一个实施例中， 对于完整、高分辨率图像的这种复杂渲染所需的处理量可能使得难以渲染 这些视频帧以满足当前帧速率，例如至少每秒60帧(fps)。在至少一个 实施例中，渲染器102可替代地用于以低于一个或更多个最终输出分辨率 的分辨率生成渲染图像106，以满足时序要求和减少处理资源要求。在至 少一个实施例中，该低分辨率渲染图像106可以使用升尺度器(upscaler) 108进行处理，以生成升尺度的图像110，该升尺度的图像110以等于(或 至少接近)目标输出分辨率的分辨率表示低分辨率渲染图像106的内容。
在至少一个实施例中，升尺度系统108(可采用服务、系统、模块或 设备的形式)可用于放大视频或动画序列的各个帧。在至少一个实施例中， 要执行的放大量可取决于渲染图像的初始分辨率和显示器的目标分辨率， 例如从1080p到4k分辨率。在至少一个实施例中，可作为上采样处理的一 部分执行附加处理，如可包括抗锯齿和时间平滑。在至少一个实施例中， 可以利用适当的重建滤波器，例如可以包括高斯滤波器。在至少一个实施 例中，上采样处理可考虑可基于每帧应用的亚像素抖动。
在至少一个实施例中，深度学习可用于推断序列的这些上采样的视频 帧。在至少一个实施例中，时间重构可用于以组合方式提供抗锯齿和超分 辨率。在至少一个实施例中，来自相应视频帧序列的信息可用于推断更高 质量的上采样图像。在至少一个实施例中，可以使用基于不需要从数据学 习的渲染管道的先验知识的一个或更多个启发式。在至少一个实施例中， 这可以包括抖动感知上采样和以上采样分辨率的累积采样。在至少一个实 施例中，可以将该先前处理数据连同当前输入视频帧和先前推断帧一起提 供作为包括至少一个神经网络的升尺度器108的输入，以便推断出比仅由 上采样算法产生的更高质量的上采样图像110。在至少一个实施例中，该 上采样基本上移动抖动和每帧采样，以便它们与可能具有更高分辨率的历 史缓冲器对齐。
在至少一个实施例中，可将该升尺度的图像110提供为神经网络112 的输入，以确定一个或更多个混合因子或混合权重。在至少一个实施例中， 该神经网络还可以确定在重构当前图像或将当前图像与先前图像混合时要 应用的至少一些滤波。在至少一个实施例中，然后可以将该信息与该升尺 度的图像110一起提供给将与该序列的至少一个先前图像混合的混合组件 114。在至少一个实施例中，当前图像与序列的先前(或历史)图像的这种混合可有助于在时间上收敛到漂亮、清晰、高分辨率的输出图像116，该 输出图像116随后可被提供用于经由显示器120或其他此类呈现机制来呈 现。在至少一个实施例中，还可以将该高分辨率输出图像116的副本存储 到历史缓冲器118或其它这样的存储位置，以便与该序列中随后生成的图 像混合。在至少一个实施例中，这样的过程可以利用深度学习以比实际渲 染分辨率高出数倍(例如，2x、4X或8x)的分辨率重建用于实时渲染的 图像，并且重建图像质量在细节、时间稳定性以及没有诸如重影或延迟这 样的一般伪影方面，至少与本机分辨率渲染相当。在至少一个实施例中， 可以使用张量核来加速重建速度，并且使用如本文所述的方法可以使该渲 染过程更有效地进行采样，从而导致各种应用的每秒帧数显著增加。
在至少一个实施例中，这种基于深度学习的方法可用于以高于渲染引 擎产生的实际渲染分辨率的分辨率(例如，超分辨率)重建用于实时渲染 的图像。在至少一个实施例中，至少在细节、时间稳定性和没有诸如重影 或延迟之类的一般伪影方面，所得到的重建图像质量可以与本机分辨率渲 染的质量相当，甚至超过本机分辨率渲染的质量。在至少一个实施例中， 可以使用张量核来加速该重建速度。在至少一个实施例中，这种方法可以 使渲染过程更加有效，从而导致各种应用的可能帧速率显著增加。
在至少一个实施例中，可以使用一组训练数据来训练诸如网络112之 类的神经网络。在至少一个实施例中，训练模块206可利用该训练数据202 训练所选的神经网络208，如图2的系统概述200所示。在至少一个实施 例中，该训练数据202可以包括具有较低分辨率的图像，例如可以是渲染 器的本机输出分辨率，以及具有至少一个较高分辨率并使用每个像素的多 个样本重建的图像，例如目标或指定的输出分辨率。在至少一个实施例中， 该训练数据还将包括场景的图像序列204。在至少一个实施例中，如上文 所述，该场景的各个图像可以具有为诸如时间平滑的目的而累积的像素数 据。在至少一个实施例中，当序列的每个帧被提供为输入时，该历史数据 可以包括在已经针对该序列接收的那些帧上累积的历史像素数据。在至少 一个实施例中，可以对每个接收帧执行反向传播，以便计算用于训练该网 络的损失函数的梯度。在至少一个实施例中，该梯度可用于调整该网络的 一个或更多个权重或参数210。在至少一个实施例中，可以确定穿过神经 网络208的给定通道的损失，以用于调整一个或更多个网络参数。如果此 确定的损失高于最大可接受损失阈值，未达到预定义的历元计数，或者未 满足另一个此类结束标准，则此过程可使用另一通道和更多训练数据继续 进行。在至少一个实施例中，该过程可以继续直到满足结束标准并且获得用于推断的网络权重或参数210的最终集合。
在至少一个实施例中，当该梯度的计算通过该网络向后进行时，来自 一层的梯度的部分计算再次用来计算前一层的梯度。在至少一个实施例中， 为序列中的每个图像帧保留该信息可能需要大量的存储器，并且可能由于 例如GPU存储器中的物理限制而限制可以在序列中处理的帧的数量。在至 少一个实施例中，利用较短的图像序列进行训练可允许在存储器中处理整 个序列，但可能导致将不期望的偏差引入该网络。
在至少一个实施例中，可以使用更长的图像序列(例如，32或64个 图像帧而不是8个图像帧)来训练网络208，以增加该网络跨多个帧重用 信息的能力。在至少一个实施例中，这可以使得该网络能够通过更好地理 解整个序列上的时间行为来改进图像重建的时间一致性。在至少一个实施 例中，可以在整个长序列上执行反向传播，以便允许该神经网络利用该序 列中的所有帧来重建每个图像。在至少一个实施例中，该反向传播可以在 整个序列上执行，但不针对该序列的每个图像帧执行。在至少一个实施例 中，可以替代地仅对序列的帧子集执行反向传播。在至少一个实施例中， 序列中用于反向传播的帧的数目、百分比或分数可以是可用存储器的量和 正在分析的图像的大小的因子。在至少一个实施例中，这可以包括对通过 序列接收的每第四或第八帧执行反向传播，但不限于此。在至少一个实施 例中，对于初始的几个帧，可以不发生反向传播，其中积累了很少的历史 数据。在至少一个实施例中，反向传播仍然可以发生，但是具有较低的标 度损失或权重。在至少一个实施例中，将该损失设置为零可以有效地导致 对于这些初始帧不发生反向传播。在至少一个实施例中，为序列的所有图 像帧保留状态信息，但是将仅对该序列的帧子集执行反向传播。在至少一 个实施例中，这使得能够使用长序列训练网络而不消耗所有可用存储器。 在至少一个实施例中，用于反向传播的帧子集不应太小，因为这可能导致 该训练过程中的低效。
在至少一个实施例中，针对在对实时数据进行实时推理时输入的数据 类型对神经网络进行训练。在至少一个实施例中，这些序列，例如用于游 戏会话的图像序列，可以在历史上具有数百帧，并且在至少一些实例中可 以在长度上没有限制。在至少一个实施例中，在更长序列上训练的能力将 防止该网络的非预期偏差，并且可以使该网络能够使用更类似于将在推理 时实际接收的数据的数据来训练，这可以提高推理时结果的质量。在至少一个实施例中，对于图像将表示大量运动的数据来说，这可能更为重要， 并且能够使用历史数据的可能性可能显著降低。
在至少一个实施例中，可以执行用于训练网络的过程。在至少一个实 施例中，获得一个或更多个图像序列作为训练集的一部分，其中这些序列 可以包括一个或更多个分辨率的图像。在至少一个实施例中，可以提供图 像序列作为训练神经网络的输入。在至少一个实施例中，该神经网络可以 累积通过该网络处理的所有帧的历史数据。在至少一个实施例中，可以在 训练期间仅对来自当前序列的图像子集执行反向传播。在至少一个实施例中，这允许在不超过可用存储器的情况下利用来自长序列的所有状态信息。
在至少一个实施例中，可以通过仅利用序列中每个图像的一部分来另 外或替代地保存存储器，这也可以允许使用更长的序列进行训练。在至少 一个实施例中，这可涉及将序列的每个图像裁剪成更小的大小，其需要更 少的存储器来进行存储。在至少一个实施例中，可以期望最小化要为每个 图像存储的图像数据量，以便允许更长的序列。在至少一个实施例中，要 执行的裁剪量可以与需要保留足够的数据以提供足够的训练数据相平衡，并防止像素从该训练裁剪中投影出来。在至少一个实施例中，序列可以表 示动态对象和相机运动，使得小裁剪区域可以导致序列中来自先前帧的许 多像素在扭曲之后位于该裁剪区域之外。在至少一个实施例中，裁剪方法 因此可以尝试在裁剪区域中提供足够数量的数据，以允许尽可能多的历史 数据被重用，同时仍然允许使用更长的图像序列进行训练。
在至少一个实施例中，可以为将在帧之间保留足够数量数据的图像序 列确定裁剪尺寸。在至少一个实施例中，可以例如随机地或根据确定的选 择算法来选择该序列中该裁剪区域的位置。在至少一个实施例中，可以至 少部分地基于序列中的平均移动量来确定裁剪区域的大小，其中平均移动 量可以是大约20到30像素的数量级。在至少一个实施例中，可以选择尺 寸至少为数百像素的裁剪区域，使得像素不太可能在该序列中的少量帧上移出裁剪区域。在至少一个实施例中，该裁剪区域的大小可以动态地或经 验地确定，并且可以由用户或应用程序配置。在至少一个实施例中，要执 行的裁剪量还可以至少部分地取决于要执行的反向传播的大小，其可以影 响可用的存储器。
在至少一个实施例中，可以如图3所示执行用于训练网络的过程300。 在至少一个实施例中，获得302包括一个或更多个图像序列的训练数据集。 在至少一个实施例中，可以提供304选择的图像序列作为训练神经网络的 输入。在至少一个实施例中，可针对该序列确定306裁剪区域的大小。在 至少一个实施例中，可以选择308该序列的图像中该裁剪区域的位置，例 如通过随机选择。在至少一个实施例中，随后可使用310该裁剪序列以用 于训练该神经网络。在至少一个实施例中，裁剪这些图像减少了所需的内 存量，从而允许使用更长的图像序列。在至少一个实施例中，可以使用确 定的损失函数来确定312该网络的损失。在至少一个实施例中，如果确定 314该网络未收敛，或者未满足另一个终端标准(例如，通过该网络的最 大通道数)，则可以调整相关网络参数或权重，并且该过程可以继续。在至少一个实施例中，如果该网络已收敛或已满足结束标准，则可提供316 这些当前网络参数以用于对实时数据的推断时间使用。
在至少一个实施例中，用于训练这样的网络的损失函数可以包括多个 项，可以包括空间损失项和时间损失项。在至少一个实施例中，通过仅基 于该帧将输出图像与参考图像进行比较来计算空间损失，而时间损失考虑 在序列上累积的历史图像数据。在至少一个实施例中，可以对这些项进行 加权，以平衡这些项中的每一项对总体损失值的影响。在至少一个实施例 中，可以从用于训练的一组参考图像计算诸如模糊和阴影变化之类的变化。在至少一个实施例中，这些变化随后可用于在训练期间在这些区域中不同 地缩放这些时间和空间损失项。在至少一个实施例中，根据确定的比例因 子或权重，具有模糊或阴影变化的区域可以具有更小的时间损失和更高的 空间损失。在至少一个实施例中，这可以改善诸如时间稳定性和重影的存 在等因素。在至少一个实施例中，该加权可以包括这些时间和空间分量的 每像素加权。在至少一个实施例中，可以使用一个或更多个启发式来计算 这些权重，这可能与已经处理的序列的多个帧有关。在至少一个实施例中， 可以使用启发式来识别每个帧中要可以信任的区域，这有助于识别相对空 间组件更应该被信任的时间组件区域，反之亦然。在至少一个实施例中， 相对于非加权损失函数，该加权可有助于提高总体稳定性。在至少一个实 施例中，可以使用方差掩模来识别这些区域，其中可以使用诸如方差箝位 之类的过程来确定该掩模。
在至少一个实施例中，可以如图4所示执行用于训练网络的过程400。
在至少一个实施例中，获得402包括一个或更多个图像序列的训练数据集。 在至少一个实施例中，训练数据序列的一个或更多个图像在训练过程中由 网络处理404。在至少一个实施例中，为该训练过程计算406空间损失和 时间损失。在至少一个实施例中，该序列中的变化可用于确定408不同图 像区域的方差量，其中该方差可用于生成方差掩模。在至少一个实施例中， 这些方差量可用于计算410损失函数的空间和时间损失项的每一像素权重。 在至少一个实施例中，可以使用该损失函数来计算412该网络的损失。在 至少一个实施例中，至少部分基于几何不一致检测的启发式可用于计算该 损失项中的权重。在至少一个实施例中，如果确定414该网络未收敛，或 者未满足另一个终端标准(例如，通过该网络的最大通道数)，则可以调 整相关网络参数或权重，并且该过程可以继续。在至少一个实施例中，如 果该网络已收敛或已满足结束标准，则可提供416这些当前网络参数以用 于对实时数据的推断时间使用。
在至少一个实施例中，还可以基于序列中给定图像的位置来调整权重。 在至少一个实施例中，这可以包括对序列中的初始帧数使用小的损失权重。
在至少一个实施例中，小损失权重可用于这些初始帧，其中没有足够的样 本来累积高质量的时间图像数据，然后，这可以进一步鼓励该网络临时累 积额外数据，并关注在该网络已经看到序列中至少最少数量(例如，8)帧 之后确定的稳态信息。在至少一个实施例中，初始帧数的损失随后可以显 著地被降权，以便该训练更侧重于稳态损失。在至少一个实施例中，所有 初始帧都可以以类似的量进行降权，而在至少一个实施例中，当第一帧的 降权大于第二帧时，可以应用加权曲线，依此类推。
在至少一个实施例中，这种方法可以帮助提高为实时渲染的时间重建 而训练的网络的质量。在至少一个实施例中，这样的网络可以有利地用于 超采样或超分辨率上采样，并且可以辅助用于光线跟踪的图像去噪。在至 少一个实施例中，这样的处理还可以有助于序列的图像之间的插值。
在至少一个实施例中，预训练的神经网络可用于使用低分辨率图像序 列作为输入重建高分辨率图像。在至少一个实施例中，多个低分辨率渲染 图像被临时累积以重建具有可与本机分辨率渲染相匹敌的完整细节的高分 辨率图像。在至少一个实施例中，为了获得高分辨率渲染的全部细节，这 些低分辨率样本将被累积在正确的位置。在至少一个实施例中，可以计算 一组混合权重以实现高分辨率下的正确累积。在至少一个实施例中，这些权重可以至少部分地基于较低分辨率渲染图像中的原始样本位置。
在至少一个实施例中，客户端设备502可以使用客户端设备502上的 内容应用504的组件和本地存储在该客户机设备上的数据为会话(例如游 戏会话或视频观看会话)生成该内容。在至少一个实施例中，在内容服务 器520上执行的内容应用524(例如，游戏或流媒体应用)可以发起与至 少客户端设备502相关联的会话，这可以利用会话管理器和存储在用户数 据库534中的用户数据，并且可以使得内容532由内容管理器526确定并 使用渲染引擎528渲染(如果对于这种类型的内容或平台需要)，并且使 用适当的传输管理器522将内容532发送到客户端设备502，以通过下载、 流式传输或另一这样的传输信道发送。在至少一个实施例中，接收该内容 的客户端设备502可以将该内容提供给相应的内容应用504，该内容应用 504还可以或可选地包括渲染引擎510，用于渲染该内容中的至少一些内容 以便经由客户端设备502呈现，例如通过显示器506显示的视频内容，以 及通过至少一个音频播放设备508，例如扬声器或耳机，播放的音频，例 如声音和音乐。在至少一个实施例中，该内容中的至少一部分可能已经存 储在客户端设备502上、渲染在客户端设备502上或可供客户端设备502 访问，使得至少该部分内容不需要通过网络540进行传输，例如该内容可能先前已下载或存储在硬盘或光盘上。在至少一个实施例中，诸如数据流 的传输机制可用于将该内容从服务器520或内容数据库534传输到客户端 设备502。在至少一个实施例中，该内容的至少一部分可以从另一个源获 得或流式传输，例如第三方内容服务550，该第三方内容服务550还可以 包括用于生成或提供内容的内容应用552。在至少一个实施例中，可以使 用多个计算设备或一个或更多个计算设备内的多个处理器(例如，可以包 括CPU和GPU的组合)来执行该功能的部分。
在至少一个实施例中，内容应用524包括内容管理器526，该内容管 理器526可以在将该内容发送到客户端设备502之前确定或分析内容。在 至少一个实施例中，内容管理器526还可以包括或使用能够生成、修改或 增强要提供的内容的其他组件。在至少一个实施例中，这可以包括渲染引 擎528，用于以第一分辨率渲染内容，例如别名内容。在至少一个实施例 中，上采样或缩放组件530可以以不同的分辨率(更高或更低)生成该图 像的至少一个附加版本，并且可以执行至少一些处理，例如抗锯齿。在至 少一个实施例中，可包括至少一个神经网络的混合组件532可针对一个或 更多个先前图像对这些图像中的一个或更多个执行混合，如本文所述。在 至少一个实施例中，内容管理器526随后可以选择适当分辨率的图像或视 频帧以发送到客户端设备502。在至少一个实施例中，客户端设备502上的内容应用504还可以包括诸如渲染引擎510、上采样模块512和混合模 块514之类的组件，使得可以另外或替代地在客户端设备502上执行该功 能的任何或全部。在至少一个实施例中，第三方内容服务系统550上的内 容应用552还可以包括这样的功能。在至少一个实施例中，执行该功能中 的至少一些的位置可以是可配置的，或者可以取决于诸如客户端设备502 的类型或具有适当带宽的网络连接的可用性等因素。在至少一个实施例中， 上采样模块530或混合模块532可包括用于执行或协助该功能的一个或更 多个神经网络，其中这些神经网络(或至少用于这些网络的网络参数)可 由内容服务器520或第三方系统550提供。在至少一个实施例中，用于内 容生成的系统可以在一个或更多个位置中包括硬件和软件的任何适当组合。 在至少一个实施例中，还可以向其他客户端设备560提供或使生成的一个 或更多个分辨率的图像或视频内容可用，例如用于从存储该图像或视频内 容的副本的媒体源下载或流式传输。在至少一个实施例中，这可以包括为 多人游戏发送游戏内容的图像，其中不同的客户端设备可以以不同的分辨 率显示该内容，包括一个或更多个超分辨率。
推理和训练逻辑
图6A示出了用于执行与一个或更多个实施例相关联的推理和/或训练 操作的推理和/或训练逻辑615。下面结合图6A和/或图6B提供关于推理 和/或训练逻辑615的细节。
在至少一个实施例中，推理和/或训练逻辑615可以包括但不限于代码 和/或数据存储601，用于存储前向和/或输出权重和/或输入/输出数据，和/ 或在一个或更多个实施例的方面中配置被训练为和/或用于推理的神经网 络的神经元或层的其他参数。在至少一个实施例中，训练逻辑615可以包 括或耦合到用于存储图形代码或其他软件以控制时序和/或顺序的代码和/ 或数据存储601，其中权重和/或其他参数信息被加载以配置逻辑，包括整 数和/或浮点单元(统称为算术逻辑单元(ALU))。在至少一个实施例中， 代码(诸如图代码)基于该代码所对应的神经网络的架构将权重或其他参 数信息加载到处理器ALU中。在至少一个实施例中，代码和/或数据存储 601存储在使用一个或更多个实施例的方面训练和/或推理期间的输入/输 出数据和/或权重参数的前向传播期间结合一个或更多个实施例训练或使 用的神经网络的每个层的权重参数和/或输入/输出数据。在至少一个实施例 中，代码和/或数据存储601的任何部分都可以包括在其他片上或片外数据 存储内，包括处理器的L1、L2或L3高速缓存或系统存储器。
在至少一个实施例中，代码和/或数据存储601的任何部分可以在一个 或更多个处理器或其他硬件逻辑设备或电路的内部或外部。在至少一个实 施例中，代码和/或数据存储601可以是高速缓存存储器、动态随机可寻址 存储器(“DRAM”)、静态随机可寻址存储器(“SRAM”)、非易失 性存储器(例如闪存)或其他存储。在至少一个实施例中，对代码和/或数 据存储601是在处理器的内部还是外部的选择，例如，或者由DRAM、 SRAM、闪存或某种其他存储类型组成，可以取决于存储片上与片外的可 用存储空间，正在执行训练和/或推理功能的延迟要求，在神经网络的推理 和/或训练中使用的数据的批大小或这些因素的某种组合。
在至少一个实施例中，推理和/或训练逻辑615可以包括但不限于代码 和/或数据存储605，用于存储与在一个或更多个实施例的方面中被训练为 和/或用于推理的神经网络的神经元或层相对应的反向和/或输出权重和/或 输入/输出数据。在至少一个实施例中，在使用一个或更多个实施例的方面 训练和/或推理期间，代码和/或数据存储605存储在输入/输出数据和/或权 重参数的反向传播期间结合一个或更多个实施例训练或使用的神经网络的 每个层的权重参数和/或输入/输出数据。在至少一个实施例中，训练逻辑 615可以包括或耦合到用于存储图代码或其他软件以控制时序和/或顺序的 代码和/或数据存储605，其中权重和/或其他参数信息被加载以配置逻辑， 该逻辑包括整数和/或浮点单元(统称为算术逻辑单元(ALU))。在至少 一个实施例中，代码(诸如图代码)基于该代码所对应的神经网络的架构 将权重或其他参数信息加载到处理器ALU中。在至少一个实施例中，代码 和/或数据存储605的任何部分可以与其他片上或片外数据存储一起包括， 包括处理器的L1、L2或L3高速缓存或系统存储器。在至少一个实施例中， 代码和/或数据存储605的任何部分可以在一个或更多个处理器或其他硬件 逻辑设备或电路上的内部或外部。在至少一个实施例中，代码和/或数据存 储605可以是高速缓存存储器、DRAM、SRAM、非易失性存储器(例如 闪存)或其他存储。在至少一个实施例中，代码和/或数据存储605是在处 理器的内部还是外部的选择，例如，是由DRAM、SRAM、闪存还是其他 某种存储类型组成，取决于片上与片外的可用存储，正在执行的训练和/ 或推理功能的延迟要求，在神经网络的推理和/或训练中使用的数据的批大 小或这些因素的某种组合。
在至少一个实施例中，代码和/或数据存储601以及代码和/或数据存 储605可以是分开的存储结构。在至少一个实施例中，代码和/或数据存储 601以及代码和/或数据存储605可以是相同的存储结构。在至少一个实施 例中，代码和/或数据存储601以及代码和/或数据存储605可以部分是相同 的存储结构而部分是分开的存储结构。在至少一个实施例中，代码和/或数 据存储601以及代码和/或数据存储605的任何部分可以与其他片上或片外 数据存储包括在一起，包括处理器的L1、L2或L3高速缓存或系统存储器。
在至少一个实施例中，推理和/或训练逻辑615可以包括但不限于一个 或更多个算术逻辑单元(“ALU”)610(包括整数和/或浮点单元)，用 于至少部分地基于训练和/或推理代码(例如，图代码)或由其指示来执行 逻辑和/或数学运算，其结果可能会产生存储在激活存储620中的激活(例 如，来自神经网络内部的层或神经元的输出值)，其是存储在代码和/或数 据存储601和/或代码和/或数据存储605中的输入/输出和/或权重参数数据 的函数。在至少一个实施例中，激活响应于执行指令或其他代码，根据由 ALU 610执行的线性代数和/或基于矩阵的数学生成在激活存储620中存储 的激活，其中存储在代码和/或数据存储605中和/或代码和/或数据存储601 中的权重值用作操作数以及其他值，例如偏置值、梯度信息、动量值或其 他参数或超参数，可以将任何或所有这些存储在代码和/或数据存储605或 代码和/或数据存储601或其他片上或片外存储中。
在至少一个实施例中，一个或更多个处理器或其他硬件逻辑设备或电 路中包括一个或更多个ALU 610，而在另一实施例中，一个或更多个ALU 610可以在处理器或其他硬件逻辑设备或使用它们(例如协处理器)的电 路外。在至少一个实施例中，可以将一个或更多个ALU 610包括在处理器 的执行单元之内，或者以其他方式包括在由处理器的执行单元可访问的 ALU库(bank)中，该处理器的执行单元可以在同一处理器内或者分布在 不同类型的不同处理器之间(例如，中央处理单元、图形处理单元、固定 功能单元等)。在至少一个实施例中，代码和/或数据存储601、代码和/ 或数据存储605以及激活存储620可以在相同处理器或其他硬件逻辑设备 或电路上，而在另一实施例中，它们可以在不同的处理器或其他硬件逻辑 设备或电路中，或在相同和不同处理器或其他硬件逻辑设备或电路的某种 组合中。在至少一个实施例中，激活存储620的任何部分可以与其他片上 或片外数据存储包括在一起，包括处理器的L1、L2或L3高速缓存或系统 存储器。此外，推理和/或训练代码可以与处理器或其他硬件逻辑或电路可 访问的其他代码一起存储，并可以使用处理器的提取、解码、调度、执行、 退出和/或其他逻辑电路来提取和/或处理。
在至少一个实施例中，激活存储620可以是高速缓存存储器、DRAM、 SRAM、非易失性存储器(例如，闪存)或其他存储。在至少一个实施例 中，激活存储620可以完全地或部分地在一个或更多个处理器或其他逻辑 电路内部或外部。在至少一个实施例中，可以根据片上与片外的可用存储、 执行训练和/或推理功能的延迟要求、在推理和/或训练神经网络中使用的数 据的批大小或这些因素的某种组合，选择激活存储620是在处理器的内部 还是外部，例如，或者包含DRAM、SRAM、闪存或其他存储类型。在至 少一个实施例中，图6A中所示的推理和/或训练逻辑615可以与专用集成 电路(“ASIC”)结合使用，例如来自Google的
处理单元、 来自GraphcoreTM的推理处理单元(IPU)或来自Intel公司的
(例 如“Lake Crest”)处理器。在至少一个实施例中，图6A所示的推理和/ 或训练逻辑615可与中央处理单元(“CPU”)硬件、图形处理单元(“GPU”) 硬件或其他硬件(例如现场可编程门阵列(“FPGA”))结合使用。
图6B示出了根据至少一个实施例的推理和/或训练逻辑615。在至少 一个实施例中，推理和/或训练逻辑615可以包括但不限于硬件逻辑，其中 计算资源被专用或以其他方式排他地连同对应于神经网络内的一层或更多 层神经元的权重值或其他信息一起使用。在至少一个实施例中，图6B中 所示的推理和/或训练逻辑615可以与专用集成电路(ASIC)结合使用，例 如来自Google的
处理单元，来自GraphcoreTM的推理处理单元(IPU)或来自Intel公司的
(例如“Lake Crest”)处理器。在 至少一个实施例中，图6B中所示的推理和/或训练逻辑615可以与中央处 理单元(CPU)硬件、图形处理单元(GPU)硬件或其他硬件(例如现场 可编程门阵列(FPGA))结合使用。在至少一个实施例中，推理和/或训 练逻辑615包括但不限于代码和/或数据存储601以及代码和/或数据存储605，其可以用于存储代码(例如，图代码)、权重值和/或其他信息，包 括偏置值、梯度信息、动量值和/或其他参数或超参数信息。在图6B中所 示的至少一个实施例中，代码和/或数据存储601以及代码和/或数据存储 605中的每一个都分别与专用计算资源(例如计算硬件602和计算硬件606) 相关联。在至少一个实施例中，计算硬件602和计算硬件606中的每一个 包括一个或更多个ALU，这些ALU仅分别对存储在代码和/或数据存储601 和代码和/或数据存储605中的信息执行数学函数(例如线性代数函数)， 执行函数的结果被存储在激活存储620中。
在至少一个实施例中，代码和/或数据存储601和605以及相应的计算 硬件602和606中的每一个分别对应于神经网络的不同层，使得从代码和/ 或数据存储601和计算硬件602的一个“存储/计算对601/602”得到的激 活提供作为代码和/或数据存储605和计算硬件606的下一个“存储/计算对 605/606”的输入，以便反映神经网络的概念组织。在至少一个实施例中， 每个存储/计算对601/602和605/606可以对应于一个以上的神经网络层。 在至少一个实施例中，在推理和/或训练逻辑615中可以包括在存储计算对 601/602和605/606之后或与之并行的附加存储/计算对(未示出)。
数据中心
图7示出了可以使用至少一个实施例的示例数据中心700。在至少一 个实施例中，数据中心700包括数据中心基础设施层710、框架层720、软 件层730和应用程序层740。
在至少一个实施例中，如图7所示，数据中心基础设施层710可以包 括资源协调器712、分组计算资源714和节点计算资源(“节点C.R.”) 716(1)-716(N)，其中“N”代表正整数。在至少一个实施例中，节点 C.R.716(1)-716(N)可以包括但不限于任何数量的中央处理单元(“CPU”) 或其他处理器(包括加速器、现场可编程门阵列(FPGA)、图形处理器等)，存储器设备(例如动态只读存储器)、存储设备(例如，固态硬盘或磁盘 驱动器)，网络输入/输出(“NW I/O”)设备，网络交换机，虚拟机(“VM”)， 电源模块和冷却模块等。在至少一个实施例中，节点C.R.716(1)-716(N) 中的一个或更多个节点C.R.可以是具有一个或更多个上述计算资源的服务 器。
在至少一个实施例中，分组计算资源714可以包括容纳在一个或更多 个机架内的节点C.R.的单独分组(未示出)，或者容纳在各个地理位置的 数据中心内的许多机架(也未示出)。分组的计算资源714内的节点C.R. 的单独分组可以包括可以被配置或分配为支持一个或更多个工作负载的分 组的计算、网络、存储器或存储资源。在至少一个实施例中，可以将包括 CPU或处理器的几个节点C.R.分组在一个或更多个机架内，以提供计算资 源来支持一个或更多个工作负载。在至少一个实施例中，一个或更多个机 架还可以包括任何数量的电源模块、冷却模块和网络交换机，以任意组合。
在至少一个实施例中，资源协调器712可以配置或以其他方式控制一 个或更多个节点C.R.716(1)-716(N)和/或分组的计算资源714。在至 少一个实施例中，资源协调器712可以包括用于数据中心700的软件设计 基础结构(“SDI”)管理实体。在至少一个实施例中，资源协调器可以 包括硬件、软件或其某种组合。
在至少一个实施例中，如图7所示，框架层720包括作业调度器722、 配置管理器724、资源管理器726和分布式文件系统728。在至少一个实施 例中，框架层720可以包括支持软件层730的软件732和/或应用程序层740 的一个或更多个应用程序742的框架。在至少一个实施例中，软件732或 应用程序742可以分别包括基于Web的服务软件或应用程序，例如由 Amazon Web Services，Google Cloud和Microsoft Azure提供的服务或应用 程序。在至少一个实施例中，框架层720可以是但不限于一种免费和开放 源软件网络应用程序框架，例如可以利用分布式文件系统728来进行大范 围数据处理(例如“大数据”)的ApacheSparkTM(以下称为“Spark”)。 在至少一个实施例中，作业调度器732可以包括Spark驱动器，以促进对 数据中心700的各个层所支持的工作负载进行调度。在至少一个实施例中，配置管理器724可以能够配置不同的层，例如软件层730和包括Spark和 用于支持大规模数据处理的分布式文件系统728的框架层720。在至少一 个实施例中，资源管理器726能够管理映射到或分配用于支持分布式文件 系统728和作业调度器722的集群或分组计算资源。在至少一个实施例中， 集群或分组计算资源可以包括数据中心基础设施层710上的分组的计算资 源714。在至少一个实施例中，资源管理器726可以与资源协调器712协 调以管理这些映射的或分配的计算资源。
在至少一个实施例中，包括在软件层730中的软件732可以包括由节 点C.R.716(1)-716(N)的至少一部分，分组的计算资源714和/或框架 层720的分布式文件系统728使用的软件。一种或更多种类型的软件可以 包括但不限于Internet网页搜索软件、电子邮件病毒扫描软件、数据库软 件和流视频内容软件。
在至少一个实施例中，应用程序层740中包括的一个或更多个应用程 序742可以包括由节点C.R.716(1)-716(N)的至少一部分、分组计算 资源714和/或框架层720的分布式文件系统728使用的一种或更多种类型 的应用程序。一种或更多种类型的应用程序可以包括但不限于任何数量的 基因组学应用程序、认知计算、和机器学习应用程序，包括训练或推理软 件，机器学习框架软件(例如PyTorch、TensorFlow、Caffe等)或其他与 一个或更多个实施例结合使用的机器学习应用程序。
在至少一个实施例中，配置管理器724、资源管理器726和资源协调 器712中的任何一个可以基于以任何技术上可行的方式获取的任何数量和 类型的数据来实现任何数量和类型的自我修改动作。在至少一个实施例中， 自我修改动作可以减轻数据中心700的数据中心操作员做出可能不好的配 置决定并且可以避免数据中心的未充分利用和/或执行差的部分。
在至少一个实施例中，数据中心700可以包括工具、服务、软件或其 他资源，以根据本文所述的一个或更多个实施例来训练一个或更多个机器 学习模型或者使用一个或更多个机器学习模型来预测或推理信息。例如， 在至少一个实施例中，可以通过使用上文关于数据中心700描述的软件和 计算资源，根据神经网络架构通过计算权重参数来训练机器学习模型。在 至少一个实施例中，通过使用通过本文所述的一种或更多种训练技术计算出的权重参数，可以使用上面与关于数据中心700所描述的资源，使用对 应于一个或更多个神经网络的经训练的机器学习模型来推理或预测信息。
在至少一个实施例中，数据中心可以使用CPU、专用集成电路(ASIC)、 GPU、FPGA或其他硬件来使用上述资源来执行训练和/或推理。此外，上 述的一个或更多个软件和/或硬件资源可以配置成一种服务，以允许用户训 练或执行信息推理，例如图像识别、语音识别或其他人工智能服务。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图7的 系统中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数 和/或体系架构、或者本文所述的神经网络用例计算的权重参数推理或预测 操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
计算机系统
图8是示出根据至少一个实施例示例性计算机系统的框图，该示例性 计算机系统可以是具有互连的设备和组件的系统，片上系统(SOC)或它 们的某种形成有处理器的组合，该处理器可以包括执行单元以执行指令。 在至少一个实施例中，根据本公开，例如本文所述的实施例，计算机系统 800可以包括但不限于组件，例如处理器802，其执行单元包括逻辑以执行 用于过程数据的算法。在至少一个实施例中，计算机系统800可以包括处 理器，例如可从加利福尼亚圣塔克拉拉的英特尔公司(Intel Corporation of Santa Clara,California)获得的
处理器家族、XeonTM、
XScaleTM和/或StrongARMTM，
CoreTM或
NervanaTM微处理 器，尽管也可以使用其他系统(包括具有其他微处理器的PC、工程工作站、 机顶盒等)。在至少一个实施例中，计算机系统800可以执行可从华盛顿 州雷蒙德市的微软公司(Microsoft Corporation of Redmond,Wash.)获得的WINDOWS操作系统版本，尽管其他操作系统(例如UNIX和Linux)、 嵌入式软件和/或图形用户界面也可以使用。
实施例可以用在其他设备中，例如手持设备和嵌入式应用程序。手持 设备的一些示例包括蜂窝电话、互联网协议(Internet Protocol)设备、数 码相机、个人数字助理(“PDA”)和手持PC。在至少一个实施例中，嵌入 式应用程序可以包括微控制器、数字信号处理器(“DSP”)、片上系统、 网络计算机(“NetPC”)、机顶盒、网络集线器、广域网(“WAN”)交换机，或根据至少一个实施例可以执行一个或更多个指令的任何其他系统。
在至少一个实施例中，计算机系统800可包括但不限于处理器802， 该处理器802可包括但不限于一个或更多个执行单元808，以根据本文描 述的技术执行机器学习模型训练和/或推理。在至少一个实施例中，计算机 系统800是单处理器台式机或服务器系统，但是在另一实施例中，计算机 系统800可以是多处理器系统。在至少一个实施例中，处理器802可以包 括但不限于复杂指令集计算机(“CISC”)微处理器、精简指令集计算 (“RISC”)微处理器、超长指令字(“VLIW”)微处理器、实现指令集组 合的处理器，或任何其他处理器设备，例如数字信号处理器。在至少一个 实施例中，处理器802可以耦合到处理器总线810，该处理器总线810可 以在处理器802与计算机系统800中的其他组件之间传输数据信号。
在至少一个实施例中，处理器802可以包括但不限于1级(“L1”)内 部高速缓存存储器(“cache”)804。在至少一个实施例中，处理器802可 以具有单个内部高速缓存或多级内部缓存。在至少一个实施例中，高速缓 存存储器可以驻留在处理器802的外部。根据特定的实现和需求，其他实 施例也可以包括内部和外部高速缓存的组合。在至少一个实施例中，寄存 器文件806可以在各种寄存器中存储不同类型的数据，包括但不限于整数 寄存器、浮点寄存器、状态寄存器和指令指针寄存器。
在至少一个实施例中，包括但不限于执行整数和浮点运算的逻辑的执 行单元808，其也位于处理器802中。在至少一个实施例中，处理器802 还可以包括微码(“ucode”)只读存储器(“ROM”)，用于存储某些宏指令 的微代码。在至少一个实施例中，执行单元808可以包括用于处理封装指 令集809的逻辑。在至少一个实施例中，通过将打包指令集809包括在通 用处理器的指令集中，以及要执行指令的相关电路，可以使用通用处理器 802中的打包(packed)数据来执行许多多媒体应用程序使用的操作。在 一个或更多个实施例中，可以通过使用处理器的数据总线的全宽度来在封 装的数据上执行操作来加速和更有效地执行许多多媒体应用程序，这可能 不需要在该处理器的数据总线上传输较小的数据单元来一次执行一个数据 元素的一个或更多个操作。
在至少一个实施例中，执行单元808也可以用在微控制器、嵌入式处 理器、图形设备、DSP和其他类型的逻辑电路中。在至少一个实施例中， 计算机系统800可以包括但不限于存储器820。在至少一个实施例中，存 储器820可以实现为动态随机存取存储器(“DRAM”)设备、静态随机存 取存储器(“SRAM”)设备、闪存设备或其他存储器设备。在至少一个实 施例中，存储器820可以存储由处理器802可以执行的由数据信号表示的 指令819和/或数据821。
在至少一个实施例中，系统逻辑芯片可以耦合到处理器总线810和存 储器820。在至少一个实施例中，系统逻辑芯片可以包括但不限于存储器 控制器集线器(“MCH”)816，并且处理器802可以经由处理器总线810 与MCH 816通信。在至少一个实施例中，MCH 816可以提供到存储器820 的高带宽存储器路径818以用于指令和数据存储以及用于图形命令、数据 和纹理的存储。在至少一个实施例中，MCH 816可以在处理器802、存储 器820和计算机系统800中的其他组件之间启动数据信号，并且在处理器 总线810、存储器820和系统I/O接口822之间桥接数据信号。在至少一 个实施例中，系统逻辑芯片可以提供用于耦合到图形控制器的图形端口。 在至少一个实施例中，MCH 816可以通过高带宽存储器路径818耦合到存 储器820，并且图形/视频卡812可以通过加速图形端口(Accelerated Graphics Port)(“AGP”)互连814耦合到MCH 816。
在至少一个实施例中，计算机系统800可以使用系统I/O接口822， 其是将MCH 816耦合到I/O控制器集线器(“ICH”)830的专有集线器接 口总线。在至少一个实施例中，ICH830可以通过本地I/O总线提供与某些 I/O设备的直接连接。在至少一个实施例中，本地I/O总线可以包括但不限 于用于将外围设备连接到存储器820、芯片组和处理器802的高速I/O总 线。示例可以包括但不限于音频控制器829、固件集线器(“Flash BIOS”) 828、无线收发器826、数据存储824、包含用户输入和键盘接口825的传 统I/O控制器823、串行扩展端口827(例如通用串行总线(USB))和网 络控制器834。数据存储824可以包括硬盘驱动器、软盘驱动器、CD-ROM 设备、闪存设备或其他大容量存储设备。
在至少一个实施例中，图8示出了包括互连的硬件设备或“芯片”的系 统，而在其他实施例中，图8可以示出示例性片上系统(SoC)。在至少 一个实施例中，图8中示出的设备可以与专有互连、标准化互连(例如， PCIe)或其某种组合互连。在至少一个实施例中，计算机系统800的一个 或更多个组件使用计算快速链路(CXL)互连来互连。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图8的 系统中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数 和/或体系架构、或者本文所述的神经网络用例计算的权重参数推理或预测 操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图9是示出根据至少一个实施例的用于利用处理器910的电子设备 900的框图。在至少一个实施例中，电子设备900可以是，例如但不限于， 笔记本电脑、塔式服务器、机架服务器、刀片服务器、膝上型计算机、台 式机、平板电脑、移动设备、电话、嵌入式计算机或任何其他合适的电子 设备。
在至少一个实施例中，系统900可以包括但不限于通信地耦合到任何 合适数量或种类的组件、外围设备、模块或设备的处理器910。在至少一 个实施例中，处理器910使用总线或接口耦合，诸如I2C总线、系统管理 总线(“SMBus”)、低引脚数(LPC)总线、串行外围接口(“SPI”)、 高清音频(“HDA”)总线、串行高级技术附件(“SATA”)总线、通 用串行总线(“USB”)(1、2、3版等)或通用异步接收器/发送器(“UART”) 总线。在至少一个实施例中，图9示出了系统，该系统包括互连的硬件设 备或“芯片”，而在其他实施例中，图9可以示出示例性片上系统(SoC)。 在至少一个实施例中，图9中所示的设备可以与专有互连线、标准化互连 (例如，PCIe)或其某种组合互连。在至少一个实施例中，图9的一个或 更多个组件使用计算快速链路(CXL)互连线来互连。
在至少一个实施例中，图9可以包括显示器924、触摸屏925、触摸 板930、近场通信单元(“NFC”)945、传感器集线器940、热传感器946、 快速芯片组(“EC”)935、可信平台模块(“TPM”)938、BIOS/固件 /闪存(“BIOS，FW Flash”)922、DSP960、驱动器920(例如固态磁盘(“SSD”)或硬盘驱动器(“HDD”))、无线局域网单元(“WLAN”) 950、蓝牙单元952、无线广域网单元(“WWAN”)956、全球定位系统 (GPS)955、相机(“USB 3.0相机”)954(例如USB 3.0相机)和/或 以例如LPDDR3标准实现的低功耗双倍数据速率(“LPDDR”)存储器单 元(“LPDDR3”)915。这些组件可以各自以任何合适的方式实现。
在至少一个实施例中，其他组件可以通过本文所述的组件通信地耦合 到处理器910。在至少一个实施例中，加速度计941、环境光传感器(“ALS”) 942、罗盘943和陀螺仪944可以可通信地耦合到传感器集线器940。在至 少一个实施例中，热传感器939、风扇937、键盘936和触摸板930可以通 信地耦合到EC 935。在至少一个实施例中，扬声器963、耳机964和麦克 风(“mic”)965可以通信地耦合到音频单元(“音频编解码器和D类放 大器”)962，其又可以通信地耦合到DSP 960。在至少一个实施例中，音 频单元962可以包括例如但不限于音频编码器/解码器(“编解码器”)和 D类放大器。在至少一个实施例中，SIM卡(“SIM”)957可以通信地耦 合到WWAN单元956。在至少一个实施例中，组件(诸如WLAN单元950 和蓝牙单元952以及WWAN单元956)可以被实现为下一代形式因素 (NGFF)。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图9的 系统中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数 和/或体系架构、或者本文所述的神经网络用例计算的权重参数推理或预测 操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图10示出了根据至少一个实施例的计算机系统1000。在至少一个实 施例中，计算机系统1000配置为实现贯穿本公开描述的各种过程和方法。
在至少一个实施例中，计算机系统1000包括但不限于至少一个中央 处理单元(“CPU”)1002，该中央处理单元(“CPU”)1002连接到使 用任何合适协议实现的通信总线1010，诸如PCI(“外围设备互联”)、 外围组件互连Express(“PCI-Express”)、AGP(“加速图形端口”)、 超传输或任何其他总线或点对点通信协议。在至少一个实施例中，计算机 系统1000包括但不限于主存储器1004和控制逻辑(例如，实现为硬件、 软件或其组合)，并且数据可以采取随机存取存储器(“RAM”)的形式 存储在主存储器1004中。在至少一个实施例中，网络接口子系统(“网络 接口”)1022提供到其他计算设备和网络的接口，用于从计算机系统1000 接收数据并将数据传输到其他系统。
在至少一个实施例中，计算机系统1000在至少一个实施例中包括但 不限于输入设备1008、并行处理系统1012和显示设备1006，它们可以使 用常规的阴极射线管(“CRT”)、液晶显示器(“LCD”)、发光二极 管(“LED”)、等离子显示器或其他合适的显示技术实现。在至少一个 实施例中，从输入设备1008(诸如键盘、鼠标、触摸板、麦克风等)接收 用户输入。在至少一个实施例中，前述模块中的每一个可以位于单个半导 体平台上以形成处理系统。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图10 的系统中使用，用于至少部分地基于使用神经网络训练操作、神经网络函 数和/或体系架构、或者本文所述的神经网络用例计算的权重参数推理或预 测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播
图11示出了根据至少一个实施例的计算机系统1100。在至少一个实 施例中，计算机系统1100包括但不限于计算机1110和USB盘1120。在 至少一个实施例中，计算机1110可以包括但不限于任何数量和类型的处理 器(未示出)和存储器(未示出)。在至少一个实施例中，计算机1110 包括但不限于服务器、云实例、膝上型计算机和台式计算机。
在至少一个实施例中，USB盘1120包括但不限于处理单元1130、 USB接口1140和USB接口逻辑1150。在至少一个实施例中，处理单元 1130可以是任何指令执行系统、装置或能够执行指令的设备。在至少一个 实施例中，处理单元1130可以包括但不限于任何数量和类型的处理核心 (未示出)。在至少一个实施例中，处理核心1130包括专用集成电路(“ASIC”)，该专用集成电路被优化为执行与机器学习相关联的任何数 量和类型的操作。例如，在至少一个实施例中，处理核心1130是张量处理 单元(“TPC”)，其被优化以执行机器学习推理操作。在至少一个实施 例中，处理核心1130是视觉处理单元(“VPU”)，其被优化以执行机器 视觉和机器学习推理操作。
在至少一个实施例中，USB接口1140可以是任何类型的USB连接 器或USB插座。例如，在至少一个实施例中，USB接口1140是用于数据 和电源的USB 3.0Type-C插座。在至少一个实施例中，USB接口1140是 USB 3.0Type-A连接器。在至少一个实施例中，USB接口逻辑1150可以 包括使处理单元1130能够经由USB连接器1140与设备(例如计算机1110) 相连接的任何数量和类型的逻辑。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图11 的系统中使用，用于至少部分地基于使用神经网络训练操作、神经网络函 数和/或体系架构、或者本文所述的神经网络用例计算的权重参数推理或预 测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图12A示出了示例性架构，其中多个GPU 1210-1213通过高速链路 1240-1243(例如，总线/点对点互连等)通信地耦合到多个多核心处理器 1205-1206。在一个实施例中，高速链路1240-1243支持4GB/s、30GB/s、 80GB/s或更高的通信吞吐量。可以使用各种互连协议，包括但不限于PCIe 4.0或5.0以及NVLink 2.0。
此外，在一个实施例中，两个或更多个GPU 1210-1213通过高速链 路1229-1230互连，该高速链路可以使用与用于高速链路1240-1243的协 议/链路相同或不同的协议/链路来实现。类似地，两个或更多个多核心处理 器1205-1206可以通过高速链路1228连接，该高速链路可以是以20GB/s、 30GB/s、120GB/s或更高的速度运行的对称多处理器(SMP)总线。可替 代地，可以使用类似的协议/链路(例如，通过公共互连结构)来完成图12A 中所示的各种系统组件之间的所有通信。
在一个实施例中，每个多核心处理器1205-1206分别经由存储器互连 1226-1227通信地耦合到处理器存储器1201-1202，并且每个GPU 1210-1213分别通过GPU存储器互连1250-1253通信地耦合到GPU存储器 1220-1223。存储器互连1226-1227和1250-1253可以利用相同或不同的存 储器访问技术。作为示例而非限制，处理器存储器1201-1202和GPU存储器1220-1223可以是易失性存储器，诸如动态随机存取存储器(DRAM) (包括堆叠的DRAM)、图形DDR SDRAM(GDDR)(例如GDDR5、 GDDR6)，或高带宽存储器(HBM)，和/或可以是非易失性存储器，例 如3D XPoint或Nano-Ram。在一个实施例中，处理器存储器1201-1202的 某些部分可以是易失性存储器，而另一部分可以是非易失性存储器(例如， 使用两级存储器(2LM)层次结构)。
如下面所述，尽管各种处理器1205-1206和GPU 1210-1213可以分别 物理地耦合到特定存储器1201-1202、1220-1223，可以实现统一存储器架 构，其中相同的虚拟系统地址空间(也称为“有效地址”空间)分布在各 个物理存储器之间。例如，处理器存储器1201-1202可以各自包含64GB 的系统存储器地址空间，并且GPU存储器1220-1223可以各自包含32GB 的系统存储器地址空间(在该示例中，导致总计256GB的可寻址存储器)。
图12B示出了根据一个示例性实施例的用于多核心处理器1207和图 形加速模块1246之间互连的附加细节。图形加速模块1246可以包括集成 在线路卡上的一个或更多个GPU芯片，该线路卡经由高速链路1240耦合 到处理器1207。替代地，图形加速模块1246可以集成在具有处理器1207 的同一封装或芯片上。
在至少一个实施例中，所示的处理器1207包括多个核心 1260A-1260D，每个核心都具有转换后备缓冲区1261A-1261D和一个或更 多个高速缓存1262A-1262D。在至少一个实施例中，核心1260A-1260D可 以包括未示出的各种其他组件，用于执行指令和处理数据。高速缓存 1262A-1262D可以包括级别1(L1)和级别2(L2)高速缓存。此外，一 个或更多个共享高速缓存1256可以被包括在高速缓存1262A-1262D中， 并且由各组核心1260A-1260D共享。例如，处理器1207的一个实施例包 括24个核心，每个核心具有其自己的L1高速缓存，十二个共享的L2高 速缓存，和十二个共享的L3高速缓存。在该实施例中，两个相邻核心共 享一个或更多个L2和L3高速缓存。处理器1207和图形加速模块1246与 系统存储器1214连接，该系统存储器1214可以包括图12A中的处理器存 储器1201-1202。
通过一致性总线1264经由核心间通信为存储在各个高速缓存 1262A-1262D、1256和系统存储器1214中的数据和指令维护一致性。在至 少一个实施例中，例如，每个高速缓存可以具有与其相关联的高速缓存一 致性逻辑/电路，以响应于检测到对特定高速缓存行的读取或写入通过一致 性总线1264进行通信。在一个实现方式中，通过一致性总线1264实现高 速缓存监听协议，以监听(snoop)高速缓存访问。
在至少一个实施例中，代理电路1225将图形加速模块1246通信地耦 合到一致性总线1264，从而允许图形加速模块1246作为核心1260A-1260D 的对等方参与高速缓存一致性协议。特别地，在至少一个实施例中，接口 1235通过高速链路1240(例如，PCIe总线、NVLink等)提供到代理电路 1225的连接，并且接口1237将图形加速模块1246连接到链路1240。
在一个实现方式中，加速器集成电路1236代表图形加速模块1246 的多个图形处理引擎1231，1232，N提供高速缓存管理、存储器访问、上 下文管理和中断管理服务。在至少一个实施例中，图形处理引擎1231，1232， N可各自包括单独的图形处理单元(GPU)。替代地，图形处理引擎1231， 1232，N可以包括GPU内的不同类型的图形处理引擎，诸如图形执行单元、 媒体处理引擎(例如，视频编码器/解码器)、采样器和blit引擎。在至少 一个实施例中，图形加速模块1246可以是具有多个图形处理引擎 1231-1232，N的GPU，或者图形处理引擎1231-1232，N可以是集成在通 用封装、线路卡或芯片上的各个GPU。
在一个实施例中，加速器集成电路1236包括存储器管理单元(MMU) 1239，用于执行各种存储器管理功能，例如虚拟到物理存储器转换(也称 为有效到真实存储器转换)，还包括用于访问系统存储器1214的存储器访 问协议。MMU 1239还可包括转换后备缓冲区(TLB)(未示出)，用于 高速缓存虚拟/有效到物理/真实地址转换。在一个实现方式中，高速缓存 1238存储命令和数据，用于图形处理引擎1231-1232，N有效地访问。在 一个实现方式中，将存储在高速缓存1238和图形存储器1233-1234，M, 中的数据与核心高速缓存1262A-1262D、1256和系统存储器1214保持一 致。如前所述，可以经由代表高速缓存1238和图形存储器1233-1234，M 的代理电路1225来完成该任务(例如，将与处理器高速缓存1262A-1262D、 1256上的高速缓存行的修改/访问有关的更新发送到高速缓存1238，并从 高速缓存1238接收更新)。
在至少一个实施例中，一组寄存器1245存储由图形处理引擎 1231-1232，N执行的线程的上下文数据，并且上下文管理电路1248管理 线程上下文。例如，上下文管理电路1248可以执行保存和恢复操作，以在 上下文切换期间保存和恢复各个线程的上下文(例如，其中保存第一线程 并且存储第二线程，以便可以由图形处理引擎执行第二线程)。例如，上 下文管理电路1248在上下文切换时，可以将当前寄存器值存储到存储器中 的(例如，由上下文指针标识的)指定区域。然后，当返回上下文时可以 恢复寄存器值。在一个实施例中，中断管理电路1247接收并处理从系统设 备接收的中断。
在一个实现方式中，MMU 1239将来自图形处理引擎1231的虚拟/ 有效地址转换为系统存储器1214中的真实/物理地址。在至少一个实施例 中，加速器集成电路1236支持多个(例如，4、8、16)图形加速器模块 1246和/或其他加速器设备。图形加速器模块1246可以专用于在处理器 1207上执行的单个应用程序，或者可以在多个应用程序之间共享。在至少一个实施例中，呈现了虚拟化的图形执行环境，其中图形处理引擎 1231-1232，N的资源与多个应用程序或虚拟机(VM)共享。在至少一个 实施例中，可以基于处理要求和与VM和/或应用程序相关联的优先级，将 资源细分为“切片”，其被分配给不同的VM和/或应用程序。
在至少一个实施例中，加速器集成电路1236作为图形加速模块1246 的系统的桥来执行，并提供地址转换和系统存储器高速缓存服务。另外， 加速器集成电路1236可以为主机处理器提供虚拟化设施，以管理图形处理 引擎1231-1232，N的虚拟化、中断和存储器管理。
由于图形处理引擎1231-1232，N的硬件资源被明确地映射到主机处 理器1207看到的真实地址空间，因此任何主机处理器都可以使用有效地址 值直接寻址这些资源。加速器集成电路1236的一个功能是物理分离图形处 理引擎1231-1232，N，使得它们在系统看来为独立的单元。
在至少一个实施例中，一个或更多个图形存储器1233-1234，M分别 耦合到每个图形处理引擎1231-1232，N。图形存储器1233-1234，M存储 指令和数据，所述指令和数据由每个图形处理引擎1231-1232，N处理。在 至少一个实施例中，图形存储器1233-1234，M可以是易失性存储器，例 如DRAM(包括堆叠的DRAM)、GDDR存储器(例如，GDDR5，GDDR6) 或HBM，和/或可以是非易失性存储器，例如3D XPoint或Nano-Ram。
在一个实施例中，为了减少链路1240上的数据流量，使用偏置技术 以确保存储在图形存储器1233-1234，M中的数据是图形处理引擎 1231-1232，N最常使用的，并且最好核心1260A-1260D不使用(至少不 经常使用)的数据。类似地，偏置机制试图将核心(并且优选地不是图形 处理引擎1231-1232，N)需要的数据保持在核心的高速缓存1262A-1262D、1256和系统存储器1214中。
图12C示出了另一个示例性实施例，其中加速器集成电路1236被集 成在处理器1207内。在该实施例中，图形处理引擎1231-1232，N经由接 口1237和接口1235(同样可以利用任何形式的总线或接口协议)通过高 速链路1240直接与加速器集成电路1236通信。加速器集成电路1236可以 执行与关于图12B描述的操作相同的操作。但是由于它紧密靠近一致性总 线1264和高速缓存1262A-1262D、1256，可能具有更高的吞吐量。至少一 个实施例支持不同的编程模型，包括专用进程编程模型(无图形加速模块 虚拟化)和共享编程模型(具有虚拟化)，所述编程模型可以包括由加速 器集成电路1236控制的编程模型和由图形加速模块1246控制的编程模型。
在至少一个实施例中，图形处理引擎1231-1232，N专用于单个操作 系统下的单个应用程序或进程。在至少一个实施例中，单个应用程序可以 将其他应用程序请求汇聚(funnel)到图形处理引擎1231-1232，N，从而 在VM/分区内提供虚拟化。
在至少一个实施例中，图形处理引擎1231-1232，N可以被多个VM/ 应用程序分区共享。在至少一个实施例中，共享模型可以使用系统管理程 序来虚拟化图形处理引擎1231-1232，N，以允许每个操作系统进行访问。 对于没有管理程序的单分区系统，操作系统拥有图形处理引擎1231-1232，N。在至少一个实施例中，操作系统可以虚拟化图形处理引擎1231-1232， N，以提供对每个进程或应用程序的访问。
在至少一个实施例中，图形加速模块1246或个体图形处理引擎 1231-1232，N使用进程句柄来选择进程元素。在至少一个实施例中，进程 元素被存储在系统存储器1214中，并且可使用本文所述的有效地址到真实 地址转换技术来寻址。在至少一个实施例中，进程句柄可以是特定于实现 方式的值，其在向图形处理引擎1231-1232，N注册其上下文时提供给主机 进程(即，调用系统软件以将进程元素添加到进程元素链接列表)。在至 少一个实施例中，进程句柄的较低16位可以是进程元素在进程元素链接列 表中的偏移量。
图12D示出了示例性加速器集成切片1290。如本文所使用的，“切 片”包括加速器集成电路1236的处理资源的指定部分。系统存储器1214 中的应用程序有效地址空间1282存储进程元素1283。在一个实施例中， 响应于来自在处理器1207上执行的应用程序1280的GPU调用1281，存 储进程元素1283。进程元素1283包含相应的应用程序1280的进程状态。包含在进程元素1283中的工作描述符(WD)1284可以是由应用程序请求 的单个作业，或者可以包含指向作业队列的指针。在至少一个实施例中， WD 1284是指向应用程序的地址空间1282中的作业请求队列的指针。
图形加速模块1246和/或各个图形处理引擎1231-1232，N可以由系 统中所有进程或进程子集共享。在至少一个实施例中，可以包括用于设置 进程状态并将WD 1284发送到图形加速模块1246以在虚拟化环境中开始 作业的基础设施。
在至少一个实施例中，专用进程编程模型是特定于实现方式的。在该 模型中，单个进程拥有图形加速模块1246或个体图形处理引擎1231。当 图形加速模块1246由单个进程拥有时，管理程序初始化用于所拥有的分区 的加速器集成电路1236，当指派了图形加速模块1246时，操作系统初始 化用于所拥有的进程的加速器集成电路1236。
在操作中，加速器集成切片1290中的WD获取单元1291获取下一 个WD 1284，其包括要由图形加速模块1246的一个或更多个图形处理引 擎完成的工作的指示。来自WD 1284的数据可以存储在寄存器1245中， 并由MMU 1239、中断管理电路1247和/或上下文管理电路1248使用，如 图所示。例如，MMU 1239的一个实施例包括用于访问OS虚拟地址空间1285内的段/页表1286的段/页漫游电路。中断管理电路1247可以处理从 图形加速模块1246接收的中断事件1292。当执行图形操作时，由图形处 理引擎1231-1232，N生成的有效地址1293被MMU 1239转换为真实地址。
在一个实施例中，为每个图形处理引擎1231-1232，N和/或图形加速 模块1246复制相同的一组寄存器1245，并且所述寄存器1245可以由管理 程序或操作系统初始化。这些复制的寄存器中的每一个可以被包括在加速 器集成切片1290中。可以由管理程序初始化的示例性寄存器在表1中示出。
表2中示出了可由操作系统初始化的示例性寄存器。
在至少一个实施例中，每个WD 1284特定于特定的图形加速模块 1246和/或图形处理引擎1231-1232，N。它包含图形处理引擎1231-1232， N完成工作所需的所有信息，或者它可以是指向存储器位置的指针，在该 存储器位置应用程序已经设置了要完成的工作的命令队列。
图12E示出了共享模型的一个示例性实施例的附加细节。该实施例 包括管理程序真实地址空间1298，其中存储了进程元素列表1299。可经由 管理程序1296来访问管理程序实地址空间1298，所述管理程序1296虚拟 化用于操作系统1295的图形加速模块引擎。
在至少一个实施例中，共享编程模型允许来自系统中全部分区或分区 子集的全部进程或进程子集使用图形加速模块1246。存在两种编程模型， 其中图形加速模块1246由多个进程和分区共享，即，时间切片共享和图形 定向共享。
在至少一个实施例中，在该模型中，系统管理程序1296拥有图形加 速模块1246，并使其功能可用于所有操作系统1295。对于图形加速模块 1246通过系统管理程序1296支持虚拟化，图形加速模块1246可以遵守一 下要求：1)应用程序的作业请求必须是自主的(即，不需要在作业之间保 持状态)，或者图形加速模块1246必须提供上下文保存和恢复机制，2) 图形加速模块1246保证应用程序的作业请求在指定的时间量内完成，包括 任何转换错误，或者图形加速模块1246提供了抢占作业处理的能力，并且 3)在有向共享编程模型中进行操作时，必须确保图形加速模块1246进程 之间的公平性。
在至少一个实施例中，需要应用程序1280使用图形加速模块1246 类型、工作描述符(WD)、权限屏蔽寄存器(AMR)值和上下文保存/ 恢复区域指针(CSRP)进行操作系统1295系统调用。在至少一个实施例 中，图形加速模块1246类型描述了用于系统调用的目标加速函数。在至少 一个实施例中，图形加速模块1246类型可以是系统特定的值。在至少一个 实施例中，WD是专门为图形加速模块1246格式化的，并且可以采用图形 加速模块1246命令、指向用户定义的结构的有效地址指针、指向命令队列 的有效地址指针的形式，或描述要由图形加速模块1246完成的工作的任何 其他数据结构。在一个实施例中，AMR值是用于当前进程的AMR状态。 在至少一个实施例中，传递给操作系统的值与设置AMR的应用程序类似。如果加速器集成电路1236和图形加速模块1246的实现不支持用户权限屏 蔽覆写寄存器(UAMOR)，则在管理程序调用中传递AMR之前，操作系 统可以将当前UAMOR值应用于AMR值。管理程序1296可以在将AMR 放入进程元素1283中之前选择性地应用当前权限屏蔽覆写寄存器(AMOR) 值。在至少一个实施例中，CSRP是寄存器1245中的一个，所述寄存器包 含应用程序的有效地址空间1282中的区域的有效地址，供图形加速模块 1246保存和恢复上下文状态。如果不需要在作业之间保存状态或者当作业 被抢占时，则该指针是可选的。在至少一个实施例中，上下文保存/恢复区 域可以是固定的系统存储器。
在接收到系统调用时，操作系统1295可以验证应用程序1280已经注 册并且被授予使用图形加速模块1246的权限。然后，操作系统1295使用
表3中所示的信息来调用管理程序1296。
在接收到管理程序调用时，管理程序1296验证操作系统1295已注册 并被授予使用图形加速模块1246的权限。然后，管理程序1296将进程元 素1283放入相应的图形加速模块1246类型的进程元素链接列表中。进程 元素可以包括表4中所示的信息。
在至少一个实施例中，管理程序初始化多个加速器集成切片1290寄 存器1245。
如图12F所示，在至少一个实施例中，使用统一存储器，所述统一存 储器可经由用于访问物理处理器存储器1201-1202和GPU存储器 1220-1223的公共虚拟存储器地址空间来寻址。在该实现方式中，在GPU 1210-1213上执行的操作利用相同的虚拟/有效存储器地址空间来访问处理 器存储器1201-1202，反之亦然，从而简化了可编程性。在一个实施例中， 虚拟/有效地址空间的第一部分被分配给处理器存储器1201，第二部分被分 配给第二处理器存储器1202，第三部分被分配给GPU存储器1220，以此 类推。在至少一个实施例中，整个虚拟/有效存储器空间(有时称为有效地 址空间)由此分布在处理器存储器1201-1202和GPU存储器1220-1223的 每一个中，从而允许任何处理器或GPU采用映射到任何物理存储器的虚拟 地址访问该存储器。
在一个实施例中，一个或更多个MMU 1239A-1239E内的偏置/一致 性管理电路1294A-1294E确保一个或更多个主机处理器(例如，1205)与 GPU 1210-1213的高速缓存之间的高速缓存一致性，并实现指示应在其中 存储某些类型的数据的物理存储器的偏置技术。虽然在图12F中示出了偏 置/一致性管理电路1294A-1294E的多个实例，但可以在一个或更多个主机 处理器1205的MMU内和/或在加速器集成电路1236内实现偏置/一致性电路。
一个实施例允许将GPU附加的存储器1220-1223映射为系统存储器 的一部分，并使用共享虚拟存储器(SVM)技术进行访问，但不会遭受与 完整系统高速缓存一致性相关的性能缺陷。在至少一个实施例中，将GPU 附加的存储器1220-1223作为系统存储器来访问而无需繁重的高速缓存一 致性开销的能力为GPU卸载提供了有利的操作环境。该布置允许主机处理 器1205的软件设置操作数并访问计算结果，而没有传统的I/O DMA数据 拷贝的开销。这样的传统拷贝包括驱动程序调用、中断和存储器映射I/O (MMIO)访问，相对于简单的存储器访问而言，这些访问效率均较低。 在至少一个实施例中，在没有高速缓存一致性开销的情况下访问GPU附加 的存储器1220-1223的能力对于卸载的计算的执行时间可能是关键的。例 如，在具有大量流式写入存储器流量的情况下，高速缓存一致性开销可以 显著降低GPU 1210-1213所看到的有效写入带宽。在至少一个实施例中， 操作数设置的效率、结果访问的效率和GPU计算的效率可能会在确定GPU 卸载的有效性方面发挥作用。
在至少一个实施例中，GPU偏置和主机处理器偏置的选择由偏置跟 踪器数据结构驱动。例如，可以使用偏置表，所述偏置表可以是页面粒度 结构(例如，以存储器页面的粒度来控制)，该页面粒度结构包括每个GPU 附加的存储器页面1或2位。在至少一个实施例中，在GPU 1210-1213中 具有或不具有偏置高速缓存(例如，用于高速缓存偏置表的频繁/最近使用 的条目)的情况下，可以在一个或更多个GPU附加的存储器1220-1223的 被盗存储器范围中实现偏置表。替代地，可以在GPU内维护整个偏置表。
在至少一个实施例中，在实际访问GPU存储器之前，访问与对GPU 附加的存储器1220-1223的每次访问相关联的偏置表条目，从而引起以下 操作。首先，来自GPU 1210-1213的在GPU偏置中找到其页面的本地请 求被直接转发到对应的GPU存储器1220-1223。来自GPU的在主机偏置 中找到其页面的本地请求被转发至处理器1205(例如，通过本文所述的高 速链路)。在一个实施例中，来自处理器1205的在主机处理器偏置中找到 所请求页面的请求完成了与正常存储器读取类似的请求。替代地，可以将 指向GPU偏置页面的请求转发到GPU 1210-1213。在至少一个实施例中， 如果GPU当前不使用页面，则GPU可随后将页面迁移到主机处理器偏置。 在至少一个实施例中，页面的偏置状态可以通过基于软件的机制、基于硬 件辅助的软件的机制、或者在有限的情况下通过纯粹基于硬件的机制来改 变。
一种用于改变偏置状态的机制采用API调用(例如OpenCL)，所述 API调用随后调用GPU的设备驱动程序，所述设备驱动程序随后发送消息 (或使命令描述符入队)到GPU，引导GPU改变偏置状态，并在某些迁 移中在主机中执行高速缓存刷新操作。在至少一个实施例中，高速缓存刷 新操作用于从主机处理器1205偏置到GPU偏置的迁移，但是不用于相反的迁移。
在一个实施例中，高速缓存一致性是通过暂时渲染主机处理器1205 无法高速缓存的GPU偏置页面来维护的。为了访问这些页面，处理器1205 可以请求来自GPU 1210的访问，GPU 1210可以或可以不立即授予访问权 限。因此，为了减少处理器1205和GPU 1210之间的通信，确保GPU偏 置页面是GPU所需的页面而不是主机处理器1205所需的页面是有益的， 反之亦然。
推理和/或训练逻辑615用于执行一个或更多个实施例。本文结合图 6A和/或图6B提供关于推理和/或训练逻辑615的细节。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图13示出了根据本文所述的各个实施例的示例性集成电路和相关联 的图形处理器，其可以使用一个或更多个IP核心来制造。除了图示之外， 在至少一个实施例中可以包括其他逻辑和电路，包括附加的图形处理器/ 核心、外围接口控制器或通用处理器核心。
图13是示出根据至少一个实施例的可使用一个或更多个IP核心制造 的芯片集成电路1300上的示例性系统的框图。在至少一个实施例中，集成 电路1300包括一个或更多个应用程序处理器1305(例如，CPU)、至少 一个图形处理器1310，并且可以另外包括图像处理器1315和/或视频处理 器1320，其中任意一个可能是模块化IP核心。在至少一个实施例中，集 成电路1300包括外围或总线逻辑，其包括USB控制器1325、UART控制 器1330、SPI/SDIO控制器1335和I22S/I22C控制器1340。在至少一个实 施例中，集成电路1300可以包括显示设备1345耦合到高清多媒体接口 (HDMI)控制器1350和移动工业处理器接口(MIPI)显示接口1355中 的一个或更多个。在至少一个实施例中，存储可以由闪存子系统1360提供， 包括闪存和闪存控制器。在至少一个实施例中，可以经由存储器控制器 1365提供存储器接口以用于访问SDRAM或SRAM存储器设备。在至少 一个实施例中，一些集成电路还包括嵌入式安全引擎1370。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在集成电 路1300中用于至少部分地基于使用神经网络训练操作、神经网络功能和/ 或架构或本文描述的神经网络用例计算的权重参数来推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图14A-14B示出了根据本文描述的各个实施例的可使用一个或更多 个IP核心制造的示例性集成电路和相关联的图形处理器。除了所示出的内 容之外，在至少一个实施例中可以包括其他逻辑和电路，包括附加的图形 处理器/核心、外围接口控制器或通用处理器核心。
图14A-14B是示出了根据本文描述的实施例的在SoC内使用的示例 性图形处理器的框图。图14A示出了根据至少一个实施例的可使用一个或 更多个IP核心制造的片上系统集成电路的示例性图形处理器1410。图14B 示出了根据至少一个实施例的可以使用一个或更多个IP核心制造的片上 系统集成电路的附加示例性图形处理器1440。在至少一个实施例中，图14A 的图形处理器1410是低功率图形处理器核心。在至少一个实施例中，图 14B的图形处理器1440是更高性能的图形处理器核心。在至少一个实施例 中，图形处理器1410、1440中的每个图形处理器可以是图13的图形处理 器1310的变体。
在至少一个实施例中，图形处理器1410包括顶点处理器1405和一个 或更多个片段处理器1415A-1415N(例如，1415A、1415B、1415C、1415D 至1415N-1和1415N)。在至少一个实施例中，图形处理器1410可经由单 独逻辑执行不同的着色器程序，使得顶点处理器1405被优化为执行用于顶 点着色器程序的操作，而一个或更多个片段处理器1415A-1415N执行用于 片段或像素着色器程序的片段(例如，像素)着色操作。在至少一个实施 例中，顶点处理器1405执行3D图形管线的顶点处理阶段且产生图元和顶 点数据。在至少一个实施例中，一个或更多个片段处理器1415A-1415N使 用由顶点处理器1405生成的图元和顶点数据来产生显示在显示设备上的 帧缓冲区。在至少一个实施例中，片段处理器1415A-1415N被优化为执行 如OpenGL API中提供的片段着色器程序，其可用于执行与如直接3D API 中提供的像素着色器程序类似的操作。
在至少一个实施例中，图形处理器1410另外包括一个或更多个存储 器管理单元(MMU)1420A-1420B、一个或更多个高速缓存1425A-1425B 和一个或更多个电路互连1430A-1430B。在至少一个实施例中，一个或更 多个MMU 1420A-1420B为图形处理器1410(包括为顶点处理器1405和/ 或片段处理器1415A到1415N)提供虚拟到物理地址映射，，除了存储在一个或更多个高速缓存1425A-1425B中的顶点或图像/纹理数据之外，其还 可参考存储在存储器中的顶点或图像/纹理数据。在至少一个实施例中，一 个或更多个MMU 1420A-1420B可与系统内的其他MMU同步，包含与一 个或更多个应用程序处理器1305、图像处理器1315、和/或图13的视频处 理器1320相关联的一个或更多个MMU，从而使得每个处理器1305-1320可以参与共享或统一的虚拟存储器系统。在至少一个实施例中，一个或更 多个电路互连1430A-1430B使得图形处理器1410能够经由SoC的内部总 线或经由直接连接与SoC内的其他IP核心接合。
在至少一个实施例中，图形处理器1440包括图14A的图形处理器 1410的一个或更多个MMU 1420A-1420B、一个或更多个高速缓存 1425A-1425B和一个或更多个电路互连1430A-1430B。在至少一个实施例 中，图形处理器1440包括一个或更多个着色器核心1455A-1455N(例如， 1455A、1455B、1455C、1455D、1455E、1455F到1455N-1和1455N)， 其提供统一着色器核心架构，其中单个核心或类型或核心可执行所有类型 的可编程着色器代码，包括用于实现顶点着色器、片段着色器和/或计算着 色器的着色器程序代码。在至少一个实施例中，着色器核心的数量可以变 化。在至少一个实施例中，图形处理器1440包括核心间任务管理器1445， 其用作线程分派器，用于将执行线程分派到一个或更多个着色器核心 1455A-1455N和分块单元1458，以加速用于基于图块的渲染的分块操作， 其中在图像空间中细分场景的渲染操作，例如，以利用场景内的局部空间 相干性或优化内部高速缓存的使用。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图提供关于推理和/或训练逻辑615的细节。6A 和/或6B。在至少一个实施例中，推理和/或训练逻辑615可在集成电路14A 和/或14B中用于至少部分地基于使用本文所述的神经网络训练操作、神经 网络功能和/或架构或神经网络用例计算的权重参数来推断或预测操作。推 理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推理和/或 训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使用，以 使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的图像帧 的子集执行反向传播。
图15A-15B示出了根据本文描述的实施例的附加示例性图形处理器 逻辑。在至少一个实施例中，图15A示出了可以包括在图13的图形处理 器1310内的图形核心1500，并且在至少一个实施例中，其可以是如图14B 所示的统一着色器核心1455A-1455N。图15B示出了在至少一个实施例中 的适用于在多芯片模块上部署的高度并行的通用图形处理单元1530。
在至少一个实施例中，图形核心1500包括共享指令高速缓存1502、 纹理单元1518和高速缓存/共享存储器1520，它们对于图形核心1500内的 执行资源是通用的。在至少一个实施例中，图形核心1500可包括多个切片 1501A-1501N或每个核心的分区，并且图形处理器可包括图形核心1500 的多个实例。切片1501A-1501N可包括支持逻辑，所述逻辑包括本地指令 高速缓存1504A-1504N、线程调度器1506A-1506N、线程分派器 1508A-1508N和一组寄存器1510A-1510N。在至少一个实施例中，切片 1501A-1501N可以包括一组附加功能单元(AFU 1512A-1512N)、浮点单 元(FPU 1514A-1514N)、整数算术逻辑单元(ALU 1516A-1516N)、地 址计算单元(ACU 1513A-1513N)、双精度浮点单元(DPFPU 1515A-1515N) 和矩阵处理单元(MPU 1517A-1517N)。
在至少一个实施例中，FPU 1514A-1514N可以执行单精度(32位) 和半精度(16位)浮点运算，而DPFPU 1515A-1515N则执行双精度(64 位)浮点运算点操作。在至少一个实施例中，ALU 1516A-1516N可以以8 位、16位和32位精度执行可变精度整数运算，并且可以配置为混合精度 运算。在至少一个实施例中，MPU 1517A-1517N还可被配置用于混合精度 矩阵运算，包括半精度浮点运算和8位整数运算。在至少一个实施例中， MPU 1517-1517N可以执行各种矩阵运算以加速机器学习应用程序框架， 包括使得能够支持加速的通用矩阵到矩阵乘法(GEMM)。在至少一个实 施例中，AFU 1512A-1512N可以执行浮点数或整数单元不支持的附加逻辑 运算，包括三角运算(例如，正弦，余弦等)。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图形核 心1500中用于至少部分地基于使用在此描述的神经网络训练操作、神经网 络功能和/或架构或神经网络使用情况计算的权重参数来推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图15B示出了在至少一个实施例中的通用处理单元(GPGPU)1530， 其可以被配置为使得高度并行的计算操作能够由一组图形处理单元来执行。 在至少一个实施例中，GPGPU 1530可以直接链接到GPGPU 1530的其他 实例，以创建多GPU集群以提高用于深度神经网络的训练速度。在至少一 个实施例中，GPGPU 1530包括主机接口1532，以实现与主机处理器的连 接。在至少一个实施例中，主机接口1532是PCI Express接口。在至少一 个实施例中，主机接口1532可以是厂商专用的通信接口或通信结构。在至 少一个实施例中，GPGPU 1530接收主机处理器的命令，并使用全局调度 器1534，以将与那些命令相关联的执行线程分配给一组计算集群 1536A-1536H。在至少一个实施例中，计算集群1536A-1536H共享高速缓 存存储器1538。在至少一个实施例中，高速缓存存储器1538可以用作计 算集群1536A-1536H内的高速缓存存储器的更高级别的高速缓存。
在至少一个实施例中，GPGPU 1530包括存储器1544A-1544B，所述 存储器1544A-1544B经由一组存储器控制器1542A-1542B与计算集群 1536A-1536H耦合。在至少一个实施例中，存储器1544A-1544B可以包括 各种类型的存储器设备，包括动态随机存取存储器(DRAM)或图形随机 存取存储器，例如同步图形随机存取存储器(SGRAM)，其包括图形双倍数据速率(GDDR)存储器。
在至少一个实施例中，计算集群1536A-1536H每个都包括一组图形 核心，例如图15A的图形核心1500，所述图形核心可以包括多种类型的整 数和浮点逻辑单元，所述逻辑单元可以在计算机各种精度范围上执行计算 操作，包括适用于机器学习计算的精度。例如，在至少一个实施例中，每 个计算集群1536A-1536H中的浮点单元的至少一个子集可以被配置为执行 16位或32位浮点运算，而浮点单元的不同子集可以配置为执行64位浮点 运算。
在至少一个实施例中，GPGPU 1530的多个实例可以被配置为用作计 算集群。在至少一个实施例中，计算集群1536A-1536H用于同步和数据交 换的通信在实施例之间变化。在至少一个实施例中，GPGPU 1530的多个 实例通过主机接口1532进行通信。在至少一个实施例中，GPGPU 1530包 括I/O集线器1539，所述集线器将GPGPU 1530与GPU链路1540耦合，使得能够直接连接到GPGPU 1530的其他实例。在至少一个实施例中，GPU 链路1540耦合到专用GPU到GPU桥，所述桥使得GPGP 1530的多个实 例之间能够通信和同步。在至少一个实施例中，GPU链路1540与高速互 连耦合，以向其他GPGPU或并行处理器发送和接收数据。在至少一个实 施例中，GPGPU 1530的多个实例位于单独的数据处理系统中，并通过可 通过主机接口1532访问的网络设备进行通信。在至少一个实施例中，GPU 链路1540可被配置为使得能够连接到主机除主机接口1532之外或作为其 替代的处理器。
在至少一个实施例中，GPGPU 1530可以被配置为训练神经网络。在 至少一个实施例中，可以在推理平台内使用GPGPU 1530。在至少一个实 施例中，在其中使用GPGPU 1530进行推理的情况下，相对于使用GPGPU 1530训练神经网络时，GPGPU 1530可以包括更少的计算集群 1536A-1536H。在至少一个实施例中，与存储器1544A-1544B相关联的存 储器技术可以在推理和训练配置之间有所不同，其中更高带宽的存储器技 术专用于训练配置。在至少一个实施例中，GPGPU 1530的推理配置可以 支持推理特定指令。例如，在至少一个实施例中，推理配置可以提供对一 个或更多个8位整数点积指令的支持，该指令可以在部署的神经网络的推 理操作期间使用。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在GPGPU 1530中用于至少部分地基于使用在此描述的神经网络训练操作、神经网络 功能和/或架构或神经网络使用情况计算的权重参数来推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图16示出了根据至少一个实施例的计算机系统1600的框图。在至少 一个实施例中，计算机系统1600包括具有一个或更多个处理器1602的处 理子系统1601和系统存储器1604，所述系统存储器1604经由可包括存储 器集线器1605的互连路径通信。在至少一个实施例中，存储器集线器1605 可以是芯片组部件内的单独部件，或者可以集成在一个或更多个处理器 1602内。在至少一个实施例中，存储器集线器1605通过通信链路1606与I/O子系统1611耦合。在一个实施例中，I/O子系统1611包括I/O集线器 1607，所述I/O集线器可以使计算机系统1600能够接收来自一个或更多个 输入设备1608的输入。在至少一个实施例中，I/O集线器1607可以使显 示控制器向一个或更多个显示设备1610A提供输出，所述显示控制器可以 包括在一个或更多个处理器1602中。在至少一个实施例中，与I/O集线器 1607耦合的一个或更多个显示设备1610A可以包括本地，内部或嵌入式显 示设备。
在至少一个实施例中，处理子系统1601包括经由总线或其他通信链 路1613耦合到存储器集线器1605的一个或更多个并行处理器1612中。在 至少一个实施例中，通信链路1613可以使用任何一种许多基于标准的通信 链路技术或协议，例如但不限于PCIExpress，或者可以是特定于供应商的 通信接口或通信结构。在至少一个实施例中，一个或更多个并行处理器 1612形成计算集中的并行或矢量处理系统，所述系统可以包括大量处理核 心和/或处理集群，例如多集成核心(MIC)处理器。在至少一个实施例中， 一个或更多个并行处理器1612形成图形处理子系统，所述图形处理子系统 可以将像素输出到经由I/O集线器1607耦合的一个或更多个显示设备 1610A之一。在至少一个实施例中，一个或更多个并行处理器1612还可以 包括显示控制器和显示接口(未示出)，以使得能够直接连接到一个或更 多个显示设备1610B。
在至少一个实施例中，系统存储单元1614可以连接到I/O集线器1607， 以提供用于计算机系统1600的存储机制。在至少一个实施例中，I/O交换 机1616可以用于提供一个接口机制，以实现I/O集线器1607与其他组件 之间的连接，例如可以集成到平台中的网络适配器1618和/或无线网络适 配器1619，以及可以通过一个或更多个附加设备1620添加的各种其他设 备。在至少一个实施例中，网络适配器1618可以是以太网适配器或另一有 线网络适配器。在至少一个实施例中，无线网络适配器1619可以包括Wi-Fi、 蓝牙、近场通信(NFC)中的一个或更多个，或包括一个或更多个无线电 设备的其他网络设备。
在至少一个实施例中，计算机系统1600可以包括未明确示出的其他 组件，所述其他组件包括USB或其他端口连接、光学存储驱动器、视频捕 获设备等，所述其他组件也可以连接到I/O集线器1607。在至少一个实施 例中，可以使用任何合适的协议(例如基于PCI(外围组件互连)的协议(例如PCI-Express)或其他总线或点对点通信接口和/或协议)来实现互 连图16中各个组件的通信路径，例如NV-Link高速互连或互连协议。
在至少一个实施例中，一个或更多个并行处理器1612包括为图形和 视频处理而优化的电路，所述电路包括例如视频输出电路，并构成图形处 理单元(GPU)。在至少一个实施例中，一个或更多个并行处理器1612 包括为通用处理而优化的电路。在至少一个实施例中，计算机系统1600 的组件可以与单个集成电路上的一个或更多个其他系统元件集成。例如， 在至少一个实施例中，并行处理器1612、存储器集线器1605、处理器1602 和I/O集线器1607，可以被集成到片上系统(SoC)集成电路中。在至少 一个实施例中，计算机系统1600的组件可以被集成到单个封装中，以形成 系统级封装(SIP)配置。在至少一个实施例中，计算机系统1600的组件 的至少一部分可以被集成到多芯片模块(MCM)中，所述多芯片模块可以与其他多芯片模块互连到模块化计算机系统中。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在系统1600 中用于至少部分地基于使用在此描述的神经网络训练操作、神经网络功能 和/或架构或神经网络使用情况计算的权重参数来推理或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
处理器
图17A示出了根据至少一个实施例的并行处理器1700。在至少一个 实施例中，并行处理器1700的各种组件可以使用一个或更多个集成电路设 备来实现，例如可编程处理器、专用集成电路(ASIC)或现场可编程门阵 列(FPGA)。在至少一个实施例中，所示的并行处理器1700是根据示例 性实施例的图16所示的一个或更多个并行处理器1612的变体。
在至少一个实施例中，并行处理器1700包括并行处理单元1702。在 至少一个实施例中，并行处理单元1702包括I/O单元1704，其使得能够 与其他设备进行通信，包括并行处理单元1702的其他实例。在至少一个实 施例中，I/O单元1704可以直接连接到其他设备。在至少一个实施例中，I/O单元1704通过使用集线器或交换机接口(例如，存储器集线器1605)与其他设备连接。在至少一个实施例中，存储器集线器1605与I/O单元 1704之间的连接形成通信链路1613。在至少一个实施例中，I/O单元1704 与主机接口1706和存储器交叉开关1716连接，其中主机接口1706接收用 于执行处理操作的命令，而存储器交叉开关1716接收用于执行存储器操作 的命令。
在至少一个实施例中，当主机接口1706经由I/O单元1704接收命令 缓冲区时，主机接口1706可以引导工作操作以执行那些命令到前端1708。 在至少一个实施例中，前端1708与调度器1710耦合，调度器1710配置成 将命令或其他工作项分配给处理集群阵列1712。在至少一个实施例中，调 度器1710确保在将任务分配给处理集群阵列1712之前，处理集群阵列 1712被正确地配置并且处于有效状态。在至少一个实施例中，调度器1710 通过在微控制器上执行的固件逻辑来实现。在至少一个实施例中，微控制 器实现的调度器1710可配置成以粗粒度和细粒度执行复杂的调度和工作 分配操作，从而实现对在处理阵列1712上执行的线程的快速抢占和上下文 切换。在至少一个实施例中，主机软件可以证明用于通过多个图形处理门 铃(doorbell)之一在处理阵列1712上进行调度的工作负载。在至少一个 实施例中，工作负载然后可以由包括调度器1710的微控制器内的调度器 1710逻辑在处理阵列1712上自动分配。
在至少一个实施例中，处理集群阵列1712可以包括多达“N”个处 理集群(例如，集群1714A、集群1714B到集群1714N)。在至少一个实 施例中，处理集群阵列1712的每个集群1714A-1714N可以执行大量并发 线程。在至少一个实施例中，调度器1710可以使用各种调度和/或工作分 配算法将工作分配给处理集群阵列1712的集群1714A-1714N，其可以根据每种程序或计算类型产生的工作负载而变化。在至少一个实施例中，调度 可以由调度器1710动态地处理，或者可以在配置为由处理集群阵列1712 执行的程序逻辑的编译期间部分地由编译器逻辑来辅助。在至少一个实施 例中，可将处理集群阵列1712的不同的集群1714A-1714N分配用于处理 不同类型的程序或用于执行不同类型的计算。
在至少一个实施例中，处理集群阵列1712可以配置成执行各种类型 的并行处理操作。在至少一个实施例中，处理集群阵列1712配置成执行通 用并行计算操作。例如，在至少一个实施例中，处理集群阵列1712可以包 括执行处理任务的逻辑，该处理任务包括对视频和/或音频数据的过滤，执 行建模操作，包括物理操作以及执行数据转换。
在至少一个实施例中，处理集群阵列1712配置成执行并行图形处理 操作。在至少一个实施例中，处理集群阵列1712可以包括附加逻辑以支持 这种图形处理操作的执行，包括但不限于执行纹理操作的纹理采样逻辑， 以及镶嵌逻辑和其他顶点处理逻辑。在至少一个实施例中，处理集群阵列 1712可以配置成执行与图形处理有关的着色器程序，例如但不限于顶点着 色器、曲面细分着色器、几何着色器和像素着色器。在至少一个实施例中， 并行处理单元1702可以经由I/O单元1704从系统存储器传送数据以进行 处理。在至少一个实施例中，在处理期间，可以在处理期间将传送的数据 存储到片上存储器(例如，并行处理器存储器1722)，然后将其写回到系 统存储器。
在至少一个实施例中，当并行处理单元1702用于执行图形处理时， 调度器1710可以配置成将处理工作负载划分为近似相等大小的任务，以更 好地将图形处理操作分配给处理集群阵列1712的多个集群1714A-1714N。 在至少一个实施例中，处理集群阵列1712的部分可以配置成执行不同类型 的处理。例如，在至少一个实施例中，第一部分可以配置成执行顶点着色 和拓扑生成，第二部分可以配置成执行镶嵌和几何着色，并且第三部分可以配置成执行像素着色或其他屏幕空间操作，以生成用于显示的渲染图像。 在至少一个实施例中，可以将由集群1714A-1714N中的一个或更多个产生 的中间数据存储在缓冲区中，以允许在集群1714A-1714N之间传输中间数 据以进行进一步处理。
在至少一个实施例中，处理集群阵列1712可以经由调度器1710接收 要执行的处理任务，该调度器1710从前端1708接收定义处理任务的命令。
在至少一个实施例中，处理任务可以包括要被处理的数据的索引，例如， 表面(补丁)数据、原始数据、顶点数据和/或像素数据，以及状态参数和 定义如何处理数据的命令(例如，要执行什么程序)。在至少一个实施例 中，调度器1710可以配置成获取与任务相对应的索引，或者可以从前端 1708接收索引。在至少一个实施例中，前端1708可以配置成确保在启动 由传入命令缓冲区(例如，批缓冲区(batch-buffer)、推送缓冲区等)指 定的工作负载之前，处理集群阵列1712配置成有效状态。
在至少一个实施例中，并行处理单元1702的一个或更多个实例中的 每一个可以与并行处理器存储器1722耦合。在至少一个实施例中，可以经 由存储器交叉开关1716访问并行处理器存储器1722，所述存储器交叉开 关1716可以接收来自处理集群阵列1712以及I/O单元1704的存储器请求。 在至少一个实施例中，存储器交叉开关1716可以经由存储器接口1718访 问并行处理器存储器1722。在至少一个实施例中，存储器接口1718可以 包括多个分区单元(例如，分区单元1720A、分区单元1720B到分区单元 1720N)，其可各自耦合至并行处理器存储器1722的一部分(例如，存储 器单元)。在至少一个实施例中，多个分区单元1720A-1720N为配置为等 于存储器单元的数量，使得第一分区单元1720A具有对应的第一存储器单 元1724A，第二分区单元1720B具有对应的存储器单元1724B，第N分区 单元1720N具有对应的第N存储器单元1724N。在至少一个实施例中，分 区单元1720A-1720N的数量可以不等于存储器设备的数量。
在至少一个实施例中，存储器单元1724A-1724N可以包括各种类型 的存储器设备，包括动态随机存取存储器(DRAM)或图形随机存取存储 器，例如同步图形随机存取存储器(SGRAM)，包括图形双倍数据速率 (GDDR)存储器。在至少一个实施例中，存储器单元1724A-1724N还可 包括3D堆叠存储器，包括但不限于高带宽存储器(HBM)。在至少一个 实施例中，可以跨存储器单元1724A-1724N来存储诸如帧缓冲区或纹理映 射的渲染目标，从而允许分区单元1720A-1720N并行地写入每个渲染目标 的部分，以有效地使用并行处理器存储器1722的可用带宽。在至少一个实 施例中，可以排除并行处理器存储器1722的本地实例，以有利于利用系统 存储器与本地高速缓存存储器结合的统一存储器设计。
在至少一个实施例中，处理集群阵列1712的集群1714A-1714N中的 任何一个都可以处理将被写入并行处理器存储器1722内的任何存储器单 元1724A-1724N中的数据。在至少一个实施例中，存储器交叉开关1716 可以配置为将每个集群1714A-1714N的输出传输到任何分区单元 1720A-1720N或另一个集群1714A-1714N，集群1714A-1714N可以对输出 执行其他处理操作。在至少一个实施例中，每个集群1714A-1714N可以通 过存储器交叉开关1716与存储器接口1718通信，以从各种外部存储设备 读取或写入各种外部存储设备。在至少一个实施例中，存储器交叉开关 1716具有到存储器接口1718的连接以与I/O单元1704通信，以及到并行 处理器存储器1722的本地实例的连接，从而使不同处理集群1714A-1714N内的处理单元与系统存储器或不是并行处理单元1702本地的其他存储器 进行通信。在至少一个实施例中，存储器交叉开关1716可以使用虚拟通道 来分离集群1714A-1714N和分区单元1720A-1720N之间的业务流。
在至少一个实施例中，可以在单个插入卡上提供并行处理单元1702 的多个实例，或者可以将多个插入卡互连。在至少一个实施例中，并行处 理单元1702的不同实例可以配置成相互操作，即使不同实例具有不同数量 的处理核心，不同数量的本地并行处理器存储器和/或其他配置差异。例如， 在至少一个实施例中，并行处理单元1702的一些实例可以包括相对于其他 实例而言更高精度的浮点单元。在至少一个实施例中，结合并行处理单元1702或并行处理器1700的一个或更多个实例的系统可以以各种配置和形 式因素来实现，包括但不限于台式机、膝上型计算机或手持式个人计算机、 服务器、工作站、游戏机和/或嵌入式系统。
图17B是根据至少一个实施例的分区单元1720的框图。在至少一个 实施例中，分区单元1720是图17A的分区单元1720A-1720N之一的实例。 在至少一个实施例中，分区单元1720包括L2高速缓存1721、帧缓冲区接 口1725和光栅操作单元(“ROP”)1726。L2高速缓存1721是读/写高 速缓存，其配置成执行从存储器交叉开关1716和ROP 1726接收的加载和存储操作。在至少一个实施例中，L2高速缓存1721将读取未命中和紧急 回写请求输出到帧缓冲区接口1725以进行处理。在至少一个实施例中，还 可以经由帧缓冲区接口1725将更新发送到帧缓冲区以进行处理。在至少一 个实施例中，帧缓冲区接口1725与并行处理器存储器中的存储器单元(诸 如图17A的存储器单元1724A-1724N(例如，在并行处理器存储器1722 内))之一相互作用。
在至少一个实施例中，ROP 1726是一种处理单元，其执行光栅操作， 诸如模版、z测试、混合等。在至少一个实施例中，ROP 1726然后输出存 储在图形存储器中的处理后的图形数据。在至少一个实施例中，ROP 1726 包括压缩逻辑以压缩被写入存储器的深度或颜色数据并解压缩从存储器读 取的深度或颜色数据。在至少一个实施例中，压缩逻辑可以是利用多种压 缩算法中的一种或更多种的无损压缩逻辑。ROP 1726执行的压缩逻辑可以 基于要压缩的数据的统计特性而变化。例如，在至少一个实施例中，基于 每图块基础上的深度和颜色数据执行增量颜色压缩。
在至少一个实施例中，ROP 1726包括在每个处理集群内(例如，图17A的集群1714A-1714N)，而不是在分区单元1720内。在至少一个实施 例中，通过存储器交叉开关1716而不是像素片段数据传输对像素数据的读 取和写入请求。在至少一个实施例中，经处理的图形数据可以在显示设备 上(诸如图16的一个或更多个显示设备1610之一)显示，由处理器1602 路由以供进一步处理，或者由图17A的并行处理器1700内的处理实体之 一路由以供进一步处理。
图17C是根据至少一个实施例的并行处理单元内的处理集群1714的 框图。在至少一个实施例中，处理集群是图17A的处理集群1714A-1714N 之一的实例。在至少一个实施例中，处理集群1714中的一个或更多个可以 配置成并行执行许多线程，其中“线程”是指在特定的一组输入数据上执 行的特定程序的实例。在至少一个实施例中，单指令多数据(SIMD)指令 发布技术用于支持大量线程的并行执行而无需提供多个独立的指令单元。 在至少一个实施例中，使用单指令多线程(SIMT)技术来支持并行执行大 量一般同步的线程，这使用了公共指令单元，该公共指令单元配置成向每 个处理集群内的一组处理引擎发出指令。
在至少一个实施例中，可以通过将处理任务分配给SIMT并行处理器 的管线管理器1732来控制处理集群1714的操作。在至少一个实施例中， 管线管理器1732从图17A的调度器1710接收指令，通过图形多处理器 1734和/或纹理单元1736管理这些指令的执行。在至少一个实施例中，图 形多处理器1734是SIMT并行处理器的示例性实例。然而，在至少一个实 施例中，处理集群1714内可以包括不同架构的各种类型的SIMT并行处理 器。在至少一个实施例中，在处理集群1714内可以包括图形多处理器1734 的一个或更多个实例。在至少一个实施例中，图形多处理器1734可以处理 数据，并且数据交叉开关1740可以用于将处理后的数据分发到多个可能的 目的(包括其他着色器单元)地之一。在至少一个实施例中，管线管理器 1732可以通过指定要经由数据交叉开关1740分配的处理后的数据的目的 地来促进处理后的数据的分配。
在至少一个实施例中，处理集群1714内的每个图形多处理器1734 可以包括相同的一组功能执行逻辑(例如，算术逻辑单元、加载存储单元 等)。在至少一个实施例中，可以以管线方式配置功能执行逻辑，其中可 以在先前的指令完成之前发出新的指令。在至少一个实施例中，功能执行 逻辑支持多种操作，包括整数和浮点算术、比较操作、布尔运算、移位和 各种代数函数的计算。在至少一个实施例中，可以利用相同的功能单元硬 件来执行不同的操作，并且可以存在功能单元的任何组合。
在至少一个实施例中，传送到处理集群1714的指令构成线程。在至 少一个实施例中，跨一组并行处理引擎执行的一组线程是线程组。在至少 一个实施例中，线程组在不同的输入数据上执行程序。在至少一个实施例 中，线程组内的每个线程可被分配给图形多处理器1734内的不同处理引擎。 在至少一个实施例中，线程组可包括比图形多处理器1734内的多个处理引 擎更少的线程。在至少一个实施例中，当线程组包括的线程数少于处理引擎的数量时，一个或更多个处理引擎在正在处理该线程组的循环期间可能 是空闲的。在至少一个实施例中，线程组还可以包括比图形多处理器1734 内的多个处理引擎更多的线程。在至少一个实施例中，当线程组包括比图 形多处理器1734内的处理引擎更多的线程时，可以在连续的时钟周期内执 行处理。在至少一个实施例中，可以在图形多处理器1734上同时执行多个 线程组。
在至少一个实施例中，图形多处理器1734包括内部高速缓存存储器， 以执行加载和存储操作。在至少一个实施例中，图形多处理器1734可以放 弃内部高速缓存并使用处理集群1714内的高速缓存存储器(例如，L1高 速缓存1748)。在至少一个实施例中，每个图形多处理器1734还可以访 问分区单元(例如，图17A的分区单元1720A-1720N)内的L2高速缓存， 这些分区单元在所有处理集群1714之间共享并且可以用于在线程之间传 输数据。在至少一个实施例中，图形多处理器1734还可以访问片外全局存 储器，其可以包括本地并行处理器存储器和/或系统存储器中的一个或更多 个。在至少一个实施例中，并行处理单元1702外部的任何存储器都可以用 作全局存储器。在至少一个实施例中，处理集群1714包括图形多处理器 1734的多个实例，它们可以共享可以存储在L1高速缓存1748中的公共指 令和数据。
在至少一个实施例中，每个处理集群1714可以包括配置成将虚拟地 址映射为物理地址的存储器管理单元(“MMU”)1745。在至少一个实施 例中，MMU 1745的一个或更多个实例可以驻留在图17A的存储器接口 1718内。在至少一个实施例中，MMU 1745包括一组页表条目(PTE)， 其用于将虚拟地址映射到图块的物理地址以及可选地映射到高速缓存行索引。在至少一个实施例中，MMU 1745可以包括地址转换后备缓冲区(TLB) 或可以驻留在图形多处理器1734或L1高速缓存或处理集群1714内的高 速缓存。在至少一个实施例中，处理物理地址以分配表面数据访问局部性， 以便在分区单元之间进行有效的请求交织。在至少一个实施例中，高速缓 存行索引可以用于确定对高速缓存线的请求是命中还是未命中。
在至少一个实施例中，可以配置处理集群1714，使得每个图形多处 理器1734耦合到纹理单元1736，以执行纹理映射操作，所述操作确定纹 理样本位置、读取纹理数据以及过滤纹理数据。在至少一个实施例中，根 据需要从内部纹理L1高速缓存(未示出)或从图形多处理器1734内的L1 高速缓存中读取纹理数据，并从L2高速缓存、本地并行处理器存储器或 系统存储器中获取纹理数据。在至少一个实施例中，每个图形多处理器 1734将处理后的任务输出到数据交叉开关1740，以将处理后的任务提供给 另一处理集群1714以进行进一步处理或将处理后的任务存储在L2高速缓 存、本地并行处理器存储器、或经由存储器交叉开关1716的系统存储器中。 在至少一个实施例中，preROP 1742(光栅前操作单元)配置成从图形多处 理器1734接收数据，将数据引导至ROP单元，该ROP单元可以与本文所 述的分区单元(例如，图17A的分区单元1720A-1720N)一起定位。在至 少一个实施例中，PreROP1742单元可以执行用于颜色混合的优化、组织 像素颜色数据以及执行地址转换。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可在图形处理 集群1714中使用，用于至少部分地基于使用本文描述的神经网络训练操作、 神经网络功能和/或架构或神经网络使用情况计算的权重参数来推理或预 测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图17D示出了根据至少一个实施例的图形多处理器1734。在至少一 个实施例中，图形多处理器1734与处理集群1714的管线管理器1732耦合。 在至少一个实施例中，图形多处理器1734具有执行管线，该执行管线包括 但不限于指令高速缓存1752、指令单元1754、地址映射单元1756、寄存 器文件1758、一个或更多个通用图形处理单元(GPGPU)核心1762和一 个或更多个加载/存储单元1766。GPGPU核心1762和加载/存储单元1766 通过存储器和高速缓存互连1768与高速缓存存储器1772和共享存储器 1770耦合。
在至少一个实施例中，指令高速缓存1752从管线管理器1732接收要 执行的指令流。在至少一个实施例中，将指令高速缓存在指令高速缓存 1752中并将其分派以供指令单元1754执行。在一个实施例中，指令单元 1754可以分派指令作为线程组(例如，线程束)，将每个线程组分配给 GPGPU核心1762内的不同执行单元。在至少一个实施例中，指令可以通过指定统一地址空间内的地址来访问任何本地、共享或全局地址空间。在 至少一个实施例中，地址映射单元1756可以用于将统一地址空间中的地址 转换成可以由加载/存储单元1766访问的不同的存储器地址。
在至少一个实施例中，寄存器文件1758为图形多处理器1734的功能 单元提供了一组寄存器。在至少一个实施例中，寄存器文件1758为连接到 图形多处理器1734的功能单元(例如，GPGPU核心1762、加载/存储单元 1766)的数据路径的操作数提供了临时存储。在至少一个实施例中，在每 个功能单元之间划分寄存器文件1758，使得为每个功能单元分配寄存器文 件1758的专用部分。在至少一个实施例中，寄存器文件1758在图形多处 理器1734正在执行的不同线程束之间划分。
在至少一个实施例中，GPGPU核心1762可以各自包括用于执行图形 多处理器1734的指令的浮点单元(FPU)和/或整数算术逻辑单元(ALU)。 GPGPU核心1762在架构上可以相似或架构可能有所不同。在至少一个实 施例中，GPGPU核心1762的第一部分包括单精度FPU和整数ALU，而 GPGPU核心的第二部分包括双精度FPU。在至少一个实施例中，FPU可 以实现用于浮点算法的IEEE 754-2008标准或启用可变精度浮点算法。在 至少一个实施例中，图形多处理器1734可以另外包括一个或更多个固定功 能或特殊功能单元，以执行特定功能，诸如复制矩形或像素混合操作。在 至少一个实施例中，GPGPU核心中的一个或更多个还可以包括固定或特殊 功能逻辑。
在至少一个实施例中，GPGPU核心1762包括能够对多组数据执行单 个指令的SIMD逻辑。在一个实施例中，GPGPU核心1762可以物理地执 行SIMD4、SIMD8和SIMD16指令，并且在逻辑上执行SIMD1、SIMD2 和SIMD32指令。在至少一个实施例中，用于GPGPU核心的SIMD指令 可以在编译时由着色器编译器生成，或者在执行针对单程序多数据(SPMD) 或SIMT架构编写和编译的程序时自动生成。在至少一个实施例中，可以 通过单个SIMD指令来执行为SIMT执行模型配置的程序的多个线程。例 如，在至少一个实施例中，可以通过单个SIMD8逻辑单元并行执行执行相 同或相似操作的八个SIMT线程。
在至少一个实施例中，存储器和高速缓存互连1768是将图形多处理 器1734的每个功能单元连接到寄存器文件1758和共享存储器1770的互连 网络。在至少一个实施例中，存储器和高速缓存互连1768是交叉开关互连， 其允许加载/存储单元1766在共享存储器1770和寄存器文件1758之间实 现加载和存储操作。在至少一个实施例中，寄存器文件1758可以以与 GPGPU核心1762相同的频率操作，从而在GPGPU核心1762和寄存器文 件1758之间进行数据传输的延迟非常低。在至少一个实施例中，共享存储 器1770可以用于启用在图形多处理器1734内的功能单元上执行的线程之 间的通信。在至少一个实施例中，高速缓存存储器1772可以用作例如数据 高速缓存，以高速缓存在功能单元和纹理单元1736之间通信的纹理数据。 在至少一个实施例中，共享存储器1770也可以用作程序管理的高速缓存。
在至少一个实施例中，除了存储在高速缓存存储器1772中的自动高速缓存 的数据之外，在GPGPU核心1762上执行的线程还可以以编程方式将数据 存储在共享存储器中。
在至少一个实施例中，如本文所述的并行处理器或GPGPU通信地耦 合到主机/处理器核心，以加速图形操作、机器学习操作、图案分析操作以 及各种通用GPU(GPGPU)功能。在至少一个实施例中，GPU可以通过 总线或其他互连(例如，诸如PCIe或NVLink的高速互连)通信地耦合到 主机处理器/核心。在至少一个实施例中，GPU可以与核心集成在同一封装 或芯片上，并通过内部处理器总线/互连(即，在封装或芯片的内部)通信 地耦合到核心。在至少一个实施例中，不管GPU连接的方式如何，处理器 核心可以以工作描述符中包含的命令/指令序列的形式向GPU分配工作。 在至少一个实施例中，该GPU然后使用专用电路/逻辑来有效地处理这些 命令/指令。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图形多 处理器1734中使用，用于至少部分地基于使用本文描述的神经网络训练操 作、神经网络功能和/或架构或神经网络使用情况计算的权重参数来推理或 预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图18示出了根据至少一个实施例的多GPU计算系统1800。在至少 一个实施例中，多GPU计算系统1800可包括处理器1802，其经由主机接 口交换机1804耦合到多个通用图形处理单元(GPGPU)1806A-D。在至少 一个实施例中，主机接口交换机1804是将处理器1802耦合到PCI快速总 线的PCI快速交换机设备，处理器1802可通过PCI快速总线与GPGPU 1806A-D通信。GPGPU1806A-D可经由高速点对点GPU到GPU链路1816 的集合互连。在至少一个实施例中，GPU到GPU链路1816经由专用GPU 链路连接到GPGPU 1806A-D中的每一者。在至少一个实施例中，P2PGPU 链路1816实现GPGPU 1806A-D中的每一个之间的直接通信，而不需要在处理器1802连接到的主机接口总线1804上的通信。在至少一个实施例中， 通过指向P2PGPU链路1816的GPU到GPU流量，主机接口总线1804保 持可用于系统存储器访问或例如经由一个或更多个网络设备与多GPU计 算系统1800的其他实例通信。虽然在至少一个实施例中，GPGPU 1806A-D 经由主机接口交换机1804连接到处理器1802，但是在至少一个实施例中， 处理器1802包括对P2P GPU链路1816的直接支持，并且可以直接连接到 GPGPU1806A-D。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在多GPU 计算系统1800中使用，用于至少部分地基于使用本文描述的神经网络训练 操作、神经网络功能和/或架构或神经网络使用情况计算的权重参数来推理 或预测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播
图19是根据至少一个实施例的图形处理器1900的框图。在至少一个 实施例中，图形处理器1900包括环形互连1902、管线前端1904、媒体引 擎1937和图形核心1980A-1980N。在至少一个实施例中，环形互连1902 将图形处理器1900耦合到其他处理单元，所述处理单元包括其他图形处理 器或一个或更多个通用处理器核心。在至少一个实施例中，图形处理器 1900是集成在多核心处理系统内的许多处理器之一。
在至少一个实施例中，图形处理器1900经由环形互连1902接收多批 命令。在至少一个实施例中，输入的命令由管线前端1904中的命令流转化 器(streamer)1903解释。在至少一个实施例中，图形处理器1900包括可 扩展执行逻辑，用于经由图形核心1980A-1980N执行3D几何处理和媒体 处理。在至少一个实施例中，对于3D几何处理命令，命令流转化器1903 将命令提供给几何管线1936。在至少一个实施例中，对于至少一些媒体处 理命令，命令流转化器1903将命令提供给视频前端1934，该视频前端与 媒体引擎1937耦合。在至少一个实施例中，媒体引擎1937包括用于视频 和图像后处理的视频质量引擎(VQE)1930，以及用于提供硬件加速的媒 体数据编码和解码的多格式编码/解码(MFX)1933引擎。在至少一个实 施例中，几何管线1936和媒体引擎1937各自生成用于由至少一个图形核 心1980A提供的线程执行资源的执行线程。
在至少一个实施例中，图形处理器1900包括具有(featuring)模块 核心1980A-1980N(有时被称为核心切片)的可扩展线程执行资源，每个 图形核心具有多个子核心1950A-1950N，1960A-1960N(有时称为核心子 切片)。在至少一个实施例中，图形处理器1900可以具有任意数量的图形 核心1980A到1980N。在至少一个实施例中，图形处理器1900包括具有 至少第一子核心1950A和第二子核心1960A的图形核心1980A。在至少一 个实施例中，图形处理器1900是具有单个子核心(例如1950A)的低功率 处理器。在至少一个实施例中，图形处理器1900包括多个图形核心 1980A-1980N，每个图形核心包括一组第一子核心1950A-1950N和一组第 二子核心1960A-1960N。在至少一个实施例中，第一子核心1950A-1950N 中的每个子核心至少包括第一组执行单元1952A-1952N和媒体/纹理采样 器1954A-1954N。在至少一个实施例中，第二子核心1960A-1960N中的每 个子核心至少包括第二组执行单元1962A-1962N和采样器1964A-1964N。 在至少一个实施例中，每个子核心1950A-1950N，1960A-1960N共享一组 共享资源1970A-1970N。在至少一个实施例中，共享资源包括共享高速缓 存存储器和像素操作逻辑。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以在图形处 理器1900中使用，用于至少部分地基于使用本文描述的神经网络训练操作、 神经网络功能和/或架构或神经网络使用情况计算的权重参数来推理或预 测操作。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图20是根据至少一个实施例的说明用于处理器2000的微架构的框图， 该处理器2000可以包括用于执行指令的逻辑电路。在至少一个实施例中， 处理器2000可以执行指令，包括x86指令、ARM指令、用于专用集成电 路(ASIC)的专用指令等。在至少一个实施例中，处理器2000可以包括 用于存储封装数据的寄存器，例如作为加利福尼亚州圣克拉拉市英特尔公 司采用MMX技术启用的微处理器中的64位宽MMXTM寄存器。在至少 一个实施例中，整数和浮点数形式可用的MMX寄存器可以与封装的数据 元素一起运行，所述封装的数据元素伴随单指令多数据(“SIMD”)和流 式SIMD扩展(“SSE”)指令。在至少一个实施例中，与SSE2、SSE3、 SSE4、AVX或更高版本(一般称为“SSEx”)技术有关的128位宽XMM 寄存器可以保存此类封装数据操作数。在至少一个实施例中，处理器2000 可以执行指令以加速机器学习或深度学习算法、训练或推理。
在至少一个实施例中，处理器2000包括有序前端(“前端”)2001， 以提取要执行的指令并准备稍后在处理器管线中使用的指令。在至少一个 实施例中，前端2001可以包括几个单元。在至少一个实施例中，指令预取 器2026从存储器中获取指令并将指令提供给指令解码器2028，指令解码 器2028又对指令进行解码或解释。例如，在至少一个实施例中，指令解码 器2028将接收到的指令解码为机器可执行的所谓的“微指令”或“微操作”(也称为“微操作”或“微指令”)的一个或更多个操作。在至少一个实 施例中，指令解码器2028将指令解析为操作码以及相应的数据和控制字段， 其可以由微架构用来使用以根据至少一个实施例来执行操作。在至少一个 实施例中，跟踪高速缓存2030可以将解码的微指令组装成微指令队列2034 中的程序排序的序列或追踪以供执行。在至少一个实施例中，当追踪高速 缓存2030遇到复杂指令时，微码ROM 2032提供完成操作所需的微指令。
在至少一个实施例中，可以将一些指令转换成单个微操作，而另一些 指令则需要几个微操作来完成全部操作。在至少一个实施例中，如果需要 多于四个的微指令来完成一条指令，则指令解码器2028可以访问微码 ROM 2032以执行指令。在至少一个实施例中，可以将指令解码为少量的 微指令以在指令解码器2028处进行处理。在至少一个实施例中，如果需要 多个微指令完成操作，则可以将指令存储在微码ROM 2032中。在至少一 个实施例中，追踪高速缓存器2030参考入口点可编程逻辑阵列(“PLA”) 以确定正确的微指令指针，用于根据至少一个实施例从微码ROM 2032读 取微码序列以完成一个或更多个指令。在至少一个实施例中，在微码ROM 2032完成对指令的微操作排序之后，机器的前端2001可以恢复从追踪高 速缓存2030获取微操作。
在至少一个实施例中，乱序执行引擎(“乱序引擎”)2003可以准 备用于执行的指令。在至少一个实施例中，乱序执行逻辑具有多个缓冲区， 以使指令流平滑并重新排序，以在指令沿管线下降并被调度执行时优化性 能。在至少一个实施例中，乱序执行引擎2003包括但不限于分配器/寄存 器重命名器2040、存储器微指令队列2042、整数/浮点微指令队列2044、 存储器调度器2046、快速调度器2002、慢速/通用浮点调度器(“慢速/通 用FP调度器”)2004和简单浮点调度器(“简单FP调度器”)2006。在 至少一个实施例中，快速调度器2002、慢速/通用浮点调度器2004和简单 浮点调度器2006也统称为“微指令调度器2002、2004、2006”。在至少 一个实施例中，分配器/寄存器重命名器2040分配每个微指令按序列执行 所需要的机器缓冲区和资源。在至少一个实施例中，分配器/寄存器重命名 器2040将逻辑寄存器重命名为寄存器文件中的条目。在至少一个实施例中， 分配器/寄存器重命名器2040还为两个微指令队列之一中的每个微指令分 配条目，存储器微指令队列2042用于存储器操作和整数/浮点微指令队列 2044用于非存储器操作，在存储器调度器2046和微指令调度器2002、2004、2006的前面。在至少一个实施例中，微指令调度器2002、2004、2006基于它们的从属输入寄存器操作数源的就绪性和需要完成的执行资源微指令 的可用性来确定何时准备好执行微指令。在至少一个实施例中，至少一个 实施例的快速调度器2002可以在主时钟周期的每个一半上调度，而慢速/ 通用浮点调度器2004和简单浮点调度器2006可以在每个主处理器时钟周 期调度一次。在至少一个实施例中，微指令调度器2002、2004、2006对调 度端口进行仲裁，以调度用于执行的微指令。
在至少一个实施例中，执行块2011包括但不限于整数寄存器文件/ 支路网络2008、浮点寄存器文件/支路网络(“FP寄存器文件/支路网络”) 2010、地址生成单元(“AGU”)2012和2014、快速算术逻辑单元(“快 速ALU”)2016和2018、慢速算术逻辑单元(“慢速ALU”)2020、浮 点ALU(“FP”)2022和浮点移动单元(“FP移动”)2024。在至少一 个实施例中，整数寄存器文件/支路网络2008和浮点寄存器文件/旁路网络 2010在本文中也称为“寄存器文件2008、2010”。在至少一个实施例中， AGU 2012和2014、快速ALU 2016和2018、慢速ALU 2020、浮点ALU 2022 和浮点移动单元2024在本文中也称为“执行单元2012、2014、2016、2018、 2020、2022和2024”。在至少一个实施例中，执行块2011可以包括但不 限于任意数量(包括零)和类型的寄存器文件、支路网络、地址生成单元 和执行单元(以任何组合)。
在至少一个实施例中，寄存器文件2008、2010可以布置在微指令调 度器2002、2004、2006与执行单元2012、2014、2016、2018、2020、2022 和2024之间。在至少一个实施例中，整数寄存器文件/支路网络2008执行 整数运算。在至少一个实施例中，浮点寄存器文件/支路网络2010执行浮 点操作。在至少一个实施例中，寄存器文件2008、2010中的每一个可以包 括但不限于支路网络，该支路网络可以绕过或转发尚未写入寄存器文件中 的刚刚完成的结果到新的从属对象。在至少一个实施例中，寄存器文件 2008、2010可以彼此通信数据。在至少一个实施例中，整数寄存器文件/ 支路网络2008可以包括但不限于两个单独的寄存器文件、一个寄存器文件 用于低阶32位数据，第二寄存器文件用于高阶32位数据。在至少一个实 施例中，浮点寄存器文件/支路网络2010可以包括但不限于128位宽的条目，因为浮点指令通常具有宽度为64至128位的操作数。
在至少一个实施例中，执行单元2012、2014、2016、2018、2020、2022、2024可以执行指令。在至少一个实施例中，寄存器文件2008、2010 存储微指令需要执行的整数和浮点数据操作数值。在至少一个实施例中， 处理器2000可以包括但不限于任何数量的执行单元2012、2014、2016、 2018、2020、2022、2024及其组合。在至少一个实施例中，浮点ALU 2022和浮点移动单元2024，可以执行浮点、MMX、SIMD、AVX和SSE或其 他操作，包括专门的机器学习指令。在至少一个实施例中，浮点ALU 2022 可以包括但不限于64位乘64位浮点除法器，以执行除法、平方根和余数 微操作。在至少一个实施例中，可以用浮点硬件来处理涉及浮点值的指令。 在至少一个实施例中，可以将ALU操作传递给快速ALU 2016、2018。在 至少一个实施例中，快速ALU 2016、2018可以以半个时钟周期的有效延 迟执行快速操作。在至少一个实施例中，大多数复杂的整数运算进入慢速 ALU 2020，因为慢速ALU 2020可以包括但不限于用于长延迟类型操作的 整数执行硬件，例如乘法器、移位、标志逻辑和分支处理。在至少一个实 施例中，存储器加载/存储操作可以由AGU 2012、2014执行。在至少一个 实施例中，快速ALU 2016、快速ALU 2018和慢速ALU 2020可以对64 位数据操作数执行整数运算。在至少一个实施例中，可以实现快速ALU 2016、快速ALU 2018和慢速ALU 2020以支持包括十六、三十二、128、 256等的各种数据位大小。在至少一个实施例中，浮点ALU 2022和浮点移 动单元2024可以实现为支持具有各种宽度的位的一定范围的操作数。在至 少一个实施例中，浮点ALU 2022和浮点移动单元2024可以结合SIMD和 多媒体指令对128位宽打包数据操作数进行操作。
在至少一个实施例中，微指令调度器2002、2004、2006在父加载完 成执行之前调度从属操作。在至少一个实施例中，由于可以在处理器2000 中推测性地调度和执行微指令，处理器2000还可以包括用于处理存储器未 命中的逻辑。在至少一个实施例中，如果数据高速缓存中的数据加载未命 中，则可能存在在管线中正在运行的从属操作，其使调度器暂时没有正确 的数据。在至少一个实施例中，一种重放机制追踪踪并重新执行使用不正确数据的指令。在至少一个实施例中，可能需要重放从属操作并且可以允 许完成独立操作。在至少一个实施例中，处理器的至少一个实施例的调度 器和重放机制也可以设计为捕获用于文本串比较操作的指令序列。
在至少一个实施例中，术语“寄存器”可以指代可以用作识别操作数 的指令的一部分的机载处理器存储位置。在至少一个实施例中，寄存器可 以是那些可以从处理器外部使用的寄存器(从程序员的角度来看)。在至 少一个实施例中，寄存器可能不限于特定类型的电路。相反，在至少一个 实施例中，寄存器可以存储数据、提供数据并执行本文描述的功能。在至 少一个实施例中，本文描述的寄存器可以通过处理器内的电路使用多种不 同技术来实现，例如专用物理寄存器、使用寄存器重命名动态分配的物理 寄存器、专用和动态分配的物理寄存器的组合等。在至少一个实施例中， 整数寄存器存储32位整数数据。至少一个实施例的寄存器文件还包含八个 用于封装数据的多媒体SIMD寄存器。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615可以并入执行 块2011以及示出的或未示出的其他存储器或寄存器中。例如，在至少一个 实施例中，本文描述的训练和/或推理技术可以使用在执行块2011中示出 的一个或更多个ALU。此外，权重参数可以存储在片上或片外存储器和/ 或寄存器(示出的或未示出的)中，该权重参数将执行块2011的ALU配 置为执行一个或更多个机器学习算法、神经网络架构、用例或本文描述的 训练技术。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图21示出了根据至少一个实施例的深度学习应用程序处理器2100。 在至少一个实施例中，深度学习应用程序处理器2100使用指令，如果由深 度学习应用程序处理器2100执行，则指令使深度学习应用程序处理器2100 执行贯穿本公开描述的一些或全部过程和技术。在至少一个实施例中，深 度学习应用程序处理器2100是专用集成电路(ASIC)。在至少一个实施 例中，应用程序处理器2100执行矩阵乘法运算或者“硬连线”到硬件中， 作为执行一个或更多个指令或两者的结果。在至少一个实施例中，深度学 习应用程序处理器2100包括但不限于处理集群2110(1)-2110(12)、 芯片间链路(“ICL”)2120(1)-2120(12)、芯片间控制器(“ICC”) 2130(1)-2130(2)、存储器控制器(“Mem Ctrlr”)2142(1)-2142(4)、高带宽存储器物理层(“HBM PHY”)2144(1)-2144(4)、 管理控制器中央处理单元(“管理控制器CPU”)2150、外围组件互连快 速控制器和直接存储器访问块(“PCIe控制器和DMA”)2170、以及十 六通道外围组件互连快速端口(“PCI Express x 16”)2180。
在至少一个实施例中，处理集群2110可以执行深度学习操作，包括 基于一种或更多种训练技术计算的权重参数的推理或预测操作，包括本文 所述的那些技术。在至少一个实施例中，每个处理集群2110可以包括但不 限于任何数量和类型的处理器。在至少一个实施例中，深度学习应用程序 处理器2100可以包括任何数量和类型的处理集群2100。在至少一个实施 例中，芯片间链路2120是双向的。在至少一个实施例中，芯片间链路2120 和芯片间控制器2130使多个深度学习应用程序处理器2100能够交换信息， 包括从执行一个或更多个神经网络中体现的一种或更多种机器学习算法而 产生的激活信息。在至少一个实施例中，深度学习应用程序处理器2100 可以包括任意数量(包括零)和类型的ICL 2120和ICC2130。
在至少一个实施例中，HBM2 2140提供总共32GB的存储器。HBM2 2140(i)与存储器控制器2142(i)和HBM PHY 2144(i)都相关联。在 至少一个实施例中，任何数量的HBM22140可以提供任何类型和总量的高 带宽存储器，并且可以与任何数量(包括零)和类型的存储器控制器2142 和HBM PHY 2144相关联。在至少一个实施例中，可以用任何数量和类型的块替换SPI、I2C、GPIO 3360、PCIe控制器2160和DMA 2170和/或 PCIe2180，以任何技术上可行的方式实现任何数量和类型的通信标准。
推理和/或训练逻辑1015用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，深度学习应用程序处理器2100用于训 练机器学习模型(例如神经网络)，以预测或推理提供给深度学习应用程 序处理器2100的信息。在至少一个实施例中，深度学习应用程序处理器 2100用于基于已经由另一处理器或系统或由深度学习应用程序处理器 2100训练的经训练的机器学习模型(例如，神经网络)来推理或预测信息。 在至少一个实施例中，处理器2100可以用于执行本文所述的一个或更多个 神经网络用例。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图22是根据至少一个实施例的神经形态处理器2200的框图。在至少 一个实施例中，神经形态处理器2200可以从神经形态处理器2200外部的 源接收一个或更多个输入。在至少一个实施例中，这些输入可以被传输到 神经形态处理器2200内的一个或更多个神经元2202。在至少一个实施例 中，可以使用包括一个或更多个算术逻辑单元(ALU)的电路或逻辑来实 现神经元2202及其组件。在至少一个实施例中，神经形态处理器2200可 以包括但不限于成千上万个神经元2202的实例，但是可以使用任何合适数 量的神经元2202。在至少一个实施例中，神经元2202的每个实例可以包 括神经元输入2204和神经元输出2206。在至少一个实施例中，神经元2202 可以生成可以传输到神经元2202的其他实例的输入的输出。在至少一个实 施例中，神经元输入2204和神经元输出2206可以经由突触2208互连。
在至少一个实施例中，神经元2202和突触2208可以互连，使得神经 形态处理器2200操作以处理或分析由神经形态处理器2200接收的信息。
在至少一个实施例中，当通过神经元输入2204接收到的输入超过阈值时， 神经元2202可以发送输出脉冲(或“触发”或“峰值”)。在至少一个实 施例中，神经元2202可以对在神经元输入2204处接收到的信号进行求和 或积分。例如，在至少一个实施例中，神经元2202可以实现为有泄漏的积 分-触发神经元，其中如果求和(称为“膜电位”)超过阈值，则神经元 2202可以使用诸如sigmoid或阈值函数的传递函数来产生输出(或“触发”)。 在至少一个实施例中，泄漏的积分-触发神经元可以将在神经元输入2204 处接收到的信号求和成膜电位，并且可以应用程序衰减因子(或泄漏)以 减小膜电位。在至少一个实施例中，如果在神经元输入2204处接收到足够 快以超过阈值的多个输入信号(即，在膜电势衰减得太低而不能触发之前)， 则泄漏的积分-触发神经元可能会触发。在至少一个实施例中，神经元2202 可以使用接收输入、将输入积分到膜电位、并衰减膜电位的电路或逻辑来 实现。在至少一个实施例中，可以对输入求平均，或者可以使用任何其他 合适的传递函数。此外，在至少一个实施例中，神经元2202可以包括但不 限于当将传递函数应用程序于神经元输入2204的结果超过阈值时在神经 元输出2206处产生输出尖峰的比较器电路或逻辑。在至少一个实施例中， 一旦神经元2202触发，它可以通过例如将膜电位复位为0或另一合适的默认值来忽略先前接收的输入信息。在至少一个实施例中，一旦膜电位被重 置为0，则神经元2202可以在合适的时间段(或修复期)之后恢复正常操 作。
在至少一个实施例中，神经元2202可以通过突触2208互连。在至少 一个实施例中，突触2208可以操作以将从第一神经元2202的输出的信号 传输到第二神经元2202的输入。在至少一个实施例中，神经元2202可以 在一个以上的突触2208实例上传输信息。在至少一个实施例中，神经元输 出2206的一个或更多个实例可以通过突触2208的实例连接到同一神经元 2202中神经元输入2204的实例。在至少一个实施例中，相对于突触2208 的那个实例，神经元2202的实例产生要在突触2208的实例上传输的输出 可以被称为“突触前神经元”。在至少一个实施例中，相对于突触2208 的实例，神经元2202的实例接收通过突触2208的实例传输的输入可以被 称为“突触后神经元”。在至少一个实施例中，关于突触2208的各种实例， 因为神经元2202的实例可以接收来自一个或更多个突触2208实例的输入，并且还可以通过一个或更多个突触2208实例传输输出，因此神经元2202 的单个实例可以既是“突触前神经元”又是“突触后神经元”。
神经元2202可以被组织成一层或更多层。神经元2202的每个实例可 以具有一个神经元输出2206，该神经元输出2206可以通过一个或更多个 突触2208扇出到一个或更多个神经元输入2204。在至少一个实施例中， 第一层2210中的神经元2202的神经元输出2206可以连接到第二层2212 中的神经元2202的神经元输入2204。在至少一个实施例中，层2210可以 被称为“前馈层”。在至少一个实施例中，在第一层2210的实例中神经元 2202的每个实例可以扇出到第二层2212中的神经元2202的每个实例。在 至少一个实施例中，第一层2210可以被称为“完全连接的前馈层”。在至 少一个实施例中，在第二层2212的每个实例中的神经元2202的每个实例 扇出到少于在第三层2214中的神经元2202的所有实例。在至少一个实施 例中，第二层2212可以被称为“稀疏连接的前馈层”。在至少一个实施例 中，第二层2212中的神经元2202可以扇出到多个其他层中的神经元2202， 包括扇出到(相同的)第二层2212中的神经元2202。在至少一个实施例 中，第二层2212可以被称为“循环层”。在至少一个实施例中，神经形态 处理器2200可以包括但不限于循环层和前馈层的任何合适的组合，包括但 不限于稀疏连接的前馈层和完全连接的前馈层。
在至少一个实施例中，神经形态处理器2200可以包括但不限于可重 新配置的互连架构或专用硬连线互连，以将突触2208连接到神经元2202。 在至少一个实施例中，神经形态处理器2200可以包括但不限于电路或逻辑， 其根据神经网络拓扑结构和神经元扇入/扇出，允许根据需要将突触分配给 不同神经元2202。例如，在至少一个实施例中，可以使用互连结构(诸如 片上网络)或通过专用连接将突触2208连接到神经元2202。在至少一个 实施例中，可以使用电路或逻辑来实现突触互连及其组件。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图23示出了根据至少一个实施例的处理系统。在至少一个实施例中， 系统2300包括一个或更多个处理器2302和一个或更多个图形处理器2308， 并且可以是单处理器台式机系统、多处理器工作站系统或具有大量处理器 2302或处理器核心2307的服务器系统。在至少一个实施例中，系统2300 是结合在片上系统(SoC)集成电路内的处理平台，以在移动、手持或嵌 入式设备使用。
在至少一个实施例中，系统2300可以包括或结合在基于服务器的游 戏平台中，包括游戏和媒体控制台的游戏控制台、移动游戏控制台、手持 游戏控制台或在线游戏控制台。在至少一个实施例中，系统2300是移动电 话、智能电话、平板计算设备或移动互联网设备。在至少一个实施例中， 处理系统2300还可包括与可穿戴设备耦合或集成在可穿戴设备中，例如智 能手表可穿戴设备、智能眼镜设备、增强现实设备或虚拟现实设备。在至 少一个实施例中，处理系统2300是电视或机顶盒设备，其具有一个或更多 个处理器2302以及由一个或更多个图形处理器2308生成的图形界面。
在至少一个实施例中，一个或更多个处理器2302每个包括一个或更 多个处理器核心2307，以处理指令，该指令在被执行时执行针对系统和用 户软件的操作。在至少一个实施例中，一个或更多个处理器核心2307中的 每一个被配置为处理特定指令集2309。在至少一个实施例中，指令集2309 可以促进复杂指令集计算(CISC)、精简指令集计算(RISC)，或通过超 长指令字(VLIW)进行计算。在至少一个实施例中，处理器核心2307可 以各自处理不同的指令集2309，该指令集可以包括有助于仿真其他指令集 的指令。在至少一个实施例中，处理器核心2307还可以包括其他处理设备， 例如数字信号处理器(DSP)。
在至少一个实施例中，处理器2302包括高速缓存存储器2304。在至 少一个实施例中，处理器2302可以具有单个内部高速缓存或多个级别的内 部高速缓存。在至少一个实施例中，高速缓存存储器在处理器2302的各个 组件之间共享。在至少一个实施例中，处理器2302还使用外部高速缓存(例 如，三级(L3)高速缓存或最后一级高速缓存(LLC))(未示出)，可 以使用已知的高速缓存一致性技术在处理器核心2307之间共享该外部高 速缓存。在至少一个实施例中，处理器2302中另外包括寄存器文件2306， 处理器可以包括用于存储不同类型的数据的不同类型的寄存器(例如，整 数寄存器、浮点寄存器、状态寄存器和指令指针寄存器)。在至少一个实 施例中，寄存器文件2306可以包括通用寄存器或其他寄存器。
在至少一个实施例中，一个或更多个处理器2302与一个或更多个接 口总线2310耦合，以在处理器2302与系统2300中的其他组件之间传输通 信信号，例如地址、数据或控制信号。在至少一个实施例中，接口总线2310 在一个实施例中可以是处理器总线，例如直接媒体接口(DMI)总线的版 本。在至少一个实施例中，接口总线2310不限于DMI总线，并且可以包 括一个或更多个外围组件互连总线(例如，PCI，PCI Express)、存储器总 线或其他类型的接口总线。在至少一个实施例中，处理器2302包括集成存 储器控制器2316和平台控制器集线器2330。在至少一个实施例中，存储 器控制器2316促进存储器设备与处理系统2300的其他组件之间的通信， 而平台控制器集线器(PCH)2330通过本地I/O总线提供到输入/输出(I/O) 设备的连接。
在至少一个实施例中，存储器设备2320可以是动态随机存取存储器 (DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变 存储设备或具有适当的性能以用作处理器存储器。在至少一个实施例中， 存储设备2320可以用作处理系统2300的系统存储器，以存储数据2322 和指令2321，以在一个或更多个处理器2302执行应用程序或过程时使用。在至少一个实施例中，存储器控制器2316还与可选的外部图形处理器2312 耦合，其可以与处理器2302中的一个或更多个图形处理器2308通信以执 行图形和媒体操作。在至少一个实施例中，显示设备2311可以连接至处理 器2302。在至少一个实施例中，显示设备2311可以包括内部显示设备中 的一个或更多个，例如在移动电子设备或膝上型设备或通过显示器接口(例 如显示端口(DisplayPort)等)连接的外部显示设备中。在至少一个实施 例中，显示设备2311可以包括头戴式显示器(HMD)，诸如用于虚拟现 实(VR)应用或增强现实(AR)应用中的立体显示设备。
在至少一个实施例中，平台控制器集线器2330使外围设备能够通过 高速I/O总线连接到存储设备2320和处理器2302。在至少一个实施例中， I/O外围设备包括但不限于音频控制器2346、网络控制器2334、固件接口 2328、无线收发器2326、触摸传感器2325、数据存储设备2324(例如， 硬盘驱动器、闪存等)。在至少一个实施例中，数据存储设备2324可以经 由存储接口(例如，SATA)或经由外围总线来连接，诸如外围组件互连 总线(例如，PCI、PCIe)。在至少一个实施例中，触摸传感器2325可以 包括触摸屏传感器、压力传感器或指纹传感器。在至少一个实施例中，无 线收发器2326可以是Wi-Fi收发器、蓝牙收发器或移动网络收发器，诸如 3G、4G或长期演进(LTE)收发器。在至少一个实施例中，固件接口2328 使能与系统固件的通信，并且可以是例如统一可扩展固件接口(UEFI)。 在至少一个实施例中，网络控制器2334可以启用到有线网络的网络连接。 在至少一个实施例中，高性能网络控制器(未示出)与接口总线2310耦合。
在至少一个实施例中，音频控制器2346是多通道高清晰度音频控制器。在 至少一个实施例中，处理系统2300包括可选的传统(legacy)I/O控制器 2340，用于将传统(例如，个人系统2(PS/2))设备耦合到系统。在至 少一个实施例中，平台控制器集线器2330还可以连接到一个或更多个通用 串行总线(USB)控制器2342，该控制器连接输入设备，诸如键盘和鼠标 2343组合、相机2344或其他USB输入设备。
在至少一个实施例中，存储器控制器2316和平台控制器集线器2330 的实例可以集成到离散的外部图形处理器中，例如外部图形处理器2312。 在至少一个实施例中，平台控制器集线器2330和/或存储器控制器2316可 以在一个或更多个处理器2302的外部。例如，在至少一个实施例中，系统 2300可以包括外部存储器控制器2316和平台控制器集线器2330，其可以 配置成在与处理器2302通信的系统芯片组中的存储器控制器集线器和外 围控制器集线器。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。本文结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，部分或全部推理和/或训练逻辑615可 以结合到图形处理器2300中。例如，在至少一个实施例中，本文描述的训 练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在图形处理 器2312中。此外，在至少一个实施例中，本文描述的推理和/或训练操作 可以使用除图6A或图6B所示的逻辑之外的逻辑来完成。在至少一个实施 例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出) 中，其配置图形处理器2300的ALU，以执行一种或更多种本文所述的机 器学习算法、神经网络架构、用例或训练技术。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图24是根据至少一个实施例的具有一个或更多个处理器核心 2402A-2402N、集成存储器控制器2414和集成图形处理器2408的处理器 2400的框图。在至少一个实施例中，处理器2400可以包含附加核心，多 达并包括以虚线框表示的附加核心2402N。在至少一个实施例中，每个处 理器核心2402A-2402N包括一个或更多个内部高速缓存单元2404A-2404N。在至少一个实施例中，每个处理器核心还可以访问一个或更多个共享高速 缓存单元2406。
在至少一个实施例中，内部高速缓存单元2404A-2404N和共享高速 缓存单元2406表示处理器2400内的高速缓存存储器层次结构。在至少一 个实施例中，高速缓存存储器单元2404A-2404N可以包括每个处理器核心 内的至少一级指令和数据高速缓存以及共享中级高速缓存中的一级或更多 级缓存，例如2级(L2)、3级(L3)、4级(L4)或其他级别的高速缓存，其中将外部存储器之前的最高级别的高速缓存归类为LLC。在至少一 个实施例中，高速缓存一致性逻辑维持各种高速缓存单元2406和 2404A-2404N之间的一致性。
在至少一个实施例中，处理器2400还可包括一组一个或更多个总线 控制器单元2416和系统代理核心2410。在至少一个实施例中，一个或更 多个总线控制器单元2416管理一组外围总线，例如一个或更多个PCI或 PCIe总线。在至少一个实施例中，系统代理核心2410为各种处理器组件 提供管理功能。在至少一个实施例中，系统代理核心2410包括一个或更多 个集成存储器控制器2414，以管理对各种外部存储器设备(未示出)的访 问。
在至少一个实施例中，一个或更多个处理器核心2402A-2402N包括 对多线程同时进行的支持。在至少一个实施例中，系统代理核心2410包括 用于在多线程处理期间协调和操作核心2402A-2402N的组件。在至少一个 实施例中，系统代理核心2410可以另外包括电源控制单元(PCU)，该电 源控制单元包括用于调节处理器核心2402A-2402N和图形处理器2408的 一个或更多个电源状态的逻辑和组件。
在至少一个实施例中，处理器2400还包括用于执行图处理操作的图 形处理器2408。在至少一个实施例中，图形处理器2408与共享高速缓存 单元2406和包括一个或更多个集成存储器控制器2414的系统代理核心 2410耦合。在至少一个实施例中，系统代理核心2410还包括用于驱动图 形处理器输出到一个或更多个耦合的显示器的显示器控制器2411。在至少 一个实施例中，显示器控制器2411也可以是经由至少一个互连与图形处理器2408耦合的独立模块，或者可以集成在图形处理器2408内。
在至少一个实施例中，基于环的互连单元2412用于耦合处理器2400 的内部组件。在至少一个实施例中，可以使用替代性互连单元，例如点对 点互连、交换互连或其他技术。在至少一个实施例中，图形处理器2408 经由I/O链路2413与环形互连2412耦合。
在至少一个实施例中，I/O链路2413代表多种I/O互连中的至少一种， 包括促进各种处理器组件与高性能嵌入式存储器模块2418(例如eDRAM 模块)之间的通信的封装I/O互连。在至少一个实施例中，处理器核心 2402A-2402N和图形处理器2408中的每一个使用嵌入式存储器模块2418 作为共享的最后一级高速缓存。
在至少一个实施例中，处理器核心2402A-2402N是执行公共指令集 架构的同质核心。在至少一个实施例中，处理器核心2402A-2402N在指令 集架构(ISA)方面是异构的，其中一个或更多个处理器核心2402A-2402N 执行公共指令集，而一个或更多个其他处理器核心2402A-2402N执行公共 指令集的子集或不同指令集。在至少一个实施例中，就微架构而言，处理 器核心2402A-2402N是异构的，其中具有相对较高功耗的一个或更多个核 心与具有较低功耗的一个或更多个功率核心耦合。在至少一个实施例中， 处理器2400可以在一个或更多个芯片上实现或被实现为SoC集成电路。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615的部分或全部 可以结合到处理器2400中。例如，在至少一个实施例中，本文描述的训练 和/或推理技术可以使用在图形处理器2312、一个或更多个图形核心 2402A-2402N或图24中的其他组件中具体化的ALU中的一个或更多个。 此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除了 图6A或图6B中所示出的逻辑之外的逻辑来完成。在至少一个实施例中， 可以将权重参数存储在片上或片外存储器和/或寄存器(示出或未示出的) 中，该权重参数将图形处理器2400的ALU配置成用于执行一个或更多个 机器学习算法、神经网络架构、用例或本文描述的训练技术。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图25是根据本文描述的至少一个实施例的图形处理器核心2500的硬 件逻辑的框图。在至少一个实施例中，图形处理器核心2500包括在图形核 心阵列内。在至少一个实施例中，图形处理器核心2500(有时被称为核心 切片)可以是模块化图形处理器内的一个或更多个图形核心。在至少一个 实施例中，图形处理器核心2500是一个图形核心切片的示例，并且如本文 描述的图形处理器可以包括基于目标功率和性能包络的多个图形核心切片。 在至少一个实施例中，每个图形核心2500可以包括与多个子核心 2501A-2501F(也被称为子切片)耦合的固定功能块2530，所述多个子核 心包括具有通用和固定功能逻辑的模块化块。
在至少一个实施例中，固定功能块2530包括几何和固定功能管线 2536，例如，在较低性能和/或较低功率的图形处理器实施方式中，该几何 和固定功能管线2536可以由图形处理器2500中的所有子核心共享。在至 少一个实施例中，几何和固定功能管线2536包括3D固定功能管线、视频 前端单元，线程产生器和线程分派器以及管理统一返回缓冲区的统一返回 缓冲区管理器。
在固定的至少一个实施例中，固定功能块2530还包括图形SoC接口 2537、图形微控制器2538和媒体管线2539。在至少一个实施例中，图形 SoC接口2537提供了图形核心2500以及片上集成电路系统中的其他处理 器核心之间的接口。在至少一个实施例中，图形微控制器2538是可编程子 处理器，其可配置为管理图形处理器2500的各种功能，包括线程分派、调 度和抢占。在至少一个实施例中，媒体管线2539包括有助于对包括图像和 视频数据的多媒体数据进行解码、编码、预处理和/或后处理的逻辑。在至 少一个实施例中，媒体管线2539经由对子核心2501-2501F内的计算或采 样逻辑的请求来实现媒体操作。
在至少一个实施例中，SoC接口2537使图形核心2500能够与通用应 用程序处理器核心(例如，CPU)和/或SoC内的其他组件通信，包括存储 器层次结构元素，诸如共享的最后一级高速缓存、系统RAM和/或嵌入式 片上或封装DRAM。在至少一个实施例中，SoC接口2537还可以使得能 够与SoC内的固定功能设备(例如，相机成像管线)进行通信，并且使得 能够使用和/或实现可以在图形核心2500和SoC内部的CPU之间共享的全 局存储器原子。在至少一个实施例中，SoC接口2537还可以实现用于图形 核心2500的电源管理控制，并且启用图形核心2500的时钟域与SoC内的 其他时钟域之间的接口。在至少一个实施例中，SoC接口2537使得能够从 命令流转化器和全局线程分派器接收命令缓冲区，其配置为向图形处理器 内的一个或更多个图形核心中的每一个提供命令和指令。在至少一个实施 例中，当要执行媒体操作时，可以将命令和指令分派给媒体管线2539，或 者当要执行图形处理操作时，可以将其分配给几何形状和固定功能管线(例 如，几何形状和固定功能管线2536，几何形状和固定功能管线2514)。
在至少一个实施例中，图形微控制器2538可以配置为对图形核心 2500执行各种调度和管理任务。在至少一个实施例中，图形微控制器2538 可以在子核心2501A-2501F中的执行单元(EU)阵列2502A-2502F、 2504A-2504F内的各种图形并行引擎上执行图形和/或计算工作负载调度。 在至少一个实施例中，在包括图形核心2500的SoC的CPU核心上执行的主机软件可以提交多个图形处理器门铃之一的工作负载，其调用适当的图 形引擎上的调度操作。在至少一个实施例中，调度操作包括确定接下来要 运行哪个工作负载、将工作负载提交给命令流转化器、抢先在引擎上运行 的现有工作负载、监控工作负载的进度以及在工作负载完成时通知主机软 件。在至少一个实施例中，图形微控制器2538还可以促进图形核心2500 的低功率或空闲状态，从而为图形核心2500提供在图形核心2500内独立 于操作系统和/或系统上的图形驱动程序软件的跨低功率状态转换的保存 和恢复寄存器的能力。
在至少一个实施例中，图形核心2500可以具有比所示的子核心 2501A-2501F多或少达N个模块化子核心。对于每组N个子核心，在至少 一个实施例中，图形核心2500还可以包括共享功能逻辑2510、共享和/或 高速缓存存储器2512、几何/固定功能管线2514以及附加的固定功能逻辑 2516以加速各种图形和计算处理操作。在至少一个实施例中，共享功能逻 辑2510可以包括可由图形核心2500内的每个N个子核心共享的逻辑单元 (例如，采样器、数学和/或线程间通信逻辑)。在至少一个实施例中，共 享和/或高速缓存存储器2512可以是图形核心2500内的N个子核心 2501A-2501F的最后一级高速缓存，并且还可以用作可由多个子核心访问 的共享存储器。在至少一个实施例中，可以包括几何/固定功能管线2514 来代替固定功能块2530内的几何/固定功能管线2536，并且可以包括相同 或相似的逻辑单元。
在至少一个实施例中，图形核心2500包括附加的固定功能逻辑2516， 其可以包括供图形核心2500使用的各种固定功能加速逻辑。在至少一个实 施例中，附加的固定功能逻辑2516包括用于仅位置着色中使用的附加的几 何管线。在仅位置着色中，存在至少两个几何管线，而在几何和固定功能 管线2514、2536内的完整几何管线和剔除管线中，其是可以包括在附加的 固定功能逻辑2516中的附加几何管线。在至少一个实施例中，剔除管线是完整几何管线的修整版。在至少一个实施例中，完整管线和剔除管线可以 执行应用程序的不同实例，每个实例具有单独的环境。在至少一个实施例 中，仅位置着色可以隐藏被丢弃的三角形的长剔除运行，从而在某些情况 下可以更早地完成着色。例如，在至少一个实施例中，附加固定功能逻辑 2516中的剔除管线逻辑可以与主应用程序并行执行位置着色器，并且通常 比完整管线更快地生成关键结果，因为剔除管线获取并遮蔽顶点的位置属 性，无需执行光栅化和将像素渲染到帧缓冲区。在至少一个实施例中，剔 除管线可以使用生成的临界结果来计算所有三角形的可见性信息，而与这 些三角形是否被剔除无关。在至少一个实施例中，完整管线(在这种情况 下可以称为重播管线)可以消耗可见性信息来跳过剔除的三角形以仅遮盖 最终传递到光栅化阶段的可见三角形。
在至少一个实施例中，附加的固定功能逻辑2516还可包括机器学习 加速逻辑，例如固定功能矩阵乘法逻辑，用于实现包括用于机器学习训练 或推理的优化。
在至少一个实施例中，在每个图形子核心2501A-2501F内包括一组 执行资源，其可用于响应于图形管线、媒体管线或着色器程序的请求来执 行图形、媒体和计算操作。在至少一个实施例中，图形子核心2501A-2501F 包括多个EU阵列2502A-2502F、2504A-2504F，线程分派和线程间通信 (TD/IC)逻辑2503A-2503F，3D(例如，纹理)采样器2505A-2505F，媒体采样器2506A-2506F，着色器处理器2507A-2507F和共享本地存储器 (SLM)2508A-2508F。EU阵列2502A-2502F、2504A-2504F每个都包含 多个执行单元，这些执行单元是通用图形处理单元，能够为图形、媒体或 计算操作提供服务，执行浮点和整数/定点逻辑运算，包括图形、媒体或计 算着色器程序。在至少一个实施例中，TD/IC逻辑2503A-2503F为子核心 内的执行单元执行本地线程分派和线程控制操作，并促进在子核心的执行 单元上执行的线程之间的通信。在至少一个实施例中，3D采样器 2505A-2505F可以将与纹理或其他3D图形相关的数据读取到存储器中。 在至少一个实施例中，3D采样器可以基于与给定纹理相关联的配置的采样 状态和纹理格式来不同地读取纹理数据。在至少一个实施例中，媒体采样 器2506A-2506F可以基于与媒体数据相关联的类型和格式来执行类似的读 取操作。在至少一个实施例中，每个图形子核心2501A-2501F可以可替代 地包括统一的3D和媒体采样器。在至少一个实施例中，在每个子核心 2501A-2501F内的执行单元上执行的线程可以利用每个子核心内的共享本 地存储器2508A-2508F，以使在线程组内执行的线程能够使用片上存储器 的公共池来执行。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615的部分或全部 可以被合并到图形处理器2510中。例如，在至少一个实施例中，本文描述 的训练和/或推理技术可以使用在图形处理器2312、图形微控制器2538、 几何和固定功能管线2514和2536或图25中的其他逻辑中体现的一个或更 多个ALU。此外，在至少一个实施例中，本文描述的推理和/或训练操作 可以使用除图6A或图6B所示的逻辑以外的逻辑来完成。在至少一个实施 例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出) 中，其配置图形处理器2500的ALU以执行一种或更多种本文介绍的机器 学习算法、神经网络架构、用例或训练技术。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图26A-26B示出了根据至少一个实施例的包括图形处理器核心的处 理元件的阵列的线程执行逻辑2600。图26A示出了至少一个实施例，其中 使用了线程执行逻辑2600。图26B示出了根据至少一个实施例的执行单元 的示例性内部细节。
如图26A中所示，在至少一个实施例中，线程执行逻辑2600包括着 色器处理器2602、线程分派器2604、指令高速缓存2606、包括多个执行 单元2608A-2608N的可缩放执行单元阵列、采样器2610、数据高速缓存 2612和数据端口2614。在至少一个实施例中，可缩放执行单元阵列可以例 如基于工作负载的计算要求，通过启用或禁用一个或更多个执行单元(例 如，执行单元2608A、2608B、2608C、2608D至2608N-1和2608N中的任 意一个)来动态缩放。在至少一个实施例中，可缩放执行单元通过链路到 每个执行单元的互连结构互连。在至少一个实施例中，线程执行逻辑2600 包括通过指令高速缓存2606、数据端口2614、采样器2610和执行单元 2608A-2608N中的一个或更多个到存储器(诸如系统存储器或高速缓存存 储器)的一个或更多个连接。在至少一个实施例中，每个执行单元(例如 2608A)是独立的可编程通用计算单元，其能够执行多个同时的硬件线程， 同时针对每个线程并行处理多个数据元素。在至少一个实施例中，执行单 元2608A-2608N的阵列可缩放以包括任意数量的单独执行单元。
在至少一个实施例中，执行单元2608A-2608N主要用于执行着色器 程序。在至少一个实施例中，着色器处理器2602可以处理各种着色器程序 并经由线程分派器2604来分派与着色器程序相关联的执行线程。在至少一 个实施例中，线程分派器2604包括用于仲裁来自图形和媒体管线的线程初 始化庆祝以及在执行单元2608A-2608N中的一个或更多个执行单元上实例 化请求的线程的逻辑。例如，在至少一个实施例中，几何管线可以将顶点、镶嵌或几何着色器分派到线程执行逻辑以进行处理。在至少一个实施例中， 线程分派器2604还可以处理来自执行着色器程序的运行时线程产生请求。
在至少一个实施例中，执行单元2608A-2608N支持一种指令集，该 指令集包括对许多标准3D图形着色器指令的本机支持，从而使图形库(例 如Direct 3D和OpenGL)中的着色器程序只需最少的转换即可执行。在至 少一个实施例中，执行单元支持顶点和几何处理(例如，顶点程序、几何 程序、顶点着色器)、像素处理(例如，像素着色器、片段着色器)和通用处理(例如，计算和媒体着色器)。在至少一个实施例中，每个执行单 元2608A-2608N包括一个或更多个算术逻辑单元(ALU)，能够执行多发 出单指令多数据(SIMD)，并且多线程操作实现了高效的执行环境尽管有 更高的延迟存储器访问。在至少一个实施例中，每个执行单元内的每个硬 件线程具有专用的高带宽寄存器文件和相关的独立线程状态。在至少一个 实施例中，执行是每个时钟到管线的多次发出，管线能够进行整数、单精 度和双精度浮点运算、SIMD分支功能、逻辑运算、先验运算和其他其他 运算。在至少一个实施例中，在等待来自存储器或共享功能之一的数据时， 执行单元2608A-2608N内的依赖性逻辑使等待线程休眠直到返回了所请求 的数据。在至少一个实施例中，当等待线程正在休眠时，硬件资源可以专 用于处理其他线程。例如，在至少一个实施例中，在与顶点着色器操作相 关联的延迟期间，执行单元可以对像素着色器、片段着色器或另一类型的 着色器程序(包括不同的顶点着色器)执行操作。
在至少一个实施例中，执行单元2608A-2608N中的每一个执行单元 在数据元素的阵列上进行操作。在至少一个实施例中，多个数据元素是“执 行大小”或指令的通道数。在至少一个实施例中，执行通道是用于指令内 的数据元素访问、屏蔽和流控制的执行的逻辑单元。在至少一个实施例中， 多个通道可以独立于用于特定图形处理器的多个物理算术逻辑单元(ALU) 或浮点单元(FPU)。在至少一个实施例中，执行单元2608A-2608N支持 整数和浮点数据类型。
在至少一个实施例中，执行单元指令集包括SIMD指令。在至少一个 实施例中，各种数据元素可以作为封装数据类型存储在寄存器中，并且执 行单元将基于那些元素的数据大小来处理各种元素。例如，在至少一个实 施例中，当对256位宽的向量进行操作时，将向量的256位存储在寄存器 中，并且执行单元对向量进行操作，作为四个单独的64位封装数据元素(四 字(QW)大小数据元素)、八个单独的32位封装数据元素(双字(DW) 大小数据元素)、十六个单独的16位封装数据元素(单词(W)大小数据 元素)或三十二个单独的8位数据元素(字节(B)大小的数据元素)。 然而，在至少一个实施例中，不同的向量宽度和寄存器大小是可能的。
在至少一个实施例中，一个或更多个执行单元可以被组合成具有与融 合EU共用的线程控制逻辑(2607A-2607N)的融合执行单元2609A-2609N。 在至少一个实施例中，可以将多个EU合并成一个EU组。在至少一个实 施例中，融合EU组中的EU的数量可以配置为执行单独的SIMD硬件线 程。融合的EU组中的EU的数量可根据各个实施例而变化。在至少一个实施例中，每个EU可以执行各种SIMD宽度，包括但不限于SIMD8、 SIMD16和SIMD32。在至少一个实施例中，每个融合图形执行单元 2609A-2609N包括至少两个执行单元。例如，在至少一个实施例中，融合 执行单元2609A包括第一EU 2608A、第二EU 2608B以及与第一EU2608A 和第二EU 2608B共用的线程控制逻辑2607A。在至少一个实施例中，线 程控制逻辑2607A控制在融合图形执行单元2609A上执行的线程，从而允 许融合执行单元2609A-2609N内的每个EU使用公共指令指针寄存器来执 行。
在至少一个实施例中，一个或更多个内部指令高速缓存(例如2606) 被包括在线程执行逻辑2600中以高速缓存用于执行单元的线程指令。在至 少一个实施例中，包括一个或更多个数据高速缓存(例如2612)以在线程 执行期间高速缓存线程数据。在至少一个实施例中，包括采样器2610以提 供用于3D操作的纹理采样和用于媒体操作的媒体采样。在至少一个实施 例中，采样器2610包括专门的纹理或媒体采样功能，以在将采样数据提供 给执行单元之前在采样过程中处理纹理或媒体数据。
在执行期间，在至少一个实施例中，图形和媒体管线通过线程产生和 分派逻辑将线程发起请求发送到线程执行逻辑2600。在至少一个实施例中， 一旦一组几何对象已经被处理并光栅化成像素数据，则在着色器处理器 2602内的像素处理器逻辑(例如，像素着色器逻辑、片段着色器逻辑等) 被调用以进一步计算输出信息并且导致将结果写入输出表面(例如，颜色 缓冲区、深度缓冲区、模板缓冲区等)。在至少一个实施例中，像素着色 器或片段着色器计算要在光栅化对象上插值的各种顶点属性的值。在至少 一个实施例中，着色器处理器2602内的像素处理器逻辑然后执行应用程序 接口(API)提供的像素或片段着色器程序。在至少一个实施例中，为了 执行着色器程序，着色器处理器2602经由线程分派器2604将线程分派到 执行单元(例如2608A)。在至少一个实施例中，着色器处理器2602使用采样器2610中的纹理采样逻辑来访问存储在存储器中的纹理贴图中的纹 理数据。在至少一个实施例中，对纹理数据和输入几何数据的算术运算为 每个几何片段计算像素颜色数据，或者丢弃一个或更多个像素以进行进一 步处理。
在至少一个实施例中，数据端口2614提供了一种用于线程执行逻辑 2600的存储器访问机制，以将处理后的数据输出到存储器以在图形处理器 输出管线上进行进一步处理。在至少一个实施例中，数据端口2614包括或 耦合到一个或更多个高速缓存存储器(例如，数据高速缓存2612)以高速 缓存数据以便经由数据端口进行存储器访问。
如图26B所示，在至少一个实施例中，图形执行单元2608可以包括 指令获取单元2637、通用寄存器文件阵列(GRF)2624、架构寄存器文件 阵列(ARF)2626、线程仲裁器2622、发送单元2630、分支单元2632、 一组SIMD浮点单元(FPU)2634，以及在至少一个实施例中，一组专用 整数SIMD ALU 2635。GRF 2624和ARF 2626包括一组与可以在图形执行 单元2608中活跃的每个同时硬件线程相关联的通用寄存器文件和架构寄 存器文件。在至少一个实施例中，在ARF 2626中维护每个线程架构状态， 而在线程执行期间使用的数据存储在GRF 2624中。在至少一个实施例中， 每个线程的执行状态，包括每个线程的指令指针，可以被保存在ARF 2626 中的线程专用寄存器中。
在至少一个实施例中，图形执行单元2608具有一种架构，该架构是 同时多线程(SMT)和细粒度交错多线程(IMT)的组合。在至少一个实 施例中，架构具有模块化配置，该模块化配置可以在设计时基于同时线程 的目标数量和每个执行单元的寄存器数量来进行微调，其中执行单元资源 在用于执行多个同时线程的逻辑上分配。
在至少一个实施例中，图形执行单元2608可以共同发布多个指令， 每个指令可以是不同的指令。在至少一个实施例中，图形执行单元线程 2608的线程仲裁器2622可以将指令分派到发送单元2630、分支单元2632 或SIMD FPU 2634之一以供执行。在至少一个实施例中，每个执行线程可 以访问GRF 2624中的128个通用寄存器，其中每个寄存器可以存储32个 字节，可以作为32位数据元素的SIMD 8元素向量进行访问。在至少一个 实施例中，每个执行单元线程可以访问GRF 2624中的4KB，尽管实施例 不限于此，并且在其他实施例中可以提供更多或更少的寄存器资源。在至 少一个实施例中，尽管每个执行单元的线程数量也可以根据实施例而变化， 但是最多可以同时执行七个线程。在其中七个线程可以访问4KB的至少 一个实施例中，GRF 2624可以存储总共28KB。在至少一个实施例中，灵 活的寻址模式可以允许将寄存器一起寻址以有效地建立更宽的寄存器或表 示跨步的矩形块数据结构。
在至少一个实施例中，经由由消息传递发送单元2630执行的“发送” 指令来调度存储器操作、采样器操作和其他更长延迟的系统通信。在至少 一个实施例中，将分支指令分派到专用分支单元2632促进SIMD发散和最 终收敛。
在至少一个实施例中，图形执行单元2608包括一个或更多个SIMD 浮点单元(FPU)2634，以执行浮点操作。在至少一个实施例中，一个或 更多个FPU 2634还支持整数计算。在至少一个实施例中，一个或更多个 FPU 2634可以SIMD执行多达M个32位浮点(或整数)运算，或者SIMD 执行多达2M个16位整数或16位浮点运算。在至少一个实施例中，至少 一个FPU提供扩展的数学能力以支持高吞吐量的先验数学函数和双精度 64位浮点。在至少一个实施例中，还存在一组8位整数SIMD ALU 2635， 并且可以被专门优化以执行与机器学习计算相关的操作。
在至少一个实施例中，可以在图形子核心分组(例如，子切片)中实 例化图形执行单元2608的多个实例的阵列。在至少一个实施例中，执行单 元2608可以跨多个执行通道执行指令。在至少一个实施例中，在图形执行 单元2608上执行的每个线程在不同的通道上执行。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，推理和/或训练逻辑615的部分或全部 可以被并入执行逻辑2600中。此外，在至少一个实施例中，可以使用除了 图6A或图6B中所示的逻辑之外的逻辑来完成在此描述的推理和/或训练 操作。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/ 或寄存器(示出或未示出)中，其配置执行逻辑2600的ALU以执行一种 或更多种机器学习算法、神经网络架构、用例或本文介绍的训练技术。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图27示出了根据至少一个实施例的并行处理单元(“PPU”)2700。 在至少一个实施例中，PPU 2700配置有机器可读代码，该机器可读代码如 果由PPU 2700执行，则使得PPU2700执行贯穿本公开描述的一些或全部 过程和技术。在至少一个实施例中，PPU 2700是在一个或更多个集成电路 设备上实现的多线程处理器，并且利用多线程作为被设计为处理在多个线 程上并行执行的计算机可读指令(也称为机器可读指令或简单的指令)的 延迟隐藏技术。在至少一个实施例中，线程是指执行线程，并且是被配置 为由PPU 2700执行的一组指令的实例。在至少一个实施例中，PPU 2700 是图形处理单元(“GPU”)，图形处理单元配置为实现用于处理三维(“3D”) 图形数据的图形渲染管线，以便生成用于在显示设备(诸如液晶显示器 (“LCD”)设备)上显示的二维(“2D”)图像数据。在至少一个实施 例中，PPU2700用于执行计算，诸如线性代数运算和机器学习运算。图 27仅出于说明性目的示出了示例并行处理器，并且应被解释为在本公开的 范围内设想的处理器架构的非限制性示例，并且可以采用任何适当的处理 器来对其进行补充和/或替代。
在至少一个实施例中，一个或更多个PPU 2700配置成加速高性能计 算(“HPC”)、数据中心和机器学习应用程序。在至少一个实施例中， PPU 2700配置成加速深度学习系统和应用程序，包括以下非限制性示例： 自动驾驶汽车平台、深度学习、高精度语音、图像、文本识别系统、智能 视频分析、分子模拟、药物发现、疾病诊断、天气预报、大数据分析、天 文学、分子动力学模拟、财务建模、机器人技术、工厂自动化、实时语言 翻译、在线搜索优化以及个性化用户推荐等。
在至少一个实施例中，PPU 2700包括但不限于输入/输出(“I/O”) 单元2706、前端单元2710、调度器单元2712、工作分配单元2714、集线 器2716、交叉开关(“Xbar”)2720、一个或更多个通用处理集群(“GPC”) 2718和一个或更多个分区单元(“存储器分区单元”)2722。在至少一个 实施例中，PPU 2700通过一个或更多个高速GPU互连(“GPU互连”) 2708连接到主机处理器或其他PPU 2700。在至少一个实施例中，PPU 2700 通过互连2702连接到主机处理器或其他外围设备。在一实施例中，PPU 2700连接到包括一个或更多个存储器设备(“存储器”)2704的本地存储 器。在至少一个实施例中，存储器设备2704包括但不限于一个或更多个动 态随机存取存储器(“DRAM”)设备。在至少一个实施例中，一个或更 多个DRAM设备配置和/或可配置为高带宽存储器(“HBM”)子系统， 并且在每个设备内堆叠有多个DRAM管芯。
在至少一个实施例中，高速GPU互连2708可以指代系统使用其来进 行缩放的基于线的多通道通信链路，并包括与一个或更多个中央处理单元 结合的一个或更多个PPU2700(“CPU”)，支持PPU 2700和CPU之间 的缓存相干以及CPU主控。在至少一个实施例中，高速GPU互连2708 通过集线器2716将数据和/或命令传输到PPU 2700的其他单元，例如一个或更多个复制引擎、视频编码器、视频解码器、电源管理单元和/或在图27 中可能未明确示出的其他组件。
在至少一个实施例中，I/O单元2706配置为通过系统总线2702从主 机处理器(图27中未示出)发送和接收通信(例如，命令、数据)。在至 少一个实施例中，I/O单元2706直接通过系统总线2702或通过一个或更 多个中间设备(例如存储器桥)与主机处理器通信。在至少一个实施例中， I/O单元2706可以经由系统总线2702与一个或更多个其他处理器(例如 一个或更多个PPU 2700)通信。在至少一个实施例中，I/O单元2706实现 外围组件互连Express(“PCIe”)接口，用于通过PCIe总线进行通信。 在至少一个实施例中，I/O单元2706实现用于与外部设备通信的接口。
在至少一个实施例中，I/O单元2706对经由系统总线2702接收的分 组进行解码。在至少一个实施例中，至少一些分组表示被配置为使PPU 2700执行各种操作的命令。在至少一个实施例中，I/O单元2706如命令所 指定的那样将解码的命令发送到PPU 2700的各种其他单元。在至少一个 实施例中，命令被发送到前端单元2710和/或被发送到集线器2716或PPU 2700的其他单元，例如一个或更多个复制引擎、视频编码器、视频解码器、 电源管理单元等(图27中未明确示出)。在至少一个实施例中，I/O单元 2706配置为在PPU 2700的各种逻辑单元之间路由通信。
在至少一个实施例中，由主机处理器执行的程序在缓冲区中对命令流 进行编码，该缓冲区将工作负载提供给PPU 2700以进行处理。在至少一 个实施例中，工作负载包括指令和要由那些指令处理的数据。在至少一个 实施例中，缓冲区是可由主机处理器和PPU2700两者访问(例如，读/写) 的存储器中的区域—主机接口单元可以配置为访问经由I/O单元2706通过 系统总线2702传输的存储器请求连接到系统总线2702的系统存储器中的缓冲区。在至少一个实施例中，主机处理器将命令流写入缓冲区，然后将 指示命令流开始的指针发送给PPU 2700，使得前端单元2710接收指向一 个或更多个命令流指针并管理一个或更多个命令流，从命令流中读取命令 并将命令转发到PPU 2700的各个单元。
在至少一个实施例中，前端单元2710耦合到调度器单元2712，该调 度器单元2712配置各种GPC 2718以处理由一个或更多个命令流定义的任 务。在至少一个实施例中，调度器单元2712配置为跟踪与调度器单元2712 管理的各种任务有关的状态信息，其中状态信息可以指示任务被分配给哪 个GPC 2718，任务是活跃的还是非活跃的，与任务相关联的优先级等等。 在至少一个实施例中，调度器单元2712管理在一个或更多个GPC 2718上 执行的多个任务。
在至少一个实施例中，调度器单元2712耦合到工作分配单元2714， 该工作分配单元2714配置为分派任务以在GPC 2718上执行。在至少一个 实施例中，工作分配单元2714跟踪从调度器单元2712接收到的多个调度 任务并且工作分配单元2714管理每个GPC 2718的待处理任务池和活跃任 务池。在至少一个实施例中，待处理任务池包括多个时隙(例如32个时隙)， 这些时隙包含分配给要由特定的GPC 2718处理的任务；活跃任务池可包 括用于由GPC 2718主动处理的任务的多个时隙(例如4个时隙)，以使 随着GPC 2718中的一个完成任务的执行，该任务将从GPC 2718的活动任 务池中逐出，并且从待处理任务池中选择其他任务之一，并安排其在GPC 2718上执行。在至少一个实施例中，如果活跃任务在GPC 2718上处于空 闲状态，例如在等待数据依赖性解决时，则活跃任务从GPC 2718中驱逐 并返回到待处理任务池，同时选择了待处理任务池中的另一个任务并调度 在GPC 2718上执行。
在至少一个实施例中，工作分配单元2714经由XBar 2720与一个或 更多个GPC2718通信。在至少一个实施例中，XBar 2720是互连网络，其 将PPU 2700的许多单元耦合到PPU 2700的其他单元，并且可以配置为将 工作分配单元2714耦合到特定的GPC 2718。在至少一个实施例中，一个 或更多个PPU 2700的其他单元也可以通过集线器2716连接到XBar2720。
在至少一个实施例中，任务由调度器单元2712管理，并由工作分配 单元2714分配给GPC 2718之一。GPC 2718配置为处理任务并产生结果。
在至少一个实施例中，结果可以由GPC 2718中的其他任务消耗，通过XBar 2720路由到不同的GPC 2718或存储在存储器2704中。在至少一个实施例 中，结果可以通过分区单元2722写到存储器2704中，其实现了用于向存 储器2704写入数据或从存储器2704读取数据的存储器接口。在至少一个 实施例中，结果可以经由高速GPU互连2708传输到另一PPU2704或CPU。 在至少一个实施例中，PPU 2700包括但不限于U个分区单元2722，其等 于耦合到PPU 2700的分离且不同的存储器设备2704的数量。在至少一个 实施例中，分区单元2722将在下面结合图29更详细地描述。
在至少一个实施例中，主机处理器执行驱动器核心，该驱动程序核心 实现应用程序编程接口(API)，该应用程序编程接口使在主机处理器上 执行的一个或更多个应用程序能够调度操作以在PPU 2700上执行。在一 个实施例中，多个计算应用程序由PPU 2700同时执行，并且PPU 2700为 多个计算应用程序提供隔离、服务质量(“QoS”)和独立的地址空间。在至少一个实施例中，应用程序生成指令(例如，以API调用的形式)， 该指令使驱动器核心生成一个或更多个任务以供PPU 2700执行，并且驱 动器核心将任务输出至由PPU 2700处理的一个或更多个流。在至少一个 实施例中，每个任务包括一个或更多个相关线程组，其可以被称为线程束 (warp)。在至少一个实施例中，线程束包括可以并行执行的多个相关线程(例如32个线程)。在至少一个实施例中，协作线程可以指代多个线程， 所述线程包括用于执行任务并且通过共享存储器交换数据的指令。在至少 一个实施例中，结合图29根据至少一个实施例更详细地描述了线程和协作 线程。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机 器学习模型(诸如神经网络)，以预测或推理提供给PPU 2700的信息。
在至少一个实施例中，PPU 2700用于基于已由另一处理器或系统或PPU 2700训练过的训练过的机器学习模型(例如，神经网络)推理或预测信息。
在至少一个实施例中，PPU 2700可用于执行本文所述的一个或更多个神经 网络用例。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图28示出了根据至少一个实施例的通用处理集群(“GPC”)2800。 在至少一个实施例中，GPC 2800是图27的GPC 2718。在至少一个实施例 中，每个GPC 2800包括但不限于用于处理任务的多个硬件单元，并且每 个GPC 2800包括但不限于管线管理器2802、预光栅操作单元(“preROP”) 2804、光栅引擎2808、工作分配交叉开关(“WDX”)2816、存储器管 理单元(“MMU”)2818、一个或更多个数据处理集群(“DPC”)2806， 以及部件的任何合适组合。
在至少一个实施例中，GPC 2800的操作由管线管理器2802控制。在 至少一个实施例中，管线管理器2802管理一个或更多个DPC 2806的配置， 以处理分配给GPC 2800的任务。在至少一个实施例中，管线管理器2802 配置一个或更多个DPC 2806中的至少一个以实现图形渲染管线的至少一 部分。在至少一个实施例中，DPC 2806配置为在可编程流式多处理器 (“SM”)2814上执行顶点着色器程序。在至少一个实施例中，管线管 理器2802配置为将从工作分配单元接收的数据包路由到GPC 2800内的适 当逻辑单元，以及在至少一个实施例中，可以将一些数据包路由到preROP 2804和/或光栅引擎2808中的固定功能硬件单元，而可以将其他数据包路 由到DPC 2806以由原始引擎2812或SM 2814进行处理。在至少一个实施 例中，管线管理器2802配置DPC 2806中的至少一个以实现神经网络模型 和/或计算管线。
在至少一个实施例中，preROP单元2804配置为在至少一个实施例中 将由光栅引擎2808和DPC 2806生成的数据路由到分区单元2722中的光 栅操作(“ROP”)单元，上面结合图27更详细地描述。在至少一个实施 例中，preROP单元2804配置为执行用于颜色混合的优化、组织像素数据、 执行地址转换等等。在至少一个实施例中，光栅引擎2808包括但不限于配 置为执行各种光栅操作的多个固定功能硬件单元，并且在至少一个实施例 中，光栅引擎2808包括但不限于设置引擎、粗光栅引擎、剔除引擎、裁剪 引擎、精细光栅引擎、图块聚合引擎及其任意合适的组合。在至少一个实 施例中，设置引擎接收变换后的顶点并生成与由顶点定义的几何图元相关 联的平面方程；平面方程式被传送到粗光栅引擎以生成基本图元的覆盖信 息(例如，图块的x、y覆盖范围掩码)；粗光栅引擎的输出将传输到剔除 引擎，在剔除引擎中与z测试失败的图元相关联的片段将被剔除，并传输 到剪切引擎，在剪切引擎中剪切位于视锥范围之外的片段。在至少一个实 施例中，将经过裁剪和剔除的片段传递给精细光栅引擎，以基于设置引擎 生成的平面方程式生成像素片段的属性。在至少一个实施例中，光栅引擎 2808的输出包括将由任何适当的实体(例如，由在DPC 2806内实现的片 段着色器)处理的片段。
在至少一个实施例中，包括在GPC 2800中的每个DPC 2806包括但 不限于M管线控制器(“MPC”)2810；图元引擎2812；一个或更多个 SM 2814；及其任何合适的组合。在至少一个实施例中，MPC 2810控制 DPC 2806的操作，将从管线管理器2802接收的分组路由到DPC2806中 的适当单元。在至少一个实施例中，将与顶点相关联的分组路由到图元引 擎2812，图元引擎2812配置为从存储器中获取与顶点关联的顶点属性； 相反，可以将与着色器程序相关联的数据包发送到SM 2814。
在至少一个实施例中，SM 2814包括但不限于可编程流式处理器，其 配置为处理由多个线程表示的任务。在至少一个实施例中，SM 2814是多 线程的并且配置为同时执行来自特定线程组的多个线程(例如32个线程)， 并且实现单指令、多数据(“SIMD”)架构，其中将一组线程(例如，线 程束)中的每个线程配置为基于相同的指令集来处理不同的数据集。在至 少一个实施例中，线程组中的所有线程执行相同的指令。在至少一个实施 例中，SM 2814实施单指令、多线程(“SIMT”)架构，其中一组线程中 的每个线程配置为基于相同的指令来处理不同的数据集，但是其中线程组 中的各个线程允许在执行期间发散。在至少一个实施例中，为每个线程束 维护程序计数器、调用栈和执行状态，从而当线程束中的线程发散时，实 现线程束和线程束内的串行执行之间的并发性。在另一个实施例中，为每 个单独的线程维护程序计数器、调用栈和执行状态，从而使得在线程束内 和线程束之间的所有线程之间具有相等的并发性。在至少一个实施例中， 为每个单独的线程维持执行状态，并且可以收敛并并行地执行执行相同的 指令的线程以提高效率。下面更详细地描述SM2814的至少一个实施例。
在至少一个实施例中，MMU 2818在GPC 2800和存储器分区单元(例 如，图27的分区单元2722)之间提供接口，并且MMU 2818提供虚拟地 址到物理地址的转换、存储器保护以及存储器请求的仲裁。在至少一个实 施例中，MMU 2818提供一个或更多个转换后备缓冲区(“TLB”)，用 于执行虚拟地址到存储器中的物理地址的转换。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑 615的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机 器学习模型(诸如神经网络)，以预测或推理提供给GPC 2800的信息。 在至少一个实施例中，GPC 2800用于基于已由另一处理器或系统或GPC 2800训练过的机器学习模型(例如，神经网络)推理或预测信息。在至少 一个实施例中，GPC 2800可用于执行本文所述的一个或更多个神经网络用 例。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
图29示出了根据至少一个实施例的并行处理单元(“PPU”)的存 储器分区单元2900。在至少一个实施例中，存储器分区单元2900包括但 不限于光栅操作(“ROP”)单元2902；二级(“L2”)高速缓存2904； 存储器接口2906；及其任何合适的组合。在至少一个实施例中，存储器接 口2906耦合到存储器。在至少一个实施例中，存储器接口2906可以实现32、64、128、1024位数据总线，或者类似的实现方式用于高速数据传输。 在至少一个实施例中，PPU包括U个存储器接口2906，每对分区单元2900 一个存储器接口2906，其中每对分区单元2900连接到对应的存储器设备。 例如，在至少一个实施例中，PPU可以连接至多达Y个存储器设备，例如 高带宽存储器堆栈或图形双数据速率版本5同步动态随机存取存储器(“GDDR5 SDRAM”)。
在至少一个实施例中，存储器接口2906实现高带宽存储器第二代 (“HBM2”)存储器接口，并且Y等于U的一半。在至少一个实施例中， HBM2存储器堆栈与PPU位于同一物理封装上，与传统的GDDR5 SDRAM 系统相比，可提供大量功率并节省面积。在至少一个实施例中，每个HBM2 堆栈包括但不限于四个存储器管芯，且Y等于4，每个HBM2堆栈包括每 个管芯两个128位通道，用于总共8个通道和1024位的数据总线宽度。在 至少一个实施例中，存储器支持单错误校正双错误检测(“SECDED”) 错误校正码(“ECC”)以保护数据。在至少一个实施例中，ECC为对数 据损坏敏感的计算应用程序提供更高的可靠性。
在至少一个实施例中，PPU实现了多级存储器层次结构。在至少一 个实施例中，存储器分区单元2900支持统一存储器以为中央处理单元 (“CPU”)和PPU存储器提供单个统一虚拟地址空间，从而实现虚拟存 储器系统之间的数据共享。在至少一个实施例中，追踪PPU对位于其他处 理器上的存储器的访问频率，以确保将存储器页面移动到更频繁地访问页面的PPU的物理存储器。在至少一个实施例中，高速GPU互连2708支持 地址转换服务，其允许PPU直接访问CPU的页表，并通过PPU提供对CPU 存储器的完全访问。
在至少一个实施例中，复制引擎在多个PPU之间或PPU与CPU之 间传输数据。在至少一个实施例中，复制引擎可以为未被映射到页表中的 地址生成页面错误，并且存储器分区单元2900然后为页面错误提供服务， 将地址映射到页表中，之后复制引擎执行传输。在至少一个实施例中，为 多个处理器之间的多个复制引擎操作固定(即不可分页)存储器，从而实 质上减少了可用存储器。在至少一个实施例中，在硬件页面故障的情况下， 可以将地址传递给复制引擎，而无需考虑是否驻留存储器页，并且复制过 程是透明的。
根据至少一个实施例，来自图27的存储器2704或其他系统存储器的 数据由存储器分区单元2900获取，并将其存储在L2高速缓存2904中， L2高速缓存2904位于芯片上并且在各种GPC之间共享。在至少一个实施 例中，每个存储器分区单元2900包括但不限于与对应的存储器设备相关联 的L2高速缓存的至少一部分。在至少一个实施例中，在GPC内的各个单 元中实现较低级别的高速缓存。在至少一个实施例中，每个SM 2814可以 实现一级(“L1”)高速缓存，其中L1高速缓存是专用于特定SM 2814 的私有存储器，并且从L2高速缓存2904中获取数据并将其存储在每个L1 高速缓存中，用于在SM 2814的功能单元中进行处理。在至少一个实施例 中，L2高速缓存2904耦合到存储器接口2906和XBar 2720。
在至少一个实施例中，ROP单元2902执行与像素颜色有关的图形光 栅操作，诸如颜色压缩、像素混合等。在至少一个实施例中，ROP单元2902 结合光栅引擎2808实施深度测试，从光栅引擎2808的剔除引擎接收与像 素片段相关联的样本位置的深度。在至少一个实施例中，针对在与片段关 联的样本位置的深度缓冲区中的相应深度测试深度。在至少一个实施例中， 如果该片段通过了针对该样本位置的该深度测试，则ROP单元2902更新 深度缓冲区，并将该深度测试的结果发送给光栅引擎2808。将意识到，分 区单元2900的数量可以不同于GPC的数量，因此，可以在至少一个实施 例中将每个ROP单元2902耦合到每个GPC。在至少一个实施例中，ROP 单元2902追踪从不同GPC接收到的分组，并且确定ROP单元2902生成 的结果通过XBar 2720被路由到哪个。
图30示出了根据至少一个实施例的流式多处理器(“SM”)3000。 在至少一个实施例中，SM 3000是图28的SM 2814。在至少一个实施例中， SM 3000包括但不限于指令高速缓存3002；一个或更多个调度器单元3004； 寄存器文件3008；一个或更多个处理核心(“核心”)3010；一个或更多 个特殊功能单元(“SFU”)3012；一个或更多个加载/存储单元(“LSU”) 3014；互连网络3016；共享存储器/一级(“L1”)高速缓存3018；和其 任何合适的组合。在至少一个实施例中，工作分配单元调度任务以在并行 处理单元(“PPU”)的通用处理集群(“GPC”)上执行，并且每个任 务被分配给GPC内部的特定数据处理集群(“DPC”)，并且如果任务与 着色器程序相关联，则将该任务分配给SM 3000之一。在至少一个实施例 中，调度器单元3004从工作分配单元接收任务并管理分配给SM 3000的 一个或更多个线程块的指令调度。在至少一个实施例中，调度器单元3004 调度线程块以作为并行线程的线程束来执行，其中每个线程块被分配至少 一个线程束。在至少一个实施例中，每个线程束执行线程。在至少一个实 施例中，调度器单元3004管理多个不同的线程块，将线程束分配给不同的 线程块，然后在每个时钟周期内将来自多个不同的协作组的指令分派给各 种功能单元(例如，处理核心3010、SFU 3012和LSU 3014)。
在至少一个实施例中，协作组可以指用于组织通信线程组的编程模型， 其允许开发者表达线程正在通信的粒度，从而能够表达更丰富、更有效的 并行分解。在至少一个实施例中，协作启动API支持线程块之间的同步以 执行并行算法。在至少一个实施例中，常规编程模型的应用程序提供了用 于同步协作线程的单一、简单的构造：跨线程块的所有线程的屏障(例如， syncthreads()函数)。但是，在至少一个实施例中，程序员可以在小于 线程块粒度的情形下来定义线程组，并在所定义的组内进行同步，以实现 更高的性能、设计灵活性以及以集合组范围功能接口的形式实现软件重用。 在至少一个实施例中，协作组使程序员能够以子块(即，小到单个线程) 和多块粒度明确定义线程组，并执行集合操作，例如对协作组中的线程进 行同步。在至少一个实施例中，该编程模型支持跨软件边界的干净组合， 从而库和实用程序功能可以在其本地环境中安全地同步，而不必进行关于 收敛的假设。在至少一个实施例中，协作组图元使协作并行的新图案成为 可能，包括但不限于生产者-消费者并行，机会主义并行以及整个线程块网 格上的全局同步。
在至少一个实施例中，调度单元3006配置为将指令发送到功能单元 中的一个或更多个，并且调度器单元3004包括但不限于两个调度单元3006， 该两个调度单元3006使得来自同一线程束的两个不同指令能够在每个时 钟周期被调度。在至少一个实施例中，每个调度器单元3004包括单个调度 单元3006或附加调度单元3006。
在至少一个实施例中，每个SM 3000在至少一个实施例中包括但不 限于寄存器文件3008，该寄存器文件3008为SM 3000的功能单元提供了 一组寄存器。在至少一个实施例中，寄存器文件3008在每个功能单元之间 划分，从而为每个功能单元分配寄存器文件3008的专用部分。在至少一个 实施例中，寄存器文件3008在由SM 3000执行的不同线程束之间划分， 并且寄存器文件3008为连接到功能单元的数据路径的操作数提供临时存 储。在至少一个实施例中，每个SM 3000包括但不限于多个L个处理核心 3010。在至少一个实施例中，SM 3000包括但不限于大量(例如128个或 更多)不同的处理核心3010。在至少一个实施例中，每个处理核心3010 在至少一个实施例中包括但不限于全管线、单精度、双精度和/或混合精度 处理单元，其包括但不限于浮点算术逻辑单元和整数算术逻辑单元。在至 少一个实施例中，浮点算术逻辑单元实现用于浮点算术的IEEE 754-2008 标准。在至少一个实施例中，处理核心3010包括但不限于64个单精度(32 位)浮点核心、64个整数核心、32个双精度(64位)浮点核心和8个张 量核心。
根据至少一个实施例，张量核心配置为执行矩阵运算。在至少一个实 施例中，一个或更多个张量核心包括在处理核心3010中。在至少一个实施 例中，张量核心配置为执行深度学习矩阵算术，例如用于神经网络训练和 推理的卷积运算。在至少一个实施例中，每个张量核心在4×4矩阵上操作 并且执行矩阵乘法和累加运算D＝A×B+C，其中A、B、C和D是4 ×4矩阵。
在至少一个实施例中，矩阵乘法输入A和B是16位浮点矩阵，并且 累加矩阵C和D是16位浮点或32位浮点矩阵。在至少一个实施例中，张 量核心对16位浮点输入数据进行32位浮点累加运算。在至少一个实施例 中，16位浮点乘法使用64个运算，并得到全精度乘积，然后使用32位浮 点加法与其他中间乘积累加起来，以进行4x4x4矩阵乘法。在至少一个实 施例中，张量核心用于执行由这些较小元件构成的更大的二维或更高维度 的矩阵运算。在至少一个实施例中，API(诸如CUDA 9C++API)公开 专门的矩阵加载、矩阵乘法和累加以及矩阵存储操作，以有效地使用来自 CUDA-C++程序的张量核心。在至少一个实施例中，在CUDA级别，线程 束级别接口假定跨越所有32个线程束线程的16×16大小的矩阵。
在至少一个实施例中，每个SM 3000包括但不限于执行特殊功能(例 如，属性评估、倒数平方根等)的M个SFU 3012。在至少一个实施例中， SFU 3012包括但不限于配置为遍历分层树数据结构的树遍历单元。在至少 一个实施例中，SFU 3012包括但不限于配置为执行纹理映射过滤操作的纹 理单元。在至少一个实施例中，纹理单元配置为从存储器中加载纹理映射 (例如，纹理像素的2D阵列)和采样纹理映射，以产生采样的纹理值以 供由SM3000执行的着色器程序使用。在至少一个实施例中，将纹理映射 存储在共享存储器/L1高速缓存3018中。在至少一个实施例中，根据至少 一个实施例，纹理单元使用mip映射(mip-maps)(例如，细节级别不同 的纹理映射)来实现纹理操作(诸如过滤操作)。在至少一个实施例中， 每个SM 3000包括但不限于两个纹理单元。
在至少一个实施例中，每个SM 3000包括但不限于实现共享存储器/ L1高速缓存3018与寄存器文件3008之间的加载和存储操作的N个LSU 3014。在至少一个实施例中，每个SM 3000包括但不限于互连网络3016， 其将每个功能单元连接到寄存器文件3008，并且将LSU 3014连接到寄存 器文件3008和共享存储器/L1高速缓存3018。在至少一个实施例中，互 连网络3016是交叉开关，其可以配置为将任何功能单元连接到寄存器文件 3008中的任何寄存器，并且将LSU 3014连接到寄存器文件3008和共享存 储器/L1高速缓存3018中的存储器位置。
在至少一个实施例中，共享存储器/L1高速缓存3018是片上存储器 的阵列，其在至少一个实施例中允许SM 3000与图元引擎之间以及SM 3000中的线程之间的数据存储和通信。在至少一个实施例中，共享存储器 /L1高速缓存3018包括但不限于128KB的存储容量，并且位于从SM 3000 到分区单元的路径中。在至少一个实施例中，共享存储器/L1高速缓存3018 在至少一个实施例中用于高速缓存读取和写入。在至少一个实施例中，共 享存储器/L1高速缓存3018、L2高速缓存和存储器中的一个或更多个是后 备存储。
在至少一个实施例中，将数据高速缓存和共享存储器功能组合到单个 存储器块中，为两种类型的存储器访问提供了改进的性能。在至少一个实 施例中，容量由不使用共享存储器的程序使用或将其用作高速缓存，例如 如果共享存储器配置为使用一半容量，并且纹理和加载/存储操作可以使用 剩余容量。根据至少一个实施例，在共享存储器/L1高速缓存3018内的集 成使共享存储器/L1高速缓存3018能够用作用于流传输数据的高吞吐量管 线，同时提供对频繁重用的数据的高带宽和低延迟访问。在至少一个实施 例中，当配置用于通用并行计算时，与图形处理相比，可以使用更简单的 配置。在至少一个实施例中，绕过固定功能图形处理单元，从而创建了更 加简单的编程模型。在至少一个实施例中，在通用并行计算配置中，工作 分配单元直接将线程的块分配和分布给DPC。在至少一个实施例中，块中 的线程执行同一程序，在计算中使用唯一的线程ID以确保每个线程生成唯 一的结果，使用SM 3000执行程序并执行计算，使用共享存储器/L1高速 缓存3018在线程之间进行通信，以及使用LSU 3014通过共享存储器/L1 高速缓存3018和存储器分区单元来读写全局存储器。在至少一个实施例中， 当被配置用于通用并行计算时，SM 3000向调度器单元3004写入可以用来 在DPC上启动新工作的命令。
在至少一个实施例中，PPU被包括在台式计算机、膝上型计算机、 平板电脑、服务器、超级计算机、智能电话(例如，无线、手持设备)、 个人数字助理(“PDA”)、数码相机、车辆、头戴式显示器、手持式电 子设备等中或与之耦合。在至少一个实施例中，PPU被实现在单个半导体 衬底上。在至少一个实施例中，PPU与一个或更多个其他设备(例如附加 的PPU、存储器、精简指令集计算机(“RISC”)CPU，一个或更多个存 储器管理单元(“MMU”)、数模转换器(“DAC”)等)一起被包括 在片上系统(“SoC”)中。
在至少一个实施例中，PPU可以被包括在包括一个或更多个存储设 备的图形卡上。该图形卡可以配置为与台式计算机主板上的PCIe插槽相连 接。在至少一个实施例中，该PPU可以是包括在主板的芯片组中的集成图 形处理单元(“iGPU”)。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关的推理 和/或训练操作。下面结合图6A和/或图6B提供关于推理和/或训练逻辑615 的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学 习模型(诸如神经网络)，以预测或推理提供给SM 3000的信息。在至少 一个实施例中，SM 3000用于基于已由另一处理器或系统或由SM 3000训 练过的机器学习模型(例如，神经网络)推理或预测信息。在至少一个实 施例中，SM 3000可用于执行一个或更多个本文所述的神经网络用例。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
在至少一个实施例中，单个半导体平台可以指唯一的单一基于半导体 的集成电路或芯片。在至少一个实施例中，可以使用具有增加的连接性的 多芯片模块，其模拟芯片上的操作，并且相对于利用传统的中央处理单元 (“CPU”)和总线实现方式进行了实质性的改进。在至少一个实施例中， 根据用户的需求，各种模块也可以分开放置或以半导体平台的各种组合放 置。
在至少一个实施例中，机器可读的可执行代码或计算机控制逻辑算法 形式的计算机程序被存储在主存储器1004和/或辅助存储中。根据至少一 个实施例，如果由一个或更多个处理器执行，则计算机程序使系统1000 能够执行各种功能。在至少一个实施例中，存储器1004、存储和/或任何其 他存储是计算机可读介质的可能示例。在至少一个实施例中，辅助存储可 以指代任何合适的存储设备或系统，例如硬盘驱动器和/或可移除存储驱动 器，其代表软盘驱动器、磁带驱动器、光盘驱动器、数字多功能盘(“DVD”) 驱动器、记录设备、通用串行总线(“USB”)闪存等。在至少一个实施 例中，各个先前附图的架构和/或功能是在CPU 1002；并行处理系统1012； 能够具有两个CPU 1002的至少部分能力的集成电路；并行处理系统1012； 芯片组(例如，设计成作为执行相关功能的单元工作并出售的一组集成电 路等)；和集成电路的任何适当组合的环境中实现的。
在至少一个实施例中，各个先前附图的架构和/或功能在通用计算机 系统、电路板系统、专用于娱乐目的的游戏控制台系统、专用系统等的环 境中实现。在至少一个实施例中，计算机系统1000可以采取台式计算机、 膝上型计算机、平板电脑、服务器、超级计算机、智能电话(例如，无线、 手持设备)、个人数字助理(“PDA”)、数码相机、车辆、头戴式显示器、手持式电子设备、移动电话设备、电视、工作站、游戏机、嵌入式系 统和/或任何其他类型的逻辑的形式。
在至少一个实施例中，并行处理系统1012包括但不限于多个并行处 理单元(“PPU”)1014和相关联的存储器1016。在至少一个实施例中， PPU 1014经由互连1018和交换机1020或多路复用器连接到主机处理器或 其他外围设备。在至少一个实施例中，并行处理系统1012在可并行化的 PPU 1014上分配计算任务，例如，作为跨多个图形处理单元(“GPU”) 线程块的计算任务分布的一部分。在至少一个实施例中，在PPU 1014中 的一些或全部之间共享和访问存储器(例如，用于读取和/或写入访问)， 尽管这种共享存储器可能引发相对于使用本地存储器和驻留在PPU1014 上的寄存器的性能损失。在至少一个实施例中，通过使用命令(诸如
__syncthreads())来同步PPU 1014的操作，其中块中的所有线程(例如， 跨多个PPU 1014执行)在进行之前到达某个代码执行点。
虚拟化计算平台
公开了涉及用于高级计算的虚拟化计算平台的实施例，高级计算诸如 图像推理和图像处理。参照图31，其是根据至少一个实施例的生成和部署 图像处理和推理管线的过程3100的示例数据流程图。在至少一个实施例中， 过程3100可以被部署用于与成像设备、处理设备、基因组学设备、基因测 序设备、放射学设备和/或一个或更多个设施3102处的其他设备类型一起 使用，诸如医疗设施、医院、医疗机构、诊所、研究或诊断实验室等。在 至少一个实施例中，可以部署过程3100以对测序数据执行基因组学分析和 推理。可以使用在此描述的系统和方法进行的基因组分析的示例包括但不 限于变体调用、突变检测和基因表达定量。过程3100可以在训练系统3104 和/或部署系统3106内执行。在至少一个实施例中，训练系统3104可用于 执行机器学习模型(例如，神经网络、对象检测算法、计算机视觉算法等) 的训练、部署和实现，以供在部署系统3106中使用。在至少一个实施例中， 部署系统3106可以被配置成用于在分布式计算环境之间卸载处理和计算 资源以便降低设施3102处的基础设施要求。在至少一个实施例中，部署系 统3106可以提供用于在设施3102处选择、定制和实现与成像装置(例如，MRI、CT扫描、X射线、超声等)或测序装置一起使用的虚拟仪器的流线 型平台。在至少一个实施例中，虚拟仪器可以包括软件定义的应用，用于 关于由成像装置、测序装置、放射学装置和/或其他装置类型生成的成像数 据执行一个或更多个处理操作。在至少一个实施例中，管线中的一个或更 多个应用程序可在应用程序的执行期间使用或调用部署系统3106的服务 (例如，推理、可视化、计算、AI等)。
在至少一个实施例中，用于高级处理和推理管线的应用中的一些应用 可使用机器学习模型或其他AI来执行一个或更多个处理步骤。在至少一个 实施例中，机器学习模型可以在设施3102处使用在设施3102处生成(并 且存储在设施3102处的一个或更多个图片归档和通信系统(PACS)服务 器上)的数据3108(诸如成像数据)来训练，可以使用来自另一个或更多 个设施(例如，不同的医院、实验室、诊所等)的成像或测序数据3108 来训练，或它们的组合。在至少一个实施例中，训练系统3104可以用于提 供用于为部署系统3106生成工作、可部署机器学习模型的应用、服务和/ 或其他资源。
在至少一个实施例中，模型注册表3124可以由可以支持版本化和对 象元数据的对象存储来支持。在至少一个实施例中，对象存储可以通过例 如云存储(例如，图32的云3226)兼容的应用编程接口(API)从云平台 内访问。在至少一个实施例中，模型注册表3124内的机器学习模型可由与 API交互的系统的开发者或合作伙伴上传、列出、修改或删除。在至少一 个实施例中，API可以提供对如下方法的访问，该方法允许用户具有适当 的凭证来将模型与应用相关联，使得可以执行模型作为应用的容器化示例 化的执行的一部分。
在至少一个实施例中，训练管线3204(图32)可以包括其中设施3102 正在训练其自己的机器学习模型、或具有需要被优化或更新的现有机器学 习模型的场景。在至少一个实施例中，可以接收由一个或更多个成像装置、 测序装置和/或其他装置类型生成的成像数据3108。在至少一个实施例中， 一旦接收到成像数据3108，AI辅助注释3110可以用于帮助生成与成像数 据3108相对应的注释以用作机器学习模型的地面实况数据。在至少一个实 施例中，AI辅助注释3110可以包括一个或更多个机器学习模型(例如， 卷积神经网络(CNN))，所述一个或更多个机器学习模型可以被训练成 用于生成与某些类型的成像数据3108(例如，来自某些设备)和/或成像数 据3108中的某些类型的异常相对应的注释。在至少一个实施例中，AI辅 助注释3110然后可以被直接使用，或者可以使用注释工具(例如，由研究 人员、临床医生、医生、科学家等)被调整或微调以生成地面实况数据。 在至少一个实施例中，在一些示例中，标记的临床数据3112(例如，由临 床医生、医生、科学家、技师等提供的注释)可以用作用于训练机器学习 模型的地面实况数据。在至少一个实施例中，AI辅助注释3110、标记的临 床数据3112或其组合可以用作用于训练机器学习模型的地面实况数据。在 至少一个实施例中，经训练的机器学习模型可以被称为输出模型3116，并 且可以由部署系统3106使用，如在此所描述的。
在至少一个实施例中，训练管线3204(图32)可以包括其中设施3102 需要机器学习模型以用于执行部署系统3106中的一个或更多个应用的一 个或更多个处理任务的场景，但是设施3102当前可能不具有这样的机器学 习模型(或者可能不具有用于这样的目的的优化的、高效的或有效的模型)。 在至少一个实施例中，可以从模型注册表3124中选择现有的机器学习模型。 在至少一个实施例中，模型注册表3124可包括经训练以对成像数据执行各 种不同推理任务的机器学习模型。在至少一个实施例中，模型注册表3124 中的机器学习模型可能已经在来自不同于设施3102的设施(例如，位于远 程的设施)的成像数据上被训练。在至少一个实施例中，机器学习模型可 能已经在来自一个位置、两个位置或任意数量的位置的成像数据上训练。
在至少一个实施例中，当对来自特定位置的成像数据进行训练时，训练可 以发生在该位置处，或者至少以保护成像数据的保密性或者限制成像数据 不在场外传输(例如，以符合HIPAA规定、隐私规定等)的方式进行。在 至少一个实施例中，一旦在一个位置处对模型进行训练或部分训练，就可 以将机器学习模型添加到模型注册表3124中。在至少一个实施例中，然后 可以在任何数量的其他设施处重新训练或更新机器学习模型，并且可以使重新训练或更新的模型在模型注册表3124中可用。在至少一个实施例中， 机器学习模型然后可以从模型注册表3124中选择——并且被称为输出模 型3116——并且可以用于部署系统3106中以执行针对部署系统的一个或 更多个应用的一个或更多个处理任务。
在至少一个实施例中，训练管线3204(图32)，一种场景可以包括 设施3102，该设施要求机器学习模型用于执行针对部署系统3106中的一 个或更多个应用的一个或更多个处理任务，但是设施3102当前可能不具有 这样的机器学习模型(或者可能不具有用于这样的目的的优化的、高效的 或有效的模型)。在至少一个实施例中，由于种群差异，从模型注册表3124 中选择的机器学习模型可以不针对在设施3102处生成的成像数据3108被 微调或优化，遗传变异、用于训练机器学习模型的训练数据的鲁棒性、训 练数据的异常的多样性，和/或训练数据的其他问题。在至少一个实施例中， AI辅助注释3110可以用于帮助生成对应于成像数据3108的注释，该成像 数据3108被用作用于重新训练或更新机器学习模型的地面实况数据。在至 少一个实施例中，标记的临床数据3112(例如，由临床医生、医生、科学 家等提供的注释)可以用作用于训练机器学习模型的地面实况数据。在至 少一个实施例中，重新训练或更新机器学习模型可以被称为模型训练3114。 在至少一个实施例中，模型训练3114(例如，AI辅助注释3110、标记的 临床数据3112或其组合)可以用作用于重新训练或更新机器学习模型的地 面实况数据。在至少一个实施例中，经训练的机器学习模型可以被称为输 出模型3116，并且可以由部署系统3106使用，如在此所描述的。
在至少一个实施例中，部署系统3106可以包括软件3118、服务3120、 硬件3122和/或其他组件、特征和功能。在至少一个实施例中，部署系统 3106可以包括软件“堆栈”，这样使得软件3118可以构建在服务3120之 上并且可以使用服务3120来执行一些或所有处理任务，并且服务3120和 软件3118可以构建在硬件3122之上并且使用硬件3122来执行处理，部署 系统3106的存储和/或其他计算任务。在至少一个实施例中，软件3118可 以包括任何数量的不同容器，其中每个容器可以执行应用的示例化。在至 少一个实施例中，每个应用可以在高级处理和推理管线中执行一个或更多 个处理任务(例如，推理、对象检测、特征检测、分割、图像增强、校准 等)。在至少一个实施例中，对于每种类型的成像装置(例如，CT、MRI、 X射线、超声、超声检查、超声心动图等)，测序装置、放射学装置、基 因组学装置等，可以存在任何数量的容器，这些容器可以相对于由装置生 成的成像数据3108(或其他数据类型，如在此描述的那些)执行数据处理 任务。在至少一个实施例中，可基于对处理成像数据3108所要或所需的不 同容器的选择来定义高级处理和推理管线，除了接收和配置成像数据以供 每个容器使用和/或在通过管线处理之后供设施3102使用的容器之外(例 如，将输出转换回可用数据类型，如医学数字成像和通信(DICOM)数据、 放射学信息系统(RIS)数据、临床信息系统(CIS)数据、远程过程调用(RPC)数据、基本上符合表示状态转移(REST)接口的数据、基本上符 合基于文件的接口的数据和/或原始数据，用于在设施3102处存储和显示)。 在至少一个实施例中，软件3118内的容器的组合(例如，组成管线的容器 的组合)可被称为虚拟工具(如本文更详细地描述的)，并且虚拟工具可 利用服务3120和硬件3122来执行在容器中示例化的应用的一些或所有处 理任务。
在至少一个实施例中，数据处理管线可以响应于推理请求(例如，来 自部署系统3106的用户(诸如临床医生、医生、放射科医生等)的请求) 以DICOM、RIS、CIS、REST兼容、RPC、原始和/或其他格式接收输入数 据(例如，成像数据3108)。在至少一个实施例中，输入数据可以表示由 一个或更多个成像装置、测序装置、放射学装置、基因组学装置、和/或其他装置类型生成的一个或更多个图像、视频、和/或其他数据表示。在至少 一个实施例中，数据可经历作为数据处理管线的一部分的预处理以准备数 据以供一个或更多个应用处理。在至少一个实施例中，可以对管线的一个 或更多个推理任务或其他处理任务的输出执行后处理，以便为下一应用准 备输出数据和/或准备输出数据以供用户传输和/或使用(例如，作为对推理 请求的响应)。在至少一个实施例中，推理任务可由一个或更多个机器学习模型来执行，诸如训练的或部署的神经网络，其可包括训练系统3104 的输出模型3116。
在至少一个实施例中，数据处理管线的任务可以被封装在一个或更多 个容器中，所述容器各自表示能够引用机器学习模型的应用和虚拟化计算 环境的离散的、全功能的示例化。在至少一个实施例中，容器或应用可被 发布到容器注册表(本文更详细地描述)的私有(例如，受限访问)区域 中，并且训练的或部署的模型可被存储在模型注册表3124中并与一个或更 多个应用相关联。在至少一个实施例中，应用的图像(例如，容器图像) 可在容器注册表中可用，并且一旦由用户从容器注册表中选择以部署在管 线中，图像就可被用于生成容器以供应用的示例化以供用户的系统使用。
在至少一个实施例中，开发者(例如，软件开发者、临床医生、医生 等)可开发、发布和存储用于对所提供的数据执行图像处理和/或推理的应 用(例如，作为容器)。在至少一个实施例中，开发、发布和/或存储可使 用与系统相关联的软件开发包(SDK)来执行(例如，以确保所开发的应 用和/或容器与系统兼容或兼容)。在至少一个实施例中，可以利用可以支 持服务3120中的至少一些作为系统(例如，图32的系统3200)的SDK 来本地(例如，在第一设施处，对来自第一设施的数据)测试所开发的应 用。在至少一个实施例中，因为DICOM对象可以包含从一到几百个图像 或其他数据类型的任何地方，并且由于数据的变化，开发者可以负责管理 (例如，设置构造、将预处理构建到应用中等)输入的DICOM数据的提 取和准备。在至少一个实施例中，一旦被系统3200验证(例如，为了准确 性、安全、患者隐私等)，应用可以在容器注册表中是可用的，以供用户 (例如，医院、诊所、实验室、医疗保健提供者等)选择和/或实现，以便 关于用户的设施(例如，第二设施)处的数据执行一个或更多个处理任务。
在至少一个实施例中，开发者然后可以通过网络共享应用或容器以供 系统(例如，图32的系统3200)的用户访问和使用。在至少一个实施例 中，完成的和经验证的应用或容器可以被存储在容器注册表中，并且相关 联的机器学习模型可以被存储在模型注册表3124中。在至少一个实施例中， 提供推理或图像处理请求的请求实体(例如，医疗设施处的用户)可以浏 览应用的容器注册表和/或模型注册表3124，容器、数据集、机器学习模型 等选择期望的元素组合以包括在数据处理管线中，以及提交成像处理请求。 在至少一个实施例中，请求可以包括执行请求所必需的输入数据(以及在 一些示例中相关联的患者数据)，和/或可以包括在处理请求中要执行的一 个或更多个应用和/或机器学习模型的选择。在至少一个实施例中，请求然 后可被传递到部署系统3106的一个或更多个组件(例如，云)以执行数据 处理管线的处理。在至少一个实施例中，由部署系统3106进行的处理可以 包括从容器注册表和/或模型注册表3124引用所选择的元素(例如，应用、 容器、模型等)。在至少一个实施例中，一旦由管线生成结果，结果可被 返回到用户以供参考(例如，以供在本地、现场工作站或终端上执行的查 看应用套件中查看)。在至少一个实施例中，放射科医生可从包括任何数 量的应用和/或容器的数据处理管线接收结果，其中结果可包括X射线、CT扫描、MRI等中的异常检测。
在至少一个实施例中，为了帮助处理或执行管线中的应用或容器，可 以利用服务3120。在至少一个实施例中，服务3120可包括计算服务、人 工智能(AI)服务、可视化服务、和/或其他服务类型。在至少一个实施例 中，服务3120可以提供对软件3118中的一个或更多个应用共同的功能， 因此可以将功能抽象到可以被应用调用或利用的服务。在至少一个实施例 中，由服务3120提供的功能可以动态地和更高效地运行，同时还通过允许 应用并行地处理数据(例如，使用并行计算平台3230(图32))来很好地 缩放。在至少一个实施例中，服务3120可在不同应用之间和之中共享，而 不是要求共享由服务3120提供的相同功能的每个应用具有服务3120的相 应示例。在至少一个实施例中，作为非限制性示例，服务可以包括可以用 于执行检测或分段任务的推理服务器或引擎。在至少一个实施例中，可以包括模型训练服务，其可以提供机器学习模型训练和/或重新训练能力。在 至少一个实施例中，可进一步包括数据增强服务，该数据增强服务可提供 GPU加速数据(例如，DICOM、RIS、CIS、REST兼容、RPC、原始等) 提取、调整大小、缩放和/或其他增强。在至少一个实施例中，可以使用可 视化服务，该可视化服务可以添加图像渲染效果——如光线追踪、光栅化、去噪、锐化等——以向二维(2D)和/或三维(3D)模型添加真实性。在 至少一个实施例中，可以包括为虚拟仪器的管线内的其他应用提供波束成 形、分割、推理、成像和/或支持的虚拟仪器服务。
在至少一个实施例中，其中服务3120包括AI服务(例如，推理服务)， 可以通过调用(例如，作为API调用)推理服务(例如，推理服务器)以 执行一个或更多个机器学习模型来执行与用于异常检测的应用(例如，肿 瘤、生长异常、瘢痕形成等)相关联的一个或更多个机器学习模型，或其 处理，作为应用执行的一部分。在至少一个实施例中，其中另一个应用包 括用于分割任务的一个或更多个机器学习模型，应用可以根据推理服务调 用以执行用于执行与分割任务相关联的处理操作中的一个或更多个的机器 学习模型。在至少一个实施例中，实现包括分割应用和异常检测应用的高 级处理和推理管线的软件3118可被流线化，因为每个应用可调用相同的推 理服务来执行一个或更多个推理任务。
在至少一个实施例中，硬件3122可包括GPU、CPU、图形卡、AI/ 深度学习系统(例如，AI超级计算机，诸如NVIDIA的DGX)、云平台 或其组合。在至少一个实施例中，不同类型的硬件3122可以用于为部署系 统3106中的软件3118和服务3120提供有效的、专门构建的支持。在至少 一个实施例中，GPU处理的使用可以实现用于本地处理(例如，在设施3102处)，在AI/深度学习系统内、在云系统中和/或在部署系统3106的其他处 理部件中以改善效率，图像处理、图像重构、分割、MRI检查、中风或心 脏病发作检测的准确度和功效(例如，实时)，渲染中的图像质量等。在 至少一个实施例中，设施可以包括成像装置、基因组学装置、测序装置、 和/或现场的其他装置类型，这些装置可以利用GPU来生成表示受试者的 解剖结构的成像数据。在至少一个实施例中，作为非限制性示例，软件3118 和/或服务3120可针对GPU处理相对于深度学习、机器学习和/或高性能计 算进行优化。在至少一个实施例中，部署系统3106和/或训练系统3104的 计算环境中的至少一些可以在数据中心中执行一个或更多个超级计算机或 高性能计算系统，其中GPU优化软件(例如，NVIDIA的DGX系统的硬 件和软件组合)。在至少一个实施例中，数据中心可以符合HIPAA的规定， 使得成像数据和/或其他患者数据的接收、处理和传输相对于患者数据的隐 私被安全地处理。在至少一个实施例中，硬件3122可以包括可以被调用以 并行执行对数据的处理的任何数量的GPU，如在此所描述的。在至少一个 实施例中，云平台还可包括用于深度学习任务、机器学习任务或其他计算 任务的GPU优化执行的GPU处理。在至少一个实施例中，可以使用AI/ 深度学习超级计算机和/或GPU优化的软件(例如，在NVIDIA的DGX系 统上提供的)作为硬件抽象和缩放平台来执行云平台(例如，NVIDIA的 NGC)。在至少一个实施例中，云平台可以将应用容器集群系统或编排系 统(例如，KUBERNETES)集成在多个GPU上以实现无缝缩放和负载平衡。
图32是根据至少一个实施例的用于生成和部署成像部署管道的示例 系统3200的系统图。在至少一个实施例中，系统3200可以用于实现图31 的过程3100和/或包括高级处理和推理管线的其他过程。在至少一个实施 例中，系统3200可以包括训练系统3104和部署系统3106。在至少一个实 施例中，训练系统3104和部署系统3106可以使用软件3118、服务3120 和/或硬件3122来实施，如在此所描述的。
在至少一个实施例中，系统3200(例如，训练系统3104和/或部署系 统3106)可以在云计算环境中实现(例如，使用云3226)。在至少一个实 施例中，系统3200可以相对于医疗保健服务设施在本地实现，或者实现为 云计算资源和本地计算资源两者的组合。在至少一个实施例中，在实现云 计算的实施例中，患者数据可以与系统3200的将使处理不符合HIPAA和/ 或其他数据处理和隐私规定或法律的一个或更多个组件分离或被其处理。 在至少一个实施例中，通过制定的安全措施或协议，对云3226中的API 的访问可被限制到经授权的用户。在至少一个实施例中，安全协议可包括 可由认证(例如，AuthN、AuthZ、Gluecon等)服务签名并且可携带适当 授权的web令牌。在至少一个实施例中，(本文描述的)虚拟工具的API 或系统3200的其他示例化可被限制到已被审查或授权进行交互的一组公 共IP。
在至少一个实施例中，系统3200的各种组件可以使用各种不同网络 类型中的任何网络类型在彼此之间和之间进行通信，包括但不限于局域网 (LAN)和/或广域网(WAN)，经由有线和/或无线通信协议。在至少一 个实施例中，系统3200的设施和组件之间的通信(例如，用于传输推理请 求、用于接收推理请求的结果等)可通过数据总线、无线数据协议(Wi-Fi)、 有线数据协议(例如，以太网)等传送。
在至少一个实施例中，训练系统3104可以执行训练管线3204，类似 于在此关于图31描述的那些。在至少一个实施例中，其中将由部署系统 3106在部署管线3210中使用一个或更多个机器学习模型，训练管线3204 可用于训练或重新训练一个或更多个(例如，预训练的)模型，和/或实现 一个或更多个经预训练的模型3206(例如，不需要重新训练或更新)。在 至少一个实施例中，作为训练管线3204的结果，可生成一个或更多个输出 模型3116。在至少一个实施例中，训练管线3204可包括任何数量的处理 步骤，诸如但不限于成像数据(或其他输入数据)转换或适配(例如，使 用DICOM适配器3202A将DICOM图像转换成适于由相应机器学习模型 处理的另一格式，诸如神经成像信息技术启发(NIfTI)格式)，AI辅助 注释3110，标记或注释成像数据3108以生成标记的临床数据3112，从模 型注册表中的模型选择、模型训练3114、训练、重新训练或更新模型、和 /或其他处理步骤。在至少一个实施例中，对于由部署系统3106使用的不 同的机器学习模型，可以使用不同的训练管线3204。在至少一个实施例中， 类似于参见图31描述的第一示例的训练管线3204可以用于第一机器学习 模型，类似于参见图31描述的第二示例的训练管线3204可以用于第二机 器学习模型，并且类似于关于图31所描述的第三示例的训练管线3204可 以用于第三机器学习模型。在至少一个实施例中，可以根据每个相应的机 器学习模型需要什么来使用训练系统3104内的任务的任何组合。在至少一 个实施例中，机器学习模型中的一个或更多个可能已经被训练并且准备好 部署，因此机器学习模型可以不经历由训练系统3104进行的任何处理，并 且可以由部署系统3106来实现。
在至少一个实施例中，取决于实现方式或实施例，一个或更多个输出 模型3116和/或一个或更多个经预训练的模型3206可以包括任何类型的机 器学习模型。在至少一个实施例中，但不限于，系统3200所使用的机器学 习模型可以包括使用线性回归的一个或更多个机器学习模型，逻辑回归、 决策树、支持向量机(SVM)、原始贝叶斯、k最近邻(Knn)、K均值 聚类、随机森林、维度减少算法、梯度提升算法、神经网络(例如，自动 编码器、卷积、递归、感知器、长/短期记忆(LSTM)、霍普菲尔德、玻 尔兹曼、深度置信、解卷积、生成对手、液态机器等)和/或其他类型的机 器学习模型。
在至少一个实施例中，训练管线3204可以包括AI辅助注释，如在此 至少关于图33B更详细地描述的。在至少一个实施例中，可通过任何数量 的技术生成经标记的临床数据3112(例如，传统注释)。在至少一个实施 例中，标签或其他注释可在绘图程序(例如，注释程序)、计算机辅助设 计(CAD)程序、标签程序、适于生成用于地面实况的注释或标签的另一 类型的程序内生成，和/或在一些示例中可被手绘。在至少一个实施例中， 地面实况数据可以是合成产生的(例如，从计算机模型或渲染中生成)， 真实产生(例如，从真实世界数据设计和产生)、机器自动化(例如，使 用特征分析和学习从数据提取特征且接着产生标记)，人工注释的(例如， 标签者或注释专家定义标签的位置)和/或其组合。在至少一个实施例中， 对于成像数据3108(或由机器学习模型使用的其他数据类型)的每个示例， 可存在由训练系统3104生成的对应的地面实况数据。在至少一个实施例中， AI辅助注释可以作为部署管线3210的一部分来执行；作为包括在训练管 线3204中的AI辅助注释的补充或替代。在至少一个实施例中，系统3200 可以包括多层平台，该多层平台可以包括可以执行一个或更多个医学成像 和诊断功能的诊断应用(或其他应用类型)的软件层(例如，软件3118)。 在至少一个实施例中，系统3200可通信地耦接至(例如，经由加密链路) 一个或更多个设施的PACS服务器网络。在至少一个实施例中，系统3200 可以被配置为从PACS服务器(例如，经由DICOM适配器3202或者诸如 RIS、CIS、REST兼容、RPC、原始数据等的另一数据类型适配器)访问 和引用数据(例如，DICOM数据、RIS数据、原始数据、CIS数据、REST 兼容数据、RPC数据、原始数据等)以执行操作，诸如训练机器学习模型、 部署机器学习模型、图像处理、推理和/或其他操作。
在至少一个实施例中，软件层可以被实现为安全的、加密的和/或经 认证的API，通过该API，可以从一个或更多个外部环境(例如，设施3102) 调用(例如，调用)应用或容器。在至少一个实施例中，应用然后可以调 用或执行一个或更多个服务3120以用于执行与相应应用相关联的计算、 AI或可视化任务，并且软件3118和/或服务3120可以利用硬件3122以有 效和高效的方式执行处理任务。
在至少一个实施例中，部署系统3106可以执行部署管线3210。在至 少一个实施例中，部署管线3210可以包括可以顺序地、非顺序地或以其他 方式应用于由成像装置、测序装置、基因组学装置等生成的成像数据(和/ 或其他数据类型)的任何数量的应用——包括如上所述的AI辅助注释。在 至少一个实施例中，如本文所述，用于个别装置的部署管线3210可以被称 为用于装置的虚拟仪器(例如，虚拟超声仪器、虚拟CT扫描仪器、虚拟 测序仪器等)。在至少一个实施例中，对于单个装置，根据装置产生的数 据所需的信息，可以有多于一个部署管线3210。在至少一个实施例中，在 期望从MRI机器检测异常的情况下，可存在第一部署管线3210，并且在 期望从MRI机器的输出进行图像增强的情况下，可存在第二部署管线3210。
在至少一个实施例中，可用于部署管线3210的应用程序可包括可用 于对成像数据或来自装置的其他数据执行处理任务的任何应用程序。在至 少一个实施例中，不同的应用可负责图像增强、分割、重构、异常检测、 物体检测、特征检测、治疗计划、剂量测定、射束计划(或其他放射治疗 程序)和/或其他分析、图像处理或推理任务。在至少一个实施例中，部署 系统3106可以定义用于每个应用的构造，使得部署系统3106的用户(例 如，医疗设施、实验室、诊所等)可以理解构造和适配应用以便在它们各 自的设施内实现。在至少一个实施例中，可选择用于图像重构的应用以包 含在部署管线3210中，但是由成像装置生成的数据类型可不同于在应用内 使用的数据类型。在至少一个实施例中，DICOM适配器3202B(和/或 DICOM读取器)或另一数据类型适配器或读取器(例如，RIS、CIS、REST 兼容、RPC、原始等)可在部署管线3210内使用以将数据转换成可由部署 系统3106内的应用使用的形式。在至少一个实施例中，可以累积和预处理 对DICOM、RIS、CIS、REST兼容、RPC、原始和/或其他数据类型库的访 问，包括解码、提取和/或执行任何卷积、颜色校正、锐度、伽马和/或对数 据的其他增强。在至少一个实施例中，DICOM、RIS、CIS、REST兼容、RPC和/或原始数据可以是无序的，并且可以执行预遍以组织或排序所收集 的数据。在至少一个实施例中，因为不同应用可以共享共同的图像操作， 所以在一些实施例中，数据增强库(例如，作为服务3120之一)可以用于 加速这些操作。在至少一个实施例中，为了避免依赖于CPU处理的常规处 理方法的瓶颈，并行计算平台3230可用于这些处理任务的GPU加速。
在至少一个实施例中，图像重构应用可以包括处理任务，该处理任务 包括使用机器学习模型。在至少一个实施例中，用户可能期望使用他们自 己的机器学习模型，或者从模型注册表3124中选择机器学习模型。在至少 一个实施例中，用户可以实现他们自己的机器学习模型或选择机器学习模 型以包括在用于执行处理任务的应用中。在至少一个实施例中，应用可以 是可选择的和可定制的，并且通过定义应用的构造，用于特定用户的应用的部署和实现被呈现为更无缝的用户体验。在至少一个实施例中，通过利 用系统3200的其他特征——如服务3120和硬件3122——部署管线3210 可以甚至更加用户友好，提供更容易的集成，并且产生更准确、高效和及 时的结果。
在至少一个实施例中，部署系统3106可以包括用户界面3214(例如， 图形用户界面、网络界面等)，该用户界面3214可以用于选择用于包括在 部署管线3210中的应用，在建立和/或部署期间安排应用、修改或改变应 用或其参数或构造、使用部署管线3210和与部署管线3210交互，和/或以 其他方式与部署系统3106交互。在至少一个实施例中，尽管未相对于训练 系统3104示出，用户界面3214(或不同的用户界面)可以用于选择在部 署系统3106中使用的模型、用于选择在训练系统3104中用于训练或重新 训练的模型和/或用于以其他方式与训练系统3104交互。
在至少一个实施例中，除了应用程序协调系统3228之外，可以使用 管线管理器3212来管理部署管道3210的应用或容器与服务3120和/或硬 件3122之间的交互。在至少一个实施例中，管线管理器3212可以被配置 为促进从应用到应用、从应用到服务3120和/或从应用或服务到硬件3122 的交互。在至少一个实施例中，尽管被示为包括在软件3118中，但这不旨 在是限制性的，并且在一些示例中，管线管理器3212可被包括在服务3120 中。在至少一个实施例中，应用程序协调系统3228(例如，Kubernetes、 DOCKER等)可以包括容器编排系统，该容器编排系统可以将应用分组到 容器中作为用于协调、管理、扩展和部署的逻辑单元。在至少一个实施例 中，通过将来自部署管线3210的应用(例如，重构应用、分段应用等)与 单独的容器相关联，每个应用可以在自包含环境中(例如，在内核级)执 行以提高速度和效率。
在至少一个实施例中，每个应用和/或容器(或其图像)可以被单独 地开发，经修改和部署(例如，第一用户或开发者可开发、修改和部署第 一应用，而第二用户或开发者可开发、修改和部署与第一用户或开发者分 开的第二应用)，这可以允许关注和注意单个应用和/或容器的任务，而不 受另一应用或容器的任务的阻碍。在至少一个实施例中，不同容器或应用 之间的通信和协作可以由管线管理器3212和应用程序协调系统3228辅助。 在至少一个实施例中，只要系统(例如，基于应用或容器的构造)知道每 个容器或应用的预期输入和/或输出，应用程序协调系统3228和/或管线管 理器3212可以促进它们之间和之间的通信，以及在每个应用或容器之间和 之间共享资源。在至少一个实施例中，因为部署管线3210中的一个或更多 个应用或容器可共享相同的服务和资源，所以应用程序协调系统3228可协 调、负载平衡和确定在不同应用或容器之间和之中服务或资源的共享。在 至少一个实施例中，调度器可以用于追踪应用或容器的资源需求、这些资 源的当前使用或计划使用和资源可用性。在至少一个实施例中，调度器可 以因此向不同的应用分配资源并且鉴于系统的需求和可用性在应用之间和 之中分配资源。在一些示例中，调度器(和/或应用程序协调系统3228的 其他部件)可以基于强加于系统上的约束(例如，用户约束)确定资源可用性和分布，如服务质量(QoS)、需要数据输出的紧急性(例如，确定 是否执行实时处理或延迟处理)等。
在至少一个实施例中，由部署系统3106中的应用或容器利用和共享 的服务3120可以包括计算服务3216、AI服务3218、可视化服务3220和/ 或其他服务类型。在至少一个实施例中，应用程序可调用(例如，执行) 服务3120中的一个或更多个来执行应用程序的处理操作。在至少一个实施 例中，计算服务3216可由应用利用来执行超级计算或其他高性能计算 (HPC)任务。在至少一个实施例中，一个或更多个计算服务3216可被利 用来执行并行处理(例如，使用并行计算平台3230)以用于通过应用中的 一个或更多个和/或单个应用的一个或更多个任务来基本上同时地处理数 据。在至少一个实施例中，并行计算平台3230(例如，NVIDIA的CUDA) 可以使能GPU(GPGPU)(例如，GPU3222)上的通用计算。在至少一个 实施例中，并行计算平台3230的软件层可以提供对GPU的虚拟指令集和 并行计算元件的访问，以便执行计算内核。在至少一个实施例中，并行计 算平台3230可以包括存储器，并且在一些实施例中，可以在多个容器之间 和之中和/或在单个容器内的不同处理任务之间和之中共享存储器。在至少 一个实施例中，可以针对多个容器和/或针对容器内的多个进程生成进程间 通信(IPC)调用以便使用来自并行计算平台3230的存储器的共享片段的 相同数据(例如，在应用程序的多个不同阶段或多个应用程序正在处理相 同信息的情况下)。在至少一个实施例中，不是复制数据并将数据移动到 存储器中的不同位置(例如，读/写操作)，而是将存储器的相同位置中的 相同数据用于任何数量的处理任务(例如，同时、不同时间等)。在至少 一个实施例中，由于使用数据作为处理的结果来生成新数据，因此可以在 不同应用之间存储和共享数据的新位置的该信息。在至少一个实施例中， 数据的位置和更新的或修改的数据的位置可以是如何在容器内理解有效负 载的定义的一部分。
在至少一个实施例中，可以利用AI服务3218来执行用于执行与应用 相关联的机器学习模型(例如，被指派执行应用的一个或更多个处理任务 的任务)的推理服务。在至少一个实施例中，AI服务3218可以利用AI 系统3224来执行机器学习模型(例如，神经网络，诸如CNN)以用于分 段、重构、对象检测、特征检测、分类和/或其他推理任务。在至少一个实施例中，一个或更多个部署管线3210的应用可以使用来自训练系统3104 的输出模型3116中的一个或更多个输出模型和/或应用的其他模型来对成 像数据(例如，DICOM数据、RIS数据、CIS数据、REST兼容数据、RPC 数据、原始数据等)执行推理。在至少一个实施例中，使用应用程序协调 系统3228(例如，调度器)进行推理的两个或更多个示例可以是可用的。 在至少一个实施例中，第一类别可包括高优先级/低等待时间路径，其可实 现较高服务水平协议，诸如用于在紧急情况期间对紧急请求执行推理，或 在诊断期间对放射科医生执行推理。在至少一个实施例中，第二类别可以 包括标准优先级路径，该标准优先级路径可以用于可能非紧急的请求或其 中可以稍后执行分析的请求。在至少一个实施例中，应用程序协调系统 3228可以基于用于AI服务3218的不同推理任务的优先级路径来分配资源 (例如，服务3120和/或硬件3122)。
在至少一个实施例中，共享存储可以安装到系统3200内的AI服务3218。在至少一个实施例中，共享存储可以作为高速缓存(或其他存储器 类型)操作，并且可以用于处理来自应用的推理请求。在至少一个实施例 中，当提交推理请求时，可由部署系统3106的一组API示例接收请求， 并且可选择一个或更多个示例(例如，为了最佳拟合、为了负载平衡等)来处理请求。在至少一个实施例中，为了处理请求，可以将请求输入到数 据库中，如果尚未在高速缓存中，则可以从模型注册表3124定位机器学习 模型，验证步骤可以确保适当的机器学习模型被加载到高速缓存(例如， 共享存储)中，和/或模型的副本可以被保存到高速缓存。在至少一个实施 例中，(例如，管线管理器3212的)调度器可用于在应用尚未运行或应用 不存在足够的应用示例的情况下启动在请求中引用的应用。在至少一个实 施例中，如果尚未启动推理服务器来执行模型，则可以启动推理服务器。 每个模型可以启动任何数量的推理服务器。在至少一个实施例中，在其中 推理服务器被聚类的拉模型中，每当负载平衡有利时，模型可被高速缓存。
在至少一个实施例中，推理服务器可以被静态地加载到对应的分布式服务 器中。
在至少一个实施例中，可使用在容器中运行的推理服务器来执行推理。 在至少一个实施例中，推理服务器的示例可与模型(以及可选地模型的多 个版本)相关联。在至少一个实施例中，如果在接收到对模型执行推理的 请求时推理服务器的示例不存在，则可加载新示例。在至少一个实施例中， 当启动推理服务器时，可将模型传递给推理服务器，使得只要推理服务器 作为不同示例运行，就可使用同一容器来服务不同模型。
在至少一个实施例中，在应用程序执行期间，可以接收针对给定应用 程序的推理请求，并且可以加载容器(例如，托管推理服务器的示例)(如 果尚未加载)，并且可以调用开始过程。在至少一个实施例中，容器中的 预处理逻辑可加载、解码传入数据和/或对传入数据执行任何附加预处理 (例如，使用CPU和/或GPU)。在至少一个实施例中，一旦数据准备好 进行推理，容器可根据需要对数据执行推理。在至少一个实施例中，这可 包括对一个图像(例如，手X射线)的单个推理调用，或可要求对数百个 图像(例如，胸部CT)的推理。在至少一个实施例中，应用可以在完成之 前总结结果，这可以包括但不限于单个置信度得分、像素级分割、体素级 分割、生成可视化、或生成文本以总结发现。在至少一个实施例中，不同 的模型或应用可被指派不同的优先级。例如，一些模型可具有实时(TAT ＜1分钟)优先级，而其他模型可具有较低优先级(例如，TAT＜10分钟)。 在至少一个实施例中，可以从请求机构或实体测量模型执行时间，并且模 型执行时间可以包括伙伴网络遍历时间，以及在推理服务上的执行。
在至少一个实施例中，服务3120与推理应用之间的请求的传送可被 隐藏在软件开发包(SDK)之后，并且可通过队列提供稳健的传输。在至 少一个实施例中，请求将经由单独的应用/租户ID组合的API被放置在队 列中，并且SDK将从队列中拉取请求并将请求给予应用。在至少一个实施 例中，可以在SDK将从其中拾取队列的环境中提供队列的名称。在至少一 个实施例中，通过队列的异步通信可以是有用的，因为它可以允许应用的 任何示例在其变得可用时拾取工作。结果可通过队列传送回来，以确保没 有数据损失。在至少一个实施例中，队列还可以提供分割工作的能力，因 为最高优先级工作可以转到具有与其连接的应用的大多数示例的队列，而 最低优先级工作可以转到具有与其连接的单个示例的队列，其以接收的顺 序处理任务。在至少一个实施例中，应用可以在云3226中生成的GPU加速的示例上运行，并且推理服务可以对GPU执行推理。
在至少一个实施例中，可利用可视化服务3220来生成用于查看应用 和/或一个或更多个部署管线3210的输出的可视化。在至少一个实施例中， GPU3222可被可视化服务3220利用来生成可视化。在至少一个实施例中， 呈现效果(诸如光线追踪)可由可视化服务3220实现以生成更高质量的可 视化。在至少一个实施例中，可视化可以包括但不限于2D图像渲染、3D 体积渲染、3D体积重建、2D断层摄影切片、虚拟现实显示器、增强现实 显示器等。在至少一个实施例中，虚拟化环境可以用于生成用于由系统的 用户(例如，医生、护士、放射科医生等)交互的虚拟交互式显示器或环 境(例如，虚拟环境)。在至少一个实施例中，可视化服务3220可以包括 内部可视化器、动态图像和/或其他渲染或图像处理能力或功能(例如，光 线追踪、光栅化、内部光学器件等)。
在至少一个实施例中，硬件3122可包括GPU3222、AI系统3224、 云3226和/或用于执行训练系统3104和/或部署系统3106的任何其他硬件。 在至少一个实施例中，GPU3222(例如，NVIDIA的TESLA和/或QUADRO GPU)可包括可用于执行计算服务3216、AI服务3218、可视化服务3220、 其他服务和/或软件3118的特征或功能中的任何一个的处理任务的任何数量的GPU。例如，关于AI服务3218，GPU3222可以用于对成像数据(或 由机器学习模型使用的其他数据类型)执行预处理，对机器学习模型的输 出执行后处理，和/或用于执行推理(例如，用于执行机器学习模型)。在 至少一个实施例中，云3226、AI系统3224和/或系统3200的其他部件可 以使用GPU3222。在至少一个实施例中，云3226可包括用于深度学习任 务的GPU优化的平台。在至少一个实施例中，AI系统3224可以使用GPU， 并且可以使用一个或更多个AI系统3224来执行云3226或任务为深度学习 或推理的至少一部分。照此，尽管硬件3122被示为分立组件，但这不旨在 是限制性的，并且硬件3122的任何组件可以与硬件3122的任何其他组件 组合或被其利用。
在至少一个实施例中，AI系统3224可以包括被配置成用于推理、深 度学习、机器学习和/或其他人工智能任务的专用计算系统(例如，超级计 算机或HPC)。在至少一个实施例中，AI系统3224(例如，NVIDIA的 DGX)可以包括除了CPU、RAM、存储装置和/或其他组件、特征或功能 性之外还可以使用多个GPU3222执行的GPU优化的软件(例如，软件栈)。 在至少一个实施例中，一个或更多个AI系统3224可以在云3226中(例如， 在数据中心中)实现以用于执行系统3200的基于AI的处理任务中的一些 或全部。
在至少一个实施例中，云3226可包括可提供用于执行系统3200的处 理任务的GPU优化的平台的GPU加速的基础结构(例如，NVIDIA的NGC)。 在至少一个实施例中，云3226可以包括用于执行系统3200的基于AI的任 务中的一个或更多个(例如，作为硬件抽象和缩放平台)的AI系统3224。 在至少一个实施例中，云3226可以与利用多个GPU的应用程序协调系统 3228集成，以使得能够在应用和服务3120之间和之中进行无缝缩放和负 载平衡。在至少一个实施例中，云3226的任务可以是执行系统3200的服 务3120中的至少一些，包括计算服务3216、AI服务3218和/或可视化服 务3220，如本文所描述的。在至少一个实施例中，云3226可执行小批量 推理和大批量推理(例如，执行NVIDIA的TENSORRT)，提供加速的并 行计算API和平台3230(例如，NVIDIA的CUDA)，执行应用程序协调 系统3228(例如，KUBERNETES)，提供图形渲染API和平台(例如， 用于光线追踪、2D图形、3D图形、和/或其他渲染技术以产生更高质量的 影片学)，和/或可以为系统3200提供其他功能。
在至少一个实施例中，为了保护患者机密性(例如，在患者数据或记 录有待不在现场使用的情况下)，云3226可以包括注册表——如深度学习 容器注册表。在至少一个实施例中，注册表可以存储用于对患者数据执行 预处理、后处理或其他处理任务的应用的示例的容器。在至少一个实施例 中，云3226可接收包括容器中的患者数据以及传感器数据的数据，仅对那 些容器中的传感器数据执行所请求的处理，然后将所得的输出和/或可视化内容转发到适当的各方和/或设备(例如，用于可视化或诊断的现场医疗设 备)，全部不必提取、存储或以其他方式访问患者数据。在至少一个实施 例中，遵照HIPAA和/或其他数据规定来保持患者数据的机密性。
图33A示出了根据至少一个实施例的用于训练、重新训练或更新机 器学习模型的过程3300的数据流程图。在至少一个实施例中，可以使用图 32的系统3200作为非限制性示例来执行过程3300。在至少一个实施例中， 过程3300可以利用系统3200的服务3120和/或硬件3122，如在此所描述 的。在至少一个实施例中，由过程3300生成的精炼的模型3312可以由部 署系统3106针对部署管线3210中的一个或更多个容器化应用来执行。
在至少一个实施例中，模型训练3114可以包括使用新的训练数据(例 如，新的输入数据，诸如客户数据集3306和/或与输入数据相关联的新的 地面实况数据)来重新训练或更新初始模型3304(例如，经预训练的模型)。 在至少一个实施例中，为了重新训练或更新初始模型3304，初始模型3304 的输出或损失层可被重置、或删除、和/或用更新的或新的输出或损失层替 换。在至少一个实施例中，初始模型3304可以具有先前微调的参数(例如，权重和/或偏置)，这些参数保持来自先前训练，因此训练或重新训练3114 可以不花费与从头训练模型一样长的时间或需要尽可能多的处理。在至少 一个实施例中，在模型训练3114期间，通过重置或替换初始模型3304的 输出或损失层，在生成关于新的预测时，可基于与输出或一个或更多个损 失层的准确度相关联的损失计算来为新的数据集更新和重新调谐参数，客 户数据集3306(例如，图31的成像数据3108)。
在至少一个实施例中，经预训练的模型3206可被存储在数据存储或 注册表(例如，图31的模型注册表3124)中。在至少一个实施例中，经 预训练的模型3206可以已经在除了执行过程3300的设施之外的一个或更 多个设施处至少部分地被训练。在至少一个实施例中，为了保护不同设施 的患者、受试者或客户端的隐私和权限，可能已经使用场所内生成的客户 或患者数据在场所内训练了经预训练的模型3206。在至少一个实施例中， 可以使用云3226和/或其他硬件3122来训练经预训练的模型3206，但是机 密的、隐私保护的患者数据可以不被传输到云3226的任何组件(或其他房 屋外硬件)、不被云3226的任何组件使用或不被云3226的任何组件访问。 在至少一个实施例中，在使用来自一个以上设施的患者数据来训练经预训 练的模型3206时，可以在对来自另一个设施的患者或客户数据进行训练之 前针对每个设施单独地训练经预训练的模型3206。在至少一个实施例中， 诸如其中顾客或患者数据已被发布隐私问题(例如，通过等待、供实验使 用等)，或者在客户或患者数据包括在公共数据集中的情况下，来自任何 数量的设施的客户或患者数据可被用来训练场所内和/或场所外的经预训 练的模型3206，诸如在数据中心或其他云计算基础设施中。
在至少一个实施例中，当选择在部署管线3210中使用的应用时，用 户还可以选择将用于特定应用的机器学习模型。在至少一个实施例中，用 户可以不具有供使用的模型，因此用户可以选择经预训练的模型3206来与 应用一起使用。在至少一个实施例中，经预训练的模型3206可以不被优化 用于在用户的设施的客户数据集3306上生成准确的结果(例如，基于患者 多样性、人口统计、所使用的医学成像设备的类型等)。在至少一个实施 例中，在将经预训练的模型3206部署到部署管线3210中以供与应用一起 使用之前，经预训练的模型3206可以被更新、重新训练和/或微调以供在 相应设施处使用。
在至少一个实施例中，用户可以选择要被更新、重新训练和/或精细 调谐的经预训练的模型3206，并且经预训练的模型3206可以被称为用于 过程3300内的训练系统3104的初始模型3304。在至少一个实施例中，客 户数据集3306(例如，成像数据、基因组学数据、测序数据或由设施处的 设备生成的其他数据类型)可以用于对初始模型3304执行模型训练3114 (其可以包括但不限于转移学习)以生成精炼的模型3312。在至少一个实 施例中，对应于客户数据集3306的地面实况数据可由训练系统3104生成。 在至少一个实施例中，地面真实数据可以至少部分地由设施处的临床医生、 科学家、医生、执业医生生成(例如，如图31的标记的临床数据3112)。
在至少一个实施例中，AI辅助注释3110可以在一些示例中用于生成 地面实况数据。在至少一个实施例中，AI辅助注释3110(例如，使用AI 辅助注释SDK来实现)可以利用机器学习模型(例如，神经网络)来生成 针对客户数据集的建议的或预测的地面实况数据。在至少一个实施例中， 用户3310可使用计算设备3308上的用户界面(图形用户界面(GUI))内的注释工具。
在至少一个实施例中，用户3310可经由计算设备3308与GUI交互 以编辑或微调(自动)注释。在至少一个实施例中，多边形编辑特征可用 于将多边形的顶点移动到更准确或精细调整的位置。
在至少一个实施例中，一旦客户数据集3306具有相关联的地面实况 数据，地面实况数据(例如，来自AI辅助注释、手动标记等)就可在模型 训练3114期间被用于生成精炼的模型3312。在至少一个实施例中，客户 数据集3306可以被应用到初始模型3304任意次数，并且地面实况数据可 以用于更新初始模型3304的参数，直到针对精化模型3312获得可接受的 准确度水平。在至少一个实施例中，一旦生成精化模型3312，精化模型3312 可以部署在用于执行关于医学成像数据的一个或更多个处理任务的设施处 的一个或更多个部署管线3210内。
在至少一个实施例中，精炼的模型3312可以被上传到模型注册表 3124中的经预训练的模型3206以由另一设施选择。在至少一个实施例中， 他的过程可以在任何数量的设施处完成，使得精炼的模型3312可以在新的 数据集上被进一步精炼任何次数以生成更通用的模型。
图33B是根据至少一个实施例的用于利用预先训练的注释模型来增 强注释工具的客户端-服务器架构3332的示例图示。在至少一个实施例中， AI辅助注释工具3336可以基于客户端-服务器架构3332被示例化。在至 少一个实施例中，成像应用中的注释工具3336可以帮助放射科医生例如识 别器官和异常。在至少一个实施例中，成像应用可以包括软件工具，作为 非限制性示例，该软件工具帮助用户3310识别原始图像3334中(例如， 在3D MRI或CT扫描中)感兴趣的特定器官上的几个极端点并且接收特 定器官的所有2D切片的自动注释的结果。在至少一个实施例中，结果可 以作为训练数据3338存储在数据存储中并且用作(例如但不限于)用于训 练的地面实况数据。在至少一个实施例中，当计算设备3308发送AI辅助 注释3110的极端点时，深度学习模型例如可以接收该数据作为输入并且返 回分段器官或异常的推理结果。在至少一个实施例中，预示例化的注释工 具(诸如图33B中的AI辅助注释工具3336B)可通过向服务器(诸如可 包括例如存储在注释模型注册表中的经预训练的模型3342的集合的注释 助手服务器3340)进行API调用(例如，API调用3344)来增强。在至少 一个实施例中，注释模型注册表可以存储经预训练的模型3342(例如，机 器学习模型，诸如深度学习模型)，其被预先训练以对特定器官或异常执 行AI辅助注释。这些模型可通过使用训练管线3204进一步更新。在至少 一个实施例中，当添加新的经标记的临床数据3112时，可随时间改进预安 装的注释工具。
推理和/或训练逻辑615用于执行与一个或更多个实施例相关联的推 理和/或训练操作。在至少一个实施例中，该逻辑可与这些图的组件一起使 用，以使用长图像序列训练一个或更多个神经网络，其中仅对那些序列的 图像帧的子集执行反向传播。
其他变化在本公开的精神内。由此，虽然所公开的技术易受不同修改 和替代构造的影响，但其某些所解说的实施例在附图中示出并且已在上文 详细地描述。然而，应当理解，并非旨在将本公开限制为所公开的一种或 多种特定形式，而是相反，旨在覆盖落在如所附权利要求所限定的本公开 的精神和范围内的所有修改、替代构造和等同物。
在描述所披露的实施例的背景下(尤其在以下权利要求的背景下)， 术语“一个/一种(a/an)”和“该(the)”以及类似指称词的使用应被解 释为覆盖单数和复数两者，除非在此另外指明或与上下文明显矛盾，并且 不作为术语的定义。除非另外指出，术语“包含”、“具有”、“包括” 和“含有”应被解释为开放式术语(意指“包括但不限于”)。术语“连 接”在未修改和提及物理连接时应被解释为部分地或完全地包含在一起、 附接至其上、或连接在一起，即使存在介入的东西。除非本文另有说明， 本文列举的数值范围仅旨在用作单独提及落入范围内的每个单独数值的简 略方法，并且每个单独数值并入说明书中，就好像其在本文单独列举一样。 除非上下文另外指出或矛盾，否则术语“集合”(例如，“项目集合”) 或“子集”的使用应被解释为包括一个或更多个成员的非空集合。进一步， 除非上下文另外指出或矛盾，否则对应集合的术语“子集”不一定表示对 应集合的适当子集，但是子集和对应集合可以是相等的。
连接语言，如“A、B和C中的至少一项”形式的短语，“或“A、 B和C中的至少一个”，除非另有明确说明或者与上下文明显矛盾，用上 下文另外理解，所述上下文通常用于呈现项目、术语，等可以是A或B或 C，或者A和B和C的集合的任何非空子集。例如，在具有三个成员的集 合的说明性示例中，连接性短语“A、B和C中的至少一个”和“A、B和C中的至少一个”是指以下集合中的任何集合：{A}、{B}、{C}、 {A、B}、{A、C}、{B、C}、{A、B、C}。因此，此类连接性语 言一般不旨在暗示某些实施例要求各自存在A中的至少一个、B中的至少 一个、以及C中的至少一个。此外，除非上下文另外指出或矛盾，否则术 语“多个”指示为复数的状态(例如，“多个项目”指示多个项目)。多 个是至少两个项目，但当明确地或通过上下文如此指示时可能更多。进一 步地，除非另外指明或另外从上下文清楚，短语“基于”是指“至少部分地基于”而不是“仅基于。”
在此描述的过程的操作可以按任何适合的顺序进行，除非在此另外指 明或另外与上下文明显矛盾。在至少一个实施例中，诸如本文中描述的那 些过程(或其变型和/或组合)的过程在配置有可执行指令的一个或更多个 计算机系统的控制下执行，并被实现为在一个或更多个处理器上共同执行 的代码(例如，可执行指令、一个或更多个计算机程序或一个或更多个应 用)，通过硬件或其组合。在至少一个实施例中，代码例如以包括可由一个或更多个处理器执行的多个指令的计算机程序的形式存储在计算机可读 存储介质上。在至少一个实施例中，计算机可读存储介质是非瞬态计算机 可读存储介质，该非瞬态计算机可读存储介质排除瞬态信号(例如，传播 的瞬态电或电磁传输)但包括瞬态信号的收发机内的非瞬态数据存储电路 (例如，缓冲区、高速缓存和队列)。在至少一个实施例中，代码(例如， 可执行代码或源代码)被存储在其上存储有可执行指令(或用于存储可执 行指令的其他存储器)的一个或更多个非瞬态计算机可读存储介质的集合 上，当由计算机系统的一个或更多个处理器执行时(即，由于被执行)， 使计算机系统执行本文描述的操作。在至少一个实施例中，一组非暂态计 算机可读存储介质包括多个非暂态计算机可读存储介质和多个非暂态计算 机可读存储介质中的各个非暂态计算机可读存储介质中的一个或更多个缺 少全部代码，而多个非暂态计算机可读存储介质共同地存储全部代码。在 至少一个实施例中，可执行指令被执行以使得不同的指令由不同的处理器 执行。例如，非瞬态计算机可读存储介质存储指令，并且主中央处理单元 (“CPU”)执行指令中的一些指令，而图形处理单元(“GPU”)执行 其他指令。在至少一个实施例中，计算机系统的不同组件具有单独的处理 器，并且不同的处理器执行指令的不同子集。
因此，在至少一个实施例中，计算机系统被配置为实现单独地或共同 地执行本文中描述的过程的操作的一个或更多个服务，并且此类计算机系 统配置有能够实现操作的执行的可应用的硬件和/或软件。进一步，实现本 公开的至少一个实施例的计算机系统是单个设备，并且在另一实施例中， 是包括不同地操作的多个设备的分布式计算机系统，使得分布式计算机系 统执行本文描述的操作并且使得单个设备不执行所有操作。
在此提供的任何和所有示例或示例性语言(例如，“如”)的使用仅 旨在更好地阐明本披露的实施例并且不对本披露的范围构成限制，除非另 外要求。说明书中的语言不应被解释为指示任何未要求保护的元素对于实 践本公开是必不可少的。
在此引用的所有参考文献(包括出版物、专利申请、以及专利)均通 过引用结合在此，其程度如同每个参考文献被单独地并且具体地指示为通 过引用结合并且在此以其全文列出一样。
在说明书和权利要求书中，可以使用术语“耦合”和“连接”及其派 生词。应当理解，这些术语可能不旨在作为彼此的同义词。而是，在具体 示例中，“连接”或“耦合”可以用于指示两个或更多个元件彼此直接或 间接物理或电接触。“耦合”还可以指两个或更多个元件彼此不直接接触， 但仍彼此合作或交互。
除非另有明确说明，可以理解的是贯穿说明书术语，如“处理，“计 算”、“计算”、“确定”等指计算机或计算系统的动作和/或过程，或类 似的电子计算设备，其操纵和/或变换被表示为物理的(诸如电子的)数据， 计算系统的寄存器和/或存储器内的量到类似地表示为计算系统的存储器 内的物理量的其他数据中，寄存器或其他此类信息存储、传输或显示装置。
以类似的方式，术语“处理器”可以指处理来自寄存器和/或存储器 的电子数据并且将该电子数据转换成可以存储在寄存器和/或存储器中的 其他电子数据的任何设备或设备的部分。作为非限制性示例，“处理器” 可以是CPU或GPU。“计算平台”可以包括一个或更多个处理器。如在 此使用的，“软件”过程可以包括例如随着时间执行工作的软件和/或硬件 实体，如任务、线程和智能代理。而且，每一过程可指代用于循序或并行 地、连续地或间歇地执行指令的多个过程。术语“系统”和“方法”在此 可互换地使用，只要系统可以体现一种或多种方法并且方法可以被认为是 系统。
在本文件中，可以参考获得、获取、接收、或输入模拟或数字数据到 子系统、计算机系统、或计算机实现的机器中。获得、获取、接收或输入 模拟和数字数据可以以各种方式完成，如通过接收作为函数调用或对应用 程序编程接口的调用的参数的数据。在一些实现中，获得、获取、接收或 输入模拟或数字数据的过程可通过经由串行或并行接口传送数据来完成。 在另一实现中，获得、获取、接收或输入模拟或数字数据的过程可通过经 由计算机网络从提供实体向获取实体传送数据来完成。还可以参考提供、 输出、传输、发送或呈现模拟或数字数据。在不同示例中，提供、输出、 传送、发送或呈现模拟或数字数据的过程可通过作为函数调用的输入或输 出参数、应用编程接口的参数或进程间通信机制来传送数据来完成。
虽然以上论述陈述所描述的技术的举例实施例，但其他架构可用以实 施所描述的功能性，且既定处于本发明的范围内。此外，尽管以上出于讨 论的目的定义了职责的特定分布，但是取决于情况，可以以不同的方式分 布和划分各种功能和职责。
此外，尽管主题已经用特定于结构特征和/或方法行为的语言描述， 但应当理解，所附权利要求中要求保护的主题不一定限于所描述的特定特 征或行为。相反，特定特征和动作被公开为实现权利要求的示例形式。
Claims (30)
1.一种处理器，包括：
一个或更多个电路，用于至少部分地基于一个或更多个图像序列训练一个或更多个神经网络，其中使用来自所述一个或更多个图像序列的一个或更多个图像子集执行反向传播。
2.根据权利要求1所述的处理器，其中所述一个或更多个电路进一步用于为所述一个或更多个图像序列中的图像选择一个或更多个裁剪区域，以用于训练所述一个或更多个神经网络。
3.根据权利要求1所述的处理器，其中所述一个或更多个电路进一步用于确定要用于训练所述一个或更多个空间网络的损失函数中的空间损失项和时间损失项的像素级权重。
4.根据权利要求3所述的处理器，其中所述一个或更多个电路进一步用于至少部分地基于在所述一个或更多个图像序列中的一个或更多个图像之间识别出的一个或更多个变化来确定所述像素级权重。
5.根据权利要求1所述的处理器，其中所述一个或更多个电路进一步用于对所述一个或更多个图像序列中的初始图像应用较低的损失权重。
6.根据权利要求1所述的处理器，其中所述一个或更多个电路进一步用于训练所述一个或更多个神经网络，以对一个或更多个输入图像序列执行具有时间平滑的实时超分辨率图像重建。
7.一种系统，包括：
一个或更多个处理器，用于至少部分地基于一个或更多个图像序列训练一个或更多个神经网络，其中使用来自所述一个或更多个图像序列的一个或更多个图像子集执行反向传播。
8.根据权利要求7所述的系统，其中所述一个或更多个处理器进一步用于为所述一个或更多个图像序列中的图像选择一个或更多个裁剪区域，以用于训练所述一个或更多个神经网络。
9.根据权利要求7所述的系统，其中所述一个或更多个处理器进一步用于确定要用于训练所述一个或更多个空间网络的损失函数中的空间损失项和时间损失项的像素级权重。
10.根据权利要求9所述的系统，其中所述一个或更多个电路进一步用于至少部分地基于在所述一个或更多个图像序列中的一个或更多个图像之间识别出的一个或更多个变化来确定所述像素级权重。
11.根据权利要求7所述的系统，其中所述一个或更多个处理器进一步用于对所述一个或更多个图像序列中的初始图像应用较低的损失权重。
12.根据权利要求7所述的系统，其中所述一个或更多个处理器进一步用于训练所述一个或更多个神经网络，以对一个或更多个输入图像序列执行具有时间平滑的实时超分辨率图像重建。
13.一种方法，包括：
至少部分地基于一个或更多个图像序列训练一个或更多个神经网络，其中使用来自所述一个或更多个图像序列的一个或更多个图像子集执行反向传播。
14.根据权利要求13所述的方法，还包括：
为所述一个或更多个图像序列中的图像选择一个或更多个裁剪区域，以用于训练所述一个或更多个神经网络。
15.根据权利要求13所述的方法，还包括：
确定要用于训练所述一个或更多个空间网络的损失函数中的空间损失项和时间损失项的像素级权重。
16.根据权利要求15所述的方法，还包括：
至少部分地基于在所述一个或更多个图像序列中的一个或更多个图像之间识别出的一个或更多个变化来确定所述像素级权重。
17.根据权利要求13所述的方法，还包括：
对所述一个或更多个图像序列中的初始图像应用较低的损失权重。
18.根据权利要求13所述的方法，还包括：
训练所述一个或更多个神经网络，以对一个或更多个输入图像序列执行具有时间平滑的实时超分辨率图像重建。
19.一种机器可读介质，其上存储有一组指令，所述指令如果由一个或更多个处理器执行，则使所述一个或更多个处理器至少：
至少部分地基于一个或更多个图像序列训练一个或更多个神经网络，其中使用来自所述一个或更多个图像序列的一个或更多个图像子集执行反向传播。
20.根据权利要求19所述的机器可读介质，其中所述一个或更多个处理器进一步用于为所述一个或更多个图像序列中的图像选择一个或更多个裁剪区域，以用于训练所述一个或更多个神经网络。
21.根据权利要求19所述的机器可读介质，其中所述一个或更多个处理器进一步用于确定要用于训练所述一个或更多个空间网络的损失函数中的空间损失项和时间损失项的像素级权重。
22.根据权利要求21所述的机器可读介质，其中所述一个或更多个电路进一步用于至少部分地基于在所述一个或更多个图像序列中的一个或更多个图像之间识别出的一个或更多个变化来确定所述像素级权重。
23.根据权利要求19所述的机器可读介质，其中所述一个或更多个处理器进一步用于对所述一个或更多个图像序列中的初始图像应用较低的损失权重。
24.根据权利要求19所述的机器可读介质，其中所述一个或更多个处理器进一步用于训练所述一个或更多个神经网络，以对一个或更多个输入图像序列执行具有时间平滑的实时超分辨率图像重建。
25.一种网络训练系统，包括：
一个或更多个处理器，包括一个或更多个电路，用于至少部分基于一个或更多个图像序列训练一个或更多个神经网络，其中使用来自所述一个或更多个图像序列的一个或更多个图像子集执行反向传播；和
存储器，用于存储所述一个或更多个神经网络的网络参数。
26.根据权利要求25所述的网络训练系统，其中所述一个或更多个处理器进一步用于为所述一个或更多个图像序列中的图像选择一个或更多个裁剪区域，以用于训练所述一个或更多个神经网络。
27.根据权利要求25所述的网络训练系统，其中所述一个或更多个处理器进一步用于确定要用于训练所述一个或更多个空间网络的损失函数中的空间损失项和时间损失项的像素级权重。
28.根据权利要求27所述的网络训练系统，其中所述一个或更多个电路进一步用于在所述一个或更多个神经网络的训练期间将一个或更多个渲染伪影注入所述合成生成的训练数据中。
29.根据权利要求25所述的网络训练系统，其中所述一个或更多个处理器进一步用于对所述一个或更多个图像序列中的初始图像应用较低的损失权重。
30.根据权利要求25所述的网络训练系统，其中所述一个或更多个处理器进一步用于训练所述一个或更多个神经网络，以对一个或更多个输入图像序列执行具有时间平滑的实时超分辨率图像重建。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/089,445 | 2020-11-04 | ||
| US17/089,445 US20220138903A1 (en) | 2020-11-04 | 2020-11-04 | Upsampling an image using one or more neural networks |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114549298A true CN114549298A (zh) | 2022-05-27 |
Family
ID=79019316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111301494.3A Pending CN114549298A (zh) | 2020-11-04 | 2021-11-04 | 使用一个或更多个神经网络对图像进行上采样 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220138903A1 (zh) |
| CN (1) | CN114549298A (zh) |
| DE (1) | DE102021128623A1 (zh) |
| GB (1) | GB2604969A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12033301B2 (en) | 2019-09-09 | 2024-07-09 | Nvidia Corporation | Video upsampling using one or more neural networks |
| US20220138903A1 (en) * | 2020-11-04 | 2022-05-05 | Nvidia Corporation | Upsampling an image using one or more neural networks |
| US11818192B2 (en) * | 2022-02-28 | 2023-11-14 | Nvidia Corporation | Encoding output for streaming applications based on client upscaling capabilities |
| WO2023236013A1 (en) * | 2022-06-06 | 2023-12-14 | Intel Corporation | Data re-arrangement by mixed simt and simd execution mode |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160378863A1 (en) * | 2015-06-24 | 2016-12-29 | Google Inc. | Selecting representative video frames for videos |
| US11010956B2 (en) * | 2015-12-09 | 2021-05-18 | Imagination Technologies Limited | Foveated rendering |
| WO2017201507A1 (en) * | 2016-05-20 | 2017-11-23 | Google Llc | Memory-efficient backpropagation through time |
| US11080591B2 (en) * | 2016-09-06 | 2021-08-03 | Deepmind Technologies Limited | Processing sequences using convolutional neural networks |
| US9785886B1 (en) * | 2017-04-17 | 2017-10-10 | SparkCognition, Inc. | Cooperative execution of a genetic algorithm with an efficient training algorithm for data-driven model creation |
| US10963790B2 (en) * | 2017-04-28 | 2021-03-30 | SparkCognition, Inc. | Pre-processing for data-driven model creation |
| US11244226B2 (en) * | 2017-06-12 | 2022-02-08 | Nvidia Corporation | Systems and methods for training neural networks with sparse data |
| US11074503B2 (en) * | 2017-09-06 | 2021-07-27 | SparkCognition, Inc. | Execution of a genetic algorithm having variable epoch size with selective execution of a training algorithm |
| US11714994B2 (en) * | 2018-03-09 | 2023-08-01 | Deepmind Technologies Limited | Learning from delayed outcomes using neural networks |
| GB201804400D0 (en) * | 2018-03-20 | 2018-05-02 | Univ Of Essex Enterprise Limited | Localisation, mapping and network training |
| US11089034B2 (en) * | 2018-12-10 | 2021-08-10 | Bitdefender IPR Management Ltd. | Systems and methods for behavioral threat detection |
| US11669431B2 (en) * | 2019-01-11 | 2023-06-06 | Google Llc | Analytics personalization framework |
| US10482584B1 (en) * | 2019-01-31 | 2019-11-19 | StradVision, Inc. | Learning method and learning device for removing jittering on video acquired through shaking camera by using a plurality of neural networks for fault tolerance and fluctuation robustness in extreme situations, and testing method and testing device using the same |
| US11232308B2 (en) * | 2019-03-22 | 2022-01-25 | Salesforce.Com, Inc. | Two-stage online detection of action start in untrimmed videos |
| US20200364508A1 (en) * | 2019-05-14 | 2020-11-19 | Nvidia Corporation | Using decay parameters for inferencing with neural networks |
| US11151694B2 (en) * | 2019-05-15 | 2021-10-19 | Gopro, Inc. | Method and apparatus for convolutional neural network-based video denoising |
| US11507840B2 (en) * | 2019-11-13 | 2022-11-22 | International Business Machines Corporation | Region constrained regularized adversarial examples for model interpretability |
| US11386537B2 (en) * | 2020-02-27 | 2022-07-12 | Shanghai United Imaging Intelligence Co., Ltd. | Abnormality detection within a defined area |
| US11380086B2 (en) * | 2020-03-25 | 2022-07-05 | Intel Corporation | Point cloud based 3D semantic segmentation |
| CN112926372B (zh) * | 2020-08-22 | 2023-03-10 | 清华大学 | 基于序列变形的场景文字检测方法及系统 |
| US11270603B1 (en) * | 2020-09-11 | 2022-03-08 | Bank Of America Corporation | Real-time disability identification and preferential interaction modification |
| US11802984B2 (en) * | 2020-10-27 | 2023-10-31 | Shell Usa, Inc. | Method for identifying subsurface features |
| US20220138903A1 (en) * | 2020-11-04 | 2022-05-05 | Nvidia Corporation | Upsampling an image using one or more neural networks |
-
2020
- 2020-11-04 US US17/089,445 patent/US20220138903A1/en active Pending
-
2021
- 2021-11-03 DE DE102021128623.9A patent/DE102021128623A1/de active Pending
- 2021-11-04 CN CN202111301494.3A patent/CN114549298A/zh active Pending
- 2021-11-04 GB GB2115845.6A patent/GB2604969A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE102021128623A1 (de) | 2022-05-05 |
| GB2604969A (en) | 2022-09-21 |
| US20220138903A1 (en) | 2022-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113766343B (zh) | 使用一个或更多个神经网络进行视频合成 | |
| CN113850730A (zh) | 使用一个或更多个神经网络的图像生成 | |
| US20220114702A1 (en) | Upsampling an image using one or more neural networks | |
| CN114119723A (zh) | 使用一个或更多个神经网络生成视图 | |
| CN114819118A (zh) | 使用一个或更多个神经网络的图像合成 | |
| CN113763515A (zh) | 使用一个或更多个神经网络的内容动画 | |
| CN113474793A (zh) | 使用一个或更多个神经网络的指令生成 | |
| US20220138903A1 (en) | Upsampling an image using one or more neural networks | |
| US20220130013A1 (en) | Training one or more neural networks using synthetic data | |
| CN114140333A (zh) | 使用一个或更多个神经网络进行图像增强 | |
| CN113856206A (zh) | 使用一个或更多个神经网络进行异常表征 | |
| US20220148256A1 (en) | Image blending using one or more neural networks | |
| CN114258549A (zh) | 使用一个或更多个神经网络生成图像 | |
| CN113642376A (zh) | 使用一个或更多个神经网络的注视估计 | |
| CN114631097A (zh) | 使用一个或更多个神经网络生成图像 | |
| CN115004233A (zh) | 使用一个或更多个神经网络的图像生成 | |
| CN116362967A (zh) | 生成图像混合权重 | |
| WO2023009558A1 (en) | Conditional image generation using one or more neural networks | |
| CN115689908A (zh) | 用于基于神经网络的图像生成的像素混合 | |
| CN115552453A (zh) | 使用一个或更多个神经网络的图像生成 | |
| CN113554662A (zh) | 使用一个或更多个神经网络进行图像分割 | |
| US20230177649A1 (en) | Temporal image blending using one or more neural networks | |
| US20230147641A1 (en) | Generating images of object motion using one or more neural networks | |
| CN116309208A (zh) | 使用一个或更多个神经网络的图像混合 | |
| CN115861049A (zh) | 使用一个或更多个神经网络的时间图像混合 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |