CN116802811A - 摄像元件和摄像装置 - Google Patents

摄像元件和摄像装置 Download PDF

Info

Publication number
CN116802811A
CN116802811A CN202280013267.7A CN202280013267A CN116802811A CN 116802811 A CN116802811 A CN 116802811A CN 202280013267 A CN202280013267 A CN 202280013267A CN 116802811 A CN116802811 A CN 116802811A
Authority
CN
China
Prior art keywords
pixel separation
pixel
image pickup
pickup element
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280013267.7A
Other languages
English (en)
Inventor
高桥洋
池原成拓
饭岛匡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN116802811A publication Critical patent/CN116802811A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

根据本发明，布置在像素中的多个光电转换部彼此分离。本发明的摄像元件包括像素、溢流路径、像素分离部、像素分离电极、像素内分离部以及像素内分离电极。所述像素包括形成于半导体基板中且对来自被摄体的入射光进行光电转换从而生成电荷的多个光电转换部，所述半导体基板的正面侧上设置有配线区域。所述溢流路径使电荷在所述多个光电转换部之间相互传输。所述像素分离部布置在所述像素的边界处。所述像素分离电极布置在所述像素分离部中，且所述像素分离电极被施加有第一偏置电压。所述像素内分离部将所述多个光电转换部相互分离。所述像素内分离电极布置在所述像素内分离部中，且所述像素内分离电极被施加有第二偏置电压。

Description

摄像元件和摄像装置
技术领域
本发明涉及摄像元件和摄像装置。
背景技术
目前使用了这样一种摄像元件，在其中以二维矩阵形式布置有像素，像素各自具有对入射光进行光电转换的光电转换部。该摄像元件的像素基于通过光电转换而生成的电荷生成图像信号。在该摄像元件的像素相互之间布置有分离区域，并且像素之间的电荷传输被抑制了。因此，能够减少图像信号的噪声。上述分离区域被形成在布置有光电转换部的半导体基板上，并且将相邻像素的光电转换部相互分离。然而，在与分离区域接触的半导体基板的界面处形成了界面态(interface state)。当被捕获于界面态中的电荷(电子)从界面态解放出来且扩散时，产生了暗电流。暗电流是由于与光电转换无关的电荷而产生的信号电流。因此，当暗电流叠加在由光电转换部生成的电荷上时，在图像信号中就出现了误差。
在这种情况下，已经提出了一种摄像元件，在该摄像元件中，分离区域由导电部件构成，并且被施加有负的偏置电压(例如，参见专利文献1)。通过施加负的偏置电压，空穴就被累积在与分离区域接触的半导体基板的界面附近。所累积的空穴阻止了电荷从界面态移动，因此能够减少暗电流。
引用文献列表
专利文献
专利文献1：美国申请公布US2017/0170229 A
发明内容
本发明要解决的问题
在检测摄像透镜的焦点位置且执行自动聚焦的摄像元件中，布置有相位差像素，这些相位差像素是用于检测被摄体像(subject image)的像面相位差(image-plane phasedifference)的像素。在这种相位差像素之中的有多个光电转换部被布置于一个像素内的相位差像素中，需要在该像素内布置有将光电转换部相互分离的分离部。然而，在上述常规技术中，存在着不能把像素内的光电转换部相互分离的问题。
因此，本发明提出了将布置在像素内的多个光电转换部相互分离的摄像元件和摄像装置。
解决问题的技术方案
根据本发明的摄像元件包括像素、溢流路径、像素分离部、像素分离电极、像素内分离部、像素内分离电极、电荷保持部、多个电荷传输部以及图像信号生成部。所述像素包括形成在半导体基板中并且对来自被摄体的入射光进行光电转换以生成电荷的多个光电转换部，所述半导体基板的正面侧上布置有配线区域。所述溢流路径用于使电荷在所述多个光电转换部之间相互传输。所述像素分离部布置在所述像素的边界处。所述像素分离电极布置在所述像素分离部中且被施加有第一偏置电压。所述像素内分离部用于将所述多个光电转换部相互分离。所述像素内分离电极布置在所述像素内分离部中且被施加有第二偏置电压。所述电荷保持部用于保持所生成的电荷。所述多个电荷传输部分别布置在所述多个光电转换部的相应一者中，并且被构造为将由所述光电转换部生成的电荷传输到所述电荷保持部以使该电荷保持于所述电荷保持部中。所述图像信号生成部基于所保持的电荷生成图像信号。
附图说明
图1是示出了根据本发明实施方案的摄像元件的构造示例的图。
图2是示出了根据本发明实施方案的像素的构造示例的图。
图3是示出了根据本发明第一实施方案的像素的构造示例的图。
图4是示出了根据本发明第一实施方案的像素的构造示例的剖面图。
图5A是示出了根据本发明第一实施方案的背面侧配线的构造示例的图。
图5B是示出了根据本发明第一实施方案的背面侧配线的构造示例的图。
图5C是示出了根据本发明第一实施方案的背面侧配线的构造示例的图。
图6是示出了根据本发明实施方案的图像信号和相位差信号的生成的示例的图。
图7A是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7B是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7C是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7D是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7E是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7F是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7G是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7H是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7I是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7J是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7K是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7L是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7M是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7N是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7O是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7P是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7Q是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7R是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图7S是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。
图8是示出了根据本发明第二实施方案的像素的构造示例的剖面图。
图9是示出了根据本发明第三实施方案的像素的构造示例的剖面图。
图10A是示出了根据本发明第四实施方案的背面侧配线的构造示例的图。
图10B是示出了根据本发明第四实施方案的背面侧配线的构造示例的图。
图11A是示出了根据本发明第四实施方案的背面侧配线的另一构造示例的图。
图11B是示出了根据本发明第四实施方案的背面侧配线的另一构造示例的图。
图11C是示出了根据本发明第四实施方案的像素100的构造的变形例的图。
图11D是示出了根据本发明第四实施方案的像素100的构造的变形例的图。
图12是示出了根据本发明第五实施方案的像素的构造示例的剖面图。
图13A是示出了根据本发明第五实施方案的摄像元件的制造方法的示例的图。
图13B是示出了根据本发明第五实施方案的摄像元件的制造方法的示例的图。
图13C是示出了根据本发明第五实施方案的摄像元件的制造方法的示例的图。
图13D是示出了根据本发明第五实施方案的摄像元件的制造方法的示例的图。
图13E是示出了根据本发明第五实施方案的摄像元件的制造方法的示例的图。
图14是示出了根据本发明第六实施方案的像素的构造示例的剖面图。
图15A是示出了根据本发明第六实施方案的摄像元件的制造方法的示例的图。
图15B是示出了根据本发明第六实施方案的摄像元件的制造方法的示例的图。
图15C是示出了根据本发明第六实施方案的摄像元件的制造方法的示例的图。
图15D是示出了根据本发明第六实施方案的摄像元件的制造方法的示例的图。
图16A是示出了根据本发明第六实施方案的摄像元件的制造方法的另一示例的图。
图16B是示出了根据本发明第六实施方案的摄像元件的制造方法的另一示例的图。
图16C是示出了根据本发明第六实施方案的摄像元件的制造方法的另一示例的图。
图16D是示出了根据本发明第六实施方案的摄像元件的制造方法的另一示例的图。
图16E是示出了根据本发明第六实施方案的摄像元件的制造方法的另一示例的图。
图16F是示出了根据本发明第六实施方案的摄像元件的制造方法的另一示例的图。
图16G是示出了根据本发明第六实施方案的摄像元件的制造方法的另一示例的图。
图16H是示出了根据本发明第六实施方案的摄像元件的制造方法的另一示例的图。
图17是示出了根据本发明第六实施方案的第一变形例的像素的构造示例的剖面图。
图18A是示出了根据本发明第六实施方案的第二变形例的像素的构造示例的剖面图。
图18B是示出了根据本发明第六实施方案的第二变形例的像素的构造示例的剖面图。
图19A是示出了根据本发明第六实施方案的第二变形例的像素的另一构造示例的剖面图。
图19B是示出了根据本发明第六实施方案的第二变形例的像素的另一构造示例的剖面图。
图20A是示出了根据本发明变形例的像素的构造示例的图。
图20B是示出了根据本发明变形例的像素的构造示例的图。
图20C是示出了根据本发明变形例的像素的构造示例的图。
图21A是示出了根据本发明变形例的像素的另一构造示例的图。
图21B是示出了根据本发明变形例的像素的另一构造示例的图。
图22是示出了安装在电子设备上的摄像装置的构造示例的框图。
具体实施方式
以下，将参照附图详细说明本发明的实施方案。将按以下顺序进行说明。注意，在以下各实施方案中，相同的部件用相同的附图标记表示，并且省略重复的说明。
1.第一实施方案
2.第二实施方案
3.第三实施方案
4.第四实施方案
5.第五实施方案
6.第六实施方案
7.变形例
8.摄像装置的构造示例
(1.第一实施方案)
[摄像元件的构造]
图1是示出了根据本发明实施方案的摄像元件的构造示例的图。如图1所示，本示例的摄像元件1包括像素区域(所谓的摄像区域)3和周边电路部。在像素区域3中，在半导体基板11(例如，硅基板)上规则地呈二维状排列有各自包括多个光电转换元件的像素100。像素100包括光电转换元件(例如，光电二极管)和多个像素晶体管(所谓的MOS晶体管)。所述多个像素晶体管可以包括例如由传输晶体管(稍后所述的电荷传输部)、复位晶体管和放大晶体管组成的三个晶体管。或者，所述多个像素晶体管可以包括通过进一步添加了选择晶体管而组成的四个晶体管。像素100可以具有像素共用结构。该像素共用结构包括多个光电二极管、多个传输晶体管、共用的一个浮动扩散区与以及共用的一个其他像素晶体管各者。
周边电路部包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7和控制电路8等。
控制电路8接收输入时钟和用于指示操作模式等的数据，并且输出诸如摄像元件的内部信息等数据。即，在控制电路8中，基于垂直同步信号、水平同步信号和主时钟，生成用作垂直驱动电路4、列信号处理电路5和水平驱动电路6等的动作的基准的时钟信号和控制信号。然后，这些信号被输入到垂直驱动电路4、列信号处理电路5和水平驱动电路6等中。
垂直驱动电路4包括例如移位寄存器，垂直驱动电路4选择像素驱动线13，并且向所选择的像素驱动线提供用于驱动像素的脉冲，由此以行为单位对像素进行驱动。即，垂直驱动电路4针对像素区域3中的各像素100以行为单位依次在垂直方向上进行选择性地扫描，并且将像素信号经由垂直信号线9提供至列信号处理电路5，所述像素信号基于与各像素100的作为光电转换元件的例如光电二极管中所接收到的光量对应地生成的信号电荷。
列信号处理电路5例如对应于像素100的各列而布置着，并且针对从一行中的像素100输出的信号按照各像素列实施诸如噪声去除等信号处理。即，列信号处理电路5实施诸如下列之类的信号处理：用于去除像素100固有的固定模式噪声的相关双采样(CDS：Correlated Double Sampling)处理；信号放大处理；以及AD转换处理等。在列信号处理电路5的输出段与水平信号线10之间连接且设置有水平选择开关(未图示)。
水平驱动电路6包括例如移位寄存器，水平驱动电路6通过依次输出水平扫描脉冲来依次选择列信号处理电路5各者，并且致使列信号处理电路5各者将像素信号向水平信号线10输出。
输出电路7对从列信号处理电路5各者通过水平信号线10依次提供过来的信号执行信号处理，并且输出经过处理后的信号。例如，可以仅执行缓冲，或者可以执行黑电平调整、列差异校正、各种数字信号处理等。输入/输出端子12与外部进行信号交换。
[摄像元件的构造]
图2是示出了根据本发明实施方案的像素的构造示例的图。图2是示出了像素100的构造示例的电路图。像素100包括光电转换部101和102、电荷保持部103和104、电荷传输部105和106、复位晶体管111、放大晶体管112、选择晶体管113、溢流路径107、像素内分离电极108和像素分离电极109。注意，由复位晶体管111、放大晶体管112和选择晶体管113组成的电路构成了图像信号生成部110。
光电转换部101和102各自可以由光电二极管构成。此外，电荷传输部105和106、复位晶体管111、放大晶体管112和选择晶体管113各自可以由n沟道MOS晶体管构成。在这种n沟道MOS晶体管中，通过向栅极施加比栅极-源极间电压Vgs的阈值高的电压，能够使漏极和源极间导通。以下，把比栅极-源极间电压Vgs的阈值高的电压称为ON电压(导通电压)。另外，把包含ON电压的控制信号称为ON信号(导通信号)。控制信号通过稍后所述的信号线TRG1等予以传输。
如上所述，为像素100布线有像素驱动线13和垂直信号线9。图2的像素驱动线13包括信号线Vb1、信号线Vb2、信号线TRG1、信号线TR G2、信号线RST和信号线SEL。此外，垂直信号线9包括信号线VO。另外，为像素100布线有电源线Vdd。电源线Vdd是向像素100供给电源的线。
光电转换部101的阳极接地，并且其阴极连接到电荷传输部105的源极。光电转换部102的阳极接地，并且其阴极连接到电荷传输部106的源极。电荷传输部105的漏极连接到复位晶体管111的源极、放大晶体管112的栅极、电荷传输部106的漏极、电荷保持部103的一端以及电荷保持部104的一端。电荷保持部103的另一端和电荷保持部104的另一端接地。复位晶体管111的漏极连接到电源线Vdd。放大晶体管112的漏极连接到电源线Vdd，并且其源极连接到选择晶体管113的漏极。选择晶体管113的源极连接到信号线VO。
溢流路径107连接在光电转换部101的阴极和光电转换部102的阴极之间。像素内分离电极108连接到信号线Vb2。像素分离电极109连接到信号线Vb1。信号线TRG1和信号线TRG2分别连接到电荷传输部105的栅极和电荷传输部106的栅极。信号线RST和信号线SEL分别连接到复位晶体管111的栅极和选择晶体管113的栅极。
光电转换部101和102对入射光进行光电转换。光电转换部101和102可以由形成于稍后所述的半导体基板120上的光电二极管构成。在曝光期间中，光电转换部101和102进行入射光的光电转换并且保持通过光电转换而生成的电荷。
电荷保持部103和104保持由光电转换部101和102生成的电荷。图2示出了电荷保持部103和104并联连接的情况的示例。电荷保持部103和104可以由作为形成于半导体基板120中的半导体区域的浮动扩散区域(FD：floating diffusion)构成。
电荷传输部105和106传输电荷。电荷传输部105将通过光电转换部101的光电转换而生成的电荷传输到电荷保持部103和104，并且电荷传输部106将通过光电转换器部102的光电转换而生成的电荷传输到电荷保持部103和104。电荷传输部105通过把光电转换部101与电荷保持部103接通来传输电荷，电荷传输部106通过把光电转换部102与电荷保持部104接通来传输电荷。电荷传输部105和106的控制信号分别通过信号线TRG1和TRG2予以传输。
图像信号生成部110基于电荷保持部103和104中所保持的电荷来生成图像信号。如上所述，图像信号生成部110由复位晶体管111、放大晶体管112和选择晶体管113构成。
复位晶体管111将电荷保持部103和104复位。该复位可以通过使电荷保持部103和104与电源线Vdd接通并且把电荷保持部103和104的电荷排出来予以执行。复位晶体管111的控制信号通过信号线RST予以传输。
放大晶体管112将电荷保持部103和104的电压放大。放大晶体管112的栅极连接到电荷保持部103和104。因此，在放大晶体管112的源极处生成具有与电荷保持部103和104中所保持的电荷对应的电压的图像信号。此外，通过使选择晶体管113导通，能够将该图像信号输出到信号线VO。选择晶体管113的控制信号通过信号线SEL予以传输。
溢流路径107使电荷在光电转换部101和102之间相互传输。溢流路径107可以由布置在光电转换部101和102之间的半导体区域构成。
像素内分离电极108是布置在稍后所述的像素内分离部150中的电极。经由信号线Vb2向像素内分离电极108施加第二偏置电压。如稍后所述，像素内分离电极108布置在光电转换部101和102之间。
像素分离电极109是布置在稍后所述的像素分离部160中的电极。经由信号线Vb1向像素分离电极109施加第一偏置电压。如稍后所述，像素分离电极109被形成得围绕包括光电转换部101和102的像素100。
为了在像素100中生成相位差信号，电荷传输部105和106分别将由与其相应的光电转换部101和102生成的电荷单独地传输到与其相应的电荷保持部103和104。将这种电荷传输称为单独传输。然后，基于分别被单独地传输到相应的电荷保持部103和104的电荷，由图像信号生成部110生成相位差信号。以下，把用于生成相位差信号的模式称为相位差信号模式。
另一方面，为了在像素100中生成图像信号，电荷传输部105和106将由光电转换部101和102生成的电荷共同地传输到电荷保持部103和104。在这种情况下，电荷保持部103和104同时地且统一地保持由光电转换部101和102生成的电荷。将这种电荷传输称为统一传输。此外，把用于生成图像信号的模式称为图像信号模式。
[摄像元件的平面的构造]
图3是示出了根据本发明第一实施方案的像素的构造示例的图。图3是示出了像素100的构造示例的俯视图。图3是示意性地示出了从半导体基板120的背面侧观察时像素100的构造的图。图3中的虚线矩形表示像素100的区域。此外，白色矩形表示形成在半导体基板120上的半导体区域和栅极电极。在像素100中，布置有分别用于构成光电转换部101和102的半导体区域121和122，并且将电荷传输部105和106布置得分别与半导体区域121和122相邻。在图3中，示出了电荷传输部105和106的栅极电极134和135。将分别用于构成电荷保持部103和104的半导体区域123和124布置得分别与电荷传输部105和106相邻。注意，栅极电极134和135以及半导体区域123和124被布置在半导体基板120的正面侧处。
在稍后所述的像素分离部160和像素内分离部150之间在半导体基板120中布置有溢流路径107。图3示出了在像素100中布置有两个溢流路径107a和107b的示例。溢流路径107a和107b分别由半导体区域125和126构成。
像素内分离部150布置在光电转换部101和102之间。像素内分离部150将光电转换部101和102相互分离。在像素内分离部150中，布置有用于构成上述像素内分离电极108的电极152。此外，像素分离部160布置在像素100的边界处。像素分离部160被形成得围绕像素100并且将相邻的像素100相互分离。在像素分离部160中，布置有用于构成上述像素分离电极109的电极162。
注意，在图3中还示出了图像信号生成部110。图3示出了图像信号生成部110被布置在像素100外部的区域中的示例。图3的图像信号生成部110通过信号线119连接到电荷保持部103和104。
[摄像元件的剖面构造]
图4是示出了根据本发明第一实施方案的像素的构造示例的剖面图。图4是示出了像素100的构造示例的剖面图。图4中的像素100包括半导体基板120、绝缘膜133和191、配线区域140、像素内分离部150、像素分离部160、像素内分离部配线181、像素分离部配线182、彩色滤光片(color filter)192、遮光壁193、平坦化膜194和芯片上透镜(on-chip lens)195。
半导体基板120是布置有像素100的元件的扩散层的半导体基板。半导体基板120可以由例如硅(Si)制成。诸如光电转换部101等元件可以布置在形成于半导体基板120中的阱区域中。为了方便说明，假设图4的半导体基板120被形成为p型阱区域。通过在该阱区域中布置n型或p型半导体区域，能够形成元件的扩散层。在图4中，示出了光电转换部101和102、电荷传输部105和106、电荷保持部103和104以及溢流路径107。
光电转换部101由n型半导体区域121构成。具体地，由n型半导体区域121与周围的p型阱区域之间的界面处的pn结形成的光电二极管相当于光电转换部101。类似地，光电转换部102由n型半导体区域122构成。在曝光期间中通过光电转换部101和102的光电转换而生成的电荷分别累积在n型半导体区域121和122中。在经过曝光期间之后，所累积的电荷由电荷传输部105和106传输到并保持在电荷保持部103和104中。注意，图4的半导体区域121和122各自的一部分延伸到半导体基板120的正面侧。该延伸区域构成了稍后所述的电荷传输部105和106的源极区域。
此外，用于构成电荷保持部103和104的n型半导体区域123和124布置在半导体基板120的正面侧处。这些n型半导体区域123和124是具有相对较高的杂质浓度的半导体区域，并且构成了上述FD。
此外，用于构成溢流路径107的半导体区域125布置在分别用于构成光电转换部101和102的n型半导体区域121和122之间。半导体区域125具有与半导体区域121和122的导电类型相同的导电类型，并且被布置得与半导体区域121和122相邻。在半导体区域125与半导体区域121和122之间形成电位势垒。通过降低该电位势垒，电荷就可以在半导体区域121和122之间传输。
像素内分离部150布置在光电转换部101和102之间。像素内分离部150由绝缘部件构成，并且将光电转换部101和102相互电气分离。图4示出了像素内分离部150布置在半导体基板120的背面侧处的示例，并且可以通过把诸如氧化硅(SiO2)等绝缘部件埋入到从半导体基板120的背面侧形成的凹槽部151中来形成像素内分离部150。
在像素内分离部150中，布置有像素内分离电极108。可以通过将电极152布置在形成于半导体基板120中的凹槽部151的中央处来形成像素内分离电极108。电极152可以由例如钨制成。
此外，像素内分离区域127在半导体基板120的正面侧处被布置在光电转换部101和102之间。像素内分离区域127防止电荷在光电转换部101和102之间的传输。像素内分离区域127可以由具有与阱区域的导电类型相同的导电类型并且具有相对较高的杂质浓度的半导体区域构成。
此外，像素分离部160在像素100的边界处被布置在半导体基板120中。像素分离部160由绝缘部件构成，并且将像素100相互电气分离。图4示出了像素分离部160布置在半导体基板120的背面侧处的示例。此外，可以通过把诸如SiO2等绝缘部件埋入到从半导体基板120的正面侧形成的凹槽部161中来形成像素分离部160。
在像素分离部160中，布置有像素分离电极109。可以通过将电极162布置于形成在半导体基板120中的凹槽部161的中央处来形成像素分离电极109。电极162可以由例如钨制成。
此外，分离部131在像素100的边界处被布置在半导体基板120的正面侧处。可以通过把绝缘部件埋入到形成在半导体基板120的正面侧处的相对较浅的凹槽部132中来形成分离部131。将分离部131称为浅沟槽隔离(STI：shallow trench isolation)。分离部131可以布置在与像素分离部160重叠的位置处。
绝缘膜133是使半导体基板120的正面侧绝缘的膜。绝缘膜133可以由SiO2或氮化硅(SiN)制成。
栅极电极134和135布置在半导体基板120的正面侧上。栅极电极134和135分别构成电荷传输部105和106的栅极。栅极电极134和135可以由多晶硅制成。注意，栅极电极134和135的下层处的绝缘膜133构成栅极绝缘膜。电荷传输部105由MOS晶体管构成，半导体区域121和半导体区域123分别作为该MOS晶体管的源极区域和漏极区域。类似地，电荷传输部106由MOS晶体管构成，半导体区域122和半导体区域124分别作为该MOS晶体管的源极区域和漏极区域。
配线区域140是布置在半导体基板120的正面侧上并且其中布置有像素100的配线的区域。配线区域140包括配线142和绝缘层141。配线142传输像素100的元件的信号等。配线142可以由诸如铜(Cu)或钨等导体制成。绝缘层141使配线142等绝缘。绝缘层141可以由例如SiO2制成。另外，在半导体基板120的半导体区域及栅极电极134与配线142之间布置有接触插塞(contact plug)143。接触插塞143可以由柱状的金属制成。
绝缘膜191使半导体基板120的背面侧绝缘。绝缘膜191可以由例如SiO2制成。
像素内分离部配线181和像素分离部配线182是布置在半导体基板120的背面侧上并且分别连接到像素内分离电极108和像素分离电极109的配线。像素内分离部配线181连接到像素内分离电极108，并且像素分离部配线182连接到像素分离电极109。像素内分离部配线181和像素分离部配线182经由形成在绝缘膜191中的开口部189而被连接到像素内分离电极108和像素分离电极109。像素内分离部配线181和像素分离部配线182可以由诸如钨等金属制成。
彩色滤光片192是让入射光中的预定波长的光透过的光学滤光片。作为彩色滤光片192，例如，可以使用让红光、绿光和蓝光透过的彩色滤光片。
遮光壁193在像素100的边界处被布置在彩色滤光片192内的区域中，以遮挡来自相邻的像素100的入射光。此外，平坦化膜194是将彩色滤光片192的表面平坦化的膜。
芯片上透镜195是把入射光会聚的透镜。芯片上透镜195被形成为半球形形状，并且将入射光会聚到光电转换部101和102上。
图4的像素100使用照射到半导体基板120的背面侧上的入射光来执行摄像。包括这种像素100的摄像元件1被称为背面照射型摄像元件。
像素内分离部150和像素分离部160埋入在半导体基板120中。如上所述，在与像素内分离部150及像素分离部160接触的半导体基板120的界面处形成了前述的界面态，这会导致暗电流。因此，在半导体基板120的界面附近形成了能够累积空穴的电荷累积区域，以减小暗电流的影响。可以通过向像素内分离电极108和像素分离电极109施加负的偏置电压来形成该电荷累积区域。通过增大偏置电压的绝对值，能够增大电荷累积区域的宽度。因此，能够进一步减小界面态的影响。
另一方面，在通过增大偏置电压的绝对值来增大电荷累积区域的宽度的情况下，光电转换部101和102的饱和电荷量减小了。这是因为能够累积电荷的半导体区域减少了。由于像素分离部160被形成得围绕像素100，因此像素分离电极109的偏置电压的变化对饱和电荷量的影响是较大的。像素分离电极109的偏置电压可以是例如与用于构成半导体基板120的Si的带隙(band gap)对应的电压，例如为-1.4V。或者，将要施加到像素分离电极109的偏置电压可以根据光电转换部101和102的所期望的电荷累积容量(稍后所述的饱和电荷量)以及用于构成像素分离部160的绝缘部件的厚度来予以调整，并且该偏置电压可以被设定为不同于与Si的带隙对应的电压的电压，例如为-1.2V。此外，在像素分离部160等中形成了电荷累积区域之后，能够降低偏置电压的绝对值。
注意，像素内分离电极108的偏置电压可以被设定为与像素分离电极109的偏置电压相同的电压。此外，像素内分离电极108的偏置电压可以被设定为与像素分离电极109的偏置电压不同的电压。以下，将像素分离电极109和像素内分离电极108的偏置电压分别称为第一偏置电压和第二偏置电压。
如上所述，光电转换部101和102在曝光期间执行光电转换以生成电荷，并且将电荷累积在光电转换部101和102的半导体区域121和122中。把半导体区域121等中能够累积的电荷量称为饱和电荷量。所生成的超过饱和电荷量的电荷从半导体区域121和122溢流并且传输到电荷保持部103和104中。传输到电荷保持部103和104中的电荷通过复位而被排出。
在由光电转换部101和102生成的电荷量彼此不同的情况下，分别累积到半导体区域121和122中的电荷量也具有彼此不同的值。例如，在由于制造工艺的偏差而将芯片上透镜195布置得朝向光电转换部101偏移的情况下，在光电转换部101中会生成大量的电荷并且这些电荷被累积在光电转换部101中。当在曝光期间所累积的电荷量达到饱和电荷量时，则在光电转换部101中发生电荷溢流。另一方面，由于光电转换部102所累积的电荷量还未达到饱和电荷量，因此光电转换部102继续累积电荷。这种情况在执行上述统一传输的图像信号模式中会引起问题。其原因是，在统一传输中，因为由光电转换部101和102生成的电荷被相加，所以在光电转换部101中发生电荷溢流的时刻，相加后的电荷量的增加变得钝化，并且图像信号的线性(linearity)受损。
为了避免这种情况，布置了溢流路径107，并且在光电转换部101的累积电荷量达到饱和电荷量之前将电荷传输到光电转换部102。结果，能够维持图像信号的线性。通过向像素内分离电极108施加负的第二偏置电压，能够调整溢流路径107的电位势垒。例如，通过向像素内分离电极108施加-0.5V的第二偏置电压，能够降低溢流路径107的电位势垒。因此，电荷可以在光电转换部101和102之间相互传输。
另一方面，在执行单独传输的相位差信号模式中，溢流路径107的电位势垒被提高以限制光电转换部101和102之间的电荷传输。结果，光电转换部101和102的饱和电荷量增大了。因此，能够提高相位差信号的振幅，并且能够扩大像面相位差的检测范围。例如，相位差信号模式中的第二偏置电压可以是-2V。
[背面侧配线的构造]
图5A到图5C是示出了根据本发明第一实施方案的背面侧配线的构造示例的图。图5A到图5C是示出了像素内分离部配线181和像素分离部配线182的构造示例的图。
图5A是示出了像素内分离部配线181和像素分离部配线182被布置在与像素内分离电极108的方向相同的方向上的示例的图。
图5B是示出了像素内分离部配线181和像素分离部配线182被布置在与像素内分离电极108的方向不同的方向上的示例的图。
图5C是示出了在像素100的边界处像素内分离部配线181和像素分离部配线182的剖面构造的图。遮光壁193布置在像素100的边界处。遮光壁193被形成得覆盖像素内分离部配线181和像素分离部配线182。此外，遮光壁193的厚度根据像素内分离部配线181和像素分离部配线182的存在或不存在而被调整。因此，能够将遮光壁193的表面平坦化。
注意，图5A到图5C的像素内分离部配线181和像素分离部配线182可以通过贯穿半导体基板120的贯通通路(through via)而被连接到配线区域140的配线142。所述贯通通路可以布置在图1所说明的像素区域3外部的区域中。
[图像信号和相位差信号的生成]
图6是示出了根据本发明实施方案的图像信号和相位差信号的生成的示例的图。图6是示出了在像素100中生成图像信号和相位差信号的示例的时序图。
在图6中，“RST”、“SEL”、“TRG1”和“TRG2”分别表示信号线RST、信号线SEL、信号线TRG1和信号线TRG2的信号。这些信号表示二值化的控制信号的波形，并且值“1”的部分表示正在传输ON信号的区域。此外，“Vb1”表示由信号线Vb1传输的第一偏置电压。此外，“Vb2”表示由信号线Vb2传输的第二偏置电压。此外，虚线表示0V电平。此外，“VO”表示信号线VO的输出。图6的前半部分表示相位差信号模式的过程，并且后半部分表示图像信号模式的过程。
在相位差信号模式的初始状态下，向信号线RST、信号线SEL、信号线TRG1和信号线TRG2施加值“0”。此外，向信号线Vb2施加-2V的偏置电压。注意，在相位差信号模式的整个期间，向信号线Vb1施加-1.2V的偏置电压。
在T1，向信号线RST、TRG1和TRG2施加ON信号。结果，使得复位晶体管111以及电荷传输部105和106导通，并且光电转换部101和102以及电荷保持部103和104被复位。此外，向信号线Vb2施加0V的偏置电压。溢流路径107的电位势垒变低，并且电荷被排出。
在T2，停止向信号线RST、TRG1和TRG2施加ON信号。结果，曝光期间就开始了，并且在光电转换部101和102中累积通过光电转换而生成的电荷。此外，使信号线Vb2的偏置电压返回到-2V。
在T3，向信号线SEL施加ON信号。向信号线SEL施加ON信号是持续进行的，直到像素区域3的一行中的像素100输出相位差信号为止。
在T4，向信号线RST施加ON信号，并且将电荷保持部103和104复位。此外，向信号线Vb2施加0V的偏置电压。在T4处，曝光期间结束。
在T5，停止向信号线RST施加ON信号。此外，使信号线Vb2的偏置电压返回到-2V。在接下来的到达时刻T6之前的期间中，从信号线VO输出复位时的图像信号a。
在T6，向信号线TRG1施加ON信号。结果，使得电荷传输部105导通，并且累积于光电转换部101中的电荷被传输到电荷保持部103和104。
在T7，停止向信号线TRG1施加ON信号。在接下来的到达时刻T8之前的期间中，从信号线VO输出与光电转换部101中的电荷对应的图像信号b。利用图像信号a和图像信号b来执行上述CDS，并且生成相位差信号。
在T8，向信号线RST施加ON信号，并且将电荷保持部103和104复位。此外，向信号线Vb2施加0V的偏置电压。
在T9，停止向信号线RST施加ON信号。此外，使信号线Vb2的偏置电压返回到-2V。
在T10，向信号线TRG2施加ON信号。结果，使得电荷传输部106导通，并且累积于光电转换部102中的电荷被传输到电荷保持部103和104。
在T11，停止向信号线TRG2施加ON信号。然后，从信号线VO输出与光电转换部102中的电荷对应的图像信号c。利用上述图像信号a和图像信号c来执行CDS，并且生成第二个相位差信号。
以这种方式，可以在相位差信号模式中生成两个相位差信号。接下来，将说明图像信号模式。
在图像信号模式的初始状态下，向信号线RST、信号线SEL、信号线上TRG1和信号线TRG2施加值“0”。向信号线Vb2施加-0.3V的偏置电压。注意，在图像信号模式的整个期间中，向信号线Vb1施加-1.4V的偏置电压。
在T12，向信号线RST、TRG1和TRG2施加ON信号。结果，使得复位晶体管111以及电荷传输部105和106导通，并且将光电转换部101和102以及电荷保持部103和104复位。此外，向信号线Vb2施加0V的偏置电压。
在T13，停止向信号线RST、TRG1和TRG2施加ON信号。此外，使信号线Vb2的偏置电压返回到-0.3V。结果，曝光期间就开始了，并且在光电转换部101和102中累积通过光电转换而生成的电荷。
在T14，向信号线SEL施加ON信号。向信号线SEL施加ON信号是持续进行的，直到像素区域3的一行中的像素100输出图像信号为止。
在T15，向信号线RST施加ON信号，并且将电荷保持部103和104复位。此外，向信号线Vb2施加0V的偏置电压。在T15处，曝光期间结束。
在T16，停止向信号线RST施加ON信号。此外，使信号线Vb2的偏置电压返回到-0.3V。在接下来的到达时刻T17之前的期间中，从信号线VO输出复位时的图像信号d。
在T17，向信号线TRG1和TRG2施加ON信号。结果，使得电荷传输部105和106导通，并且累积于光电转换部101和102中的电荷被传输到电荷保持部103和104。
在T18，停止向信号线TRG1和TRG2施加ON信号。然后，从信号线VO输出与光电转换部101和102中的电荷对应的图像信号e。利用图像信号d和图像信号e来执行CDS，并且生成图像信号。
通过上述过程，可以生成相位差信号和图像信号。注意，上述的信号线Vb1和Vb2的偏置电压是被作为示例而被说明的，并且也可以适用于其他的偏置电压值。
[摄像元件的制造方法]
图7A到图7S是示出了根据本发明第一实施方案的摄像元件的制造方法的示例的图。图7A到图7S是示出了用于摄像元件1的制造过程的示例的图。
首先，在半导体基板120中形成阱区域，并且形成半导体区域121(未图示)等(图7A)。
接着，在半导体基板120的正面侧处的将要布置有分离部131的区域中形成凹槽部132。这可以通过干法蚀刻来实现。接着，在凹槽部132中布置绝缘膜509(图7B)。这可以通过使用化学气相沉积(CVD：chemical vapor deposition)法等把诸如SiO2等绝缘部件埋入到凹槽部132中、然后使表面平坦化来实现。
接着，在半导体基板120的正面侧处的将要布置有像素分离部160的区域中形成凹槽部161(图7C)。这可以通过干法蚀刻来实现。
接着，在凹槽部161的壁表面上布置绝缘部件，以形成像素分离部160(图7D)。这可以通过使用CVD法等形成SiO2膜等来实现。
接着，在凹槽部161中布置电极162，以形成像素分离电极109(图7E)。这可以通过使用CVD法等形成钨膜等来实现。
接着，通过蚀刻，去除像素分离电极109的正面侧，以形成开口部501(图7F)。
接着，在开口部501中布置绝缘部件，以形成分离部131(图7G)。这可以通过使用CVD法等形成SiO2膜等来实现。
接着，在半导体基板120的正面侧处形成像素内分离区域127(图7H)。这可以通过离子注入来实现。
接着，在半导体基板120的正面侧上形成绝缘膜133(未图示)以及栅极电极134和135(未图示)。接着，形成配线区域140(图7I)。
接着，将半导体基板120倒置，并且对背面侧进行磨削以使其减薄。可以通过化学机械研磨(CMP：chemical mechanical polishing)法对半导体基板120进行磨削。结果，像素分离部160和像素分离电极109在半导体基板120的背面侧露出(图7J)。
接着，在半导体基板120的背面侧处的将要布置有像素内分离部150的区域中形成凹槽部151(图7K)。这可以通过干法蚀刻来实现。
接着，在凹槽部151的壁表面上布置绝缘部件，以形成像素内分离部150(图7L)。这可以通过使用CVD法等形成SiO2膜等来实现。
接着，在凹槽部151中布置电极152，以形成像素内分离电极108(图7M)。这可以通过使用CVD法等形成钨膜等来实现。
接着，在半导体基板120的背面侧上布置绝缘膜191(图7N)。这可以通过使用CVD法等形成SiO2膜等来实现。
接着，在绝缘膜191中在与像素内分离电极108和像素分离电极109相邻的位置处形成开口部189(图7O)。
接着，在半导体基板120的包含开口部189的背面侧上，布置用于像素内分离部配线181等的材料膜502(图7P)。这可以通过使用CVD法等形成钨膜来实现。
接着，蚀刻材料膜502，以形成像素内分离部配线181和像素分离部配线182(图7Q)。
接着，在像素100的边界处在半导体基板120的背面侧上布置遮光壁193(图7R)。
接着，在半导体基板120的背面侧上形成彩色滤光片192(图7S)。然后，布置平坦化膜194和芯片上透镜195。利用上述过程，能够制成摄像元件1。
以这种方式，在根据本发明第一实施方案的摄像元件1中，通过在像素100中布置像素内分离部150，能够将布置于像素100内的光电转换部101和102相互分离。通过在像素内分离部150中布置像素内分离电极108并且向该像素内分离电极108施加偏置电压，能够形成电荷累积区域，并且能够减少暗电流。
(2.第二实施方案)
在根据上述第一实施方案的摄像元件1中，像素分离部160布置在像素100的边界处。对照而言，根据本发明第二实施方案的摄像元件1与上述第一实施方案的不同之处在于，布置有被形成得贯穿像素100的半导体基板120的像素分离部160。
[摄像元件的剖面构造]
图8是示出了根据本发明第二实施方案的像素的构造示例的剖面图。类似于图4，图8是示出了像素100的构造示例的剖面图。图8中的像素100与图4中的像素100的不同之处在于，包括被形成得贯穿半导体基板120的像素分离部160。
图8中的像素分离部160和像素分离电极109被形成得贯穿半导体基板120。注意，分离部131构成了像素分离部160的一部分。由于像素分离电极109被形成得贯穿半导体基板120，因此能够扩大像素100的边界处的电荷累积区域的范围。注意，可以通过省去图7F和图7G中的步骤来形成图8中的像素分离电极109。
摄像元件1的除上述之外的构造类似于本发明第一实施方案的摄像元件的构造，并因此省略其说明。
如上所述，根据本发明第二实施方案的摄像元件1包括被形成得贯穿半导体基板120的像素分离部160和像素分离电极109。结果，能够扩大像素100的边界处的电荷累积区域，并且能够进一步减少暗电流。
(3.第三实施方案)
在根据上述第二实施方案的摄像元件1中，像素分离电极109的配线被布置在半导体基板120的背面侧上。对照而言，根据本发明第三实施方案的摄像元件1与上述第二实施方案的不同之处在于，像素分离电极109的配线被布置在半导体基板120的正面侧上。
[摄像元件的剖面构造]
图9是示出了根据本发明第三实施方案的像素的构造示例的剖面图。类似于图8，图9是示出了像素100的构造示例的剖面图。图9中的像素100与图8中的像素100的不同之处在于，接触插塞143和配线142取代像素分离部配线182而被连接到像素分离电极109。
像素分离电极109被形成得贯穿半导体基板120。因此，通过在绝缘膜133中与像素分离电极109相邻的位置处形成开口部并且在该开口部中布置接触插塞143，能够将像素分离电极109连接到配线142。在图9中的像素分离电极109中，经由配线区域140中的配线142被施加有第一偏置电压。在图9中的像素100中，可以省去像素分离部配线182。
摄像元件1的除上述之外的构造类似于本发明第二实施方案的摄像元件的构造，并因此省略其说明。
以这种方式，在根据本发明第三实施方案的摄像元件1中，利用配线区域140中的接触插塞143和配线142向像素分离电极109施加第一偏置电压。能够省去像素分离部配线182，并且能够简化像素100的构造。
(4.第四实施方案)
在根据上述第一实施方案的摄像元件1中，使用了由诸如钨等金属制成的像素内分离部配线181和像素分离部配线182。对照而言，根据本发明第四实施方案的摄像元件1与上述第一实施方案的不同之处在于，使用了由透明部件构成的背面侧配线。
[背面侧配线的构造]
图10A和图10B是示出了根据本发明第四实施方案的背面侧配线的构造示例的图。类似于图5A和图5B，图10A和图10B是示出了背面侧配线的构造示例的俯视图。图10A和图10B中的像素100与图5A和图5B中的像素的不同之处在于，包括像素内分离部配线183和像素分离部配线184以代替像素内分离部配线181和像素分离部配线182。
像素内分离部配线183和像素分离部配线184是由诸如透明导电膜等透明部件构成的配线。像素内分离部配线183连接到像素内分离电极108，并且像素分离部配线184连接到像素分离电极109。像素内分离部配线183和像素分离部配线184各自可以由例如氧化铟锡(ITO)、In2O3、氧化锌(ZnO)、氧化铟锌(IZO)或In-Ga-Zn-O(IGZO)构成。
图10A示出了像素内分离部配线183和像素分离部配线184被布置在与像素内分离电极108的方向相同的方向上的示例，并且图10B示出了像素内分离部配线183和像素分离部配线184被布置在与像素内分离电极108的方向不同的方向上的示例。
[背面侧配线的其他构造]
图11A和图11B是示出了根据本发明第四实施方案的背面侧配线的另一构造示例的图。类似于图10A和图10B，图11A和图11B是示出了背面侧配线的构造示例的俯视图。图11A和图11B中的像素内分离部配线183与图10A和图10B中的像素内分离部配线183的不同之处在于，像素内分离部配线183的宽度与像素分离部配线184的宽度不同。
图11A和图11B中的像素内分离部配线183被形成得覆盖像素100的背面侧上的宽阔范围。通常，透明导电膜具有比金属膜的导电率更低的导电率。因此，像素内分离部配线183具有比由金属膜制成的像素内分离部配线181的电阻值更高的电阻值。如图6所示，第二偏置电压频繁地变化。在用于传输该第二偏置电压的像素内分离部配线183具有高的电阻值的情况下，延迟时间会增加，并且不同的像素100会具有不同的第二偏置电压。因此，在图像信号中出现不均匀性。
为了避免这种情况，如图11A和图11B所示，像素内分离部配线183被加宽了。结果，能够降低像素内分离部配线183的电阻，并且能够缩短在传输第二偏置电压时的延迟时间。
[变形例]
图11C和图11D是示出了根据本发明第四实施方案的像素100的构造的变形例的图。图11C和图11D示出了像素内分离电极108被布置在与像素内分离区域127的方向不同的方向上并且被布置在与光电转换部101和102之间的边界垂直的方向上的示例。通过像素内分离电极108，能够使得入射光反射到光电转换部101等的区域上。由此，能够提高像素100的转换效率。
摄像元件1的除上述之外的构造类似于本发明第一实施方案的摄像元件1的构造，并因此省略其说明。
以这种方式，根据本发明第四实施方案的摄像元件1在像素100中包括由透明部件构成的像素内分离部配线183和像素分离部配线184。结果，能够增加入射到光电转换部101上的光量。因此，能够提高像素100的灵敏度。
(5.第五实施方案)
根据上述第一实施方案的摄像元件1包括布置于半导体基板120的背面侧处的像素内分离部150和像素分离部160。对照而言，根据本发明第五实施方案的摄像元件1与上述第一实施方案的不同之处在于，在半导体基板120的两个表面处都设置有像素内分离部及像素分离部。
[摄像元件的剖面构造]
图12是示出了根据本发明第五实施方案的像素的构造示例的剖面图。类似于图4，图12是示出了像素100的构造示例的剖面图。图12中的像素100与图4中的像素100的不同之处在于，布置有像素内分离部154以代替像素内分离区域127，并且还布置有像素分离部164。
像素内分离部154是布置在半导体基板120的正面侧处的像素内分离部。像素内分离部154可以通过把绝缘部件埋入到从半导体基板120的正面侧形成的凹槽部155中来予以形成。此外，在像素内分离部154中也可以布置有像素内分离电极108。注意，对于分别布置在像素内分离部150和像素内分离部154中的像素内分离电极108，通过添加附号“a”和“b”来进行区分。像素内分离电极108b可以由布置在凹槽部155的中央处的电极156构成。
此外，图12中的像素分离部160布置在半导体基板120的正面侧处。像素分离部164在半导体基板120的背面侧处被布置在像素100的边界处。像素分离部164可以通过把绝缘部件埋入到从半导体基板120的背面侧形成的凹槽部165中来形成。此外，在像素分离部164中也可以布置有像素分离电极109。注意，对于分别布置在像素分离部164和像素分离部160中的像素分离电极109，通过添加附号“a”和“b”来进行区分。像素分离电极109b可以由布置在凹槽部165的中央处的电极166构成。
此外，图12中的像素100包括溢流路径107a和107b。溢流路径107a是由布置在像素内分离部150和像素分离部164之间的半导体区域125构成的溢流路径。溢流路径107b是由布置在像素内分离部150和像素内分离部154之间的半导体区域128构成的溢流路径。注意，可以构造成布置有溢流路径107a和107b中的任何一者。
可以将与施加到像素内分离电极108a的第二偏置电压相同的第二偏置电压施加到像素内分离电极108b。此外，可以将与施加到像素内分离电极108a的第二偏置电压不同的第二偏置电压施加到像素内分离电极108b。
像素分离部配线184连接到像素分离电极109a。另一方面，配线区域140中的接触插塞143和配线142可以连接到像素分离电极109b。可以将与施加到像素分离电极109a的第一偏置电压相同的第一偏置电压施加到像素分离电极109b。此外，可以将与施加到像素分离电极109a的第一偏置电压不同的第一偏置电压施加到像素分离电极109b。
图12中的像素100包括位于半导体基板120的两个表面处的像素内分离电极108a和108b以及像素分离电极109a和109b。通过分别调整将要施加至这些电极上的偏置电压，能够在半导体基板120的两个表面处分别进行光电转换部101及102的饱和电荷量及暗电流的调整。
注意，像素内分离部154是权利要求中所记载的第二像素内分离部的示例。像素内分离电极108b是权利要求书中所记载的第二像素内分离电极的示例。图12中的像素分离部160是权利要求中所记载的第二像素分离部的示例。图12中的像素分离电极109b是权利要求中所记载的第二像素分离电极的示例。
[摄像元件的制造方法]
图13A到图13E是示出了根据本发明第五实施方案的摄像元件的制造方法的示例的图。图13A到图13E是示出了在根据本发明第五实施方案的摄像元件1的制造过程中用于像素内分离部150和154以及像素分离部160和164的制造过程的示例的图。
首先，在半导体基板120的正面侧处形成凹槽部161和155。接着，在凹槽部161和155的壁表面上布置绝缘部件，以分别形成像素内分离部154和像素分离部160。接着，在凹槽部161和155中布置导电部件，以分别形成电极156和162(图13A)。
接着，在半导体基板120的正面侧上形成配线区域140。接着，将半导体基板120倒置，并且对半导体基板120的背面侧进行磨削(图13B)。
接着，在半导体基板120的背面侧处形成凹槽部151和165(图13C)。
接着，在凹槽部151和165的壁表面上布置绝缘部件，以分别形成像素内分离部150和像素分离部164(图13D)。
接着，在凹槽部151和165中布置导电部件，以分别形成电极156和162(图13E)。
摄像元件1的除上述之外的构造类似于本发明第一实施方案的摄像元件1的构造，并因此省略其说明。
以这种方式，根据本发明第五实施方案的摄像元件1包括位于半导体基板120的两个表面处的像素内分离电极108a和108b以及像素分离电极109a和109b。由此，能够分别调整将要施加至这些电极的偏置电压且可以分别使所施加的偏置电压最适化。
(6.第六实施方案)
在根据上述第一实施方案的摄像元件1中，使用了分别由用金属制成的电极152和162构成的像素内分离电极108和像素分离电极109。对照而言，根据本发明第六实施方案的摄像元件1与上述第一实施方案的不同之处在于，使用了分别由用透明导电膜制成的电极构成的像素内分离电极108和像素分离电极109。
[摄像元件的剖面构造]
图14是示出了根据本发明第六实施方案的像素的构造示例的剖面图。类似于图4，图14是示出了像素100的构造示例的剖面图。图14中的像素100与图4中的像素100的不同之处在于，布置有电极157以代替电极152，并且布置有电极167以代替电极162。
图14中的像素内分离电极108由电极157构成。此外，图14中的像素分离电极109由电极167构成。这些电极157和167由诸如透明导电膜等透明部件构成。对于这些透明导电各者，可以使用图10A中所说明的部件。
注意，摄像元件1的构造不限于该示例中的构造。例如，代替像素内分离部配线181和像素分离部配线182的是，可以布置有图10A中所说明的像素内分离部配线183和像素分离部配线184。
[摄像元件的制造方法]
图15A到图15D是示出了根据本发明第六实施方案的摄像元件的制造方法的示例的图。图15A到图15D是示出了在根据本发明第六实施方案的摄像元件1的制造过程中用于像素内分离部150和像素分离部160的制造过程的示例的图。
首先，在半导体基板120的正面侧处形成凹槽部161。接着，在凹槽部161的壁表面上布置绝缘部件，以形成像素分离部160(图15A)。
接着，在凹槽部161中布置透明导电膜，以形成电极167(图15B)。接着，在半导体基板120中形成像素内分离区域127，并且在半导体基板的正面侧上形成配线区域140。接着，将半导体基板120倒置，并且对半导体基板120的背面侧进行磨削。接着，在半导体基板120的背面侧处形成凹槽部151(图15C)。
接着，在凹槽部151的壁表面上布置绝缘部件，以形成像素内分离部150。接着，在凹槽部151中布置透明导电膜，以形成电极157(图15D)。
在上述过程中，如图15B所示，由透明导电膜制成的电极167被布置在形成于半导体基板120的正面侧处的凹槽部161中。因此，在后续的步骤需要应用低温工艺。这是因为透明导电膜具有低的耐热性。
[摄像元件的另一种制造方法]
图16A到图16H是示出了根据本发明第六实施方案的摄像元件的制造方法的另一示例的图。图16A到图16H是示出了在根据本发明第六实施方案的摄像元件1的制造过程中用于像素内分离部150和像素分离部160的制造过程的另一示例的图。
首先，在半导体基板120的正面侧处形成凹槽部161。接着，在凹槽部161的壁表面上布置绝缘部件，以形成像素分离部160。接着，在凹槽部161中布置临时电极510。例如，临时电极510可以由多晶硅制成(图16A)。
接着，在半导体基板120中形成像素内分离区域127，并且在半导体基板的正面侧上形成配线区域140。接着，将半导体基板120倒置，并且对该半导体基板120的背面侧进行磨削(图16B)。
接着，通过蚀刻，去除凹槽部161中的临时电极510(图16C)。接着，在凹槽部161中布置抗蚀剂511(图16D)。
接着，在半导体基板120的背面侧处形成凹槽部151(图16E)。接着，在凹槽部151的壁表面上布置绝缘部件，以形成像素内分离部150(图16F)。
接着，去除凹槽部161中的抗蚀剂511(图16G)。接着，在凹槽部151和161中布置透明导电膜，以形成电极157和167(图16H)。
在图16A到图16H所示的制造过程中，如图16A所示，将临时电极510布置在形成于半导体基板120的正面侧处的凹槽部161中。临时电极510由多晶硅制成。多晶硅是具有高的耐热性的部件。因此，在后续的步骤中可以应用高温过程，例如，通过半导体基板120的热氧化而形成绝缘膜的过程。
[第一变形例]
图12所说明的摄像元件1使用了各自由金属制成的电极152和156以及电极162和166，但是也可以使用由透明导电膜制成的电极。
[摄像元件的剖面构造]
图17是示出了根据本发明第六实施方案的第一变形例的像素的构造示例的剖面图。类似于图12，图17是示出了像素100的构造示例的图。图17中的像素100与图12中的像素100的不同之处在于，布置有电极157和158以代替电极152和156，并且布置有电极167和168以代替电极162和166。电极157和158以及电极167和168是由透明导电膜制成的电极。
[第二变形例]
在图17所说明的摄像元件1中，电极157和158以及电极167和168使用了由透明导电膜制成的电极，但是也可以让这些电极之中的仅一部分电极由透明导电膜制成。
[摄像元件的剖面构造]
图18A和图18B是示出了根据本发明第六实施方案的第二变形例的像素的构造示例的剖面图。图18A和图18B是示出了简化后的像素100的构造示例的图。图18A是示出了在像素100中由透明导电膜制成的电极157和168被布置在半导体基板120的背面侧处的示例的图。此外，图18B是示出了由透明导电膜制成的电极158和167被布置在半导体基板120的正面侧处的示例的图。
[摄像元件的另一剖面构造]
图19A和图19B是示出了根据本发明第六实施方案的第二变形例的像素的另一构造示例的剖面图。类似于图18A和图18B，图19A和图19B是示出了简化后的像素100的构造示例的图。图19A示出了在像素100中由透明导电膜制成的电极157和158被布置在像素内分离电极108a和108b中的示例。此外，图19B示出了由透明导电膜制成的电极167和168被布置在像素分离电极109a和109b中的示例。
摄像元件1的除上述之外的构造类似于本发明第一实施方案的摄像元件1的构造，并因此省略其说明。
以这种方式，在根据本发明第六实施方案的摄像元件1中，向由透明部件构成的像素内分离电极108和像素分离电极109施加偏置电压。
(7.变形例)
根据上述第一实施方案的摄像元件1使用了像素内分离电极108和像素分离电极109，但是也可以使用具有与它们的形状不同的形状的像素内分离电极108和像素分离电极109。
[像素内分离电极和像素分离电极的构造]
图20A到图20C是示出了根据本发明变形例的像素的构造示例的图。图20A到图20C是示出了像素100的像素内分离电极108和像素分离电极109的构造示例的图。
图20A是示出了由在半导体基板120的俯视图中被分割成两个电极的电极152构成的像素内分离电极108的图。溢流路径107可以布置在这两个电极152之间。在图20A中的像素100中，可以布置有各自被形成得贯穿半导体基板120的像素内分离电极108和像素分离电极109。此外，也可以布置有如图12所示那样各自被分割得设置于半导体基板120的正面侧和背面侧处的像素内分离电极108及像素分离电极109。
图20B是示出了由在半导体基板120的俯视图中被分割成两个以上电极的电极152构成的像素内分离电极108的图。在多个电极152相互之间可以布置有溢流路径107。而且，在电极152和用于构成像素分离电极109的电极162之间可以布置有溢流路径107。在图20B中的像素100中，可以布置有各自被形成得贯穿半导体基板120的像素内分离电极108和像素分离电极109。此外，也可以布置有如图12所示那样各自被分割得设置于半导体基板120的正面侧和背面侧处的像素内分离电极108及像素分离电极109。
图20C是示出了由在半导体基板120的俯视图中被形成得与用于构成像素分离电极109的电极162抵接的电极152构成的像素内分离电极108的图。在图20C中的像素100中，可以布置有被形成得贯穿半导体基板120的像素分离电极109，或者可以布置有被分割得设置于半导体基板120的正面侧和背面侧处的像素分离电极109。另一方面，在图20C中的像素100中，可以布置有被分割得设置于半导体基板120的正面侧和背面侧处的像素内分离电极108。在这种情况下，溢流路径107可以布置在被分割得设置于正面侧和背面侧处的像素内分离电极108之间。
[像素分离电极的构造]
图21A和图21B是示出了根据本发明变形例的像素的另一构造示例的图。图21A和图21B是示出了像素100的像素分离电极109的构造示例的图。
图21A是示出了由在半导体基板120的俯视图中被形成为八边形形状的电极162构成的像素分离电极109的示例的图。通过使电极162为八边形，就能够减轻当向电极162施加第一偏置电压时电场向像素100的角部的集中。注意，在像素100的各角部处可以布置有贯通通路171。贯通通路171各者是被形成得贯穿半导体基板120的通路插塞(via plug)，并且是与配线区域140的配线142连接的通路插塞。通过将贯通通路171连接到像素内分离部配线181和像素分离部配线182，能够经由贯通通路171供给第一偏置电压和第二偏置电压。
图21B是示出了由在半导体基板120的俯视图中被形成得将角部圆化的电极162构成的像素分离电极109的示例的图。类似于图21A中的电极162的情况，也能够减轻当施加第一偏置电压时电场向像素100的角部的集中。
摄像元件1的除上述之外的构造类似于本发明第一实施方案的摄像元件1的构造，并因此省略其说明。
(8.摄像装置的构造示例)
上述摄像元件1可以适用于例如下列之类的各种电子设备：诸如数码相机和数码摄影机等摄像系统；具有摄像功能的便携电话；以及具有摄像功能的其他设备。
图22是示出了安装在电子设备上的摄像装置的构造示例的框图。如图22所示，摄像装置701包括光学系统702、摄像元件703、数字信号处理器(DSP：Digital SignalProcessor)704、显示装置705、操作系统706、存储器708、记录装置709和电源系统710。DSP704、显示装置705、操作系统706、存储器708、记录装置709和电源系统710经由总线707相互连接起来，并且摄像装置701能够拍摄静态图像和动态图像。
光学系统702包括一个或多个透镜，并且将来自被摄体的像光(入射光)引导到摄像元件703，以在摄像元件703的光接收面(传感器部)上成像。
作为摄像元件703，可以采用上述任一构造示例的摄像元件1。与经由光学系统702在光接收面上成像的像光对应地，摄像元件703在一定期间内累积电子。然后，与累积在摄像元件703中的电子对应的信号被输入到DSP 704中。
DSP 704对来自摄像元件703的信号实施各种信号处理以获取图像，并且将该图像的数据临时存储在存储器708中。存储在存储器708中的图像的数据被记录于记录装置709中，或者被提供给显示装置705以显示出图像。此外，操作系统706从用户接收各种操作，且将操作信号提供给摄像装置701的各个区块，并且电源系统710提供当驱动摄像装置701的各个区块时所需的电力。
注意，本说明书中所记载的效果仅为说明性的，而不是限制性的，并且也可以发挥出其他效果。
注意，本技术还可以采用以下技术方案。
(1)一种摄像元件，包括：
像素，其包括形成于半导体基板中且对来自被摄体的入射光进行光电转换以生成电荷的多个光电转换部，所述半导体基板的正面侧上布置有配线区域；
溢流路径，用于使电荷在所述多个光电转换部之间相互传输；
像素分离部，其布置在所述像素的边界处；
像素分离电极，其布置在所述像素分离部中且被施加有第一偏置电压；
像素内分离部，用于将所述多个光电转换部相互分离；
像素内分离电极，其布置在所述像素内分离部中且被施加有第二偏置电压；
电荷保持部，其保持所生成的电荷；
多个电荷传输部，它们分别布置在所述多个光电转换部的相应一者中，并且被构造为将由所述光电转换部生成的电荷传输到所述电荷保持部以使该电荷保持于所述电荷保持部中；以及
图像信号生成部，其基于所保持的电荷生成图像信号。
(2)根据上述(1)所述的摄像元件，其中，用于调整所述溢流路径的电位势垒的所述第二偏置电压被施加至所述像素内分离电极。
(3)根据上述(1)或(2)所述的摄像元件，其中，
所述多个电荷传输部执行统一传输和单独传输，
在所述统一传输中，由所述多个光电转换部分别生成的电荷被共同地传输到所述电荷保持部，并且在所述电荷保持部中同时地且统一地保持由所述多个光转换部生成的电荷，
在所述单独传输中，由所述多个光电转换部分别生成的电荷被单独地传输到所述电荷保持部，而且
所述图像信号生成部基于通过所述统一传输而在所述电荷保持部中统一地保持的电荷生成所述图像信号，并且基于通过所述单独传输而分别在所述电荷保持部中单独地保持的电荷生成多个相位差信号，所述多个相位差信号用于对所述被摄体执行光瞳分割且检测出像面相位差。
(4)根据上述(1)到(3)中任一项所述的摄像元件，其中，所述溢流路径布置在所述像素内分离部和所述像素分离部之间。
(5)根据上述(1)到(4)中任一项所述的摄像元件，
其中，所述像素包括多个所述像素内分离部，并且
其中，所述溢流路径布置在所述多个像素内分离部之间。
(6)根据上述(3)所述的摄像元件，其中，在生成通过所述统一传输而被传输的电荷时施加到所述像素内分离电极的所述第二偏置电压不同于在生成通过所述单独传输而被传输的电荷时施加到所述像素内分离电极的所述第二偏置电压。
(7)根据上述(1)到(6)中任一项所述的摄像元件，其中，用于调整所述光电转换部中的电荷的累积容量的所述第二偏置电压被施加至所述像素内分离电极。
(8)根据上述(1)到(7)中任一项所述的摄像元件，其中，所述像素内分离部布置在所述半导体基板的背面侧处。
(9)根据上述(8)所述的摄像元件，还包括：
像素内分离区域，所述像素内分离区域是在所述像素中布置在半导体基板的正面侧处并且将所述多个光电转换部相互分离的半导体区域。
(10)根据上述(8)所述的摄像元件，还包括：
第二像素内分离部，其是布置在所述半导体基板的正面侧处的所述像素内分离部；和
第二像素内分离电极，其是布置在所述第二像素内分离部中的所述像素内分离电极。
(11)根据上述(10)所述的摄像元件，其中，与施加到所述像素内分离电极的所述第二偏置电压不同的第二偏置电压被施加至所述第二像素内分离电极。
(12)根据上述(8)所述的摄像元件，还包括：
像素内分离部配线，其布置在所述半导体基板的背面侧上并且将所述第二偏置电压施加到所述像素内分离电极。
(13)根据上述(12)所述的摄像元件，其中，所述像素内分离部配线由透明部件构成。
(14)根据上述(13)所述的摄像元件，其中所述像素内分离部配线以覆盖所述多个光电转换部的方式而被形成。
(15)根据上述(1)到(14)中任一项所述的摄像元件，其中，所述像素内分离部和所述像素内分离电极以贯穿所述半导体基板的方式而被形成。
(16)根据上述(1)到(15)中任一项所述的摄像元件，其中，用于调整所述光电转换部中的电荷的累积容量的所述第一偏置电压被施加至所述像素分离电极。
(17)根据上述(1)到(16)中任一项所述的摄像元件，其中，所述像素分离部布置在所述半导体基板的背面侧处。
(18)根据上述(17)所述的摄像元件，还包括：
第二像素分离部，其是布置在所述半导体基板的正面侧处的所述像素分离部；和
第二像素分离电极，其是布置在所述第二像素分离部中的所述像素分离电极。
(19)根据上述(17)所述的摄像元件，还包括：
像素分离部配线，其布置在所述半导体基板的背面侧上并且将所述第一偏置电压传输到所述像素分离部。
(20)根据上述(1)到(19)中任一项所述的摄像元件，其中，所述像素分离部和所述像素分离电极以贯穿所述半导体基板的方式而被形成。
(21)根据上述(1)到(20)中任一项所述的摄像元件，其中，所述像素内分离电极由透明部件构成。
(22)根据上述(1)到(21)中任一项所述的摄像元件，其中，所述像素分离电极由透明部件构成。
(23)一种摄像装置，包括：
像素，其包括形成于半导体基板中且对来自被摄体的入射光进行光电转换以生成电荷的多个光电转换部，所述半导体基板的正面侧上布置有配线区域；
溢流路径，用于使电荷在所述多个光电转换部之间相互传输；
像素分离部，其布置在所述像素的边界处；
像素分离电极，其布置在所述像素分离部中且被施加有第一偏置电压；
像素内分离部，用于将所述多个光电转换部相互分离；
像素内分离电极，其布置在所述像素内分离部中且被施加有第二偏置电压；
电荷保持部，其保持所生成的电荷；
多个电荷传输部，它们分别布置在所述多个光电转换部的相应一者中，并且被构造为将由所述光电转换部生成的电荷传输到所述电荷保持部以使该电荷保持于所述电荷保持部中；
图像信号生成部，其基于所保持的电荷生成图像信号；以及
处理电路，其对所生成的图像信号进行处理。
[附图标记列表]
1、703：摄像元件
5：列信号处理电路
100：像素
101、102：光电转换部
103、104：电荷保持部
105、106：电荷传输部
107、107a、107b：溢流路径
108、108a、108b：像素内分离电极
109、109a、109b：像素分离电极
110：图像信号生成部
120：半导体基板
127：像素内分离区域
131：分离部
150、154：像素内分离部
152、156到158、162、166、167：电极
160、164：像素分离部
181、183：像素内分离部配线
182、184：像素分离部配线
701：摄像装置

Claims (23)

1.摄像元件，包括：
像素，其包括形成于半导体基板中且对来自被摄体的入射光进行光电转换以生成电荷的多个光电转换部，所述半导体基板的正面侧上布置有配线区域；
溢流路径，用于使电荷在所述多个光电转换部之间相互传输；
像素分离部，其布置在所述像素的边界处；
像素分离电极，其布置在所述像素分离部中且被施加有第一偏置电压；
像素内分离部，用于将所述多个光电转换部相互分离；
像素内分离电极，其布置在所述像素内分离部中且被施加有第二偏置电压；
电荷保持部，其保持所生成的电荷；
多个电荷传输部，它们分别布置在所述多个光电转换部的相应一者中，并且被构造为将由所述光电转换部生成的电荷传输到所述电荷保持部以使该电荷保持于所述电荷保持部中；和
图像信号生成部，其基于所保持的电荷生成图像信号。
2.根据权利要求1所述的摄像元件，其中，用于调整所述溢流路径的电位势垒的所述第二偏置电压被施加至所述像素内分离电极。
3.根据权利要求1所述的摄像元件，其中，
所述多个电荷传输部执行统一传输和单独传输，
在所述统一传输中，由所述多个光电转换部分别生成的电荷被共同地传输到所述电荷保持部，并且在所述电荷保持部中同时地且统一地保持由所述多个光转换部生成的电荷，
在所述单独传输中，由所述多个光电转换部分别生成的电荷被单独地传输到所述电荷保持部，而且
所述图像信号生成部基于通过所述统一传输而在所述电荷保持部中统一地保持的电荷生成所述图像信号，并且基于通过所述单独传输而分别在所述电荷保持部中单独地保持的电荷生成多个相位差信号，所述多个相位差信号用于对所述被摄体执行光瞳分割且检测出像面相位差。
4.根据权利要求1所述的摄像元件，其中，所述溢流路径布置在所述像素内分离部和所述像素分离部之间。
5.根据权利要求1所述的摄像元件，其中，
所述像素包括多个所述像素内分离部，并且
所述溢流路径布置在所述多个像素内分离部之间。
6.根据权利要求3所述的摄像元件，其中，
在生成通过所述统一传输而被传输的电荷时施加到所述像素内分离电极的所述第二偏置电压不同于在生成通过所述单独传输而被传输的电荷时施加到所述像素内分离电极的所述第二偏置电压。
7.根据权利要求1所述的摄像元件，其中，用于调整所述光电转换部中的电荷的累积容量的所述第二偏置电压被施加至所述像素内分离电极。
8.根据权利要求1所述的摄像元件，其中，所述像素内分离部布置在所述半导体基板的背面侧处。
9.根据权利要求8所述的摄像元件，还包括：
像素内分离区域，所述像素内分离区域是在所述像素中布置在所述半导体基板的正面侧处且将所述多个光电转换部相互分离的半导体区域。
10.根据权利要求8所述的摄像元件，还包括：
第二像素内分离部，其是布置在所述半导体基板的正面侧处的所述像素内分离部；和
第二像素内分离电极，其是布置在所述第二像素内分离部中的所述像素内分离电极。
11.根据权利要求10所述的摄像元件，其中，与施加到所述像素内分离电极的所述第二偏置电压不同的第二偏置电压被施加至所述第二像素内分离电极。
12.根据权利要求8所述的摄像元件，还包括：
像素内分离部配线，其布置在所述半导体基板的背面侧上并且将所述第二偏置电压施加到所述像素内分离电极。
13.根据权利要求12所述的摄像元件，其中，所述像素内分离部配线由透明部件构成。
14.根据权利要求13所述的摄像元件，其中，所述像素内分离部配线以覆盖所述多个光电转换部的方式而被形成。
15.根据权利要求1所述的摄像元件，其中，所述像素内分离部和所述像素内分离电极以贯穿所述半导体基板的方式而被形成。
16.根据权利要求1所述的摄像元件，其中，用于调整所述光电转换部中的电荷的累积容量的所述第一偏置电压被施加至所述像素分离电极。
17.根据权利要求1所述的摄像元件，其中，所述像素分离部布置在所述半导体基板的背面侧处。
18.根据权利要求17所述的摄像元件，还包括：
第二像素分离部，其是布置在所述半导体基板的正面侧处的所述像素分离部；和
第二像素分离电极，其是布置在所述第二像素分离部中的所述像素分离电极。
19.根据权利要求17所述的摄像元件，还包括：
像素分离部配线，其布置在所述半导体基板的背面侧上并且将所述第一偏置电压传输到所述像素分离部。
20.根据权利要求1所述的摄像元件，其中，所述像素分离部和所述像素分离电极以贯穿所述半导体基板的方式而被形成。
21.根据权利要求1所述的摄像元件，其中，所述像素内分离电极由透明部件构成。
22.根据权利要求1所述的摄像元件，其中，所述像素分离电极由透明部件构成。
23.摄像装置，包括：
像素，其包括形成于半导体基板中且对来自被摄体的入射光进行光电转换以生成电荷的多个光电转换部，所述半导体基板的正面侧上布置有配线区域；
溢流路径，用于使电荷在所述多个光电转换部之间相互传输；
像素分离部，其布置在所述像素的边界处；
像素分离电极，其布置在所述像素分离部中且被施加有第一偏置电压；
像素内分离部，用于将所述多个光电转换部相互分离；
像素内分离电极，其布置在所述像素内分离部中且被施加有第二偏置电压；
电荷保持部，其保持所生成的电荷；
多个电荷传输部，它们分别布置在所述多个光电转换部的相应一者中，并且被构造为将由所述光电转换部生成的电荷传输到所述电荷保持部以使该电荷保持于所述电荷保持部中；
图像信号生成部，其基于所保持的电荷生成图像信号；以及
处理电路，其对所生成的图像信号进行处理。
CN202280013267.7A 2021-03-24 2022-01-31 摄像元件和摄像装置 Pending CN116802811A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021050667A JP2022148841A (ja) 2021-03-24 2021-03-24 撮像素子及び撮像装置
JP2021-050667 2021-03-24
PCT/JP2022/003514 WO2022201861A1 (ja) 2021-03-24 2022-01-31 撮像素子及び撮像装置

Publications (1)

Publication Number Publication Date
CN116802811A true CN116802811A (zh) 2023-09-22

Family

ID=83396830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280013267.7A Pending CN116802811A (zh) 2021-03-24 2022-01-31 摄像元件和摄像装置

Country Status (4)

Country Link
JP (1) JP2022148841A (zh)
KR (1) KR20230157334A (zh)
CN (1) CN116802811A (zh)
WO (1) WO2022201861A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177601A (ja) * 2008-01-25 2009-08-06 Fujifilm Corp 撮像装置
JP5262180B2 (ja) * 2008-02-26 2013-08-14 ソニー株式会社 固体撮像装置及びカメラ
JP5365144B2 (ja) * 2008-11-06 2013-12-11 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP6231741B2 (ja) * 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
KR102545170B1 (ko) 2015-12-09 2023-06-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10073239B1 (en) * 2017-05-15 2018-09-11 Omnivision Technologies, Inc. Dual photodiode for phase detection autofocus
CN109273470A (zh) * 2018-09-17 2019-01-25 德淮半导体有限公司 图像传感器及其形成方法

Also Published As

Publication number Publication date
KR20230157334A (ko) 2023-11-16
JP2022148841A (ja) 2022-10-06
WO2022201861A1 (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
US11444115B2 (en) Solid-state imaging device and electronic apparatus
US11108982B2 (en) Solid-state imaging device and manufacturing method therefor
US10103190B2 (en) Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
US9159753B2 (en) Image sensor pixels with self-aligned lateral anti-blooming structures
US9099373B2 (en) Solid-state imaging device, driving method thereof, and electronic device
KR101679867B1 (ko) 고체 촬상 장치, 및, 그 제조 방법, 전자 기기
KR102318462B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US8785993B2 (en) Solid-state imaging element, manufacturing method, and electronic device
CN110248126B (zh) 具有埋入式沟道的双转换增益电路
US8399914B2 (en) Method for making solid-state imaging device
KR20120039602A (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
US10854660B2 (en) Solid-state image capturing element to suppress dark current, manufacturing method thereof, and electronic device
JP7455525B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
US20200091212A1 (en) Image sensor having p-type isolation structure
US20070063234A1 (en) Solid-state imaging device, production method thereof and camera
US11682687B2 (en) Image sensing device
US10347674B2 (en) Solid-state image capturing device and electronic apparatus
CN116802811A (zh) 摄像元件和摄像装置
US20240186357A1 (en) Imaging element and imaging device
US20180076255A1 (en) Solid-state image capturing device and electronic apparatus
JP2018046089A (ja) 固体撮像装置及びその製造方法、並びに、電子機器
CN117238933A (zh) 成像感测装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination