CN116794767A - 一种层间耦合结构及其制备方法 - Google Patents
一种层间耦合结构及其制备方法 Download PDFInfo
- Publication number
- CN116794767A CN116794767A CN202310076642.9A CN202310076642A CN116794767A CN 116794767 A CN116794767 A CN 116794767A CN 202310076642 A CN202310076642 A CN 202310076642A CN 116794767 A CN116794767 A CN 116794767A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- substrate
- waveguide
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009812 interlayer coupling reaction Methods 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 287
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 168
- 239000000758 substrate Substances 0.000 claims abstract description 126
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 238000005452 bending Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本申请提供一种层间耦合结构及其制备方法,该结构包括:位于衬底上的第一波导;第一介质层覆盖第一波导;位于第一介质层远离衬底一侧的第一层氮化硅结构;第二介质层覆盖第一层氮化硅结构;位于第二介质层远离衬底一侧的第二层氮化硅结构;第一波导、第一层氮化硅结构和第二层氮化硅结构任意两者之间在衬底上的正投影具有重合区域;第二层氮化硅结构靠近第一波导的一端具有斜面结构。利用第一层氮化硅结构来提高层间耦合结构中膜层的质量,降低波导损耗,但第一层氮化硅结构的厚度不宜过厚,否则会产生裂纹,从而影响器件的整体性能,故在第一层氮化硅结构上形成第二层氮化硅结构以从整体上保证层间耦合结构中膜层厚度,减少损耗,提高器件性能。
Description
技术领域
本申请涉及半导体技术领域,特别涉及一种层间耦合结构及其制备方法。
背景技术
由于氮化硅具有低损耗、高非线性等优点,故被认为是理想的波导器件制备芯层材料之一。
在CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺中,低压化学气相沉积技术(LPCVD,Low Pressure Chemical Vapor Deposition)是制备氮化硅薄膜的常用方法之一,其制备的薄膜具有很低的本征损耗和良好的重复性。
常规的氮化硅波导厚度较薄(≤200nm),对光的限制作用较弱。为了降低传输损耗,波导尺寸往往需要很大的宽高比;同时,为了减小弯曲损耗常需要毫米量级的弯曲半径和较厚的SiO2包层,这制约了波导器件的小型化和集成密度。
厚膜氮化硅波导可以实现对光的高限制性,使光学模式与波导的边界重叠更小,进一步降低因侧壁粗糙引起的散射损耗;同时可以将弯曲半径从毫米量级降低到微米量级,提高芯片的集成度。但当厚度≥300nm时,因应力过大,氮化硅薄膜易产生裂纹,其传输损耗随之急剧增加。采用双层结构的氮化硅波导可以很好的解决薄膜增厚带来应力过大的问题,避免出现大规模开裂。
随着对光子集成芯片性能需求的不断加大,多层材料集成受到科研人员的广泛关注。因此,需要设计将单层波导器件与双层氮化硅波导器件集成在同一芯片的层间耦合结构,以满足实际的应用需求,是本领域需要解决的技术问题。
发明内容
有鉴于此,提供该发明内容部分以便以简要的形式介绍构思,这些构思将在后面的具体实施方式部分被详细描述。该发明内容部分并不旨在标识要求保护的技术方案的关键特征或必要特征,也不旨在用于限制所要求的保护的技术方案的范围。
本申请的目的在于提供一种层间耦合结构及其制备方法,减少了层间耦合结构的耦合损耗以及传输损耗,提高了器件性能。
为实现上述目的,本申请有如下技术方案:
第一方面,本申请实施例提供了一种层间耦合结构,包括:
衬底;
位于所述衬底上的第一波导;所述第一波导位于所述衬底上的第一区域;
位于所述衬底上的第一介质层,所述第一介质层覆盖所述第一波导;
位于所述第一介质层远离所述衬底一侧的第一层氮化硅结构;
位于所述第一介质层远离所述衬底一侧的第二介质层;所述第二介质层覆盖所述第一层氮化硅结构;
位于所述第二介质层远离所述衬底一侧的第二层氮化硅结构;所述第一层氮化硅结构和所述第二层氮化硅结构位于所述衬底上的第二区域;所述第一波导、所述第一层氮化硅结构和所述第二层氮化硅结构任意两者之间在所述衬底上的正投影具有重合区域;所述第二层氮化硅结构靠近所述第一波导的一端具有斜面结构。
在一种可能的实现方式中,所述第一层氮化硅结构的厚度大于或等于50nm,且小于或等于300nm。
在一种可能的实现方式中,所述第二层氮化硅结构的厚度大于或等于100nm,且小于或等于1000nm。
在一种可能的实现方式中,所述第二介质层的厚度大于或等于50nm,,且小于或等于300nm。
在一种可能的实现方式中,还包括:
位于所述第二介质层远离所述衬底一侧的第三介质层,所述第三介质层覆盖所述第二层氮化硅结构。
第二方面,本申请实施例提供了一种层间耦合结构的制备方法,包括:
提供衬底;
在所述衬底上形成第一波导;所述第一波导位于所述衬底上的第一区域;
在所述衬底上形成第一介质层,所述第一介质层覆盖所述第一波导;
在所述第一介质层远离所述衬底的一侧形成第一层氮化硅结构;
在所述第一介质层远离所述衬底一侧形成第二介质层;所述第二介质层覆盖所述第一层氮化硅结构;
在所述第二介质层远离所述衬底一侧形成第二层氮化硅结构;所述第一层氮化硅结构和所述第二层氮化硅结构位于所述衬底上的第二区域;所述第一波导、所述第一层氮化硅结构和所述第二层氮化硅结构任意两者之间在所述衬底上的正投影具有重合区域;所述第二层氮化硅结构靠近所述第一波导的一端具有斜面结构。
在一种可能的实现方式中,所述在所述第二介质层远离所述衬底一侧形成第二层氮化硅结构,包括:
在所述第二介质层远离所述衬底的一侧沉积第二初始氮化硅层;
光刻与刻蚀所述第二初始氮化硅层以去除部分所述第二初始氮化硅层,以得到第二区域氮化硅层;
对所述第二区域氮化硅层进行灰度刻蚀以形成所述具有斜面结构的所述第二层氮化硅结构。
在一种可能的实现方式中,所述第一介质层和所述第二介质层的材料包括SiO2。
在一种可能的实现方式中,在所述衬底上形成第一波导,包括:
在所述衬底上沉积第一初始波导;
光刻和刻蚀所述第一初始波导得到所述第一波导。
在一种可能的实现方式中,所述第一波导远离所述第二波导的一端形成有硅光器件。
与现有技术相比,本申请实施例具有以下有益效果:
本申请实施例提供了一种层间耦合结构及其制备方法,该结构包括:衬底;位于衬底上的第一波导;第一波导位于衬底上的第一区域;位于衬底上的第一介质层,第一介质层覆盖第一波导;位于第一介质层远离衬底一侧的第一层氮化硅结构;位于第一介质层远离衬底一侧的第二介质层;第二介质层覆盖第一层氮化硅结构;位于第二介质层远离衬底一侧的第二层氮化硅结构;第一层氮化硅结构和第二层氮化硅结构位于衬底上的第二区域;第一波导、第一层氮化硅结构和第二层氮化硅结构任意两者之间在衬底上的正投影具有重合区域;第二层氮化硅结构靠近第一波导的一端具有斜面结构。利用第一层氮化硅结构来提高层间耦合结构中膜层的质量,降低波导损耗,但第一层氮化硅结构的厚度不宜过厚,否则会产生裂纹,从而影响器件的整体性能,故在第一层氮化硅结构上形成第二层氮化硅结构以从整体上保证层间耦合结构中膜层的厚度,从而减少了层间耦合结构的耦合损耗以及传输损耗,提高了器件性能;本申请形成了将单层波导器件与双层氮化硅波导器件集成在同一芯片的层间耦合结构,满足了实际的应用需求。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
结合附图并参考以下具体实施方式,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中,相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的,原件和元素不一定按照比例绘制。
图1示出了本申请实施例提供的一种层间耦合结构的制备方法的流程图;
图2-图9示出了本申请实施例提供的一种层间耦合结构的制备过程中的各结构的剖视图;
图10示出了本申请实施例提供的一种层间耦合结构的剖视图;
图11示出了本申请实施例提供的一种层间耦合结构的俯视图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请还可以采用其它不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似推广,因此本申请不受下面公开的具体实施例的限制。
正如背景技术中的描述,由于氮化硅具有低损耗、高非线性等优点,故被认为是理想的波导器件制备芯层材料之一。
在CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺中,低压化学气相沉积技术(LPCVD,Low Pressure Chemical Vapor Deposition)是制备氮化硅薄膜的常用方法之一,其制备的薄膜具有很低的本征损耗和良好的重复性。
常规的氮化硅波导厚度较薄(≤200nm),对光的限制作用较弱。为了降低传输损耗,波导尺寸往往需要很大的宽高比;同时,为了减小弯曲损耗常需要毫米量级的弯曲半径和较厚的SiO2包层,这制约了波导器件的小型化和集成密度。
厚膜氮化硅波导可以实现对光的高限制性,使光学模式与波导的边界重叠更小,进一步降低因侧壁粗糙引起的散射损耗;同时可以将弯曲半径从毫米量级降低到微米量级,提高芯片的集成度。但当厚度≥300nm时,因应力过大,氮化硅薄膜易产生裂纹,其传输损耗随之急剧增加。
采用双层结构的氮化硅波导可以很好的解决薄膜增厚带来应力过大的问题,避免出现大规模开裂。
随着对光子集成芯片性能需求的不断加大,多层材料集成受到科研人员的广泛关注。因此,需要设计将单层波导器件与双层氮化硅波导器件集成在同一芯片的层间耦合结构,以满足实际的应用需求,是本领域需要解决的技术问题。
为了解决以上技术问题,本申请实施例提供了一种层间耦合结构及其制备方法,该结构包括:衬底;位于衬底上的第一波导;第一波导位于衬底上的第一区域;位于衬底上的第一介质层,第一介质层覆盖第一波导;位于第一介质层远离衬底一侧的第一层氮化硅结构;位于第一介质层远离衬底一侧的第二介质层;第二介质层覆盖第一层氮化硅结构;位于第二介质层远离衬底一侧的第二层氮化硅结构;第一层氮化硅结构和第二层氮化硅结构位于衬底上的第二区域;第一波导、第一层氮化硅结构和第二层氮化硅结构任意两者之间在衬底上的正投影具有重合区域;第二层氮化硅结构靠近第一波导的一端具有斜面结构。利用第一层氮化硅结构来提高层间耦合结构中膜层的质量,降低波导损耗,但第一层氮化硅结构的厚度不宜过厚,否则会产生裂纹,从而影响器件的整体性能,故在第一层氮化硅结构上形成第二层氮化硅结构以从整体上保证层间耦合结构中膜层的厚度,从而减少了层间耦合结构的耦合损耗以及传输损耗,提高了器件性能;本申请形成了将单层波导器件与双层氮化硅波导器件集成在同一芯片的层间耦合结构,满足了实际的应用需求。
示例性方法
参见图1所示,为本申请实施例提供的一种层间耦合结构的制备方法流程图,包括:
S101:提供衬底。
在本申请实施例中,参见图2所示,上述衬底1至少具有层间介质层12,可以是SOI衬底。SOI衬底可以采用硅片键合和背面腐蚀法、智能剥离技术和注氧隔离法中任一种方法制备,或者采用已经制备完成的SOI衬底。
S102:在所述衬底上形成第一波导;所述第一波导位于所述衬底上的第一区域。
参见图3所示,当衬底1采用SOI衬底时,对SOI衬底的顶层硅13进行图案化处理,得到第一波导3。第一波导3的厚度例如可以为220nm。
当衬底1不采用SOI衬底,衬底1具有层间介质层12,在层间介质层12沉积形成第一波导材料层,对第一波导材料层进行图案化处理,得到第一波导3。
即在本申请实施例中,可以在衬底1上沉积第一初始波导作为第一波导材料层,光刻和刻蚀第一初始波导得到第一波导3。
可以对第一波导3进行图案化处理,并形成相应的硅光器件301。
其中,硅光器件301的波导刻蚀、外延、离子注入和热电极制备中涉及其他辅助工艺,均为现有成熟的工艺,而且不是本发明的核心改进点,因此不再赘述。硅光器件301包括硅光无源器件和硅光有源器件,其中,硅光无源器件包括但不限于硅或氮化硅波导、光栅、阵列波导光栅、微环谐振器、多模干涉器、热光器件等,硅光有源器件包括但不限于调制器和探测器。
S103:在所述衬底上形成第一介质层,所述第一介质层覆盖所述第一波导。
参见图4所示,当采用SOI衬底时,SOI衬底中层间介质层12为二氧化硅,第一介质层4也可以为二氧化硅。第一介质层4可以采用化学气相沉积(Chemical VaporDeposition,缩写为CVD)、分子束外延(Molecular Beam Epitaxy,缩写为MBE)等现有任意一种沉积工艺在第一波导3以及层间介质层12的表面形成第一介质层4。第一介质层4的厚度可以为大于或等于100nm,且小于或等于1000nm。
当不采用SOI衬底时,第一介质层4根据层间介质层12使用的材料,并根据实际材料采用合适的沉积方式,在第一波导3以及层间介质层12的表面形成第一介质层4。
此外,可以减薄第一介质层4至预设厚度,第一介质层4的预设厚度根据设计的波导层间距离而定,减薄的方式可以采用干法刻蚀或者化学机械抛光。
S104:在所述第一介质层远离所述衬底的一侧形成第一层氮化硅结构。
参见图5所示,在本申请实施例中,可以在第一介质层4远离衬底1的一侧形成第一层氮化硅结构5,可以利用PECVD(Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学的气相沉积法)或LPCVD(-Low Pressure Chemical Vapor Deposition,低压力化学气相沉积法)沉积第一层氮化硅结构5。
在一种示例中,为了保证第一层氮化硅结构5的膜层质量,避免第一层氮化硅结构5上产生裂纹,上述第一层氮化硅结构5的厚度大于或等于50nm,且小于或等于300nm。
S105:在所述第一介质层远离所述衬底一侧形成第二介质层;所述第二介质层覆盖所述第一层氮化硅结构。
参见图6所示,在本申请实施例中,可以在第一介质层4远离衬底1一侧形成第二介质层6;第二介质层6覆盖第一层氮化硅结构5。
当采用SOI衬底时,层间介质层12与第一介质层4为二氧化硅,第二介质层6也可以为二氧化硅。第二介质层6可以采用化学气相沉积、分子束外延等现有任意一种沉积工艺在第一层氮化硅结构5以及第一介质层4的表面形成第二介质层6。
当基底不采用SOI衬底时,第二介质层6根据第一介质层4使用的材料,并根据实际材料采用合适的沉积方式,在第一层氮化硅结构5以及第一介质层4的表面形成第二介质层6。
S106:在所述第二介质层远离所述衬底一侧形成第二层氮化硅结构;所述第一层氮化硅结构和所述第二层氮化硅结构位于所述衬底上的第二区域;所述第一波导、所述第一层氮化硅结构和所述第二层氮化硅结构任意两者之间在所述衬底上的正投影具有重合区域;所述第二层氮化硅结构靠近所述第一波导的一端具有斜面结构。
具体的,在本申请实施例中,参见图7所示,在第二介质层6远离衬底1的一侧沉积第二初始氮化硅层71;光刻与刻蚀第二初始氮化硅层71以去除部分第二初始氮化硅层71,以得到第二区域氮化硅层72,参见图8所示。
对第二区域氮化硅层72进行灰度刻蚀以形成具有斜面结构的第二层氮化硅结构7,参见图9所示。
灰度刻蚀可以降低对光刻版精度要求,节省制版成本;降低对工艺偏差(层与层的光刻套偏)对耦合效率的影响。且本申请形成斜面结构,该结构对工艺偏差敏感较低。
此外,参见图10所示,还可以在第二介质层6远离衬底一侧形成第三介质层8,第三介质层8覆盖第二层氮化硅结构7。
为了保证第一层氮化硅结构5的膜层质量,避免第一层氮化硅结构5上产生裂纹,第一层氮化硅结构5的厚度大于或等于50nm,且小于或等于300nm。为了确保层间耦合结构中膜层的整体厚度,第一层氮化硅结构7的厚度大于或等于100nm,且小于或等于1000nm。为了不影响层间耦合结构的性能,第二介质层6应设置的较薄,第二介质层6的厚度大于或等于50nm,,且小于或等于300nm。
本申请实施例提供了一种层间耦合结构的制备方法,利用该方法制备的结构包括:衬底;位于衬底上的第一波导;第一波导位于衬底上的第一区域;位于衬底上的第一介质层,第一介质层覆盖第一波导;位于第一介质层远离衬底一侧的第一层氮化硅结构;位于第一介质层远离衬底一侧的第二介质层;第二介质层覆盖第一层氮化硅结构;位于第二介质层远离衬底一侧的第二层氮化硅结构;第一层氮化硅结构和第二层氮化硅结构位于衬底上的第二区域;第一波导、第一层氮化硅结构和第二层氮化硅结构任意两者之间在衬底上的正投影具有重合区域;第二层氮化硅结构靠近第一波导的一端具有斜面结构。利用第一层氮化硅结构来提高层间耦合结构中膜层的质量,降低波导损耗,但第一层氮化硅结构的厚度不宜过厚,否则会产生裂纹,从而影响器件的整体性能,故在第一层氮化硅结构上形成第二层氮化硅结构以从整体上保证层间耦合结构中膜层的厚度,从而减少了层间耦合结构的耦合损耗以及传输损耗,提高了器件性能。利用本申请实施例提供的方法形成了将单层波导器件与双层氮化硅波导器件集成在同一芯片的层间耦合结构,满足了实际的应用需求。
示例性结构
参见图10所示,为本申请实施例提供的一种层间耦合结构的示意图,包括:
衬底1;
位于所述衬底1上的第一波导3;所述第一波导3位于所述衬底1上的第一区域;
位于所述衬底1上的第一介质层4,所述第一介质层4覆盖所述第一波导3;
位于所述第一介质层4远离所述衬底1一侧的第一层氮化硅结构5;
位于所述第一介质层4远离所述衬底1一侧的第二介质层6;所述第二介质层覆盖所述第一层氮化硅结构5;
位于所述第二介质层6远离所述衬底1一侧的第二层氮化硅结构7;所述第一层氮化硅结构5和所述第二层氮化硅结构7位于所述衬底上的第二区域;所述第一波导3、所述第一层氮化硅结构5和所述第二层氮化硅结构7任意两者之间在所述衬底1上的正投影具有重合区域;所述第二层氮化硅结构7靠近所述第一波导3的一端具有斜面结构。
在一种可能的实现方式中,所述第一层氮化硅结构5的厚度大于或等于50nm,且小于或等于300nm。
在一种可能的实现方式中,所述第二层氮化硅结构7的厚度大于或等于100nm,且小于或等于1000nm。
在一种可能的实现方式中,所述第二介质层6的厚度大于或等于50nm,,且小于或等于300nm。
在一种可能的实现方式中,还包括:
位于所述第二介质层6远离所述衬底一侧的第三介质层8,所述第三介质层8覆盖所述第二层氮化硅结构7。
参见图10所示,本申请实施例的第一波导3的taper角处可以采用非线性结构。
本申请实施例提供了一种层间耦合结构,该结构包括:衬底;位于衬底上的第一波导;第一波导位于衬底上的第一区域;位于衬底上的第一介质层,第一介质层覆盖第一波导;位于第一介质层远离衬底一侧的第一层氮化硅结构;位于第一介质层远离衬底一侧的第二介质层;第二介质层覆盖第一层氮化硅结构;位于第二介质层远离衬底一侧的第二层氮化硅结构;第一层氮化硅结构和第二层氮化硅结构位于衬底上的第二区域;第一波导、第一层氮化硅结构和第二层氮化硅结构任意两者之间在衬底上的正投影具有重合区域;第二层氮化硅结构靠近第一波导的一端具有斜面结构。利用第一层氮化硅结构来提高层间耦合结构中膜层的质量,降低波导损耗,但第一层氮化硅结构的厚度不宜过厚,否则会产生裂纹,从而影响器件的整体性能,故在第一层氮化硅结构上形成第二层氮化硅结构以从整体上保证层间耦合结构中膜层的厚度,从而减少了层间耦合结构的耦合损耗以及传输损耗,提高了器件性能。本申请的单层波导器件与双层氮化硅波导器件集成在同一芯片的层间耦合结构,满足了实际的应用需求
双层氮化硅的提出。该结构由两水平的高折射率材料区和中间层低折射率材料区构成的叠层结构,适用于需要小弯曲半径和强偏振双折射的器件,以及在同一芯片中的高低折射率结合区域。根据两高折射率材料区是否等厚度,又可分为对称型和非对称型两种结构。根据波导器件性能的需求,可灵活地设计低折射率材料区与高折射率材料区的结构尺寸,从而优化波导的弯曲半径、模斑转换器的耦合损耗、传输损耗等。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其它实施例的不同之处。尤其,对于结构实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式,虽然本申请已以较佳实施例披露如上,然而并非用以限定本申请。任何熟悉本领域的技术人员,在不脱离本申请技术方案范围情况下,都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本申请技术方案的内容,依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰,均仍属于本申请技术方案保护的范围内。
Claims (10)
1.一种层间耦合结构,其特征在于,包括:
衬底;
位于所述衬底上的第一波导;所述第一波导位于所述衬底上的第一区域;
位于所述衬底上的第一介质层,所述第一介质层覆盖所述第一波导;
位于所述第一介质层远离所述衬底一侧的第一层氮化硅结构;
位于所述第一介质层远离所述衬底一侧的第二介质层;所述第二介质层覆盖所述第一层氮化硅结构;
位于所述第二介质层远离所述衬底一侧的第二层氮化硅结构;所述第一层氮化硅结构和所述第二层氮化硅结构位于所述衬底上的第二区域;所述第一波导、所述第一层氮化硅结构和所述第二层氮化硅结构任意两者之间在所述衬底上的正投影具有重合区域;所述第二层氮化硅结构靠近所述第一波导的一端具有斜面结构。
2.根据权利要求1所述的结构,其特征在于,所述第一层氮化硅结构的厚度大于或等于50nm,且小于或等于300nm。
3.根据权利要求1所述的结构,其特征在于,所述第二层氮化硅结构的厚度大于或等于100nm,且小于或等于1000nm。
4.根据权利要求1所述的结构,其特征在于,所述第二介质层的厚度大于或等于50nm,,且小于或等于300nm。
5.根据权利要求1所述的结构,其特征在于,还包括:
位于所述第二介质层远离所述衬底一侧的第三介质层,所述第三介质层覆盖所述第二层氮化硅结构。
6.一种层间耦合结构的制备方法,其特征在于,包括:
提供衬底;
在所述衬底上形成第一波导;所述第一波导位于所述衬底上的第一区域;
在所述衬底上形成第一介质层,所述第一介质层覆盖所述第一波导;
在所述第一介质层远离所述衬底的一侧形成第一层氮化硅结构;
在所述第一介质层远离所述衬底一侧形成第二介质层;所述第二介质层覆盖所述第一层氮化硅结构;
在所述第二介质层远离所述衬底一侧形成第二层氮化硅结构;所述第一层氮化硅结构和所述第二层氮化硅结构位于所述衬底上的第二区域;所述第一波导、所述第一层氮化硅结构和所述第二层氮化硅结构任意两者之间在所述衬底上的正投影具有重合区域;所述第二层氮化硅结构靠近所述第一波导的一端具有斜面结构。
7.根据权利要求6所述的方法,其特征在于,所述在所述第二介质层远离所述衬底一侧形成第二层氮化硅结构,包括:
在所述第二介质层远离所述衬底的一侧沉积第二初始氮化硅层;
光刻与刻蚀所述第二初始氮化硅层以去除部分所述第二初始氮化硅层,以得到第二区域氮化硅层;
对所述第二区域氮化硅层进行灰度刻蚀以形成所述具有斜面结构的所述第二层氮化硅结构。
8.根据权利要求6所述的方法,其特征在于,所述第一介质层和所述第二介质层的材料包括SiO2。
9.根据权利要求6所述的方法,其特征在于,在所述衬底上形成第一波导,包括:
在所述衬底上沉积第一初始波导;
光刻和刻蚀所述第一初始波导得到所述第一波导。
10.根据权利要求6所述的方法,其特征在于,所述第一波导远离所述第二波导的一端形成有硅光器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310076642.9A CN116794767A (zh) | 2023-01-16 | 2023-01-16 | 一种层间耦合结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310076642.9A CN116794767A (zh) | 2023-01-16 | 2023-01-16 | 一种层间耦合结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116794767A true CN116794767A (zh) | 2023-09-22 |
Family
ID=88042787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310076642.9A Pending CN116794767A (zh) | 2023-01-16 | 2023-01-16 | 一种层间耦合结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116794767A (zh) |
-
2023
- 2023-01-16 CN CN202310076642.9A patent/CN116794767A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7773840B2 (en) | Interface for a-Si waveguides and III/V waveguides | |
CN113568105B (zh) | 一种波导层间耦合结构及其制备方法 | |
US20210088727A1 (en) | Active-passive photonic integrated circuit platform | |
US20210041628A1 (en) | Waveguide absorbers | |
WO2024104022A1 (zh) | 具有包芯电光材料层的波导结构、制备方法及应用 | |
CN110824612A (zh) | 一种多层硅光子三维光连接结构 | |
CN118377084B (zh) | 高工艺容差的薄膜铌酸锂端面耦合器及其制备方法 | |
CN112051641A (zh) | 应用狭缝波导结构的倾斜光栅式偏振分束器及制造方法 | |
CN114608632A (zh) | 一种多层多波长多模式多参量微环传感器及制备方法 | |
US20020168166A1 (en) | Silica-based optical waveguide circuit and fabrication method thereof | |
US11092743B2 (en) | Waveguide absorbers | |
JPH06222229A (ja) | 光導波路素子とその製造方法 | |
CN112305670A (zh) | 硅基集成量子芯片、制备及测试方法 | |
CN112612148A (zh) | 一种光器件及其制作方法 | |
WO2014201964A1 (zh) | 环形腔器件及其制作方法 | |
US20040126051A1 (en) | Low-birefringent integrated optics structures | |
CN116794767A (zh) | 一种层间耦合结构及其制备方法 | |
CN114609722B (zh) | 一种基于光偏转调制的集成光源及其制备方法 | |
CN114995010B (zh) | 一种基于相变材料的硅基三维波导模式光开关 | |
CN114153030B (zh) | 多层介质光波导结构及其制造方法 | |
CN210803771U (zh) | 一种多层硅光子三维光连接结构 | |
CN116794771A (zh) | 一种层间耦合结构及其制备方法 | |
CN112558222A (zh) | 端面耦合器的制造方法 | |
CN114924348B (zh) | 一种基于二氧化硅光波导的三维边缘耦合器 | |
CN110908037B (zh) | 光波导及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |