CN116769582A - 一种测序单元、芯片以及制备方法 - Google Patents

Abstract

本发明属于生物检测技术领域，具体涉及一种测序单元、芯片以及制备方法，所述测序单元包括基底，基底上方设置样品流道，基底下方设置缓冲液流道；样品流道和基底之间设置单孔储液腔；基底上设置电极，电极一端与单孔储液腔连接；基底上还设置基底穿孔，基底穿孔连通缓冲液流道；基底穿孔与单孔储液腔之间通过液体电阻流道连通。本发明可以采用成熟加工工艺制作，并不受基底厚度限制；使得基底穿孔的深宽比要求大大放宽。

Description

一种测序单元、芯片以及制备方法

技术领域

本发明属于生物检测技术领域，具体涉及一种测序单元、芯片以及制备方法。

背景技术

纳米孔测序器件是一种通过检测DNA分子穿过纳米大小的孔洞时产生的电学信号变化从而测定DNA分子碱基对序列的器件。该类型器件一般包括一个可以隔离两个储液腔的薄膜和一个镶嵌在该薄膜的纳米孔。这个纳米孔可以使用自然界存在或人工编译的具有孔结构的蛋白质分子（纳米孔蛋白），也可以通过离子束等物理加工手段在薄膜上开孔。当器件进行DNA测序时，薄膜两侧的储液腔体处于不同电位以驱动DNA分子通过纳米孔。当测序目标DNA穿过该纳米孔时，两个储液腔之间的电学信号会被同时记录。通过分析这些信号，就可以完成DNA结构的测序。

当前的纳米孔器件主要采用的方式是监测两个储液腔之间，通过纳米孔蛋白的离子电流变化来计算测序目标DNA的碱基对序列。拉伸状态下的DNA分子长度较长，其通过纳米孔时需要一定的时间，而在特定时间内，只有一小部分的DNA分子碱基序列处于纳米孔内。由于每种碱基对于离子电流的变化幅度影响不同，离子电流的大小就会由于处于纳米孔内部的一小段碱基序列的变化而产生相应变化。因此，通过分析DNA穿过纳米孔的整个过程中的离子电流变化，使用相应算法可以计算得出测序目标DNA的碱基序列。

由于其基于离子电流的测序方法，该类型的纳米孔器件对于离子电流的检测准确性有较高的要求。目前的生物纳米孔测序器件所采用的纳米孔蛋白在测序环境中具有大约1吉欧的电阻，这使得测序时的离子电流大小约为100皮安。因此，器件结构与测试环境的变化都会对离子电流测量的准确性造成显著影响，这对器件电路的放大性能和稳定性提出了较高要求。同时，对于离子电流的测量受到电极面积大小的影响，这就限制了单位面积上的纳米孔器件总数，从而限制了商用纳米孔器件的通量大小。

考虑到基于离子电流测序方法的上述限制，采用分压器原理的电压测序方法在近几年被提出。该方法通过给嵌有纳米孔的薄膜一侧的储液腔添加一个由液体电阻流道相连接的缓冲液流道来构成一个分压器，从而使器件可以通过检测薄膜一侧储液腔的电势变化来获得纳米孔内电阻变化，进而通过相应算法计算出测序目标DNA的碱基序列。

在当前已经公开的专利中，大部分液体电阻流道和缓冲液流道采用了制作基底通孔的方式来实现。微纳加工领域的常用通孔制作方式对于材料的厚度和通孔的几何形状都有一定程度的要求。由于目前绝大部分纳米孔测序器件是基于硅晶圆制作的，其厚度多为几百微米，而该结构需要的孔直径则常常在几微米的范围，而目前较为成熟的高深宽比微纳加工技术由于负载效应和掩膜层面积等因素，实际生产中只能有效完成深宽比最高为15：1的深孔蚀刻。因此，如何有效地制作这类基底通孔结构成为了当前实现电压测序原理芯片制作及量产的一个重要技术问题。

发明内容

为了解决现有技术中存在的上述技术问题，本发明提供一种测序单元、芯片以及制备方法。

为实现上述目的，本发明的技术方案如下：

一种测序单元，包括基底，所述基底上方设置样品流道，所述基底下方设置缓冲液流道；所述样品流道与所述基底之间设置单孔储液腔，所述基底上设置电极，所述电极一端与单孔储液腔连接；

所述基底上还设置基底穿孔，所述基底穿孔连通缓冲液流道；所述基底穿孔与单孔储液腔之间通过液体电阻流道连通。

进一步地，所述基底上方设置第一结构层，所述第一结构层内设置单孔储液腔。

进一步地，所述第一结构层上方设置第二结构层，所述第二结构层内设置样品流道，所述样品流道和单孔储液腔连通。

进一步地，所述基底下方设置第三结构层，所述第三结构层内设置缓冲液流道，所述缓冲液流道连通基底穿孔。

进一步地，所述液体电阻流道设置在第一结构层下表面。

进一步地，所述液体电阻流道设置在基底上表面。

进一步地，所述液体电阻流道为直线延伸结构、弧线结构或折叠线结构。

进一步地，所述基底穿孔的电阻值小于液体电阻流道的电阻值。

本发明还提供一种测序芯片，包括至少一排测序单元，每排测序单元包括上述的测序单元。

进一步地，每排测序单元包含多个测序单元，多个测序单元的样品流道相互连通为公共样品流道；多个测序单元的缓冲液流道相互连通为公共缓冲液流道。

进一步地，不同排的公共样品流道的一端汇聚并设置样品入口，不同排的公共样品流道的另一端汇聚并设置样品出口；

不同排的公共缓冲液流道的一端汇聚并设置缓冲液入口，不同排的公共缓冲液流道的另一端汇聚并设置缓冲液出口。

进一步地，不同排的公共样品流道相互隔离或连通为一个流道整体；不同排的公共缓冲液流道相互隔离或连通为一个流道整体。

进一步地，所述测序芯片还包括上盖，所述上盖覆盖所有的公共样品流道；所述上盖内设置第一接口，所述第一接口与所述公共样品流道连通。

进一步地，所述测序芯片还包括下盖，所述下盖覆盖所有的公共缓冲液流道；所述下盖内设置第二接口，所述第二接口与所述公共缓冲液流道连通。

本发明还提供一种测序芯片，包括基底，所述基底上方设置样品流道，所述基底下方设置缓冲液流道，其特征在于，所述样品流道与所述基底之间设置至少两排与样品流道连通的单孔储液腔；所述基底上设置电极，所述电极一端与所述单孔储液腔连接；

所述基底上方还设置至少一个公共低电阻流道，所述公共低电阻流道与单孔储液腔之间通过液体电阻流道连通；所述基底上设置与公共低电阻流道一端连通的第一基底穿孔，所述第一基底穿孔与所述缓冲液流道连通。

进一步地，所述基底上方设置第一结构层，所述第一结构层内设置单孔储液腔和所述公共低电阻流道。

进一步地，所述第一结构层上设置第二结构层，所述第二结构层内设置至少一排样品流道，一排样品流道与至少一排单孔储液腔对应且连通。

进一步地，所述基底下方设置第三结构层，所述第三结构层内设置缓冲液流道。

进一步地，所述单孔储液腔内设置膜层，所述膜层上设置供分子穿过的纳米孔。

更进一步地，所述膜层设置在样品流道和单孔储液腔之间的交界处。

进一步地，所述液体电阻流道设置在第一结构层下表面，和/或，所述液体电阻流道设置在基底上表面。

进一步地，所述液体电阻流道为直线延伸结构、弧线结构或折叠线结构。

进一步地，所述基底上还设置第二基底穿孔，所述第二基底穿孔与公共低电阻流道设置第一基底穿孔的另一端连通；所述第二基底穿孔与所述缓冲液流道连通。

进一步地，每个公共低电阻流道的一端均设置一个第一基底穿孔，每个公共低电阻流道的另一端均设置一个第二基底穿孔，且第一基底穿孔、第二基底穿孔均不位于相邻两排单孔储液腔之间。

进一步地，与一排单孔储液腔连通的样品流道相互连通为公共样品流道；不同排的公共样品流道的一端汇聚并设置样品入口，不同排的公共样品流道的另一端汇聚并设置样品出口；位于第一基底穿孔一侧的一列缓冲液流道为与多个第一基底穿孔连通的公共缓冲液流道，位于第二基底穿孔一侧的一列缓冲液流道为与多个第二基底穿孔连通的公共缓冲液流道。

更进一步地，不同排的公共样品流道相互隔离或连通为一个流道整体。

进一步地，多条公共低电阻流道在两端汇聚，第一基底穿孔、第二基底穿孔设置在多条公共低电阻流道两端的汇聚处。

进一步地，所述测序芯片还包括上盖，所述上盖覆盖所有的公共样品流道；所述上盖内设置第一接口，所述第一接口与所述公共样品流道连通。

更进一步地，所述测序芯片还包括下盖，所述下盖覆盖所有的公共缓冲液流道；所述下盖内设置第二接口，所述第二接口与所述公共缓冲液流道连通。

本发明还提供一种测序芯片制备方法，用于制备上述的测序芯片，包括：

S1、制备得到基底和第三结构层，并在基底上形成电极；

S2、在基底上形成液体电阻流道的牺牲结构；

S3、在基底上方形成覆盖液体电阻流道牺牲结构的第一结构层，并在第一结构层内形成单孔储液腔；

S4、在第一结构层上方形成第二结构层，并在第二结构层内形成样品流道；

S5、在第三结构层内形成缓冲液流道；

S6、在基底上形成与缓冲液流道连通的基底穿孔，直至暴露出液体电阻流道的部分牺牲结构；

S7、将液体电阻流道的牺牲结构移除，实现单孔储液腔和缓冲液流道的连通；

S8、在单孔储液腔内构建膜层。

本发明还提供另一种测序芯片制备方法，用于制备上述的测序芯片，包括：

S1、制备得到基底和第三结构层，并在基底上形成电极；

S2、在基底上形成液体电阻流道的牺牲结构；

S3、在基底上方形成覆盖液体电阻流道牺牲结构的第一结构层，并在第一结构层内形成单孔储液腔和公共低电阻流道；

S4、在第三结构层上形成缓冲液流道；

S5、在基底上形成与缓冲液流道连通的第一基底穿孔和第二基底穿孔；

S6、在临时基底上形成第二结构层；

S7、在第二结构层上形成样品流道；

S8、将带有临时基底的第二结构层键合至第一结构层上；

S9、移除临时基底；

S10、去除液体电阻流道的牺牲结构。

相对于现有技术，本发明具有以下有益效果：

本发明提供的测序单元，在基底上基底穿孔，将单孔储液腔和缓冲液流道通过液体电阻流道连接起来，整体结构可以采用成熟加工工艺制作，并不受基底厚度限制；使得基底穿孔的深宽比要求大大放宽。同时本发明将样品流道和缓冲液流道设置在基底两侧，对于单个纳米孔器件在垂直方向上的占用面积可以进一步缩小。因此，相对于现有技术中的纳米孔器件三千个每平方厘米的器件密度，本发明提供的纳米孔器件密度可以达到十万个每平方厘米。

本发明提供的测序芯片，在基底上设置公共低电阻流道，进而可以减少基底穿孔的数量，降低基底加工成本；另外，不需要一个检测单元对应一个基底穿孔，同时可采用宽度较小的公共低电阻流道，从而能够增大测序单元排布密度，提高测序通量。

附图说明

图1为本发明提供的测序单元的俯视图。

图2为图1中A-A剖视图。

图3为本发明提供的测序单元的仰视图。

图4为测序芯片的实施例一的俯视图。

图5为图4中B-B剖视图。

图6为测序芯片的实施例二的剖视结构图。

图7为测序芯片的实施例二增加膜层和电压后的剖视结构图。

图8为测序芯片的实施例二的工作原理示意图。

图9为测序芯片的实施例三的俯视图。

图10为图9中C-C剖视图。

图11为测序芯片的实施例三的仰视图。

图12为图11中D-D剖视图。

图13为测序芯片的实施例四的俯视图。

图14为图13中E-E剖视图。

图15为测序芯片的实施例四的仰视图。

图16为图15中F-F剖视图。

图17为测序芯片的实施例五的俯视图。

图18为图17中G-G剖视图。

图19为测序芯片的实施例六的俯视图。

图20为图19中H-H剖视图。

图21为本发明提供的测序芯片的制备工艺实施例七的示意图一。

图22为本发明提供的测序芯片的制备工艺实施例七的示意图二。

图23为本发明提供的测序芯片的制备工艺实施例七的示意图三。

图24为本发明提供的测序芯片的制备工艺实施例七的示意图四。

图25为本发明提供的测序芯片的制备工艺实施例七的示意图五。

图26为本发明提供的测序芯片的制备工艺实施例七的示意图六。

图27为本发明提供的测序芯片的制备工艺实施例七的示意图七。

图28为本发明提供的测序芯片的制备工艺实施例七的示意图八。

图29为本发明提供的测序芯片的制备工艺实施例八的示意图一。

图30为本发明提供的测序芯片的制备工艺实施例八的示意图二。

图31为本发明提供的测序芯片的制备工艺实施例八的示意图三。

图32为本发明提供的测序芯片的制备工艺实施例八的示意图四。

图33为本发明提供的测序芯片的制备工艺实施例八的示意图五。

图34为本发明提供的测序芯片的制备工艺实施例八的示意图六。

图35为本发明提供的测序芯片的制备工艺实施例八的示意图七。

图36为本发明提供的测序芯片的制备工艺实施例八的示意图八。

图37为本发明提供的测序芯片的制备工艺实施例八的示意图七。

图38为本发明提供的测序芯片的制备工艺实施例八的示意图八。

附图标记说明：

101、基底，102、第一结构层，103、第二结构层，104、第三结构层，105、电极，106、液体电阻流道的牺牲结构，107、上盖，108、下盖，201、样品流道，202、缓冲液流道，203、单孔储液腔，204、液体电阻流道，205、基底穿孔，211、样品入口，211’、样品出口，212、缓冲液入口，212’、缓冲液出口，221、第一接口，222、第二接口，301、膜层，302、DNA分子，214、公共低电阻流道，215、第一基底穿孔，215’、第二基底穿孔，401、临时基底，93、放大电路，94、计算机。

具体实施方式

下面将结合附图说明对本发明的技术方案进行清楚的描述，显然，所描述的实施例并不是本发明的全部实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

进一步需要说明的是，附图所示结构仅为概念示意图，并非严格按照几何比例绘制。

测序单元

本发明提供一种测序单元，如图1和图2所示，包括基底101，所述基底101上方设置样品流道201，所述基底101下方设置缓冲液流道202；所述样品流道201与所述基底之间设置单孔储液腔203，所述单孔储液腔203内可以设置膜层，所述膜层上设置供分子穿过的纳米孔；所述基底101上设置感测电极105，所述电极105一端与单孔储液腔203连接；

所述基底101上还设置基底穿孔205，所述基底穿孔205使基底101下方的缓冲液流道连通至基底101上方；所述基底穿孔205与单孔储液腔203之间通过液体电阻流道204连通。

液体电阻流道204是一条高度和宽度均较小的、长度较长的通道，其主要目的是通过调节其长度和截面积以实现一个给定大小的液体电阻。但是考虑到加工精度与实际使用中的要求，液体电阻流道204的长度多为十几到几十微米，宽度多为五百纳米到一微米，高度多为几百纳米。而由于基底穿孔205穿透基底设计，其长度可以设计为50um至500um，大约是液体电阻流道204的十倍左右；为了使基底穿孔205的电阻远小于液体电阻流道204，基底穿孔205的截面积会远大于液体电阻流道。基底穿孔205的电阻值可以通过设置基底厚度和基底穿孔的截面积来调节。

例如，所述液体电阻流道204的长度为50um，宽度为1um，高度为0.1um。所述基底穿孔205的横截面积为10um×10um，长度为500um。因此，液体电阻流道204的电阻计算值为基底穿孔205的电阻的100倍。

当处于工作状态时，样品流道201、基底穿孔205、缓冲液流道202和液体电阻流道204内均被电解质溶液充满，在样品流道201和缓冲液流道202两侧分别导入相应电压，促使DNA分子穿过膜层内的纳米孔，通过感测电极105检测的电势变化所反映的纳米孔内电阻值变化识别DNA分子的碱基序列。

另外，根据图2所示，所述基底101上方设置第一结构层102，所述第一结构层102内设置单孔储液腔203。第一结构层102上方设置第二结构层103，所述第二结构层103内设置样品流道201，所述样品流道201和单孔储液腔203连通。虽然图18中示出单孔储液腔203和公共低电阻流道214与样品流道201分别设置在不同的结构层中，但能够设想的是，单孔储液腔203和公共低电阻流道214与样品流道201也可以通过例如压印、3D打印等方法设置在同一结构层中。

所述膜层301（见图7）设置在样品流道201和单孔储液腔203之间的交界处。所述膜层301可以为由两亲性分子组成的双分子层薄膜，或可以为由氮化硅、石墨烯等材料构成的固态薄膜。

如图3所示，所述缓冲液流道202由第三结构层104限定，第三结构层104设置于基底101下方，所述第三结构层104内设置缓冲液流道202，所述缓冲液流道202连通基底穿孔205。

所述液体电阻流道204设置在第一结构层102下表面，除液体电阻流道204之外单孔储液腔203和基底穿孔205之间均不连通，即，单孔储液腔203和基底穿孔205之间仅通过液体电阻流道204连通。液体电阻流道204的形状可以为直线方式，当然，也可以采用弧线，例如围绕单孔储液腔环绕一圈之后再与基底穿孔连通；或者采用折叠线方式，例如与单孔储液腔连通之后，采用矩形迂回折叠线结构再与基底穿孔连通。

在其他实施例中，所述液体电阻流道204还可以设置在基底101上表面，这种实施方式中的液体电阻流道结构同样可以采取直线方式或者弧线方式或者折叠线方式。

纳米测序芯片

实施例一

如图4所示，本实施例提供的测序芯片，包括一排测序单元，一排测序单元包含多个测序单元，并且多个测序单元的样品流道201相互连通为公共样品流道；图4中由点划线围成的区域为缓冲液流道202，多个测序单元的缓冲液流道202相互连通为公共缓冲液流道。公共样品流道的一端设置样品入口211，另一端为样品出口211’；公共缓冲液流道的一端设置缓冲液入口212，另一端设置缓冲液出口212’。

如图5所示，为测序芯片的剖视图，从样品入口211流入的样品溶液经过公共样品流道，流入每个测序单元的样品流道中，每个样品流道201与对应的单孔储液腔203连通。单孔储液腔203通过液体电阻流道204和基底穿孔205与缓冲液流道202连通。

实施例二

本实施例与实施例一的不同之处在于，如图6所示，在第二结构层103上方还设置上盖107，上盖107将第二结构层103覆盖并与第二结构层103键合，在上盖107上设置连通公共样品流道的第一接口221，第一接口221允许液体进入和电极接入。在第三结构层104下方设置下盖108，下盖108将第三结构层104覆盖并与第三结构层104键合，在下盖108上设置连通公共缓冲液流道的第二接口222，第二接口222允许液体进入和电极接入。

完成芯片组装之后，嵌有孔蛋白的双分子层会通过某种成膜嵌孔方法构建在单孔储液腔203和样品流道201之间，如图7所示，成膜嵌孔方法的简要流程为：首先，通过第一接口221和第二接口222向样品流道201和缓冲液流道202注入缓冲液（一种包含所需电解质的极性溶液），缓冲液会填满样品流道201、单孔储液腔203、缓冲液流道202、基底穿孔205和液体电阻流道204。然后，从第一接口221注入包含双极性分子的非极性溶液，由于微流道内液体的层流特性，非极性溶液只会移除样品流道201内的缓冲液，而不会移除单孔储液腔203内的缓冲液，并且由于两种液体的不同极性，双极性分子会在单孔储液腔203位于样品流道201开口处的液体界面构成一层双极性分子薄膜。最后，将缓冲液通过第一接口221注入样品流道201替换非极性溶液，同理，由于两种液体的极性不同，双极性分子会在单孔储液腔203位于样品流道201的开口处构成双分子膜层，一个由两层双极性分子构成的双分子层薄膜。双分子层薄膜形成后开始嵌孔，首先，通过第一接口221向样品流道201注入包含孔蛋白的嵌孔溶液，以替换原本存在样品流道201内的缓冲液，通过第一接口221和第二接口222向样品流道201和缓冲液流道202施加电压，从而在双分子层的两侧形成电势差，该电势差会改变双分子层的通透性，从而在双分子层表面形成纳米大小的微孔。与此同时，嵌孔溶液中的孔蛋白会由于电性，在电场作用下向微孔移动，并最终镶嵌在微孔处。最后，通过第一接口221向样品流道201注入缓冲液，以替换嵌孔溶液，方便后续保存。

测序状态下，样品溶液从样品入口211进入样品流道201，从而替换原有的缓冲液。如图7所示，电压V3通过第一接口221施加在双分子层的样品流道201的一侧，而电压V2通过第二接口222施加在缓冲液流道202一侧，并通过液体电阻流道204，最终施加在单孔储液腔203一侧。由于存在液体电阻流道204，单孔储液腔203的感测电极所检测到的电压V1将小于电压V2，当DNA分子302通过嵌有孔蛋白的双分子层（膜层301）时，双分子层中嵌有的纳米孔蛋白与液体电阻流道204之间的电阻值之比会发生变化，根据被感测电极所探测的电压V1的变化规律，DNA分子的碱基排列就可以被识别出来。

图8展示了测序芯片与对应测序系统连接后的电路示意图，其中，固定电压V2与V3之间的电阻主要由孔蛋白的电阻R1和液体电阻流道的电阻R2组成，电压V1会被一个放大电路93所采集放大，并传输记录到测序系统（计算机94）的电信号数据库之中。由于在测序过程中，DNA分子302会通过孔蛋白，而不同时刻通过孔蛋白的DNA碱基组合存在差异，导致了孔蛋白的总体电阻R1会随时间发生变化，即孔蛋白的电阻R1可以视为一个可变电阻。因此，通过给定时刻下的电压V1可以确定孔蛋白以及当前通过孔的碱基组合的总电阻，再采用深度学习算法，就可以计算出通过孔蛋白的DNA分子碱基序列。同时，本实施例中由于样品流道和缓冲液流道之间的分离，减少了样品间的交叉污染和漏电，提高了信号的信噪比。

实施例三

本实施例提供的测序芯片，包括多排测序单元（图9中仅示出三排测序单元，然而具体排数可以由本领域技术人员根据需要进行设置，并不限于图中示出的数目），每排测序单元包含多个测序单元，并且同一排的测序单元的样品流道201相互连通为公共样品流道，同一排的测序单元的缓冲液流道202相互连通为公共缓冲液流道。

如图9所示，共有三个公共样品流道，且三个公共样品流道的一端汇聚并设置样品入口211，三个公共样品流道的另一端汇聚并设置样品出口211’。如图11所示，共有三个公共缓冲液流道，且三个公共缓冲液流道的一端汇聚并设置缓冲液入口212，三个缓冲液流道的另一端汇聚并设置缓冲液出口212’。

如图10和图12所示，为测序芯片的内部结构剖视图，其中，液体电阻流道204与单孔储液腔203连通，并且液体电阻流道204环绕单孔储液腔203一周之后与基底穿孔205连通。由于该测序芯片的样品流道201和缓冲液流道202都在两端汇合，因此可以直接通过上盖107和下盖108的第一接口221、第二接口222对基底101上下两侧的微流道系统提供液体和电压。在样品流道201和缓冲液流道202的液体电阻较低的情况下，可以只使用两个接口上的电极为两个分离流道系统提供电压。

实施例四

如图13所示，本实施例与实施例三的区别在于：三个公共样品流道连通为一个整体的公共样品流道，并在整体的公共样品流道一端设置样品入口211，另一端为样品出口211’；同样，如图15所示，三个公共缓冲液流道连通为一个整体的公共缓冲液流道，并在整体的缓冲液流道一端设置缓冲液入口212，另一端设置缓冲液出口212’。

如图14和图16所示，为测序芯片的内部结构剖视图，内部结构与实施例三的内部结构相同部分在此不做重复叙述。与实施例三的区别在于，公共样品流道在第二结构层103中形成的范围覆盖多排分子检测单元的单孔储液腔203，并且公共缓冲液流道在第三结构层104中形成的范围覆盖多排分子检测单元的基底穿孔205。

实施例五

本实施例提供的测序芯片，与实施例三的区别在于，如图17和图18所示，第一结构层102内还设置至少一个公共低电阻流道214，本实施例中设置两个公共低电阻流道214，且公共低电阻流道214为开口位于第一结构层102下表面的流道；每两排单孔储液腔203之间设置一个公共低电阻流道214，一个公共低电阻流道可被相邻两排分子检测单元中的多个分子检测单元所共用。

基底101上设置第一基底穿孔215和第二基底穿孔215’，第一基底穿孔215设置于公共低电阻流道214一端，第二基底穿孔215’设置于公共低电阻流道214另一端，第一基底穿孔215和第二基底穿孔215’均与缓冲液流道连通。从图17可以看出，第一基底穿孔215和第二基底穿孔215’位于公共低电阻流道214两端，其不位于相邻两排检测单元之间。

虽然图17中示出了公共低电阻流道214两端分别设置有第一基底穿孔215和第二基底穿孔215’，能够设想也可以仅在公共低电阻流道214的一端设置基底穿孔。例如，各公共低电阻流道214仅在图中的左端设置第一基底穿孔215，或仅在图中的右端设置第二基底穿孔215’。此外，还能够设想将基底穿孔设置在各公共低电阻流道214的不同端，例如在图17中上方的公共低电阻流道214仅在图中的左端设置第一基底穿孔215，下方的公共低电阻流道214仅在图中的右端设置第二基底穿孔215’。

样品通道由第二结构层103限定，第二结构层103设置于第一结构层102上方；所述第二结构层103内设置至少一排样品流道201，所述样品流道201和单孔储液腔203一一对应且连通。本实施例中，设置三排样品流道201，中间的样品流道覆盖相邻的两排单孔储液腔203，并且三排样品流道201在两端汇聚；三排样品流道201在一端汇聚并连通样品入口211，在另一端汇聚并连通样品出口211’。虽然图2中示出单孔储液腔203和样品流道201分别设置在不同的结构层中，但能够设想的是，单孔储液腔203和样品流道201也可以通过例如压印、3D打印等方法设置在同一结构层中。

缓冲液流道202由第三结构层104限定，第三结构层104设置于基底101下方，所述第三结构层104内设置若干缓冲液流道202，缓冲液流道202可以设置为如图11所示的多个，也可以设置为如图15所示的单个。

所述缓冲液流道202与第一基底穿孔215、第二基底穿孔215’连通。位于第一基底穿孔215一侧的一列缓冲液流道202为与多个第一基底穿孔215连通的公共缓冲液流道，位于第二基底穿孔215’一侧的一列缓冲液流道202为与多个第二基底穿孔215’连通的公共缓冲液流道。

本实施例中，每两排测序单元共用一个公共低电阻流道214，只需在公共低电阻流道214两端设置一到两个基底穿孔即可，因此，能够减少基底穿孔的数量，不需要一个测序单元对应一个基底穿孔。即，第一基底穿孔215和第二基底穿孔215’可为被两排测序单元共用的公共基底穿孔。

由于液体电阻流道204本身的大电阻特性，公共低电阻流道214和基底穿孔的总电阻值应该与液体电阻流道204的电阻值相比较小，因此对于其截面积有一定的最小值要求。例如公共低电阻流道214的截面积可以设计为10um×50um，这个值是参照图1-2描述的液体电阻流道204的截面积（1um×0.1um）的5000倍。在此设计下，若公共低电阻流道214的长度是液体电阻流道204的10倍，那么公共低电阻流道214的电阻是液体电阻流道204的1/500。同时，公共基底穿孔由于不需要靠近单个检测单元，其大小可以设计得更大。例如，公共基底穿孔的截面积可以设计为50um×50um，基底厚度若为液体电阻流道204长度的10倍，则公共基底穿孔的电阻是液体电阻流道204电阻的1/2500。

另外，本实施例中所需的公共低电阻流道宽度可相较于其他实施例中基底穿孔直径小，因此，能够增大阵列排布密度。例如，参照图1-2描述的基底穿孔205的截面积可为10um×10um，若基底穿孔205为圆形则其直径约为11.3 um，即在一个检测单元对应一个基底穿孔的情况下，相邻两排检测单元之间的距离必须大于11.3 um。相反，本实施例中，通过将第一基底穿孔215和第二基底穿孔215’设于公共低电阻流道214两端，使得基底穿孔不位于相邻两排检测单元之间，于是相邻两排检测单元之间的距离将仅由公共低电阻流道214的尺寸决定。公共低电阻流道214的截面积可以设计为10um×50um，此时可将图18中公共低电阻流道214的横向尺寸设为10um，纵向尺寸设为50um，于是相邻两排检测单元之间的距离仅需大于10um。因此，通过使相邻两排检测单元之间不具有基底穿孔，能够缩小相邻两排检测单元之间的距离，从而进一步增大阵列排布密度。

由于液体电阻流道本身的大电阻特性，公共低电阻流道的总电阻值应该较小，因此，所述公共低电阻流道214的横截面积为10um×50um，所述第一基底穿孔215的横截面积为50um×50um，所述第二基底穿孔215’的横截面为50um×50um。

实施例六

本实施例提供的测序芯片，与实施例五的区别在于，如图19和图20所示，多条公共低电阻流道214在两端汇聚，将第一基底穿孔和第二基底穿孔设置在公共低电阻流道两端的汇聚处，并且第一基底穿孔和第二基底穿孔还可位于缓冲液入口或者缓冲液出口的区域内。本实施例中的基底穿孔尺寸不必考虑和公共低电阻流道的大小关系，可以在公共低电阻流道两端的汇聚处设置为更大值，利于加工。而且，与实施例五中基底穿孔被两排测序单元共用相比，本实施例中基底穿孔可被整个检测单元阵列中的所有测序单元所共用，即整个检测单元阵列共用极少数量的公共基底穿孔即可（本实施例中仅两个基底穿孔），降低了需要制造的基底穿孔的数量，从而进一步降低了制造难度和制造成本。

测序芯片制备方法

实施例七

本实施例提供的测序芯片制备方法，用于制备上述的测序单元以及测序芯片的实施例一至实施例四，具体包括：

S1、制备得到基底101和第三结构层104，并在基底101上形成电极105；

如图21所示，先制备得到基底101和第三结构层104，基底101和第三结构层104可以是一体的，例如氧化硅片，也可以使用不同成分，例如SOI晶圆；或者第三结构层104是一层通过某种方式制作在基底101下表面的材料。芯片基底是通过半导体工艺制作的包含器件所需电路结构的基底层。

S2、在基底101上形成液体电阻流道的牺牲结构106；

如图22所示，通过某种图形转移方法（例如电子束曝光或激光直写）和材料沉积工艺（物理气相沉积或化学气相沉积）实现的液体电阻流道的牺牲结构106，牺牲结构可以为无定形硅或其他材料。

S3、在基底101上方形成覆盖液体电阻流道的牺牲结构106的第一结构层102，并在第一结构层102内形成单孔储液腔203；

如图23所示，在基底101上方采用某种材料沉积工艺制作了覆盖牺牲结构的第一结构层102，并且通过某种图形转移方法（例如光刻）和/或腐蚀工艺（例如反应离子刻蚀）实现单孔储液腔203。

S4、在第一结构层102上方形成第二结构层103，并在第二结构层103内形成样品流道201；

如图24所示，在第一结构层102上方通过沉积工艺制作第二结构层103，并在第二结构层内通过某种图形转移方法（例如光刻）和/或腐蚀工艺（例如反应离子刻蚀）实现样品流道201。

S5、在第三结构层104内形成缓冲液流道202；

如图25所示，在第三结构层104内通过某种图形转移方法（例如光刻）和/或腐蚀工艺（例如反应离子刻蚀）实现缓冲液流道202。

S6、在基底101上形成与缓冲液流道202连通的基底穿孔205，直至暴露出液体电阻流道的部分牺牲结构；

如图26所示，在基底101上通过某种图形转移方法（例如光刻）和/或腐蚀工艺（例如反应离子刻蚀）实现基底穿孔205，直至暴露出液体电阻流道204的部分牺牲结构。由于基底穿孔205的主要作用是连通微流道系统，对其截面积没有特殊要求。

S7、将液体电阻流道的牺牲结构106移除，实现单孔储液腔203和缓冲液流道202的连通；

如图27所示，通过某种腐蚀方法（例如氟化氙硅刻蚀）来移除液体电阻流道的牺牲结构106，从而实现连接两套微流道系统的液体电阻流道204。如图28所示为完成液体电阻流道的牺牲结构106后的俯视图，其液体电阻流道的牺牲结构106是一个简单的直线型结构。

在其他实施例中，对于液体电阻流道的加工形式还可以通过其他形式实现，例如将步骤S2替换为：在基底上进行刻蚀形成液体电阻流道，然后在具有液体电阻流道的基底上键合组装第一结构层。

实施例八

本实施例提供的测序芯片制备方法，用于制备实施例五和六提供的测序芯片，具体包括：

S1、制备得到基底101和第三结构层104，并在基底101上形成电极105；

如图29所示，先制备得到基底101和第三结构层104，基底101和第三结构层104可以是一体的，例如氧化硅片，也可以使用不同成分，例如SOI晶圆；或者第三结构层104是一层通过某种方式制作在基底101下表面的材料。芯片基底是通过半导体工艺制作的包含器件所需电路结构的基底层。

S2、在基底101上形成液体电阻流道的牺牲结构106；

如图30所示，通过某种图形转移方法（例如电子束曝光或激光直写）和材料沉积工艺（物理气相沉积或化学气相沉积）实现的液体电阻流道的牺牲结构106，牺牲结构可以为无定形硅或其他材料。

S3、在基底101上方形成覆盖液体电阻流道的牺牲结构106的第一结构层102，并在第一结构层102内形成单孔储液腔203和公共低电阻流道214；

如图31所示，在基底101上方采用某种材料沉积工艺制作了覆盖牺牲结构的第一结构层102，并且通过某种图形转移方法（例如光刻）和/或腐蚀工艺（例如反应离子刻蚀）实现单孔储液腔203和公共低电阻流道214。

S4、在第三结构层104内形成缓冲液流道202以及缓冲液入口212；

如图32所示，在第三结构层104内通过某种图形转移方法（例如光刻）和/或腐蚀工艺（例如反应离子刻蚀）实现缓冲液流道202以及缓冲液入口212。

S5、在基底101上形成与缓冲液流道202连通的第一基底穿孔215、第二基底穿孔215’，第一基底穿孔215、第二基底穿孔215’均连通公共低电阻流道214；

如图33所示，在基底101上通过某种图形转移方法（例如光刻）和/或腐蚀工艺（例如反应离子刻蚀）实现第一基底穿孔215、第二基底穿孔215’。

S6、在临时基底401上方通过沉积工艺形成第二结构层103；如图34所示，

S7、在第二结构层103内形成样品流道201；

如图35所示，在第二结构层103内通过某种图形转移方法（例如光刻）和/或腐蚀工艺（例如反应离子刻蚀）实现样品流道201以及样品入口211。

S8、将带有临时基底401的第二结构层103翻转后，通过一种对齐键合方式使得第二结构层103和第一结构层102实现键合，并使得第二结构层103覆盖第一结构层102中的公共低电阻流道214，如图36所示。

S9、通过某种方法移除临时基底401，例如，该方法可以是溶解第二结构层103和临时基底401之间的黏附层，从而使临时基底401脱离移除，如图37所示。

S10、将液体电阻流道的牺牲结构106移除，实现单孔储液腔203和公共低电阻流道214的连通；

如图38所示，通过某种腐蚀方法（例如氟化氙硅刻蚀、铬腐蚀液或者无机酸溶液）来移除液体电阻流道的牺牲结构106，从而实现连接两套微流道系统的公共低电阻流道214。

以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的范围，其均应涵盖在本发明的权利要求范围当中。

Claims (29)

1.一种测序单元，包括基底，所述基底上方设置样品流道，所述基底下方设置缓冲液流道；其特征在于，所述样品流道与所述基底之间设置单孔储液腔；所述基底上设置电极，所述电极一端与所述单孔储液腔连接；

所述基底上还设置基底穿孔，所述基底穿孔连通所述缓冲液流道；所述基底穿孔与所述单孔储液腔之间通过液体电阻流道连通。

2.根据权利要求1所述的测序单元，其特征在于，所述基底上方设置第一结构层，所述第一结构层内设置所述单孔储液腔。

3.根据权利要求2所述的测序单元，其特征在于，所述第一结构层上方设置第二结构层，所述第二结构层内设置所述样品流道，所述样品流道和所述单孔储液腔连通。

4.根据权利要求1所述的测序单元，其特征在于，所述基底下方设置第三结构层，所述第三结构层内设置所述缓冲液流道，所述缓冲液流道连通所述基底穿孔。

5.根据权利要求2所述的测序单元，其特征在于，所述液体电阻流道设置在第一结构层下表面，和/或，所述液体电阻流道设置在基底上表面。

6.根据权利要求1所述的测序单元，其特征在于，所述液体电阻流道为直线延伸结构、弧线结构或折叠线结构。

7.一种测序芯片，其特征在于，包括至少一排测序单元，每排测序单元包括权利要求1-6任一项所述的测序单元。

8.根据权利要求7所述的测序芯片，其特征在于，每排测序单元包含多个测序单元，多个测序单元的样品流道相互连通为公共样品流道；多个测序单元的缓冲液流道相互连通为公共缓冲液流道。

9.根据权利要求8所述的测序芯片，其特征在于，不同排的公共样品流道的一端汇聚并设置样品入口，不同排的公共样品流道的另一端汇聚并设置样品出口；

不同排的公共缓冲液流道的一端汇聚并设置缓冲液入口，不同排的公共缓冲液流道的另一端汇聚并设置缓冲液出口。

10.根据权利要求9所述的测序芯片，其特征在于，不同排的公共样品流道相互隔离或连通为一个流道整体；不同排的公共缓冲液流道相互隔离或连通为一个流道整体。

11.根据权利要求9所述的测序芯片，其特征在于，所述测序芯片还包括上盖，所述上盖覆盖所有的公共样品流道；所述上盖内设置第一接口，所述第一接口与所述公共样品流道连通。

12.根据权利要求9所述的测序芯片，其特征在于，所述测序芯片还包括下盖，所述下盖覆盖所有的公共缓冲液流道；所述下盖内设置第二接口，所述第二接口与所述公共缓冲液流道连通。

13.一种测序芯片，包括基底，所述基底上方设置样品流道，所述基底下方设置缓冲液流道，其特征在于，所述样品流道与所述基底之间设置至少两排与样品流道连通的单孔储液腔；所述基底上设置电极，所述电极一端与所述单孔储液腔连接；

所述基底上方还设置至少一个公共低电阻流道，所述公共低电阻流道与单孔储液腔之间通过液体电阻流道连通；所述基底上设置与公共低电阻流道一端连通的第一基底穿孔，所述第一基底穿孔与所述缓冲液流道连通。

14.根据权利要求13所述的测序芯片，其特征在于，所述基底上方设置第一结构层，所述第一结构层内设置单孔储液腔和所述公共低电阻流道。

15.根据权利要求14所述的测序芯片，其特征在于，所述第一结构层上设置第二结构层，所述第二结构层内设置至少一排样品流道，一排样品流道与至少一排单孔储液腔对应且连通。

16.根据权利要求13所述的测序芯片，其特征在于，所述基底下方设置第三结构层，所述第三结构层内设置缓冲液流道。

17.根据权利要求13所述的测序芯片，其特征在于，所述单孔储液腔内设置膜层，所述膜层上设置供分子穿过的纳米孔。

18.根据权利要求17所述的测序芯片，其特征在于，所述膜层设置在样品流道和单孔储液腔之间的交界处。

19.根据权利要求14所述的测序芯片，其特征在于，所述液体电阻流道设置在第一结构层下表面，和/或，所述液体电阻流道设置在基底上表面。

20.根据权利要求18所述的测序芯片，其特征在于，所述液体电阻流道为直线延伸结构、弧线结构或折叠线结构。

21.根据权利要求13所述的测序芯片，其特征在于，所述基底上还设置与公共低电阻流道的另一端连通的第二基底穿孔，所述第二基底穿孔与所述缓冲液流道连通。

22.根据权利要求21所述的测序芯片，其特征在于，每个公共低电阻流道的一端均设置一个第一基底穿孔，每个公共低电阻流道的另一端均设置一个第二基底穿孔，且第一基底穿孔、第二基底穿孔均不位于相邻两排单孔储液腔之间。

23.根据权利要求22所述的测序芯片，其特征在于，与一排单孔储液腔连通的样品流道相互连通为公共样品流道；不同排的公共样品流道的一端汇聚并设置样品入口，不同排的公共样品流道的另一端汇聚并设置样品出口；位于第一基底穿孔一侧的一列缓冲液流道为与多个第一基底穿孔连通的公共缓冲液流道，位于第二基底穿孔一侧的一列缓冲液流道为与多个第二基底穿孔连通的公共缓冲液流道。

24.根据权利要求23所述的测序芯片，其特征在于，不同排的公共样品流道相互隔离或连通为一个流道整体。

25.根据权利要求21所述的测序芯片，其特征在于，多条公共低电阻流道在两端汇聚，第一基底穿孔、第二基底穿孔设置在多条公共低电阻流道两端的汇聚处。

26.根据权利要求23所述的测序芯片，其特征在于，所述测序芯片还包括上盖，所述上盖覆盖所有的公共样品流道；所述上盖内设置第一接口，所述第一接口与所述公共样品流道连通。

27.根据权利要求26所述的测序芯片，其特征在于，所述测序芯片还包括下盖，所述下盖覆盖所有的公共缓冲液流道；所述下盖内设置第二接口，所述第二接口与所述公共缓冲液流道连通。

28.一种测序芯片制备方法，用于制备权利要求7-12任一项所述的测序芯片，其特征在于，包括：

S1、制备得到基底和第三结构层，并在基底上形成电极；

S2、在基底上形成液体电阻流道的牺牲结构；

S3、在基底上方形成覆盖液体电阻流道牺牲结构的第一结构层，并在第一结构层内形成单孔储液腔；

S4、在第一结构层上方形成第二结构层，并在第二结构层内形成样品流道；

S5、在第三结构层内形成缓冲液流道；

S6、在基底上形成与缓冲液流道连通的基底穿孔，直至暴露出液体电阻流道的部分牺牲结构；

S7、将液体电阻流道的牺牲结构移除，实现单孔储液腔和缓冲液流道的连通；

S8、在单孔储液腔内构建膜层。

29.一种测序芯片制备方法，用于制备权利要求13-27任一项所述的测序芯片，其特征在于，包括：

S1、制备得到基底和第三结构层，并在基底上形成电极；

S2、在基底上形成液体电阻流道的牺牲结构；

S3、在基底上方形成覆盖液体电阻流道牺牲结构的第一结构层，并在第一结构层内形成单孔储液腔和公共低电阻流道；

S4、在第三结构层上形成缓冲液流道；

S5、在基底上形成与缓冲液流道连通的第一基底穿孔和第二基底穿孔；

S6、在临时基底上形成第二结构层；

S7、在第二结构层上形成样品流道；

S8、将带有临时基底的第二结构层键合至第一结构层上；

S9、移除临时基底；

S10、去除液体电阻流道的牺牲结构。