CN116760389A - 占空比校准电路、方法和装置 - Google Patents

Abstract

本申请提出一种占空比校准电路、方法和装置，该占空比校准电路包括第一延迟单元、第二延迟单元、电容电阻滤波器、比较器、数字控制模块和数模转换器模块。其中，通过第一延迟单元根据数模转换器模块调节后的第一电流可对差分时钟信号进行差模调节，在差模校准完成后，通过第二延迟单元根据数模转换器模块调节后的第二电流可对差分时钟信号进行共模调节，从而能够实现对差分时钟信号的差模校准和共模校准。由于数模转换器模块是根据数字控制模块传输的编码值来对第一延迟单元和第二延迟单元的电流进行调节，因此，可以通过编码值和调节后比较器输出的比较结果来进行占空比的校准，能够有效提高占空比的校准精度。

Description

占空比校准电路、方法和装置

技术领域

本申请涉及电子电路技术领域，尤其涉及一种占空比校准电路、方法和装置。

背景技术

随着集成电路制造工艺的进步，集成电路工作的上限频率也随之增加，这就要求电路系统工作的频率范围变宽。在频率范围较宽的电路系统中，为了保证信号传输的准确性，需要时钟信号在采样时的占空比校准为50％。但是由于电路系统容易受到工艺、电压和温度(Process、Voltage、Temperature，PVT)等影响，在信号传输的过程中，时钟信号的占空比校准会发生抖动，导致时钟信号在采样时的占空比校准严重偏离50％，进而导致信号传输错误。

因此，如何对时钟信号的占空比进行精确地校准，成为了本领域技术人员亟需解决的技术问题。

发明内容

本申请实施例的主要目的在于提出一种占空比校准电路、方法和装置。旨在通过占空比校准电路，先后对差分时钟信号进行差模校准和共模校准，能够提高占空比的校准精度。

为实现上述目的，本申请实施例的第一方面提出一种占空比校准电路，包括：第一延迟单元、第二延迟单元、电容电阻滤波器、比较器、数字控制模块和数模转换器模块；

所述第一延迟单元的第一端用于接收差分时钟信号，所述第一延迟单元的第二端与所述第二延迟单元的第一端连接，所述第二延迟单元的第二端与所述电容电阻滤波器的第一端连接，所述电容电阻滤波器的第二端与所述比较器的第一端连接，所述比较器的第二端与所述数字控制模块的第一端连接，所述数字控制模块的第二端与所述数模转换器模块的第一端连接，所述数模转换器模块的第二端分别连接所述第一延迟单元的第三端和所述第二延迟单元的第三端；

所述第一延迟单元用于根据所述数模转换器模块调节后的第一电流对所述差分时钟信号进行差模调节；

所述第二延迟单元用于在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节；

所述电容电阻滤波器用于：

对进行差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压；

对进行共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压；

所述比较器用于：

将所述第一电压与基准电压进行比较，并输出第一比较结果，所述基准电压为占空比为50％所对应的电压；

将所述第二电压与所述基准电压进行比较，并输出第二比较结果；

所述数字控制模块用于：

根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第一当前编码值，所述一定编码量为上一次增加或者减少的编码量的1/2；

根据所述第二比较结果在第二当前编码值的基础上进行所述一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第二当前编码值；

所述数模转换器模块用于：

根据所述第一当前编码值调节向所述第一延迟单元输入的所述第一电流，以使得所述第一延迟单元根据所述第一电流对所述差分时钟信号进行差模校准；

在差模校准完成后，根据所述第二当前编码值调节向所述第二延迟单元输入的所述第二电流，以使得所述第二延迟单元根据所述第二电流对所述差分时钟信号进行共模校准。

在本申请的一个实施例中，所述第一延迟单元用于根据所述数模转换器模块调节后的第一电流对所述差分时钟信号进行差模调节，包括：

根据所述数模转换器模块调节后的第一电流，对所述差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节；

通过对所述差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节，完成对所述差分时钟信号的上升沿陡峭度和下降沿陡峭度的调节。

在本申请的一个实施例中，所述第二延迟单元用于在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节，包括：

在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节；

通过对所述差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节，完成对所述差分时钟信号的幅度的调节。

在本申请的一个实施例中，所述比较器用于将所述第一电压与基准电压进行比较，并输出第一比较结果，包括：

将所述第一电压与基准电压进行比较，所述基准电压为占空比为50％所对应的电压；

当所述第一电压大于所述基准电压，所述比较器输出的所述第一比较结果为高电平；

当所述第一电压小于所述基准电压，所述比较器输出的所述第一比较结果为低电平。

在本申请的一个实施例中，所述数字控制模块用于根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第一当前编码值，包括：

当所述第一比较结果为高电平，在所述第一当前编码值的基础上进行一定编码量的增加，并将进行所述一定编码量的增加后的编码值更新为所述第一当前编码值；

当所述第一比较结果为低电平，在所述第一当前编码值的基础上进行一定编码量的减少，并将进行所述一定编码量的减少后的编码值更新为所述第一当前编码值。

本申请实施例的第二方面提出一种占空比校准方法，利用本申请任一实施例所述的占空比校准电路执行，包括：

通过第一延迟单元根据数模转换器模块调节后的第一电流对差分时钟信号进行差模调节；

通过电容电阻滤波器对进行所述差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压；

通过比较器将所述第一电压与基准电压进行比较，并输出第一比较结果，所述基准电压为占空比为50％所对应的电压；

通过数字控制模块根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第一当前编码值，所述一定编码量为上一次增加或者减少的编码量的1/2；

通过数模转换器模块根据所述第一当前编码值调节向所述第一延迟单元输入的所述第一电流，以使得所述第一延迟单元根据所述第一电流对所述差分时钟信号进行差模校准；

在完成差模校准之后，通过第二延迟单元根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节；

通过所述电容电阻滤波器对进行所述共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压；

通过所述比较器将所述第二电压与所述基准电压进行比较，并输出第二比较结果；

通过所述数字控制模块根据所述第二比较结果在第二当前编码值的基础上进行所述一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第二当前编码值；

通过所述数模转换器模块根据所述第二当前编码值调节向所述第二延迟单元输入的所述第二电流，以使得所述第二延迟单元根据所述第二电流对所述差分时钟信号进行共模校准。

在本申请的一个实施例中，在所述数字控制模块根据所述第一比较结果执行所述一定编码量的增加或者减少之前，所述方法包括：

获取默认编码值，并以所述默认编码值为所述第一当前编码值。

在本申请的一个实施例中，在所述数字控制模块根据所述第一比较结果执行七次所述一定编码量的增加或者减少之后，所述方法包括：

获取所述比较器对应输出的七次所述第一比较结果对应的第一高低电平变化曲线；

获取所述第一高低电平变化曲线中最后一个电平跳变点对应的所述第一当前编码值为差模校准编码值；

将所述差模校准编码值输出至所述数模转换器模块，使得所述数模转换器模块根据所述差模校准编码值调节向所述第一延迟单元输入的所述第一电流，以完成对所述差分时钟信号的差模校准。

在本申请的一个实施例中，在所述数字控制模块根据所述第二比较结果执行了七次所述一定编码量的增加或者减少之后，所述方法包括：

获取所述比较器对应输出的七次所述第二比较结果对应的第二高低电平变化曲线；

获取所述第二高低电平变化曲线中最后一个电平跳变点对应的所述第二当前编码值为共模校准编码值；

将所述共模校准编码值输出至所述数模转换器模块，使得所述数模转换器模块根据所述共模校准编码值调节向所述第二延迟单元输入的所述第二电流，以完成对所述差分时钟信号的共模校准。

本申请实施例的第三方面提出一种占空比校准装置，包括本申请任一实施例所述的占空比校准电路。

本申请提出一种占空比校准电路、方法和装置，该占空比校准电路包括第一延迟单元、第二延迟单元、电容电阻滤波器、比较器、数字控制模块和数模转换器模块。其中，通过第一延迟单元根据数模转换器模块调节后的第一电流可对差分时钟信号进行差模调节，在差模校准完成后，通过第二延迟单元根据数模转换器模块调节后的第二电流可对差分时钟信号进行共模调节，从而能够实现对差分时钟信号的差模校准和共模校准。由于数模转换器模块是根据数字控制模块传输的编码值来对第一延迟单元和第二延迟单元的电流进行调节，因此，可以通过编码值和调节后比较器输出的比较结果来进行占空比的校准，能够有效提高占空比的校准精度。

附图说明

图1是本申请实施例提供的占空比校准电路的示意性框图；

图2是本申请实施例提供的第一延迟单元和第二延迟单元的结构示意图；

图3是本申请实施例提供的第一延迟单元和第二延迟单元的另一结构示意图；

图4是本申请实施例提供的差分时钟信号经过第一延迟单元前、后的对比示意图；

图5是本申请实施例提供的占空比校准电路的差模校准示例图；

图6是本申请实施例提供的差分时钟信号经过第二延迟单元前、后的对比示意图；

图7是本申请实施例提供的占空比校准电路的共模校准示例图；

图8是本申请实施例提供的占空比校准方法的流程图；

图9是本申请实施例提供的在数字控制模块根据第一比较结果执行七次一定编码量的增加或者减少之后执行的步骤流程图；

图10是本申请实施例提供的在数字控制模块根据第二比较结果执行七次一定编码量的增加或者减少之后执行的步骤流程图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

对许多集成电路系统而言，时钟信号往往是必不可少的。但是，随着时钟信号频率的提高，时钟信号的占空比格外容易受到温度、电压和工艺的影响。在高精度混合信号系统中，比如DDR SDRAM(Double Data Rate SDRAM，双倍速率存储器)以及双边沿采样A/D转换器，时钟的上升沿和下降沿都会用来对输入信号进行采样，时钟信号的占空比必须是50％。为了保证时钟在传输中占空比不被恶化，除了尽可能的降低对时钟信号占空比有影响的干扰因素，还可以采用的办法就是对时钟信号的占空比进行校正，使之重新满足系统对于时钟占空比的要求。

对于高速电路系统来说，时钟信号质量的好坏会直接影响整个电路系统的性能指标，特别当时钟速度达到GHz(千兆赫)量级之后，时钟信号质量的好坏已经成为了影响电路系统性能的重要因素之一。对于SerDes(serializer，串行器)/deserializer，解串器)发送器中的并串转换模块数据采样器来说，若时钟信号与标准时钟信号相差较大，将会导致采样数据出错，会严重提高整个SerDes发送器的误码率，使SerDes发送器性能不达标。特别对于数据信号的高速链路，一般情况下数据的传播路径都会很长，这时需要在该高速链路中增加一些反相器链作为时钟信号的驱动电路，但是反相器链很容易受到诸如环境噪声、环境温度以及本身电路不匹配等因素的影响，而导致时钟信号占空比质量不达标，从而影响整个电路的性能。因此，如何对时钟信号的占空比进行精确地校准，成为了本领域技术人员亟需解决的技术问题。

基于此，本申请实施例提出一种占空比校准电路，能够先后对差分时钟信号进行差模校准和共模校准，从而可提高占空比的校准精度。

参照图1，图1是本申请实施例提供的占空比校准电路的示意性框图。由图1所示，占空比校准电路包括第一延迟单元110、第二延迟单元120、电容电阻滤波器130、比较器140、数字控制模块150和数模转换器模块160。其中，第一延迟单元110的第一端用于接收差分时钟信号，第一延迟单元110的第二端与第二延迟单元120的第一端连接，第二延迟单元120的第二端与电容电阻滤波器130的第一端连接，电容电阻滤波器130的第二端与比较器140的第一端连接，比较器140的第二端与数字控制模块150的第一端连接，数字控制模块150的第二端与数模转换器模块160的第一端连接，数模转换器模块160的第二端分别连接第一延迟单元110的第三端和第二延迟单元120的第三端。

本申请实施例中，第一延迟单元110用于根据数模转换器模块160调节后的第一电流对差分时钟信号进行差模调。第二延迟单元120用于在完成差模校准之后，根据数模转换器模块160调节后的第二电流对差分时钟信号进行共模调节。电容电阻滤波器130用于对进行差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压；和用于对进行共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压。比较器140用于将第一电压与基准电压进行比较，并输出第一比较结果；和用于将第二电压与基准电压进行比较，并输出第二比较结果。其中，基准电压为占空比为50％所对应的电压。数字控制模块150用于根据第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行一定编码量的增加或者减少后的编码值更新为第一当前编码值。和用于根据第二比较结果在第二当前编码值的基础上进行一定编码量的增加或者减少，并将进行一定编码量的增加或者减少后的编码值更新为第二当前编码值。其中，一定编码量为上一次增加或者减少的编码量的1/2。数模转换器模块160用于根据第一当前编码值调节向第一延迟单元110输入的第一电流，以使得第一延迟单元110根据第一电流对差分时钟信号进行差模校准；和用于在差模校准完成后，根据第二当前编码值调节向第二延迟单元120输入的第二电流，以使得第二延迟单元120根据第二电流对差分时钟信号进行共模校准。

本申请实施例中，数字控制模块150的第二端与数模转换器模块160的第一端连接，从而，数字控制模块150可根据比较器140输出的比较结果进行一定编码量增加或者减少后得到的编码值传输至数模转换器模块160。而由于数模转换器模块160的第二端分别连接第一延迟单元110的第三端和第二延迟单元120的第三端。因此，数模转换器模块160可根据获取的不同编码值调节输入第一延迟单元110的第一电流和调节输入第二延迟单元120的第二电流。而通过对第一延迟单元110中输入电流的调节，可对输入的差分时钟信号先进行差模调节，以进行差模校准。在差模校准完成后，通过对第二延迟单元120中输入电流的调节，可对输入的差分时钟信号进行共模调节，以进行共模校准。数字控制模块150通过比较器140的输出结果进行相应编码量的增加或减少，并将增加或者减少后的编码值传输至数模转换器模块160，从而使得数模转换器模块160能够根据获取的编码值对输入第一延迟单元的第一电流进行调节，以完成对差分时钟信号的差模校准。在差模校准完成后，通过同样的方式对输入第二延迟单元的第二电流进行调节，可完成共模校准。

本申请实施例提出的占空比校准电路，通过先后对输入的差分时钟信号进行差模校准和共模校准，能够提高占空比校准的精度。具体地，相关技术中，通过占空比校准电路进行占空比校准后，其对应的校准精度为50.5％，即校准到占空比为50.5％时，就认为校准完成。而通过本申请实施例提出地占空比校准电路，其校准精度为50.1％，即占空比校准到50.1％时才认为校准完成。

在本申请的一个实施例中，参照图2和图3，图2是本申请实施例提供的第一延迟单元和第二延迟单元的结构示意图，图3是本申请实施例提供的第一延迟单元和第二延迟单元的另一结构示意图。第一延迟单元110与第二延迟单元120串联，第一延迟单元110与第二延迟单元120结构相同。本申请实施例以第一延迟单元110为例进行说明，输入第一延迟单元110中的电荷量一定，从而通过改变输入第一延迟单元110中的电流的大小，可相应改变输入的差分时钟信号的上升时间和下降时间。

在本申请的一个实施例中，第一延迟单元用于根据数模转换器模块调节后的第一电流对差分时钟信号进行差模调节，包括：

根据数模转换器模块调节后的第一电流，对差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节；

通过对差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节，完成对差分时钟信号的上升沿陡峭度和下降沿陡峭度的调节。

本申请实施例中，第一延迟单元110根据数模转换器模块160调节后的第一电流，可对差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节，其中，调节包括将上升沿的起始时间延后或者将下降沿的结束时间延后等。通过对差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节，能够完成对差分时钟信号的上升沿陡峭度和下降沿陡峭度的调节。

示例性地，参照图4，图4是本申请实施例提供的差分时钟信号经过第一延迟单元前、后的对比示意图。由图4所示，差分时钟信号经过第一延迟单元110之后，保持上升沿的结束时间不变，将上升沿的起始时间延后；同时，保持下降沿的起始时间不变，将下降沿的结束时间延后，从而使得经过第一延迟单元110之后的差分时钟信号的上升沿陡峭度变陡和下降沿陡峭度变陡。通过这种方式，可对差分时钟信号进行差模调节，以完成差模校准。

在本申请的一个实施例中，比较器用于将第一电压与基准电压进行比较，并输出第一比较结果，包括：

将第一电压与基准电压进行比较，基准电压为占空比为50％所对应的电压；

当第一电压大于基准电压，比较器输出的第一比较结果为高电平；

当第一电压小于基准电压，比较器输出的第一比较结果为低电平。

本申请实施例中，差分时钟信号经过第一延迟单元110之后，输出至电容电阻滤波器130，电容电阻滤波器130可对进行差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压。得到的第一电压再输入至比较器140中，使得比较器140可将第一电压与基准电压进行比较。其中，基准电压为预先调制好的占空比为50％所对应的电压。当第一电压大于基准电压，比较器140输出为高电平。当第一电压小于基准电压，比较器输出为低电平。

需要说明的是，比较器140输出结果可用二分法进行表征。即当比较器140输出1表征当前的第一电压大于基准电压，当比较器输出0表征当前的第一电压小于基准电压。

本申请实施例中，通过比较器140的输出结果，可准确获取经过差模调节后输出的第一电压与基准电压的大小。

在本申请的一个实施例中，数字控制模块用于根据第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行一定编码量的增加或者减少后的编码值更新为第一当前编码值，包括：

当第一比较结果为高电平，在第一当前编码值的基础上进行一定编码量的增加，并将进行一定编码量的增加后的编码值更新为第一当前编码值；

当第一比较结果为低电平，在第一当前编码值的基础上进行一定编码量的减少，并将进行一定编码量的减少后的编码值更新为第一当前编码值。

本申请实施例中，数字控制模块150可获取比较器140的输出结果，当比较器输出为1时，表征第一电压高于基准电压，此时，需要在第一当前编码值的基础上进行一定编码量的增加，并将进行一定编码量的增加后的编码值更新为第一当前编码值。当比较器输出为0时，表征第一电压低于基准电压，此时，需要在第一当前编码值的基础上进行一定编码量的减少，并将进行一定编码量的减少后的编码值更新为第一当前编码值。

示例性地，数字控制模块150可先获取默认编码值为最初始的第一当前编码值。比如默认编码值为128，此时，若获取的比较器140的输出结果为1，则表明当前需要增加一定编码量，其中一定编码量为128的1/2，即为64。此时，在第一当前编码值128的基础上增加64得到编码值为192，即128+64＝192。然后将编码值192更新为第一当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值192对输入第一延迟单元110的第一电流进行调节，完成第一次调节。调节后通过比较器140又会输出一个输出结果，比如输出为1，则表明当前需要增加一定编码量，其中一定编码量为64的1/2，即为32。此时，在第一当前编码值192的基础上增加32得到编码值为224，即192+32＝224。然后将编码值224更新为第一当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值224对输入第一延迟单元110的第一电流进行调节，完成第二次调节。调节后通过比较器140又会输出一个输出结果，比如输出为0，则表明当前需要减少一定编码量，其中一定编码量为32的1/2，即为16。此时，在第一当前编码值224的基础上减少16得到编码值为208，即224-16＝208。然后将编码值208更新为第一当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值208对输入第一延迟单元110的第一电流进行调节，完成第三次调节。调节后通过比较器140又会输出一个输出结果，比如输出为0，则表明当前需要减少一定编码量，其中一定编码量为16的1/2，即为8。此时，在第一当前编码值208的基础上减少8得到编码值为200，即208-8＝200。然后将编码值200更新为第一当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值200对输入第一延迟单元110的第一电流进行调节，完成第四次调节。调节后通过比较器140又会输出一个输出结果，比如输出为0，则表明当前需要减少一定编码量，其中一定编码量为8的1/2，即为4。此时，在第一当前编码值200的基础上减少4得到编码值为196，即200-4＝196。然后将编码值196更新为第一当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值196对输入第一延迟单元110的第一电流进行调节，完成第五次调节。调节后通过比较器140又会输出一个输出结果，比如输出为0，则表明当前需要减少一定编码量，其中一定编码量为4的1/2，即为2。此时，在第一当前编码值196的基础上减少2得到编码值为194，即196-2＝194。然后将编码值194更新为第一当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值194对输入第一延迟单元110的第一电流进行调节，完成第六次调节。调节后通过比较器140又会输出一个输出结果，比如输出为1，则表明当前需要增加一定编码量，其中一定编码量为2的1/2，即为1。此时，在第一当前编码值194的基础上增加1得到编码值为195，即194+1＝195。然后将编码值195更新为第一当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值195对输入第一延迟单元110的第一电流进行调节，完成第七次调节。按照这种方式，数字控制模块150根据比较器的输出结果每执行一次一定编码量的增加或者减少，就能够得到一个而不同的编码值输入至数模转换器模块160，使得数模转换器模块160可根据获取的不同编码值对输入第一延迟单元110的第一电流进行调节，以进行差模校准。

本申请实施例中，在经过七次调节之后，通过获取比较器140对应输出的七次第一比较结果对应的第一高低电平变化曲线，并获取第一高低电平变化曲线中最后一个电平跳变点对应的编码值为最终的差模校准编码值。参照图5，图5是本申请实施例提供的占空比校准电路的差模校准示例图。由图5所示，比较器140每次在进行比较之前，都会进行复位，即复位为0后再进行当次比较结果的输出。编码值的增加或减少是由比较器140的输出结果来决定，数字控制模块150根据比较器140共7次的输出结果执行7次相应编码值的增加或减少。图6中，比较器140共7次的输出结果的高低电平变化曲线中，最后一个电平跳变点对应的编码值为194，因此，编码值194为最终的差模校准编码值。将编码值194输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值194对输入第一延迟单元110的第一电流进行调节，得到最终完成了差模校准的差分时钟信号。

在本申请的一个实施例中，第二延迟单元用于在完成差模校准之后，根据数模转换器模块调节后的第二电流对差分时钟信号进行共模调节，包括：

在完成差模校准之后，根据数模转换器模块调节后的第二电流对差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节；

通过对差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节，完成对差分时钟信号的幅度的调节。

本申请实施例中，在完成差模校准之后，第二延迟单元120根据数模转换器模块160调节后的第二电流，可对差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节，其中，调节也包括将上升沿的结束时间延后或者将下降沿的起始时间延后等。通过对差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节，能够完成对差分时钟信号的幅度的调节。

示例性地，参照图6，图6是本申请实施例提供的差分时钟信号经过第二延迟单元前、后的对比示意图。由图6所示，差分时钟信号经过第一延迟单元110之后，保持上升沿的结束时间不变，将上升沿的起始时间延后；同时，保持下降沿的起始时间不变，将下降沿的结束时间延后，从而使得经过第一延迟单元110之后的差分时钟信号的上升沿陡峭度变陡和下降沿陡峭度变陡。通过这种方式，可对差分时钟信号进行差模调节，以完成差模校准。在完成差模校准之后，差分时钟信号输入到第二延迟单元120中进行共模校准。具体地，通过调节输入第二延迟单元120的第二电流，可保持上升沿的起始时间不变，将上升沿的结束时间延后；同时，保持下降沿的结束时间不变，将下降沿的起始时间推前。通过这种方式，可对完成差模校准后的差分时钟信号进行共模调节，以完成共模校准。

在本申请的一个实施例中，比较器用于将第二电压与基准电压进行比较，并输出第二比较结果，包括：

将第二电压与基准电压进行比较，基准电压为占空比为50％所对应的电压；

当第二电压大于基准电压，比较器输出的第二比较结果为高电平；

当第二电压小于基准电压，比较器输出的第二比较结果为低电平。

本申请实施例中，差分时钟信号经过第二延迟单元120之后，输出至电容电阻滤波器130，电容电阻滤波器130可对进行共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压。得到的第二电压再输入至比较器140中，使得比较器140可将第二电压与基准电压进行比较。其中，基准电压为预先调制好的占空比为50％所对应的电压。当第二电压大于基准电压，比较器140输出为高电平。当第二电压小于基准电压，比较器输出为低电平。

同样需要说明的是，比较器140输出结果可用二分法进行表征。即当比较器140输出1表征当前的第二电压大于基准电压，当比较器输出0表征当前的第二电压小于基准电压。

本申请实施例中，通过比较器140的输出结果，可准确获取经过共模调节后输出的第二电压与基准电压的大小。

在本申请的一个实施例中，数字控制模块用于根据第二比较结果在第二当前编码值的基础上进行一定编码量的增加或者减少，并将进行一定编码量的增加或者减少后的编码值更新为第二当前编码值，包括：

当第二比较结果为高电平，在第二当前编码值的基础上进行一定编码量的增加，并将进行一定编码量的增加后的编码值更新为第二当前编码值；

当第二比较结果为低电平，在第二当前编码值的基础上进行一定编码量的减少，并将进行一定编码量的减少后的编码值更新为第二当前编码值。

本申请实施例中，数字控制模块150可获取比较器140的输出结果，当比较器输出为1时，表征第二电压高于基准电压，此时，需要在第二当前编码值的基础上进行一定编码量的增加，并将进行一定编码量的增加后的编码值更新为第二当前编码值。当比较器输出为0时，表征第二电压低于基准电压，此时，需要在第二当前编码值的基础上进行一定编码量的减少，并将进行一定编码量的减少后的编码值更新为第二当前编码值。

示例性地，数字控制模块150可先获取默认编码值为最初始的第二当前编码值。比如默认编码值为128，此时，若获取的比较器140的输出结果为1，则表明当前需要增加一定编码量，其中一定编码量为128的1/2，即为64。此时，在第二当前编码值128的基础上增加64得到编码值为192，即128+64＝192。然后将编码值192更新为第二当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值192对输入第二延迟单元120的第二电流进行调节，完成第一次调节。调节后通过比较器140又会输出一个输出结果，比如输出为1，则表明当前需要增加一定编码量，其中一定编码量为64的1/2，即为32。此时，在第二当前编码值192的基础上增加32得到编码值为224，即192+32＝224。然后将编码值224更新为第二当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值224对输入第二延迟单元120的第二电流进行调节，完成第二次调节。调节后通过比较器140又会输出一个输出结果，比如输出为0，则表明当前需要减少一定编码量，其中一定编码量为32的1/2，即为16。此时，在第二当前编码值224的基础上减少16得到编码值为208，即224-16＝208。然后将编码值208更新为第二当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值208对输入第二延迟单元120的第二电流进行调节，完成第三次调节。调节后通过比较器140又会输出一个输出结果，比如输出为0，则表明当前需要减少一定编码量，其中一定编码量为16的1/2，即为8。此时，在第一当前编码值208的基础上减少8得到编码值为200，即208-8＝200。然后将编码值200更新为第二当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值200对输入第二延迟单元120的第二电流进行调节，完成第四次调节。调节后通过比较器140又会输出一个输出结果，比如输出为1，则表明当前需要增加一定编码量，其中一定编码量为8的1/2，即为4。此时，在第二当前编码值200的基础上增加4得到编码值为204，即200+4＝204。然后将编码值204更新为第二当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值204对输入第二延迟单元120的第二电流进行调节，完成第五次调节。调节后通过比较器140又会输出一个输出结果，比如输出为0，则表明当前需要减少一定编码量，其中一定编码量为4的1/2，即为2。此时，在第二当前编码值204的基础上减少2得到编码值为202，即204-2＝202。然后将编码值202更新为第二当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值202对输入第二延迟单元120的第二电流进行调节，完成第六次调节。调节后通过比较器140又会输出一个输出结果，比如输出为0，则表明当前需要减少一定编码量，其中一定编码量为2的1/2，即为1。此时，在第二当前编码值202的基础上减少1得到编码值为201，即202-1＝201。然后将编码值201更新为第二当前编码值，并输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值201对输入第二延迟单元120的第二电流进行调节，完成第七次调节。按照这种方式，数字控制模块150根据比较器的输出结果每执行一次一定编码量的增加或者减少，就能够得到一个而不同的编码值输入至数模转换器模块160，使得数模转换器模块160可根据获取的不同编码值对输入第二延迟单元120的第二电流进行调节，以进行共模校准。

本申请实施例中，在经过七次调节之后，通过获取比较器140对应输出的七次第二比较结果对应的第二高低电平变化曲线，并获取第二高低电平变化曲线中最后一个电平跳变点对应的编码值为最终的共模校准编码值。参照图7，图7是本申请实施例提供的占空比校准电路的共模校准示例图。由图7所示，比较器140每次在进行比较之前，都会进行复位，即复位为0后再进行当次比较结果的输出。编码值的增加或减少是由比较器140的输出结果来决定，数字控制模块150根据比较器140共7次的输出结果执行7次相应编码值的增加或减少。图7中，比较器140共7次的输出结果的高低电平变化曲线中，最后一个电平跳变点对应的编码值为200，因此，编码值200为最终的共模校准编码值。将编码值200输入至数模转换器模块160，使得数模转换器模块160根据获取的编码值200对输入第二延迟单元120的第二电流进行调节，得到最终完成了共模校准的差分时钟信号。

本申请实施例还提供一种占空比校准方法，基于本申请实施例提供的占空比校准电路执行，即可通过图1所示的占空比校准电路先后对差分时钟信号进行差模校准和共模校准，能够提高占空比的校准精度。

参照图8，图8是本申请实施例提供的占空比校准方法的流程图，由图1所示的占空比校准电路执行，包括但不限于步骤S810至步骤S8100。

步骤S810，通过第一延迟单元根据数模转换器模块调节后的第一电流对差分时钟信号进行差模调节；

步骤S820，通过电容电阻滤波器对进行差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压；

步骤S830，通过比较器将第一电压与基准电压进行比较，并输出第一比较结果，基准电压为占空比为50％所对应的电压；

步骤S840，通过数字控制模块根据第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行一定编码量的增加或者减少后的编码值更新为第一当前编码值，一定编码量为上一次增加或者减少的编码量的1/2；

步骤S850，通过数模转换器模块根据第一当前编码值调节向第一延迟单元输入的第一电流，以使得第一延迟单元根据第一电流对差分时钟信号进行差模校准；

步骤S860，在完成差模校准之后，通过第二延迟单元根据数模转换器模块调节后的第二电流对差分时钟信号进行共模调节；

步骤S870，通过电容电阻滤波器对进行共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压；

步骤S880，通过比较器将第二电压与基准电压进行比较，并输出第二比较结果；

步骤S890，通过数字控制模块根据第二比较结果在第二当前编码值的基础上进行一定编码量的增加或者减少，并将进行一定编码量的增加或者减少后的编码值更新为第二当前编码值；

步骤S8100，通过数模转换器模块根据第二当前编码值调节向第二延迟单元输入的第二电流，以使得第二延迟单元根据第二电流对差分时钟信号进行共模校准。

本申请实施例中，步骤S810至步骤S850为利用图1所示的占空比校准电路执行的差模校准步骤。在差模校准过程中，第一延迟单元110会根据数模转换器模块160调节后的第一电流对差分时钟信号进行差模调节，然后输入至电容电阻滤波器130，电容电阻滤波器130对进行差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压，然后输入至比较器140中，使得比较器140将第一电压和基准电压进行比较，并输出相应的第一比较结果。第一比较结果包括2种情况，一种是第一电压大于基准电压，比较器140输出为高电平。另一种是第一电压小于基准电压，比较器140输出为低电平。数字控制模块150可获取第一比较结果，并根据第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行一定编码量的增加或者减少后的编码值更新为第一当前编码值。然后数字控制模块150会将更新得到的第一当前编码值传输至数模转换器模块160，使得数模转换器模块160可根据获取的第一当前编码值对输入第一延迟单元110的第一电流进行调节，以进行差模校准。

本申请实施例中，在完成差模校准之后，通过步骤S860至步骤S8100进行共模校准。在共模校准过程中，第二延迟单元120会根据数模转换器模块160调节后的第二电流对差分时钟信号进行共模调节，然后输入至电容电阻滤波器130，电容电阻滤波器130对进行共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压，然后输入至比较器140中，使得比较器140将第二电压和基准电压进行比较，并输出相应的第二比较结果。第二比较结果包括2种情况，一种是第二电压大于基准电压，比较器140输出为高电平。另一种是第二电压小于基准电压，比较器140输出为低电平。数字控制模块150可获取第二比较结果，并根据第二比较结果在第二当前编码值的基础上进行一定编码量的增加或者减少，并将进行一定编码量的增加或者减少后的编码值更新为第二当前编码值。然后数字控制模块150会将更新得到的第二当前编码值传输至数模转换器模块160，使得数模转换器模块160可根据获取的第二当前编码值对输入第二延迟单元120的第二电流进行调节，以进行共模校准。

在本申请的一个实施例中，在数字控制模块根据第一比较结果执行一定编码量的增加或者减少之前，还需执行以下操作：

获取默认编码值，并以默认编码值为第一当前编码值。

本申请实施例中，需要在数字控制模块150中预先写入一个默认编码值作为初始的第一当前编码值。示例性地，在数字控制模块150中预先写入编码值128，以编码值128作为初始的第一当前编码值，然后在编码值128的基础上开始增加或者减少一定编码量，以进行差模校准。

在本申请的一个实施例中，在数字控制模块根据第二比较结果执行一定编码量的增加或者减少之前，还需执行以下操作：

获取默认编码值，并以默认编码值为第二当前编码值。

本申请实施例中，在完成差模校准之后，需要在数字控制模块150中预先写入一个默认编码值作为初始的第二当前编码值。示例性地，在数字控制模块150中预先写入编码值128，以编码值128作为初始的第二当前编码值，然后在编码值128的基础上开始增加或者减少一定编码量，以进行共模校准。

在本申请的一个实施例中，参照图9，图9是本申请实施例提供的在数字控制模块根据第一比较结果执行七次一定编码量的增加或者减少之后执行的步骤流程图，包括但不限于步骤S910至步骤S930。

步骤S910，获取比较器对应输出的七次第一比较结果对应的第一高低电平变化曲线；

步骤S920，获取第一高低电平变化曲线中最后一个电平跳变点对应的第一当前编码值为差模校准编码值；

步骤S930，将差模校准编码值输出至数模转换器模块，使得数模转换器模块根据差模校准编码值调节向第一延迟单元输入的第一电流，以完成对差分时钟信号的差模校准。

本申请实施例中，数字控制模块150以默认编码值为初始的第一当前编码值开始进行一定编码量的增加或者减少，以进行对差分时钟信号的多次差模校准操作，在数字控制模块150根据第一比较结果执行七次一定编码量的增加或者减少之后，通过获取比较器140对应输出的七次第一比较结果对应的第一高低电平变化曲线，可从第一高低电平变化曲线中找到最后一个电平跳变点，即由高电平转变为低电平或者由低电平转变为高电平的跳变点，然后以最后一个电平跳变点对应的第一当前编码值作为差模校准编码值，并输入至数模转换器模块160中，从而使得数模转换器模块160根据该差模校准编码值对输入第一延迟单元110的第一电流进行调节，以完成对差分时钟信号的差模校准。

本申请实施例在进行七次对输入第一延迟单元110的第一电流的调节之后，通过比较器140输出的第一比较结果的第一高低电平变化曲线，能够找到第一高低电平变化曲线中最后一个电平跳变点对应的第一当前编码值作为差模校准编码值。从而通过该差模校准编码值可实现对差分时钟信号的差模校准。

在本申请的一个实施例中，参照图10，图10是本申请实施例提供的在数字控制模块根据第二比较结果执行七次一定编码量的增加或者减少之后执行的步骤流程图，包括但不限于步骤S1010至步骤S1030。

步骤S1010，获取比较器对应输出的七次第二比较结果对应的第二高低电平变化曲线；

步骤S1020，获取第二高低电平变化曲线中最后一个电平跳变点对应的第二当前编码值为共模校准编码值；

步骤S1030，将共模校准编码值输出至数模转换器模块，使得数模转换器模块根据共模校准编码值调节向第二延迟单元输入的第二电流，以完成对差分时钟信号的共模校准。

本申请实施例中，在完成差模校准之后，固定差模校准编码值不变，即固定差模校准后输入第一延迟单元110的第一电流不变。数字控制模块150以默认编码值为初始的第二当前编码值开始进行一定编码量的增加或者减少，以进行对差分时钟信号的多次共模校准操作，在数字控制模块150根据二比较结果执行七次一定编码量的增加或者减少之后，通过获取比较器140对应输出的七次第二比较结果对应的第二高低电平变化曲线，可从第二高低电平变化曲线中找到最后一个电平跳变点，即由高电平转变为低电平或者由低电平转变为高电平的跳变点，然后以最后一个电平跳变点对应的第二当前编码值作为共模校准编码值，并输入至数模转换器模块160中，从而使得数模转换器模块160根据该共模校准编码值对输入第一二延迟单元120的第二电流进行调节，以完成对差分时钟信号的共模校准。

本申请实施例在进行七次对输入第二延迟单元120的第二电流的调节之后，通过比较器140输出的第二比较结果的第二高低电平变化曲线，能够找到第二高低电平变化曲线中最后一个电平跳变点对应的第二当前编码值作为共模校准编码值。从而通过该共模校准编码值可实现对差分时钟信号的共模校准。

本申请实施例还提供一种占空比校准装置，包括本申请任一实施例提供的占空比校准电路。

由于本申请实施例提供的占空比校准装置包括本申请任一实施例提供的占空比校准电路，因此，本申请实施例提供的占空比校准装置具有上述占空比校准电路的优点。能够通过编码值和调节后比较器输出的比较结果来进行占空比的校准，能够有效提高占空比的校准精度。

本申请实施例描述的实施例是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定，本领域技术人员可知，随着技术的演变和新应用场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。

本领域技术人员可以理解的是，图中示出的技术方案并不构成对本申请实施例的限定，可以包括比图示更多或更少的步骤，或者组合某些步骤，或者不同的步骤。

以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、设备中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。

本申请的说明书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括多指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例的方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序的介质。

以上参照附图说明了本申请实施例的优选实施例，并非因此局限本申请实施例的权利范围。本领域技术人员不脱离本申请实施例的范围和实质内所作的任何修改、等同替换和改进，均应在本申请实施例的权利范围之内。

Claims (10)

1.一种占空比校准电路，其特征在于，包括：第一延迟单元、第二延迟单元、电容电阻滤波器、比较器、数字控制模块和数模转换器模块；

所述第一延迟单元的第一端用于接收差分时钟信号，所述第一延迟单元的第二端与所述第二延迟单元的第一端连接，所述第二延迟单元的第二端与所述电容电阻滤波器的第一端连接，所述电容电阻滤波器的第二端与所述比较器的第一端连接，所述比较器的第二端与所述数字控制模块的第一端连接，所述数字控制模块的第二端与所述数模转换器模块的第一端连接，所述数模转换器模块的第二端分别连接所述第一延迟单元的第三端和所述第二延迟单元的第三端；

所述第一延迟单元用于根据所述数模转换器模块调节后的第一电流对所述差分时钟信号进行差模调节；

所述第二延迟单元用于在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节；

所述电容电阻滤波器用于：

对进行差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压；

对进行共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压；

所述比较器用于：

将所述第一电压与基准电压进行比较，并输出第一比较结果，所述基准电压为占空比为50％所对应的电压；

将所述第二电压与所述基准电压进行比较，并输出第二比较结果；

所述数字控制模块用于：

根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第一当前编码值，所述一定编码量为上一次增加或者减少的编码量的1/2；

根据所述第二比较结果在第二当前编码值的基础上进行所述一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第二当前编码值；

所述数模转换器模块用于：

根据所述第一当前编码值调节向所述第一延迟单元输入的所述第一电流，以使得所述第一延迟单元根据所述第一电流对所述差分时钟信号进行差模校准；

在差模校准完成后，根据所述第二当前编码值调节向所述第二延迟单元输入的所述第二电流，以使得所述第二延迟单元根据所述第二电流对所述差分时钟信号进行共模校准。

2.根据权利要求1所述的电路，其特征在于，所述第一延迟单元用于根据所述数模转换器模块调节后的第一电流对所述差分时钟信号进行差模调节，包括：

根据所述数模转换器模块调节后的第一电流，对所述差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节；

通过对所述差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节，完成对所述差分时钟信号的上升沿陡峭度和下降沿陡峭度的调节。

3.根据权利要求1所述的电路，其特征在于，所述第二延迟单元用于在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节，包括：

在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节；

通过对所述差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节，完成对所述差分时钟信号的幅度的调节。

4.根据权利要求1所述的电路，其特征在于，所述比较器用于将所述第一电压与基准电压进行比较，并输出第一比较结果，包括：

将所述第一电压与基准电压进行比较，所述基准电压为占空比为50％所对应的电压；

当所述第一电压大于所述基准电压，所述比较器输出的所述第一比较结果为高电平；

当所述第一电压小于所述基准电压，所述比较器输出的所述第一比较结果为低电平。

5.根据权利要求1所述的电路，其特征在于，所述数字控制模块用于根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第一当前编码值，包括：

当所述第一比较结果为高电平，在所述第一当前编码值的基础上进行一定编码量的增加，并将进行所述一定编码量的增加后的编码值更新为所述第一当前编码值；

当所述第一比较结果为低电平，在所述第一当前编码值的基础上进行一定编码量的减少，并将进行所述一定编码量的减少后的编码值更新为所述第一当前编码值。

6.一种占空比校准方法，其特征在于，利用权利要求1-5任一项所述的占空比校准电路执行，包括：

通过第一延迟单元根据数模转换器模块调节后的第一电流对差分时钟信号进行差模调节；

通过电容电阻滤波器对进行所述差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压；

通过比较器将所述第一电压与基准电压进行比较，并输出第一比较结果，所述基准电压为占空比为50％所对应的电压；

通过数字控制模块根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第一当前编码值，所述一定编码量为上一次增加或者减少的编码量的1/2；

通过数模转换器模块根据所述第一当前编码值调节向所述第一延迟单元输入的所述第一电流，以使得所述第一延迟单元根据所述第一电流对所述差分时钟信号进行差模校准；

在完成差模校准之后，通过第二延迟单元根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节；

通过所述电容电阻滤波器对进行所述共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压；

通过所述比较器将所述第二电压与所述基准电压进行比较，并输出第二比较结果；

通过所述数字控制模块根据所述第二比较结果在第二当前编码值的基础上进行所述一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第二当前编码值；

通过所述数模转换器模块根据所述第二当前编码值调节向所述第二延迟单元输入的所述第二电流，以使得所述第二延迟单元根据所述第二电流对所述差分时钟信号进行共模校准。

7.根据权利要求6所述的方法，其特征在于，在所述数字控制模块根据所述第一比较结果执行所述一定编码量的增加或者减少之前，所述方法包括：

获取默认编码值，并以所述默认编码值为所述第一当前编码值。

8.根据权利要求6所述的方法，其特征在于，在所述数字控制模块根据所述第一比较结果执行七次所述一定编码量的增加或者减少之后，所述方法包括：

获取所述比较器对应输出的七次所述第一比较结果对应的第一高低电平变化曲线；

获取所述第一高低电平变化曲线中最后一个电平跳变点对应的所述第一当前编码值为差模校准编码值；

将所述差模校准编码值输出至所述数模转换器模块，使得所述数模转换器模块根据所述差模校准编码值调节向所述第一延迟单元输入的所述第一电流，以完成对所述差分时钟信号的差模校准。

9.根据权利要6所述的方法，其特征在于，在所述数字控制模块根据所述第二比较结果执行了七次所述一定编码量的增加或者减少之后，所述方法包括：

获取所述比较器对应输出的七次所述第二比较结果对应的第二高低电平变化曲线；

获取所述第二高低电平变化曲线中最后一个电平跳变点对应的所述第二当前编码值为共模校准编码值；

将所述共模校准编码值输出至所述数模转换器模块，使得所述数模转换器模块根据所述共模校准编码值调节向所述第二延迟单元输入的所述第二电流，以完成对所述差分时钟信号的共模校准。

10.一种占空比校准装置，其特征在于，包括权利要求1-5任一项所述的占空比校准电路。