CN116743317A - 基于通用芯片互联标准的数据传输方法 - Google Patents
基于通用芯片互联标准的数据传输方法 Download PDFInfo
- Publication number
- CN116743317A CN116743317A CN202310789731.8A CN202310789731A CN116743317A CN 116743317 A CN116743317 A CN 116743317A CN 202310789731 A CN202310789731 A CN 202310789731A CN 116743317 A CN116743317 A CN 116743317A
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- layer
- protocol layer
- retransmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000006978 adaptation Effects 0.000 claims description 68
- 230000004044 response Effects 0.000 claims description 63
- 230000009191 jumping Effects 0.000 claims description 32
- 230000003111 delayed effect Effects 0.000 claims description 23
- 230000000977 initiatory effect Effects 0.000 claims description 18
- 238000012544 monitoring process Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 16
- 238000004891 communication Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/1607—Details of the supervisory signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
- H04L5/0055—Physical resource allocation for ACK/NACK
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Communication Control (AREA)
Abstract
本申请提供一种基于通用芯片互联标准的数据传输方法，包括：在协议层发送数据期间判断是否满足预设中断条件，在满足第一中断条件时使协议层在下一时钟周期挂起并对缓存中的部分或全部数据进行重传，在数据重传成功时控制协议层继续发送后续数据；在满足第三中断条件时使协议层在下一时钟周期挂起并对缓存中的全部数据进行重传，在数据重传成功时控制协议层继续发送后续数据；在满足第二中断条件时使协议层在下一时钟周期挂起，若看门狗溢出前收到滞后ACK信号，控制协议层继续发送后续数据，若看门狗溢出前收到滞后NAK信号，执行重传操作并在重传成功时控制协议层继续发送后续数据，能使UCIe的数据传输效率最大化。
Description
技术领域
本申请涉及高速互联技术领域，尤其涉及一种基于通用芯片互联标准的数据传输方法。
背景技术
UCIe(Universal Chiplet Interconnect Express，通用芯粒互联标准)是高速互联领域当前最快速的解决方案，Adapter Layer(适配层)是其三层结构的中间层。Adapter需要实现FDI(Flit-Aware D2D Interface)接口到RDI(Raw D2D Interface)接口的转换，协议支持其latency(即延迟)最小为0，以使数据传输效率最高。但当前业界并未提出使latency为0的数据传输方案，导致当前基于UCIe的数据传输方案均无法达到最高传输效率。
发明内容
本申请提供一种基于通用芯片互联标准的数据传输方法，以用于解决现有基于UCIe的数据传输方案无法达到最高传输效率的问题。
本申请提供一种基于通用芯片互联标准的数据传输方法，所述方法包括：
步骤S1，在协议层发送数据期间同时监测应答信号、缓存及看门狗的状态；
步骤S2，判断应答信号、缓存及看门狗的状态是否满足第一中断条件，若是，执行步骤S3；否则执行步骤S4；其中，第一中断条件为接收到NAK信号；
步骤S3，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的部分或全部数据进行重传操作；在数据全部重传成功的情况下跳转执行步骤S8；
步骤S4，判断应答信号、缓存及看门狗的状态是否满足第二中断条件，若是，执行步骤S5；否则执行步骤S6；其中，第二中断条件为缓存满且未收到应答信号，同时看门狗未溢出；
步骤S5，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，并持续监测应答信号，若在看门狗溢出前收到滞后的ACK信号，跳转执行步骤S8；若在看门狗溢出前收到滞后的NAK信号，跳转执行步骤S3；
步骤S6，判断应答信号、缓存及看门狗的状态是否满足第三中断条件，若是，跳转执行步骤S7；否则执行步骤S8；其中，第三中断条件为看门狗溢出且未收到应答信号；
步骤S7，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的全部数据进行重传操作；在数据全部重传成功的情况下执行步骤S8；
步骤S8，判断协议层数据发送是否结束，若是，执行步骤S9，若否，控制协议层继续发送后续数据，并跳转执行步骤S1；
步骤S9，关闭RDI接口以停止数据传输。
根据本申请提供的一种基于通用芯片互联标准的数据传输方法，在步骤S7中，若在数据重传操作的过程中接收到滞后的ACK信号，则基于所述滞后的ACK信号中的序列号确定第一目标重传数据并对所述第一目标重传数据进行重传操作，若所述第一目标重传数据不存在，则执行步骤S8；
若在数据重传操作的过程中接收到滞后的NAK信号，则基于所述滞后的NAK信号中的序列号确定第二目标重传数据并对所述第二目标重传数据进行重传操作。
根据本申请提供的一种基于通用芯片互联标准的数据传输方法，在步骤S3中，若在对数据进行重传操作过程中接收到新的NAK信号，则再次发起数据重传请求，并在赢得仲裁后对缓存中的第三目标数据进行重传操作，直至数据全部重传成功。
根据本申请提供的一种基于通用芯片互联标准的数据传输方法，所述第一状态寄存器中存储的是适配层到物理层的有效信号状态标志位，第二状态寄存器中存储的是适配层到协议层的下层准备状态标志位。
根据本申请提供的一种基于通用芯片互联标准的数据传输方法，所述方法还包括：在数据发送和重传的过程中，当FDI接口的状态机进入激活状态时，将适配层到协议层的下层准备状态标志位置位；
在检测到协议层到适配层的有效信号及适配层到协议层的下层准备信号同时置位或适配层到物理层的有效信号状态标志位置位时，将适配层到物理层的有效信号置位；
其中，所述适配层到协议层的下层准备信号是将适配层到协议层的下层准备状态标志位和物理层到适配层的下层准备信号相与后进行驱动的。
根据本申请提供的一种基于通用芯片互联标准的数据传输方法，数据是否全部重传成功是基于随路完成指示信号确定的，当缓存中的最后一个数据完成重传时，所述随路完成指示信号置位。
根据本申请提供的一种基于通用芯片互联标准的数据传输方法，所述方法还包括：
当检测到随路完成指示信号置位时，将适配层到协议层的下层准备状态标志位置位。
根据本申请提供的一种基于通用芯片互联标准的数据传输方法，所述判断协议层数据发送是否结束，具体包括：
当协议层到适配层的有效信号为低，且物理层到适配层的下层准备信号置位时，判断协议层数据发送结束，否则判断协议层数据发送未结束；
相应的，所述关闭RDI接口是通过将适配层到物理层的有效信号状态标志位拉低实现的。
根据本申请提供的一种基于通用芯片互联标准的数据传输方法，所述方法还包括：
当检测到协议层连续发送16个flit时，适配层在发送第17个数据时，将适配层到协议层的下层准备信号清零。
根据本申请提供的一种基于通用芯片互联标准的数据传输方法，所述方法还包括：
在适配层无需处理协议层数据的时段内发送空载ACK或NAK信息。
本申请提供的基于通用芯片互联标准的数据传输方法和装置，通过步骤S1，在协议层发送数据期间同时监测应答信号、缓存及看门狗的状态；步骤S2，判断应答信号、缓存及看门狗的状态是否满足第一中断条件，若是，执行步骤S3；否则执行步骤S4；其中，第一中断条件为接收到NAK信号；步骤S3，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的部分或全部数据进行重传操作；在数据全部重传成功的情况下跳转执行步骤S8；步骤S4，判断应答信号、缓存及看门狗的状态是否满足第二中断条件，若是，执行步骤S5；否则执行步骤S6；其中，第二中断条件为缓存满且未收到应答信号，同时看门狗未溢出；步骤S5，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，并持续监测应答信号，若在看门狗溢出前收到滞后的ACK信号，跳转执行步骤S8；若在看门狗溢出前收到滞后的NAK信号，跳转执行步骤S3；步骤S6，判断应答信号、缓存及看门狗的状态是否满足第三中断条件，若是，跳转执行步骤S7；否则执行步骤S8；其中，第三中断条件为看门狗溢出且未收到应答信号；步骤S7，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的全部数据进行重传操作；在数据全部重传成功的情况下执行步骤S8；步骤S8，判断协议层数据发送是否结束，若是，执行步骤S9，若否，控制协议层继续发送后续数据，并跳转执行步骤S1；步骤S9，关闭RDI接口以停止数据传输。能够保证FDI接口到RDI接口的latency为0，来达到主数据通路效率的上限，从而使UCIe的数据传输效率最大化。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的基于通用芯片互联标准的数据传输方法的流程示意图；
图2是本申请提供的基于通用芯片互联标准的数据传输方法对应的波形时序示意图；
图3是本申请提供的电子设备的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1是本申请提供的基于通用芯片互联标准的数据传输方法的流程示意图，如图1所示，该方法包括：
步骤S1，在协议层发送数据期间同时监测应答信号、缓存及看门狗的状态；
步骤S2，判断应答信号、缓存及看门狗的状态是否满足第一中断条件，若是，执行步骤S3；否则执行步骤S4；其中，第一中断条件为接收到NAK信号；
步骤S3，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的部分或全部数据进行重传操作；在数据全部重传成功的情况下跳转执行步骤S8；
步骤S4，判断应答信号、缓存及看门狗的状态是否满足第二中断条件，若是，执行步骤S5；否则执行步骤S6；其中，第二中断条件为缓存满且未收到应答信号，同时看门狗未溢出；
步骤S5，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，并持续监测应答信号，若在看门狗溢出前收到滞后的ACK信号，跳转执行步骤S8；若在看门狗溢出前收到滞后的NAK信号，跳转执行步骤S3；
步骤S6，判断应答信号、缓存及看门狗的状态是否满足第三中断条件，若是，跳转执行步骤S7；否则执行步骤S8；其中，第三中断条件为看门狗溢出且未收到应答信号；
步骤S7，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的全部数据进行重传操作；在数据全部重传成功的情况下执行步骤S8；
步骤S8，判断协议层数据发送是否结束，若是，执行步骤S9，若否，控制协议层继续发送后续数据，并跳转执行步骤S1；
步骤S9，关闭RDI接口以停止数据传输。
具体的，图2是本申请提供的基于通用芯片互联标准的数据传输方法对应的波形时序示意图，如图2所示，由于每个64B flit数据需要添加4B开销(当协议层发送64ByteFlit数据时，适配层一般会在有效数据Flit的前面加上2ByteFlitHeader，后面加上2ByteCRC值)，故每16个flit将多出64B开销(即需要插入1个时钟进行数据发送)。由于协议层无法做到任意长度seamless，因此本申请实施例通过保证适配层支持任意长度seamless的方式保证数据传输效率最大化。
为实现FDI(Flit-aware D2D Interface)到RDI(Raw D2D Interface)数据转换的latency最小，对适配层到物理层的有效信号(简称signal_g)采用非反压即同步发送，且发完即停主机制。
为支持上述机制，FDI接口将根据RDI接口同步反压协议层。即检测到物理层到适配层的下层准备信号(简称signal_h)为低则立即拉低适配层到协议层的下层准备信号(简称signal_d)。同时，FDI接口采用常开模式，即当FDI接口的状态机进入激活状态时，将适配层到协议层的下层准备状态标志位(简称signal_c)置位(通过对第二状态寄存器操作实现)。值得注意的是，本申请实施例通过signal_c和signal_h相与的方式驱动signal_d。
当协议层正常发送数据时，当检测到协议层到适配层的有效信号(简称signal_a)和signal_d同时置位(此时signal_h必处于置位状态)立即将signal_g拉高(动态同步输出子机制)；当检测到signal_a的上升沿立即将第一状态寄存器置位(静态按批输出子机制)。所述第一状态寄存器中存储的是适配层到物理层的有效信号状态标志位(简称signal_f)。对应的，当检测到协议层停止(即数据发送结束)时将signal_f拉低来关闭RDI接口。当满足以下条件时即认为协议层停止：检测到signal_a为低(此时协议层停止，适配层准备发批尾数据)；同时，检测到signal_h置位(此时适配层正在发数据)。如图2所示，signal_b即为协议层发送给适配层的数据信号，signal_i即为适配层发送给物理层的数据信号。
同理，retry(即重传时)时，当检测到缓存到适配层的有效信号(为了与协议层正常发送数据进行区分，简称signal_a_2)和适配层到缓存的下层准备信号(为了与协议层正常发送数据进行区分，简称signal_d_2)同时置位(此时signal_h必处于置位状态)立即将signal_g拉高(动态同步输出子机制)；当检测到signal_a_2的上升沿立即将第一状态寄存器置位(静态按批输出子机制)。其中，通过将适配层到缓存的下层准备状态标志位(为了与协议层正常发送数据进行区分，简称signal_c_2)和signal_h相与后驱动signal_d_2。对应的，当检测到retry完成(即数据是否全部重传成功)时将signal_f拉低来关闭RDI接口。数据是否全部重传成功是基于随路完成指示信号确定的，当缓存中的最后一个数据完成重传时，所述随路完成指示信号(简称retry_done_pulse)置位。
基于上述处理机制，本申请实施例即可保证适配层实现无缝传输，进而保证数据传输效率最大化。更具体的数据传输流程如下：
在协议层发送数据期间同时监测应答信号、缓存及看门狗的状态，首先判断应答信号、缓存及看门狗的状态是否满足第一中断条件，第一中断条件为接收到NAK信号，若满足第一中断条件，即将第一状态寄存器和第二状态寄存器清零(所述第一状态寄存器中存储的是适配层到物理层的有效信号状态标志位，第二状态寄存器中存储的是适配层到协议层的下层准备状态标志位，此时协议层无法产生动态signal_g)以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的部分或全部数据进行重传操作，并基于随路完成指示信号确定数据是否全部重传成功，在数据全部重传成功的情况下控制协议层继续发送后续数据。基于前述内容可知，当缓存中的最后一个数据完成重传时，所述随路完成指示信号置位。基于此，本申请实施例当检测到随路完成指示信号置位时，将适配层到协议层的下层准备状态标志位置位，以无缝切入协议层继续发送后续数据。可以理解的是，当满足第一中断条件时会阻塞后续ACK和NAK信号，直至第一批数据重传成功才解除阻塞以接收新的NAK信号。在步骤S3中，若在对数据进行重传操作过程中接收到新的NAK信号，则再次发起数据重传请求，并在赢得仲裁后对缓存中的第三目标数据进行重传操作，直至数据全部重传成功。基于此实现循环重传，能够避免数据漏传和多传，能最大限度保证重传的准确性效率。
若应答信号、缓存及看门狗的状态不满足第一中断条件，则继续判断应答信号、缓存及看门狗的状态是否满足第二中断条件，若是，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，并持续监测应答信号。第二中断条件为缓存满且未收到应答信号，同时看门狗未溢出。在此基础上，若在看门狗溢出前收到滞后的ACK信号，则控制协议层继续发送后续数据；若在看门狗溢出前收到滞后的NAK信号，则执行前述满足第一中断条件时的数据重传过程。
若应答信号、缓存及看门狗的状态不满足第二中断条件，则继续判断应答信号、缓存及看门狗的状态是否满足第三中断条件，若是，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的全部数据进行重传操作；在数据全部重传成功的情况下，控制协议层继续发送后续数据。满足第三中断条件时的重传过程与满足第一中断条件的重传过程的不同之处在于：在数据重传操作的过程中接收到滞后的应答信号，基于此，若在数据重传操作的过程中接收到滞后的ACK信号，则基于所述滞后的ACK信号中的序列号确定第一目标重传数据并对所述第一目标重传数据进行重传操作，若所述第一目标重传数据不存在，则执行步骤S8；若在数据重传操作的过程中接收到滞后的NAK信号，则基于所述滞后的NAK信号中的序列号确定第二目标重传数据并对所述第二目标重传数据进行重传操作。基于此，能够保证重传数据的准确性及数据重传效率。
基于前述内容可以理解的是，在数据发送和重传的过程中，当FDI接口的状态机进入激活状态时，将适配层到协议层的下层准备状态标志位置位；
在检测到协议层到适配层的有效信号及适配层到协议层的下层准备信号同时置位或适配层到物理层的有效信号状态标志位置位时，将适配层到物理层的有效信号置位(对应于前述动态同步输出子机制和静态按批输出子机制)；
其中，所述适配层到协议层的下层准备信号是将适配层到协议层的下层准备状态标志位和物理层到适配层的下层准备信号相与后进行驱动的。
所述判断协议层数据发送是否结束，具体包括：
当协议层到适配层的有效信号为低，且物理层到适配层的下层准备信号置位时，判断协议层数据发送结束，否则判断协议层数据发送未结束；
相应的，所述关闭RDI接口是通过将适配层到物理层的有效信号状态标志位拉低实现的。
基于前述内容可知，每16个flit将多出64B开销，因此，所述方法还包括：
当检测到协议层连续发送16个flit时，适配层在发送第17个数据时，将适配层到协议层的下层准备信号清零。基于此可以触发反压，保证适配层能够进行无缝传输。
所述方法还包括：
在适配层无需处理协议层数据的时段内发送空载ACK或NAK信息。
考虑到全双工的通信场景，当协议层空闲或挂起时虽然无法向下传输有效数据，但可以发送空载ACK或NAK信号以进行应答，基于此，本申请实施例在协议层空闲或挂起的时段内确定是否需要发送空载ACK或NAK信号，若是，则进行空载ACK或NAK信号的发送，能够最大限度避免通信资源的浪费。
本申请实施例提供的方法，通过步骤S1，在协议层发送数据期间同时监测应答信号、缓存及看门狗的状态；步骤S2，判断应答信号、缓存及看门狗的状态是否满足第一中断条件，若是，执行步骤S3；否则执行步骤S4；其中，第一中断条件为接收到NAK信号；步骤S3，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的部分或全部数据进行重传操作；在数据全部重传成功的情况下跳转执行步骤S8；步骤S4，判断应答信号、缓存及看门狗的状态是否满足第二中断条件，若是，执行步骤S5；否则执行步骤S6；其中，第二中断条件为缓存满且未收到应答信号，同时看门狗未溢出；步骤S5，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，并持续监测应答信号，若在看门狗溢出前收到滞后的ACK信号，跳转执行步骤S8；若在看门狗溢出前收到滞后的NAK信号，跳转执行步骤S3；步骤S6，判断应答信号、缓存及看门狗的状态是否满足第三中断条件，若是，跳转执行步骤S7；否则执行步骤S8；其中，第三中断条件为看门狗溢出且未收到应答信号；步骤S7，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的全部数据进行重传操作；在数据全部重传成功的情况下执行步骤S8；步骤S8，判断协议层数据发送是否结束，若是，执行步骤S9，若否，控制协议层继续发送后续数据，并跳转执行步骤S1；步骤S9，关闭RDI接口以停止数据传输。能够保证FDI接口到RDI接口的latency为0，来达到主数据通路效率的上限，从而使UCIe的数据传输效率最大化。
图3示例了一种电子设备的实体结构示意图，如图3所示，该电子设备可以包括：处理器101、通信接口102、存储器103和通信总线104，其中，处理器101，通信接口102，存储器103通过通信总线104完成相互间的通信。处理器101可以调用存储器103中的逻辑指令，以执行上述各方法所提供的基于通用芯片互联标准的数据传输方法，所述方法包括：步骤S1，在协议层发送数据期间同时监测应答信号、缓存及看门狗的状态；步骤S2，判断应答信号、缓存及看门狗的状态是否满足第一中断条件，若是，执行步骤S3；否则执行步骤S4；其中，第一中断条件为接收到NAK信号；步骤S3，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的部分或全部数据进行重传操作；在数据全部重传成功的情况下跳转执行步骤S8；步骤S4，判断应答信号、缓存及看门狗的状态是否满足第二中断条件，若是，执行步骤S5；否则执行步骤S6；其中，第二中断条件为缓存满且未收到应答信号，同时看门狗未溢出；步骤S5，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，并持续监测应答信号，若在看门狗溢出前收到滞后的ACK信号，跳转执行步骤S8；若在看门狗溢出前收到滞后的NAK信号，跳转执行步骤S3；步骤S6，判断应答信号、缓存及看门狗的状态是否满足第三中断条件，若是，跳转执行步骤S7；否则执行步骤S8；其中，第三中断条件为看门狗溢出且未收到应答信号；步骤S7，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的全部数据进行重传操作；在数据全部重传成功的情况下执行步骤S8；步骤S8，判断协议层数据发送是否结束，若是，执行步骤S9，若否，控制协议层继续发送后续数据，并跳转执行步骤S1；步骤S9，关闭RDI接口以停止数据传输。
此外，上述的存储器103中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
当然，上述逻辑指令也可以通过硬件功能单元的形式实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以硬件产品的形式体现出来，该硬件产品可以作为芯片的硬件功能模块以执行本申请各个实施例所述方法的全部或部分步骤，以实现协议层FDI接口到物理层RDI接口数据的最高效发送。
另一方面，本申请还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的基于通用芯片互联标准的数据传输方法，所述方法包括：步骤S1，在协议层发送数据期间同时监测应答信号、缓存及看门狗的状态；步骤S2，判断应答信号、缓存及看门狗的状态是否满足第一中断条件，若是，执行步骤S3；否则执行步骤S4；其中，第一中断条件为接收到NAK信号；步骤S3，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的部分或全部数据进行重传操作；在数据全部重传成功的情况下跳转执行步骤S8；步骤S4，判断应答信号、缓存及看门狗的状态是否满足第二中断条件，若是，执行步骤S5；否则执行步骤S6；其中，第二中断条件为缓存满且未收到应答信号，同时看门狗未溢出；步骤S5，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，并持续监测应答信号，若在看门狗溢出前收到滞后的ACK信号，跳转执行步骤S8；若在看门狗溢出前收到滞后的NAK信号，跳转执行步骤S3；步骤S6，判断应答信号、缓存及看门狗的状态是否满足第三中断条件，若是，跳转执行步骤S7；否则执行步骤S8；其中，第三中断条件为看门狗溢出且未收到应答信号；步骤S7，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的全部数据进行重传操作；在数据全部重传成功的情况下执行步骤S8；步骤S8，判断协议层数据发送是否结束，若是，执行步骤S9，若否，控制协议层继续发送后续数据，并跳转执行步骤S1；步骤S9，关闭RDI接口以停止数据传输。
又一方面，本申请还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的基于通用芯片互联标准的数据传输方法，所述方法包括：步骤S1，在协议层发送数据期间同时监测应答信号、缓存及看门狗的状态；步骤S2，判断应答信号、缓存及看门狗的状态是否满足第一中断条件，若是，执行步骤S3；否则执行步骤S4；其中，第一中断条件为接收到NAK信号；步骤S3，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的部分或全部数据进行重传操作；在数据全部重传成功的情况下跳转执行步骤S8；步骤S4，判断应答信号、缓存及看门狗的状态是否满足第二中断条件，若是，执行步骤S5；否则执行步骤S6；其中，第二中断条件为缓存满且未收到应答信号，同时看门狗未溢出；步骤S5，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，并持续监测应答信号，若在看门狗溢出前收到滞后的ACK信号，跳转执行步骤S8；若在看门狗溢出前收到滞后的NAK信号，跳转执行步骤S3；步骤S6，判断应答信号、缓存及看门狗的状态是否满足第三中断条件，若是，跳转执行步骤S7；否则执行步骤S8；其中，第三中断条件为看门狗溢出且未收到应答信号；步骤S7，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的全部数据进行重传操作；在数据全部重传成功的情况下执行步骤S8；步骤S8，判断协议层数据发送是否结束，若是，执行步骤S9，若否，控制协议层继续发送后续数据，并跳转执行步骤S1；步骤S9，关闭RDI接口以停止数据传输。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (10)
1.一种基于通用芯片互联标准的数据传输方法，其特征在于，所述方法包括：
步骤S1，在协议层发送数据期间同时监测应答信号、缓存及看门狗的状态；
步骤S2，判断应答信号、缓存及看门狗的状态是否满足第一中断条件，若是，执行步骤S3；否则执行步骤S4；其中，第一中断条件为接收到NAK信号；
步骤S3，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的部分或全部数据进行重传操作；在数据全部重传成功的情况下跳转执行步骤S8；
步骤S4，判断应答信号、缓存及看门狗的状态是否满足第二中断条件，若是，执行步骤S5；否则执行步骤S6；其中，第二中断条件为缓存满且未收到应答信号，同时看门狗未溢出；
步骤S5，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，并持续监测应答信号，若在看门狗溢出前收到滞后的ACK信号，跳转执行步骤S8；若在看门狗溢出前收到滞后的NAK信号，跳转执行步骤S3；
步骤S6，判断应答信号、缓存及看门狗的状态是否满足第三中断条件，若是，跳转执行步骤S7；否则执行步骤S8；其中，第三中断条件为看门狗溢出且未收到应答信号；
步骤S7，将第一状态寄存器和第二状态寄存器清零以使协议层在下一时钟周期挂起，同时发起数据重传请求，并在赢得仲裁后对缓存中的全部数据进行重传操作；在数据全部重传成功的情况下执行步骤S8；
步骤S8，判断协议层数据发送是否结束，若是，执行步骤S9，若否，控制协议层继续发送后续数据，并跳转执行步骤S1；
步骤S9，关闭RDI接口以停止数据传输。
2.根据权利要求1所述的基于通用芯片互联标准的数据传输方法，其特征在于，在步骤S7中，若在数据重传操作的过程中接收到滞后的ACK信号，则基于所述滞后的ACK信号中的序列号确定第一目标重传数据并对所述第一目标重传数据进行重传操作，若所述第一目标重传数据不存在，则执行步骤S8；
若在数据重传操作的过程中接收到滞后的NAK信号，则基于所述滞后的NAK信号中的序列号确定第二目标重传数据并对所述第二目标重传数据进行重传操作。
3.根据权利要求2所述的基于通用芯片互联标准的数据传输方法，其特征在于，在步骤S3中，若在对数据进行重传操作过程中接收到新的NAK信号，则再次发起数据重传请求，并在赢得仲裁后对缓存中的第三目标数据进行重传操作，直至数据全部重传成功。
4.根据权利要求3所述的基于通用芯片互联标准的数据传输方法，其特征在于，所述第一状态寄存器中存储的是适配层到物理层的有效信号状态标志位，第二状态寄存器中存储的是适配层到协议层的下层准备状态标志位。
5.根据权利要求4所述的基于通用芯片互联标准的数据传输方法，其特征在于，所述方法还包括：在数据发送和重传的过程中，当FDI接口的状态机进入激活状态时，将适配层到协议层的下层准备状态标志位置位；
在检测到协议层到适配层的有效信号及适配层到协议层的下层准备信号同时置位或适配层到物理层的有效信号状态标志位置位时，将适配层到物理层的有效信号置位；
其中，所述适配层到协议层的下层准备信号是将适配层到协议层的下层准备状态标志位和物理层到适配层的下层准备信号相与后进行驱动的。
6.根据权利要求1所述的基于通用芯片互联标准的数据传输方法，其特征在于，数据是否全部重传成功是基于随路完成指示信号确定的，当缓存中的最后一个数据完成重传时，所述随路完成指示信号置位。
7.根据权利要求6所述的基于通用芯片互联标准的数据传输方法，其特征在于，所述方法还包括：
当检测到随路完成指示信号置位时，将适配层到协议层的下层准备状态标志位置位。
8.根据权利要求1所述的基于通用芯片互联标准的数据传输方法，其特征在于，所述判断协议层数据发送是否结束，具体包括：
当协议层到适配层的有效信号为低，且物理层到适配层的下层准备信号置位时，判断协议层数据发送结束，否则判断协议层数据发送未结束；
相应的，所述关闭RDI接口是通过将适配层到物理层的有效信号状态标志位拉低实现的。
9.根据权利要求1所述的基于通用芯片互联标准的数据传输方法，其特征在于，所述方法还包括：
当检测到协议层连续发送16个flit时，适配层在发送第17个数据时，将适配层到协议层的下层准备信号清零。
10.根据权利要求1所述的基于通用芯片互联标准的数据传输方法，其特征在于，所述方法还包括：
在适配层无需处理协议层数据的时段内发送空载ACK或NAK信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310789731.8A CN116743317B (zh) | 2023-06-29 | 2023-06-29 | 基于通用芯片互联标准的数据传输方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310789731.8A CN116743317B (zh) | 2023-06-29 | 2023-06-29 | 基于通用芯片互联标准的数据传输方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116743317A true CN116743317A (zh) | 2023-09-12 |
| CN116743317B CN116743317B (zh) | 2024-01-23 |
Family
ID=87913270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310789731.8A Active CN116743317B (zh) | 2023-06-29 | 2023-06-29 | 基于通用芯片互联标准的数据传输方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116743317B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117527151A (zh) * | 2023-12-29 | 2024-02-06 | 合肥奎芯集成电路设计有限公司 | 基于ucie的数据重传方法 |
| CN117834093A (zh) * | 2023-12-08 | 2024-04-05 | 上海奎芯集成电路设计有限公司 | 高速串行接口半双工和全双工切换时的应答包传输方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115248796A (zh) * | 2022-07-28 | 2022-10-28 | 芯砺智能科技(上海)有限公司 | 用于芯粒到芯粒互连的总线流水线结构和芯片 |
| CN115617739A (zh) * | 2022-09-27 | 2023-01-17 | 南京信息工程大学 | 一种基于Chiplet架构的芯片及控制方法 |
| CN116150054A (zh) * | 2023-02-24 | 2023-05-23 | 广州万协通信息技术有限公司 | 一种基于pcie的中断信息处理方法 |
| CN116701271A (zh) * | 2023-06-13 | 2023-09-05 | 上海奎芯集成电路设计有限公司 | Ucie适配层的兼容多种批长度的数据传输模块和方法 |
-
2023
- 2023-06-29 CN CN202310789731.8A patent/CN116743317B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115248796A (zh) * | 2022-07-28 | 2022-10-28 | 芯砺智能科技(上海)有限公司 | 用于芯粒到芯粒互连的总线流水线结构和芯片 |
| CN115617739A (zh) * | 2022-09-27 | 2023-01-17 | 南京信息工程大学 | 一种基于Chiplet架构的芯片及控制方法 |
| CN116150054A (zh) * | 2023-02-24 | 2023-05-23 | 广州万协通信息技术有限公司 | 一种基于pcie的中断信息处理方法 |
| CN116701271A (zh) * | 2023-06-13 | 2023-09-05 | 上海奎芯集成电路设计有限公司 | Ucie适配层的兼容多种批长度的数据传输模块和方法 |
Non-Patent Citations (5)
| Title |
|---|
| BRODIEWANG: "深度解读Chiplet互连标准UCIe", Retrieved from the Internet <URL:https://zhuanlan.zhihu.com/p/528003503> * |
| PRICE_HUANG: "Universal Chiplet Interconnect Express (UCIe)中文翻译第一章", Retrieved from the Internet <URL:https://blog.csdn.net/weixin_41966442/article/details/126626076> * |
| 曹炜等: "未来的chiplet技术:封装、互连与电源供给", 《微纳电子与智能制造》 * |
| 苏;史国振;付安民;俞研;金伟;: "基于代理重加密的云端多要素访问控制方案", 通信学报, no. 02 * |
| 龍汶: "UCIE协议1.0（三）--中文翻译版", Retrieved from the Internet <URL:https://blog.csdn.net/weixin_56793272/article/details/133779865?spm=1001.2101.3001.6650.3&utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault%7ECTRLIST%7ERate-3-133779865-blog-133771548.235%5Ev38%5Epc_relevant_anti_t3&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2%7Edefault%7ECTRLIST%7ERate-3-133779865-blog-133771548.235%5Ev38%5Epc_relevant_anti_t3&utm_relevant_index=4> * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117834093A (zh) * | 2023-12-08 | 2024-04-05 | 上海奎芯集成电路设计有限公司 | 高速串行接口半双工和全双工切换时的应答包传输方法 |
| CN117527151A (zh) * | 2023-12-29 | 2024-02-06 | 合肥奎芯集成电路设计有限公司 | 基于ucie的数据重传方法 |
| CN117527151B (zh) * | 2023-12-29 | 2024-03-26 | 合肥奎芯集成电路设计有限公司 | 基于ucie的数据重传方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116743317B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116743317B (zh) | 基于通用芯片互联标准的数据传输方法 | |
| US9875206B2 (en) | Methods and devices for extending USB 3.0-compliant communication | |
| KR20140045324A (ko) | 직렬 인터페이스 | |
| US9197373B2 (en) | Method, apparatus, and system for retransmitting data packet in quick path interconnect system | |
| CN101620551A (zh) | 一种面向多虚拟机应用的网卡中断控制方法 | |
| US11567893B2 (en) | Method and a mirrored serial interface (MSI) for transferring data | |
| CN112261142B (zh) | 一种rdma网络的数据重传方法、装置及fpga | |
| JPH06324977A (ja) | データ転送方法 | |
| EP2846470A1 (en) | A method of mobile terminal internal communications | |
| WO2021134418A1 (zh) | 一种数据校验方法及装置 | |
| WO2013170592A1 (zh) | 一种令牌周转控制方法、装置及系统 | |
| US20210173808A1 (en) | Early parity error detection on an i3c bus | |
| CN111045817B (zh) | 一种PCIe传输管理方法、系统和装置 | |
| JP6792314B2 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
| JP6903645B2 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
| US11520729B2 (en) | I2C bus architecture using shared clock and dedicated data lines | |
| US20120192024A1 (en) | Smart Aging Retry Buffer | |
| EP2726992B1 (en) | Network control model driver | |
| CN117527151B (zh) | 基于ucie的数据重传方法 | |
| CN117834093A (zh) | 高速串行接口半双工和全双工切换时的应答包传输方法 | |
| CN116743324B (zh) | 数据传输方法、装置、接收端、存储介质、系统及服务器 | |
| JP5334173B2 (ja) | データ転送システム及びリトライ制御方法 | |
| CN117792580A (zh) | 高速串行接口半双工模式下的应答包传输方法 | |
| CN116627879A (zh) | 一种应用于多处理器的spi通信系统、方法及车载终端 | |
| CN114925013A (zh) | 一种基于cpld的i2c信号透传方法、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |