CN116737602A - 将外设ram共享为系统ram的方法、装置及存储介质 - Google Patents
将外设ram共享为系统ram的方法、装置及存储介质 Download PDFInfo
- Publication number
- CN116737602A CN116737602A CN202311007682.4A CN202311007682A CN116737602A CN 116737602 A CN116737602 A CN 116737602A CN 202311007682 A CN202311007682 A CN 202311007682A CN 116737602 A CN116737602 A CN 116737602A
- Authority
- CN
- China
- Prior art keywords
- ram
- address
- peripheral
- system ram
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 157
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 13
- 238000004891 communication Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
本申请公开了一种将外设RAM共享为系统RAM的方法、装置及存储介质。本申请可以在微控制器芯片中分别设置外设RAM和系统RAM的地址空间，为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，第一逻辑地址位于外设RAM地址空间内，第二逻辑地址位于系统RAM的地址空间内，当CPU访问系统RAM时，获取外设模块当前的使用状态，根据使用状态以及第一逻辑地址和第二逻辑地址，定义系统RAM的访问地址。本申请实施例通过把外设私有RAM很方便的共享成Data RAM，从而方便使用，大大提升了RAM空间的利用率。
Description
技术领域
本申请涉及芯片设计领域，具体涉及一种将外设RAM共享为系统RAM的方法、装置及存储介质。
背景技术
随着物联网技术的不断发展，MCU（Microcontroller Unit；微控制器）芯片和传感器的系统应用范围广泛。其中， MCU又称单片微型计算机或者单片机。MCU中有些外设拥有自己的私有RAM，比如算法模块或者通信模块等，这些外设的私有RAM一般和系统的DataRAM独立，而RAM是MCU中很重要的一种存储资源，很多应用程序对RAM容量的要求比较高。
现在的MCU产品中一般都是定义了一块容量比较大的RAM作为Data RAM，不同外设根据外设的特性定义是否有外设的私有RAM。比如大型的签名算法(比如RSA/ECC)外设一般会拥有一块RAM；快速通信外设(比如USB)一般也会拥有一块RAM。
但是目前的设计中，当定义的Data RAM满足不了用户程序需求时外设的私有RAM不能被用来当成Data RAM使用，这就导致了RAM空间的浪费。
发明内容
本申请提供一种将外设RAM共享为系统RAM的方法、装置及存储介质，可以把外设私有RAM很方便的共享成Data RAM，从而方便使用，大大提升了RAM空间的利用率。
为实现上述有益效果，本申请实施例提供以下技术方案：
第一方面，本申请提供一种将外设RAM共享为系统RAM的方法，所述方法包括：
在微控制器芯片中分别设置外设RAM和系统RAM的地址空间；
为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，所述第一逻辑地址位于所述外设RAM地址空间内，所述第二逻辑地址位于所述系统RAM的地址空间内；
当CPU访问所述系统RAM时，获取所述外设模块当前的使用状态；
根据所述使用状态以及第一逻辑地址和第二逻辑地址，定义所述系统RAM的访问地址。
第二方面，本申请提供一种将外设RAM共享为系统RAM的装置，包括：
设置单元，用于在微控制器芯片中分别设置外设RAM和系统RAM的地址空间；
分配单元，用于为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，所述第一逻辑地址位于所述外设RAM地址空间内，所述第二逻辑地址位于所述系统RAM的地址空间内；
获取单元，用于当CPU访问所述系统RAM时，获取所述外设模块当前的使用状态；
定义单元，用于根据所述使用状态以及第一逻辑地址和第二逻辑地址，定义所述系统RAM的访问地址。
第三方面，本申请提供一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述将外设RAM共享为系统RAM的方法中的步骤。
第四方面，本申请提供一种存储介质，所述存储介质存储有多条指令，所述指令适于处理器进行加载，以执行上述将外设RAM共享为系统RAM的方法中的步骤。
本申请提供的实施例提供的方法可以在微控制器芯片中分别设置外设RAM和系统RAM的地址空间，为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，第一逻辑地址位于外设RAM地址空间内，第二逻辑地址位于系统RAM的地址空间内，当CPU访问系统RAM时，获取外设模块当前的使用状态，根据使用状态以及第一逻辑地址和第二逻辑地址，定义系统RAM的访问地址。本申请实施例通过把外设私有RAM很方便的共享成Data RAM，从而方便使用，大大提升了RAM空间的利用率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的将外设RAM共享为系统RAM的方法的一种流程示意图；
图2是本申请实施例提供的微控制器芯片的逻辑结构示意图；
图3是本申请实施例提供的将外设RAM共享为系统RAM的方法的另一流程示意图；
图4为本申请实施例提供的将外设RAM共享为系统RAM的装置的结构示意图；
图5是本申请实施例提供的电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请实施例提供一种将外设RAM共享为系统RAM的方法，该将外设RAM共享为系统RAM的方法的执行主体可以是本申请实施例提供的将外设RAM共享为系统RAM的装置，或者集成了该将外设RAM共享为系统RAM的装置的服务器，其中该将外设RAM共享为系统RAM的装置可以采用硬件或者软件的方式实现。
在本实施例中，将从将外设RAM共享为系统RAM的装置的角度进行描述，该将外设RAM共享为系统RAM的装置具体可以集成在电子设备中，电子设备为在具备储存单元并能够运行应用程序的电子设备。
本申请实施例提供一种将外设RAM共享为系统RAM的方法，所述方法包括：
在微控制器芯片中分别设置外设RAM和系统RAM的地址空间；
为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，所述第一逻辑地址位于所述外设RAM地址空间内，所述第二逻辑地址位于所述系统RAM的地址空间内；
当CPU访问所述系统RAM时，获取所述外设模块当前的使用状态；
根据所述使用状态以及第一逻辑地址和第二逻辑地址，定义所述系统RAM的访问地址。
在描述本申请的技术方案之前，先对相关的技术术语进行简单解释：
MCU：微控制器，是把中央处理器(Central Process Unit；CPU)的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、USB、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。
Bus matrix：总线矩阵，就是多主（Core、DMA）多从（iRAM、APB、外部总线）的交联和仲裁（仲裁采用循环调度算法）。目的是为了提高不同主控单元访问不同外设情况下的带宽。借助Bus matrix，可以实现主控总线到被控总线的访问，这样即使在多个高速外设同时运行的时候，系统也可以实现并发访问和高效运行。
请参阅图1，图1是本申请实施例提供的将外设RAM共享为系统RAM的方法的一种流程示意图。该将外设RAM共享为系统RAM的方法包括：
步骤101，在微控制器芯片中分别设置外设RAM和系统RAM的地址空间。
在一实施例中，首先在MCU的随机存储器中分别设置外设RAM和系统RAM的地址空间。需要说明的是，地址空间分为物理地址空间和逻辑地址空间，本实施例针对的是对逻辑地址空间的划分。而逻辑地址空间是运行的程序看到的地址空间，是一维的线性的地址空间，逻辑地址空间依赖物理地址空间而存在。
其中，MCU存储器在进行逻辑地址空间划分时，把外设RAM的地址空间和Data RAM的地址空间分成独立的地址空间。比如，CPU向第一内存地址的内存单元中写入数据，这个数据就被写入外设RAM，CPU向第二内存地址的内存单元中写入数据，这个数据就被写入Data RAM。
步骤102，为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，第一逻辑地址位于外设RAM地址空间内，第二逻辑地址位于系统RAM的地址空间内。
在一实施例中，每块外设模块的私有RAM都需要分配两个逻辑地址空间，一个在Data RAM地址空间的范围内，一个在外设RAM的地址空间的范围内。
进一步的，Data RAM地址空间的访问和外设RAM地址空间的访问可以通过busmatrix也即总线矩阵连接到外设模块的私有RAM。在该实施例中，如图2所示，系统RAM模块和外设模块均连接总线矩阵，此时，当系统RAM地址空间的总线和外设模块的私有RAM地址空间的总线都访问所述外设模块时，上述总线矩阵还可以确定系统RAM地址空间的总线和外设模块的私有RAM地址空间的总线的优先级，从而做出决定选择系统RAM或私有RAM的master进行优先访问。
在一实施例中，外设模块的私有RAM分配的第二逻辑地址还可以与系统RAM模块的逻辑地址连续。
步骤103，当CPU访问系统RAM时，获取外设模块当前的使用状态。
步骤104，根据使用状态以及第一逻辑地址和第二逻辑地址，定义系统RAM的访问地址。
在一实施例中，在编译程序时定义Data RAM的地址范围包含Data RAM Macro以及外设模块的私有RAM Macro，CPU执行程序时会直接访问Data RAM，此时就可以根据外设模块当前的使用状态来确定CPU具体访问的是Data RAM Macro还是私有RAM Macro，若访问的是Data RAM Macro则会将访问请求转发到Data RAM Macro中，若访问的是RAM Macro则会将访问请求转发到RAM Macro中。
在一实施例中，根据使用状态以及第一逻辑地址和第二逻辑地址，定义系统RAM的访问地址的步骤可以包括：获取系统RAM模块本身的第一比特数以及系统RAM所需要的第二比特数，并进行比较，根据比较结果、使用状态以及第一逻辑地址和第二逻辑地址，定义系统RAM的访问地址。
按照上述设计后，当用户程序不使用某个外设的时候，可以直接通过Data RAM地址空间访问外设私有RAM，也即把外设私有RAM很方便的共享成Data RAM，方便用户使用。
由上可知，本申请实施例提供的将外设RAM共享为系统RAM的方法可以在微控制器芯片中分别设置外设RAM和系统RAM的地址空间，为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，第一逻辑地址位于外设RAM地址空间内，第二逻辑地址位于系统RAM的地址空间内，当CPU访问系统RAM时，获取外设模块当前的使用状态，根据使用状态以及第一逻辑地址和第二逻辑地址，定义系统RAM的访问地址。本申请实施例通过把外设私有RAM很方便的共享成Data RAM，从而方便使用，大大提升了RAM空间的利用率。
根据上一实施例中所描述的将外设RAM共享为系统RAM的方法，以下将举例作进一步详细说明。
在本实施例中，将以该将外设RAM共享为系统RAM的装置具体集成在电子设备中为例进行说明。
请参阅图3，图3为本申请实施例提供的将外设RAM共享为系统RAM的方法的另一流程示意图。该方法流程可以包括：
步骤201，在微控制器芯片中分别设置外设RAM和系统RAM的地址空间。
在一实施例中，首先在MCU的随机存储器中分别设置外设RAM和系统RAM的地址空间。具体的，程序中函数的位置（入口），变量的名字就是逻辑地址。C程序通过编译，汇编，链接link，载入（程序重定位）生成EXE，存放在硬盘中。汇编后（.o文件）起始地址为0，把变量名和函数名转为相应的从0开始的连续逻辑地址，link把多个.o合成一个，放在硬盘中，通过loader应用程序再把exe放在内存中执行，这里有分配地址空间和映射（偏移）的过程。上述过程与OS无关，编译器和loader来完成。此时得到的仍然是逻辑地址。
举例来说，MCU可以把逻辑地址0x2000 0000 ~ 0x3000 0000定义为Data RAM的地址空间，把0x4000 0000 ~ 0x5000 0000定义为外设RAM的地址空间。
步骤202，为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，第一逻辑地址位于外设RAM地址空间内，第二逻辑地址位于系统RAM的地址空间内。
在一实施例中，以外设模块为USB通信外设模块为例进行说明，USB通信外设模块分配的地址空间可以为0x4000 0000 ~ 0x4000 0fff（一共4Kbyte的地址空间），USB拥有2Kbyte的私有RAM，私有RAM分配地址空间0x4000 0800 ~ 0x4000 0fff，MCU选择16K byte的RAM模块作为Data RAM模块。
在设计时，把Data RAM模块的逻辑地址定义为0x2000 0000 ~ 0x2000 3fff；同时把逻辑地址0x2000 4000 ~ 0x2000 47ff映射到USB私有RAM模块。这样USB私有RAM对应两段逻辑地址范围：0x4000 0800 ~ 0x4000 0fff和0x2000 4000 ~ 0x2000 47f，也即上述第一逻辑地址和第二逻辑地址。
步骤203，当CPU访问系统RAM时，获取外设模块当前的使用状态。
步骤204，定义系统RAM的地址范围包括第一逻辑地址和第二逻辑地址。
步骤205，根据外设模块当前的使用状态确定访问目标。
步骤206，根据访问目标转发请求至第一逻辑地址或第二逻辑地址。
举例来说，MCU应用程序如果不需要使用USB，同时需要17Kbyte的Data RAM，此时应用程序就可以把Data RAM地址定义成0x2000 0000 ~ 0x2000 43ff。
进一步的，本实施例还可以根据CPU发出访问地址的范围确定访问目标，比如，当CPU发出的地址为0x2000 0000 ~ 0x2000 3fff范围时，总线自动访问Data RAM模块；当CPU发出的地址为0x2000 4000 ~ 0x2000 43ff范围时，总线自动访问USB私有RAM模块。
由上可知，本申请实施例提供的将外设RAM共享为系统RAM的方法可以在微控制器芯片中分别设置外设RAM和系统RAM的地址空间，为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，第一逻辑地址位于外设RAM地址空间内，第二逻辑地址位于系统RAM的地址空间内，当CPU访问系统RAM时，获取外设模块当前的使用状态，定义系统RAM的地址范围包括第一逻辑地址和第二逻辑地址，根据外设模块当前的使用状态确定访问目标，根据访问目标转发请求至第一逻辑地址或第二逻辑地址。本申请实施例通过把外设私有RAM很方便的共享成Data RAM，从而方便使用，大大提升了RAM空间的利用率。
为便于更好的实施本申请实施例提供的将外设RAM共享为系统RAM的方法，本申请实施例还提供一种基于上述将外设RAM共享为系统RAM的方法的装置。其中名词的含义与上述将外设RAM共享为系统RAM的方法中相同，具体实现细节可以参考方法实施例中的说明。
在本实施例中，将从将外设RAM共享为系统RAM的装置的角度进行描述，该将外设RAM共享为系统RAM的装置具体可以集成由多个终端装置组成的系统中。
请参阅图4，图4为本申请实施例提供的将外设RAM共享为系统RAM的装置300的一种结构示意图。其中，上述将外设RAM共享为系统RAM的装置300可以包括：
设置单元301，用于在微控制器芯片中分别设置外设RAM和系统RAM的地址空间；
分配单元302，用于为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，所述第一逻辑地址位于所述外设RAM地址空间内，所述第二逻辑地址位于所述系统RAM的地址空间内；
获取单元303，用于当CPU访问所述系统RAM时，获取所述外设模块当前的使用状态；
定义单元304，用于根据所述使用状态以及第一逻辑地址和第二逻辑地址，定义所述系统RAM的访问地址。
由上述可知，本申请实施例提供的将外设RAM共享为系统RAM的装置可以在微控制器芯片中分别设置外设RAM和系统RAM的地址空间，为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，第一逻辑地址位于外设RAM地址空间内，第二逻辑地址位于系统RAM的地址空间内，当CPU访问系统RAM时，获取外设模块当前的使用状态，根据使用状态以及第一逻辑地址和第二逻辑地址，定义系统RAM的访问地址。本申请实施例通过把外设私有RAM很方便的共享成Data RAM，从而方便使用，大大提升了RAM空间的利用率。
本申请实施例还提供一种电子设备600，如图5所示，该电子设备600可以包括射频（RF，Radio Frequency）电路601、包括有一个或一个以上计算机可读存储介质的存储器602、输入单元603、显示单元604、传感器605、音频电路606、无线保真（WiFi，WirelessFidelity)模块607、包括有一个或者一个以上处理核心的处理器608、以及电源609等部件。本领域技术人员可以理解，图5中示出的电子设备600结构并不构成对电子设备600的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。其中：
RF电路601可用于收发信息或通话过程中，信号的接收和发送，特别地，将基站的下行信息接收后，交由一个或者一个以上处理器608处理；另外，将涉及上行的数据发送给基站。通常，RF电路601包括但不限于天线、至少一个放大器、调谐器、一个或多个振荡器、用户身份模块（SIM，Subscriber Identity Module）卡、收发信机、耦合器、低噪声放大器（LNA，Low Noise Amplifier）、双工器等。此外，RF电路601还可以通过无线通信与网络和其他设备通信。无线通信可以使用任一通信标准或协议，包括但不限于全球移动通讯系统（GSM，Global System of Mobile communication）、通用分组无线服务（GPRS ，GeneralPacket Radio Service）、码分多址（CDMA，Code Division Multiple Access）、宽带码分多址（WCDMA，Wideband Code Division Multiple Access）、长期演进（LTE，Long TermEvolution)、电子邮件、短消息服务（SMS，Short Messaging Service)等。
存储器602可用于存储软件程序以及模块，处理器608通过运行存储在存储器602的软件程序以及模块，从而执行各种功能应用以及信息处理。存储器602可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序（比如声音播放功能、目标数据播放功能等）等；存储数据区可存储根据电子设备600的使用所创建的数据（比如音频数据、电话本等）等。此外，存储器602可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。相应地，存储器602还可以包括存储器控制器，以提供处理器608和输入单元603对存储器602的访问。
输入单元603可用于接收输入的数字或字符信息，以及产生与用户设置以及功能控制有关的键盘、鼠标、操作杆、光学或者轨迹球信号输入。具体地，在一个具体的实施例中，输入单元603可包括触敏表面以及其他输入设备。触敏表面，也称为触摸显示屏或者触控板，可收集用户在其上或附近的触摸操作（比如用户使用手指、触笔等任何适合的物体或附件在触敏表面上或在触敏表面附近的操作），并根据预先设定的程式驱动相应的连接装置。可选的，触敏表面可包括触摸检测装置和触摸控制器两个部分。其中，触摸检测装置检测用户的触摸方位，并检测触摸操作带来的信号，将信号传送给触摸控制器；触摸控制器从触摸检测装置上接收触摸信息，并将它转换成触点坐标，再送给处理器608，并能接收处理器608发来的命令并加以执行。此外，可以采用电阻式、电容式、红外线以及表面声波等多种类型实现触敏表面。除了触敏表面，输入单元603还可以包括其他输入设备。具体地，其他输入设备可以包括但不限于物理键盘、功能键（比如音量控制按键、开关按键等）、轨迹球、鼠标、操作杆等中的一种或多种。
显示单元604可用于显示由用户输入的信息或提供给用户的信息以及电子设备600的各种图形用户接口，这些图形用户接口可以由图形、文本、图标、视频和其任意组合来构成。显示单元604可包括显示面板，可选的，可以采用液晶显示器（LCD，Liquid CrystalDisplay）、有机发光二极管（OLED，Organic Light-Emitting Diode）等形式来配置显示面板。进一步的，触敏表面可覆盖显示面板，当触敏表面检测到在其上或附近的触摸操作后，传送给处理器608以确定触摸事件的类型，随后处理器608根据触摸事件的类型在显示面板上提供相应的视觉输出。虽然在图5中，触敏表面与显示面板是作为两个独立的部件来实现输入和输入功能，但是在某些实施例中，可以将触敏表面与显示面板集成而实现输入和输出功能。
电子设备600还可包括至少一种传感器605，比如光传感器、运动传感器以及其他传感器。具体地，光传感器可包括环境光传感器及接近传感器，其中，环境光传感器可根据环境光线的明暗来调节显示面板的亮度，接近传感器可在电子设备600移动到耳边时，关闭显示面板和/或背光。作为运动传感器的一种，重力加速度传感器可检测各个方向上（一般为三轴）加速度的大小，静止时可检测出重力的大小及方向，可用于识别手机姿态的应用（比如横竖屏切换、相关游戏、磁力计姿态校准）、振动识别相关功能（比如计步器、敲击）等;至于电子设备600还可配置的陀螺仪、气压计、湿度计、温度计、红外线传感器等其他传感器，在此不再赘述。
音频电路606、扬声器、传声器可提供用户与电子设备600之间的音频接口。音频电路606可将接收到的音频数据转换后的电信号，传输到扬声器，由扬声器转换为声音信号输出；另一方面，传声器将收集的声音信号转换为电信号，由音频电路606接收后转换为音频数据，再将音频数据输出处理器608处理后，经RF电路601以发送给比如另一电子设备600，或者将音频数据输出至存储器602以便进一步处理。音频电路606还可能包括耳塞插孔，以提供外设耳机与电子设备600的通信。
WiFi属于短距离无线传输技术，电子设备600通过WiFi模块607可以帮助用户收发电子邮件、浏览网页和访问流式媒体等，它为用户提供了无线的宽带互联网访问。虽然图5示出了WiFi模块607，但是可以理解的是，其并不属于电子设备600的必须构成，完全可以根据需要在不改变发明的本质的范围内而省略。
处理器608是电子设备600的控制中心，利用各种接口和线路连接整个手机的各个部分，通过运行或执行存储在存储器602内的软件程序和/或模块，以及调用存储在存储器602内的数据，执行电子设备600的各种功能和处理数据，从而对电子设备600进行整体监控。可选的，处理器608可包括一个或多个处理核心；优选的，处理器608可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器608中。
电子设备600还包括给各个部件供电的电源609（比如电池），优选的，电源可以通过电源管理系统与处理器608逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。电源609还可以包括一个或一个以上的直流或交流电源、再充电系统、电源故障检测电路、电源转换器或者逆变器、电源数据指示器等任意组件。
尽管未示出，电子设备600还可以包括摄像头、蓝牙模块等，在此不再赘述。具体在本实施例中，电子设备600中的处理器608会按照如下的指令，将一个或一个以上的应用程序的进程对应的可执行文件加载到存储器602中，并由处理器608来运行存储在存储器602中的应用程序，从而实现各种功能：
在微控制器芯片中分别设置外设RAM和系统RAM的地址空间；
为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，所述第一逻辑地址位于所述外设RAM地址空间内，所述第二逻辑地址位于所述系统RAM的地址空间内；
当CPU访问所述系统RAM时，获取所述外设模块当前的使用状态；
根据所述使用状态以及第一逻辑地址和第二逻辑地址，定义所述系统RAM的访问地址。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对将外设RAM共享为系统RAM的方法的详细描述，此处不再赘述。
由上可知，本申请实施例的电子设备600可以在微控制器芯片中分别设置外设RAM和系统RAM的地址空间，为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，第一逻辑地址位于外设RAM地址空间内，第二逻辑地址位于系统RAM的地址空间内，当CPU访问系统RAM时，获取外设模块当前的使用状态，根据使用状态以及第一逻辑地址和第二逻辑地址，定义系统RAM的访问地址。本申请实施例通过把外设私有RAM很方便的共享成Data RAM，从而方便使用，大大提升了RAM空间的利用率。
本领域普通技术人员可以理解，上述实施例的各种方法中的全部或部分步骤可以通过指令来完成，或通过指令控制相关的硬件来完成，该指令可以存储于一计算机可读存储介质中，并由处理器进行加载和执行。
为此，本申请实施例还提供一种存储介质，其上存储有多条指令，所述指令适于处理器进行加载，以执行上述将外设RAM共享为系统RAM的方法中的步骤。
以上各个操作的具体实施可参见前面的实施例，在此不再赘述。
其中，该存储介质可以包括：只读存储器（ROM，Read Only Memory）、随机存取记忆体（RAM，Random Access Memory）、磁盘或光盘等。
由于该存储介质中所存储的指令，可以执行本申请实施例所提供的任一种将外设RAM共享为系统RAM的方法中的步骤，因此，可以实现本申请实施例所提供的任一种将外设RAM共享为系统RAM的方法所能实现的有益效果，详见前面的实施例，在此不再赘述。
以上对本申请实施例所提供的将外设RAM共享为系统RAM的方法、装置及存储介质进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种将外设RAM共享为系统RAM的方法，其特征在于，所述方法包括：
在微控制器芯片中分别设置外设RAM和系统RAM的地址空间；
为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，所述第一逻辑地址位于所述外设RAM地址空间内，所述第二逻辑地址位于所述系统RAM的地址空间内；
当CPU访问所述系统RAM时，获取所述外设模块当前的使用状态；
根据所述使用状态以及第一逻辑地址和第二逻辑地址，定义所述系统RAM的访问地址。
2.根据权利要求1所述的将外设RAM共享为系统RAM的方法，系统RAM模块和外设模块均连接总线矩阵，其特征在于，
当系统RAM地址空间的总线和外设模块的私有RAM地址空间的总线都访问所述外设模块时，所述总线矩阵确定所述系统RAM地址空间的总线和外设模块的私有RAM地址空间的总线的优先级。
3.根据权利要求1所述的将外设RAM共享为系统RAM的方法，其特征在于，所述外设模块的私有RAM分配的第二逻辑地址与系统RAM模块的逻辑地址连续。
4.根据权利要求1所述的将外设RAM共享为系统RAM的方法，其特征在于，所述定义所述系统RAM的访问地址，包括：
定义所述系统RAM的地址范围包括所述第一逻辑地址和第二逻辑地址；
确定CPU访问目标，并根据所述访问目标转发请求至所述第一逻辑地址或第二逻辑地址。
5.根据权利要求4所述的将外设RAM共享为系统RAM的方法，其特征在于，所述确定CPU访问目标，包括：
根据所述外设模块当前的使用状态确定访问目标。
6.根据权利要求4所述的将外设RAM共享为系统RAM的方法，其特征在于，所述确定CPU访问目标，包括：
根据所述CPU发出访问地址的范围确定访问目标。
7.根据权利要求1所述的将外设RAM共享为系统RAM的方法，其特征在于，所述根据所述使用状态以及第一逻辑地址和第二逻辑地址，定义所述系统RAM的访问地址，包括：
获取系统RAM模块本身的第一比特数以及所述系统RAM所需要的第二比特数，并进行比较；
根据所述比较结果、所述使用状态以及第一逻辑地址和第二逻辑地址，定义所述系统RAM的访问地址。
8.一种将外设RAM共享为系统RAM的装置，其特征在于，包括：
设置单元，用于在微控制器芯片中分别设置外设RAM和系统RAM的地址空间；
分配单元，用于为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，所述第一逻辑地址位于所述外设RAM地址空间内，所述第二逻辑地址位于所述系统RAM的地址空间内；
获取单元，用于当CPU访问所述系统RAM时，获取所述外设模块当前的使用状态；
定义单元，用于根据所述使用状态以及第一逻辑地址和第二逻辑地址，定义所述系统RAM的访问地址。
9.一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7中任一项所述的将外设RAM共享为系统RAM的方法中的步骤。
10.一种存储介质，其特征在于，所述存储介质存储有多条指令，所述指令适于处理器进行加载，以执行权利要求1至7任一项所述的将外设RAM共享为系统RAM的方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311007682.4A CN116737602B (zh) | 2023-08-11 | 2023-08-11 | 将外设ram共享为系统ram的方法、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311007682.4A CN116737602B (zh) | 2023-08-11 | 2023-08-11 | 将外设ram共享为系统ram的方法、装置及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116737602A true CN116737602A (zh) | 2023-09-12 |
| CN116737602B CN116737602B (zh) | 2023-11-03 |
Family
ID=87902923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311007682.4A Active CN116737602B (zh) | 2023-08-11 | 2023-08-11 | 将外设ram共享为系统ram的方法、装置及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116737602B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005168966A (ja) * | 2003-12-15 | 2005-06-30 | Ace Denken:Kk | 払出データ変換方法および払出データ判定方法、払出データ変換装置、遊技媒体払出装置、遊技設備 |
| CN1664798A (zh) * | 2004-03-02 | 2005-09-07 | 联想(北京)有限公司 | 外部设备资源共享方法 |
| CN103577356A (zh) * | 2013-11-06 | 2014-02-12 | 杭州华三通信技术有限公司 | 实现iic接口地址扩展的设备及方法 |
| CN103885908A (zh) * | 2014-03-04 | 2014-06-25 | 中国科学院计算技术研究所 | 一种基于外部设备可访问寄存器的数据传输系统及其方法 |
| CN105677597A (zh) * | 2014-11-20 | 2016-06-15 | 中兴通讯股份有限公司 | 数据写入方法及装置 |
| CN110520839A (zh) * | 2018-03-28 | 2019-11-29 | 深圳市大疆创新科技有限公司 | 系统芯片内存储介质空间应用方法、装置及无人机 |
| CN114721820A (zh) * | 2022-03-30 | 2022-07-08 | 湖南长城银河科技有限公司 | 主机存储与外设共享的均衡方法、装置和soc芯片 |
| CN114880251A (zh) * | 2022-07-12 | 2022-08-09 | 荣耀终端有限公司 | 存储单元的访问方法、访问装置和终端设备 |
| CN115883572A (zh) * | 2022-10-25 | 2023-03-31 | 海宁奕斯伟集成电路设计有限公司 | 外设共享方法及装置 |
-
2023
- 2023-08-11 CN CN202311007682.4A patent/CN116737602B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005168966A (ja) * | 2003-12-15 | 2005-06-30 | Ace Denken:Kk | 払出データ変換方法および払出データ判定方法、払出データ変換装置、遊技媒体払出装置、遊技設備 |
| CN1664798A (zh) * | 2004-03-02 | 2005-09-07 | 联想(北京)有限公司 | 外部设备资源共享方法 |
| CN103577356A (zh) * | 2013-11-06 | 2014-02-12 | 杭州华三通信技术有限公司 | 实现iic接口地址扩展的设备及方法 |
| CN103885908A (zh) * | 2014-03-04 | 2014-06-25 | 中国科学院计算技术研究所 | 一种基于外部设备可访问寄存器的数据传输系统及其方法 |
| CN105677597A (zh) * | 2014-11-20 | 2016-06-15 | 中兴通讯股份有限公司 | 数据写入方法及装置 |
| CN110520839A (zh) * | 2018-03-28 | 2019-11-29 | 深圳市大疆创新科技有限公司 | 系统芯片内存储介质空间应用方法、装置及无人机 |
| CN114721820A (zh) * | 2022-03-30 | 2022-07-08 | 湖南长城银河科技有限公司 | 主机存储与外设共享的均衡方法、装置和soc芯片 |
| CN114880251A (zh) * | 2022-07-12 | 2022-08-09 | 荣耀终端有限公司 | 存储单元的访问方法、访问装置和终端设备 |
| CN115883572A (zh) * | 2022-10-25 | 2023-03-31 | 海宁奕斯伟集成电路设计有限公司 | 外设共享方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116737602B (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109992398B (zh) | 资源管理方法、装置、移动终端及计算机可读存储介质 | |
| KR102326945B1 (ko) | 태스크 마이그레이션 방법 및 장치 | |
| EP3471450B1 (en) | Network bandwidth management method, terminal and computer storage medium | |
| CN106502703B (zh) | 一种函数调用方法和装置 | |
| CN106708554B (zh) | 程序运行方法及装置 | |
| US10317931B2 (en) | Method for managing multi-core processor, and apparatus | |
| KR20160008885A (ko) | 전자 장치 및 전자 장치의 메모리 관리 방법 | |
| CN109992399B (zh) | 资源管理方法、装置、移动终端及计算机可读存储介质 | |
| EP3591524B1 (en) | Memory resource allocation method and terminal device | |
| CN109213596B (zh) | 一种分配终端内存的方法和设备 | |
| CN106919458B (zh) | Hook目标内核函数的方法及装置 | |
| CN114817120A (zh) | 一种跨域数据共享方法、系统级芯片、电子设备及介质 | |
| WO2021135574A1 (zh) | 数据存储方法、装置及终端设备 | |
| CN107870874B (zh) | 一种数据写入控制方法及存储设备 | |
| CN103793267B (zh) | 队列的访问方法及装置 | |
| CN111309325A (zh) | 一种第三方库引用的方法、装置及移动终端 | |
| CN114218560A (zh) | 资源访问方法、装置、电子设备及存储介质 | |
| US9594684B2 (en) | Method for temporarily storing data and storage device | |
| CN113741971A (zh) | 微控制芯片上的程序运行方法、装置及存储介质 | |
| WO2019072179A1 (zh) | 应用程序运行控制方法及装置 | |
| CN116737602B (zh) | 将外设ram共享为系统ram的方法、装置及存储介质 | |
| CN112261634B (zh) | 一种蓝牙传输控制方法、装置、终端设备和存储介质 | |
| CN116737601B (zh) | 将外设寄存器扩展为系统ram的方法、装置及存储介质 | |
| CN105302733B (zh) | 一种内存分配的方法及装置 | |
| CN115373865A (zh) | 一种并发线程管理方法、装置、电子设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |