CN116719499A - 一种应用于5g最小二乘定位的自适应伪逆计算方法 - Google Patents

一种应用于5g最小二乘定位的自适应伪逆计算方法 Download PDF

Info

Publication number
CN116719499A
CN116719499A CN202310505402.6A CN202310505402A CN116719499A CN 116719499 A CN116719499 A CN 116719499A CN 202310505402 A CN202310505402 A CN 202310505402A CN 116719499 A CN116719499 A CN 116719499A
Authority
CN
China
Prior art keywords
adaptive
pseudo
inverse
algorithm
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310505402.6A
Other languages
English (en)
Inventor
冯洲武
赵昆
郑正奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
East China Normal University
Original Assignee
East China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by East China Normal University filed Critical East China Normal University
Priority to CN202310505402.6A priority Critical patent/CN116719499A/zh
Publication of CN116719499A publication Critical patent/CN116719499A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/015—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising having at least two separately controlled shifting levels, e.g. using shifting matrices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/487—Multiplying; Dividing
    • G06F7/4873—Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/487—Multiplying; Dividing
    • G06F7/4876—Multiplying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Operations Research (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种应用于5G最小二乘定位的自适应伪逆计算方法，其特点是将伪逆算法、其预处理中使用的高资源占用模块的输入移位到除符号位的最高位为一，利用到该模块的资源，获得更高的精度，自适应伪逆计算具体包括：将矩阵A和A的转置求出、根据AAT矩阵求解其行列式|AAT|、通过自适应模块将1和|AAT|移位到最高为不为零、求解1/|AAT|和(AAT)‑1和求解A的伪逆(ATA)‑1AT等步骤。本发明与现有技术相比具有对广义矩阵进行求逆，通过自适应移位提高对计算时有效位数的利用，从而提高硬件求解器的资源利用，更好的满足5G计算延迟低、硬件资源消耗少的要求，达到节省硬件求解器的资源和提高精度的效果。

Description

一种应用于5G最小二乘定位的自适应伪逆计算方法
技术领域
本发明涉及5G室内定位技术领域，具体地说是一种应用于5G最小二乘定位中的自适应伪逆计算方法。
背景技术
随着当今世界信息技术的高速发展，以北斗导航、GPS、5G为代表的定位技术发展迅速。在定位技术中，移动终端或者用户的当前位置信息所需的各项测量参数需要的计算速度越来越快、信号延迟越来越低。对于这一需求5G基站开始在使用硬件求解器时需要更高的处理精度、处理速度、硬件成本，这就需要算法在应用的时候需要考虑到其硬件资源的利用。
传统的一些硬件不易实现的函数，一般使用查表法、多项式展开或近似的方法。这些方法不能兼顾速度、精度、简单性等方面的要求。比如Volder于1959年在美国航空控制系统的设计中提出CORDIC(Coordinate Rotational Digital Computer，坐标旋转计算机)算法。其基本思想是用一系列与运算基数相关的角度的不断偏摆，从而逼近所需旋转的角度。从广义上讲它是一个数值计算逼近的方法。这些方法会使得硬件在求解时需要大量的资源，因此这就需要在处理输入数据使其有效位数尽可能的多。
现有技术的LLS算法中包含一元三次方程求解、伪逆算法中都需要用到高精度除法的运算，在硬件求解器中每一种运算的每一位数据都需要消耗板上的资源，算法对硬件求解器有效位数浪费较大，而且硬件不易实现的函数，矩阵求逆中无法对广义矩阵进行求逆，不能满足5G计算的延迟低、硬件资源消耗少的要求。
发明内容
本发明的目的是针对现有技术的不足而提供的一种5G定位技术中的自适应伪逆计算方法，采用伪逆算法求解广义矩阵逆时结合硬件求解器，计算资源利用的问题进行自适应移位优化，将伪逆算法中需要使用的高资源占用模块的输入，移位到除符号位的最高位为一，这样就可以完全利用到该模块的资源，进而达到节省硬件求解器的资源和提高精度的效果，使得求逆时可以对广义矩阵进行求逆，又可以通过自适应移位提高对计算时有效位数的利用，从而提高硬件求解器的资源利用。自适应移位算法是完全用选择器电路和移位电路实现，利用更少的资源并获得更快的速度，通过很低的硬件资源增加来提高整体算法的精度，或者在资源利用相同的情况下获得更高的精度。在硬件求解器中使用矩阵运算可以更好的发挥并行优势但是部分矩阵运算会对硬件求解器资源造成很大的浪费，例如在传统的矩阵求逆中不仅没有办法对广义矩阵进行求逆，而且传统算法对硬件求解器有效位数浪费较大。使得求逆时可以对广义矩阵进行求逆，又可以通过自适应移位提高对计算时有效位数的利用，从而提高硬件求解器的资源利用，方法简便，硬件资源消耗少，无需额外铺设大量的硬件设备，也无需对现有硬件设备做出更改，易于推广，较好的解决了5G计算的延迟低要求，具有很好的应用前景和商业价值。
本发明的目的是这样实现的：一种5G LLS定位技术中的自适应伪逆计算方法，其特点是利用自适应移位算法将LLS算法中的复杂计算模块的输入数据进行预处理，将原本的输入数据的有效数据位数提高，从而使得最终的求逆的精度，利用伪逆算法求解广义矩阵逆时结合自适应移位算法，将伪逆算法、预处理模块中需要使用的高资源占用模块的输入移位到除符号位的最高位为一，利用到该模块的资源，获得更高的精度，自适应伪逆计算具体包括下述步骤：
步骤1：在RSRP输入后，对多组数据进行除法运算，然后组合成形如AX3+BX2+CX＝0的格式，从中求解出X的值，因为一元三次方程组中会求出三个值，广义来看可以写成一个实值、两个虚值或者三个实值的情况。LLS的计算中不会带入虚值，因此我们只需要求解原来函数中的实值。因此我们只需要确定0点前后的两个数相乘小于0，则可以得出0点落在这两个数中间。因此可以将原本的解一元三次方程的方法转化为用迭代乘法求解方程的解，即知晓x的值在整个参数集中的大概范围[T0,T1]，取x1和x2，带入方程求解出的值。其中x1在一开始等于T0，x2＝T0+t，第二次x1＝T0+t，x2＝T0+2t……依次类推直到f0*f1的值小于0，或者x2＝T2为止。
步骤2：在硬件求解器中以寄存器赋值，通过乘法运算求解矩阵A和转置矩阵AT；
步骤3：通过乘法运算求解AAT的伴随矩阵(AAT)*，并根据AAT矩阵求解其行列式|AAT|；
步骤4：通过自适应模块将1和|AAT|移位到最高为不为零，即|AAT|的具体数值移位至全部位宽的数据都是有效数据；
步骤5：求解1/|AAT|；
步骤6：求解出(AAT)-1；
步骤6：求解出A的伪逆(ATA)-1AT。
所述步骤4通过预处理模块在求解1/|AAT|时加入了自适应移位算法，将被除数的1和除数全部自适应移位到最高位不为零，在之后的除法运算中利用除法器的位宽。
所述自适应移位算法采用选择器电路和移位电路实现。
所述预处理模块使用高资源算法中的一元三次方程组求解，求解前需利用自适应移位算法将输入数据移位至有效计算位数最高。
所述高资源算法求解一元三次方程和伪逆算法均采用定点数求解，其余模块(一元三次方程的求解结果和多基站经纬度的矩阵相乘、转置矩阵、矩阵平方模块)使用浮点数进行计算，中间模块(定点转浮点和浮点转定点模块)采用定点转浮点、浮点转定点模块进行转换，其中的浮点数是以IEE754的标准。
在利用伪逆算法求解广义矩阵逆时结合硬件求解器计算资源利用的问题进行自适应移位优化。优化内容如下：在经典的伪逆算法中，需要用到高精度除法的运算。在硬件求解器中每一种运算的每一位数据都需要消耗板上的资源。在本发明中则在求取伪逆的基础上加上了自适应的移位，将伪逆算法中需要使用的高资源占用模块的输入移位到除符号位的最高位为一，这样就可以完全利用到该模块的资源，进而达到节省硬件求解器的资源和提高精度的效果。求矩阵行列式值倒数时加入了自适应移位，将被除数的1和除数全部自适应移位到最高位不为零，从而在之后的除法运算中充分利用除法器的位宽。
所述自适应移位算法是完全用选择器电路和移位电路实现，十分切合硬件求解，可以通过很低的硬件资源增加来提高整体算法的精度。
本发明将原始矩阵设置为A(A的行大于列)，对A矩阵有下述(a)式求伪逆A+：
A+＝(ATA)-1AT(a)。
式中，AT为A的转置，(ATA)-1为ATA的逆，在传统的求接方法中需要对ATA先求逆，该求逆方法有初等变换法、伴随矩阵法、公式法。初等变换法需要使用的全部变换矩阵都为可逆矩阵，在大量数据的计算中先去确定用来求解的矩阵本身为可逆函数无疑会使得计算时间大幅度增长。因为ATA的行列式肯定不为零，从而选择伴随矩阵法求解。但是伴随矩阵法中对于伴随矩阵除以原矩阵行列式的精度要求特别高，硬件求解器的定点数精度要求有限。因此需要在尽可能的扩大除法器计算的精度。本发明选择先去求ATA的行列式的倒数，在求倒数时，因为1以上的所有正数位都为0，在除法器中是无效计算位，变相的浪费了除法器的资源。因此对此处的1位数进行自适应移位，尽可能的使除法器的资源有效。
本发明与现有技术相比具有前瞻性，针对当前算法没有考虑到具体硬件实现的资源利用率上做出了改进，使得当前的算法更加的贴近实际使用，使得求逆时可以对广义矩阵进行求逆，又可以通过自适应移位提高对计算时有效位数的利用，从而提高硬件求解器的资源利用。传统的动态移位是在利用移位和加权实现对应的算法，如累加器或fir滤波器。本发明通过自适应移位算法在复杂算法模块之前对输入数据进行预处理以达到减少算法模块使用的硬件资源的效果。
附图说明
图1为本发明流程图；
图2为本发明的移位效果图。
具体实施方式
本发明在进行求伪逆之前需要对数据进行预处理，是预处理模块不能占用太多资源，又需要提高精确位数。因此选用了迭代求一元三次方程的方法，将原本的一元三次方程的求根公式转化为简单的乘法运算，形如我们在LLS算法中转化的f＝ax3+bx2+cx+d。整体算法中的数据精度是0.001，x的范围在[-1,1]中，因此x从-1开始取值，依次加上0.001.将相邻的两个x0和x1的值相乘得到f0和f1，如果f0和f1相乘得到的结果小于等于0，则取此时的x1为方程的解。之后的矩阵进行运算。再到矩阵伪逆之前，只需要经过简单的定点数和浮点数转换、以及矩阵乘法运算，计算得到的结果进一步经过自适应移位模块，再进行伪逆计算。
参阅图1，本发明是在4*3的矩阵A的基础上求解他的伪逆，数据处理使用32位的定点数，前16位是整数，后16位是小数，自适应伪逆计算具体如下：
步骤一：求出其转置矩阵AT，此处在硬件求解器中可以完全以寄存器赋值进行计算，计算速度很快只需要一个时钟节拍。
步骤二：通过乘法运算求解AAT矩阵.再求解AAT的伴随矩阵(AAT)*，以及行列式|AAT|。
步骤三：通过自适应移位方法将1和|AAT|的具体数值移位至全部位宽的数据都是有效数据。
步骤四：求解1/|AAT|。
步骤五：乘以伴随矩阵得出最好结果。
所述步骤4通过预处理模块在求解1/|AAT|时加入了自适应移位算法，将被除数的1和除数全部自适应移位到最高位不为零，在之后的除法运算中利用除法器的位宽。
所述自适应移位算法采用选择器电路和移位电路实现。
所述预处理模块使用高资源算法中的一元三次方程组求解，求解前需利用自适应移位算法将输入数据移位至有效计算位数最高。
所述高资源算法求解一元三次方程和伪逆算法均采用定点数求解，其余模块(一元三次方程的求解结果和多基站经纬度的矩阵相乘、转置矩阵、矩阵平方模块)使用浮点数进行计算，中间模块(定点转浮点和浮点转定点模块)采用定点转浮点、浮点转定点模块进行转换，其中的浮点数是以IEE754的标准。
本发明为了使得算法可以更好的满足5G计算延迟低、硬件资源消耗少的要求，在传统的伪逆算法上做出了改进，让算法更好的适应硬件求解器(如FPGA(FieldProgrammable Gate Array,现场可编程门阵列)、ASIC(Application SpecificIntegrated Circuit，专用集成电路))上的计算。其意义是为了伪逆算法可以在硬件求解器计算时利用更少的资源并获得更快的速度(或者在资源利用相同的情况下获得更高的精度)。在硬件求解器中使用矩阵运算可以更好的发挥并行优势但是部分矩阵运算会对硬件求解器资源造成很大的浪费，例如在传统的矩阵求逆中不仅没有办法对广义矩阵进行求逆，而且传统算法对硬件求解器有效位数浪费较大。经过转化之后，硬件不易实现的模块，输入数据的精度移位到了最大，使得原本的计算精度得到了提高。
以下通过具体实施例对本发明作进一步的详细说明。
实施例1
本实施例中采用硬件求解器作为硬件平台，VIVADO2017.4作为软件平台，芯片型号选择xc7z100FFv1156-1，计算时采用32位的定点数(前16位为整数，后16为小数)进行，作为以A矩阵为例，其对应的转置AT为/>两矩阵相乘得到AAT为继续求解矩阵的行列式|AAT|为4928.000000000001，如果按传统方法求解用1/|AAT|则,则除法器1的输入端就浪费了前15位为零的位数、|AAT|的输入端浪费了1位，则最后的结果精度就少了16位。原本的除数和被除数都是32位的除法器(此处的除法器是选用的Xilinx公司提高的Divider Generator(5.1)ip核)耗费的资源为1316个LUT(Look-Up-Table，查找表)和3402个FF(Flip-flop，触发器)，而除数为17位被除数为31的除法器耗费的资源为766个LUT和2279个FF，相当于原本的除法器使用造成了550个LUT和1123个FF，将近三分之一的硬件资源是被浪费的。因此本发明在进行除法之前，先通过移位计算将1和|AAT|全部移位到最高位为一即全数据位有效，这样在后续计算时可以节省硬件求解器资源，还可以解决一些因为除法精度不够需要扩展计算位宽的情况。在此之后乘以伴随矩阵(AAT)*得出(AAT)-1，再继续求解出A的伪逆。本发明的自适应模块减少了伪逆算法在硬件求解器上实现使用的资源、且增加了精度(或者可以选择在同等的计算资源下提高了精度)。
本发明的自适应移位是通过选择器和移位操作来进行，因为选择器和移位器都是硬件求解器上自带，不需要进行任何电路的搭建，因此消耗的硬件资源很少。该自适应移位是通过将原数据输入选择模块，如果最高位为0则将原本的数据向左移移位，一直到最高位为一的时候输出。
参阅图2，如果有一个n+m位的数据，其中高位的n是0，则这个数据高位的前n位是无效数据，后m位才是有效数据。如果将整个数据全部带入后续的求逆模块进行计算则会因为无效输入位数浪费大量的资源。本发明提出的自适应移位方法将数据进行移位后，使得原数据的有效位数变成了n+m位，后续就可以选择两个方向，一个方向是在求逆模块中的输入数据依旧是n+m位，这样数据最后结果的有效位数会增加了n位。一种是将输入数据调整到m位，将自适应移位后的数据从高位依次输入进行计算，减少了求逆模块所占用的硬件资源的同时，数据精度也没有得到减少。同理，ATA的行列式也是如此，在最后的结果处再进行移位使得结果与原值匹配。
本发明基于5G LLS(雷电定位系统(lightning location system))的定位的自适应伪逆计算方法，在LLS处理时，通过运算的简化使其更加的适合在硬件上实现。将原本LLS中存在的复杂运算，如距离比求解、距离比经过预处理之后的矩阵求逆模块。在此模块中，将需要进行复杂运算的一元三次方程求解、矩阵求逆模块都做了自适应移位和计算转化工作，即将LLS中的复杂运算全部转化为适合硬件实现的初等函数运算；并将伪逆算法、其预处理方法中需要使用的高资源占用模块的输入移位到除符号位的最高位为一，利用到该模块的资源，获得更高的精度，从而提高硬件求解器的资源利用，更好的满足5G计算延迟低、硬件资源消耗少的要求，达到节省硬件求解器的资源和提高精度的效果。
以上实施例只是对本发明做进一步说明，并非用以限制本发明专利，凡为本发明等效实施，均应包含于本发明专利的权利要求范围之内。

Claims (4)

1.一种应用于5G最小二乘定位的自适应伪逆计算方法，其特征在于，利用伪逆算法求解广义矩阵逆时结合自适应移位算法，将伪逆算法、预处理模块使用高资源算法占用模块的输入移位到除符号位的最高位为一，利用到该模块的资源，获得更高的精度，自适应伪逆计算具体包括下述步骤：
步骤1：在硬件求解器中以寄存器赋值，通过乘法运算求解矩阵A和转置矩阵AT；
步骤2：通过乘法运算求解AAT的伴随矩阵(AAT)*，并根据AAT矩阵求解其行列式|AAT|；
步骤3：通过自适应模块将1和|AAT|移位到最高为不为零，即|AAT|的具体数值移位至全部位宽的数据都是有效数据；
步骤4：求解1/|AAT|；
步骤5：求解出(AAT)-1；
步骤6：求解出A的伪逆(ATA)-1AT。
2.根据权利要求1所述应用于5G最小二乘定位的自适应伪逆计算方法，其特征在于，所述步骤4通过预处理模块在求解1/|AAT|时加入了自适应移位算法，将被除数的1和除数全部自适应移位到最高位不为零，在之后的除法运算中利用除法器的位宽。
3.根据权利要求1或权利要求2所述应用于5G最小二乘定位的自适应伪逆计算方法，其特征在于，所述自适应移位算法采用选择器电路和移位电路实现。
4.根据权利要求1所述应用于5G最小二乘定位的自适应伪逆计算方法，其特征在于，所述预处理模块使用高资源算法中的一元三次方程组求解，求解前需利用自适应移位算法将输入数据移位至有效计算位数最高。
CN202310505402.6A 2023-05-06 2023-05-06 一种应用于5g最小二乘定位的自适应伪逆计算方法 Pending CN116719499A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310505402.6A CN116719499A (zh) 2023-05-06 2023-05-06 一种应用于5g最小二乘定位的自适应伪逆计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310505402.6A CN116719499A (zh) 2023-05-06 2023-05-06 一种应用于5g最小二乘定位的自适应伪逆计算方法

Publications (1)

Publication Number Publication Date
CN116719499A true CN116719499A (zh) 2023-09-08

Family

ID=87870493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310505402.6A Pending CN116719499A (zh) 2023-05-06 2023-05-06 一种应用于5g最小二乘定位的自适应伪逆计算方法

Country Status (1)

Country Link
CN (1) CN116719499A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117370717A (zh) * 2023-12-06 2024-01-09 珠海錾芯半导体有限公司 一种二分坐标下降的迭代优化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117370717A (zh) * 2023-12-06 2024-01-09 珠海錾芯半导体有限公司 一种二分坐标下降的迭代优化方法
CN117370717B (zh) * 2023-12-06 2024-03-26 珠海錾芯半导体有限公司 一种二分坐标下降的迭代优化方法

Similar Documents

Publication Publication Date Title
US8078835B2 (en) Reconfigurable array processor for floating-point operations
CN110765709B (zh) 一种基于fpga的基2-2快速傅里叶变换硬件设计方法
CN117273096A (zh) 在硬件中执行矩阵乘法
CN106951211B (zh) 一种可重构定浮点通用乘法器
CN107305484B (zh) 一种非线性函数运算装置及方法
EP4318275A1 (en) Matrix multiplier and method for controlling matrix multiplier
CN116719499A (zh) 一种应用于5g最小二乘定位的自适应伪逆计算方法
CN102184161A (zh) 基于余数系统的矩阵求逆装置及方法
CN114996638A (zh) 一种顺序架构的可配置快速傅里叶变换电路
CN113837365A (zh) 实现sigmoid函数逼近的模型、FPGA电路及工作方法
Yin et al. FPGA-based high-performance CNN accelerator architecture with high DSP utilization and efficient scheduling mode
CN104714773A (zh) 基于plb总线的嵌入式旋转角计算ip软核及旋转角计算方法
Bhandari et al. A Novel Design of High-Performance Hybrid Multiplier
CN103997355A (zh) 一种插值滤波方法及插值滤波器
EP4200696A1 (en) Efficient hardware implementation of the exponential function using hyperbolic functions
Bandi et al. Performance analysis of dadda multiplier using modified full adder
Chandu et al. Design and implementation of high efficiency square root circuit using Vedic mathematics
Ramya et al. Implementation of High Speed FFT using Reversible Logic Gates for Wireless DSP Applications
CN113592067B (zh) 一种用于卷积神经网络的可配置型卷积计算电路
WO2023028884A1 (zh) 一种浮点数计算电路以及浮点数计算方法
Palomaki et al. A low-power, memoryless direct digital frequency synthesizer architecture
CN221200385U (zh) 粗粒度可重构浮点处理单元和网格型浮点cgra
CN111610955B (zh) 一种数据饱和加打包处理部件、芯片及设备
CN113515259B (zh) 一种适用于浮点格式的复数的近似取模实现电路及方法
CN116662730B (zh) 一种基于FPGA的Cholesky分解计算加速系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination