CN116709580A - 控制多链路设备传输数据的方法、装置、设备及存储介质 - Google Patents

控制多链路设备传输数据的方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN116709580A
CN116709580A CN202210188974.1A CN202210188974A CN116709580A CN 116709580 A CN116709580 A CN 116709580A CN 202210188974 A CN202210188974 A CN 202210188974A CN 116709580 A CN116709580 A CN 116709580A
Authority
CN
China
Prior art keywords
link
data
message
logic
entity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210188974.1A
Other languages
English (en)
Inventor
吴昊
尹蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jimi Technology Co ltd
Original Assignee
Jimi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jimi Technology Co ltd filed Critical Jimi Technology Co ltd
Priority to CN202210188974.1A priority Critical patent/CN116709580A/zh
Publication of CN116709580A publication Critical patent/CN116709580A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W76/00Connection management
    • H04W76/10Connection setup
    • H04W76/15Setup of multiple wireless link connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W84/00Network topologies
    • H04W84/02Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10Small scale networks; Flat hierarchical networks
    • H04W84/12WLAN [Wireless Local Area Networks]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W88/00Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08Access point devices
    • H04W88/10Access point devices adapted for operation in multiple networks, e.g. multi-mode access points
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本申请公开了一种控制多链路设备传输数据的方法、装置、设备及存储介质。该方法包括:如果检测到多条链路空闲,则操作在空闲链路上的逻辑实体各自启动退避计时器;如果所有退避计时器未同时到时,则先到时的退避计时器对应的逻辑实体在其退避计时器到时时,不发送数据,并等待未到时的退避计时器倒计时;或者逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送。本申请使得多链路设备可以根据网络实际情况灵活的使用多条链路,能通过多链路传输提高数据传输速率的同时,还能降低业务延迟,同时还保障了对链路的公平使用,从而保障了传统单链路设备对网络资源的公平使用。

Description

控制多链路设备传输数据的方法、装置、设备及存储介质
技术领域
本申请涉及通信领域,尤其涉及一种控制多链路设备传输数据的方法、装置、设备及存储介质。
背景技术
802.11be系统,也称为Extremely High Throughput(EHT)系统,通过一系列系统特性和多种机制增强功能以实现极高的吞吐量。随着无线局域网(WLAN)的使用持续增长,对于在许多环境(例如家庭,企业和热点)中提供无线数据服务越来越重要。特别是,视频流量将继续是许多WLAN部署中的主要流量类型。由于出现了4k和8k视频(20Gbps的未压缩速率),这些应用的吞吐量要求正在不断发展。诸如虚拟现实或增强现实、游戏、远程办公室和云计算之类的新型高吞吐量,低延迟应用程序将会激增(例如,实时游戏的延迟低于5毫秒)。
鉴于这些应用程序的高吞吐量和严格的实时延迟要求,用户期望通过WLAN支持其应用程序时,吞吐量更高,可靠性更高,延迟和抖动更少,电源效率更高。用户期望改进与时敏网络(TSN)的集成,以支持异构以太网和无线LAN上的应用程序。802.11be网络旨在通过进一步提高总吞吐量和降低延迟来确保WLAN的竞争力,同时确保与旧版技术标准向后兼容和共存。在2.4GHz,5GHz和6GHz频段运行的802.11兼容设备。
发明内容
在多链路场景下,通常一个物理设备可以包括多个逻辑设备,每个逻辑设备都可以独立的进行数据发送和接收。然而,由于物理设备的性能不同,有些物理设备的多个逻辑设备可以同时的,并且是互相不影响的进行数据发送和接收,即每条链路发送或接收数据都不受其他链路影响,这类设备称为STR设备,即能同时收发设备,而有些物理设备的多个逻辑设备只能同时都发送数据,或只能同时都接收数据,而不能一条链路发送数据,其他链路接收数据,这类设备称为NSTR设备,即不能同时收发设备。当两个多链路设备都是STR设备,数据收发不用协调,可完全独立进行。但是,当其中一个多链路设备是NSTR设备,例如多链路接入设备是STR设备,多链路终端是NSTR设备时,需要协调多条链路上的数据发送和接收,控制NSTR设备在发送数据的时候不能接收数据。现有技术提出让多条链路同时开始发送,以保证链路之间不受干扰,然而,当多条链路为了公平起见各自执行不同的退避(backoff)过程时,通常都不能同时倒计时结束,从而导致倒计时先结束的需要等待,而在等待过程中,已经获得发送机会的链路因为没有发送数据,而可能会被其他终端监听到链路空闲而抢占信道开始发送数据,从而导致多链路终端无法发送数据,增加了业务延迟。有鉴于此,本申请实施例提供一种控制多链路设备传输数据的方法、装置、设备及存储介质。
第一方面,本申请实施例提供一种控制多链路设备传输数据的方法,包括:
如果检测到多条链路空闲,则操作在空闲链路上的逻辑实体各自启动退避计时器;
如果所有退避计时器未同时到时,则先到时的退避计时器对应的逻辑实体在其退避计时器到时时,不发送数据,并等待未到时的退避计时器倒计时;或者逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送。
在一种可能的实现方式中,还包括:
如果在所述等待过程中,第二逻辑实体检测到所操作的链路变为忙时状态,则停止运行所述第二逻辑实体的退避计时器,已到时的退避计时器对应的第一逻辑实体开始发送数据,所述第二逻辑实体在所述第一逻辑实体数据发送结束前不发送数据,或者所述第二逻辑实体继续检测所操作的链路是否空闲,当再次检测到所操作的链路为空闲状态时,再次启动所述第二逻辑实体的退避计时器,在所述第二逻辑实体的退避计时器到时时,所述第二逻辑实体开始发送数据,并将所述第二逻辑实体的发送时长设置为所述第一逻辑实体剩余的发送时长。
在一种可能的实现方式中,还包括:
如果在所述等待过程中,所有退避计时器均到时,则所有操作在空闲链路上的逻辑实体同时开始发送数据。
在一种可能的实现方式中,所述逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送,包括:
先到时的退避计时器对应的逻辑实体在其退避计时器到时时,开始发送数据,未到时的退避计时器继续运行,在第三逻辑实体的退避计时器到时时,第三逻辑实体开始发送数据,并将所述第三逻辑实体的发送时长设置为先前发送数据的逻辑实体剩余的发送时长。
在一种可能的实现方式中,还包括:
如果检测到一条链路空闲,则在该条空闲的链路上发送数据;
如果检测到没有链路空闲,则不发送数据。
在一种可能的实现方式中,还包括:
接收用于指示准备发送数据的第一消息,所述第一消息中包含第一接收方地址;
如果所述第一接收方地址的值为逻辑实体的地址,则由所述第一接收方地址指示的逻辑实体发送响应于所述第一消息的第二消息,所述第二消息中包含第二接收方地址,且所述第二接收方地址的值设置为与发送所述第二消息的逻辑实体相连接的逻辑实体的地址;并在所述第一接收方地址指示的逻辑实体所操作的链路上接收数据。
在一种可能的实现方式中,在接收到所述第一消息之后,还包括:
如果所述第一接收方地址的值为多链路设备的地址,如果希望在一条目标链路上接收数据,则由操作在所述目标链路上的逻辑实体发送响应于所述第一消息的第三消息,所述第三消息中包含第三接收方地址,且所述第三接收方地址的值设置为与发送所述第三消息的逻辑实体相连接的逻辑实体的地址;并在所述目标链路上接收数据;
如果希望在多条目标链路上接收数据,则由操作在所述目标链路上的逻辑实体发送响应于所述第一消息的第四消息,所述第四消息中包含第四接收方地址,且所述第四接收方地址的值设置为与发送所述第四消息的逻辑实体相连接的逻辑实体的地址或与发送所述第四消息的逻辑实体相连接的逻辑实体所属多链路设备的地址;并在所述目标链路上接收数据。
第二方面,本申请实施例提供一种控制多链路设备传输数据的装置,包括控制模块,所述控制模块用于执行以下步骤:
如果检测到多条链路空闲,则控制操作在空闲链路上的逻辑实体各自启动退避计时器;
如果所有退避计时器未同时到时,则控制先到时的退避计时器对应的逻辑实体在其退避计时器到时时,不发送数据,并等待未到时的退避计时器倒计时;或者控制逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送。
在一种可能的实现方式中,所述控制模块还用于执行以下步骤:
如果在所述等待过程中,第二逻辑实体检测到所操作的链路变为忙时状态,则停止运行所述第二逻辑实体的退避计时器,控制已到时的退避计时器对应的第一逻辑实体开始发送数据,所述第二逻辑实体在所述第一逻辑实体数据发送结束前不发送数据,或者所述第二逻辑实体继续检测所操作的链路是否空闲,当再次检测到所操作的链路为空闲状态时,再次启动所述第二逻辑实体的退避计时器,在所述第二逻辑实体的退避计时器到时时,控制所述第二逻辑实体开始发送数据,并将所述第二逻辑实体的发送时长设置为所述第一逻辑实体剩余的发送时长。
在一种可能的实现方式中,所述控制模块还用于执行以下步骤:
如果在所述等待过程中,所有退避计时器均到时,则控制所有操作在空闲链路上的逻辑实体同时开始发送数据。
在一种可能的实现方式中,所述控制逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送,包括:
控制先到时的退避计时器对应的逻辑实体在其退避计时器到时时,开始发送数据,未到时的退避计时器继续运行,在第三逻辑实体的退避计时器到时时,控制第三逻辑实体开始发送数据,并将所述第三逻辑实体的发送时长设置为先前发送数据的逻辑实体剩余的发送时长。
在一种可能的实现方式中,所述控制模块还用于执行以下步骤:
如果检测到一条链路空闲,则在该条空闲的链路上发送数据;
如果检测到没有链路空闲,则不发送数据。
在一种可能的实现方式中,所述控制模块还用于执行以下步骤:
接收用于指示准备发送数据的第一消息,所述第一消息中包含第一接收方地址;
如果所述第一接收方地址的值为逻辑实体的地址,则控制由所述第一接收方地址指示的逻辑实体发送响应于所述第一消息的第二消息,所述第二消息中包含第二接收方地址,且所述第二接收方地址的值设置为与发送所述第二消息的逻辑实体相连接的逻辑实体的地址;并在所述第一接收方地址指示的逻辑实体所操作的链路上接收数据。
在一种可能的实现方式中,所述控制模块还用于执行以下步骤:
如果所述第一接收方地址的值为多链路设备的地址,如果希望在一条目标链路上接收数据,则控制由操作在所述目标链路上的逻辑实体发送响应于所述第一消息的第三消息,所述第三消息中包含第三接收方地址,且所述第三接收方地址的值设置为与发送所述第三消息的逻辑实体相连接的逻辑实体的地址;并在所述目标链路上接收数据;
如果希望在多条目标链路上接收数据,则控制由操作在所述目标链路上的逻辑实体发送响应于所述第一消息的第四消息,所述第四消息中包含第四接收方地址,且所述第四接收方地址的值设置为与发送所述第四消息的逻辑实体相连接的逻辑实体的地址或与发送所述第四消息的逻辑实体相连接的逻辑实体所属多链路设备的地址;并在所述目标链路上接收数据。
第三方面,本申请实施例提供一种电子设备,包括存储器、处理器及存储在存储器上的计算机程序,所述处理器执行所述计算机程序以实现第一方面所述方法的步骤。
第四方面,本申请实施例提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现第一方面所述方法的步骤。
第五方面,本申请实施例提供一种计算机程序产品,其包括指令,所述指令被处理器执行时实现第一方面所述方法的步骤。
需要说明的是,第二方面所述的装置用于实现第一方面所述的方法,第三方面所述的电子设备、第四方面所述的存储介质和第五方面所述的计算机程序产品用于执行上述第一方面提供的方法,因此可以达到与第一方面所述的方法相同的有益效果,本申请实施例不再一一赘述。
本申请通过控制多链路设备进行数据传输,使得多链路设备可以根据网络实际情况灵活的使用多条链路,能通过多链路传输提高数据传输速率的同时,还能降低业务延迟,同时还保障了对链路的公平使用,从而保障了传统单链路设备对网络资源的公平使用。
附图说明
图1为本申请实施例提供的一种通信系统的架构示意图;
图2为本申请实施例提供的一种控制多链路设备传输数据的方法流程图;
图3为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案,下面将对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。虽然本申请中公开内容按照示范性一个或几个实例来介绍,但应理解,可以就这些公开内容的各个方面也可以单独构成一个完整技术方案。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
在本申请实施例中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。为了便于清楚描述本申请实施例的技术方案,在本申请的实施例中,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分,本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,其仅作示意与区分描述对象之用,没有次序之分,也不表示本申请实施例中对设备个数的特别限定,不能构成对本申请实施例的任何限制。
需要说明的是,多链路设备中包含有多个逻辑实体,每个逻辑实体分别通过一条链路进行数据传输,每个逻辑实体均包含有独立的数据收发模块。单链路设备只有一个逻辑实体,并且只有一个MAC地址,而多链路设备有一个MAC地址,隶属于多链路设备的每一个逻辑实体都有一个MAC地址,例如一个多链路设备运行有三个逻辑实体,则在这个物理设备上有四个MAC地址,一个是多链路设备的,三个逻辑实体各有一个MAC地址。
图1为本申请实施例提供的一种通信系统的架构示意图。如图1所示,通信系统包括多链路终端STA MLD和多链路接入点AP MLD。本申请实施例中的STA MLD可以通过无线方式与AP MLD连接,即STA MLD可以通过无线网络与AP MLD进行通信。本申请实施例假设多链路终端STA MLD有两个逻辑实体STA1和STA2,多链路接入点AP MLD有两个逻辑实体AP1和AP2,STA1和AP1相连接,操作在链路link 1上,STA2和AP2相连接,操作在链路link 2上,如图1所示。应理解,图1仅为通信系统的一个架构示意图,STA MLD和AP MLD可以包含更多的逻辑实体,两者中的逻辑实体数量可不相同,且本申请实施例中的AP MLD也可以替换成多链路终端,本申请实施例对此不做限制。本领域的技术人员将理解,依照本文描述的原理和功能,根据本申请的术语“接入点(AP)”还可以用于描述能够在网络架构内接收和传送无线信号的接入端口或任何其他设备,因此,接入点的使用仅是示例性的。
本申请实施例假设连接的两个多链路设备中,一个多链路设备为终端,另一个多链路设备为接入点,且两个多链路设备中均有两个逻辑实体,如图1所示。应理解,多链路设备中超过两个逻辑实体时的操作可参考两个逻辑实体的操作,本申请实施例不再详细描述,以下仅以两个逻辑实体为示例进行说明。图2为本申请实施例提供的一种控制多链路设备传输数据的方法流程图。如图2所示,控制多链路设备传输数据的方法包括以下内容:
201、STA MLD需要发送数据给AP MLD时,监听链路是否空闲,具体地,STA1和STA2分别监听link1和link2是否空闲。
2001、如果检测到多条链路空闲,则操作在空闲链路上的逻辑实体各自启动退避计时器。
如果所有退避计时器同时到时,则所有操作在空闲链路上的逻辑实体在其退避计时器到时时,同时开始发送数据。如果所有退避计时器未同时到时,则先到时的退避计时器对应的逻辑实体在其退避计时器到时时,不发送数据,并等待未到时的退避计时器倒计时;或者逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送。
如果在所述等待过程中,第二逻辑实体检测到所操作的链路变为忙时状态,则停止运行所述第二逻辑实体的退避计时器,已到时的退避计时器对应的第一逻辑实体开始发送数据,所述第二逻辑实体在所述第一逻辑实体数据发送结束前不发送数据,或者所述第二逻辑实体继续检测所操作的链路是否空闲,当再次检测到所操作的链路为空闲状态时,再次启动所述第二逻辑实体的退避计时器,在所述第二逻辑实体的退避计时器到时时,所述第二逻辑实体开始发送数据,并将所述第二逻辑实体的发送时长设置为所述第一逻辑实体剩余的发送时长;如果在所述等待过程中,所有退避计时器均到时,则所有操作在空闲链路上的逻辑实体同时开始发送数据。
具体地,如果link1空闲,link2空闲,则STA1启动退避计时器backoff timer1进行倒计时,STA2启动退避计时器backoff timer2进行倒计时,由于backoff timer1和backofftimer2的值是随机产生,因此两者值可能不同。
1.1如果backoff timer1到时时,backoff timer2也到时,则STA1在link1上发送数据,STA2同时在link2上发送数据。
1.2如果backoff timer1到时时,backoff timer2还未到时,STA1和STA2的操作可以是:
1.2.1 STA1在backoff timer1到时后,不发送数据,等待backoff timer2倒计时,在backoff timer2运行中,如果检测到link2状态变为忙时状态,则
A)backoff timer2停止运行,STA1开始在link1上发送数据;STA2在STA1数据发送结束前不在link2上发送数据;或者,
B)backoff timer2停止运行,STA1开始在link1上发送数据;STA2继续检测link2是否空闲,当再次检测到link2为空闲状态时,再次启动backoff timer2,在backofftimer2到时时,STA2开始在link2上发送数据(STA1仍在link1上发送数据),并将发送时长设置为STA1在link1上剩余的发送时长,以使得STA1和STA2能同时结束发送,例如STA1在link1上的发送时长为10ms,STA2开始发送时,STA1已经发送了4ms,则STA2的发送时长设置为6ms。
1.2.2 STA1在backoff timer1到时后,不发送数据,等待backoff timer2倒计时,当backoff timer2到时时,则STA1在link1上发送数据,STA2同时在link2上发送数据。
1.2.3 STA1在backoff timer1到时后,开始发送数据,backoff timer2继续运行,在backoff timer2到时时,STA2开始在link2上发送数据,并将发送时长设置为与STA1在link1上剩余的发送时长,以使得STA1和STA2能同时结束发送。
1.3如果backoff timer2到时时,backoff timer1还未到时,STA1和STA2的操作可以是与1.2类似,将STA1和STA2交换即可,这里不再详细介绍。
2002、如果检测到一条链路空闲,则在该条空闲的链路上发送数据。
具体地,如果link1空闲,link2不空闲,则STA1启动backoff timer1进行倒计时,倒计时到时,如果link1仍然空闲,则通过STA1在link1上发送数据给AP MLD;
如果link2空闲,link1不空闲,则STA2启动backoff timer2进行倒计时,倒计时到时,如果link2仍然空闲,则通过STA2在link2上发送数据给AP MLD;
2003、如果检测到没有链路空闲,则不发送数据。
具体地,如果link1不空闲,link2不空闲,则不发送数据。
在图1所示通信系统中,AP MLD也可能需要发送数据给STA MLD,此时,控制多链路设备传输数据的方法还包括以下内容:
301、AP1或AP2中任意一个逻辑实体在所操作的链路上发送第一消息(如RTS(ready to send,准备发送)消息),本实施例中为描述方便,假设为AP1发送第一消息给STA1,其中第一消息中包含参数RA(接收方地址)和TA(发送方地址),其参数设置如下:
1)AP MLD仅在AP1上发送数据给STA MLD,则将RA设置为STA1的地址,TA设置为AP1的地址;
2)AP MLD在AP1和AP2上都发送数据给STA MLD,则将RA设置为STA MLD的地址,TA设置为AP1的地址或AP MLD的地址。
302、STA MLD接收到第一消息后,在间隔SIFS(短帧间间隔)时间后,
2.1如果消息中RA的值为STA1的地址,则由STA1在link1上发送响应于第一消息的第二消息(如CTS(Clear to send,准备接收)消息),其中,第二消息中包含参数RA(接收方地址)和TA(发送方地址),其参数设置为:RA设置为AP1的地址,TA设置为STA1的地址。
2.2如果消息中RA的值为STA MLD的地址,
1)如果STA MLD希望在link1上接收数据,则由STA1在link1上发送第二消息,其中,第二消息中包含参数RA(接收方地址)和TA(发送方地址),其参数设置为:RA设置为AP1的地址,TA设置为STA1的地址;
2)如果STA MLD希望在link2上接收数据,则由STA2在link2上发送第二消息,其中,参数RA设置为AP2的地址,TA设置为STA2的地址;
3)如果STA MLD希望同时在link1和link2上接收数据,则由STA1在link1上发送第二消息,其中,参数RA设置为AP1的地址或AP MLD的地址,参数TA设置为STA1或STA MLD的地址;并由STA2在link2上发送第二消息,其中,参数RA设置为AP2的地址或AP MLD的地址,TA设置为STA2的地址或STA MLD的地址。
303、AP MLD接收到第二消息后,
1)如果仅在link1上接收到第二消息,则将待发送给STA MLD的数据在link1上发送给STA MLD;
2)如果仅在link2上接收到第二消息,则将待发送给STA MLD的数据在link2上发送给STA MLD;
3)如果在link1上接收到第二消息,且在link2上也接收到第二消息,则将待发送给STA MLD的数据在link1和link2上发送给STA MLD。
本申请实施例还提供一种控制多链路设备传输数据的装置,包括控制模块,所述控制模块用于执行以下步骤:
如果检测到多条链路空闲,则控制操作在空闲链路上的逻辑实体各自启动退避计时器;
如果所有退避计时器未同时到时,则控制先到时的退避计时器对应的逻辑实体在其退避计时器到时时,不发送数据,并等待未到时的退避计时器倒计时;或者控制逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送。
可选地,所述控制模块还用于执行以下步骤:
如果在所述等待过程中,第二逻辑实体检测到所操作的链路变为忙时状态,则停止运行所述第二逻辑实体的退避计时器,控制已到时的退避计时器对应的第一逻辑实体开始发送数据,所述第二逻辑实体在所述第一逻辑实体数据发送结束前不发送数据,或者所述第二逻辑实体继续检测所操作的链路是否空闲,当再次检测到所操作的链路为空闲状态时,再次启动所述第二逻辑实体的退避计时器,在所述第二逻辑实体的退避计时器到时时,控制所述第二逻辑实体开始发送数据,并将所述第二逻辑实体的发送时长设置为所述第一逻辑实体剩余的发送时长。
可选地,所述控制模块还用于执行以下步骤:
如果在所述等待过程中,所有退避计时器均到时,则控制所有操作在空闲链路上的逻辑实体同时开始发送数据。
可选地,所述控制逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送,包括:
控制先到时的退避计时器对应的逻辑实体在其退避计时器到时时,开始发送数据,未到时的退避计时器继续运行,在第三逻辑实体的退避计时器到时时,控制第三逻辑实体开始发送数据,并将所述第三逻辑实体的发送时长设置为先前发送数据的逻辑实体剩余的发送时长。
可选地,所述控制模块还用于执行以下步骤:
如果检测到一条链路空闲,则在该条空闲的链路上发送数据;
如果检测到没有链路空闲,则不发送数据。
可选地,所述控制模块还用于执行以下步骤:
接收用于指示准备发送数据的第一消息,所述第一消息中包含第一接收方地址;
如果所述第一接收方地址的值为逻辑实体的地址,则控制由所述第一接收方地址指示的逻辑实体发送响应于所述第一消息的第二消息,所述第二消息中包含第二接收方地址,且所述第二接收方地址的值设置为与发送所述第二消息的逻辑实体相连接的逻辑实体的地址;并在所述第一接收方地址指示的逻辑实体所操作的链路上接收数据。
可选地,所述控制模块还用于执行以下步骤:
如果所述第一接收方地址的值为多链路设备的地址,如果希望在一条目标链路上接收数据,则控制由操作在所述目标链路上的逻辑实体发送响应于所述第一消息的第三消息,所述第三消息中包含第三接收方地址,且所述第三接收方地址的值设置为与发送所述第三消息的逻辑实体相连接的逻辑实体的地址;并在所述目标链路上接收数据;
如果希望在多条目标链路上接收数据,则控制由操作在所述目标链路上的逻辑实体发送响应于所述第一消息的第四消息,所述第四消息中包含第四接收方地址,且所述第四接收方地址的值设置为与发送所述第四消息的逻辑实体相连接的逻辑实体的地址或与发送所述第四消息的逻辑实体相连接的逻辑实体所属多链路设备的地址;并在所述目标链路上接收数据。
应理解,这里的装置以功能模块的形式体现。这里的术语“模块”可以指应用特有集成电路(application specific integrated circuit,ASIC)、电子电路、用于执行一个或多个软件或固件程序的处理器(例如共享处理器、专有处理器或组处理器等)和存储器、合并逻辑电路和/或其它支持所描述的功能的合适组件。上述装置具有实现上述方法中的相应步骤的功能;上述功能可以通过硬件实现,也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。在本申请的实施例,装置也可以是芯片或者芯片系统,例如:片上系统(system on chip,SoC)。本申请在此不作限定。
本申请实施例还提供了一种电子设备,图3为本申请实施例提供的电子设备的结构示意图。如图3所示,设备300包括处理器301、存储器302和通信接口303,其中,处理器301、存储器302和通信接口303通过总线304互相通信,存储器302中存储有可被所述处理器301执行的指令,所述指令由所述处理器301加载并执行,以控制通信接口303发送信号和/或接收信号。
应理解,设备300可以具体为上述实施例中的STA MLD或AP MLD,或者,上述实施例中的STA MLD或AP MLD的功能可以集成在设备300中,设备300可以用于执行上述实施例中的STA MLD或AP MLD对应的各个步骤和/或流程。可选地,该存储器302可以包括只读存储器和随机存取存储器,并向处理器301提供指令和数据。存储器302的一部分还可以包括非易失性随机存取存储器。例如,存储器302还可以存储设备类型的信息。该处理器301可以用于执行存储器301中存储的指令,并且该处理器301执行该指令时,该处理器301可以执行上述方法实施例中相应的各个步骤和/或流程。
应理解,在本申请实施例中,该处理器可以是中央处理单元(centralprocessingunit,CPU),该处理器还可以是其他通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
在实现过程中,上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成,或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器,闪存、只读存储器,可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器,处理器执行存储器中的指令,结合其硬件完成上述方法的步骤。为避免重复,这里不再详细描述。
上述实施例,可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时,上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机指令或计算机程序时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如,软盘、硬盘、磁带)、光介质(例如,DVD)、或者半导体介质。半导体介质可以是固态硬盘。
应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上,可以根据实际的需要选择其中的部分或者全部模块来实现本申请实施例方案的目的。
在本申请所提供的几个实施例中,应该理解到,所揭露的设备、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如一个模块或者组件可以划分为多个模块或组件,或者多个模块或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的模块及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种控制多链路设备传输数据的方法,其特征在于,包括:
如果检测到多条链路空闲,则操作在空闲链路上的逻辑实体各自启动退避计时器;
如果所有退避计时器未同时到时,则先到时的退避计时器对应的逻辑实体在其退避计时器到时时,不发送数据,并等待未到时的退避计时器倒计时;或者逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送。
2.根据权利要求1所述的一种控制多链路设备传输数据的方法,其特征在于,还包括:
如果在所述等待过程中,第二逻辑实体检测到所操作的链路变为忙时状态,则停止运行所述第二逻辑实体的退避计时器,已到时的退避计时器对应的第一逻辑实体开始发送数据,所述第二逻辑实体在所述第一逻辑实体数据发送结束前不发送数据,或者所述第二逻辑实体继续检测所操作的链路是否空闲,当再次检测到所操作的链路为空闲状态时,再次启动所述第二逻辑实体的退避计时器,在所述第二逻辑实体的退避计时器到时时,所述第二逻辑实体开始发送数据,并将所述第二逻辑实体的发送时长设置为所述第一逻辑实体剩余的发送时长。
3.根据权利要求1所述的一种控制多链路设备传输数据的方法,其特征在于,还包括:
如果在所述等待过程中,所有退避计时器均到时,则所有操作在空闲链路上的逻辑实体同时开始发送数据。
4.根据权利要求1所述的一种控制多链路设备传输数据的方法,其特征在于,所述逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送,包括:
先到时的退避计时器对应的逻辑实体在其退避计时器到时时,开始发送数据,未到时的退避计时器继续运行,在第三逻辑实体的退避计时器到时时,第三逻辑实体开始发送数据,并将所述第三逻辑实体的发送时长设置为先前发送数据的逻辑实体剩余的发送时长。
5.根据权利要求1-4中任一项所述的一种控制多链路设备传输数据的方法,其特征在于,还包括:
如果检测到一条链路空闲,则在该条空闲的链路上发送数据;
如果检测到没有链路空闲,则不发送数据。
6.根据权利要求1所述的一种控制多链路设备传输数据的方法,其特征在于,还包括:
接收用于指示准备发送数据的第一消息,所述第一消息中包含第一接收方地址;
如果所述第一接收方地址的值为逻辑实体的地址,则由所述第一接收方地址指示的逻辑实体发送响应于所述第一消息的第二消息,所述第二消息中包含第二接收方地址,且所述第二接收方地址的值设置为与发送所述第二消息的逻辑实体相连接的逻辑实体的地址;并在所述第一接收方地址指示的逻辑实体所操作的链路上接收数据。
7.根据权利要求6所述的一种控制多链路设备传输数据的方法,其特征在于,在接收到所述第一消息之后,还包括:
如果所述第一接收方地址的值为多链路设备的地址,如果希望在一条目标链路上接收数据,则由操作在所述目标链路上的逻辑实体发送响应于所述第一消息的第三消息,所述第三消息中包含第三接收方地址,且所述第三接收方地址的值设置为与发送所述第三消息的逻辑实体相连接的逻辑实体的地址;并在所述目标链路上接收数据;
如果希望在多条目标链路上接收数据,则由操作在所述目标链路上的逻辑实体发送响应于所述第一消息的第四消息,所述第四消息中包含第四接收方地址,且所述第四接收方地址的值设置为与发送所述第四消息的逻辑实体相连接的逻辑实体的地址或与发送所述第四消息的逻辑实体相连接的逻辑实体所属多链路设备的地址;并在所述目标链路上接收数据。
8.一种控制多链路设备传输数据的装置,其特征在于,包括控制模块,所述控制模块用于执行以下步骤:
如果检测到多条链路空闲,则控制操作在空闲链路上的逻辑实体各自启动退避计时器;
如果所有退避计时器未同时到时,则控制先到时的退避计时器对应的逻辑实体在其退避计时器到时时,不发送数据,并等待未到时的退避计时器倒计时;或者控制逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送。
9.根据权利要求8所述的一种控制多链路设备传输数据的装置,其特征在于,所述控制模块还用于执行以下步骤:
如果在所述等待过程中,第二逻辑实体检测到所操作的链路变为忙时状态,则停止运行所述第二逻辑实体的退避计时器,控制已到时的退避计时器对应的第一逻辑实体开始发送数据,所述第二逻辑实体在所述第一逻辑实体数据发送结束前不发送数据,或者所述第二逻辑实体继续检测所操作的链路是否空闲,当再次检测到所操作的链路为空闲状态时,再次启动所述第二逻辑实体的退避计时器,在所述第二逻辑实体的退避计时器到时时,控制所述第二逻辑实体开始发送数据,并将所述第二逻辑实体的发送时长设置为所述第一逻辑实体剩余的发送时长。
10.根据权利要求8所述的一种控制多链路设备传输数据的装置,其特征在于,所述控制模块还用于执行以下步骤:
如果在所述等待过程中,所有退避计时器均到时,则控制所有操作在空闲链路上的逻辑实体同时开始发送数据。
11.根据权利要求8所述的一种控制多链路设备传输数据的装置,其特征在于,所述控制逻辑实体在各自对应的退避计时器到时时,开始发送数据,且所有发送数据的逻辑实体同时结束发送,包括:
控制先到时的退避计时器对应的逻辑实体在其退避计时器到时时,开始发送数据,未到时的退避计时器继续运行,在第三逻辑实体的退避计时器到时时,控制第三逻辑实体开始发送数据,并将所述第三逻辑实体的发送时长设置为先前发送数据的逻辑实体剩余的发送时长。
12.根据权利要求8-11中任一项所述的一种控制多链路设备传输数据的装置,其特征在于,所述控制模块还用于执行以下步骤:
如果检测到一条链路空闲,则在该条空闲的链路上发送数据;
如果检测到没有链路空闲,则不发送数据。
13.根据权利要求8所述的一种控制多链路设备传输数据的装置,其特征在于,所述控制模块还用于执行以下步骤:
接收用于指示准备发送数据的第一消息,所述第一消息中包含第一接收方地址;
如果所述第一接收方地址的值为逻辑实体的地址,则控制由所述第一接收方地址指示的逻辑实体发送响应于所述第一消息的第二消息,所述第二消息中包含第二接收方地址,且所述第二接收方地址的值设置为与发送所述第二消息的逻辑实体相连接的逻辑实体的地址;并在所述第一接收方地址指示的逻辑实体所操作的链路上接收数据。
14.根据权利要求13所述的一种控制多链路设备传输数据的装置,其特征在于,所述控制模块还用于执行以下步骤:
如果所述第一接收方地址的值为多链路设备的地址,如果希望在一条目标链路上接收数据,则控制由操作在所述目标链路上的逻辑实体发送响应于所述第一消息的第三消息,所述第三消息中包含第三接收方地址,且所述第三接收方地址的值设置为与发送所述第三消息的逻辑实体相连接的逻辑实体的地址;并在所述目标链路上接收数据;
如果希望在多条目标链路上接收数据,则控制由操作在所述目标链路上的逻辑实体发送响应于所述第一消息的第四消息,所述第四消息中包含第四接收方地址,且所述第四接收方地址的值设置为与发送所述第四消息的逻辑实体相连接的逻辑实体的地址或与发送所述第四消息的逻辑实体相连接的逻辑实体所属多链路设备的地址;并在所述目标链路上接收数据。
15.一种电子设备,包括存储器、处理器及存储在存储器上的计算机程序,其特征在于,所述处理器执行所述计算机程序以实现权利要求1-7中任一项所述方法的步骤。
16.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-7中任一项所述方法的步骤。
CN202210188974.1A 2022-02-28 2022-02-28 控制多链路设备传输数据的方法、装置、设备及存储介质 Pending CN116709580A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210188974.1A CN116709580A (zh) 2022-02-28 2022-02-28 控制多链路设备传输数据的方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210188974.1A CN116709580A (zh) 2022-02-28 2022-02-28 控制多链路设备传输数据的方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN116709580A true CN116709580A (zh) 2023-09-05

Family

ID=87832693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210188974.1A Pending CN116709580A (zh) 2022-02-28 2022-02-28 控制多链路设备传输数据的方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN116709580A (zh)

Similar Documents

Publication Publication Date Title
JP2023046393A (ja) タスクとリンクマッピング構成をネゴシエートするための方法、装置、デバイス、及びコンピュータプログラム
AU2024205096A1 (en) Channel contention method and related apparatus
CN113840367B (zh) 多链路wlan网络竞争接入的方法、装置及终端
CN114584933A (zh) 无线传输中降低延迟的方法、装置、设备及存储介质
CN114422614B (zh) 控制多链路设备发送数据的方法、装置、设备及存储介质
CN114760719B (zh) 发现和连接到软接入设备的方法、装置、设备及存储介质
JP2007527167A (ja) 媒体アクセス制御アクション・テーブルを使った無線パケット処理の方法および装置
CN116709580A (zh) 控制多链路设备传输数据的方法、装置、设备及存储介质
WO2016078092A1 (zh) 一种多信道传输的退避方法及退避设备
CN116471641A (zh) 动态链路切换的方法、装置、电子设备及存储介质
CN114786244B (zh) 软接入设备控制方法、装置、设备、存储介质及程序产品
CN116367356A (zh) 传输数据的方法、装置、设备及存储介质
CN114126001B (zh) 传输软接入设备系统参数的方法、装置、设备和介质
CN115334617B (zh) 通过建立接入点进行数据传输的方法、装置及存储介质
CN117222012A (zh) 多链路设备传输数据的方法、装置、设备及存储介质
CN115396986B (zh) 软接入点控制数据传输的方法、装置、设备及存储介质
CN116233776A (zh) 多链路终端建立直连链路的方法、装置、设备及存储介质
WO2024001999A1 (zh) 一种通信方法及装置
US11877318B2 (en) Channel assessment in a single contention-free channel access period
US20240205969A1 (en) Systems, methods, and devices for protection management-based coexistence enhancement in wireless devices
CN117354891A (zh) 控制数据传输的方法、装置、设备、介质及程序产品
US20240243946A1 (en) Physical layer collision avoidance device and method for performing emergency transmission thereof
US20230036718A1 (en) Wi-Fi Communication Method and Electronic Device
CN116390126A (zh) 数据传输方法、装置、设备及存储介质
CN117320001A (zh) 多链路传输控制方法、装置、设备、介质及程序产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination