CN116707465A - D类放大器驱动电路 - Google Patents

Abstract

本公开涉及D类放大器驱动电路。本发明揭露了一种D类放大器驱动电路，用来根据一随音源大小动态调整之输入电压产生一输出闸极驱动电压，该驱动电压用来驱动D类放大器高压晶体管。该D类放大器驱动电路包含：参考电压产生电路，用来根据一第一参考电压产生一第二参考电压；箝位电路，用来箝位该输入电压；低压降线性稳压器前级，用来根据该第二参考电压产生一中间电压；以及低压降线性稳压器输出级，用来根据该输入电压及该中间电压产生该驱动电压。

Description

D类放大器驱动电路

技术领域

本发明是关于电源升压电路及D类放大器，尤其是关于处理上桥高压闸极的驱动电路。

背景技术

图1显示习知放大器系统的功能方块图。放大器系统100包含电源管理电路110、升压电路120、电荷泵(charge pump)130、D类放大器140以及其他电路150。电源管理电路110接收系统电压VBAT，并且根据系统电压VBAT供电给整个放大器系统100。升压电路120透过电感L1接收系统电压VBAT，并且根据系统电压VBAT产生动态抬升电压VBST。升压电路120之输出动态抬升电压VBST的接脚透过电容C1耦接至地，并且透过电容C2耦接电荷泵130的输出接脚(即，输出驱动电压GREG之接脚)。电荷泵130根据动态抬升电压VBST产生驱动电压GREG，驱动电压GREG用来驱动升压电路120的上桥晶体管(high-side bridge transistor，图未示)及D类放大器140的上桥晶体管(图未示)，而驱动电压GREG与动态抬升电压VBST的电压差在5伏内。D类放大器140受驱动电压GREG驱动，并且放大其他电路150所产生之音频讯号SA来产生音频输出OUT。音频输出OUT透过喇叭101播放。

然而，因为电荷泵130需在不同的时脉相位(clock phase)之间切换(会有一定的切换损耗电流)，且电荷泵130的静态耗电量大，所以电荷泵130会降低放大器系统100在极小讯号音源的能源使用效率。

发明内容

鉴于先前技术之不足，本发明之一目的在于提供一种D类放大器驱动电路，以改善先前技术的不足。

本发明之一实施例提供一种升压电路及D类放大器闸极驱动电路，用来根据一动态升压之输入电压产生一驱动电压，该驱动电压用来驱动一升压电路及D类放大器。该D类放大器驱动电路包含：一参考电压产生电路、一箝位电路、一低压降线性稳压器前级以及一低压降线性稳压器输出级。参考电压产生电路用来根据一第一参考电压产生一第二参考电压。箝位电路用来箝位该输入电压。低压降线性稳压器前级耦接该参考电压产生电路及该箝位电路，用来根据该第二参考电压产生一中间电压。低压降线性稳压器输出级耦接该低压降线性稳压器前级，用来根据该输入电压及该中间电压产生该驱动电压。

本发明之D类放大器驱动电路可动态省电流。相较于先前技术，本发明之D类放大器驱动电路及放大器系统更省电，因此更具竞争力。

有关本发明的特征、实作与功效，兹配合图式作实施例详细说明如下。

附图说明

图1显示习知放大器系统的功能方块图；

图2是本发明放大器系统之一实施例的功能方块图；

图3是本发明D类放大器驱动电路之一实施例的电路图；以及

图4是本发明控制电路之一实施例的功能方块图。

具体实施方式

以下说明内容之技术用语系参照本技术领域之习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语之解释系以本说明书之说明或定义为准。

本发明之揭露内容包含D类放大器驱动电路。由于本发明D类放大器驱动电路所包含之部分元件单独而言可能为已知元件，因此在不影响该装置发明之充分揭露及可实施性的前提下，以下说明对于已知元件的细节将予以节略。

图2是本发明放大器系统之一实施例的功能方块图。放大器系统300包含电源管理电路110、升压电路120、D类放大器140、其他电路150及D类放大器驱动电路200。图2之电源管理电路110、升压电路120、D类放大器140及其他电路150分别与图1之电源管理电路110、升压电路120、D类放大器140、其他电路150具有相同或相似的功能，故不再赘述。D类放大器驱动电路200耦接升压电路120及D类放大器140，用来根据动态抬升电压VBST产生闸极驱动电压VBSTR，并且参考系统电压VBAT来进行省电控制。换言之，动态抬升电压VBST可以视为D类放大器驱动电路200的输入电压。以下将配合图3详述D类放大器驱动电路200的电路。电压PVDD(即，升压电路120产生的输出电压)为D类放大器140的输入电压。

图3是D类放大器驱动电路200之一实施例的电路图。D类放大器驱动电路200包含参考电压产生电路210、箝位电路220、低压降线性稳压器(low dropout(LDO)linearregulator)前级230、低压降线性稳压器输出级240以及控制电路250。

参考电压产生电路210包含误差放大器(error amplifier(EA))212、晶体管HN1、电阻R1及电阻R2。误差放大器212的其中一个输入端接收参考电压Vr，误差放大器212的另一个输入端耦接或电连接晶体管HN1的源极，且误差放大器212的输出端耦接或电连接晶体管HN1的闸极。电阻R2的一端接收动态抬升电压VBST，而电阻R2的另一端耦接或电连接晶体管HN1的汲极。电阻R1的一端耦接或电连接晶体管HN1的源极，而电阻R1的另一端耦接或电连接接地准位GND。参考电压产生电路210输出参考电压VR2，参考电压VR2如方程式(1)所示，参考电压产生电路210的操作细节为本技术领域具有通常知识者所熟知，故不再赘述。

VR2＝VBST-R2×(Vr/R1) (1)

在一些实施例中，参考电压Vr是精准(变异量少)的能隙电压(bandgap voltage)，而且因为参考电压产生电路210不使用电流镜来产生参考电压VR2，所以参考电压VR2与动态抬升电压VBST之间的差值变异量很小，使得低压降线性稳压器输出级240的电压VBSTR与动态抬升电压VBST差值更不易有超压风险。

箝位电路220接收动态抬升电压VBST，用来保护低压降线性稳压器前级230中的低耐压元件(包含但不限于电流源234、晶体管LN1及晶体管LN2)，避免该些低耐压元件承受高电压而损坏。

低压降线性稳压器前级230包含箝位电路232、电流源234及四个晶体管(HP1、HP2、LN1及LN2)。电流源234的目的是提供参考电流(例如用来偏压晶体管HP1及晶体管HP2)。晶体管HP1的闸极耦接或电连接晶体管HN1的汲极(即，晶体管HP1的闸极接收参考电压VR2)，晶体管HP1的源极耦接或电连接箝位电路220，且晶体管HP1的汲极耦接或电连接箝位电路232。晶体管HP2的闸极输出中间电压VFB，晶体管HP2的源极耦接或电连接箝位电路220，且晶体管HP2的汲极耦接或电连接箝位电路232。

箝位电路232用来保护晶体管LN1及晶体管LN2，避免该些晶体管承受高电压而损坏。晶体管LN1的闸极耦接或电连接晶体管LN2的闸极，晶体管LN1的源极耦接或电连接接地准位GND，且晶体管LN1的汲极耦接或电连接箝位电路232。晶体管LN2的闸极耦接或电连接晶体管LN1的闸极，晶体管LN2的源极耦接或电连接接地准位GND，且晶体管LN2的汲极耦接或电连接箝位电路232及晶体管LN2的闸极。

低压降线性稳压器输出级240包含晶体管HN2、电阻RFB1及电阻RFB2。电阻RFB1、电阻RFB2及晶体管HN2串接于动态抬升电压VBST与接地准位GND之间。更明确地说，电阻RFB1的一端耦接或电连接动态抬升电压VBST(即，接收动态抬升电压VBST)，电阻RFB1的另一端耦接或电连接晶体管HP2的闸极与电阻RFB2的一端。电阻RFB2的一端耦接或电连接晶体管HP2的闸极，电阻RFB2的另一端耦接或电连接晶体管HN2的汲极。晶体管HN2的闸极耦接或电连接晶体管LN1的汲极，晶体管HN2的汲极输出驱动电压VBSTR，且晶体管HN2的源极耦接或电连接接地准位GND。

晶体管HN2的闸极的直流电压与晶体管LN1的汲极的直流电压受箝位电路232箝位，而传递于晶体管HN2与晶体管LN1之间的交流讯号则不受箝位电路232影响。低压降线性稳压器前级230及低压降线性稳压器输出级240之各晶体管的操作细节为本技术领域具有通常知识者所熟知，故不再赘述。

中间电压VFB实质上等于参考电压VR2。在一些实施例中，当电阻RFB1的电阻值等于电阻RFB2的电阻值时，驱动电压VBSTR如方程式(2)所示。

VBSTR＝VBST-2×(Vr/R1)×R2 (2)

如方程式(2)所示，驱动电压VBSTR与动态抬升电压VBST之间的差值(|2×(Vr/R1)×R2|)实质上为定值，也就是说，驱动电压VBSTR可以快速追踪动态抬升电压VBST，达到驱动升压电路120及D类放大器140上桥P型金氧半场效晶体管(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor，以下简称PMOS)之功效。

控制电路250透过控制讯号BYPSb耦接或电连接参考电压产生电路210、低压降线性稳压器前级230及低压降线性稳压器输出级240。控制电路250根据系统电压VBAT及动态抬升电压VBST产生控制讯号BYPSb。动态抬升电压VBST某种程度上反应D类放大器140的音频源播放功率需求；更明确地说，动态抬升电压VBST与D类放大器140的音频源播放功率需求大致或实质上成正比。当D类放大器140的音频源播放功率需求小时，控制电路250透过侦测动态抬升电压VBST与系统电压VBAT之间大小关系产生控制讯号BYPSb来关闭参考电压产生电路210与低压降线性稳压器前级230，确保晶体管HN2在VBST-VBSTR电压差在超压安全范围内才完全导通；如此一来，整体D类放大器驱动电路200可以降低耗电量。更明确地说，在系统进入低耗电模式(或称为旁路模式，即当D类放大器140的音频源播放功率需求小时，也就是讯号音源极小时)下，控制电路250藉由控制控制讯号BYPSb为低准位(例如0伏)来关闭误差放大器212、晶体管HN1、晶体管LN1及晶体管LN2(即，控制晶体管HN1、晶体管LN1及晶体管LN2的闸极电压为0伏)，此时反相器260(耦接或电连接于控制电路250与晶体管HN2的闸极之间)所输出的控制讯号BYPS为高准位(例如5伏)，使晶体管HN2完全导通。换言之，在低耗电模式下，参考电压产生电路210及低压降线性稳压器前级230关闭(无能量消耗)，而D类放大器驱动电路200中只剩低压降线性稳压器输出级240消耗极少的电流，因而在系统小讯号音源播放时达到整体效率上升目的。

在一些实施例中，在低耗电模式下(即，当晶体管HN2导通时)，驱动电压VBSTR实质上为0伏，而动态抬升电压VBST则近似或等于系统电压VBAT；即，动态抬升电压VBST与驱动电压VBSTR之间的电压差约为系统电压VBAT。换言之，在低耗电模式下，D类放大器驱动电路200维持动态抬升电压VBST与驱动电压VBSTR之间的电压差实质上等于系统电压VBAT，确保后续升压电路120及D类放大器140上桥PMOS不会超压，一样可以正常运作。

在一些实施例中，若为了避免控制电路250在动态抬升电压VBST相对高时就控制D类放大器驱动电路200直接进入旁通低耗电模式(这可能会造成后续电路元件因承受过高的电压而损坏)，控制电路250可以侦测动态抬升电压VBST实时的变化(即，根据动态抬升电压VBST与系统电压VBAT之间大小关系产生控制讯号BYPSb)。图4是控制电路250之一实施例的功能方块图。控制电路250包含比较器252及逻辑电路254。比较器252比较电压Vref1及电压Vref2来产生比较结果CPR，而逻辑电路254根据比较结果CPR产生控制讯号BYPSb。

在一些实施例中，电压Vref1可以是系统电压VBAT或是从系统电压VBAT所衍生出的电压(例如分压)，而电压Vref2可以是动态抬升电压VBST或是从动态抬升电压VBST所衍生出的电压。因此，当控制电路250侦测到动态抬升电压VBST相对较低时(例如当电压Vref2小于电压Vref1时，或是动态抬升电压VBST实质上小于系统电压VBAT时)，逻辑电路254根据高准位的比较结果CPR输出低准位的控制讯号BYPSb。本技术领域具有通常知识者可以弹性地设计逻辑电路254；举例来说，在其他的实施例中，逻辑电路254根据高准位的比较结果CPR输出高准位的控制讯号来直接控制晶体管HN2的闸极以使其导通，并以该控制讯号的反相讯号来关闭参考电压产生电路210及低压降线性稳压器前级230。此外，在一些实施例中，本技术领域具有通常知识者可以将迟滞(hysteresis)的概念应用于比较器252，以避免逻辑电路254在短时间内反复切换控制讯号BYPSb的准位。

综上所述，本发明之D类放大器驱动电路200没有切换损耗电流，而且在低耗电模式下只有极小的耗电(因为关闭大部分的电路)。再者，因为本发明之D类放大器驱动电路200只需一颗功率元件(即，晶体管HN2)，所以面积比电荷泵小。因此，本发明之放大器系统300较习知的放大器系统100更具竞争力。

请注意，前揭图示中，元件之形状、尺寸及比例仅为示意，系供本技术领域具有通常知识者了解本发明之用，非用以限制本发明。

虽然本发明之实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明之明示或隐含之内容对本发明之技术特征施以变化，凡此种种变化均可能属于本发明所寻求之专利保护范畴，换言之，本发明之专利保护范围须视本说明书之申请专利范围所界定者为准。

【符号说明】

100:放大器系统

110:电源管理电路

120:升压电路

130:电荷泵

140:D类放大器

150:其他电路

VBAT:系统电压

L1:电感

VBST:动态抬升电压

C1,C2:电容

GREG,VBSTR:驱动电压

SA:音频讯号

OUT:音频输出

101:喇叭

300:放大器系统

PVDD:电压

200:D类放大器驱动电路

210:参考电压产生电路

212:误差放大器

220,232:箝位电路

230:低压降线性稳压器前级

234:电流源

240:低压降线性稳压器输出级

250:控制电路

252:比较器

254:逻辑电路

260:反相器

HN1,LN1,LN2,HP1,HP2,HN2:晶体管

R1,R2,RFB1,RFB2:电阻

Vr,VR2:参考电压

GND:接地准位

VFB:中间电压

BYPSb,BYPS:控制讯号

Vref1,Vref2:电压

CPR:比较结果

Claims (10)

1.一种D类放大器驱动电路，用来根据一输入电压产生一驱动电压，该驱动电压用来驱动一D类放大器，该D类放大器驱动电路包含：

一参考电压产生电路，用来根据一第一参考电压产生一第二参考电压；

一箝位电路，用来箝位该输入电压；

一低压降线性稳压器前级，耦接该参考电压产生电路及该箝位电路，用来根据该第二参考电压产生一中间电压；以及

一低压降线性稳压器输出级，耦接该低压降线性稳压器前级，用来根据该输入电压及该中间电压产生该驱动电压。

2.根据权利要求1所述之D类放大器驱动电路，更包含：

一控制电路，用来根据该输入电压及一系统电压产生一控制讯号，该控制讯号用来控制该参考电压产生电路、该低压降线性稳压器前级及该低压降线性稳压器输出级。

3.根据权利要求2所述之D类放大器驱动电路，其中，当该输入电压实质上小于该系统电压时，该控制电路透过该控制讯号关闭该参考电压产生电路以及该低压降线性稳压器前级。

4.根据权利要求3所述之D类放大器驱动电路，其中，该低压降线性稳压器输出级包含串联之一第一电阻、一第二电阻及一晶体管，该中间电压输出至该第一电阻与该第二电阻之间，当该输入电压实质上小于该系统电压时，该控制电路打开该晶体管。

5.根据权利要求4所述之D类放大器驱动电路，其中，当该晶体管关闭时，该驱动电压实质上为零伏。

6.根据权利要求2所述之D类放大器驱动电路，其中，该参考电压产生电路包含：

一误差放大器，接收该第一参考电压；

一晶体管，具有一闸极、一源极及一汲极，其中，该闸极耦接该误差放大器的一输出端；

一第一电阻，耦接于该晶体管之该源极与一接地准位之间；以及

一第二电阻，其中，该第二电阻的一端耦接该晶体管之该汲极，该第二电阻的另一端接收该输入电压；

其中，该晶体管的该汲极输出该第二参考电压。

7.根据权利要求2所述之D类放大器驱动电路，其中，该箝位电路系一第一箝位电路，该低压降线性稳压器前级包含：

一第二箝位电路；

一电流源，耦接于该第一箝位电路与一接地准位之间；

一第一晶体管，耦接于该第一箝位电路及该第二箝位电路之间，其中，该第一晶体管之一闸极接收该第二参考电压；

一第二晶体管，耦接于该第一箝位电路及该第二箝位电路之间，其中，该第二晶体管之一闸极输出该中间电压；

一第三晶体管，耦接于该第二箝位电路与该接地准位之间；以及

一第四晶体管，耦接于该第二箝位电路与该接地准位之间；

其中，该第三晶体管之一闸极耦接该第四晶体管之一闸极，且该第四晶体管之一汲极耦接该第四晶体管之该闸极。

8.根据权利要求7所述之D类放大器驱动电路，其中，当该输入电压实质上小于该系统电压时，该控制电路透过该控制讯号关闭该第三晶体管及该第四晶体管。

9.根据权利要求7所述之D类放大器驱动电路，其中，该低压降线性稳压器输出级包含：

一第五晶体管，具有一闸极、一源极及一汲极，其中，该第五晶体管的该闸极耦接该第三晶体管的一汲极，且该第五晶体管的该源极耦接该接地准位；

一第一电阻，具有一第一端及一第二端，其中，该第一端接收该输入电压；以及

一第二电阻，具有一第三端及一第四端，其中，该第三端耦接该第二端，且该第四端耦接该第五晶体管的该汲极；

其中，该第一电阻的该第二端及该第二电阻的该第三端接收该中间电压，且该第五晶体管的该汲极输出该驱动电压。

10.根据权利要求2所述之D类放大器驱动电路，其中，该控制电路包含：

一比较器，藉由比较一第一电压及一第二电压产生一比较结果；以及

一逻辑电路，耦接该比较器，用来根据该比较结果产生该控制讯号。