CN116703965A - 使用半全局匹配计算光流 - Google Patents
使用半全局匹配计算光流 Download PDFInfo
- Publication number
- CN116703965A CN116703965A CN202211184323.1A CN202211184323A CN116703965A CN 116703965 A CN116703965 A CN 116703965A CN 202211184323 A CN202211184323 A CN 202211184323A CN 116703965 A CN116703965 A CN 116703965A
- Authority
- CN
- China
- Prior art keywords
- processor
- map
- image
- penalty
- disparity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 543
- 230000015654 memory Effects 0.000 claims description 505
- 230000008569 process Effects 0.000 claims description 409
- 238000012545 processing Methods 0.000 claims description 402
- 238000001514 detection method Methods 0.000 claims description 116
- 238000003708 edge detection Methods 0.000 claims description 74
- 230000002829 reductive effect Effects 0.000 claims description 30
- 238000011144 upstream manufacturing Methods 0.000 claims description 15
- 230000001186 cumulative effect Effects 0.000 claims description 12
- 238000012549 training Methods 0.000 description 368
- 238000013528 artificial neural network Methods 0.000 description 274
- 230000006870 function Effects 0.000 description 130
- 238000010801 machine learning Methods 0.000 description 125
- 230000033001 locomotion Effects 0.000 description 102
- 238000009877 rendering Methods 0.000 description 73
- 239000013598 vector Substances 0.000 description 73
- 238000004891 communication Methods 0.000 description 71
- 238000013473 artificial intelligence Methods 0.000 description 69
- 238000007667 floating Methods 0.000 description 69
- 238000003860 storage Methods 0.000 description 68
- 210000002569 neuron Anatomy 0.000 description 66
- 238000000605 extraction Methods 0.000 description 65
- 238000003384 imaging method Methods 0.000 description 64
- 238000011946 reduction process Methods 0.000 description 56
- 230000001133 acceleration Effects 0.000 description 54
- 238000010586 diagram Methods 0.000 description 52
- 238000013135 deep learning Methods 0.000 description 46
- 238000005192 partition Methods 0.000 description 46
- HPTJABJPZMULFH-UHFFFAOYSA-N 12-[(Cyclohexylcarbamoyl)amino]dodecanoic acid Chemical compound OC(=O)CCCCCCCCCCCNC(=O)NC1CCCCC1 HPTJABJPZMULFH-UHFFFAOYSA-N 0.000 description 44
- 238000005227 gel permeation chromatography Methods 0.000 description 44
- 238000007726 management method Methods 0.000 description 42
- 230000000670 limiting effect Effects 0.000 description 39
- 239000000872 buffer Substances 0.000 description 37
- 238000012805 post-processing Methods 0.000 description 32
- 238000004422 calculation algorithm Methods 0.000 description 31
- 230000000694 effects Effects 0.000 description 31
- 230000014509 gene expression Effects 0.000 description 31
- 238000012800 visualization Methods 0.000 description 31
- 230000002093 peripheral effect Effects 0.000 description 25
- 230000011218 segmentation Effects 0.000 description 22
- 239000012634 fragment Substances 0.000 description 21
- 230000009467 reduction Effects 0.000 description 21
- 239000011159 matrix material Substances 0.000 description 19
- 238000012546 transfer Methods 0.000 description 18
- 210000000225 synapse Anatomy 0.000 description 17
- 239000008186 active pharmaceutical agent Substances 0.000 description 16
- 238000013519 translation Methods 0.000 description 15
- 230000014616 translation Effects 0.000 description 15
- 230000007246 mechanism Effects 0.000 description 14
- 210000000056 organ Anatomy 0.000 description 14
- 238000012163 sequencing technique Methods 0.000 description 14
- 238000002604 ultrasonography Methods 0.000 description 12
- 230000004913 activation Effects 0.000 description 11
- 238000001994 activation Methods 0.000 description 11
- 230000006835 compression Effects 0.000 description 11
- 238000007906 compression Methods 0.000 description 11
- 238000013500 data storage Methods 0.000 description 11
- 238000009826 distribution Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- 238000001914 filtration Methods 0.000 description 11
- 238000004458 analytical method Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 10
- 238000004590 computer program Methods 0.000 description 10
- 239000003795 chemical substances by application Substances 0.000 description 9
- 230000003993 interaction Effects 0.000 description 9
- 238000002595 magnetic resonance imaging Methods 0.000 description 9
- 230000008093 supporting effect Effects 0.000 description 9
- 239000012528 membrane Substances 0.000 description 8
- 238000005457 optimization Methods 0.000 description 8
- 230000010076 replication Effects 0.000 description 8
- 230000004044 response Effects 0.000 description 8
- 230000000007 visual effect Effects 0.000 description 8
- 230000018109 developmental process Effects 0.000 description 7
- 238000013507 mapping Methods 0.000 description 7
- 238000000638 solvent extraction Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000003491 array Methods 0.000 description 6
- 238000013527 convolutional neural network Methods 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 6
- 238000007781 pre-processing Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000003190 augmentative effect Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 5
- 230000033228 biological regulation Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000002059 diagnostic imaging Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001149 cognitive effect Effects 0.000 description 3
- 238000002591 computed tomography Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- 238000007620 mathematical function Methods 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007670 refining Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000012884 algebraic function Methods 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 238000013136 deep learning model Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000002592 echocardiography Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000013213 extrapolation Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000011331 genomic analysis Methods 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000010988 intraclass correlation coefficient Methods 0.000 description 2
- 238000002372 labelling Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 230000001242 postsynaptic effect Effects 0.000 description 2
- 210000005215 presynaptic neuron Anatomy 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012706 support-vector machine Methods 0.000 description 2
- RZVHIXYEVGDQDX-UHFFFAOYSA-N 9,10-anthraquinone Chemical compound C1=CC=C2C(=O)C3=CC=CC=C3C(=O)C2=C1 RZVHIXYEVGDQDX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101000740523 Homo sapiens Syntenin-1 Proteins 0.000 description 1
- 210000002370 ICC Anatomy 0.000 description 1
- 101100202275 Mus musculus Slc22a8 gene Proteins 0.000 description 1
- 238000004497 NIR spectroscopy Methods 0.000 description 1
- 206010028980 Neoplasm Diseases 0.000 description 1
- 241000492493 Oxymeris Species 0.000 description 1
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 1
- 102100037219 Syntenin-1 Human genes 0.000 description 1
- 241000700605 Viruses Species 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 210000003484 anatomy Anatomy 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000003416 augmentation Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000013501 data transformation Methods 0.000 description 1
- 238000003066 decision tree Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000004980 dosimetry Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000007876 drug discovery Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002091 elastography Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000007614 genetic variation Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003064 k means clustering Methods 0.000 description 1
- 238000012417 linear regression Methods 0.000 description 1
- 238000007477 logistic regression Methods 0.000 description 1
- 230000007787 long-term memory Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000000329 molecular dynamics simulation Methods 0.000 description 1
- 238000012900 molecular simulation Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 208000010125 myocardial infarction Diseases 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 238000002610 neuroimaging Methods 0.000 description 1
- 238000009206 nuclear medicine Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003208 petroleum Substances 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000002601 radiography Methods 0.000 description 1
- 238000001959 radiotherapy Methods 0.000 description 1
- 238000007637 random forest analysis Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 230000037390 scarring Effects 0.000 description 1
- 230000006403 short-term memory Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000007958 sleep Effects 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000000946 synaptic effect Effects 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000013526 transfer learning Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/246—Analysis of motion using feature-based methods, e.g. the tracking of corners or segments
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/70—Denoising; Smoothing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/246—Analysis of motion using feature-based methods, e.g. the tracking of corners or segments
- G06T7/248—Analysis of motion using feature-based methods, e.g. the tracking of corners or segments involving reference images or patches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/50—Image enhancement or restoration using two or more images, e.g. averaging or subtraction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/60—Image enhancement or restoration using machine learning, e.g. neural networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/10—Segmentation; Edge detection
- G06T7/13—Edge detection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/10—Segmentation; Edge detection
- G06T7/136—Segmentation; Edge detection involving thresholding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/223—Analysis of motion using block-matching
- G06T7/238—Analysis of motion using block-matching using non-full search, e.g. three-step search
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/50—Depth or shape recovery
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10016—Video; Image sequence
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10024—Color image
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20081—Training; Learning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20084—Artificial neural networks [ANN]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Software Systems (AREA)
- Multimedia (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Medical Informatics (AREA)
- Image Analysis (AREA)
Abstract
本公开涉及使用半全局匹配计算光流，具体涉及确定光流的装置、系统和技术。在至少一个实施例中，使用一组视差值来确定输入图像和参考图像之间的光流。对于输入图像的多个图像区域中的每一个，该组视差值可以包括与图像区域相交的多个方向的视差值。
Description
技术领域
至少一个实施例涉及针对至少一对图像确定光流的方法。例如，至少一个实施例涉及根据本文描述的各种新技术获得用于确定光流的视差图的处理器或计算系统。
背景技术
光流是从第一图像到第二图像(例如，视频帧)发生的主题(例如，物体)的表观运动的量度。例如，可以基于从第一图像到第二图像发生的图像区域(例如，像素)的表观运动来计算光流。光流可用于运动估计、对象检测、对象跟踪、图像主平面提取、运动检测、机器人导航、视觉里程计、相机运动检测和视频压缩。
附图说明
图1示出了根据至少一个实施例的确定光流的示例系统；
图2示出了描述根据至少一个实施例的可以由图1的系统的光流硬件执行的生成光流图的方法的框图；
图3A示出了根据至少一个实施例的示例输入图像，其包括由图1的系统的光流硬件选择的一组图像区域以及由图1的系统的光流硬件为这些图像区域中的特定一个确定的方向；
图3B示出了根据至少一个实施例的由图1的系统的光流硬件为输入图像生成的示例对象图；
图3C示出了根据至少一个实施例的由图1的系统的光流硬件为输入图像生成的示例边缘图；
图4示出了根据至少一个实施例的由图1的系统的光流硬件为输入图像生成的示例视差图；
图5示出了根据至少一个实施例的与示例输入图像并排的示例参考图像；
图6示出了根据至少一个实施例的分配给参考图像和输入图像中的每个图像区域的一个或更多个度量的示例值；
图7示出了根据至少一个实施例的为参考图像确定的第一组图像区域、分配给第一组中的每个图像区域的一个或更多个度量的示例值，为输入图像确定的第二组图像区域，以及分配给第二组中的每个图像区域的一个或更多个度量的示例值；
图8示出了根据至少一个实施例的示例视差图；
图9示出了根据至少一个实施例的由图1的系统的光流硬件为这些图像区域中的特定图像区域确定的参考图像的图像区域集合和方向；
图10示出了根据至少一个实施例的可由图1的光流硬件执行的方法的流程图；
图11A示出了根据至少一个实施例的推理和/或训练逻辑；
图11B示出了根据至少一个实施例的推理和/或训练逻辑；
图12示出了根据至少一个实施例的神经网络的训练和部署；
图13示出了根据至少一个实施例的示例数据中心系统；
图14A示出了根据至少一个实施例的芯片级的超级计算机；
图14B示出了根据至少一个实施例的机架模块级的超级计算机；
图14C示出了根据至少一个实施例的机架级的超级计算机；
图14D示出了根据至少一个实施例的整个系统级的超级计算机；
图15是根据至少一个实施例的示出计算机系统的框图；
图16是根据至少一个实施例的示出计算机系统的框图；
图17示出了根据至少一个实施例的计算机系统；
图18示出了根据至少一个实施例的计算机系统；
图19A示出了根据至少一个实施例的计算机系统；
图19B示出了根据至少一个实施例的计算机系统；
图19C示出了根据至少一个实施例的计算机系统；
图19D示出了根据至少一个实施例的计算机系统；
图19E和图19F示出了根据至少一个实施例的共享编程模型；
图20示出了根据至少一个实施例的示例性集成电路和相关的图形处理器。
图21A-21B示出了根据至少一个实施例的示例性集成电路和相关联的图形处理器。
图22A-22B示出了根据至少一个实施例的附加的示例性图形处理器逻辑；
图23示出了根据至少一个实施例的计算机系统；
图24A示出了根据至少一个实施例的并行处理器；
图24B示出了根据至少一个实施例的分区单元；
图24C示出了根据至少一个实施例的处理集群；
图24D示出了根据至少一个实施例的图形多处理器；
图25示出了根据至少一个实施例的多图形处理单元(GPU)系统；
图26示出了根据至少一个实施例的图形处理器；
图27是根据至少一个实施例的示出用于处理器的处理器微架构的框图；
图28示出了根据至少一个实施例的深度学习应用程序处理器；
图29是根据至少一个实施例的示出了示例神经形态处理器的框图；
图30示出了根据一个或更多个实施例的图形处理器的至少部分；
图31示出了根据一个或更多个实施例的图形处理器的至少部分；
图32示出了根据一个或更多个实施例的图形处理器的至少部分；
图33是根据至少一个实施例的示出了图形处理器的图形处理引擎的框图；
图34是根据至少一个实施例的图形处理器核心的至少部分的框图；
图35A-35B示出了根据至少一个实施例的线程执行逻辑，其包括图形处理器核心的处理元件的阵列。
图36示出了根据至少一个实施例的并行处理单元(―PPU‖)；
图37示出了根据至少一个实施例的通用处理集群(―GPC‖)；
图38示出了根据至少一个实施例的并行处理单元(―PPU‖)的存储器分区单元；
图39示出了根据至少一个实施例的流式多处理器；
图40是根据至少一个实施例的高级计算管线的示例数据流图；
图41是根据至少一个实施例的用于在高级计算管线中训练、适应、实例化和部署机器学习模型的示例系统的系统图；
图42包括根据至少一个实施例的用于处理成像数据的高级计算管线4110A的示例图示；
图43A包括根据至少一个实施例的支持超声设备的虚拟仪器的示例数据流图；
图43B包括根据至少一个实施例的支持CT扫描仪的虚拟仪器的示例数据流图；
图44A示出了根据至少一个实施例的用于训练机器学习模型的过程的数据流图；
图44B是根据至少一个实施例的利用预训练的注释模型来增强注释工具的客户端-服务器架构的示例图示；
图45示出了根据至少一个实施例的编程平台的软件栈；
图46示出了根据至少一个实施例的图45的软件栈的CUDA实现方式；
图47示出了根据至少一个实施例的图45的软件栈的ROCm实现方式；
图48示出了根据至少一个实施例的图45的软件栈的OpenCL实现方式；
图49示出了根据至少一个实施例的由编程平台支持的软件；
图50示出了根据至少一个实施例的用于在图45-48的编程平台上执行的编译代码；
图51示出了根据至少一个实施例的多媒体系统；
图52示出了根据至少一个实施例的分布式系统；
图53示出了根据至少一个实施例的超采样神经网络；
图54示出了根据至少一个实施例的超采样神经网络的架构；
图55示出了根据至少一个实施例的使用超采样神经网络进行流式传输的示例；
图56示出了根据至少一个实施例的使用超采样神经网络的模拟的示例；以及
图57示出了根据至少一个实施例的使用超采样神经网络的设备的示例。
具体实施方式
图1示出了根据至少一个实施例的确定光流的示例系统100。系统100包括可以实现修改的半全局匹配(“SGM”)方法的光流硬件102。如下所述，修改后的SGM方法与美国加利福尼亚州圣地亚哥的Hirschmüller，Heiko,“通过半全局匹配和互信息进行准确高效的立体处理”(Accurate and Efficient Stereo Processing by Semi-Global Matching andMutual Information),IEEE计算机视觉和模式识别会议(“CVPR”),(2005年6月20-26日)中描述的常规SGM算法显著不同，该文献的全部内容通过引用并入本文。
参考图1，上游硬件104向光流硬件102提供参考图像106和输入图像108(例如，一对立体图像、一对视频帧、一对连续图像、一对同时捕获的图像等)。上游硬件104可以包括至少一个数据存储设备、至少一个相机、至少一个摄像机、一个计算设备、至少一个微控制器、至少一个微处理器、至少一个控制器、至少一个中央处理器(“CPU”)、至少一个并行处理单元(例如，至少一个图形处理单元(“GPU”))、一个或更多个硬件状态机等等。
参考图像106和输入图像108可以至少部分地描绘相同的主题。例如，参考图像106和输入图像108可以描绘在不同时间点、从不同视点或从不同相机角度的一个或更多个对象。作为非限制性示例，参考图像106可以描绘在第一位置的一个或更多个对象，并且输入图像108可以描绘在相同的第一位置或不同的第二位置的一个或更多个对象中的至少一个。在这样的实施例中，一个或更多个对象可能在参考图像106被捕获之后但在输入图像108被捕获之前已经移动。作为另一个非限制性示例，参考图像106和输入图像108可以描绘从不同视点或从不同相机角度捕获的同一场景。
光流硬件102将参考图像106中的图像区域映射到输入图像108中的对应图像区域并输出视差图或光流图110。该光流图110示出了在参考图像106和输入图像108之间的图像区域的至少一部分中的每一个发生的位置偏移(或运动)量。光流硬件102可以将光流图110提供给下游硬件112。
图1中的光流硬件102已被示为包括至少一个处理器114、至少一个接口115、存储器116和一个或更多个总线117。接口115分别通过连接119A和119B连接到上游硬件104和下游硬件112。连接119A和119B中的每一个都可以使用一个或更多个总线、一个或更多个导体(例如，至少一根导线、至少一个信号迹线和/或类似物)、一个或更多个开关和/或类似物来实现。一个或更多个接口115通过连接119A从上游硬件104接收参考图像106和输入图像108并且通过一个或更多个总线117向一个或更多个处理器114和/或存储器116提供参考图像106和输入图像108。一个或更多个接口115通过一个或更多个总线117从一个或更多个处理器114和/或存储器116接收光流图110，并且通过连接119B将光流图110提供给下游硬件112。
光流硬件102可以实现降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132。存储器116可以存储处理器可执行指令118，这些指令在由处理器114执行时实现降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和/或SGM过程132。作为非限制性示例，一个或更多个处理器114可以包括至少一个微控制器、至少一个微处理器、至少一个控制器、至少一个CPU、至少一个并行处理单元(例如，至少一个GPU)、一个或更多个硬件状态机等。
指令118可以并入光流软件开发工具包(“SDK”)中以与一个或更多个并行处理单元(例如，图形处理单元(“GPU”)一起使用，图灵(Turing)GPU、安培(Ampere)GPU等)，并行处理单元能够计算参考图像图像106和输入图像108之间的图像区域(例如像素)的相对运动。光流SDK可用于实现计算机游戏、医学成像软件、计算机动画、虚拟现实、增强现实、视频编辑、计算机视觉等。光流硬件102可以结合到包括这种并行处理单元的计算机视觉系统中。光流硬件102可以结合到自主设备(例如，自主车辆)、医学成像设备等中。光流图110可以被光流硬件102和/或下游硬件112用来执行智能视频分析。作为非限制性示例，结合光流硬件102的设备可以包括向光流硬件102提供参考图像106和输入图像108的上游硬件104和/或从光流硬件102接收光流图110的下游硬件112。设备(例如，自主设备)可以在进一步处理中使用光流图110。例如，设备可以使用光流图110来执行运动估计、对象检测、帧生成(例如，使用深度学习或深度神经网络)、帧外推、帧内插、对象跟踪、图像主平面提取、运动检测、机器人导航、视觉里程计、相机运动检测、图像(例如，视频)压缩、图像(例如，视频)解压缩等。
图2示出了描绘根据至少一个实施例的可以由光流硬件102(参见图1)执行的生成光流图110的方法的框图。如上所述，光流硬件102获得参考图像106和输入图像108(例如，从图1所示的上游硬件104)。然后，光流硬件102(例如，处理器114)可以执行那些实现降噪过程120的指令118，以对输入图像108执行降噪过程120并获得降噪图像202。降噪过程120可以将降噪图像202转发到边缘检测过程122、对象检测过程124、可选的阈值化过程126(当存在时)和/或决策逻辑128。作为非限制性示例，降噪过程120可以使用空间滤波、高斯滤波器、中值滤波器、均值滤波器、频域滤波器(例如，陷波滤波器)、机器学习技术、深度卷积神经网络(“CNN”)、降噪自动编码、双边滤波器、Kuwahara滤波器、各向异性扩散技术、加权最小二乘法、边缘避免小波技术、边缘保留滤波、测地线编辑、引导滤波、迭代引导滤波、一个或更多个域变换，和/或类似的来生成降噪图像202。
边缘检测过程122接收由降噪过程120创建的降噪图像202(例如，来自降噪过程120)并且光流硬件102(例如，处理器114)可以执行那些实现边缘检测过程122的指令118，以对降噪图像202执行边缘检测过程122并获得边缘图204。边缘检测过程122可以将降噪图像202和/或边缘图204转发到对象检测过程124、可选的阈值化过程126(当存在时)和/或决策逻辑128。作为非限制性示例，边缘检测过程122可以使用Canny边缘检测器、Sobel边缘检测器等来生成边缘图204。
对象检测过程124接收由边缘检测过程122创建的边缘图204(例如，来自边缘检测过程122)，并且可以可选地接收降噪图像202(例如，来自降噪过程120和/或边缘检测过程122)。然后，光流硬件102(例如，处理器114)可以执行那些实现对象检测过程124的指令118，以对降噪图像202和/或边缘图204执行对象检测过程124并获得对象图206。对象检测过程124可以将降噪图像202、边缘图204和/或对象图206转发到可选的阈值化过程126(当存在时)和/或决策逻辑128。作为非限制性示例，对象检测过程124可以使用神经网络(例如蜂窝神经网络(“CNN”))、尺度不变特征变换(“SIFT”)等来生成对象图206。
可选地，可选的阈值化过程126可以接收由边缘检测过程122创建的边缘图204(例如，来自边缘检测过程122)。可选的阈值化过程126可以从对象检测过程124接收对象图206，和/或从降噪过程120、边缘检测过程122和/或对象检测过程124接收降噪图像202。光流硬件102可以执行那些实现可选的阈值化过程126的指令118，以对边缘图204执行可选的阈值化过程126并获得可选的阈值化边缘图208。可选的阈值化过程126可以将降噪图像202、边缘图204、对象图206和/或可选的阈值化边缘图208转发到决策逻辑128。作为非限制性示例，可选的阈值化过程126可以通过从边缘图204中去除不比阈值粗的任何边缘来产生可选的阈值化边缘图208。
光流硬件102(例如，处理器114)可以执行那些实现提取过程130的指令118，以从输入图像108中提取图像区域的集合210。图像区域的集合210可以包括特征点和/或像素。例如，参考图3A，提取过程130可以选择沿输入图像108的行和列的每第n个像素(例如，每第四个像素)。换言之，提取过程130可以对输入图像108进行下采样。在这样的实施例中，所选像素可以被表征为位于像素块的中心或被表征被输入图像108中的像素邻域包围。为了便于说明，集合210(由阵列Pi表示)已被说明为包括图像区域P1-P9，其将被描述为像素。然而，集合210中的每个图像区域可以是图像的任何部分，包括特征点。可选地，提取过程130可以跳过或以其他方式不选择沿着输入图像108的边界的图像区域。然而，这不是必需的，并且在至少一个实施例中，提取过程130可以沿着输入图像108的边界选择一个或更多个图像区域。
光流硬件102(例如，处理器114)可以执行那些实现决策逻辑128的指令118以生成一个或更多个视差图(例如，惩罚图PM1和PM2)。参考图2，可以将输入图像108的降噪图像202、边缘图204、对象图206、可选的阈值化边缘图208(如果存在)和图像区域P1-P9的集合210(参见图3A-3C)转发到决策逻辑128，决策逻辑128为图像区域P1-P9的集合210生成两个视差(惩罚)图PM1和PM2。参考图3A，决策逻辑128(参见图1和图2)为集合210中的每个图像区域P1-P9(在图2中示出并由阵列Pi表示)确定方向(由阵列rj表示)。对于集合210中的每个图像区域P1-P9，为图像区域确定的每个方向都穿过该图像区域或与该图像区域相交。例如，在图3A中，决策逻辑128可以为集合210中的每个图像区域P1-P9确定八个方向。在示出的示例中，针对图像区域P5示出了方向R1-R8。可以为其他图像区域P1-P4和P6-P9中的每一个确定与方向R1-R8类似的方向。沿着输入图像108的边界，可以考虑少于八个方向。例如，可以只考虑三个方向，即输入图像108的角(例如，图像区域P1、P3、P7和P9)，并且可以只考虑沿输入图像108在角(例如，在图像区域P2、P4、P6和P8)之间的边界的五个方向。或者，如上所述，提取过程130可以跳过或以其他方式不选择沿着输入图像108的边界的图像区域。
参考图4，惩罚图PM1和PM2各自包括与集合210中的每个图像区域P1-P9相对应的存储位置(由阵列Pi表示)和每个方向(由阵列rj表示)。每个存储位置存储用于方向之一和图像区域P1-P9之一的视差(惩罚)值。例如，惩罚图PM1和PM2中的每一个可以实现为二维阵列，其存储每个方向(由阵列rj表示)和图像区域P1-P9中的每一个的惩罚值。因此，当惩罚图PM1和PM2被实现为二维阵列时，一个维度(例如，行)与图像区域P1-P9相对应，另一个维度(例如，列)与方向(由阵列rj表示)相对应。作为非限制性示例，惩罚图PM1和PM2可以仅存储集合210中的图像区域P1-P9的视差值。通过另一个非限制性示例，惩罚图PM1和PM2可以存储输入图像108中所有图像区域(例如像素)的视差值。
决策逻辑128将视差值分配给每个惩罚图PM1和PM2中的每个存储位置。作为非限制性示例，参考图4，惩罚图PM1和PM2可以各自包括图像区域P5的八个视差值，其中八个视差值之一用于八个方向(由阵列rj表示)中的每一个，它们在图3A-3C中被示为方向R1-R8。类似地，参考图4，惩罚图PM1和PM2将每个都包括用于图像区域P1-P4和P6-P9中的每一个的八个视差值，其中八个视差值之一用于类似于方向R1-R8的八个方向(由阵列rj表示)中的每一个。
决策逻辑128(参见图1和图2)基于对象图206针对集合210中的每个图像区域P1-P9(由阵列Pi表示)的每个方向(由阵列rj表示)将视差值分配给惩罚图PM1。例如，决策逻辑128可以基于对象图206将两个视差值V1a和V1b之一分配给惩罚图PM1中的每个存储位置。值V1a可以大于值V1b。对于方向中的特定的方向和图像区域P1-P9中的特定的图像区域，如果对象图206指示特定图像区域是与集合210中沿特定方向的至少一个相邻图像区域相同的对象的一部分，则决策逻辑128可以分配较大的值V1a。否则，可以将最小值V1b分配给特定图像和特定方向的惩罚图PM1。例如，如果对象图206指示特定图像区域是与集合210中沿特定方向的最近相邻图像区域相同的对象的一部分，则决策逻辑128可以分配较大的值Vla。否则，可以将最小值V1b分配给特定图像区域和特定方向的惩罚图PM1。
例如，参考图3B，对象检测过程124(见图1和图2)可以确定输入图像108(见图1、图2、图5和图6)包括三个对象320、322和324。在该示例中，图像区域P1被示出在对象320内部，图像区域P2、P3、P6和P9被示出在对象322内部，并且图像区域P4、P5、P7和P8被示出在对象324内部。沿着方向R6-R8中的每一个，图像区域P4、P7和P8位于与图像区域P5相同的对象(即，对象324)内部。因此，如图4所示，决策逻辑128可以将较大的值V1a分配给针对方向R6-R8中的每一个的图像区域P5的惩罚图PM1。此外，参考图3B，沿着方向R1-R5和R9中的每一个，图像区域P1-P3、P6和P9位于与图像区域P5不同的对象内部。具体而言，图像区域P1位于对象320内部，而图像区域P2、P3、P6和P9位于对象322内部。因此，如图4所示，决策逻辑128可以将较小的值V1b分配给针对方向R1-R5中的每一个的图像区域P5的惩罚图PM1。在本例中，惩罚图PM1将分别针对方向R1-R8为图像区域P5存储值V1b、V1b、V1b、V1b、V1b、V1a、V1a和V1a。
决策逻辑128(参见图1和图2)基于边缘图204(参见图2和图3C)，并且可选地，基于可选的阈值化边缘图208(见图2)针对集合210中的每个图像区域P1-P9(由阵列Pi表示)的每个方向(由阵列rj表示)将惩罚值分配给惩罚图PM2。例如，决策逻辑128可以针对每个方向的集合210中的每个图像区域P1-P9将三个惩罚值V2a-V2c之一分配给惩罚图PM2。值V2a可以是最大的并且值V2c可以是三个值V2a-V2c中的最小值。分配给惩罚图PM2的值V2a-V2c大于分配给惩罚图PM1的值V1a和V1b。因此，值V2a可以是最大的惩罚并且值V1b可以是最小的惩罚。对于集合210中的特定方向之一和特定图像区域，如果边缘图204没有指示边缘位于特定图像区域和沿特定方向的至少一个相邻图像区域(在由提取过程130选择的集合210中)之间，则决策逻辑128可以分配最大值V2a。另一方面，如果可选的阈值化边缘图208指示边缘(粗度大于阈值)位于特定图像区域和沿特定方向的至少一个相邻图像区域(在由提取过程130选择的集合210中)之间，则决策逻辑128可以分配最小值V2c。如果边缘图204指示边缘位于特定图像区域和沿特定方向的至少一个相邻图像区域(在由提取过程130选择的集合210中)之间，该边缘粗度小于或等于阈值，则决策逻辑128可以分配中间值V2b。
例如，图3C示出了包括边缘E1-E7的边缘图204的示例。在这个例子中，只有边缘E1比阈值粗，因此将被包括在可选的阈值化边缘图208中(见图2)。在本例中，在图像区域P5与相邻的图像区域P7、P8之间分别沿方向R7、R6不存在边缘。因此，决策逻辑128可以针对方向R6和R7将最大值V2a分配给图像区域P5。具有大于阈值的粗度的边缘E1分别沿着方向R1-R3位于图像区域P5和相邻图像区域P1-P3之间。因此，决策逻辑128可以针对方向R1-R3将最小值V2c分配给图像区域P5。边缘E3沿着方向R4位于图像区域P5和图像区域P6之间，边缘E4沿着方向R5位于图像区域P5和图像区域P9之间，边缘E5沿方向R8位于图像区域P5与图像区域P4之间。边缘E3-E5不粗于阈值，因此不会被包括在可选的阈值化边缘图208中。因此，决策逻辑128可以针对方向R4、R5和R8将中间值V2b分配给图像区域P5。在该示例中，如图4所示，惩罚图PM2将分别针对方向R1-R8为图像区域P5存储值V2c、V2c、V2c、V2b、V2b、V2a、V2a和V2b。
如上所述，每个惩罚图PM1和PM2都可以实现为二维阵列。第一维度(例如，行)可以与集合210中的图像区域P1-P9(例如，由阵列Pi表示的像素)相对应并且第二维度(例如，列)可以与方向(由阵列rj表示)相对应。例如，惩罚图PM1和PM2可以分别由阵列PM1(i,j)和PM2(i,j)表示，其中变量“i”标识集合210中的图像区域之一，变量“j”标识方向之一。
光流硬件102(例如，处理器114)可以执行那些实现SGM过程132的指令118以生成光流图110。参考图像106、输入图像108、惩罚图PM1和PM2以及图像区域P1-P9的集合210被转发到SGM过程132。参考图2，SGM过程132使用惩罚图PM1和PM2来生成光流图110，其将运动从参考图像106编码到输入图像108。SGM过程132实现输出光流图110的修改的SGM方法，如上所述，光流图110可以被转发到下游硬件112(见图1)。
图5是示出参考图像106的示例内容与输入图像108的示例内容并排的框图。在该示例中，参考图像106包括布置在MR1-MR7行和NR1-NR7列中的图像区域R-1到R-49。类似地，输入图像108包括排列在MI1-MI7行和NI1-NI7列中的图像区域I-1到I-49。在此示例中，图像区域P1-P9(参见图3A-3C和图7)分别对应图像区域I-1、I-4、I-7、I-22、I-25、I-28、I-43、I-46和I-49。参考图像106的图像区域R-17到R-20、R-24到R-27和R-31到R-34描绘了对象502，其被示为矩形。相同的对象502也在输入图像108中由图像区域I-18到I-21、I-25到I-28和I-32到I-35描绘。因此，对象502可能看起来已经从参考图像106向右移动一列到输入图像108。
图6示出了根据至少一个实施例的分配给参考图像106中的每个图像区域R-1到R-49和输入图像108中的每个图像区域I-1到I-49的一个或更多个度量的示例值。这些值可以由光流硬件102(见图1)分配或者可以是参考图像106和输入图像108本身的属性。度量可以包括图像区域的任何参数或特征。例如，度量可以包括强度、颜色、互信息等。为了便于说明，度量的值已在图6中描绘为从零到十。
图7图示了根据至少一个实施例的为参考图像106确定的图像区域R-1到R-49的集合710、描绘了集合710的图像区域PR1-PR9中的度量的示例值的二维阵列706，为输入图像108确定的集合210和描绘集合210的图像区域P1-P9中的度量的示例值的二维阵列708。SGM过程132(参见图1和图2)确定参考图像106中的图像区域R-1到R-49的集合710中的每个图像区域在输入图像108中的位置。为了便于说明，参考图7，集合710将被描述为包括图像区域PR1-PR9。图像区域PR1-PR9分别对应于图像区域R-1、R-4、R-7、R-22、R-25、R-28、R-43、R-46和R-49，如图5所示。SGM过程132可以使用提取过程130(参见图1和图2)从图像区域R-1到R-49中选择集合710，或者SGM过程132可以包括与选择集合710的提取过程130基本相似的单独的提取过程(未示出)。例如，SGM过程132可以对参考图像106进行下采样以获得集合710。或者，集合710可以包括所有图像区域R-1到R-49，在这种情况下，SGM过程132可以确定所有图像区域R-1到R-49的内容出现在输入图像108中的什么位置。
在图5所示的示例中，参考图像106中的图像区域R-25的内容出现在输入图像108的图像区域I-26中。视差是参考图像106中的第一点(例如，图像区域R-25)与输入图像108中的第二点(例如，图像区域I-26)之间的距离。例如，如果参考图像106和输入图像108被正则化，则参考图像106的行MR1-MR7应该与输入图像108的行MI1-MI7相对应。换言之，输入图像108可以仅相对于参考图像106移位若干列。因此，图1、图2、图5和图6中所示的示例参考图像106和输入图像108具有十三个可能的视差(例如，负六到六)。但是，参考图7，如果将集合710的图像区域PR1-PR9与集合210的图像区域P1-P9进行比较，则只有五个可能的视差(例如，负二到二)。另一方面，如果参考图像106和输入图像108没有被正则化，则输入图像108可以相对于参考图像106移位若干行和/或列。
度量的值可用于生成视差图。例如，图8示出了根据至少一个实施例的示例视差图802-810。SGM过程132(参见图1和图2)可以通过将集合710的图像区域PR1-PR9的度量值与集合210的图像区域P1-P9的度量值进行比较来生成视差图802-810。在所示示例中，分别针对负二到二的视差计算视差图802-810。所示的视差图802-810分别存储了集合710中图像区域PR1-PR9中的每一个在视差为负二到二的视差度量值。例如，视差图802-810中的每一个都包括与集合710中的图像区域PR1-PR9相对应的多个位置。在多个位置的每一个位置内，视差图802-810中的每一个存储参考图像106的对应图像区域的视差度量值。为了便于说明，当集合710从集合210偏移视差时，图示的每个视差图802-810中的视差度量值分别是图像区域PR1-PR9的度量值与图像区域P1-P9的度量值之间的差的绝对值。
换言之，视差图806描绘视差为零，其中SGM过程132评估图像区域PR1-PR9是否对应于图像区域P1-P9。因此，视差图806包括图像区域PR1-PR9中的每一个的度量，其分别指示图像区域PR1-PR9和图像区域P1-P9中的度量(例如，强度、颜色、互信息等)的值的差异。类似地，如果视差为一，则SGM过程132将图像区域PR1、PR2、PR4、PR5、PR7和PR8与图像区域P2、P3、P5、P6、P8和P9进行比较。另一方面，如果视差为负一，则SGM过程132将图像区域PR2、PR3、PR5、PR6、PR8和PR9与图像区域P1、P2、P4、P5、P7和P8进行比较。可以以这种方式为每个可用的视差计算不同的视差图。
SGM过程132(参见图1和图2)通过在与输入图像108的每个可能的视差(由变量d表示)处计算集合710(由变量p表示)中的每个图像区域PR1-PR9的累积成本(由表达式S(p,d)表示)来确定光流。例如，如上所述，如果图像被正则化，参考图像106的行MR1-MR7应该与输入图像108的行MI1-MI7相对应，并且输入图像108可以仅相对于参考图像106移位若干列。在图7所示的示例中，SGM过程132可以针对集合710中的每个图像区域PR1-PR9计算三个累积成本(每个由表达式S(p,d)表示)。例如，图像区域PR5可以分别在视差为负一、零和一处与图像区域P4、P5和P6进行比较。因此，在该示例中，SGM过程132可以针对视差负一、零和一(每个由表达式S(p,d)中的变量d表示)中的每个计算图像区域PR5的累积成本(由表达式S(p,d)表示)。
在SGM过程132(参见图1和图2)计算在与输入图像108的每个可能视差(由变量d表示)处的集合710中的每个图像区域PR1-PR9(由变量p表示)的累积成本之后，SGM过程132为集合710中的每个图像区域PR1-PR9选择累积成本中的最小的一个(例如，由表达式mindS(p,d)表示)。针对选定的视差计算选定的累积成本。对于集合710中的每个图像区域PR1-PR9，SGM过程132包括在与图像区域相对应的位置处的光流图110中的选定视差(或至少部分地基于选定视差确定的值)。
累积成本(由表达式S(p,d)表示)是成本(由表达式Lr(p,d)表示)的总和，每个成本是沿着穿过特定图像区域(由变量p表示)的预定数量的方向之一且针对视差中(由变量d表示)的特定视差计算的。因此，可以使用以下等式1计算累积成本：
S(p,d))＝∑rLr(p,d) 等式1
为了便于说明，预定数量的方向将被描述为与用于生成惩罚图PM1和PM2的预定数量(由变量j表示)的方向(由阵列rj表示)相同。但是，这不是必需的，并且SGM过程132可以使用不同的预定数量的方向。图9示出了根据至少一个实施例的由图1的系统的光流硬件102针对图像区域R-1到R-49中的特定一个确定的图像区域R-1到R-49的集合710和方向D1-D8。对于图9所示的示例，其中每个图像区域PR1-PR9可以具有三个视差值，如果使用八个方向D1-D8(其类似于图3A-3C中所示的方向R1-R8)，SGM过程132可以针对每个图像区域PR1-PR9计算24个成本(由表达式Lr(p,d)表示)。在图9中，图像区域PR5被示出为具有八个方向D1-D8(其类似于图3A-3C中所示的方向R1-R8)。SGM过程132将针对相同视差和相同图像区域计算的成本(由表达式Lr(p,d)表示)相加，以产生图像区域的每个累积成本。如上所述，在图8所示的示例中，SGM过程132将针对每个图像区域PR1-PR9计算三个累积成本。
根据下面的等式2，通过将匹配项(由表达式C(p,d)表示)和正则化项(由表达式R(dp,dq)表示)相加来计算成本(由表达式Lr(p,d)表示)。
Lr(p,d))＝C(p,d))+R(dp,dq)) 等式2
在上面的等式2中，匹配项(由表达式C(p,d)表示)是图像区域PR1-PR9中的一个特定图像区域(例如，图像区域PR5)在特定视差处(例如，视差零)与图像区域P1-P9之一(例如，图像区域P5)的匹配程度的度量。正则化(由表达式R(dp,dq)表示)项通过惩罚分配给相邻图像区域的视差变化来提高平滑度。
SGM过程132可以至少部分地基于其度量的值(例如，强度)和位于特定视差(由变量d表示)处的图像区域P1-P9之一的度量的值来确定图像区域PR1-PR9(由变量p表示)中的特定图像区域的匹配项(由表达式C(p,d)表示)。例如，SGM过程132可以使用任何方法来确定匹配项，包括适合由传统SGM算法使用的任何方法。作为非限制性示例，用于计算匹配项的方法可以包括在印度孟买(1998年1月)举办的第六届IEEE计算机视觉国际会议的论文集第1073-1080页中题为“像素到像素立体的深度不连续性(Depth discontinuities bypixel-to-pixel stereo)”的作者为Birchfield和Tomasi、S.Birchfield和C.Tomasi的论文中描述的抽样不敏感测量，通过引用将其全部并入本文。作为另一个非限制性示例，用于计算匹配项的方法可以包括在美国加利福尼亚州圣地亚哥举办的IEEE Conference onComputer Vision and Pattern Recognition(“CVPR”)(2005年6月20-26日)中作者为Hirschmüller，Heiko的题为“通过半全局匹配和互信息进行准确高效的立体处理(Accurate and Efficient Stereo Processing by Semi-Global Matching and MutualInformation)”中描述的互信息方法。
现在转向正则化项(由表达式R(dp,dq)表示)，由SGM过程132实现的修改的SGM方法在几个方面不同于传统的SGM算法。例如，传统的SGM算法使用等式3(如下)来确定正则化项的值(由表达式R(dp,dq)表示)：
在上面的等式3中，变量dp表示图像区域(例如图像区域PR5)在计算成本(由表达式Lr(p,d)表示)所针对的视差(由变量d表示)处的视差度量值。变量dq表示相邻图像区域(例如，图像区域PR4)沿方向(例如，方向D8)在计算成本(由表达式Lr(p,d)表示)所针对的视差(由变量d表示)处的视差度量值。参考图8，变量dp和dq的值可以从为特定视差创建的视差图中获得。换言之，SGM过程132可以简单地从为特定视差创建的视差图中查找变量dp和dq的值。
在上面的等式3中，变量“P1”和“P2”代表惩罚。变量“P1”和“P2”可以是两个常数参数，变量“P1”的值小于变量“P2”的值。当视差度量值不改变时，正则化项设置为等于零。当视差度量值发生一点变化时(|dp-dq|＝1)，正则化项被设置为等于变量“P1”的值。另一方面，当视差度量值变化很大时(|dp-dq|>1)，正则化项设置为等于变量“P2”的较大值。变量“P1”的较小值惩罚小的变化较少并且允许描绘倾斜或弯曲表面的图像区域PR1-PR9中的一个或更多个更准确地映射到描绘相同表面的输入图像108中的对应图像区域。变量“P2”的较大值有助于保持不连续性。为了进一步保持不连续性，变量“P2”的较大值可以至少部分基于图像区域PR1-PR9中的每一个的度量值与其相邻图像区域的度量值相比较来调整或修改。例如，下面的等式4可用于确定变量“P2”的值：
在上面的等式4中，变量P2′表示常数，变量Ibp表示图像区域的度量值(例如强度)，变量Ibq表示沿计算成本(由表达式Lr(p,d)表示)所针对的方向的相邻图像区域的度量值(例如强度)。
沿特定方向(由变量r表示)在特定视差(由变量d表示)处的特定图像区域(由变量p表示)的成本(由表达式Lr(p,d)表示)通常使用等式5(如下)递归地实现：
Lr(p,d)＝D(p,d) 等式5
+min{Lr(p-r,d),
Lr(p-r,d-1)+P1,
Lr(p-r,d+1)+P1,
miniLr(p-r,i)+P2}
-minkLr(p-r,k)
在等式5(以上)中，表达式“p-r”表示沿特定方向(由变量r表示)在特定图像区域(由变量p表示)之前的先前图像区域。例如，参考图9，如果特定图像区域是图像区域PR5，则沿方向D1的先前图像区域是图像区域PR1。在等式5(以上)中，表达式minkLr(p-r,k)表示先前图像区域的最小成本。
当集合710包括少于参考图像106的所有图像区域(例如，图像区域PR1-PR9)时，对整个参考图像106使用变量“P1”的恒定值并使用等式4(以上)调整变量“P2”的较大值不会按预期工作，因为图像区域(例如像素)彼此间隔开。例如，如果这些对象位于正在为其确定光流的图像区域之间，则传统的SGM算法将错过薄的或尖锐的对象。为了纠正这个问题，由SGM过程132实现的修改的SGM方法使用下面的等式5来确定正则化项的值(由表达式R(dp,dq)表示)：
如上所示，上述等式3和5中存在的变量“P1”和“P2”被上述等式6中的表达式P1(p,q)和P2(p,q)替换。表达式P1(p,q)和P2(p,q)指的是惩罚图PM1和PM2。具体而言，SGM过程132可以在惩罚图PM1和PM2中查找由修改的SGM方法使用的惩罚值。因此，在递归公式(上面的等式5)中，表达式P1(p,q)替换了值“P1”，而表达式P2(p,q)替换了值“P2”。例如，如果惩罚图PM1和PM2由阵列P1(i,j)和P2(i,j)表示，则表达式P1(p,q)将返回P1(2,3)处的值，并且表达式P2(p,q)将为第二图像区域(例如图像区域PR2)和第三方向(例如方向D3)返回P2(2,3)处的值。在修改的SGM方法中，惩罚图PM1和PM2使特定图像区域生成的流适应其相邻图像区域的流。修改的SGM方法可以用于计算不是立体图像的图像之间的光流，因为修改的SGM算法用二维搜索窗口代替一维搜索视差范围。
惩罚图PM1和PM2可能比使用变量“P1”和“P2”的常数值或使用变量“P1”的常数值并使用上面的等式4调整变量“P2”的值(例如，基于强度差异)更有助于保持不连续性。特别地，当集合710包括少于参考图像106的所有图像区域(例如，稀疏特征点、每块单个像素等)时，使用惩罚图PM1和PM2可以很好地计算光流。
在确定光流时使用少于参考图像106的所有图像区域(例如，稀疏特征点、每块单个像素等)可以帮助加速不需要逐图像区域(例如，逐像素)光流的计算。修改的SGM方法允许仅对彼此相距一定距离的那些图像区域(例如，像素)进行计算。例如，可以在参考图像106的水平和垂直维度上为每第n个(例如，第四个)图像区域(例如，像素)计算光流。
图10示出了根据至少一个实施例的可以由光流硬件102(参见图1)执行的方法1000的流程图。在第一框1002中，参考图1，光流硬件102获得参考图像106和输入图像108。然后，在框1004(见图10)中，光流硬件102对输入图像108执行降噪过程120以获得降噪图像202(见图2)。参考图2，降噪过程120将降噪图像202转发到边缘检测过程122和/或将降噪图像202存储在存储器116(见图1)中边缘检测过程122可访问的位置处。降噪过程120可以可选地将降噪图像202转发到决策逻辑128和/或将降噪图像202存储在存储器116(参见图1)中决策逻辑128可访问的位置处。
接下来，在框1006(见图10)中，光流硬件102对降噪图像202执行边缘检测过程122以获得边缘图204。边缘检测过程122可以将边缘图204转发到对象检测过程124和/或将边缘图204存储在存储器116(见图1)中对象检测过程124可访问的位置处。边缘检测过程122可以将边缘图204转发到可选的阈值化过程126和/或将边缘图204存储在存储器116中可选阈值化过程126可访问的位置处。边缘检测过程122可以将边缘图204转发到决策逻辑128和/或将边缘图204存储在存储器116中决策逻辑128可访问的位置处。边缘检测过程122可以将降噪图像202转发到对象检测过程124、可选的阈值化过程126和/或决策逻辑128。边缘检测过程122可以将降噪图像202存储在存储器116中对象检测过程124、可选的阈值化过程126和/或决策逻辑128可访问的位置处。
然后，在框1008(见图10)中，光流硬件102对降噪图像202和/或边缘图204执行对象检测过程124以获得对象图206。对象检测过程124将对象图206转发到决策逻辑128和/或将对象图206存储在存储器116(见图1)中决策逻辑128可访问的位置处。对象检测过程124可以将对象图206转发到可选的阈值化过程126和/或将对象图206存储在存储器116中可选的阈值化过程126可访问的位置处。对象检测过程124可以将边缘图204和/或降噪图像202转发到可选的阈值化过程126和/或决策逻辑128。对象检测过程124可以将边缘图204和/或降噪图像202存储在存储器116中可选阈值化过程126和/或决策逻辑128可访问的位置处。
接下来，在可选的框1010(参见图10)中，光流硬件102可以对边缘图204执行可选的阈值化过程126以获得可选的阈值化边缘图208。可选的阈值化过程126将可选的阈值化边缘图208转发到决策逻辑128和/或将可选的阈值化边缘图208存储在存储器116(见图1)中决策逻辑128可访问的位置处。可选的阈值化过程126可以将对象图206、边缘图204和/或降噪图像202转发到决策逻辑128。可选的阈值化过程126可以将对象图206、边缘图204和/或降噪图像202存储在存储器116中决策逻辑128可访问的位置处。在省略可选框1010的实施例中，光流硬件102可以在框1008之后执行框1012或框1014。
在框1012(见图10)中，光流硬件102对输入图像108执行提取过程130以获得集合210。虽然框1012被示为在图10中的可选框1010之后发生(或在省略可选框1010的实施例中的框1008)，但框1012可以在框1014之前的任何时间执行。在存在可选框1010并且在可选框1010之前执行框1012的实施例中，光流硬件102可以在可选框1010之后执行框1014。类似地，在不存在可选框1010并且在框1008之前执行框1012的实施例中，光流硬件102可以在框1008之后执行框1014。
在框1014中，参考图2，光流硬件102使用决策逻辑128来确定输入图像108的惩罚图PM1和PM2。决策逻辑128将惩罚图PM1和PM2转发到SGM过程132和/或将惩罚图PM1和PM2存储在存储器116(见图1)中SGM过程132可访问的位置处。
在框1016(见图10)中，光流硬件102执行SGM过程132，其获得参考图像106，获得输入图像108中的图像区域的集合210(参见图2和图7)，选择参考图像106中的图像区域的集合710(参见图7和图9)，并且使用惩罚图PM1和PM2来确定光流图110。光流图110包括用于集合710中的每个图像区域的度量，其指示在从参考图像106到输入图像108的图像区域处发生的运动方向和运动幅度。然后，方法1000终止。
推理和训练逻辑
图11A示出了用于执行与一个或更多个实施例相关联的推理和/或训练操作的推理和/或训练逻辑1115。下面结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。
在至少一个实施例中，推理和/或训练逻辑1115可以包括但不限于代码和/或数据存储1101，用于存储前向和/或输出权重和/或输入/输出数据，和/或在一个或更多个实施例的方面中配置被训练为和/或用于推理的神经网络的神经元或层的其他参数。在至少一个实施例中，训练逻辑1115可以包括或耦合到用于存储图形代码或其他软件以控制时序和/或顺序的代码和/或数据存储1101，其中权重和/或其他参数信息被加载以配置逻辑，包括整数和/或浮点单元(统称为算术逻辑单元(ALU))。在至少一个实施例中，代码(诸如图代码)基于该代码所对应的神经网络的架构将权重或其他参数信息加载到处理器ALU中。在至少一个实施例中，代码和/或数据存储1101存储在使用一个或更多个实施例的方面训练和/或推理期间的输入/输出数据和/或权重参数的前向传播期间结合一个或更多个实施例训练或使用的神经网络的每个层的权重参数和/或输入/输出数据。在至少一个实施例中，代码和/或数据存储1101的任何部分都可以包括在其他片上或片外数据存储内，包括处理器的L1、L2或L3高速缓存或系统存储器。
在至少一个实施例中，代码和/或数据存储1101的任何部分可以在一个或更多个处理器或其他硬件逻辑设备或电路的内部或外部。在至少一个实施例中，代码和/或数据存储1101可以是高速缓存存储器、动态随机可寻址存储器(―DRAM‖)、静态随机可寻址存储器(―SRAM‖)、非易失性存储器(例如闪存)或其他存储。在至少一个实施例中，对代码和/或数据存储1101是在处理器的内部还是外部的选择，例如，或者由DRAM、SRAM、闪存或某种其他存储类型组成，可以取决于存储片上或片外的可用存储空间，正在执行训练和/或推理功能的延迟要求，在神经网络的推理和/或训练中使用的数据的批大小或这些因素的某种组合。
在至少一个实施例中，推理和/或训练逻辑1115可以包括但不限于代码和/或数据存储1105，以存储与在一个或更多个实施例的方面中被训练为和/或用于推理的神经网络的神经元或层相对应的反向和/或输出权重和/或输入/输出数据神经网络。在至少一个实施例中，在使用一个或更多个实施例的方面训练和/或推理期间，代码和/或数据存储1105存储在输入/输出数据和/或权重参数的反向传播期间结合一个或更多个实施例训练或使用的神经网络的每个层的权重参数和/或输入/输出数据。在至少一个实施例中，训练逻辑1115可以包括或耦合到用于存储图代码或其他软件以控制时序和/或顺序的代码和/或数据存储1105，其中权重和/或其他参数信息被加载以配置逻辑，该逻辑包括整数和/或浮点单元(统称为算术逻辑单元(ALU))。
在至少一个实施例中，代码(诸如图代码)使得基于该代码所对应的神经网络的架构将权重或其他参数信息加载到处理器ALU中。在至少一个实施例中，代码和/或数据存储1105的任何部分可以与其他片上或片外数据存储一起包括，包括处理器的L1、L2或L3高速缓存或系统存储器。在至少一个实施例中，代码和/或数据存储1105的任何部分可以在一个或更多个处理器或其他硬件逻辑设备或电路上的内部或外部。在至少一个实施例中，代码和/或数据存储1105可以是高速缓存存储器、DRAM、SRAM、非易失性存储器(例如闪存)或其他存储。在至少一个实施例中，代码和/或数据存储1105是在处理器的内部还是外部的选择，例如，是由DRAM、SRAM、闪存还是其他某种存储类型组成，取决于可用存储是片上还是片外，正在执行的训练和/或推理功能的延迟要求，在神经网络的推理和/或训练中使用的数据批量大小或这些因素的某种组合。
在至少一个实施例中，代码和/或数据存储1101以及代码和/或数据存储1105可以是分开的存储结构。在至少一个实施例中，代码和/或数据存储1101以及代码和/或数据存储1105可以是相同的存储结构。在至少一个实施例中，代码和/或数据存储1101以及代码和/或数据存储1105可以部分地被组合和部分分离。在至少一个实施例中，代码和/或数据存储1101以及代码和/或数据存储1105的任何部分可以与其他片上或片外数据存储包括在一起，包括处理器的L1、L2或L3高速缓存或系统存储器。
在至少一个实施例中，推理和/或训练逻辑1115可以包括但不限于一个或更多个算术逻辑单元(―ALU‖)1110(包括整数和/或浮点单元)，用于至少部分地基于训练和/或推理代码(例如，图代码)或由其指示来执行逻辑和/或数学运算，其结果可能会产生存储在激活存储1120中的激活(例如，来自神经网络内部的层或神经元的输出值)，其是存储在代码和/或数据存储1101和/或代码和/或数据存储1105中的输入/输出和/或权重参数数据的函数。在至少一个实施例中，激活响应于执行指令或其他代码，由ALU1110执行的线性代数和/或基于矩阵的数学生成在激活存储1120中存储的激活，其中存储在代码和/或数据存储1105中和/或代码和/或数据存储1101中的权重值用作具有其他值的操作数，例如偏置值、梯度信息、动量值或其他参数或超参数，可以将任何或所有这些存储在代码和/或数据存储1105或代码和/或数据存储1101或其他片上或片外存储中。
在至少一个实施例中，一个或更多个处理器或其他硬件逻辑设备或电路中包括一个或更多个ALU 1110，而在另一个实施例中，一个或更多个ALU 1110可以在处理器或其他硬件逻辑设备或使用它们(例如协处理器)的电路外。在至少一个实施例中，可以将一个或更多个ALU 1110包括在处理器的执行单元之内，或者以其他方式包括在由处理器的执行单元可访问的ALU组中，该处理器的执行单元可以在同一处理器内或者分布在不同类型的不同处理器之间(例如，中央处理单元、图形处理单元、固定功能单元等)。在至少一个实施例中，代码和/或数据存储1101、代码和/或数据存储1105以及激活存储1120可以共享处理器或其他硬件逻辑设备或电路，而在另一个实施例中，它们可以在不同的处理器或其他硬件逻辑设备或电路或相同和不同处理器或其他硬件逻辑设备或电路的某种组合中。在至少一个实施例中，激活存储1120的任何部分可以与其他片上或片外数据存储包括在一起，包括处理器的L1、L2或L3高速缓存或系统存储器。此外，推理和/或训练代码可以与处理器或其他硬件逻辑或电路可访问的其他代码一起存储，并可以使用处理器的提取、解码、调度、执行、退出和/或其他逻辑电路来提取和/或处理。
在至少一个实施例中，激活存储1120可以是高速缓存存储器、DRAM、SRAM、非易失性存储器(例如，闪存)或其他存储。在至少一个实施例中，激活存储1120可以完全地或部分地在一个或更多个处理器或其他逻辑电路内部或外部。在至少一个实施例中，可以取决于片上或片外可用的存储，进行训练和/或推理功能的延迟要求，在推理和/或训练神经网络中使用的数据的批量大小或这些因素的某种组合，选择激活存储1120是处理器的内部还是外部，例如，或者包含DRAM、SRAM、闪存或其他存储类型。
在至少一个实施例中，图11A中所示的推理和/或训练逻辑1115可以与专用集成电路(―ASIC‖)结合使用，例如来自Google的处理单元、来自GraphcoreTM的推理处理单元(IPU)或来自Intel Corp的/>(例如―Lake Crest‖)处理器。在至少一个实施例中，图11A所示的推理和/或训练逻辑1115可与中央处理单元(―CPU‖)硬件，图形处理单元(―GPU‖)硬件或其他硬件(例如现场可编程门阵列(―FPGA‖))结合使用。
图11B示出了根据至少一个实施例的推理和/或训练逻辑1115。在至少一个实施例中，推理和/或训练逻辑1115可以包括但不限于硬件逻辑，其中计算资源被专用或以其他方式唯一地连同对应于神经网络内的一层或更多层神经元的权重值或其他信息一起使用。在至少一个实施例中，图11B中所示的推理和/或训练逻辑1115可以与专用集成电路(ASIC)结合使用，例如来自Google的处理单元，来自GraphcoreTM的推理处理单元(IPU)或来自Intel Corp的/>(例如―Lake Crest‖)处理器。在至少一个实施例中，图11B中所示的推理和/或训练逻辑1115可以与中央处理单元(CPU)硬件、图形处理单元(GPU)硬件或其他硬件(例如现场可编程门阵列(FPGA))结合使用。在至少一个实施例中，推理和/或训练逻辑1115包括但不限于代码和/或数据存储1101以及代码和/或数据存储1105，其可以用于存储代码(例如，图代码)、权重值和/或其他信息，包括偏置值、梯度信息、动量值和/或其他参数或超参数信息。在图11B中所示的至少一个实施例中，代码和/或数据存储1101以及代码和/或数据存储1105中的每一个都分别与专用计算资源(例如计算硬件1102和计算硬件1106)相关联。在至少一个实施例中，计算硬件1102和计算硬件1106中的每一个包括一个或更多个ALU，这些ALU仅分别对存储在代码和/或数据存储1101和代码和/或数据存储1105中的信息执行数学函数(例如线性代数函数)，执行函数的结果被存储在激活存储1120中。
在至少一个实施例中，代码和/或数据存储1101和1105以及相应的计算硬件1102和1106中的每一个分别对应于神经网络的不同层，使得从代码和/或数据存储1101和计算硬件1102的一个存储/计算对1101/1102得到的激活提供作为代码和/或数据存储1105和计算硬件1106的下一个存储/计算对1105/1106的输入，以便反映神经网络的概念组织。在至少一个实施例中，每个存储/计算对1101/1102和1105/1106可以对应于一个以上的神经网络层。在至少一个实施例中，在推理和/或训练逻辑1115中可以包括在存储计算对1101/1102和1105/1106之后或与之并行的附加存储/计算对(未示出)。
系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。例如，计算硬件1102和/或计算硬件1106可以实现上游硬件104(见图1)、光流硬件102(见图1)和/或下游硬件112(见图1)。通过另一个非限制性示例，代码和/或数据存储1105可以实现存储器116(见图1)。参考图1，推理和/或训练逻辑1115(参见图11)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选的阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任一个执行推理和/或训练操作。
神经网络训练和部署
图12示出了根据至少一个实施例的深度神经网络的训练和部署。在至少一个实施例中，使用训练数据集1202来训练未经训练的神经网络1206。在至少一个实施例中，训练框架1204是PyTorch框架，而在其他实施例中，训练框架1204是TensorFlow，Boost，Caffe，Microsoft Cognitive Toolkit/CNTK，MXNet，Chainer，Keras，Deeplearning4j或其他训练框架。在至少一个实施例中，训练框架1204训练未经训练的神经网络1206，并使它能够使用本文所述的处理资源来训练，以生成经训练的神经网络1208。在至少一个实施例中，权重可以被随机选择或通过使用深度信念网络预训练。在至少一个实施例中，可以以有监督、部分有监督或无监督的方式执行训练。
在至少一个实施例中，使用有监督学习来训练未经训练的神经网络1206，其中训练数据集1202包括与用于输入的期望输出配对的输入，或者其中训练数据集1202包括具有已知输出的输入和神经网络1206是手动分级的输出。在至少一个实施例中，以有监督的方式来训练未经训练的神经网络1206，并且处理来自训练数据集1202的输入，并将结果输出与一组期望或想要的输出进行比较。在至少一个实施例中，然后通过未经训练的神经网络1206将误差传播回去。在至少一个实施例中，训练框架1204调整控制未经训练的神经网络1206的权重。在至少一个实施例中，训练框架1204包括用于监视未经训练的神经网络1206向模型(例如，经训练的神经网络1208)收敛的程度的工具，适于基于输入数据(例如新数据集1212)生成正确答案(例如结果1214)的模型。在至少一个实施例中，训练框架1204反复训练未经训练的神经网络1206，同时调整权重以使用损失函数和调整算法(例如随机梯度下降)来改善未经训练的神经网络1206的输出。在至少一个实施例中，训练框架1204训练未经训练的神经网络1206，直到未经训练的神经网络1206达到期望的精度为止。在至少一个实施例中，然后可以部署经训练的神经网络1208以实现任何数量的机器学习操作。
在至少一个实施例中，使用无监督学习来训练未经训练的神经网络1206，其中未经训练的神经网络1206尝试使用未标记的数据来训练自己。在至少一个实施例中，无监督学习训练数据集1202将包括输入数据，而没有任何关联的输出数据或―地面实况‖数据。在至少一个实施例中，未经训练的神经网络1206可以学习训练数据集1202内的分组，并且可以确定各个输入如何与未经训练的数据集1202相关。在至少一个实施例中，可以使用无监督训练来在经训练的神经网络1208中生成自组织图，其能够执行对减少新数据集1212的维度有用的操作。在至少一个实施例中，无监督训练也可以用于执行异常检测，这允许识别新数据集1212中偏离新数据集1212的正常模式的数据点。
在至少一个实施例中，可以使用半监督学习，这是一种技术，其中在训练数据集1202中包括标记数据和未标记数据的混合。在至少一个实施例中，训练框架1204可以用于例如通过转移的学习技术来执行递增学习。在至少一个实施例中，递增学习使得经训练的神经网络1208能够适应新数据集1212，而不会忘记在初始训练期间注入到经训练的神经网络1208内的知识。
图12所示的深度神经网络的训练和部署可用于训练和/或部署由降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个使用或并入的一个或更多个深度神经网络。此外，光流图110或至少部分地从光流图110导出的数据可以用作图12所示的深度神经网络的输入。
数据中心
图13示出了可以使用至少一个实施例的示例数据中心1300。在至少一个实施例中，数据中心1300包括数据中心基础设施层1310、框架层1320、软件层1330和应用程序层1340。
在至少一个实施例中，如图13所示，数据中心基础设施层1310可以包括资源协调器1312、分组计算资源1314和节点计算资源(―节点C.R.‖)1316(1)-1316(N)，其中―N‖代表正整数(其可以是与其他图中使用的整数不同的整数―N‖)。在至少一个实施例中，节点C.R.1316(1)-1316(N)可以包括但不限于任何数量的中央处理单元(―CPU‖)或其他处理器(包括加速器、现场可编程门阵列(FPGA)、图形处理器等)，存储器存储设备1318(1)-1318(N)(例如动态只读存储器、固态硬盘或磁盘驱动器)，网络输入/输出(―NW I/O‖)设备，网络交换机，虚拟机(―VM‖)，电源模块和冷却模块等。在至少一个实施例中，节点C.R.1316(1)-1316(N)中的一个或更多个节点C.R.可以是具有一个或更多个上述计算资源的服务器。
在至少一个实施例中，分组计算资源1314可以包括容纳在一个或更多个机架内的节点C.R.的单独分组(未示出)，或者容纳在各个地理位置的数据中心内的许多机架(也未示出)。在至少一个实施例中，分组的计算资源1314内的节点C.R.的单独分组可以包括可以被配置或分配为支持一个或更多个工作负载的分组的计算、网络、存储器或存储资源。在至少一个实施例中，可以将包括CPU或处理器的几个节点C.R.分组在一个或更多个机架内，以提供计算资源来支持一个或更多个工作负载。在至少一个实施例中，一个或更多个机架还可以包括任何数量的电源模块、冷却模块和网络交换机，以任意组合。
在至少一个实施例中，资源协调器1312可以配置或以其他方式控制一个或更多个节点C.R.1316(1)-1316(N)和/或分组的计算资源1314。在至少一个实施例中，资源协调器1312可以包括用于数据中心1300的软件设计基础结构(―SDI‖)管理实体。在至少一个实施例中，资源协调器1112可以包括硬件、软件或其某种组合。
在至少一个实施例中，如图13所示，框架层1320包括作业调度器1322、配置管理器1324、资源管理器1326和分布式文件系统1328。在至少一个实施例中，框架层1320可以包括支持软件层1330的软件1332和/或应用程序层1340的一个或更多个应用程序1342的框架。在至少一个实施例中，软件1332或应用程序1342可以分别包括基于Web的服务软件或应用程序，例如由Amazon Web Services，Google Cloud和Microsoft Azure提供的服务或应用程序。在至少一个实施例中，框架层1320可以是但不限于一种免费和开放源软件网络应用程序框架，例如可以利用分布式文件系统1328来进行大范围数据处理(例如―大数据‖)的Apache SparkTM(以下称为―Spark‖)。在至少一个实施例中，作业调度器1322可以包括Spark驱动器，以促进对数据中心1300的各个层所支持的工作负载进行调度。在至少一个实施例中，配置管理器1324可以能够配置不同的层，例如软件层1330和包括Spark和用于支持大规模数据处理的分布式文件系统1328的框架层1320。在至少一个实施例中，资源管理器1326能够管理映射到或分配用于支持分布式文件系统1328和作业调度器1322的集群或分组计算资源。在至少一个实施例中，集群或分组计算资源可以包括数据中心基础设施层1310上的分组计算资源1314。在至少一个实施例中，资源管理器1326可以与资源协调器1312协调以管理这些映射的或分配的计算资源。
在至少一个实施例中，包括在软件层1330中的软件1332可以包括由节点C.R.1316(1)-1316(N)的至少一部分，分组的计算资源1314和/或框架层1320的分布式文件系统1328使用的软件。在至少一个实施例中，一种或更多种类型的软件可以包括但不限于Internet网页搜索软件、电子邮件病毒扫描软件、数据库软件和流视频内容软件。
在至少一个实施例中，应用程序层1340中包括的一个或更多个应用程序1342可以包括由节点C.R.1316(1)-1316(N)的至少一部分、分组计算资源1314和/或框架层1320的分布式文件系统1328使用的一种或更多种类型的应用程序。在至少一个实施例中，一种或更多种类型的应用程序可以包括但不限于任何数量的基因组学应用程序、认知计算、应用程序和机器学习应用程序，包括训练或推理软件，机器学习框架软件(例如PyTorch、TensorFlow、Caffe等)或其他与一个或更多个实施例结合使用的机器学习应用程序。
在至少一个实施例中，配置管理器1324、资源管理器1326和资源协调器1312中的任何一个可以基于以任何技术上可行的方式获取的任何数量和类型的数据来实现任何数量和类型的自我修改动作。在至少一个实施例中，自我修改动作可以减轻数据中心1300的数据中心操作员做出可能不好的配置决定并且可以避免数据中心的未充分利用和/或执行差的部分。
在至少一个实施例中，数据中心1300可以包括工具、服务、软件或其他资源，以根据本文所述的一个或更多个实施例来训练一个或更多个机器学习模型或者使用一个或更多个机器学习模型来预测或推理信息。例如，在至少一个实施例中，可以通过使用上文关于数据中心1300描述的软件和计算资源，根据神经网络架构通过计算权重参数来训练机器学习模型。在至少一个实施例中，通过使用通过本文所述的一种或更多种训练技术计算出的权重参数，可以使用上面与关于数据中心1300所描述的资源，使用对应于一个或更多个神经网络的经训练的机器学习模型来推理或预测信息。
在至少一个实施例中，数据中心可以使用CPU、专用集成电路(ASIC)、GPU、FPGA或其他硬件来使用上述资源来执行训练和/或推理。此外，上述的一个或更多个软件和/或硬件资源可以配置成一种服务，以允许用户训练或执行信息推理，例如图像识别、语音识别或其他人工智能服务。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在系统图13中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数和/或体系架构，或者本文所述的神经网络用例计算的权重参数推理或预测操作。
在至少一个实施例中，系统100(见图1)可以由数据中心1300实施。例如，指令118可以由分组计算资源814中的一个或更多个和/或C.R.816(1)-816(N)中的一个或更多个执行并且用于获得光流图110(参见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，数据中心1300(参见图13)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
超级计算
以下附图提出但不限于可以用于实现至少一个实施例的示例性基于超级计算机的系统。
在至少一个实施例中，超级计算机可以指代展现出实质性并行性并且包括至少一个芯片的硬件系统，其中系统中的芯片通过网络互连并且被放置在层级组织的外壳中。在至少一个实施例中，填充具有若干机架的机器室的大型硬件系统是超级计算机的一个特定示例，每个机架包含若干板/机架模块，每个板/机架模块包含全部通过可缩放网络互连的若干芯片。在至少一个实施例中，这种大型硬件系统的单个机架是超级计算机的另一示例。在至少一个实施例中，展现出实质性并行性并且包含若干硬件组件的单个芯片可以同样地被认为是超级计算机，因为随着特征尺寸可以减小，可以合并在单个芯片中的硬件的量也可以增加。
图14A示出了根据至少一个实施例的芯片级的超级计算机1400。在至少一个实施例中，在FPGA或ASIC芯片内，主计算在称为线程单元的有限状态机(1404)内执行。在至少一个实施例中，任务和同步网络(1402)连接有限状态机，并且用于以正确的顺序调度线程和执行操作。在至少一个实施例中，使用存储器网络(1406、1410)访问在芯片上分区的多级高速缓存层次结构(1408、1412)。在至少一个实施例中，使用存储器控制器(1416)和片外存储器网络(1414)访问片外存储器。在至少一个实施例中，当设计不适合单个逻辑芯片时，I/O控制器(1418)用于跨芯片通信。
图14B示出了根据至少一个实施例的在机架模块级处的超级计算机。在至少一个实施例中，在机架模块内，存在多个FPGA或ASIC芯片(1420)，其连接到构成主加速器存储器的一个或更多个DRAM单元(1422)。在至少一个实施例中，每个FPGA/ASIC芯片使用板上的宽总线与它的相邻FPGA/ASIC芯片连接，具有差分高速信令(1424)。在至少一个实施例中，每个FPGA/ASIC芯片也连接到至少一个高速串行通信电缆。
图14C示出了根据至少一个实施例的在机架级的超级计算机。图14D示出了根据至少一个实施例的在整个系统级的超级计算机。在至少一个实施例中，参照图14C和图14D，在机架中的机架模块之间以及整个系统中跨机架，高速串行光或铜电缆(1426，1428)用于实现可扩展的、可能不完全的超立方体网络。在至少一个实施例中，加速器的FPGA/ASIC芯片中的一个通过PCI-Express连接(1430)连接到主机系统。在至少一个实施例中，主机系统包括运行应用的软件部分的主机微处理器(1434)和由与加速器上的存储器保持一致的一个或更多个主机存储器DRAM单元(1432)组成的存储器。在至少一个实施例中，主机系统可以是机架之一上的独立模块，或可以与超级计算机的模块之一集成。在至少一个实施例中，立方连接的循环拓扑提供通信链路以为大型超级计算机创建超立方网络。在至少一个实施例中，机架模块上的小组FPGA/ASIC芯片可充当单个超立方体节点，使得与单个芯片相比，每组的外部链路的总数增加。在至少一个实施例中，一个群组包含机架模块上的芯片A、B、C和D，该机架模块具有在环面组织中连接A、B、C和D的内部宽差分总线。在至少一个实施例中，存在12条将机架模块连接到外部世界的串行通信电缆。在至少一个实施例中，机架模块上的芯片A连接至串行通信电缆0、1、2。在至少一个实施例中，芯片B连接至电缆3、4、5。在至少一个实施例中，芯片C连接至6、7、8。在至少一个实施例中，芯片D连接至9、10、11。在至少一个实施例中，构成机架模块的整个组{A，B，C，D}可以形成超级计算机系统内的超立方体节点，其中高达212＝4096个机架模块(16384个FPGA/ASIC芯片)。在至少一个实施例中，对于芯片A在组{A，B，C，D}的链路4上发送消息，消息必须首先路由至具有板载差分宽总线连接的芯片B。在至少一个实施例中，在链路4上到达目的地为芯片A的组{A，B，C，D}(即，到达B)的消息也必须首先被路由到组{A，B，C，D}内内部的正确的目的地芯片(A)。在至少一个实施例中，还可以实现其他大小的并行超级计算机系统。
在至少一个实施例中，系统100(见图1)可以至少部分地由超级计算机实施，例如图14A-14D中所示的超级计算机中的一个或更多个。例如，指令118(见图1)可以由超级计算机执行并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，超级计算机(参见图14A-14D)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
计算机系统
图15是示出根据至少一个实施例示例性计算机系统的框图，该示例性计算机系统可以是具有互连的设备和组件的系统，片上系统(SOC)或它们的某种形成有处理器的组合，该处理器可以包括执行单元以执行指令。在至少一个实施例中，根据本公开，例如本文所述的实施例，计算机系统1500可以包括但不限于组件，例如处理器1502，其执行单元包括逻辑以执行用于过程数据的算法。在至少一个实施例中，计算机系统1500可以包括处理器，例如可从加利福尼亚圣塔克拉拉的英特尔公司(Intel Corporation of Santa Clara,California)获得的处理器家族、XeonTM、/>XScaleTM和/或StrongARMTM，/>CoreTM或/>NervanaTM微处理器，尽管也可以使用其他系统(包括具有其他微处理器的PC、工程工作站、机顶盒等)。在至少一个实施例中，计算机系统1500可以执行可从华盛顿州雷蒙德市的微软公司(Microsoft Corporation of Redmond,Wash.)获得的WINDOWS操作系统版本，尽管其他操作系统(例如UNIX和Linux)、嵌入式软件和/或图形用户界面也可以使用。
实施例可以用在其他设备中，例如手持设备和嵌入式应用程序。手持设备的一些示例包括蜂窝电话、互联网协议(Internet Protocol)设备、数码相机、个人数字助理(―PDA‖)和手持PC。在至少一个实施例中，嵌入式应用程序可以包括微控制器、数字信号处理器(―DSP‖)、片上系统、网络计算机(―NetPC‖)、机顶盒、网络集线器、广域网(―WAN‖)交换机，或根据至少一个实施例可以执行一个或更多个指令的任何其他系统。
在至少一个实施例中，计算机系统1500可包括但不限于处理器1502，该处理器1502可包括但不限于一个或更多个执行单元1508，以根据本文描述的技术执行机器学习模型训练和/或推理。在至少一个实施例中，计算机系统1500是单处理器台式机或服务器系统，但是在另一个实施例中，计算机系统1500可以是多处理器系统。在至少一个实施例中，处理器1502可以包括但不限于复杂指令集计算机(―CISC‖)微处理器、精简指令集计算(―RISC‖)微处理器、超长指令字(―VLIW‖)微处理器、实现指令集组合的处理器，或任何其他处理器设备，例如数字信号处理器。在至少一个实施例中，处理器1502可以耦合到处理器总线1510，该处理器总线1510可以在处理器1502与计算机系统1500中的其他组件之间传输数据信号。
在至少一个实施例中，处理器1502可以包括但不限于1级(―L1‖)内部高速缓存存储器(―cache‖)1504。在至少一个实施例中，处理器1502可以具有单个内部高速缓存或多级内部缓存。在至少一个实施例中，高速缓存存储器可以驻留在处理器1502的外部。根据特定的实现和需求，其他实施例也可以包括内部和外部高速缓存的组合。在至少一个实施例中，寄存器文件1506可以在各种寄存器中存储不同类型的数据，包括但不限于整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器。
在至少一个实施例中，包括但不限于执行整数和浮点运算的逻辑的执行单元1508，其也位于处理器1502中。在至少一个实施例中，处理器1502还可以包括微码(―ucode‖)只读存储器(―ROM‖)，用于存储某些宏指令的微代码。在至少一个实施例中，执行单元1508可以包括用于处理封装指令集1509的逻辑。在至少一个实施例中，通过将封装指令集1509包括在通用处理器的指令集中，以及要执行指令的相关电路，可以使用处理器1502中的封装数据来执行许多多媒体应用程序使用的操作。在至少一个实施例中，可以通过使用处理器的数据总线的全宽度来在封装的数据上执行操作来加速和更有效地执行许多多媒体应用程序，这可能不需要在该处理器的数据总线上传输较小的数据单元来一次执行一个数据元素的一个或更多个操作。
在至少一个实施例中，执行单元1508也可以用在微控制器、嵌入式处理器、图形设备、DSP和其他类型的逻辑电路中。在至少一个实施例中，计算机系统1500可以包括但不限于存储器1520。在至少一个实施例中，存储器1520可以为动态随机存取存储器(―DRAM‖)设备、静态随机存取存储器(―SRAM‖)设备、闪存设备或另一个存储设备。在至少一个实施例中，存储器1520可以存储由处理器1502可以执行的由数据信号表示的指令1519和/或数据1521。
在至少一个实施例中，系统逻辑芯片可以耦合到处理器总线1510和存储器1520。在至少一个实施例中，系统逻辑芯片可以包括但不限于存储器控制器集线器(―MCH‖)1516，并且处理器1502可以经由处理器总线1510与MCH 1516通信。在至少一个实施例中，MCH 1516可以提供到存储器1520的高带宽存储器路径1518以用于指令和数据存储以及用于图形命令、数据和纹理的存储。在至少一个实施例中，MCH 1516可以在处理器1502、存储器1520和计算机系统1500中的其他组件之间启动数据信号，并且在处理器总线1510、存储器1520和系统I/O接口1522之间桥接数据信号。在至少一个实施例中，系统逻辑芯片可以提供用于耦合到图形控制器的图形端口。在至少一个实施例中，MCH 1516可以通过高带宽存储器路径1518耦合到存储器1520，并且图形/视频卡1512可以通过加速图形端口(Accelerated Graphics Port)(―AGP‖)互连1514耦合到MCH 1516。
在至少一个实施例中，计算机系统1500可以使用系统I/O接口1522作为专有集线器接口总线来将MCH 1516耦合到I/O控制器集线器(―ICH‖)1530。在至少一个实施例中，ICH 1530可以通过本地I/O总线提供与某些I/O设备的直接连接。在至少一个实施例中，本地I/O总线可以包括但不限于用于将外围设备连接到存储器1520、芯片组和处理器1502的高速I/O总线。示例可以包括但不限于音频控制器1529、固件集线器(―Flash BIOS‖)1528、无线收发器1526、数据存储1524、包含用户输入和键盘接口1525的传统I/O控制器1523、串行扩展端口1527(例如通用串行总线(USB)端口)和网络控制器1534。在至少一个实施例中，数据存储1524可以包括硬盘驱动器、软盘驱动器、CD-ROM设备、闪存设备或其他大容量存储设备。
在至少一个实施例中，图15示出了包括互连的硬件设备或―芯片‖的系统，而在其他实施例中，图15可以示出SoC。在至少一个实施例中，图15中示出的设备可以与专有互连、标准化互连(例如，PCIe)或其某种组合互连。在至少一个实施例中，计算机系统1500的一个或更多个组件使用计算快速链路(CXL)互连来互连。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在图15的系统中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数和/或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
在至少一个实施例中，系统100(见图1)可以至少部分地由计算机系统1500实现。例如，处理器114可以由处理器1502和/或图形/视频卡1512实现，接口115可以至少部分地由网络控制器1534实现，存储器116可以由存储器1520实现，并且总线117可以至少部分地由处理器总线1510和/或AGP互连1514实现。作为另一个非限制性示例，指令118(见图1)可由存储器1520存储，由处理器1502和/或图形/视频卡1512执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，计算机系统1500(参见图15)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图16是示出根据至少一个实施例的用于利用处理器1610的电子设备1600的框图。在至少一个实施例中，电子设备1600可以是，例如但不限于，笔记本电脑、塔式服务器、机架服务器、刀片服务器、膝上型计算机、台式机、平板电脑、移动设备、电话、嵌入式计算机或任何其他合适的电子设备。
在至少一个实施例中，电子设备1600可以包括但不限于通信地耦合到任何合适数量或种类的组件、外围设备、模块或设备的处理器1610。在至少一个实施例中，处理器1610使用总线或接口耦合，诸如I2C总线、系统管理总线(―SMBus‖)、低引脚数(LPC)总线、串行外围接口(―SPI‖)、高清音频(―HDA‖)总线、串行高级技术附件(―SATA‖)总线、通用串行总线(―USB‖)(1、2、3版等)或通用异步接收器/发送器(―UART‖)总线。在至少一个实施例中，图16示出了系统，该系统包括互连的硬件设备或―芯片‖，而在其他实施例中，图16可以示出示例性SoC。在至少一个实施例中，图16中所示的设备可以与专有互连线、标准化互连(例如，PCIe)或其某种组合互连。在至少一个实施例中，图16的一个或更多个组件使用计算快速链路(CXL)互连线来互连。
在至少一个实施例中，图16可以包括显示器1624、触摸屏1625、触摸板1630、近场通信单元(―NFC‖)1645、传感器集线器1640、热传感器1646、快速芯片组(―EC‖)1635、可信平台模块(―TPM‖)1638、BIOS/固件/闪存(―BIOS，FW Flash‖)1622、DSP 1660、驱动器1620(例如固态磁盘(―SSD‖)或硬盘驱动器(―HDD‖))、无线局域网单元(―WLAN‖)1650、蓝牙单元1652、无线广域网单元(―WWAN‖)1656、全球定位系统(GPS)单元1655、相机(―USB 3.0相机‖)1654(例如USB 3.0相机)和/或以例如LPDDR3标准实现的低功耗双倍数据速率(―LPDDR‖)存储器单元(―LPDDR3‖)1615。这些组件可以各自以任何合适的方式实现。
在至少一个实施例中，其他组件可以通过本文所述的组件通信地耦合到处理器1610。在至少一个实施例中，加速度计1641、环境光传感器(―ALS‖)1642、罗盘1643和陀螺仪1644可以可通信地耦合到传感器集线器1640。在至少一个实施例中，热传感器1639、风扇1637、键盘1636和触摸板1630可以通信地耦合到EC 1635。在至少一个实施例中，扬声器1663、耳机1664和麦克风(―mic‖)1665可以通信地耦合到音频单元(―音频编解码器和D类放大器‖)1662，其又可以通信地耦合到DSP 1660。在至少一个实施例中，音频单元1662可以包括例如但不限于音频编码器/解码器(―编解码器‖)和D类放大器。在至少一个实施例中，SIM卡(―SIM‖)1657可以通信地耦合到WWAN单元1656。在至少一个实施例中，组件(诸如WLAN单元1650和蓝牙单元1652以及WWAN单元1656)可以被实现为下一代形式因素(NGFF)。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在系统图16中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数和/或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
在至少一个实施例中，系统100(见图1)可以至少部分地由电子设备1600实施。例如，处理器114可以由处理器1610实现并且上游硬件104可以由相机1654实现。作为另一个非限制性示例，指令118(参见图1)可以由处理器1610执行以从相机1654捕获的图像中获得光流图110(参见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，电子设备1600(参见图16)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图17示出了根据至少一个实施例的计算机系统1700。在至少一个实施例中，计算机系统1700配置为实现贯穿本公开描述的各种过程和方法。
在至少一个实施例中，计算机系统1700包括但不限于至少一个中央处理单元(―CPU‖)1702，该中央处理单元(―CPU‖)1702连接到使用任何合适协议实现的通信总线1710，诸如PCI(―外围设备互联‖)、外围组件互连Express(―PCI-Express‖)、AGP(―加速图形端口‖)、超传输或任何其他总线或点对点通信协议。在至少一个实施例中，计算机系统1700包括但不限于主存储器1704和控制逻辑(例如，实现为硬件、软件或其组合)，并且数据可以采取随机存取存储器(―RAM‖)的形式存储在主存储器1704中。在至少一个实施例中，网络接口子系统(―网络接口‖)1722提供到其他计算设备和网络的接口，用于使用计算机系统1700接收数据并将数据传输到其他系统。
在至少一个实施例中，计算机系统1700在至少一个实施例中包括但不限于输入设备1708、并行处理系统1712和显示设备1706，它们可以使用常规的阴极视线管(―CRT‖)、液晶显示器(―LCD‖)、发光二极管(―LED‖)显示器、等离子显示器或其他合适的显示技术实现。在至少一个实施例中，从输入设备1708(诸如键盘、鼠标、触摸板、麦克风等)接收用户输入。在至少一个实施例中，本文所述模块中的每一个可以位于单个半导体平台上以形成处理系统。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在系统图17中使用，以至少部分地基于使用神经网络训练操作、神经网络功能和/或架构或本文所述的神经网络用例计算出的权重参数来进行推理或预测操作。
在至少一个实施例中，系统100(见图1)可以至少部分地由计算机系统1700实现。例如，处理器114可以由CPU 1702和/或一个或更多个PPU 1714实现，接口115可以至少部分地由网络接口1722实现，存储器116可以至少部分地由主存储器1704实现，并且总线117可以至少部分地由通信总线1710、互连1718和/或交换机1720实现。作为另一非限制性示例，指令118(见图1)可由主存储器1704存储，由CPU 1702和/或一个或更多个PPU 1714执行，并用于获得光流图110(见图1和图2)。上游硬件104可以由相机或存储设备来实现。
如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，计算机系统1700(参见图17)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图18示出了根据至少一个实施例的计算机系统1800。在至少一个实施例中，计算机系统1800包括但不限于计算机1810和USB棒1820。在至少一个实施例中，计算机1810可以包括但不限于任何数量和类型的处理器(未示出)和存储器(未示出)。在至少一个实施例中，计算机1810包括但不限于服务器、云实例、膝上型计算机和台式计算机。
在至少一个实施例中，USB棒1820包括但不限于处理单元1830、USB接口1840和USB接口逻辑1850。在至少一个实施例中，处理单元1830可以是能够执行指令的任何指令执行系统、装置或设备。在至少一个实施例中，处理单元1830可以包括但不限于任何数量和类型的处理核心(未示出)。在至少一个实施例中，处理单元1830包括专用集成电路(“ASIC”)，其被优化以执行与机器学习相关联的任何量和类型的操作。例如，在至少一个实施例中，处理单元1830是被优化以执行机器学习推理操作的张量处理单元(“TPC”)。在至少一个实施例中，处理单元1830是视觉处理单元(“VPU”)，其被优化以执行机器视觉和机器学习推理操作。
在至少一个实施例中，USB接口1840可以是任何类型的USB连接器或USB插座。例如，在至少一个实施例中，USB接口1840是用于数据和电力的USB 3.0类型C插座。在至少一个实施例中，USB接口1840是USB 3.0类型A连接器。在至少一个实施例中，USB接口逻辑1850可包括使处理单元1830能够经由USB连接器1840与设备(例如，计算机1810)对接的任何量和类型的逻辑。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。关于推理和/或训练逻辑1115的细节在本文中结合图11A和/或11B提供。在至少一个实施例中，推理和/或训练逻辑1115可以在系统图18中用于至少部分地基于使用在此描述的神经网络训练操作、神经网络功能和/或架构、或神经网络用例计算的权重参数来推理或预测操作。
在至少一个实施例中，系统100(见图1)可以至少部分地由计算机系统1800实现。例如，处理器114可以是计算机1810的组件和/或可以由处理单元1830实现，存储器116可以由计算机1810和/或USB棒1820实现，总线117可以至少部分地由USB接口1840和USB接口逻辑1850实现。作为另一个非限制性示例，指令118(见图1)可由计算机1810和/或USB记忆棒1820存储，由计算机1810和/或处理单元1830执行，并用于获得光流图110(见图1和图2)。上游硬件104可以由相机或存储设备来实现。
如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，计算机系统1800(参见图18)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图19A示出了示例性架构，其中多个GPU 1910(1)-1910(N)通过高速链路1940(1)-1940(N)(例如，总线/点对点互连等)通信地耦合到多个多核心处理器1905(1)-1905(M)。在至少一个实施例中，高速链路1940(1)-1940(N)支持4GB/s、30GB/s、80GB/s或更高的通信吞吐量。在至少一个实施例中，可以使用各种互连协议，包括但不限于PCIe 4.0或5.0以及NVLink 2.0。在各个图中，―N‖和―M‖表示正整数，其值可因图而异。
此外，在至少一个实施例中，两个或更多个GPU 1910通过高速链路1929(1)-1929(2)互连，该高速链路可以使用与用于高速链路1940(1)-1940(N)的协议/链路类似或不同的协议/链路来实现。类似地，两个或更多个多核心处理器1905可以通过高速链路1928连接，该高速链路可以是以20GB/s、30GB/s、120GB/s或更高的速度运行的对称多处理器(SMP)总线。可替代地，可以使用类似的协议/链路(例如，通过公共互连结构)来完成图19A中所示的各种系统组件之间的所有通信。
在至少一个实施例中，每个多核心处理器1905分别经由存储器互连1926(1)-1926(M)通信地耦合到处理器存储器1901(1)-1901(M)，并且每个GPU 1910(1)-1910(N)分别通过GPU存储器互连1950(1)-1950(N)通信地耦合到GPU存储器1920(1)-1920(N)。在至少一个实施例中，存储器互连1926和1950可以利用相似或不同的存储器访问技术。作为示例而非限制，处理器存储器1901(1)-1901(M)和GPU存储器1920可以是易失性存储器，诸如动态随机存取存储器(DRAM)(包括堆叠的DRAM)、图形DDR SDRAM(GDDR)(例如GDDR5、GDDR6)，或高带宽存储器(HBM)，和/或可以是非易失性存储器，例如3D XPoint或Nano-Ram。在至少一个实施例中，处理器存储器1901的某些部分可以是易失性存储器，而另一部分可以是非易失性存储器(例如，使用两级存储器(2LM)层次结构)。
如本文所述，尽管各种多核心处理器1905和GPU 1910可以分别物理地耦合到特定存储器1901、1920，和/或可以实现统一存储器架构，其中虚拟系统地址空间(也称为―有效地址‖空间)分布在各个物理存储器之间。例如，处理器存储器1901(1)-1901(M)可以各自包含64GB的系统存储器地址空间，并且GPU存储器1920(1)-1920(N)可以各自包含32GB的系统存储器地址空间，从而当M＝2和N＝4时，导致总计256GB的可寻址存储器大小。N和M也可能是其他值。
图19B示出了根据一个示例性实施例的用于多核心处理器1907和图形加速模块1946之间互连的附加细节。在至少一个实施例中，图形加速模块1946可以包括集成在线路卡上的一个或更多个GPU芯片，该线路卡经由高速链路1940(例如，PCIe总线、NVLink等)耦合到处理器1907。在至少一个实施例中，图形加速模块1946可以选择性地集成在具有处理器1907的封装或芯片上。
在至少一个实施例中，处理器1907包括多个核心1960A-1960D，每个核心都具有转换后备缓冲区(―TLB‖)1961A-1961D和一个或更多个高速缓存1962A-1962D。在至少一个实施例中，核心1960A-1960D可以包括未示出的各种其他组件，用于执行指令和处理数据。在至少一个实施例中，高速缓存1962A-1962D可以包括级别1(L1)和级别2(L2)高速缓存。此外，一个或更多个共享高速缓存1956可以被包括在高速缓存1962A-1962D中，并且由各组核心1960A-1960D共享。例如，处理器1907的一个实施例包括24个核心，每个核心具有其自己的L1高速缓存，十二个共享的L2高速缓存，和十二个共享的L3高速缓存。在该实施例中，两个相邻核心共享一个或更多个L2和L3高速缓存。在至少一个实施例中，处理器1907和图形加速模块1946与系统存储器1914连接，该系统存储器1914可以包括图19A中的处理器存储器1901(1)-1901(M)。
在至少一个实施例中，通过一致性总线1964经由核心间通信为存储在各个高速缓存1962A-1962D、1956和系统存储器1914中的数据和指令维护一致性。在至少一个实施例中，例如，每个高速缓存可以具有与其相关联的高速缓存一致性逻辑/电路，以响应于检测到对特定高速缓存行的读取或写入通过一致性总线1964进行通信。在至少一个实施例中，通过一致性总线1964实现高速缓存监听协议，以监听(snoop)高速缓存访问。
在至少一个实施例中，代理电路1925将图形加速模块1946通信地耦合到一致性总线1964，从而允许图形加速模块1946作为核心1960A-1960D的对等方参与高速缓存一致性协议。特别地，在至少一个实施例中，接口1935通过高速链路1940提供到代理电路1925的连接，并且接口1937将图形加速模块1946连接到高速链路1940。
在至少一个实施例中，加速器集成电路1936代表图形加速模块1946的多个图形处理引擎1931(1)-1931(N)提供高速缓存管理、存储器访问、上下文管理和中断管理服务。在至少一个实施例中，图形处理引擎1931(1)-1931(N)可各自包括单独的图形处理单元(GPU)。在至少一个实施例中，图形处理引擎1931(1)-1931(N)选择性地可以包括GPU内的不同类型的图形处理引擎，诸如图形执行单元、媒体处理引擎(例如，视频编码器/解码器)、采样器和blit引擎。在至少一个实施例中，图形加速模块1946可以是具有多个图形处理引擎1931(1)-1931(N)的GPU，或者图形处理引擎1931(1)-1931(N)可以是集成在通用封装、线路卡或芯片上的各个GPU。
在至少一个实施例中，加速器集成电路1936包括存储器管理单元(MMU)1939，用于执行各种存储器管理功能，例如虚拟到物理存储器转换(也称为有效到真实存储器转换)，还包括用于访问系统存储器1914的存储器访问协议。在至少一个实施例中，MMU 1939还可包括转换后备缓冲区(―TLB‖)(未示出)，用于高速缓存虚拟/有效到物理/真实地址转换。在至少一个实施例中，高速缓存1938可以存储命令和数据，用于图形处理引擎1931(1)-1931(N)有效地访问。在至少一个实施例中，可能使用获取单元1944，将存储在高速缓存1938和图形存储器1933(1)-1933(M)中的数据与核心高速缓存1962A-1962D、1956和系统存储器1914保持一致。如前所述，可以经由代表高速缓存1938和图形存储器1933(1)-1933(M)的代理电路1925来完成该任务(例如，将与处理器高速缓存1962A-1962D、1956上的高速缓存行的修改/访问有关的更新发送到高速缓存1938，并从高速缓存1938接收更新)。
在至少一个实施例中，一组寄存器1945存储由图形处理引擎1931(1)-1931(N)执行的线程的上下文数据，并且上下文管理电路1948管理线程上下文。例如，上下文管理电路1948可以执行保存和恢复操作，以在上下文切换期间保存和恢复各个线程的上下文(例如，其中保存第一线程并且存储第二线程，以便可以由图形处理引擎执行第二线程)。例如，上下文管理电路1948在上下文切换时，可以将当前寄存器值存储到存储器中的(例如，由上下文指针标识的)指定区域。然后，当返回上下文时可以恢复寄存器值。在至少一个实施例中，中断管理电路1947接收并处理从系统设备接收的中断。
在至少一个实施例中，通过MMU 1939将来自图形处理引擎1931的虚拟/有效地址转换为系统存储器1914中的真实/物理地址。在至少一个实施例中，加速器集成电路1936支持多个(例如，4、8、16)图形加速器模块1946和/或其他加速器设备。在至少一个实施例中，图形加速器模块1946可以专用于在处理器1907上执行的单个应用程序，或者可以在多个应用程序之间共享。在至少一个实施例中，呈现了虚拟化的图形执行环境，其中图形处理引擎1931(1)-1931(N)的资源与多个应用程序或虚拟机(VM)共享。在至少一个实施例中，可以基于处理要求和与VM和/或应用程序相关联的优先级，将资源细分为―切片‖，其被分配给不同的VM和/或应用程序。
在至少一个实施例中，加速器集成电路1936作为图形加速模块1946的系统的桥来执行，并提供地址转换和系统存储器高速缓存服务。另外，在至少一个实施例中，加速器集成电路1936可以为主机处理器提供虚拟化设施，以管理图形处理引擎1931(1)-1931(N)的虚拟化、中断和存储器管理。
在至少一个实施例中，由于图形处理引擎1931(1)-1931(N)的硬件资源被明确地映射到主机处理器1907看到的真实地址空间，因此任何主机处理器都可以使用有效地址值直接寻址这些资源。在至少一个实施例中，加速器集成电路1936的一个功能是物理分离图形处理引擎1931(1)-1931(N)，使得它们在系统看来为独立的单元。
在至少一个实施例中，一个或更多个图形存储器1933(1)-1933(M)分别耦合到每个图形处理引擎1931(1)-1931(N)，并且N＝M。在至少一个实施例中，图形存储器1933(1)-1933(M)存储指令和数据，所述指令和数据由每个图形处理引擎1931(1)-1931(N)处理。在至少一个实施例中，图形存储器1933(1)-1933(M)可以是易失性存储器，例如DRAM(包括堆叠的DRAM)、GDDR存储器(例如，GDDR5，GDDR6)或HBM，和/或可以是非易失性存储器，例如3DXPoint或Nano-Ram。
在至少一个实施例中，为了减少高速链路1940上的数据流量，可以使用偏置技术以确保存储在图形存储器1933(1)-1933(M)中的数据是图形处理引擎1931(1)-1931(N)最常使用的并且最好核心1960A-1960D不使用(至少不经常使用)的数据。类似地，在至少一个实施例中，偏置机制试图将核心(并且优选地不是图形处理引擎1931(-1)-1931(N))需要的数据保持在高速缓存1962A-1962D、1956和系统存储器1914中。
图19C示出了另一个示例性实施例，其中加速器集成电路1936被集成在处理器1907内。在该实施例中，图形处理引擎1931(1)-1931(N)经由接口1937和接口1935(同样可以是任何形式的总线或接口协议)通过高速链路1940直接与加速器集成电路1936通信。在至少一个实施例中，加速器集成电路1936可以执行与关于图19B描述的操作类似的操作。但是由于它紧密靠近一致性总线1964和高速缓存1962A-1962D、1956，可能具有更高的吞吐量。在至少一个实施例中，加速器集成电路支持不同的编程模型，包括专用进程编程模型(无图形加速模块虚拟化)和共享编程模型(具有虚拟化)，所述编程模型可以包括由加速器集成电路1936控制的编程模型和由图形加速模块1946控制的编程模型。
在至少一个实施例中，图形处理引擎1931(1)-1931(N)专用于单个操作系统下的单个应用程序或进程。在至少一个实施例中，单个应用程序可以将其他应用程序请求收敛(funnel)到图形处理引擎1931(1)-1931(N)，从而在VM/分区内提供虚拟化。
在至少一个实施例中，图形处理引擎1931(1)-1931(N)可以被多个VM/应用程序分区共享。在至少一个实施例中，共享模型可以使用系统管理程序来虚拟化图形处理引擎1931(1)-1931(N)，以允许每个操作系统进行访问。在至少一个实施例中，对于没有管理程序的单分区系统，操作系统拥有图形处理引擎1931(1)-1931(N)。在至少一个实施例中，操作系统可以虚拟化图形处理引擎1931(1)-1931(N)，以提供对每个进程或应用程序的访问。
在至少一个实施例中，图形加速模块1946或个体图形处理引擎1931(1)-1931(N)使用进程句柄来选择进程元素。在至少一个实施例中，进程元素被存储在系统存储器1914中，并且可使用本文所述的有效地址到真实地址转换技术来寻址。在至少一个实施例中，进程句柄可以是特定于实现方式的值，其在向图形处理引擎1931(1)-1931(N)注册其上下文时提供给主机进程(即，调用系统软件以将进程元素添加到进程元素链接列表)。在至少一个实施例中，进程句柄的较低16位可以是进程元素在进程元素链接列表中的偏移量。
图19D示出了示例性加速器集成切片1990。在至少一个实施例中，―切片‖包括加速器集成电路1936的处理资源的指定部分。在至少一个实施例中，应用程序是系统存储器1914中的有效地址空间1982，其存储进程元素1983。在至少一个实施例中，响应于来自在处理器1907上执行的应用程序1980的GPU调用1981，存储进程元素1983。在至少一个实施例中，进程元素1983包含相应的应用程序1980的进程状态。在至少一个实施例中，包含在进程元素1983中的工作描述符(WD)1984可以是由应用程序请求的单个作业，或者可以包含指向作业队列的指针。在至少一个实施例中，WD 1984是指向应用程序的有效地址空间1982中的作业请求队列的指针。
在至少一个实施例中，图形加速模块1946和/或各个图形处理引擎1931(1)-1931(N)可以由系统中所有进程或进程子集共享。在至少一个实施例中，可以包括用于设置进程状态并将WD 1984发送到图形加速模块1946以在虚拟化环境中开始作业的基础设施。
在至少一个实施例中，专用进程编程模型是特定于实现方式的。在至少一个实施例中，在该模型中，单个进程拥有图形加速模块1946或个体图形处理引擎1931。在至少一个实施例中，当图形加速模块1946由单个进程拥有时，管理程序初始化用于所拥有的分区的加速器集成电路1936，当指派了图形加速模块1946时，操作系统初始化用于所拥有的进程的加速器集成电路1936。
在至少一个实施例中，在操作中，加速器集成切片1990中的WD获取单元1991获取下一个WD 1984，其包括要由图形加速模块1946的一个或更多个图形处理引擎完成的工作的指示。在至少一个实施例中，来自WD 1984的数据可以存储在寄存器1945中，并由MMU1939、中断管理电路1947和/或上下文管理电路1948使用，如图所示。例如，MMU 1939的一个实施例包括用于访问OS虚拟地址空间1985内的段/页表1986的段/页漫游电路。在至少一个实施例中，中断管理电路1947可以处理从图形加速模块1946接收的中断事件1992。在至少一个实施例中，当执行图形操作时，由图形处理引擎1931(1)-1931(N)生成的有效地址1993被MMU1939转换为真实地址。
在一个实施例中，为每个图形处理引擎1931(1)-1931(N)和/或图形加速模块1946复制寄存器1945，并且所述寄存器1945可以由管理程序或操作系统初始化。在至少一个实施例中，这些复制的寄存器中的每一个可以被包括在加速器集成切片1990中。可以由管理程序初始化的示例性寄存器在表1中示出。
表2中示出了可由操作系统初始化的示例性寄存器。
/>
在至少一个实施例中，每个WD 1984特定于特定的图形加速模块1946和/或图形处理引擎1931(1)-1931(N)。在至少一个实施例中，它包含图形处理引擎1931(1)-1931(N)完成工作所需的所有信息，或者它可以是指向存储器位置的指针，在该存储器位置应用程序已经设置了要完成的工作的命令队列。
图19E示出了共享模型的一个示例性实施例的附加细节。该实施例包括管理程序真实地址空间1998，其中存储了进程元素列表1999。在至少一个实施例中，可经由管理程序1996来访问管理程序实地址空间1998，所述管理程序1996虚拟化用于操作系统1995的图形加速模块引擎。
在至少一个实施例中，共享编程模型允许来自系统中全部分区或分区子集的全部进程或进程子集使用图形加速模块1946。在至少一个实施例中，存在两种编程模型，其中图形加速模块1946由多个进程和分区共享，即，时间切片共享和图形定向共享。
在至少一个实施例中，在该模型中，系统管理程序1996拥有图形加速模块1946，并使其功能可用于所有操作系统1995。在至少一个实施例中，对于图形加速模块1946通过系统管理程序1996支持虚拟化，图形加速模块1946可以遵守某些要求，例如(1)应用程序的作业请求必须是自主的(即，不需要在作业之间保持状态)，或者图形加速模块1946必须提供上下文保存和恢复机制，(2)图形加速模块1946保证应用程序的作业请求在指定的时间量内完成，包括任何转换错误，或者图形加速模块1946提供了抢占作业处理的能力，并且(3)在有向共享编程模型中进行操作时，必须确保图形加速模块1946进程之间的公平性。
在至少一个实施例中，需要应用程序1980使用图形加速模块类型、工作描述符(WD)、权限屏蔽寄存器(AMR)值和上下文保存/恢复区域指针(CSRP)进行操作系统1995系统调用。在至少一个实施例中，图形加速模块类型描述了用于系统调用的目标加速函数。在至少一个实施例中，图形加速模块类型可以是系统特定的值。在至少一个实施例中，WD是专门为图形加速模块1946格式化的，并且可以采用图形加速模块1946命令、指向用户定义的结构的有效地址指针、指向命令队列的有效地址指针的形式，或描述要由图形加速模块1946完成的工作的任何其他数据结构。
在至少一个实施例中，AMR值是用于当前进程的AMR状态。在至少一个实施例中，传递给操作系统的值与设置AMR的应用程序类似。在至少一个实施例中，如果加速器集成电路1936(未示出)和图形加速模块1946的实现不支持用户权限屏蔽覆写寄存器(UAMOR)，则在管理程序调用中传递AMR之前，操作系统可以将当前UAMOR值应用于AMR值。在至少一个实施例中，管理程序1996可以在将AMR放入进程元素1983中之前选择性地应用当前权限屏蔽覆写寄存器(AMOR)值。在至少一个实施例中，CSRP是寄存器1945中的一个，所述寄存器包含应用程序的有效地址空间1982中的区域的有效地址，供图形加速模块1946保存和恢复上下文状态。在至少一个实施例中，如果不需要在作业之间保存状态或者当作业被抢占时，则该指针是可选的。在至少一个实施例中，上下文保存/恢复区域可以是固定的系统存储器。
在接收到系统调用时，操作系统1995可以验证应用程序1980已经注册并且被授予使用图形加速模块1946的权限。然后，在至少一个实施例中，操作系统1995使用表3中所示的信息来调用管理程序1996。
在至少一个实施例中，在接收到管理程序调用时，管理程序1996验证操作系统1995已注册并被授予使用图形加速模块1946的权限。然后，在至少一个实施例中，管理程序1996将进程元素1983放入相应的图形加速模块1946类型的进程元素链接列表中。在至少一个实施例中，进程元素可以包括表4中所示的信息。
在至少一个实施例中，管理程序初始化多个加速器集成切片1990寄存器1945。
如图19F所示，在至少一个实施例中，使用统一存储器，所述统一存储器可经由用于访问物理处理器存储器1901(1)-1901(N)和GPU存储器1920(1)-1920(N)的公共虚拟存储器地址空间来寻址。在该实现方式中，在GPU 1910(1)-1910(N)上执行的操作利用相同的虚拟/有效存储器地址空间来访问处理器存储器1901(1)-1901(M)，反之亦然，从而简化了可编程性。在至少一个实施例中，虚拟/有效地址空间的第一部分被分配给处理器存储器1901(1)，第二部分被分配给第二处理器存储器1901(N)，第三部分被分配给GPU存储器1920(1)，以此类推。在至少一个实施例中，整个虚拟/有效存储器空间(有时称为有效地址空间)由此分布在处理器存储器1901和GPU存储器1920的每一个中，从而允许任何处理器或GPU采用映射到任何物理存储器的虚拟地址访问该存储器。
在至少一个实施例中，一个或更多个MMU 1939A-1939E内的偏置/一致性管理电路1994A-1994E确保一个或更多个主机处理器(例如，1905)与GPU 1910的高速缓存之间的高速缓存一致性，并实现指示应在其中存储某些类型的数据的物理存储器的偏置技术。在至少一个实施例中，虽然在图19F中示出了偏置/一致性管理电路1994A-1994E的多个实例，但可以在一个或更多个主机处理器1905的MMU内和/或在加速器集成电路1936内实现偏置/一致性电路。
一个实施例允许将GPU存储器1920映射为系统存储器的一部分，并使用共享虚拟存储器(SVM)技术进行访问，但不会遭受与完整系统高速缓存一致性相关的性能缺陷。在至少一个实施例中，将GPU存储器1920作为系统存储器来访问而无需繁重的高速缓存一致性开销的能力为GPU卸载提供了有利的操作环境。在至少一个实施例中，该布置允许主机处理器1905的软件设置操作数并访问计算结果，而没有传统的I/O DMA数据拷贝的开销。在至少一个实施例中，这样的传统拷贝包括驱动程序调用、中断和存储器映射I/O(MMIO)访问，相对于简单的存储器访问而言，这些访问效率均较低。在至少一个实施例中，在没有高速缓存一致性开销的情况下访问GPU存储器1920的能力对于卸载的计算的执行时间可能是关键的。在至少一个实施例中，例如，在具有大量流式写入存储器流量的情况下，高速缓存一致性开销可以显著降低GPU 1910所看到的有效写入带宽。在至少一个实施例中，操作数设置的效率、结果访问的效率和GPU计算的效率可能会在确定GPU卸载的有效性方面发挥作用。
在至少一个实施例中，GPU偏置和主机处理器偏置的选择由偏置追踪器数据结构驱动。在至少一个实施例中，例如，可以使用偏置表，所述偏置表可以是页面粒度结构(例如，以存储器页面的粒度来控制)，该页面粒度结构包括每个GPU附加的存储器页面1或2位。在至少一个实施例中，在GPU 1910中具有或不具有偏置高速缓存(例如，用于高速缓存偏置表的频繁/最近使用的条目)的情况下，可以在一个或更多个GPU存储器1920的被盗存储器范围中实现偏置表。替代地，在至少一个实施例中，可以在GPU内维护整个偏置表。
在至少一个实施例中，在实际访问GPU存储器之前，访问与对GPU附加存储器1920的每次访问相关联的偏置表条目，从而引起以下操作。在至少一个实施例中，来自GPU 1910的在GPU偏置中找到其页面的本地请求被直接转发到对应的GPU存储器1920。在至少一个实施例中，来自GPU的在主机偏置中找到其页面的本地请求被转发至处理器1905(例如，通过本文所述的高速链路)。在至少一个实施例中，来自处理器1905的在主机处理器偏置中找到所请求页面的请求完成了与正常存储器读取类似的请求。替代地，可以将指向GPU偏置页面的请求转发到GPU 1910。在至少一个实施例中，如果GPU当前不使用页面，则GPU可随后将页面迁移到主机处理器偏置。在至少一个实施例中，页面的偏置状态可以通过基于软件的机制、基于硬件辅助的软件的机制、或者在有限的情况下通过纯粹基于硬件的机制来改变。
在至少一个实施例中，一种用于改变偏置状态的机制采用API调用(例如OpenCL)，所述API调用随后调用GPU的设备驱动程序，所述设备驱动程序随后发送消息(或使命令描述符入队)到GPU，引导GPU改变偏置状态，并在某些迁移中在主机中执行高速缓存刷新操作。在至少一个实施例中，高速缓存刷新操作用于从主机处理器1905偏置到GPU偏置的迁移，但是不用于相反的迁移。
在至少一个实施例中，高速缓存一致性是通过暂时渲染主机处理器1905无法高速缓存的GPU偏置页面来维护的。在至少一个实施例中，为了访问这些页面，处理器1905可以请求来自GPU 1910的访问，GPU 1910可以或可以不立即授予访问权限。因此，在至少一个实施例中，为了减少处理器1905和GPU 1910之间的通信，确保GPU偏置页面是GPU所需的页面而不是主机处理器1905所需的页面是有益的，反之亦然。
在至少一个实施例中，处理器114可以由多核处理器1905中的一个或更多个、GPU1910、多核处理器1907和/或图形加速模块1946中的一个或更多个来实现，存储器116可由处理器存储器1901、系统存储器1914和/或GPU存储器1920实现，并且总线117可以至少部分地由存储器互连1926、高速链路1940、高速链路1929和/或GPU存储器互连1950实现。作为另一非限制性示例，指令118(见图1)可由处理器存储器1901、系统存储器1914和/或GPU存储器1920存储，由多核处理器1905、GPU 1910、多核处理器1907和/或图形加速模块1946中的至少一个执行，并且用于获得光流图110(参见图1和图2)。
如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，多核处理器1905中的一个或更多个、GPU 1910中的一个或更多个、多核处理器1907和/或图形加速模块1946(参见图19A-D)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图20示出了根据本文所述的各个实施例的示例性集成电路和相关联的图形处理器，其可以使用一个或更多个IP核心来制造。除了图示之外，在至少一个实施例中可以包括其他逻辑和电路，包括附加的图形处理器/核心、外围接口控制器或通用处理器核心。
图20是示出根据至少一个实施例的可使用一个或更多个IP核心制造的芯片集成电路2000上的示例性系统的框图。在至少一个实施例中，集成电路2000包括一个或更多个应用程序处理器2005(例如，CPU)、至少一个图形处理器2010，并且可以另外包括图像处理器2015和/或视频处理器2020，其中任意一个可能是模块化IP核心。在至少一个实施例中，集成电路2000包括外围或总线逻辑，其包括USB控制器2025、UART控制器2030、SPI/SDIO控制器2035和I22S/I22C控制器2040。在至少一个实施例中，集成电路2000可以包括显示设备2045耦合到高清多媒体接口(HDMI)控制器2050和移动工业处理器接口(MIPI)显示接口2055中的一个或更多个。在至少一个实施例中，存储可以由闪存子系统2060提供，包括闪存和闪存控制器。在至少一个实施例中，可以经由存储器控制器2065提供存储器接口以用于访问SDRAM或SRAM存储器设备。在至少一个实施例中，一些集成电路还包括嵌入式安全引擎2070。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在集成电路2000中用于至少部分地基于使用神经网络训练操作、神经网络功能和/或架构或本文描述的神经网络用例计算的权重参数来推理或预测操作。
在至少一个实施例中，系统100(见图1)可以至少部分地由片上系统集成电路2000实施。在至少一个实施例中，处理器114可以由处理器2005-2020中的一个或更多个来实现，并且存储器116可以由SDRAM或SRAM存储器设备来实现。作为另一个非限制性示例，指令118(见图1)可由SDRAM或SRAM存储器设备存储，由处理器2005-2020中的至少一个执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，片上系统集成电路2000(参见图20)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图21A-21B示出了根据本文所述的各个实施例的示例性集成电路和相关联的图形处理器，其可以使用一个或更多个IP核心来制造。除了图示之外，在至少一个实施例中可以包括其他逻辑和电路，包括附加的图形处理器/核心、外围接口控制器或通用处理器核心。
图21A-21B是示出根据本文描述的实施例的在SoC内使用的示例性图形处理器的框图。图21A示出了根据至少一个实施例的芯片集成电路上系统的示例性图形处理器2110，其可以使用一个或更多个IP核心来制造。图21B示出了根据至少一个实施例的芯片集成电路上系统的另外示例性图形处理器2140，其可以使用一个或更多个IP核心来制造。在至少一个实施例中，图21A的图形处理器2110是低功耗图形处理器核心。在至少一个实施例中，图21B的图形处理器2140是更高性能的图形处理器核心。在至少一个实施例中，每个图形处理器2110、2140可以是图37的图形处理器2010的变体。
在至少一个实施例中，图形处理器2110包括顶点处理器2105和一个或更多个片段处理器2115A-2115N(例如2115A、2115B、2115C、2115D至2115N-1和2115N)。在至少一个实施例中，图形处理器2110可以经由单独的逻辑来执行不同的着色器程序，使得顶点处理器2105被优化以执行针对顶点着色器程序的操作，而一个或更多个片段处理器2115A-2115N执行片段(例如，像素)着色操作用于片段或像素或着色器程序。在至少一个实施例中，顶点处理器2105执行3D图形管线的顶点处理阶段并生成图元和顶点数据。在至少一个实施例中，一个或更多个片段处理器2115A-2115N使用由顶点处理器2105生成的图元和顶点数据来生成在显示设备上显示的帧缓冲区。在至少一个实施例中，一个或更多个片段处理器2115A-2115N被优化以执行如在OpenGL API中所提供的片段着色器程序，其可以用于执行与在Direct 3D API中所提供的像素着色器程序类似的操作。
在至少一个实施例中，图形处理器2110附加地包括一个或更多个存储器管理单元(MMU)2120A-2120B、一个或更多个高速缓存2125A-2125B和一个或更多个电路互连2130A-2130B。在至少一个实施例中，一个或更多个MMU 2120A-2120B提供用于图形处理器2110的虚拟到物理地址的映射，包括用于顶点处理器2105和/或片段处理器2115A-2115N，其可以引用存储在存储器中的顶点或图像/纹理数据，除了存储在一个或更多个高速缓存2125A-2125B中的顶点或图像/纹理数据之外。在至少一个实施例中，一个或更多个MMU 2120A-2120B可以与系统内的其他MMU同步，包括与图20的一个或更多个应用程序处理器2005、图像处理器2015和/或视频处理器2020相关联的一个或更多个MMU，使得每个处理器2005-2020可以参与共享或统一的虚拟存储器系统。在至少一个实施例中，一个或更多个电路互连2130A-2130B使图形处理器2110能够经由SoC的内部总线或经由直接连接与SoC内的其他IP核心相连接。
在至少一个实施例中，图形处理器2140包括一个或更多个着色器核心2155A-2155N(例如，2155A、2155B、2155C、2155D、2155E、2155F到2155N-1和2155N)，如图21B所示，其提供了统一的着色器核心架构，其中单个核心或类型或核心可以执行所有类型的可编程着色器代码，包括用于实现顶点着色器、片段着色器和/或计算着色器的着色器程序代码。在至少一个实施例中，多个着色器核心可以变化。在至少一个实施例中，图形处理器2140包括核心间任务管理器2145，其充当线程分派器以将执行线程分派给一个或更多个着色器核心2155A-2155N和分块单元2158，以加速基于图块渲染的分块操作，其中在图像空间中细分了场景的渲染操作，例如，以利用场景内的局部空间一致性或优化内部缓存的使用。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在集成电路图21A和/或图21B中用于至少部分地基于使用神经网络训练操作、神经网络函数或架构，或本文所述的神经网络用例计算的权重参数来进行推理或预测操作。
在至少一个实施例中，处理器114可以至少部分地由图形处理器2110和/或图形处理器2140实现。作为另一个非限制性示例，指令118(见图1)可以由图形处理器2110和/或图形处理器2140执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，图形处理器2110和/或图形处理器2140(参见图21A和图21B)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(推理和/或训练逻辑1115的至少一部分)。
图22A-22B示出了根据本文描述的实施例的附加示例性图形处理器逻辑。在至少一个实施例中，图22A示出了可以包括在图20的图形处理器2010内的图形核心2200，并且在至少一个实施例中，其可以是如图21B所示的统一着色器核心2155A-2155N。图22B示出了在至少一个实施例中的适用于在多芯片模块上部署的高度并行的通用图形处理单元(―GPGPU‖)2230。
在至少一个实施例中，图形核心2200包括共享指令高速缓存2202、纹理单元2218和高速缓存/共享存储器2220，它们对于图形核心2200内的执行资源是通用的。在至少一个实施例中，图形核心2200可包括多个切片2201A-2201N或每个核心的分区，并且图形处理器可包括图形核心2200的多个实例。在至少一个实施例中，切片2201A-2201N可包括支持逻辑，所述逻辑包括本地指令高速缓存2204A-2204N、线程调度器2206A-2206N、线程分派器2208A-2208N和一组寄存器2210A-2210N。在至少一个实施例中，切片2201A-2201N可以包括一组附加功能单元(AFU 2212A-2212N)、浮点单元(FPU 2214A-2214N)、整数算术逻辑单元(ALU 2216A-2216N)、地址计算单元(ACU 2213A-2213N)、双精度浮点单元(DPFPU2215A-2215N)和矩阵处理单元(MPU 2217A-2217N)。
在至少一个实施例中，FPU 2214A-2214N可以执行单精度(32位)和半精度(16位)浮点运算，而DPFPU 2215A-2215N则执行双精度(64位)浮点运算点操作。在至少一个实施例中，ALU 2216A-2216N可以以8位、16位和32位精度执行可变精度整数运算，并且可以配置为混合精度运算。在至少一个实施例中，MPU 2217A-2217N还可被配置用于混合精度矩阵运算，包括半精度浮点运算和8位整数运算。在至少一个实施例中，MPU 2217-2217N可以执行各种矩阵运算以加速机器学习应用程序框架，包括使得能够支持加速的通用矩阵到矩阵乘法(GEMM)。在至少一个实施例中，AFU 2212A-2212N可以执行浮点数或整数单元不支持的附加逻辑运算，包括三角运算(例如，正弦，余弦等)。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。这里结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在图形核心2200中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数和/或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
在至少一个实施例中，处理器114可以至少部分地由图形核心2200实现。作为另一个非限制性示例，指令118(参见图1)可以由图形核心2200执行，并用于获得光流图110(参见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，图形核心2200(参见图22A)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图22B示出了在至少一个实施例中的通用处理单元(GPGPU)2230，其可以被配置为使得高度并行的计算操作能够由一组图形处理单元来执行。在至少一个实施例中，GPGPU2230可以直接链接到GPGPU 2230的其他实例，以创建多GPU集群以提高用于深度神经网络的训练速度。在至少一个实施例中，GPGPU 2230包括主机接口2232，以实现与主机处理器的连接。在至少一个实施例中，主机接口2232是PCI Express接口。在至少一个实施例中，主机接口2232可以是厂商专用的通信接口或通信结构。在至少一个实施例中，GPGPU 2230接收主机处理器的命令，并使用全局调度器2234，以将与那些命令相关联的执行线程分配给一组计算集群2236A-2236H。在至少一个实施例中，计算群集2236A-2236H共享高速缓存存储器2238。在至少一个实施例中，高速缓存存储器2238可以用作计算群集2236A-2236H内的高速缓存存储器的更高级别的高速缓存。
在至少一个实施例中，GPGPU 2230包括存储器2244A-2244B，所述存储器2244A-2244B经由一组存储器控制器2242A-2242B与计算集群2236A-2236H耦合。在至少一个实施例中，存储器2244A-2244B可以包括各种类型的存储器设备，包括动态随机存取存储器(DRAM)或图形随机存取存储器，例如同步图形随机存取存储器(SGRAM)，其包括图形双倍数据速率(GDDR)存储器。
在至少一个实施例中，计算集群2236A-2236H每个都包括一组图形核心，例如图22A的图形核心2200，所述图形核心可以包括多种类型的整数和浮点逻辑单元，所述逻辑单元可以在计算机各种精度范围上执行计算操作，包括适用于机器学习计算的精度。例如，在至少一个实施例中，每个计算集群2236A-2236H中的浮点单元的至少一个子集可以被配置为执行16位或32位浮点运算，而浮点单元的不同子集可以配置为执行64位浮点运算。
在至少一个实施例中，GPGPU 2230的多个实例可以被配置为用作计算集群。在至少一个实施例中，计算集群2236A-2236H用于同步和数据交换的通信在实施例之间变化。在至少一个实施例中，GPGPU 2230的多个实例通过主机接口2232进行通信。在至少一个实施例中，GPGPU 2230包括I/O集线器2239，所述I/O集线器2239将GPGPU 2230与GPU链路2240耦合，使得能够直接连接到GPGPU 2230的其他实例。在至少一个实施例中，GPU链路2240耦合到专用GPU到GPU桥，所述桥使得GPGP 2230的多个实例之间能够通信和同步。在至少一个实施例中，GPU链路2240与高速互连耦合，以向其他GPGPU或并行处理器发送和接收数据。在至少一个实施例中，GPGPU 2230的多个实例位于单独的数据处理系统中，并通过可通过主机接口2232访问的网络设备进行通信。在至少一个实施例中，GPU链路2240可被配置为使得能够连接到主机除主机接口2232之外或作为其替代的处理器。
在至少一个实施例中，GPGPU 2230可以被配置为训练神经网络。在至少一个实施例中，可以在推理平台内使用GPGPU 2230。在至少一个实施例中，在其中使用GPGPU 2230进行推理的情况下，相对于使用GPGPU2230训练神经网络时，GPGPU 2230可以包括更少的计算集群2236A-2236H。在至少一个实施例中，与存储器2244A-2244B相关联的存储器技术可以在推理和训练配置之间有所不同，其中更高带宽的存储器技术专用于训练配置。在至少一个实施例中，GPGPU 2230的推理配置可以支持推理特定指令。例如，在至少一个实施例中，推理配置可以提供对一个或更多个8位整数点积指令的支持，该指令可以在部署的神经网络的推理操作期间使用。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在GPGPU 2230中使用，用于至少部分地基于使用神经网络训练操作、神经网络功能和/或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
在至少一个实施例中，处理器114可以至少部分地由GPGPU 2230实现并且存储器116可以至少部分地由存储器2244A-2244B实现。作为另一个非限制性示例，指令118(见图1)可以由存储器2244A-2244B存储，由GPGPU 2230执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，GPGPU 2230(参见图22B)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图23示出了根据至少一个实施例的计算机系统2300的框图。在至少一个实施例中，计算机系统2300包括具有一个或更多个处理器2302的处理子系统2301和系统存储器2304，所述系统存储器2304经由可包括存储器集线器2305的互连路径通信。在至少一个实施例中，存储器集线器2305可以是芯片组部件内的单独部件，或者可以集成在一个或更多个处理器2302内。在至少一个实施例中，存储器集线器2305通过通信链路2306与I/O子系统2311耦合。在一个实施例中，I/O子系统2311包括I/O集线器2307，所述I/O集线器可以使计算机系统2300能够接收来自一个或更多个输入设备2308的输入。在至少一个实施例中，I/O集线器2307可以使显示控制器向一个或更多个显示设备2310A提供输出，所述显示控制器可以包括在一个或更多个处理器2302中。在至少一个实施例中，与I/O集线器2307耦合的一个或更多个显示设备2310A可以包括本地，内部或嵌入式显示设备。
在至少一个实施例中，处理子系统2301包括经由总线或其他通信链路2313耦合到存储器集线器2305的一个或更多个并行处理器2312中。在至少一个实施例中，通信链路2313可以使用任何一种许多基于标准的通信链路技术或协议，例如但不限于PCI Express，或者可以是特定于供应商的通信接口或通信结构。在至少一个实施例中，一个或更多个并行处理器2312形成计算集中的并行或向量处理系统，所述系统可以包括大量处理核心和/或处理集群，例如多集成核心(MIC)处理器。在至少一个实施例中，一个或更多个并行处理器2312形成图形处理子系统，所述图形处理子系统可以将像素输出到经由I/O集线器2307耦合的一个或更多个显示设备2310A之一。在至少一个实施例中，并行处理器2312还可以包括显示控制器和显示接口(未示出)，以使得能够直接连接到一个或更多个显示设备2310B。
在至少一个实施例中，系统存储单元2314可以连接到I/O集线器2307，以提供用于计算机系统2300的存储机制。在至少一个实施例中，I/O交换机2316可以用于提供一个接口机制，以实现I/O集线器2307与其他组件之间的连接，例如可以集成到平台中的网络适配器2318和/或无线网络适配器2319，以及可以通过一个或更多个附加设备2320添加的各种其他设备。在至少一个实施例中，网络适配器2318可以是以太网适配器或另一有线网络适配器。在至少一个实施例中，无线网络适配器2319可以包括Wi-Fi、蓝牙、近场通信(NFC)中的一个或更多个，或包括一个或更多个无线电设备的其他网络设备。
在至少一个实施例中，计算机系统2300可以包括未明确示出的其他组件，所述其他组件包括USB或其他端口连接、光学存储驱动器、视频捕获设备等，所述其他组件也可以连接到I/O集线器2307。在至少一个实施例中，可以使用任何合适的协议(例如基于PCI(外围组件互连)的协议(例如PCI-Express)或其他总线或点对点通信接口和/或协议)来实现互连图23中各个组件的通信路径，例如NV-Link高速互连或互连协议。
在至少一个实施例中，一个或更多个并行处理器2312包括为图形和视频处理而优化的电路，所述电路包括例如视频输出电路，并构成图形处理单元(GPU)。在至少一个实施例中，并行处理器2312包括为通用处理而优化的电路。在至少一个实施例中，计算机系统2300的组件可以与单个集成电路上的一个或更多个其他系统元件集成。例如，在至少一个实施例中，并行处理器2312、存储器集线器2305、处理器2302和I/O集线器2307，可以被集成到片上系统(SoC)集成电路中。在至少一个实施例中，计算机系统2300的组件可以被集成到单个封装中，以形成系统级封装(SIP)配置。在至少一个实施例中，计算机系统2300的组件的至少一部分可以被集成到多芯片模块(MCM)中，所述多芯片模块可以与其他多芯片模块互连到模块化计算机系统中。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在图23的系统2300中使用，用于至少部分地基于使用神经网络训练操作、神经网络函数和/或架构或本文所述的神经网络用例计算的权重参数来推理或预测操作。
在至少一个实施例中，系统100(见图1)可以至少部分地由计算系统2300实现。例如，处理器114可以由处理器2302中的一个或更多个和/或并行处理器2312中的一个或更多个来实现，存储器116可以是系统存储器2304的组件，接口115可以至少部分地由I/O集线器2307实现，并且总线117可以至少部分地由通信链路2306和/或2313实现。作为另一个非限制性示例，指令118(见图1)可由处理器2302和并行处理器2312中的至少一个执行，并用于获得光流图110(见图1和图2)。上游硬件104可以被实现为输入设备2308之一。
如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，计算系统2300(参见图23)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
处理器
图24A示出了根据至少一个实施例的并行处理器2400。在至少一个实施例中，并行处理器2400的各种组件可以使用一个或更多个集成电路设备来实现，例如可编程处理器、专用集成电路(ASIC)或现场可编程门阵列(FPGA)。在至少一个实施例中，所示的并行处理器2400是根据示例性实施例的图23所示的一个或更多个并行处理器2312的变体。
在至少一个实施例中，并行处理器2400包括并行处理单元2402。在至少一个实施例中，并行处理单元2402包括I/O单元2404，其使得能够与其他设备进行通信，包括并行处理单元2402的其他实例。在至少一个实施例中，I/O单元2404可以直接连接到其他设备。在至少一个实施例中，I/O单元2404通过使用集线器或交换机接口(例如，存储器集线器2405)与其他设备连接。在至少一个实施例中，存储器集线器2405与I/O单元2404之间的连接形成通信链路2413。在至少一个实施例中，I/O单元2404与主机接口2406和存储器交叉开关2416连接，其中主机接口2406接收用于执行处理操作的命令，而存储器交叉开关2416接收用于执行存储器操作的命令。
在至少一个实施例中，当主机接口2406经由I/O单元2404接收命令缓冲区时，主机接口2406可以引导工作操作以执行那些命令到前端2408。在至少一个实施例中，前端2408与调度器2410耦合，调度器2410配置成将命令或其他工作项分配给处理集群阵列2412。在至少一个实施例中，调度器2410确保在将任务分配给处理集群阵列2412之前，处理集群阵列2412被正确地配置并且处于有效状态。在至少一个实施例中，调度器2410通过在微控制器上执行的固件逻辑来实现。在至少一个实施例中，微控制器实现的调度器2410可配置成以粗粒度和细粒度执行复杂的调度和工作分配操作，从而实现对在处理阵列2412上执行的线程的快速抢占和上下文切换。在至少一个实施例中，主机软件可以证明用于通过多个图形处理路径之一在处理阵列2412上进行调度的工作负载。在至少一个实施例中，工作负载然后可以由包括调度器2410的微控制器内的调度器2410逻辑在处理阵列2412上自动分配。
在至少一个实施例中，处理集群阵列2412可以包括多达―N‖个处理集群(例如，集群2414A、集群2414B到集群2414N)，其中―N‖代表一个正整数(可以是与其他图中使用的整数―N‖不同的整数)。在至少一个实施例中，处理集群阵列2412的每个集群2414A-2414N可以执行大量并发线程。在至少一个实施例中，调度器2410可以使用各种调度和/或工作分配算法将工作分配给处理集群阵列2412的集群2414A-2414N，其可以根据每种程序或计算类型产生的工作负载而变化。在至少一个实施例中，调度可以由调度器2410动态地处理，或者可以在配置为由处理集群阵列2412执行的程序逻辑的编译期间部分地由编译器逻辑来辅助。在至少一个实施例中，可将处理集群阵列2412的不同的集群2414A-2414N分配用于处理不同类型的程序或用于执行不同类型的计算。
在至少一个实施例中，处理集群阵列2412可以配置成执行各种类型的并行处理操作。在至少一个实施例中，处理集群阵列2412配置成执行通用并行计算操作。例如，在至少一个实施例中，处理集群阵列2412可以包括执行处理任务的逻辑，该处理任务包括对视频和/或音频数据的过滤，执行建模操作，包括物理操作以及执行数据转换。
在至少一个实施例中，处理集群阵列2412配置成执行并行图形处理操作。在至少一个实施例中，处理集群阵列2412可以包括附加逻辑以支持这种图形处理操作的执行，包括但不限于执行纹理操作的纹理采样逻辑，以及镶嵌逻辑和其他顶点处理逻辑。在至少一个实施例中，处理集群阵列2412可以配置成执行与图形处理有关的着色器程序，例如但不限于顶点着色器、曲面细分着色器、几何着色器和像素着色器。在至少一个实施例中，并行处理单元2402可以经由I/O单元2404从系统存储器传送数据以进行处理。在至少一个实施例中，在处理期间，可以在处理期间将传送的数据存储到片上存储器(例如，并行处理器存储器2422)，然后将其写回到系统存储器。
在至少一个实施例中，当并行处理单元2402用于执行图形处理时，调度器2410可以配置成将处理工作负载划分为近似相等大小的任务，以更好地将图形处理操作分配给处理集群阵列2412的多个集群2414A-2414N。在至少一个实施例中，处理集群阵列2412的部分可以配置成执行不同类型的处理。例如，在至少一个实施例中，第一部分可以配置成执行顶点着色和拓扑生成，第二部分可以配置成执行镶嵌和几何着色，并且第三部分可以配置成执行像素着色或其他屏幕空间操作，以生成用于显示的渲染图像。在至少一个实施例中，可以将由集群2414A-2414N中的一个或更多个产生的中间数据存储在缓冲区中，以允许在集群2414A-2414N之间传输中间数据以进行进一步处理。
在至少一个实施例中，处理集群阵列2412可以经由调度器2410接收要执行的处理任务，该调度器2410从前端2408接收定义处理任务的命令。在至少一个实施例中，处理任务可以包括要被处理的数据的索引，例如，表面(补丁)数据、原始数据、顶点数据和/或像素数据，以及状态参数和定义如何处理数据的命令(例如，要执行什么程序)。在至少一个实施例中，调度器2410可以配置成获取与任务相对应的索引，或者可以从前端2408接收索引。在至少一个实施例中，前端2408可以配置成确保在启动由传入命令缓冲区(例如，批缓冲区(batch-buffer)、推送缓冲区等)指定的工作负载之前，处理集群阵列2412配置成有效状态。
在至少一个实施例中，并行处理单元2402的一个或更多个实例中的每一个可以与并行处理器存储器2422耦合。在至少一个实施例中，可以经由存储器交叉开关2416访问并行处理器存储器2422，所述存储器交叉开关2416可以接收来自处理集群阵列2412以及I/O单元2404的存储器请求。在至少一个实施例中，存储器交叉开关2416可以经由存储器接口2418访问并行处理器存储器2422。在至少一个实施例中，存储器接口2418可以包括多个分区单元(例如，分区单元2420A、分区单元2420B到分区单元2420N)，其可各自耦合至并行处理器存储器2422的一部分(例如，存储器单元)。在至少一个实施例中，多个分区单元2420A-2420N为配置为等于存储器单元的数量，使得第一分区单元2420A具有对应的第一存储器单元2424A，第二分区单元2420B具有对应的存储器单元2424B，第N分区单元2420N具有对应的第N存储器单元2424N。在至少一个实施例中，分区单元2420A-2420N的数量可以不等于存储器单元的数量。
在至少一个实施例中，存储器单元2424A-2424N可以包括各种类型的存储器设备，包括动态随机存取存储器(DRAM)或图形随机存取存储器，例如同步图形随机存取存储器(SGRAM)，包括图形双倍数据速率(GDDR)存储器。在至少一个实施例中，存储器单元2424A-2424N还可包括3D堆叠存储器，包括但不限于高带宽存储器(HBM)。在至少一个实施例中，可以跨存储器单元2424A-2424N来存储诸如帧缓冲区或纹理映射的渲染目标，从而允许分区单元2420A-2420N并行地写入每个渲染目标的部分，以有效地使用并行处理器存储器2422的可用带宽。在至少一个实施例中，可以排除并行处理器存储器2422的本地实例，以有利于利用系统存储器与本地高速缓存存储器结合的统一存储器设计。
在至少一个实施例中，处理集群阵列2412的集群2414A-2414N中的任何一个都可以处理将被写入并行处理器存储器2422内的任何存储器单元2424A-2424N中的数据。在至少一个实施例中，存储器交叉开关2416可以配置为将每个集群2414A-2414N的输出传输到任何分区单元2420A-2420N或另一个集群2414A-2414N，集群2414A-2414N可以对输出执行其他处理操作。在至少一个实施例中，每个集群2414A-2414N可以通过存储器交叉开关2416与存储器接口2418通信，以从各种外部存储设备读取或写入各种外部存储设备。在至少一个实施例中，存储器交叉开关2416具有到存储器接口2418的连接以与I/O单元2404通信，以及到并行处理器存储器2422的本地实例的连接，从而使不同处理集群2414A-2414N内的处理单元与系统存储器或不是并行处理单元2402本地的其他存储器进行通信。在至少一个实施例中，存储器交叉开关2416可以使用虚拟通道来分离集群2414A-2414N和分区单元2420A-2420N之间的业务流。
在至少一个实施例中，可以在单个插入卡上提供并行处理单元2402的多个实例，或者可以将多个插入卡互连。在至少一个实施例中，并行处理单元2402的不同实例可以配置成相互操作，即使不同实例具有不同数量的处理核心，不同数量的本地并行处理器存储器和/或其他配置差异。例如，在至少一个实施例中，并行处理单元2402的一些实例可以包括相对于其他实例而言更高精度的浮点单元。在至少一个实施例中，结合并行处理单元2402或并行处理器2400的一个或更多个实例的系统可以以各种配置和形式因素来实现，包括但不限于台式机、膝上型计算机或手持式个人计算机、服务器、工作站、游戏机和/或嵌入式系统。
图24B是根据至少一个实施例的分区单元2420的框图。在至少一个实施例中，分区单元2420是图24A的分区单元2420A-2420N之一的实例。在至少一个实施例中，分区单元2420包括L2高速缓存2421、帧缓冲区接口2425和ROP 2426(光栅操作单元)。在至少一个实施例中，L2高速缓存2421是读/写高速缓存，其配置成执行从存储器交叉开关2416和ROP2426接收的加载和存储操作。在至少一个实施例中，L2高速缓存2421将读取未命中和紧急回写请求输出到帧缓冲区接口2425以进行处理。在至少一个实施例中，还可以经由帧缓冲区接口2425将更新发送到帧缓冲区以进行处理。在至少一个实施例中，帧缓冲区接口2425与并行处理器存储器中的存储器单元(诸如图24A的存储器单元2424A-2424N(例如，在并行处理器存储器2422内))之一相互作用。
在至少一个实施例中，ROP 2426是一种处理单元，其执行光栅操作，诸如模版、z测试、混合等。在至少一个实施例中，ROP 2426然后输出存储在图形存储器中的处理后的图形数据。在至少一个实施例中，ROP 2426包括压缩逻辑以压缩被写入存储器的深度或颜色数据并解压缩从存储器读取的深度或颜色数据。在至少一个实施例中，压缩逻辑可以是利用多种压缩算法中的一种或更多种的无损压缩逻辑。在至少一个实施例中，ROP2426执行的压缩的类型可以基于要压缩的数据的统计特性而变化。例如，在至少一个实施例中，基于每图块基础上的深度和颜色数据执行增量颜色压缩。
在至少一个实施例中，ROP 2426包括在每个处理集群内(例如，图24A的集群2414A-2414N)，而不是在分区单元2420内。在至少一个实施例中，通过存储器交叉开关2416而不是像素片段数据传输对像素数据的读取和写入请求。在至少一个实施例中，经处理的图形数据可以在显示设备上(诸如图23的一个或更多个显示设备2310之一)显示，由处理器2302路由以供进一步处理，或者由图24A的并行处理器2400内的处理实体之一路由以供进一步处理。
图24C是根据至少一个实施例的并行处理单元内的处理集群2414的框图。在至少一个实施例中，处理集群是图24A的处理集群2414A-2414N之一的实例。在至少一个实施例中，处理集群2414可以配置成并行执行许多线程，其中―线程‖是指在特定的一组输入数据上执行的特定程序的实例。在至少一个实施例中，单指令多数据(SIMD)指令发布技术用于支持大量线程的并行执行而无需提供多个独立的指令单元。在至少一个实施例中，使用单指令多线程(SIMT)技术来支持并行执行大量一般同步的线程，这使用了公共指令单元，该公共指令单元配置成向每个处理集群内的一组处理引擎发出指令。
在至少一个实施例中，可以通过将处理任务分配给SIMT并行处理器的管线管理器2432来控制处理集群2414的操作。在至少一个实施例中，管线管理器2432从图24A的调度器2410接收指令，通过图形多处理器2434和/或纹理单元2436管理这些指令的执行。在至少一个实施例中，图形多处理器2434是SIMT并行处理器的示例性实例。然而，在至少一个实施例中，处理集群2414内可以包括不同架构的各种类型的SIMT并行处理器。在至少一个实施例中，在处理集群2414内可以包括图形多处理器2434的一个或更多个实例。在至少一个实施例中，图形多处理器2434可以处理数据，并且数据交叉开关2440可以用于将处理后的数据分发到多个可能的目的(包括其他着色器单元)地之一。在至少一个实施例中，管线管理器2432可以通过指定要经由数据交叉开关2440分配的处理后的数据的目的地来促进处理后的数据的分配。
在至少一个实施例中，处理集群2414内的每个图形多处理器2434可以包括相同的一组功能执行逻辑(例如，算术逻辑单元、加载存储单元等)。在至少一个实施例中，可以以管线方式配置功能执行逻辑，其中可以在先前的指令完成之前发出新的指令。在至少一个实施例中，功能执行逻辑支持多种操作，包括整数和浮点算术、比较操作、布尔运算、移位和各种代数函数的计算。在至少一个实施例中，可以利用相同的功能单元硬件来执行不同的操作，并且可以存在功能单元的任何组合。
在至少一个实施例中，传送到处理集群2414的指令构成线程。在至少一个实施例中，跨一组并行处理引擎执行的一组线程是线程组。在至少一个实施例中，线程组在不同的输入数据上执行通用程序。在至少一个实施例中，线程组内的每个线程可被分配给图形多处理器2434内的不同处理引擎。在至少一个实施例中，线程组可包括比图形多处理器2434内的多个处理引擎更少的线程。在至少一个实施例中，当线程组包括的线程数少于处理引擎的数量时，一个或更多个处理引擎在正在处理该线程组的循环期间可能是空闲的。在至少一个实施例中，线程组还可以包括比图形多处理器2434内的多个处理引擎更多的线程。在至少一个实施例中，当线程组包括比图形多处理器2434内的处理引擎的数量更多的线程时，可以在连续的时钟周期内执行处理。在至少一个实施例中，可以在图形多处理器2434上同时执行多个线程组。
在至少一个实施例中，图形多处理器2434包括内部高速缓存存储器，以执行加载和存储操作。在至少一个实施例中，图形多处理器2434可以放弃内部高速缓存并使用处理集群2414内的高速缓存存储器(例如，L1高速缓存2448)。在至少一个实施例中，每个图形多处理器2434还可以访问分区单元(例如，图24A的分区单元2420A-2420N)内的L2高速缓存，这些分区单元在所有处理集群2414之间共享并且可以用于在线程之间传输数据。在至少一个实施例中，图形多处理器2434还可以访问片外全局存储器，其可以包括本地并行处理器存储器和/或系统存储器中的一个或更多个。在至少一个实施例中，并行处理单元2402外部的任何存储器都可以用作全局存储器。在至少一个实施例中，处理集群2414包括图形多处理器2434的多个实例，它们可以共享可以存储在L1高速缓存2448中的公共指令和数据。
在至少一个实施例中，每个处理集群2414可以包括配置成将虚拟地址映射为物理地址的存储器管理单元(―MMU‖)2445。在至少一个实施例中，MMU 2445的一个或更多个实例可以驻留在图24A的存储器接口2418内。在至少一个实施例中，MMU 2445包括一组页表条目(PTE)，其用于将虚拟地址映射到图块的物理地址以及可选地映射到高速缓存行索引。在至少一个实施例中，MMU 2445可以包括地址转换后备缓冲区(TLB)或可以驻留在图形多处理器2434或L1高速缓存2448或处理集群2414内的高速缓存。在至少一个实施例中，处理物理地址以分配表面数据访问局部性，以便在分区单元之间进行有效的请求交织。在至少一个实施例中，高速缓存行索引可以用于确定对高速缓存线的请求是命中还是未命中。
在至少一个实施例中，可以配置处理集群2414，使得每个图形多处理器2434耦合到纹理单元2436，以执行纹理映射操作，所述操作确定纹理样本位置、读取纹理数据以及过滤纹理数据。在至少一个实施例中，根据需要从内部纹理L1高速缓存(未示出)或从图形多处理器2434内的L1高速缓存中读取纹理数据，并从L2高速缓存、本地并行处理器存储器或系统存储器中获取纹理数据。在至少一个实施例中，每个图形多处理器2434将处理后的任务输出到数据交叉开关2440，以将处理后的任务提供给另一处理集群2414以进行进一步处理或将处理后的任务存储在L2高速缓存、本地并行处理器存储器、或经由存储器交叉开关2416的系统存储器中。在至少一个实施例中，preROP 2442(光栅前操作单元)配置成从图形多处理器2434接收数据，将数据引导至ROP单元，该ROP单元可以与本文所述的分区单元(例如，图24A的分区单元2420A-2420N)一起定位。在至少一个实施例中，PreROP 2442单元可以执行用于颜色混合的优化、组织像素颜色数据以及执行地址转换。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在图形处理集群2414中用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构或神经网络用例计算的权重参数来进行推理或预测操作。
图24D示出了根据至少一个实施例的图形多处理器2434。在至少一个实施例中，图形多处理器2434与处理集群2414的管线管理器2432耦合。在至少一个实施例中，图形多处理器2434具有执行管线，该执行管线包括但不限于指令高速缓存2452、指令单元2454、地址映射单元2456、寄存器文件2458、一个或更多个通用图形处理单元(GPGPU)核心2462和一个或更多个加载/存储单元2466。在至少一个实施例中，GPGPU核心2462和加载/存储单元2466与高速缓存存储器2472和共享存储器2470通过存储器和高速缓存互连2468耦合。
在至少一个实施例中，指令高速缓存2452从管线管理器2432接收要执行的指令流。在至少一个实施例中，将指令高速缓存在指令高速缓存2452中并将其分派以供指令单元2454执行。在一个实施例中，指令单元2454可以分派指令作为线程组(例如，线程束)，将线程组的每个线程分配给GPGPU核心2462内的不同执行单元。在至少一个实施例中，指令可以通过在统一地址空间内指定地址来访问任何本地、共享或全局地址空间。在至少一个实施例中，地址映射单元2456可以用于将统一地址空间中的地址转换成可以由加载/存储单元2466访问的不同的存储器地址。
在至少一个实施例中，寄存器文件2458为图形多处理器2434的功能单元提供了一组寄存器。在至少一个实施例中，寄存器文件2458为连接到图形多处理器2434的功能单元(例如，GPGPU核心2462、加载/存储单元2466)的数据路径的操作数提供了临时存储。在至少一个实施例中，在每个功能单元之间划分寄存器文件2458，使得为每个功能单元分配寄存器文件2458的专用部分。在至少一个实施例中，寄存器文件2458在图形多处理器2434正在执行的不同线程束之间划分。
在至少一个实施例中，GPGPU核心2462可以各自包括用于执行图形多处理器2434的指令的浮点单元(FPU)和/或整数算术逻辑单元(ALU)。在至少一个实施例中，GPGPU核心2462在架构上可以相似或架构可能有所不同。在至少一个实施例中，GPGPU核心2462的第一部分包括单精度FPU和整数ALU，而GPGPU核心的第二部分包括双精度FPU。在至少一个实施例中，FPU可以实现用于浮点算法的IEEE 754-2008标准或启用可变精度浮点算法。在至少一个实施例中，图形多处理器2434可以另外包括一个或更多个固定功能或特殊功能单元，以执行特定功能，诸如复制矩形或像素混合操作。在至少一个实施例中，GPGPU核心2462中的一个或更多个也可以包括固定或特殊功能逻辑。
在至少一个实施例中，GPGPU核心2462包括能够对多组数据执行单个指令的SIMD逻辑。在一个实施例中，GPGPU核心2462可以物理地执行SIMD4、SIMD8和SIMD16指令，并且在逻辑上执行SIMD1、SIMD2和SIMD32指令。在至少一个实施例中，用于GPGPU核心的SIMD指令可以在编译时由着色器编译器生成，或者在执行针对单程序多数据(SPMD)或SIMT架构编写和编译的程序时自动生成。在至少一个实施例中，可以通过单个SIMD指令来执行为SIMT执行模型配置的程序的多个线程。例如，在至少一个实施例中，可以通过单个SIMD8逻辑单元并行执行执行相同或相似操作的八个SIMT线程。
在至少一个实施例中，存储器和高速缓存互连2468是将图形多处理器2434的每个功能单元连接到寄存器文件2458和共享存储器2470的互连网络。在至少一个实施例中，存储器和高速缓存互连2468是交叉开关互连，其允许加载/存储单元2466在共享存储器2470和寄存器文件2458之间实现加载和存储操作。在至少一个实施例中，寄存器文件2458可以以与GPGPU核心2462相同的频率操作，从而在GPGPU核心2462和寄存器文件2458之间进行数据传输的延迟非常低。在至少一个实施例中，共享存储器2470可以用于启用在图形多处理器2434内的功能单元上执行的线程之间的通信。在至少一个实施例中，高速缓存存储器2472可以用作例如数据高速缓存，以高速缓存在功能单元和纹理单元2436之间通信的纹理数据。在至少一个实施例中，共享存储器2470也可以用作程序管理的高速缓存。
在至少一个实施例中，除了存储在高速缓存存储器2472中的自动高速缓存的数据之外，在GPGPU核心2462上执行的线程还可以以编程方式将数据存储在共享存储器中。
在至少一个实施例中，如本文所述的并行处理器或GPGPU通信地耦合到主机/处理器核心，以加速图形操作、机器学习操作、模式分析操作以及各种通用GPU(GPGPU)功能。在至少一个实施例中，GPU可以通过总线或其他互连(例如，诸如PCIe或NVLink的高速互连)通信地耦合到主机处理器/核心。在至少一个实施例中，GPU可以与核心集成在封装或芯片上，并通过内部处理器总线/互连(即，封装或芯片的内部)通信地耦合到核心。在至少一个实施例中，不管GPU连接的方式如何，处理器核心可以以工作描述符中包含的命令/指令序列的形式向该GPU分配工作。在至少一个实施例中，该GPU然后使用专用电路/逻辑来有效地处理这些命令/指令。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。下面结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在图形多处理器2434中用于至少部分地基于使用本文描述的神经网络训练操作、神经网络功能和/或架构或神经网络用例计算的权重参数来进行推理或预测操作。
在至少一个实施例中，处理器114可以至少部分地由并行处理器2400和/或图形多处理器2434实现，并且存储器116可以至少部分地由共享存储器2470和/或并行处理器存储器2422实现。作为另一个非限制性示例，指令118(见图1)可以由并行处理器2400和/或图形多处理器2434执行，并且用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，并行处理器2400和/或图形多处理器2434(见图24)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图25示出了根据至少一个实施例的多GPU计算系统2500。在至少一个实施例中，多GPU计算系统2500可以包括经由主机接口交换机2504耦合到多个通用图形处理单元(GPGPU)2506A-D的处理器2502。在至少一个实施例中，主机接口交换机2504是将处理器2502耦合到PCI Express总线的PCI Express交换机设备，处理器2502可以通过PCIExpress总线与GPGPU 2506A-D通信。在至少一个实施例中，GPGPU 2506A-D可以经由一组高速P2P GPU到GPU链路2516互连。在至少一个实施例中，GPU到GPU链路2516经由专用GPU链路连接到GPGPU 2506A-D中的每一个。在至少一个实施例中，P2P GPU链路2516使得能够在每个GPGPU2506A-D之间进行直接通信，而无需通过处理器2502所连接的主机接口交换机2504进行通信。在至少一个实施例中，在GPU到GPU业务定向到P2P GPU链路2516的情况下，主机接口交换机2504保持可用于系统存储器访问或例如经由一个或更多个网络设备与多GPU计算系统2500的其他实例进行通信。虽然在至少一个实施例中，GPGPU 2506A-D经由主机接口交换机2504连接到处理器2502，但是在至少一个实施例中，处理器2502包括对P2P GPU链路2516的直接支持，并且可以直接连接到GPGPU2506A-D。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在多GPU计算系统2500中使用，用于至少部分地基于使用本文描述的神经网络训练操作、神经网络函数和/或架构或神经网络用例计算的权重参数来进行推理或预测操作。
在至少一个实施例中，系统100(见图1)可以至少部分地由多GPU计算系统2500实施。在至少一个实施例中，处理器114可以至少部分地由处理器2502和/或GPGPU 2506A-D中的一个或更多个来实现。作为另一非限制性示例，指令118(见图1)可由处理器2502和/或GPGPU 2506A-D中的一个或更多个执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，多GPU计算系统2500(参见图25)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图26是根据至少一个实施例的图形处理器2600的框图。在至少一个实施例中，图形处理器2600包括环形互连2602、管线前端2604、媒体引擎2637和图形核心2680A-2680N。在至少一个实施例中，环形互连2602将图形处理器2600耦合到其他处理单元，所述处理单元包括其他图形处理器或一个或更多个通用处理器核心。在至少一个实施例中，图形处理器2600是集成在多核心处理系统内的许多处理器之一。
在至少一个实施例中，图形处理器2600经由环形互连2602接收多批命令。在至少一个实施例中，输入的命令由管线前端2604中的命令流转化器(streamer)2603解释。在至少一个实施例中，图形处理器2600包括可扩展执行逻辑，用于经由图形核心2680A-2680N执行3D几何处理和媒体处理。在至少一个实施例中，对于3D几何处理命令，命令流转化器2603将命令提供给几何管线2636。在至少一个实施例中，对于至少一些媒体处理命令，命令流转化器2603将命令提供给视频前端2634，该视频前端与媒体引擎2637耦合。在至少一个实施例中，媒体引擎2637包括用于视频和图像后处理的视频质量引擎(VQE)2630，以及用于提供硬件加速的媒体数据编码和解码的多格式编码/解码(MFX)2633引擎。在至少一个实施例中，几何管线2636和媒体引擎2637各自生成用于由至少一个图形核心2680提供的线程执行资源的执行线程。
在至少一个实施例中，图形处理器2600包括具有(featuring)图形核心2680A-2680N(其可以是模块化的并且有时被称为核心切片)的可扩展线程执行资源，每个图形核心具有多个子核心2650A-2650N，2660A-2660N(有时称为核心子切片)。在至少一个实施例中，图形处理器2600可以具有任意数量的图形核心2680A。在至少一个实施例中，图形处理器2600包括具有至少第一子核心2650A和第二子核心2660A的图形核心2680A。在至少一个实施例中，图形处理器2600是具有单个子核心(例如2650A)的低功率处理器。在至少一个实施例中，图形处理器2600包括多个图形核心2680A-2680N，每个图形核心包括一组第一子核心2650A-2650N和一组第二子核心2660A-2660N。在至少一个实施例中，第一子核心2650A-2650N中的每个子核心至少包括第一组执行单元2652A-2652N和媒体/纹理采样器2654A-2654N。在至少一个实施例中，第二子核心2660A-2660N中的每个子核心至少包括第二组执行单元2662A-2662N和采样器2664A-2664N。在至少一个实施例中，每个子核心2650A-2650N，2660A-2660N共享一组共享资源2670A-2670N。在至少一个实施例中，共享资源包括共享高速缓存存储器和像素操作逻辑。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115可以在图形处理器2600中用于至少部分地基于使用本文描述的神经网络训练操作、神经网络功能和/或架构或神经网络用例计算的权重参数来进行推理或预测操作。
在至少一个实施例中，处理器114可以至少部分地由图形处理器2600实现。例如，指令118(见图1)可以由图形处理器2600执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，图形处理器2600(参见图26)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图27是根据至少一个实施例的说明用于处理器2700的微架构的框图，该处理器2700可以包括用于执行指令的逻辑电路。在至少一个实施例中，处理器2700可以执行指令，包括x86指令、ARM指令、用于专用集成电路(ASIC)的专用指令等。在至少一个实施例中，处理器2700可以包括用于存储封装数据的寄存器，例如作为加利福尼亚州圣克拉拉市英特尔公司采用MMX技术启用的微处理器中的64位宽MMXTM寄存器。在至少一个实施例中，整数和浮点数形式可用的MMX寄存器可以与封装的数据元素一起运行，所述封装的数据元素伴随单指令多数据(―SIMD‖)和流式SIMD扩展(―SSE‖)指令。在至少一个实施例中，与SSE2、SSE3、SSE4、AVX或更高版本(一般称为―SSEx‖)技术有关的128位宽XMM寄存器可以保存此类封装数据操作数。在至少一个实施例中，处理器2700可以执行指令以加速机器学习或深度学习算法、训练或推理。
在至少一个实施例中，处理器2700包括有序前端(―前端‖)2701，以提取要执行的指令并准备稍后在处理器管线中使用的指令。在至少一个实施例中，前端2701可以包括几个单元。在至少一个实施例中，指令预取器2726从存储器中获取指令并将指令提供给指令解码器2728，指令解码器2728又对指令进行解码或解释。例如，在至少一个实施例中，指令解码器2728将接收到的指令解码为机器可执行的所谓的―微指令‖或―微操作‖(也称为―微操作‖或―微指令‖)的一个或更多个操作。在至少一个实施例中，指令解码器2728将指令解析为操作码以及相应的数据和控制字段，其可以由微架构用来使用以根据至少一个实施例来执行操作。在至少一个实施例中，追踪高速缓存2730可以将解码的微指令组装成微指令队列2734中的程序排序的序列或追踪以供执行。在至少一个实施例中，当追踪高速缓存2730遇到复杂指令时，微码ROM 2732提供完成操作所需的微指令。
在至少一个实施例中，可以将一些指令转换成单个微操作，而另一些指令则需要几个微操作来完成全部操作。在至少一个实施例中，如果需要多于四个的微指令来完成一条指令，则指令解码器2728可以访问微码ROM 2732以执行该指令。在至少一个实施例中，可以将指令解码为少量的微指令以在指令解码器2728处进行处理。在至少一个实施例中，如果需要多个微指令完成该操作，则可以将指令存储在微码ROM 2732中。在至少一个实施例中，追踪高速缓存器2730参考入口点可编程逻辑阵列(―PLA‖)以确定正确的微指令指针，用于根据至少一个实施例从微码ROM 2732读取微码序列以完成一个或更多个指令。在至少一个实施例中，在微码ROM2732完成对指令的微操作排序之后，机器的前端2701可以恢复从追踪高速缓存2730获取微操作。
在至少一个实施例中，乱序执行引擎(―乱序引擎‖)2703可以准备用于执行的指令。在至少一个实施例中，乱序执行逻辑具有多个缓冲区，以使指令流平滑并重新排序，以在指令沿管线下降并被调度执行时优化性能。在至少一个实施例中，乱序执行引擎2703包括但不限于分配器/寄存器重命名器2740、存储器微指令队列2742、整数/浮点微指令队列2744、存储器调度器2746、快速调度器2702、慢速/通用浮点调度器(―慢速/通用FP调度器‖)2704和简单浮点调度器(―简单FP调度器‖)2706。在至少一个实施例中，快速调度器2702、慢速/通用浮点调度器2704和简单浮点调度器2706也统称为―微指令调度器2702、2704、2706‖。在至少一个实施例中，分配器/寄存器重命名器2740分配每个微指令按序列执行所需要的机器缓冲区和资源。在至少一个实施例中，分配器/寄存器重命名器2740将逻辑寄存器重命名为寄存器文件中的条目。在至少一个实施例中，分配器/寄存器重命名器2740还为两个微指令队列之一中的每个微指令分配条目，存储器微指令队列2742用于存储器操作和整数/浮点微指令队列2744用于非存储器操作，在存储器调度器2746和微指令调度器2702、2704、2706的前面。在至少一个实施例中，微指令调度器2702、2704、2706基于它们的从属输入寄存器操作数源的就绪性和需要完成的执行资源微指令的可用性来确定何时准备好执行微指令。至少一个实施例的快速调度器2702可以在主时钟周期的每个一半上调度，而慢速/通用浮点调度器2704和简单浮点调度器2706可以在每个主处理器时钟周期调度一次。在至少一个实施例中，微指令调度器2702、2704、2706对调度端口进行仲裁，以调度用于执行的微指令。
在至少一个实施例中，执行块2711包括但不限于整数寄存器文件/支路网络2708、浮点寄存器文件/支路网络(―FP寄存器文件/支路网络‖)2710、地址生成单元(―AGU‖)2712和2714、快速算术逻辑单元(―快速ALU‖)2716和2718、慢速算术逻辑单元(―慢速ALU‖)2720、浮点ALU(―FP‖)2722和浮点移动单元(―FP移动‖)2724。在至少一个实施例中，整数寄存器文件/支路网络2708和浮点寄存器文件/旁路网络2710在本文中也称为―寄存器文件2708、2710‖。在至少一个实施例中，AGU 2712和2714、快速ALU 2716和2718、慢速ALU2720、浮点ALU 2722和浮点移动单元2724在本文中也称为―执行单元2712、2714、2716、2718、2720、2722和2724‖。在至少一个实施例中，执行块2711可以包括但不限于任意数量(包括零)和类型的寄存器文件、支路网络、地址生成单元和执行单元(以任何组合)。
在至少一个实施例中，寄存器网络2708、2710可以布置在微指令调度器2702、2704、2706与执行单元2712、2714、2716、2718、2720、2722和2724之间。在至少一个实施例中，整数寄存器文件/支路网络2708执行整数运算。在至少一个实施例中，浮点寄存器文件/支路网络2710执行浮点操作。在至少一个实施例中，寄存器网络2708、2710中的每一个可以包括但不限于支路网络，该支路网络可以绕过或转发尚未写入寄存器文件中的刚刚完成的结果到新的从属对象。在至少一个实施例中，寄存器网络2708、2710可以彼此通信数据。在至少一个实施例中，整数寄存器文件/支路网络2708可以包括但不限于两个单独的寄存器文件、一个寄存器文件用于低阶32位数据，第二寄存器文件用于高阶32位数据。在至少一个实施例中，浮点寄存器文件/支路网络2710可以包括但不限于128位宽的条目，因为浮点指令通常具有宽度为64至128位的操作数。
在至少一个实施例中，执行单元2712、2714、2716、2718、2720、2722、2724可以执行指令。在至少一个实施例中，寄存器网络2708、2710存储微指令需要执行的整数和浮点数据操作数值。在至少一个实施例中，处理器2700可以包括但不限于任何数量的执行单元2712、2714、2716、2718、2720、2722、2724及其组合。在至少一个实施例中，浮点ALU 2722和浮点移动单元2724，可以执行浮点、MMX、SIMD、AVX和SSE或其他操作，包括专门的机器学习指令。在至少一个实施例中，浮点ALU 2722可以包括但不限于64位乘64位浮点除法器，以执行除法、平方根和余数微操作。在至少一个实施例中，可以用浮点硬件来处理涉及浮点值的指令。在至少一个实施例中，可以将ALU操作传递给快速ALU 2716、2718。在至少一个实施例中，快速ALU 2716、2718可以以半个时钟周期的有效延迟执行快速操作。在至少一个实施例中，大多数复杂的整数运算进入慢速ALU 2720，因为慢速ALU 2720可以包括但不限于用于长延迟类型操作的整数执行硬件，例如乘法器、移位、标志逻辑和分支处理。在至少一个实施例中，存储器加载/存储操作可以由AGU 2712、2714执行。在至少一个实施例中，快速ALU 2716、快速ALU 2718和慢速ALU 2720可以对64位数据操作数执行整数运算。在至少一个实施例中，可以实现快速ALU2716、快速ALU 2718和慢速ALU 2720以支持包括十六、三十二、128、256等的各种数据位大小。在至少一个实施例中，浮点ALU 2722和浮点移动单元2724可以实现为支持具有各种宽度的位的一定范围的操作数，例如可以结合SIMD和多媒体指令对128位宽封装数据操作数进行操作。
在至少一个实施例中，微指令调度器2702、2704、2706在父加载完成执行之前调度从属操作。在至少一个实施例中，由于可以在处理器2700中推测性地调度和执行微指令，处理器2700还可以包括用于处理存储器未命中的逻辑。在至少一个实施例中，如果数据高速缓存中的数据加载未命中，则可能存在在管线中正在运行的从属操作，其使调度器暂时没有正确的数据。在至少一个实施例中，一种重放机制追踪踪并重新执行使用不正确数据的指令。在至少一个实施例中，可能需要重放从属操作并且可以允许完成独立操作。在至少一个实施例中，处理器的至少一个实施例的调度器和重放机制也可以设计为捕获用于文本串比较操作的指令序列。
在至少一个实施例中，―寄存器‖可以指代可以用作识别操作数的指令的一部分的机载处理器存储位置。在至少一个实施例中，寄存器可以是那些可以从处理器外部使用的寄存器(从程序员的角度来看)。在至少一个实施例中，寄存器可能不限于特定类型的电路。相反，在至少一个实施例中，寄存器可以存储数据、提供数据并执行本文描述的功能。在至少一个实施例中，本文描述的寄存器可以通过处理器内的电路使用多种不同技术来实现，例如专用物理寄存器、使用寄存器重命名动态分配的物理寄存器、专用和动态分配的物理寄存器的组合等。在至少一个实施例中，整数寄存器存储32位整数数据。至少一个实施例的寄存器文件还包含八个用于封装数据的多媒体SIMD寄存器。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，可以将推理和/或训练逻辑1115的部分或全部并入执行块2711以及示出或未示出的其他存储器或寄存器。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用执行块2711中示出的一个或更多个ALU。此外，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，该寄存器和/或寄存器配置执行块2711的ALU以执行一种或更多种本文所述的机器学习算法、神经网络架构、用例或训练技术。
在至少一个实施例中，处理器114可以至少部分地由处理器2700实现。例如，指令118(见图1)可以由处理器2700执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，处理器2700(参见图27)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图28示出了根据至少一个实施例的深度学习应用程序处理器2800。在至少一个实施例中，深度学习应用程序处理器2800使用指令，如果由深度学习应用程序处理器2800执行，则指令使深度学习应用程序处理器2800执行贯穿本公开描述的一些或全部过程和技术。在至少一个实施例中，深度学习应用程序处理器2800是专用集成电路(ASIC)。在至少一个实施例中，应用程序处理器2800执行矩阵乘法运算或者―硬连线‖到硬件中，作为执行一个或更多个指令或两者的结果。在至少一个实施例中，深度学习应用程序处理器2800包括但不限于处理集群2810(1)-2810(12)、芯片间链路(―ICL‖)2820(1)-2820(12)、芯片间控制器(―ICC‖)2830(1)-2830(2)、第二代高带宽存储器(―HBM2‖)2840(1)-2840(4)、存储器控制器(―Mem Ctrlr‖)2842(1)-2842(4)、高带宽存储器物理层(―HBM PHY‖)2844(1)-2844(4)、管理控制器中央处理单元(―管理控制器CPU‖)2850、串行外围设备接口、内部集成电路和通用输入/输出块(―SPI、I2C、GPIO‖)2860，外围组件互连快速控制器和直接存储器访问块(―PCIe控制器和DMA‖)2870、以及十六通道外围组件互连快速端口(―PCIExpress x 16‖)2880。
在至少一个实施例中，处理集群2810可以执行深度学习操作，包括基于一种或更多种训练技术计算的权重参数的推理或预测操作，包括本文所述的那些技术。在至少一个实施例中，每个处理集群2810可以包括但不限于任何数量和类型的处理器。在至少一个实施例中，深度学习应用程序处理器2800可以包括任何数量和类型的处理集群2810。在至少一个实施例中，芯片间链路2820是双向的。在至少一个实施例中，芯片间链路2820和芯片间控制器2830使多个深度学习应用程序处理器2800能够交换信息，包括从执行一个或更多个神经网络中体现的一种或更多种机器学习算法而产生的激活信息。在至少一个实施例中，深度学习应用程序处理器2800可以包括任意数量(包括零)和类型的ICL 2820和ICC 2830。
在至少一个实施例中，HBM2 2840提供总共32GB的存储器。在至少一个实施例中，HBM2 2840(i)与存储器控制器2842(i)和HBM PHY2844(i)都相关联，其中―i‖是任意整数。在至少一个实施例中，任何数量的HBM2 2840可以提供任何类型和总量的高带宽存储器，并且可以与任何数量(包括零)和类型的存储器控制器2842和HBM PHY 2844相关联。在至少一个实施例中，可以用任何数量和类型的块替换SPI、I2C、GPIO2860、PCIe控制器和DMA 2870和/或PCIe 2880，以任何技术上可行的方式实现任何数量和类型的通信标准。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(例如神经网络)，以预测或推理提供给深度学习应用程序处理器2800的信息。在至少一个实施例中，深度学习应用程序处理器2800用于基于已经由另一处理器或系统或由深度学习应用程序处理器2800训练的经训练的机器学习模型(例如，神经网络)来推理或预测信息。在至少一个实施例中，处理器2800可以用于执行本文所述的一个或更多个神经网络用例。
在至少一个实施例中，处理器114可以至少部分地由深度学习应用处理器2800实现。例如，指令118(见图1)可以由深度学习应用处理器2800执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，深度学习应用处理器2800(参见图28)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图29是根据至少一个实施例的神经形态处理器2900的框图。在至少一个实施例中，神经形态处理器2900可以从神经形态处理器2900外部的源接收一个或更多个输入。在至少一个实施例中，这些输入可以被传输到神经形态处理器2900内的一个或更多个神经元2902。在至少一个实施例中，可以使用包括一个或更多个算术逻辑单元(ALU)的电路或逻辑来实现神经元2902及其组件。在至少一个实施例中，神经形态处理器2900可以包括但不限于成千上万个神经元2902的实例，但是可以使用任何合适数量的神经元2902。在至少一个实施例中，神经元2902的每个实例可以包括神经元输入2904和神经元输出2906。在至少一个实施例中，神经元2902可以生成可以传输到神经元2902的其他实例的输入的输出。在至少一个实施例中，神经元输入2904和神经元输出2906可以经由突触2908互连。
在至少一个实施例中，神经元2902和突触2908可以互连，使得神经形态处理器2900操作以处理或分析由神经形态处理器2900接收的信息。在至少一个实施例中，当通过神经元输入2904接收到的输入超过阈值时，神经元2902可以发送输出脉冲(或―触发‖或―峰值‖)。在至少一个实施例中，神经元2902可以对在神经元输入2904处接收到的信号进行求和或积分。例如，在至少一个实施例中，神经元2902可以实现为有泄漏的积分-触发神经元，其中如果求和(称为―膜电位‖)超过阈值，则神经元2902可以使用诸如sigmoid或阈值函数的传递函数来产生输出(或―触发‖)。在至少一个实施例中，泄漏的积分-触发神经元可以将在神经元输入2904处接收到的信号求和成膜电位，并且可以应用程序衰减因子(或泄漏)以减小膜电位。在至少一个实施例中，如果在神经元输入2904处接收到足够快以超过阈值的多个输入信号(即，在膜电势衰减得太低而不能触发之前)，则泄漏的积分-触发神经元可能会触发。在至少一个实施例中，神经元2902可以使用接收输入、将输入积分到膜电位、并衰减膜电位的电路或逻辑来实现。在至少一个实施例中，可以对输入求平均，或者可以使用任何其他合适的传递函数。此外，在至少一个实施例中，神经元2902可以包括但不限于当将传递函数应用程序于神经元输入2904的结果超过阈值时在神经元输出2906处产生输出尖峰的比较器电路或逻辑。在至少一个实施例中，一旦神经元2902触发，它可以通过例如将膜电位复位为0或另一合适的默认值来忽略先前接收的输入信息。在至少一个实施例中，一旦膜电位被重置为0，则神经元2902可以在合适的时间段(或修复期)之后恢复正常操作。
在至少一个实施例中，神经元2902可以通过突触2908互连。在至少一个实施例中，突触2908可以操作以将从第一神经元2902的输出的信号传输到第二神经元2902的输入。在至少一个实施例中，神经元2902可以在一个以上的突触2908实例上传输信息。在至少一个实施例中，神经元输出2906的一个或更多个实例可以通过突触2908的实例连接到同一神经元2902中神经元输入2904的实例。在至少一个实施例中，相对于突触2908的那个实例，神经元2902的实例产生要在突触2908的实例上传输的输出可以被称为―突触前神经元‖。在至少一个实施例中，相对于突触2908的实例，神经元2902的实例接收通过突触2908的实例传输的输入可以被称为―突触后神经元‖。在至少一个实施例中，关于突触2908的各种实例，因为神经元2902的实例可以接收来自一个或更多个突触2908实例的输入，并且还可以通过一个或更多个突触2908实例传输输出，因此神经元2902的单个实例可以既是―突触前神经元‖又是―突触后神经元‖。
在至少一个实施例中，神经元2902可以被组织成一层或更多层。在至少一个实施例中，神经元2902的每个实例可以具有一个神经元输出2906，该神经元输出2906可以通过一个或更多个突触2908扇出到一个或更多个神经元输入2904。在至少一个实施例中，第一层2910中的神经元2902的神经元输出2906可以连接到第二层2912中的神经元2902的神经元输入2904。在至少一个实施例中，层2910可以被称为―前馈层‖。在至少一个实施例中，在第一层2910的实例中神经元2902的每个实例可以扇出到第二层2912中的神经元2902的每个实例。在至少一个实施例中，第一层2910可以被称为―完全连接的前馈层‖。在至少一个实施例中，在第二层2912的每个实例中的神经元2902的每个实例扇出到少于在第三层2914中的神经元2902的所有实例。在至少一个实施例中，第二层2912可以被称为―稀疏连接的前馈层‖。在至少一个实施例中，第二层2912中的神经元2902可以扇出到多个其他层中的神经元2902，也包括扇出到第二层2912中的神经元2902。在至少一个实施例中，第二层2912可以被称为―循环层‖。在至少一个实施例中，神经形态处理器2900可以包括但不限于循环层和前馈层的任何合适的组合，包括但不限于稀疏连接的前馈层和完全连接的前馈层。
在至少一个实施例中，神经形态处理器2900可以包括但不限于可重新配置的互连架构或专用硬连线互连，以将突触2908连接到神经元2902。在至少一个实施例中，神经形态处理器2900可以包括但不限于电路或逻辑，其根据神经网络拓扑结构和神经元扇入/扇出，允许根据需要将突触分配给不同神经元2902。例如，在至少一个实施例中，可以使用互连结构(诸如片上网络)或通过专用连接将突触2908连接到神经元2902。在至少一个实施例中，可以使用电路或逻辑来实现突触互连及其组件。
在至少一个实施例中，处理器114可以至少部分地由神经形态处理器2900实现。例如，指令118(参见图1)可以由神经形态处理器2900执行，并用于获得光流图110(参见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，神经形态处理器2900(参见图29)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图30示出了根据至少一个实施例的处理系统。在至少一个实施例中，系统3000包括一个或更多个处理器3002和一个或更多个图形处理器3008，并且可以是单处理器台式机系统、多处理器工作站系统或具有大量处理器3002或处理器核心3007的服务器系统。在至少一个实施例中，系统3000是结合在片上系统(SoC)集成电路内的处理平台，以在移动、手持或嵌入式设备使用。
在至少一个实施例中，系统3000可以包括或结合在基于服务器的游戏平台中，包括游戏和媒体控制台的游戏控制台、移动游戏控制台、手持游戏控制台或在线游戏控制台。在至少一个实施例中，系统3000是移动电话、智能电话、平板计算设备或移动互联网设备。在至少一个实施例中，处理系统3000还可包括与可穿戴设备耦合或集成在可穿戴设备中，例如智能手表可穿戴设备、智能眼镜设备、增强现实设备或虚拟现实设备。在至少一个实施例中，处理系统3000是电视或机顶盒设备，其具有一个或更多个处理器3002以及由一个或更多个图形处理器3008生成的图形界面。
在至少一个实施例中，一个或更多个处理器3002每个包括一个或更多个处理器核心3007，以处理指令，该指令在被执行时执行针对系统和用户软件的操作。在至少一个实施例中，一个或更多个处理器核心3007中的每一个被配置为处理特定指令序列3009。在至少一个实施例中，指令序列3009可以促进复杂指令集计算(CISC)、精简指令集计算(RISC)，或通过超长指令字(VLIW)进行计算。在至少一个实施例中，处理器核心3007可以各自处理不同的指令序列3009，该指令序列可以包括有助于仿真其他指令序列的指令。在至少一个实施例中，处理器核心3007还可以包括其他处理设备，例如数字信号处理器(DSP)。
在至少一个实施例中，处理器3002包括高速缓存存储器3004。在至少一个实施例中，处理器3002可以具有单个内部高速缓存或更多个级别的内部高速缓存。在至少一个实施例中，高速缓存存储器在处理器3002的各个组件之间共享。在至少一个实施例中，处理器3002还使用外部高速缓存(例如，三级(L3)高速缓存或最后一级高速缓存(LLC))(未示出)，可以使用已知的高速缓存一致性技术在处理器核心3007之间共享该外部高速缓存。在至少一个实施例中，处理器3002中另外包括寄存器文件3006，处理器可以包括用于存储不同类型的数据的不同类型的寄存器(例如，整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器)。在至少一个实施例中，寄存器文件3006可以包括通用寄存器或其他寄存器。
在至少一个实施例中，一个或更多个处理器3002与一个或更多个接口总线3010耦合，以在处理器3002与系统3000中的其他组件之间传输通信信号，例如地址、数据或控制信号。在至少一个实施例中，接口总线3010可以是处理器总线，例如直接媒体接口(DMI)总线的版本。在至少一个实施例中，接口总线3010不限于DMI总线，并且可以包括一个或更多个外围组件互连总线(例如，PCI，PCI Express)、存储器总线或其他类型的接口总线。在至少一个实施例中，处理器3002包括集成存储器控制器3016和平台控制器集线器3030。在至少一个实施例中，存储器控制器3016促进存储器设备与处理系统3000的其他组件之间的通信，而平台控制器集线器(PCH)3030通过本地I/O总线提供到输入/输出(I/O)设备的连接。
在至少一个实施例中，存储器设备3020可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变存储设备或具有适当的性能以用作处理器存储器。在至少一个实施例中，存储设备3020可以用作处理系统3000的系统存储器，以存储数据3022和指令3021，以在一个或更多个处理器3002执行应用程序或过程时使用。在至少一个实施例中，存储器控制器3016还与可选的外部图形处理器3012耦合，其可以与处理器3002中的一个或更多个图形处理器3008通信以执行图形和媒体操作。在至少一个实施例中，显示设备3011可以连接至处理器3002。在至少一个实施例中，显示设备3011可以包括内部显示设备中的一个或更多个，例如在移动电子设备或膝上型设备或通过显示器接口(例如显示端口(DisplayPort)等)连接的外部显示设备中。在至少一个实施例中，显示设备3011可以包括头戴式显示器(HMD)，诸如用于虚拟现实(VR)应用或增强现实(AR)应用中的立体显示设备。
在至少一个实施例中，平台控制器集线器3030使外围设备能够通过高速I/O总线连接到存储设备3020和处理器3002。在至少一个实施例中，I/O外围设备包括但不限于音频控制器3046、网络控制器3034、固件接口3028、无线收发器3026、触摸传感器3025、数据存储设备3024(例如，硬盘驱动器、闪存等)。在至少一个实施例中，数据存储设备3024可以经由存储接口(例如，SATA)或经由外围总线来连接，诸如外围组件互连总线(例如，PCI、PCIe)。在至少一个实施例中，触摸传感器3025可以包括触摸屏传感器、压力传感器或指纹传感器。在至少一个实施例中，无线收发器3026可以是Wi-Fi收发器、蓝牙收发器或移动网络收发器，诸如3G、4G或长期演进(LTE)收发器。在至少一个实施例中，固件接口3028使能与系统固件的通信，并且可以是例如统一可扩展固件接口(UEFI)。在至少一个实施例中，网络控制器3034可以启用到有线网络的网络连接。在至少一个实施例中，高性能网络控制器(未示出)与接口总线3010耦合。
在至少一个实施例中，音频控制器3046是多通道高清晰度音频控制器。在至少一个实施例中，处理系统3000包括可选的传统(legacy)I/O控制器3040，用于将传统(例如，个人系统2(PS/2))设备耦合到系统3000。
在至少一个实施例中，平台控制器集线器3030还可以连接到一个或更多个通用串行总线(USB)控制器3042，该控制器连接输入设备，诸如键盘和鼠标3043组合、相机3044或其他USB输入设备。
在至少一个实施例中，存储器控制器3016和平台控制器集线器3030的实例可以集成到离散的外部图形处理器中，例如外部图形处理器3012。在至少一个实施例中，平台控制器集线器3030和/或存储器控制器3016可以在一个或更多个处理器3002的外部。例如，在至少一个实施例中，系统3000可以包括外部存储器控制器3016和平台控制器集线器3030，其可以配置成在与处理器3002通信的系统芯片组中的存储器控制器集线器和外围控制器集线器。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，部分或全部推理和/或训练逻辑1115可以结合到图形处理器3008中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在3D管线中。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图11A或图11B所示的逻辑之外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器3008的ALU，以执行一种或更多种本文所述的机器学习算法、神经网络架构、用例或训练技术。
在至少一个实施例中，系统100(见图1)可以至少部分地由系统3000实施。在至少一个实施例中，处理器114可以至少部分地由处理器3002、处理器内核3007、图形处理器3008和/或可选的外部图形处理器3012实现，并且存储器116可以至少部分地由存储器设备3020实现。例如，指令118(见图1)可由处理器3002、处理器核3007、图形处理器3008和/或可选的外部图形处理器3012执行，并用于获得光流图110(参见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，处理器3002、处理器内核3007、图形处理器3008和/或可选的外部图形处理器3012(见图30)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图31是根据至少一个实施例的具有一个或更多个处理器核心3102A-3102N、集成存储器控制器3114和集成图形处理器3108的处理器3100的框图。在至少一个实施例中，处理器3100可以包含附加核心，多达并包括以虚线框表示的附加核心3102N。在至少一个实施例中，每个处理器核心3102A-3102N包括一个或更多个内部高速缓存单元3104A-3104N。在至少一个实施例中，每个处理器核心还可以访问一个或更多个共享高速缓存单元3106。
在至少一个实施例中，内部高速缓存单元3104A-3104N和共享高速缓存单元3106表示处理器3100内的高速缓存存储器层次结构。在至少一个实施例中，高速缓存存储器单元3104A-3104N可以包括每个处理器核心内的至少一级指令和数据高速缓存以及共享中级高速缓存中的一级或更多级缓存，例如2级(L2)、3级(L3)、4级(L4)或其他级别的高速缓存，其中将外部存储器之前的最高级别的高速缓存归类为LLC。在至少一个实施例中，高速缓存一致性逻辑维持各种高速缓存单元3106和3104A-3104N之间的一致性。
在至少一个实施例中，处理器3100还可包括一组一个或更多个总线控制器单元3116和系统代理核心3110。在至少一个实施例中，一个或更多个总线控制器单元3116管理一组外围总线，例如一个或更多个PCI或PCIe总线。在至少一个实施例中，系统代理核心3110为各种处理器组件提供管理功能。在至少一个实施例中，系统代理核心3110包括一个或更多个集成存储器控制器3114，以管理对各种外部存储器设备(未示出)的访问。
在至少一个实施例中，一个或更多个处理器核心3102A-3102N包括对多线程同时进行的支持。在至少一个实施例中，系统代理核心3110包括用于在多线程处理期间协调和操作核心3102A-3102N的组件。在至少一个实施例中，系统代理核心3110可以另外包括电源控制单元(PCU)，该电源控制单元包括用于调节处理器核心3102A-3102N和图形处理器3108的一个或更多个电源状态的逻辑和组件。
在至少一个实施例中，处理器3100还包括用于执行图处理操作的图形处理器3108。在至少一个实施例中，图形处理器3108与共享高速缓存单元3106和包括一个或更多个集成存储器控制器3114的系统代理核心3110耦合。在至少一个实施例中，系统代理核心3110还包括用于驱动图形处理器输出到一个或更多个耦合的显示器的显示器控制器3111。在至少一个实施例中，显示器控制器3111也可以是经由至少一个互连与图形处理器3108耦合的独立模块，或者可以集成在图形处理器3108内。
在至少一个实施例中，基于环的互连单元3112用于耦合处理器3100的内部组件。在至少一个实施例中，可以使用替代性互连单元，例如点对点互连、交换互连或其他技术。在至少一个实施例中，图形处理器3108经由I/O链路3113与环形互连3112耦合。
在至少一个实施例中，I/O链路3113代表多种I/O互连中的至少一种，包括促进各种处理器组件与高性能嵌入式存储器模块3118(例如eDRAM模块)之间的通信的封装I/O互连。在至少一个实施例中，处理器核心3102A-3102N和图形处理器3108中的每一个使用嵌入式存储器模块3118作为共享的最后一级高速缓存。
在至少一个实施例中，处理器核心3102A-3102N是执行公共指令集架构的同质核心。在至少一个实施例中，处理器核心3102A-3102N在指令集架构(ISA)方面是异构的，其中一个或更多个处理器核心3102A-3102N执行公共指令集，而一个或更多个其他处理器核心3102A-3102N执行公共指令集的子集或不同指令集。在至少一个实施例中，就微架构而言，处理器核心3102A-3102N是异构的，其中具有相对较高功耗的一个或更多个核心与具有较低功耗的一个或更多个功率核心耦合。在至少一个实施例中，处理器3100可以在一个或更多个芯片上实现或被实现为SoC集成电路。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，部分或全部推理和/或训练逻辑1115可以结合到处理器3100中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在图31中的3D管线、图形核心3102、共享功能逻辑，或其他逻辑中。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图11A或图11B所示的逻辑之外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置处理器3100的ALU以执行一种或更多种本文所述的机器学习算法、神经网络架构、用例或训练技术。
在至少一个实施例中，系统100(见图1)可以至少部分地由处理器3100实现。在至少一个实施例中，处理器114可以至少部分地由处理器3100实现。例如，指令118(见图1)可以由处理器3100执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，处理器3100(参见图31)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图32是图形处理器3200的框图，该图形处理器可以是分立的图形处理单元，或者可以是与多个处理核心集成的图形处理器。在至少一个实施例中，图形处理器3200经由存储器映射的I/O接口与图形处理器3200上的寄存器以及放置在存储器中的命令进行通信。在至少一个实施例中，图形处理器3200包括用于访问存储器的存储器接口3214。在至少一个实施例中，存储器接口3214是到本地存储器、一个或更多个内部高速缓存、一个或更多个共享的外部高速缓存和/或到系统存储器的接口。
在至少一个实施例中，图形处理器3200还包括用于将显示输出数据驱动到显示设备3220的显示控制器3202。在至少一个实施例中，显示控制器3202包括用于显示设备3220的一个或更多个覆盖平面的硬件以及多层视频或用户接口元素的组合。在至少一个实施例中，显示设备3220可以是内部或外部显示设备。在至少一个实施例中，显示设备3220是头戴式显示设备，例如虚拟现实(VR)显示设备或增强现实(AR)显示设备。在至少一个实施例中，图形处理器3200包括视频编解码器引擎3206，以将媒体编码、解码或转码为一种或更多种媒体编码格式，从一种或更多种媒体编码格式编码、解码或转码，或在一种或更多种媒体编码格式之间进行编码、解码或转码，所述媒体编码格式包括但不限于运动图像专家组(MPEG)格式(例如MPEG-2)，高级视频编码(AVC)格式(例如H.264/MPEG-4AVC，以及美国电影电视工程师协会(SMPTE)421M/VC-1)和联合图像专家组(JPEG)格式(例如JPEG)和MotionJPEG(MJPEG)格式。
在至少一个实施例中，图形处理器3200包括块图像传送(BLIT)引擎3204，以执行二维(2D)光栅化器操作，包括例如位边界块传送。但是，在至少一个实施例中，使用图形处理引擎(GPE)3210的一个或更多个组件来执行2D图形操作。在至少一个实施例中，GPE 3210是用于执行图形操作(包括三维(3D)图形操作和媒体操作)的计算引擎。
在至少一个实施例中，GPE 3210包括用于执行3D操作的3D管线3212，例如使用对3D图元形状(例如，矩形、三角形等)进行操作的处理功能来渲染三维图像和场景。在至少一个实施例中，3D管线3212包括执行各种任务和/或产生到3D/媒体子系统3215的执行线程的可编程和固定功能元素。虽然3D管线3212可用于执行媒体操作，但是在至少一个实施例中，GPE 3210还包括媒体管线3216，其用于执行媒体操作，诸如视频后处理和图像增强。
在至少一个实施例中，媒体管线3216包括固定功能或可编程逻辑单元，用于执行一种或更多种专门的媒体操作，例如视频解码加速，视频去隔行和视频编码加速，代替或代表视频编解码器引擎3206。在至少一个实施例中，媒体管线3216还包括线程产生单元，用于产生线程以在3D/媒体子系统3215上执行。在至少一个实施例中，产生的线程在3D/媒体子系统3215中包含的一个或更多个图形执行单元上执行媒体操作的计算。
在至少一个实施例中，3D/媒体子系统3215包括用于执行3D管线3212和媒体管线3216产生的线程的逻辑。在至少一个实施例中，3D管线3212和媒体管线3216将线程执行请求发送到3D/媒体子系统3215，其包括用于仲裁各种请求并将其分派给可用线程执行资源的线程分派逻辑。在至少一个实施例中，执行资源包括用于处理3D和媒体线程的图形执行单元的阵列。在至少一个实施例中，3D/媒体子系统3215包括用于线程指令和数据的一个或更多个内部高速缓存。在至少一个实施例中，子系统3215还包括共享存储器，其包括寄存器和可寻址存储器，以在线程之间共享数据并存储输出数据。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，可以将推理和/或训练逻辑1115的部分或全部合并到处理器3200中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用3D管线3212中包含的一个或更多个ALU。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图11A或图11B所示的逻辑以外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器3200的ALU以执行一种或更多种机器学习算法、神经网络架构、用例或本文介绍的训练技术。
在至少一个实施例中，系统100(见图1)可以至少部分地由图形处理器3200实现。在至少一个实施例中，处理器114可以至少部分地由图形处理器3200实现。例如，指令118(见图1)可由图形处理器3200执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，图形处理器3200(参见图32)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图33是根据至少一个实施例的图形处理器的图形处理引擎3310的框图。在至少一个实施例中，图形处理引擎(GPE)3310是图32中所示的GPE 3210的版本。在至少一个实施例中，媒体管线3316是可选的，并且可以不显式地包括在GPE 3310中。在至少一个实施例中，单独的媒体和/或图像处理器耦合到GPE 3310。
在至少一个实施例中，GPE 3310耦合到或包括命令流转化器3303，其向3D管线3312和/或媒体管线3316提供命令流。在至少一个实施例中，命令流转化器3303耦合到存储器，所述存储器可以是系统存储器，也可以是内部高速缓存存储器和共享高速缓存存储器中的一个或更多个。在至少一个实施例中，命令流转化器3303从存储器接收命令，并且将命令发送到3D管线3312和/或媒体管线3316。在至少一个实施例中，命令是从环形缓冲区中获取的指令、基元或微操作，该环形缓冲区存储用于3D管线3312和媒体管线3316的命令。在至少一个实施例中，环形缓冲区还可以包括存储各批多个命令的批命令缓冲区。在至少一个实施例中，用于3D管线3312的命令还可以包括对存储在存储器中的数据的引用，例如但不限于用于3D管线3312的顶点和几何数据和/或用于媒体管线3316的图像数据和存储器对象。在至少一个实施例中，3D管线3312和媒体管线3316通过执行操作或通过将一个或更多个执行线程分派到图形核心阵列3314，来处理命令和数据。在至少一个实施例中，图形核心阵列3314包括一个或更多个图形核心块(例如，一个或更多个图形核心3315A、一个或更多个图形核心3315B)，每个块包括一个或更多个图形核心。在至少一个实施例中，每个图形核心包括一组图形执行资源，所述图形执行资源包括通用和图形特定的执行逻辑，用于执行图形和计算操作，以及固定功能纹理处理和/或机器学习和人工智能加速逻辑，包括图11A和图11B中的推理和/或训练逻辑1115。
在至少一个实施例中，3D管线3312包括固定功能和可编程逻辑，用于通过处理指令并将执行线程分派到图形核心阵列3314，来处理一个或更多个着色器程序，例如顶点着色器、几何着色器、像素着色器、片段着色器、计算着色器或其他着色器程序。在至少一个实施例中，图形核心阵列3314提供统一的执行资源块，所述执行资源块用于处理着色器程序。在至少一个实施例中，在图形核心阵列3314的图形核心3315A-3315B内的多用途执行逻辑(例如，执行单元)包括对各种3D API着色器语言的支持，并且可以执行与多个着色器关联的多个同时执行线程。
在至少一个实施例中，图形核心阵列3314还包括执行逻辑，用于执行媒体功能，诸如视频和/或图像处理。在至少一个实施例中，除了图形处理操作之外，执行单元还包括可编程以执行并行通用计算操作的通用逻辑。
在至少一个实施例中，输出数据可以将数据输出到统一返回缓冲区(URB)3318中的存储器，所述输出数据由在图形核心阵列3314上执行的线程生成。在至少一个实施例中，URB 3318可以存储多个线程的数据。在至少一个实施例中，URB 3318可以用于在图形核心阵列3314上执行的不同线程之间发送数据。在至少一个实施例中，URB 3318还可用于图形核心阵列3314上的线程与共享功能逻辑3320内的固定功能逻辑之间的同步。
在至少一个实施例中，图形核心阵列3314是可缩放的，使得图形核心阵列3314包括可变数量的图形核心，每个图形核心具有基于GPE 3310的目标功率和性能水平的可变数量的执行单元。在至少一个实施例中，执行资源是动态可伸缩的，使得执行资源可以根据需要被启用或禁用。
在至少一个实施例中，图形核心阵列3314耦合到共享功能逻辑3320，该共享功能逻辑包括在图形核心阵列3314中的图形核心之间共享的多个资源。在至少一个实施例中，由共享功能逻辑3320执行的共享功能体现在向图形核心阵列3314提供专门的补充功能的硬件逻辑单元中。在至少一个实施例中，共享功能逻辑3320包括但不限于采样器单元3321、数学单元3322和线程间通信(ITC)逻辑3323。在至少一个实施例中，一个或更多个高速缓存3325被包含在或耦合到共享功能逻辑3320中。
在至少一个实施例中，如果对专用功能的需求不足以包含在图形核心阵列3314中，则使用共享功能。在至少一个实施例中，专用功能的单个实例在共享功能逻辑3320中使用，并且在图形核心阵列3314内的其他执行资源之间共享。在至少一个实施例中，特定共享功能可以包括在图形核心阵列3314内的共享功能逻辑3326内，所述特定共享功能在图形核心阵列3314广泛使用的共享功能逻辑3320内。在至少一个实施例中，图形核心阵列3314内的共享功能逻辑3326可包括共享功能逻辑3320内的一些或全部逻辑。在至少一个实施例中，共享功能逻辑3320内的所有逻辑元件可在图形核心阵列3314的共享功能逻辑3326内复制。在至少一个实施例中，排除共享功能逻辑3320，以支持图形核心阵列3314内的共享功能逻辑3326。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，部分或全部推理和/或训练逻辑1115可以结合到图形处理器3310中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用一个或更多个ALU，所述ALU体现在3D管线3312、图形核心3315、共享功能逻辑3326、共享功能逻辑3320或图33中的其他逻辑中。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图11A或图11B所示的逻辑之外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器3310的ALU，以执行一种或更多种本文所述的机器学习算法、神经网络架构、用例或训练技术。
在至少一个实施例中，系统100(见图1)可以至少部分地由GPE 3310(例如，并入图形处理器3200中)实现。在至少一个实施例中，处理器114可以至少部分地由GPE 3310实现。例如，指令118(见图1)可以由GPE 3310执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，GPE3310(参见图33)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图34是根据本文所述的至少一个实施例的图形处理器核心3400的硬件逻辑的框图。在至少一个实施例中，图形处理器核心3400被包括在图形核心阵列内。在至少一个实施例中，图形处理器核心3400(有时称为核心切片)可以是模块化图形处理器内的一个或更多个图形核心。在至少一个实施例中，图形处理器核心3400是一个图形核心切片的示例，并且本文所述的图形处理器可以基于目标功率和性能包络线包括多个图形核心切片。在至少一个实施例中，每个图形核心3400可以包括与多个子核心3401A-3401F耦合的固定功能块3430，也称为子切片，其包括通用和固定功能逻辑的模块。
在至少一个实施例中，固定功能块3430包括几何和固定功能管线3436，例如，在较低性能和/或较低功率的图形处理器实施方式中，该几何和固定功能管线3436可以由图形处理器3400中的所有子核心共享。在至少一个实施例中，几何和固定功能管线3436包括3D固定功能管线、视频前端单元，线程产生器和线程分派器以及管理统一返回缓冲区的统一返回缓冲区管理器。
在固定的至少一个实施例中，固定功能块3430还包括图形SoC接口3437、图形微控制器3438和媒体管线3439。在至少一个实施例中，图形SoC接口3437提供了图形核心3400以及片上集成电路系统中的其他处理器核心之间的接口。在至少一个实施例中，图形微控制器3438是可编程子处理器，其可配置为管理图形处理器3400的各种功能，包括线程分派、调度和抢占。在至少一个实施例中，媒体管线3439包括有助于对包括图像和视频数据的多媒体数据进行解码、编码、预处理和/或后处理的逻辑。在至少一个实施例中，媒体管线3439经由对子核心3401-3401F内的计算或采样逻辑的请求来实现媒体操作。
在至少一个实施例中，SoC接口3437使图形核心3400能够与通用应用程序处理器核心(例如，CPU)和/或SoC内的其他组件通信，包括存储器层次结构元素，诸如共享的最后一级高速缓存、系统RAM和/或嵌入式片上或封装DRAM。在至少一个实施例中，SoC接口3437还可以使得能够与SoC内的固定功能设备(例如，相机成像管线)进行通信，并且使得能够使用和/或实现可以在图形核心3400和SoC内部的CPU之间共享的全局存储器原子。在至少一个实施例中，图形SoC接口3437还可以实现用于图形处理器核心3400的电源管理控制，并且启用图形处理器核心3400的时钟域与SoC内的其他时钟域之间的接口。在至少一个实施例中，SoC接口3437使得能够从命令流转化器和全局线程分派器接收命令缓冲区，其配置为向图形处理器内的一个或更多个图形核心中的每一个提供命令和指令。在至少一个实施例中，当要执行媒体操作时，可以将命令和指令分派给媒体管线3439，或者当要执行图形处理操作时，可以将其分配给几何形状和固定功能管线(例如，几何形状和固定功能管线3436，和/或几何形状和固定功能管线3414)。
在至少一个实施例中，图形微控制器3438可以配置为对图形核心3400执行各种调度和管理任务。在至少一个实施例中，图形微控制器3438可以在子核心3401A-3401F中的执行单元(EU)阵列3402A-3402F、3404A-3404F内的各种图形并行引擎上执行图形和/或计算工作负载调度。在至少一个实施例中，在包括图形核心3400的SoC的CPU核心上执行的主机软件可以提交多个图形处理器路径之一的工作负载，其调用适当的图形引擎上的调度操作。在至少一个实施例中，调度操作包括确定接下来要运行哪个工作负载、将工作负载提交给命令流转化器、抢先在引擎上运行的现有工作负载、监控工作负载的进度以及在工作负载完成时通知主机软件。在至少一个实施例中，图形微控制器3438还可以促进图形核心3400的低功率或空闲状态，从而为图形核心3400提供在图形核心3400内独立于操作系统和/或系统上的图形驱动程序软件的跨低功率状态转换的保存和恢复寄存器的能力。
在至少一个实施例中，图形核心3400可以具有比所示的子核心3401A-3401F多或少达N个模块化子核心。对于每组N个子核心，在至少一个实施例中，图形核心3400还可以包括共享功能逻辑3410、共享和/或高速缓存存储器3412、几何/固定功能管线3414以及附加的固定功能逻辑3416以加速各种图形和计算处理操作。在至少一个实施例中，共享功能逻辑3410可以包括可由图形核心3400内的每个N个子核心共享的逻辑单元(例如，采样器、数学和/或线程间通信逻辑)。在至少一个实施例中，共享和/或高速缓存存储器3412可以是图形核心3400内的N个子核心3401A-3401F的最后一级高速缓存，并且还可以用作可由多个子核心访问的共享存储器。在至少一个实施例中，可以包括几何/固定功能管线3414来代替固定功能块3430内的几何/固定功能管线3436，并且可以包括相似的逻辑单元。
在至少一个实施例中，图形核心3400包括附加的固定功能逻辑3416，其可以包括供图形核心3400使用的各种固定功能加速逻辑。在至少一个实施例中，附加的固定功能逻辑3416包括用于仅位置着色中使用的附加的几何管线。在仅位置着色中，存在至少两个几何管线，而在几何和固定功能管线3414、3436内的完整几何管线和剔除管线中，其是可以包括在附加的固定功能逻辑3416中的附加几何管线。在至少一个实施例中，剔除管线是完整几何管线的修整版。在至少一个实施例中，完整管线和剔除管线可以执行应用程序的不同实例，每个实例具有单独的环境。在至少一个实施例中，仅位置着色可以隐藏被丢弃的三角形的长剔除运行，从而在某些情况下可以更早地完成着色。例如，在至少一个实施例中，附加固定功能逻辑3416中的剔除管线逻辑可以与主应用程序并行执行位置着色器，并且通常比完整管线更快地生成关键结果，因为剔除管线获取并遮蔽顶点的位置属性，无需执行光栅化和将像素渲染到帧缓冲区。在至少一个实施例中，剔除管线可以使用生成的临界结果来计算所有三角形的可见性信息，而与这些三角形是否被剔除无关。在至少一个实施例中，完整管线(在这种情况下可以称为重播管线)可以消耗可见性信息来跳过剔除的三角形以仅遮盖最终传递到光栅化阶段的可见三角形。
在至少一个实施例中，附加的固定功能逻辑3416还可包括机器学习加速逻辑，例如固定功能矩阵乘法逻辑，用于实现包括用于机器学习训练或推理的优化。
在至少一个实施例中，在每个图形子核心3401A-3401F内包括一组执行资源，其可用于响应于图形管线、媒体管线或着色器程序的请求来执行图形、媒体和计算操作。在至少一个实施例中，图形子核心3401A-3401F包括多个EU阵列3402A-3402F、3404A-3404F，线程分派和线程间通信(TD/IC)逻辑3403A-3403F，3D(例如，纹理)采样器3405A-3405F，媒体采样器3406A-3406F，着色器处理器3407A-3407F和共享本地存储器(SLM)3408A-3408F。在至少一个实施例中，EU阵列3402A-3402F、3404A-3404F每个都包含多个执行单元，这些执行单元是通用图形处理单元，能够为图形、媒体或计算操作提供服务，执行浮点和整数/定点逻辑运算，包括图形、媒体或计算着色器程序。在至少一个实施例中，TD/IC逻辑3403A-3403F为子核心内的执行单元执行本地线程分派和线程控制操作，并促进在子核心的执行单元上执行的线程之间的通信。在至少一个实施例中，3D采样器3405A-3405F可以将与纹理或其他3D图形相关的数据读取到存储器中。在至少一个实施例中，3D采样器可以基于与给定纹理相关联的配置的采样状态和纹理格式来不同地读取纹理数据。在至少一个实施例中，媒体采样器3406A-3406F可以基于与媒体数据相关联的类型和格式来执行类似的读取操作。在至少一个实施例中，每个图形子核心3401A-3401F可以可替代地包括统一的3D和媒体采样器。在至少一个实施例中，在每个子核心3401A-3401F内的执行单元上执行的线程可以利用每个子核心内的共享本地存储器3408A-3408F，以使在线程组内执行的线程能够使用片上存储器的公共池来执行。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115的部分或全部可以被合并到图形处理器3400中。例如，在至少一个实施例中，本文描述的训练和/或推理技术可以使用在3D管线、图形微控制器3438、几何和固定功能管线3414和3436或图34中的其他逻辑中体现的一个或更多个ALU。此外，在至少一个实施例中，本文描述的推理和/或训练操作可以使用除图11A或图11B所示的逻辑以外的逻辑来完成。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置图形处理器3400的ALU以执行一种或更多种本文介绍的机器学习算法、神经网络架构、用例或训练技术。
在至少一个实施例中，系统100(见图1)可以至少部分地由图形处理器核心3400实现。在至少一个实施例中，处理器114可以至少部分地由图形处理器核心3400实现。例如，指令118(见图1)可由图形处理器核心3400执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，GPE3310(参见图33)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图35A和图35B示出了根据至少一个实施例的包括图形处理器核心的处理元件的阵列的线程执行逻辑3500。图35A示出了至少一个实施例，其中使用了线程执行逻辑3500。图35B示出了根据至少一个实施例的图形执行单元3508的示例性内部细节。
如图35A中所示，在至少一个实施例中，线程执行逻辑3500包括着色器处理器3502、线程分派器3504、指令高速缓存3506、包括多个执行单元3507A-3507N和3508A-3508N的可缩放执行单元阵列、采样器3510、数据高速缓存3512和数据端口3514。在至少一个实施例中，可缩放执行单元阵列可以例如基于工作负载的计算要求，通过启用或禁用一个或更多个执行单元(例如，执行单元3508A-N或3507A-N中的任意一个)来动态缩放。在至少一个实施例中，可缩放执行单元通过链路到每个执行单元的互连结构互连。在至少一个实施例中，线程执行逻辑3500包括通过指令高速缓存3506、数据端口3514、采样器3510和执行单元3507或3508中的一个或更多个到存储器(诸如系统存储器或高速缓存存储器)的一个或更多个连接。在至少一个实施例中，每个执行单元(例如3507A)是独立的可编程通用计算单元，其能够执行多个同时的硬件线程，同时针对每个线程并行处理多个数据元素。在至少一个实施例中，执行单元3507和/或3508的阵列可缩放以包括任意数量的单独执行单元。
在至少一个实施例中，执行单元3507和/或3508主要用于执行着色器程序。在至少一个实施例中，着色器处理器3502可以处理各种着色器程序并经由线程分派器3504来分派与着色器程序相关联的执行线程。在至少一个实施例中，线程分派器3504包括用于仲裁来自图形和媒体管线的线程初始化庆祝以及在执行单元3507和/或3508中的一个或更多个执行单元上实例化请求的线程的逻辑。例如，在至少一个实施例中，几何管线可以将顶点、镶嵌或几何着色器分派到线程执行逻辑以进行处理。在至少一个实施例中，线程分派器3504还可以处理来自执行着色器程序的运行时线程产生请求。
在至少一个实施例中，执行单元3507和/或3508支持一种指令集，该指令集包括对许多标准3D图形着色器指令的本机支持，从而使图形库(例如Direct 3D和OpenGL)中的着色器程序只需最少的转换即可执行。在至少一个实施例中，执行单元支持顶点和几何处理(例如，顶点程序、几何程序、和/或顶点着色器)、像素处理(例如，像素着色器、片段着色器)和通用处理(例如，计算和媒体着色器)。在至少一个实施例中，每个执行单元3507和/或3508包括一个或更多个算术逻辑单元(ALU)，能够执行多发出单指令多数据(SIMD)，并且多线程操作实现了高效的执行环境尽管有更高的延迟存储器访问。在至少一个实施例中，每个执行单元内的每个硬件线程具有专用的高带宽寄存器文件和相关的独立线程状态。在至少一个实施例中，执行是每个时钟到管线的多次发出，管线能够进行整数、单精度和双精度浮点运算、SIMD分支功能、逻辑运算、先验运算和其他其他运算。在至少一个实施例中，在等待来自存储器或共享功能之一的数据时，执行单元3507和/或3508内的依赖性逻辑使等待线程休眠直到返回了所请求的数据。在至少一个实施例中，当等待线程正在休眠时，硬件资源可以专用于处理其他线程。例如，在至少一个实施例中，在与顶点着色器操作相关联的延迟期间，执行单元可以对像素着色器、片段着色器或另一类型的着色器程序(包括不同的顶点着色器)执行操作。
在至少一个实施例中，执行单元3507和/或3508中的每一个执行单元在数据元素的阵列上进行操作。在至少一个实施例中，多个数据元素是―执行大小‖或指令的通道数。在至少一个实施例中，执行通道是用于指令内的数据元素访问、屏蔽和流控制的执行的逻辑单元。在至少一个实施例中，多个通道可以独立于用于特定图形处理器的多个物理算术逻辑单元(ALU)或浮点单元(FPU)。在至少一个实施例中，执行单元3507和/或3508支持整数和浮点数据类型。
在至少一个实施例中，执行单元指令集包括SIMD指令。在至少一个实施例中，各种数据元素可以作为封装数据类型存储在寄存器中，并且执行单元将基于那些元素的数据大小来处理各种元素。例如，在至少一个实施例中，当对256位宽的向量进行操作时，将向量的256位存储在寄存器中，并且执行单元对向量进行操作，作为四个单独的64位封装数据元素(四字(QW)大小数据元素)、八个单独的32位封装数据元素(双字(DW)大小数据元素)、十六个单独的16位封装数据元素(单词(W)大小数据元素)或三十二个单独的8位数据元素(字节(B)大小的数据元素)。然而，在至少一个实施例中，不同的向量宽度和寄存器大小是可能的。
在至少一个实施例中，一个或更多个执行单元可以被组合成具有执行对于融合EU的线程控制逻辑(3511A-3511N)的融合执行单元3509A-3509N，例如将执行单元3507A与执行单元3508A融合为融合执行单元3509A中。在至少一个实施例中，可以将多个EU合并成一个EU组。
在至少一个实施例中，融合EU组中的EU的数量可以配置为执行单独的SIMD硬件线程，融合的EU组中的EU的数量可能根据各个实施例而变化。在至少一个实施例中，每个EU可以执行各种SIMD宽度，包括但不限于SIMD8、SIMD16和SIMD32。在至少一个实施例中，每个融合图形执行单元3509A-3509N包括至少两个执行单元。例如，在至少一个实施例中，融合执行单元3509A包括第一EU 3507A、第二EU 3508A以及第一EU 3507A和第二EU 3508A共有的线程控制逻辑3511A。在至少一个实施例中，线程控制逻辑3511A控制在融合图形执行单元3509A上执行的线程，从而允许融合执行单元3509A-3509N内的每个EU使用公共指令指针寄存器来执行。
在至少一个实施例中，一个或更多个内部指令高速缓存(例如3506)被包括在线程执行逻辑3500中以高速缓存用于执行单元的线程指令。在至少一个实施例中，包括一个或更多个数据高速缓存(例如3512)以在线程执行期间高速缓存线程数据。在至少一个实施例中，包括采样器3510以提供用于3D操作的纹理采样和用于媒体操作的媒体采样。在至少一个实施例中，采样器3510包括专门的纹理或媒体采样功能，以在将采样数据提供给执行单元之前在采样过程中处理纹理或媒体数据。
在执行期间，在至少一个实施例中，图形和媒体管线通过线程产生和分派逻辑将线程发起请求发送到线程执行逻辑3500。在至少一个实施例中，一旦一组几何对象已经被处理并光栅化成像素数据，则在着色器处理器3502内的像素处理器逻辑(例如，像素着色器逻辑、片段着色器逻辑等)被调用以进一步计算输出信息并且导致将结果写入输出表面(例如，颜色缓冲区、深度缓冲区、模板缓冲区等)。在至少一个实施例中，像素着色器或片段着色器计算要在光栅化对象上插值的各种顶点属性的值。在至少一个实施例中，着色器处理器3502内的像素处理器逻辑然后执行应用程序接口(API)提供的像素或片段着色器程序。在至少一个实施例中，为了执行着色器程序，着色器处理器3502经由线程分派器3504将线程分派到执行单元(例如3508A)。在至少一个实施例中，着色器处理器3502使用采样器3510中的纹理采样逻辑来访问存储在存储器中的纹理贴图中的纹理数据。在至少一个实施例中，对纹理数据和输入几何数据的算术运算为每个几何片段计算像素颜色数据，或者丢弃一个或更多个像素以进行进一步处理。
在至少一个实施例中，数据端口3514提供了一种用于线程执行逻辑3500的存储器访问机制，以将处理后的数据输出到存储器以在图形处理器输出管线上进行进一步处理。在至少一个实施例中，数据端口3514包括或耦合到一个或更多个高速缓存存储器(例如，数据高速缓存3512)以高速缓存数据以便经由数据端口进行存储器访问。
如图35B所示，在至少一个实施例中，图形执行单元3508可以包括指令获取单元3537、通用寄存器文件阵列(GRF)3524、架构寄存器文件阵列(ARF)3526、线程仲裁器3522、发送单元3530、分支单元3532、一组SIMD浮点单元(FPU)3534，以及一组专用整数SIMD ALU3535。在至少一个实施例中，GRF 3524和ARF 3526包括一组与可以在图形执行单元3508中活跃的每个同时硬件线程相关联的通用寄存器文件和架构寄存器文件。在至少一个实施例中，在ARF 3526中维护每个线程架构状态，而在线程执行期间使用的数据存储在GRF 3524中。在至少一个实施例中，每个线程的执行状态，包括每个线程的指令指针，可以被保存在ARF 3526中的线程专用寄存器中。
在至少一个实施例中，图形执行单元3508具有一种架构，该架构是同时多线程(SMT)和细粒度交错多线程(IMT)的组合。在至少一个实施例中，架构具有模块化配置，该模块化配置可以在设计时基于同时线程的目标数量和每个执行单元的寄存器数量来进行微调，其中执行单元资源在用于执行多个同时线程的逻辑上分配。
在至少一个实施例中，图形执行单元3508可以共同发布多个指令，每个指令可以是不同的指令。在至少一个实施例中，图形执行单元线程3508的线程仲裁器3522可以将指令分派到发送单元3530、分支单元3532或SIMD FPU 3534之一以供执行。在至少一个实施例中，每个执行线程可以访问GRF 3524中的128个通用寄存器，其中每个寄存器可以存储32个字节，可以作为32位数据元素的SIMD 8元素向量进行访问。在至少一个实施例中，每个执行单元线程可以访问GRF 3524中的4KB，尽管实施例不限于此，并且在其他实施例中可以提供更多或更少的寄存器资源。在至少一个实施例中，尽管每个执行单元的线程数量也可以根据实施例而变化，但是最多可以同时执行七个线程。在其中七个线程可以访问4KB的至少一个实施例中，GRF 3524可以存储总共28KB。在至少一个实施例中，灵活的寻址模式可以允许将寄存器一起寻址以有效地建立更宽的寄存器或表示跨步的矩形块数据结构。
在至少一个实施例中，经由由消息传递发送单元3530执行的―发送‖指令来调度存储器操作、采样器操作和其他更长延迟的系统通信。在至少一个实施例中，将分支指令分派到分支单元3532促进SIMD发散和最终收敛。
在至少一个实施例中，图形执行单元3508包括一个或更多个SIMD浮点单元(FPU)3534，以执行浮点操作。在至少一个实施例中，一个或更多个FPU 3534还支持整数计算。在至少一个实施例中，一个或更多个FPU 3534可以SIMD执行多达M个32位浮点(或整数)运算，或者SIMD执行多达2M个16位整数或16位浮点运算。在至少一个实施例中，至少一个FPU提供扩展的数学能力以支持高吞吐量的先验数学函数和双精度64位浮点。在至少一个实施例中，还存在一组8位整数SIMD ALU 3535，并且可以被专门优化以执行与机器学习计算相关的操作。
在至少一个实施例中，可以在图形子核心分组(例如，子切片)中实例化图形执行单元3508的多个实例的阵列。在至少一个实施例中，执行单元3508可以跨多个执行通道执行指令。在至少一个实施例中，在图形执行单元3508上执行的每个线程在不同的通道上执行。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。下面结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，推理和/或训练逻辑1115的部分或全部可以被结合到线程执行逻辑3500中。此外，在至少一个实施例中，可以使用除了图11A或图11B中所示的逻辑之外的逻辑来完成在此描述的推理和/或训练操作。在至少一个实施例中，权重参数可以存储在片上或片外存储器和/或寄存器(示出或未示出)中，其配置线程执行逻辑3500的ALU以执行一种或更多种机器学习算法、神经网络架构、用例或本文介绍的训练技术。
在至少一个实施例中，系统100(见图1)可以至少部分地使用线程执行逻辑3500来实现。在至少一个实施例中，处理器114可以至少部分地由图形执行单元3508实现。例如，指令118(见图1)可由图形执行单元3508执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，线程执行逻辑3500和/或图形执行单元3508(参见图35A和图35B)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图36示出了根据至少一个实施例的并行处理单元(―PPU‖)3600。在至少一个实施例中，PPU 3600配置有机器可读代码，该机器可读代码如果由PPU 3600执行，则使得PPU3600执行贯穿本公开描述的一些或全部过程和技术。在至少一个实施例中，PPU 3600是在一个或更多个集成电路设备上实现的多线程处理器，并且利用多线程作为被设计为处理在多个线程上并行执行的计算机可读指令(也称为机器可读指令或简单的指令)的延迟隐藏技术。在至少一个实施例中，线程是指执行线程，并且是被配置为由PPU 3600执行的一组指令的实例。在至少一个实施例中，PPU 3600是图形处理单元(―GPU‖)，图形处理单元配置为实现用于处理三维(―3D‖)图形数据的图形渲染管线，以便生成用于在显示设备(诸如液晶显示器(―LCD‖)设备)上显示的二维(―2D‖)图像数据。在至少一个实施例中，PPU 3600用于执行计算，诸如线性代数运算和机器学习运算。图36仅出于说明性目的示出了示例并行处理器，并且应被解释为在本公开的范围内设想的处理器架构的非限制性示例，并且可以采用任何适当的处理器来对其进行补充和/或替代。
在至少一个实施例中，一个或更多个PPU 3600配置成加速高性能计算(―HPC‖)、数据中心和机器学习应用程序。在至少一个实施例中，PPU3600配置成加速深度学习系统和应用程序，包括以下非限制性示例：自动驾驶汽车平台、深度学习、高精度语音、图像、文本识别系统、智能视频分析、分子模拟、药物发现、疾病诊断、天气预报、大数据分析、天文学、分子动力学模拟、财务建模、机器人技术、工厂自动化、实时语言翻译、在线搜索优化以及个性化用户推荐等。
在至少一个实施例中，PPU 3600包括但不限于输入/输出(―I/O‖)单元3606、前端单元3610、调度器单元3612、工作分配单元3614、集线器3616、交叉开关(―Xbar‖)3620、一个或更多个通用处理集群(―GPC‖)3618和一个或更多个分区单元(―存储器分区单元‖)3622。在至少一个实施例中，PPU 3600通过一个或更多个高速GPU互连(―GPU互连‖)3608连接到主机处理器或其他PPU 3600。在至少一个实施例中，PPU 3600通过系统总线3602连接到主机处理器或其他外围设备。在一个实施例中，PPU 3600连接到包括一个或更多个存储器设备(―存储器‖)3604的本地存储器。在至少一个实施例中，存储器设备3604包括但不限于一个或更多个动态随机存取存储器(―DRAM‖)设备。在至少一个实施例中，一个或更多个DRAM设备配置和/或可配置为高带宽存储器(―HBM‖)子系统，并且在每个设备内堆叠有多个DRAM管芯。
在至少一个实施例中，高速GPU互连3608可以指代系统使用其来进行缩放的基于线的多通道通信链路，并包括与一个或更多个中央处理单元结合的一个或更多个PPU 3600(―CPU‖)，支持PPU 3600和CPU之间的缓存相干以及CPU主控。在至少一个实施例中，高速GPU互连3608通过集线器3616将数据和/或命令传输到PPU 3600的其他单元，例如一个或更多个复制引擎、视频编码器、视频解码器、电源管理单元和/或在图36中可能未明确示出的其他组件。
在至少一个实施例中，I/O单元3606配置为通过系统总线3602从主机处理器(图36中未示出)发送和接收通信(例如，命令、数据)。在至少一个实施例中，I/O单元3606直接通过系统总线3602或通过一个或更多个中间设备(例如存储器桥)与主机处理器通信。在至少一个实施例中，I/O单元3606可以经由系统总线3602与一个或更多个其他处理器(例如一个或更多个PPU 3600)通信。在至少一个实施例中，I/O单元3606实现外围组件互连Express(―PCIe‖)接口，用于通过PCIe总线进行通信。在至少一个实施例中，I/O单元3606实现用于与外部设备通信的接口。
在至少一个实施例中，I/O单元3606对经由系统总线3602接收的分组进行解码。在至少一个实施例中，至少一些分组表示被配置为使PPU 3600执行各种操作的命令。在至少一个实施例中，I/O单元3606如命令所指定的那样将解码的命令发送到PPU 3600的各种其他单元。在至少一个实施例中，命令被发送到前端单元3610和/或被发送到集线器3616或PPU 3600的其他单元，例如一个或更多个复制引擎、视频编码器、视频解码器、电源管理单元等(图36中未明确示出)。在至少一个实施例中，I/O单元3606配置为在PPU 3600的各种逻辑单元之间路由通信。
在至少一个实施例中，由主机处理器执行的程序在缓冲区中对命令流进行编码，该缓冲区将工作负载提供给PPU 3600以进行处理。在至少一个实施例中，工作负载包括指令和要由那些指令处理的数据。在至少一个实施例中，缓冲区是可由主机处理器和PPU3600两者访问(例如，读/写)的存储器中的区域—主机接口单元可以配置为访问经由I/O单元3606通过系统总线3602传输的存储器请求连接到系统总线3602的系统存储器中的缓冲区。在至少一个实施例中，主机处理器将命令流写入缓冲区，然后将指示命令流开始的指针发送给PPU 3600，使得前端单元3610接收指向一个或更多个命令流指针并管理一个或更多个命令流，从命令流中读取命令并将命令转发到PPU 3600的各个单元。
在至少一个实施例中，前端单元3610耦合到调度器单元3612，该调度器单元3612配置各种GPC 3618以处理由一个或更多个命令流定义的任务。在至少一个实施例中，调度器单元3612配置为追踪与调度器单元3612管理的各种任务有关的状态信息，其中状态信息可以指示任务被分配给哪个GPC 3618，任务是活跃的还是非活跃的，与任务相关联的优先级等等。在至少一个实施例中，调度器单元3612管理在一个或更多个GPC 3618上执行的多个任务。
在至少一个实施例中，调度器单元3612耦合到工作分配单元3614，该工作分配单元3614配置为分派任务以在GPC 3618上执行。在至少一个实施例中，工作分配单元3614追踪从调度器单元3612接收到的多个调度任务并且工作分配单元3614管理每个GPC 3618的待处理任务池和活跃任务池。在至少一个实施例中，待处理任务池包括多个时隙(例如32个时隙)，这些时隙包含分配给要由特定的GPC 3618处理的任务；活跃任务池可包括用于由GPC 3618主动处理的任务的多个时隙(例如4个时隙)，以使随着GPC 3618中的一个完成任务的执行，该任务将从GPC 3618的活动任务池中逐出，并且从待处理任务池中选择另一个任务，并布置其在GPC 3618上执行。在至少一个实施例中，如果活跃任务在GPC 3618上处于空闲状态，例如在等待数据依赖性解决时，则活跃任务从GPC 3618中驱逐并返回到待处理任务池，同时选择了待处理任务池中的另一个任务并调度在GPC 3618上执行。
在至少一个实施例中，工作分配单元3614经由XBar 3620与一个或更多个GPC3618通信。在至少一个实施例中，XBar 3620是互连网络，其将PPU 3600的许多单元耦合到PPU 3600的其他单元，并且可以配置为将工作分配单元3614耦合到特定的GPC 3618。在至少一个实施例中，一个或更多个PPU 3600的其他单元也可以通过集线器3616连接到XBar3620。
在至少一个实施例中，任务由调度器单元3612管理，并由工作分配单元3614分配给GPC 3618之一。在至少一个实施例中，GPC 3618配置为处理任务并产生结果。在至少一个实施例中，结果可以由GPC 3618中的其他任务消耗，通过XBar 3620路由到不同的GPC 3618或存储在存储器3604中。在至少一个实施例中，结果可以通过分区单元3622写到存储器3604中，其实现了用于向存储器3604写入数据或从存储器3604读取数据的存储器接口。在至少一个实施例中，结果可以经由高速GPU互连3608传输到另一PPU 3600或CPU。在至少一个实施例中，PPU 3600包括但不限于U个分区单元3622，其等于耦合到PPU 3600的分离且不同的存储器设备3604的数量，本文结合图38更详细地描述。
在至少一个实施例中，主机处理器执行驱动器核心，该驱动程序核心实现应用程序编程接口(API)，该应用程序编程接口使在主机处理器上执行的一个或更多个应用程序能够调度操作以在PPU 3600上执行。在一个实施例中，多个计算应用程序由PPU 3600同时执行，并且PPU 3600为多个计算应用程序提供隔离、服务质量(―QoS‖)和独立的地址空间。在至少一个实施例中，应用程序生成指令(例如，以API调用的形式)，该指令使驱动器核心生成一个或更多个任务以供PPU 3600执行，并且驱动器核心将任务输出至由PPU 3600处理的一个或更多个流。在至少一个实施例中，每个任务包括一个或更多个相关线程组，其可以被称为线程束(warp)。在至少一个实施例中，线程束包括可以并行执行的多个相关线程(例如32个线程)。在至少一个实施例中，协作线程可以指代多个线程，包括用于执行任务并且通过共享存储器交换数据的指令，结合图38根据至少一个实施例更详细地描述了线程和协作线程。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给PPU 3600的信息。在至少一个实施例中，PPU 3600用于基于已由另一处理器或系统或PPU 3600训练过的训练过的机器学习模型(例如，神经网络)推理或预测信息。在至少一个实施例中，PPU 3600可用于执行本文所述的一个或更多个神经网络用例。
在至少一个实施例中，系统100(见图1)可以至少部分地使用PPU 3600来实现。在至少一个实施例中，处理器114可以至少部分地由PPU 3600实现并且存储器116可以至少部分地由存储器3604实现。例如，指令118(见图1)可由存储器3604存储，由PPU 3600执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，PPU 3600(参见图36)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图37示出了根据至少一个实施例的通用处理集群(―GPC‖)3700。在至少一个实施例中，GPC 3700是图36的GPC 3618。在至少一个实施例中，每个GPC 3700包括但不限于用于处理任务的多个硬件单元，并且每个GPC 3700包括但不限于管线管理器3702、预光栅操作单元(―preROP‖)3704、光栅引擎3708、工作分配交叉开关(―WDX‖)3716、存储器管理单元(―MMU‖)3718、一个或更多个数据处理集群(―DPC‖)3706，以及部件的任何合适组合。
在至少一个实施例中，GPC 3700的操作由管线管理器3702控制。在至少一个实施例中，管线管理器3702管理一个或更多个DPC 3706的配置，以处理分配给GPC 3700的任务。在至少一个实施例中，管线管理器3702配置一个或更多个DPC 3706中的至少一个以实现图形渲染管线的至少一部分。在至少一个实施例中，DPC 3706配置为在可编程流式多处理器(―SM‖)3714上执行顶点着色器程序。在至少一个实施例中，管线管理器3702配置为将从工作分配单元接收的数据包路由到GPC 3700内的适当逻辑单元，以及在至少一个实施例中，可以将一些数据包路由到preROP 3704和/或光栅引擎3708中的固定功能硬件单元，而可以将其他数据包路由到DPC 3706以由原始引擎3712或SM 3714进行处理。在至少一个实施例中，管线管理器3702配置DPC 3706中的至少一个以实现神经网络模型和/或计算管线。
在至少一个实施例中，preROP单元3704配置为在至少一个实施例中将由光栅引擎3708和DPC 3706生成的数据路由到分区单元3622中的光栅操作(―ROP‖)单元，上面结合图36更详细地描述。在至少一个实施例中，preROP单元3704配置为执行用于颜色混合的优化、组织像素数据、执行地址转换等等。在至少一个实施例中，光栅引擎3708包括但不限于配置为执行各种光栅操作的多个固定功能硬件单元，并且在至少一个实施例中，光栅引擎3708包括但不限于设置引擎、粗光栅引擎、剔除引擎、裁剪引擎、精细光栅引擎、图块聚合引擎及其任意合适的组合。在至少一个实施例中，设置引擎接收变换后的顶点并生成与由顶点定义的几何图元相关联的平面方程；平面方程式被传送到粗光栅引擎以生成基本图元的覆盖信息(例如，图块的x、y覆盖范围掩模)；粗光栅引擎的输出将传输到剔除引擎，在剔除引擎中与z测试失败的图元相关联的片段将被剔除，并传输到剪切引擎，在剪切引擎中剪切位于视锥范围之外的片段。在至少一个实施例中，将经过裁剪和剔除的片段传递给精细光栅引擎，以基于设置引擎生成的平面方程式生成像素片段的属性。在至少一个实施例中，光栅引擎3708的输出包括将由任何适当的实体(例如，由在DPC 3706内实现的片段着色器)处理的片段。
在至少一个实施例中，包括在GPC 3700中的每个DPC 3706包括但不限于M管线控制器(―MPC‖)3710；图元引擎3712；一个或更多个SM 3714；及其任何合适的组合。在至少一个实施例中，MPC 3710控制DPC 3706的操作，将从管线管理器3702接收的分组路由到DPC3706中的适当单元。在至少一个实施例中，将与顶点相关联的分组路由到图元引擎3712，图元引擎3712配置为从存储器中获取与顶点关联的顶点属性；相反，可以将与着色器程序相关联的数据包发送到SM 3714。
在至少一个实施例中，SM 3714包括但不限于可编程流式处理器，其配置为处理由多个线程表示的任务。在至少一个实施例中，SM 3714是多线程的并且配置为同时执行来自特定线程组的多个线程(例如32个线程)，并且实现单指令、多数据(―SIMD‖)架构，其中将一组线程(例如，线程束)中的每个线程配置为基于相同的指令集来处理不同的数据集。在至少一个实施例中，线程组中的所有线程执行通用指令集。在至少一个实施例中，SM 3714实施单指令、多线程(―SIMT‖)架构，其中一组线程中的每个线程配置为基于通用指令集来处理不同的数据集，但是其中线程组中的各个线程允许在执行期间发散。在至少一个实施例中，为每个线程束维护程序计数器、调用栈和执行状态，从而当线程束中的线程发散时，实现线程束和线程束内的串行执行之间的并发性。在另一个实施例中，为每个单独的线程维护程序计数器、调用栈和执行状态，从而使得在线程束内和线程束之间的所有线程之间具有相等的并发性。在至少一个实施例中，为每个单独的线程维持执行状态，并且可以收敛并并行地执行执行通用指令的线程以提高效率。本文更详细地描述SM 3714的至少一个实施例。
在至少一个实施例中，MMU 3718在GPC 3700和存储器分区单元(例如，图36的分区单元3622)之间提供接口，并且MMU 3718提供虚拟地址到物理地址的转换、存储器保护以及存储器请求的仲裁。在至少一个实施例中，MMU 3718提供一个或更多个转换后备缓冲区(―TLB‖)，用于执行虚拟地址到存储器中的物理地址的转换。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给GPC 3700的信息。在至少一个实施例中，GPC 3700用于基于已由另一处理器或系统或GPC 3700训练过的机器学习模型(例如，神经网络)推理或预测信息。在至少一个实施例中，GPC 3700可用于执行本文所述的一个或更多个神经网络用例。
在至少一个实施例中，系统100(见图1)可以至少部分地由GPC 3700实施。在至少一个实施例中，处理器114可以至少部分地由GPC 3700实现。例如，指令118(见图1)可由GPC3700执行，并用于获得光流图110(见图1和图2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，GPC 3700(参见图37)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图38示出了根据至少一个实施例的并行处理单元(―PPU‖)的存储器分区单元3800。在至少一个实施例中，存储器分区单元3800包括但不限于光栅操作(―ROP‖)单元3802；二级(―L2‖)高速缓存3804；存储器接口3806；及其任何合适的组合。在至少一个实施例中，存储器接口3806耦合到存储器。在至少一个实施例中，存储器接口3806可以实现32、64、128、1024位数据总线，或者类似的实现方式用于高速数据传输。在至少一个实施例中，PPU包括U个存储器接口3806，其中U是正整数，每对分区单元3800一个存储器接口3806，其中每对分区单元3800连接到对应的存储器设备。例如，在至少一个实施例中，PPU可以连接至多达Y个存储器设备，例如高带宽存储器堆栈或图形双数据速率版本5同步动态随机存取存储器(―GDDR5 SDRAM‖)。
在至少一个实施例中，存储器接口3806实现高带宽存储器第二代(―HBM2‖)存储器接口，并且Y等于U的一半。在至少一个实施例中，HBM2存储器堆栈与PPU一起位于物理封装上，与传统的GDDR5 SDRAM系统相比，可提供大量功率并节省面积。在至少一个实施例中，每个HBM2堆栈包括但不限于四个存储器管芯，且Y＝4，每个HBM2堆栈包括每个管芯两个128位通道，用于总共8个通道和1024位的数据总线宽度。在至少一个实施例中，存储器支持单错误校正双错误检测(―SECDED‖)错误校正码(―ECC‖)以保护数据。在至少一个实施例中，ECC可以为对数据损坏敏感的计算应用程序提供更高的可靠性。
在至少一个实施例中，PPU实现了多级存储器层次结构。在至少一个实施例中，存储器分区单元3800支持统一存储器以为中央处理单元(―CPU‖)和PPU存储器提供单个统一虚拟地址空间，从而实现虚拟存储器系统之间的数据共享。在至少一个实施例中，追踪PPU对位于其他处理器上的存储器的访问频率，以确保将存储器页面移动到更频繁地访问页面的PPU的物理存储器。在至少一个实施例中，高速GPU互连3608支持地址转换服务，其允许PPU直接访问CPU的页表，并通过PPU提供对CPU存储器的完全访问。
在至少一个实施例中，复制引擎在多个PPU之间或PPU与CPU之间传输数据。在至少一个实施例中，复制引擎可以为未被映射到页表中的地址生成页面错误，并且存储器分区单元3800然后为页面错误提供服务，将地址映射到页表中，之后复制引擎执行传输。在至少一个实施例中，为多个处理器之间的多个复制引擎操作固定(即不可分页)存储器，从而实质上减少了可用存储器。在至少一个实施例中，在硬件页面故障的情况下，可以将地址传递给复制引擎，而无需考虑是否驻留存储器页，并且复制过程是透明的。
根据至少一个实施例，来自图36的存储器3604或其他系统存储器的数据由存储器分区单元3800获取，并将其存储在L2高速缓存3804中，L2高速缓存3804位于芯片上并且在各种GPC之间共享。在至少一个实施例中，每个存储器分区单元3800包括但不限于与对应的存储器设备相关联的L2高速缓存的至少一部分。在至少一个实施例中，在GPC内的各个单元中实现较低级别的高速缓存。在至少一个实施例中，图37的每个SM 3714可以实现一级(―L1‖)高速缓存，其中L1高速缓存是专用于特定SM 3714的私有存储器，并且从L2高速缓存3804中获取数据并将其存储在每个L1高速缓存中，用于在SM 3714的功能单元中进行处理。在至少一个实施例中，L2高速缓存3804耦合到存储器接口3806和图36所示的XBar3620。
在至少一个实施例中，ROP单元3802执行与像素颜色有关的图形光栅操作，诸如颜色压缩、像素混合等。在至少一个实施例中，ROP单元3802结合光栅引擎3708实施深度测试，从光栅引擎3708的剔除引擎接收与像素片段相关联的样本位置的深度。在至少一个实施例中，针对在与片段关联的样本位置的深度缓冲区中的相应深度测试深度。在至少一个实施例中，如果该片段通过了针对该样本位置的该深度测试，则ROP单元3802更新深度缓冲区，并将该深度测试的结果发送给光栅引擎3708。将意识到，分区单元3800的数量可以不同于GPC的数量，因此，可以在至少一个实施例中将每个ROP单元3802耦合到每个GPC。在至少一个实施例中，ROP单元3802追踪从不同GPC接收到的分组，并且确定ROP单元3802生成的结果是否要通过XBar 3620路由到。
图39示出了根据至少一个实施例的流式多处理器(―SM‖)3900。在至少一个实施例中，SM 3900是图37的SM。在至少一个实施例中，SM 3900包括但不限于指令高速缓存3902；一个或更多个调度器单元3904；寄存器文件3908；一个或更多个处理核心(―核心‖)3910；一个或更多个特殊功能单元(―SFU‖)3912；一个或更多个加载/存储单元(―LSU‖)3914；互连网络3916；共享存储器/一级(―L1‖)高速缓存3918；和/或其任何合适的组合。
在至少一个实施例中，工作分配单元调度任务以在并行处理单元(―PPU‖)的通用处理集群(―GPC‖)上执行，并且每个任务被分配给GPC内部的特定数据处理集群(―DPC‖)，并且如果任务与着色器程序相关联，则将该任务分配给SM 3900之一。在至少一个实施例中，调度器单元3904从工作分配单元接收任务并管理分配给SM 3900的一个或更多个线程块的指令调度。在至少一个实施例中，调度器单元3904调度线程块以作为并行线程的线程束来执行，其中，每个线程块被分配至少一个线程束。在至少一个实施例中，每个线程束执行线程。在至少一个实施例中，调度器单元3904管理多个不同的线程块，将线程束分配给不同的线程块，然后在每个时钟周期内将来自多个不同的协作组的指令分派给各种功能单元(例如，处理核心3910、SFU 3912和LSU 3914)。
在至少一个实施例中，协作组可以指用于组织通信线程组的编程模型，其允许开发者表达线程正在通信的粒度，从而能够表达更丰富、更有效的并行分解。在至少一个实施例中，协作启动API支持线程块之间的同步以执行并行算法。在至少一个实施例中，常规编程模型的应用程序提供了用于同步协作线程的单一、简单的构造：跨线程块的所有线程的屏障(例如，syncthreads()函数)。但是，在至少一个实施例中，程序员可以在小于线程块粒度的情形下来定义线程组，并在所定义的组内进行同步，以实现更高的性能、设计灵活性以及以集合组范围功能接口的形式实现软件重用。在至少一个实施例中，协作组使程序员能够以子块(即，小到单个线程)和多块粒度明确定义线程组，并执行集合操作，例如对协作组中的线程进行同步。在至少一个实施例中，该编程模型支持跨软件边界的干净组合，从而库和实用程序功能可以在其本地环境中安全地同步，而不必进行关于收敛的假设。在至少一个实施例中，协作组图元使协作并行的新模式成为可能，包括但不限于生产者-消费者并行，机会主义并行以及整个线程块网格上的全局同步。
在至少一个实施例中，调度单元3906配置为将指令发送到功能单元中的一个或更多个，并且调度器单元3904并包括但不限于两个调度单元3906，该两个调度单元3906使得来自共同线程束的两个不同指令能够在每个时钟周期被调度。在至少一个实施例中，每个调度器单元3904包括单个调度单元3906或附加调度单元3906。
在至少一个实施例中，每个SM 3900在至少一个实施例中包括但不限于寄存器文件3908，该寄存器文件3908为SM 3900的功能单元提供了一组寄存器。在至少一个实施例中，寄存器文件3908在每个功能单元之间划分，从而为每个功能单元分配寄存器文件3908的专用部分。在至少一个实施例中，寄存器文件3908在由SM 3900执行的不同线程束之间划分，并且寄存器文件3908为连接到功能单元的数据路径的操作数提供临时存储。在至少一个实施例中，每个SM 3900包括但不限于多个L个处理核心3910，其中L是正整数。在至少一个实施例中，SM 3900包括但不限于大量(例如128个或更多)不同的处理核心3910。在至少一个实施例中，每个处理核心3910包括但不限于全管线、单精度、双精度和/或混合精度处理单元，其包括但不限于浮点算术逻辑单元和整数算术逻辑单元。在至少一个实施例中，浮点算术逻辑单元实现用于浮点算术的IEEE 754-2008标准。在至少一个实施例中，处理核心3910包括但不限于64个单精度(32位)浮点核心、64个整数核心、32个双精度(64位)浮点核心和8个张量核心。
根据至少一个实施例，张量核心配置为执行矩阵运算。在至少一个实施例中，一个或更多个张量核心包括在处理核心3910中。在至少一个实施例中，张量核心配置为执行深度学习矩阵算术，例如用于神经网络训练和推理的卷积运算。在至少一个实施例中，每个张量核心在4×4矩阵上操作并且执行矩阵乘法和累加运算D＝A×B+C，其中A、B、C和D是4×4矩阵。
在至少一个实施例中，矩阵乘法输入A和B是16位浮点矩阵，并且累加矩阵C和D是16位浮点或32位浮点矩阵。在至少一个实施例中，张量核心对16位浮点输入数据进行32位浮点累加运算。在至少一个实施例中，16位浮点乘法使用64个运算，并得到全精度乘积，然后使用32位浮点加法与其他中间乘积累加起来，以进行4x4x4矩阵乘法。在至少一个实施例中，张量核心用于执行由这些较小元件构成的更大的二维或更高维度的矩阵运算。在至少一个实施例中，API(诸如CUDA 9C++API)公开专门的矩阵加载、矩阵乘法和累加以及矩阵存储操作，以有效地使用来自CUDA-C++程序的张量核心。在至少一个实施例中，在CUDA级别，线程束级别接口假定跨越所有32个线程束线程的16×16大小的矩阵。
在至少一个实施例中，每个SM 3900包括但不限于执行特殊功能(例如，属性评估、倒数平方根等)的M个SFU 3912。在至少一个实施例中，SFU 3912包括但不限于配置为遍历分层树数据结构的树遍历单元。在至少一个实施例中，SFU 3912包括但不限于配置为执行纹理映射过滤操作的纹理单元。在至少一个实施例中，纹理单元配置为从存储器中加载纹理映射(例如，纹理像素的2D阵列)和采样纹理映射，以产生采样的纹理值以供由SM 3900执行的着色器程序使用。在至少一个实施例中，将纹理映射存储在共享存储器/L1高速缓存3918中。在至少一个实施例中，根据至少一个实施例，纹理单元使用mip映射(mip-maps)(例如，细节级别不同的纹理映射)来实现纹理操作(诸如过滤操作)。在至少一个实施例中，每个SM 3900包括但不限于两个纹理单元。
在至少一个实施例中，每个SM 3900包括但不限于实现共享存储器/L1高速缓存3918与寄存器文件3908之间的加载和存储操作的N个LSU 3914。在至少一个实施例中，互连网络3916将每个功能单元连接到寄存器文件3908，并且LSU 3914连接到寄存器文件3908和共享存储器/L1高速缓存3918。在至少一个实施例中，互连网络3916是交叉开关，其可以配置为将任何功能单元连接到寄存器文件3908中的任何寄存器，并且将LSU 3914连接到寄存器文件3908和共享存储器/L1高速缓存3918中的存储器位置。
在至少一个实施例中，共享存储器/L1高速缓存3918是片上存储器的阵列，其在至少一个实施例中允许SM 3900与图元引擎之间以及SM 3900中的线程之间的数据存储和通信。在至少一个实施例中，共享存储器/L1高速缓存3918包括但不限于128KB的存储容量，并且位于从SM 3900到分区单元的路径中。在至少一个实施例中，共享存储器/L1高速缓存3918在至少一个实施例中用于高速缓存读取和写入。在至少一个实施例中，共享存储器/L1高速缓存3918、L2高速缓存和存储器中的一个或更多个是后备存储。
在至少一个实施例中，将数据高速缓存和共享存储器功能组合到单个存储器块中，为两种类型的存储器访问提供了改进的性能。在至少一个实施例中，容量由不使用共享存储器的程序使用或将其用作高速缓存，例如如果共享存储器配置为使用一半容量，并且纹理和加载/存储操作可以使用剩余容量。根据至少一个实施例，在共享存储器/L1高速缓存3918内的集成使共享存储器/L1高速缓存3918能够用作用于流传输数据的高吞吐量管线，同时提供对频繁重用的数据的高带宽和低延迟访问。在至少一个实施例中，当配置用于通用并行计算时，与图形处理相比，可以使用更简单的配置。在至少一个实施例中，绕过固定功能图形处理单元，从而创建了更加简单的编程模型。在至少一个实施例中，在通用并行计算配置中，工作分配单元直接将线程的块分配和分布给DPC。在至少一个实施例中，块中的线程执行通用程序，在计算中使用唯一的线程ID以确保每个线程生成唯一的结果，使用SM 3900执行程序并执行计算，使用共享存储器/L1高速缓存3918在线程之间进行通信，以及使用LSU 3914通过共享存储器/L1高速缓存3918和存储器分区单元来读写全局存储器。在至少一个实施例中，当被配置用于通用并行计算时，SM 3900向调度器单元3904写入可以用来在DPC上启动新工作的命令。
在至少一个实施例中，PPU被包括在台式计算机、膝上型计算机、平板电脑、服务器、超级计算机、智能电话(例如，无线、手持设备)、个人数字助理(―PDA‖)、数码相机、车辆、头戴式显示器、手持式电子设备等中或与之耦合。在至少一个实施例中，PPU被实现在单个半导体衬底上。在至少一个实施例中，PPU与一个或更多个其他设备(例如附加的PPU、存储器、精简指令集计算机(―RISC‖)CPU，一个或更多个存储器管理单元(―MMU‖)、数模转换器(―DAC‖)等)一起被包括在片上系统(―SoC‖)中。
在至少一个实施例中，PPU可以被包括在包括一个或更多个存储设备的图形卡上。在至少一个实施例中，该图形卡可以配置为与台式计算机主板上的PCIe插槽相连接。在至少一个实施例中，该PPU可以是包括在主板的芯片组中的集成图形处理单元(―iGPU‖)。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。在至少一个实施例中，深度学习应用程序处理器用于训练机器学习模型(诸如神经网络)，以预测或推理提供给SM 3900的信息。在至少一个实施例中，SM 3900用于基于已由另一处理器或系统或由SM3900训练过的机器学习模型(例如，神经网络)推理或预测信息。在至少一个实施例中，SM 3900可用于执行一个或更多个本文所述的神经网络用例。
公开了实施例，其涉及用于高级计算的虚拟化计算平台，诸如医疗应用程序中的图像推理和图像处理。实施例可可以包括但不限于射线照相、磁共振成像(MRI)、核医学、超声、超声检查、弹性成像、光声成像、断层扫描、超声心动图、功能近红外光谱和磁粒子成像，或其组合。在至少一个实施例中，本文所述的虚拟化计算平台和相关过程可以附加地或替代地用于但不限于法医科学分析、地下探测和成像(例如，石油勘探、考古学、古生物学等)、地形学、海洋学、地质学、骨学、气象学、智能区域或目标追踪和监测、传感器数据处理(如雷达、声呐、激光雷达等)和/或基因组学和基因测序。
参考图40，图40是根据至少一个实施例的用于生成和部署图像处理和推理管线的过程4000的示例数据流图。在至少一个实施例中，过程4000可以被部署用于成像设备、处理设备、基因组学设备、基因测序设备、放射设备和/或一个或更多个设施4002处的其他设备类型，该设施例如医疗设施、医院、医疗机构、诊所、研究或诊断实验室等。在至少一个实施例中，过程4000可以被部署为对测序数据进行基因组分析和推理。可以使用本文所述的系统和过程来执行基因组分析的示例，所述基因组分析的实例包括但不限于识别变体、突变检测和基因表达量化。
在至少一个实施例中，过程4000可以在训练系统4004和/或部署系统4006内执行。在至少一个实施例中，训练系统4004可以用于执行机器学习模型(例如，神经网络、对象检测算法、计算机视觉算法等)的训练、部署和实现，以用于部署系统4006。在至少一个实施例中，部署系统4006可以被配置为在分布式计算环境中卸载处理和计算资源，以减少设施4002的基础设施需求。在至少一个实施例中，部署系统4006可以提供管线平台用于选择、定制和实现虚拟仪器，以在设施4002处与成像设备(如MRI、CT扫描、X射线、超声波等)或测序设备一起使用。在至少一个实施例中，虚拟仪器可以包括用于针对由成像设备、测序设备、放射线设备和/或其他设备类型生成的成像数据执行一个或更多个处理操作的软件定义的应用程序。在至少一个实施例中，管线中的一个或更多个应用程序在应用程序执行期间，可以使用或调用部署系统4006的服务(例如，推理、可视化、计算、AI等)。
在至少一个实施例中，在高级处理和推理管线中使用的一些应用程序可以使用机器学习模型或其他AI来执行一个或更多个处理步骤。在至少一个实施例中，可以使用在设施4002处生成(并存储在设施4002处的一个或更多个图片存档和通信系统(PACS)服务器上)的数据4008(例如成像数据)在设施4002处训练机器学习模型，可以使用来自另一个或更多个设施(例如，不同的医院、实验室、诊所等)的成像或测序数据4008来训练机器学习模型，或其组合。在至少一个实施例中，训练系统4004可以用于提供应用程序、服务和/或其他资源，以生成用于部署系统4006的工作的、可部署的机器学习模型。
在至少一个实施例中，模型注册表4024可以由对象存储支持，该对象存储可以支持版本控制和对象元数据。在至少一个实施例中，可以从云平台内通过例如云存储(例如，图41的云4126)兼容的应用程序编程接口(API)来访问对象存储。在至少一个实施例中，模型注册表4024内的机器学习模型可以由与API交互的系统的开发者或合作伙伴上传、列出、修改或删除。在至少一个实施例中，API可以提供对方法的访问，所述方法允许具有适当凭证的用户将模型与应用程序相关联，使得模型可以作为应用程序的容器化实例化的执行的一部分来执行。
在至少一个实施例中，训练管线4104(图41)可以包括以下情形：其中设施4002正在训练他们自己的机器学习模型，或者具有需要优化或更新的现有机器学习模型。在至少一个实施例中，可以接收由成像设备、测序设备和/或其他类型设备生成的成像数据4008。在至少一个实施例中，一旦接收到成像数据4008，AI辅助注释4010就可以用于帮助生成与成像数据4008相对应的注释，以用作机器学习模型的地面实况数据。在至少一个实施例中，AI辅助注释4010可以包括一个或更多个机器学习模型(例如，卷积神经网络(CNN))，可以对该机器学习模型进行训练，以生成对应于某些类型的成像数据4008(例如，来自某些设备)的注释，和/或成像数据4008中某些类型的异常。在至少一个实施例中，然后AI辅助注释4010可以被直接使用，或者可以使用注释工具(例如，由研究人员、临床医生、医生、科学家等)进行调整或微调，以生成地面实况数据。在至少一个实施例中，在一些示例中，标记的临床数据4012(例如，由临床医生、医生、科学家、技术人员等提供的注释)可以用作训练机器学习模型的地面实况数据。在至少一个实施例中，AI辅助注释4010、标记的临床数据4012或其组合可以用作训练机器学习模型的地面实况数据。在至少一个实施例中，经训练的机器学习模型可以被称为输出模型4016，并且可以由部署系统4006使用，如本文所述。
在至少一个实施例中，训练管线4104(图41)可以包括以下情形：其中设施4002需要机器学习模型，以用于执行用于部署系统4006中的一个或更多个应用程序的一个或更多个处理任务，但是设施4002当前可能没有这种机器学习模型(或者可能没有为此目的而优化的、高效的或有效的模型)。在至少一个实施例中，可以从模型注册表4024中选择现有的机器学习模型。在至少一个实施例中，模型注册表4024可以包括机器学习模型，其被训练为对成像数据执行各种不同的推理任务。在至少一个实施例中，可以在来自不同的设施(例如，位于远处的设施)而不是设施4002的成像数据上训练模型注册表4024中的机器学习模型。在至少一个实施例中，机器学习模型可能已经在来自一个位置、两个位置或任意数量的位置的成像数据上进行训练。在至少一个实施例中，当在来自特定位置的成像数据上进行训练时，可以在该位置处进行训练，或者至少以保护成像数据的机密性或限制成像数据从场外转移的方式进行训练(例如，遵守HIPAA法规、隐私法规等)。在至少一个实施例中，一旦在一个位置处训练了模型或部分地训练了模型，则可以将机器学习模型添加到模型注册表4024。在至少一个实施例中，然后可以在任意数量的其他设施处对机器学习模型进行重新训练或更新，经重新训练或更新的模型可以在模型注册表4024中使用。在至少一个实施例中，然后可以从模型注册表4024中选择机器学习模型(并称为输出模型4016)，并且可以在部署系统4006中，以执行用于部署系统的一个或更多个应用程序的一个或更多个处理任务。
在至少一个实施例中，训练管线4104(图41)可用于包括设施4002的场景中，所述设施需要机器学习模型，以用于执行用于部署系统4006中的一个或更多个应用程序的一个或更多个处理任务，但是设施4002当前可能没有这样的机器学习模型(或者可能没有优化的、高效的或有效的模型)。在至少一个实施例中，由于用于训练机器学习模型的训练数据的种群差异、遗传变异、稳健性，训练数据异常的多样性，和/或训练数据的其他问题，从模型注册表4024中选择的机器学习模型可能不会针对在设施4002处生成的成像数据4008进行微调或优化。在至少一个实施例中，AI辅助注释4010可以用于帮助生成与成像数据4008相对应的注释，以用作训练或更新机器学习模型的地面实况数据。在至少一个实施例中，标记的临床数据4012(例如，由临床医生、医生、科学家等提供的注释)可以用作训练机器学习模型的地面实况数据。在至少一个实施例中，重新训练或更新机器学习模型可以称为模型训练4014。在至少一个实施例中，模型训练4014(例如AI辅助注释4010，标记的临床数据4012或其组合)可以用作重新训练或更新机器学习模型的地面实况数据。
在至少一个实施例中，部署系统4006可以包括软件4018、服务4020、硬件4022和/或其他组件、特征和功能。在至少一个实施例中，部署系统4006可以包括软件―栈‖，以使软件4018可以构建在服务4020的顶部上，并且可以使用服务4020来执行一些或全部处理任务，并且服务4020和软件4018可以构建在硬件4022的顶部上，并使用硬件4022来执行部署系统4006的处理、存储和/或其他计算任务。
在至少一个实施例中，软件4018可以包括任意数量的不同容器，其中每个容器可以执行应用程序的实例化。在至少一个实施例中，每个应用程序可以在高级处理和推理管线中执行一个或更多个处理任务(例如，推理、对象检测、特征检测、分割、图像增强、校准等)。在至少一个实施例中，对于每种类型的成像设备(例如CT、MRI、X射线、超声、超声检查、超声心动图等)、测序设备、放射学设备、基因组学设备等，可能有任意数量的容器，其可以对由设备生成的成像数据4008(或其他数据类型，例如本文所述的数据类型)执行数据处理任务。在至少一个实施例中，除了接收和配置成像数据以供每个容器使用和/或在通过管线处理后由设施4002使用的容器以外，还可以基于对处理成像数据4008想要的或所需的不同容器的选择来定义高级处理和推理管线(例如，以将输出转换回可用的数据类型，诸如医学数字成像和通信(DICOM)数据、放射信息系统(RIS)数据、临床信息系统(CIS)数据、远程过程调用(RPC)数据、基本上符合表示状态传输(REST)接口的数据、基本上符合基于文件接口的数据、和/或原始数据，以便在设施4002进行存储和显示)。在至少一个实施例中，软件4018内的容器组合(例如，其构成管线)可以被称为虚拟仪器(如本文中更详细地描述的)，并且虚拟仪器可以利用服务4020和硬件4022来执行容器中实例化的应用程序的部分或全部处理任务。
在至少一个实施例中，数据处理管线可以响应于推理请求(例如，来自部署系统4006的用户的请求，例如临床医生，医生，放射科医生等)接收DICOM、RIS、CIS、符合REST、RPC、原始、和/或其他格式的输入数据(例如，成像数据4008)。在至少一个实施例中，输入数据可以代表由一个或更多个成像设备、测序设备、放射设备、基因组设备和/或其他设备类型生成的一个或更多个图像、视频和/或其他数据表示。在至少一个实施例中，数据可以作为数据处理管线的一部分进行预处理，以准备数据用于由一个或更多个应用程序处理。在至少一个实施例中，可以在管线的一个或更多个推理任务或其他处理任务的输出上执行后处理，以准备下一个应用程序的输出数据和/或准备输出数据，以供用户传输和/或使用(例如作为对推理请求的响应)。在至少一个实施例中，推理任务可以由一个或更多个机器学习模型执行，例如经训练或部署的神经网络，所述模型可以包括训练系统4004的输出模型4016。
在至少一个实施例中，数据处理管线的任务可以封装在容器中，每个容器表示能够引用机器学习模型的应用程序和虚拟化计算环境的离散、全功能实例化。在至少一个实施例中，容器或应用程序可被发布到容器注册表(本文更详细地描述)的私有(例如，有限访问)区域中，并且经训练或部署的模型可存储在模型注册表4024中，并与一个或更多个应用程序相关联。在至少一个实施例中，应用程序的图像(例如，容器图像)可在容器注册表中使用，并且一旦用户从容器注册表中选择图像以用于在管线中部署，则该图像可用于生成用于应用程序的实例化的容器，以供用户的系统使用。
在至少一个实施例中，开发者(例如，软件开发者、临床医生、医生等)可以开发、发布和存储应用程序(例如，作为容器)，用于对所提供的数据执行图像处理和/或推理。在至少一个实施例中，可以使用与系统相关联的软件开发工具包(SDK)来执行开发、发布和/或存储(例如，以确保开发的应用程序和/或容器符合系统或与系统兼容)。在至少一个实施例中，所开发的应用程序可以使用SDK在本地测试(例如，在第一设施处，对来自第一设施的数据进行测试)，所述SDK作为系统(例如图41中的系统4100)可以支持至少某些服务4020。在至少一个实施例中，由于DICOM对象可能包含一到数百个图像或其他数据类型，并且由于数据的变化，因此开发者可负责管理(例如，设置构造，用于将预处理构建到应用程序中等)传入的DICOM数据的提取和准备。在至少一个实施例中，一旦通过系统4100的验证(例如，为了准确性、安全性、患者隐私等)，应用程序便会在容器注册表中可用，以供用户(例如，医院、诊所、实验室、医疗保健提供者等)选择和/或实现，以对用户的设施(例如第二设施)处的数据执行一个或更多个处理任务。
在至少一个实施例中，开发者随后可以通过网络共享应用程序或容器，以供系统(例如，图41的系统4100)的用户访问和使用。在至少一个实施例中，可以将完成并经过验证的应用程序或容器存储在容器注册表中，并且可以将相关的机器学习模型存储在模型注册表4024中。在至少一个实施例中，请求实体(例如，医疗机构的用户)(其提供推理或图像处理请求)可以浏览容器注册表和/或模型注册表4024，以获得应用程序、容器、数据集、机器学习模型等，选择所需的元素组合以包含在数据处理管线中，并提交图像处理请求。在至少一个实施例中，请求可以包括执行请求所必需的输入数据(以及在一些示例中与患者相关的数据)，和/或可以包括对在处理请求时要执行的应用程序和/或机器学习模型的选择。在至少一个实施例中，然后可以将请求传递到部署系统4006的一个或更多个组件(例如，云)，以执行数据处理管线的处理。在至少一个实施例中，由部署系统4006进行的处理可以包括引用从容器注册表和/或模型注册表4024中选择的元素(例如，应用程序、容器、模型等)。在至少一个实施例中，一旦通过管线生成结果，结果可返回给用户以供参考(例如，用于在本地、本地工作站或终端上执行的查看应用程序套件中进行查看)。在至少一个实施例中，放射科医生可以从数据处理管线接收结果，所述数据处理管线包括任意数量的应用程序和/或容器，其中结果可以包括X射线、CT扫描、MRI等中的异常检测。
在至少一个实施例中，为了帮助处理或执行管线中的应用程序或容器，可以利用服务4020。在至少一个实施例中，服务4020可以包括计算服务、人工智能(AI)服务、可视化服务和/或其他服务类型。在至少一个实施例中，服务4020可以提供软件4018中的一个或更多个应用程序所共有的功能，因此可以将功能抽象为可以被应用程序调用或利用的服务。在至少一个实施例中，由服务4020提供的功能可以动态且更有效地运行，同时还可以通过允许应用程序并行地处理数据(例如，使用图41中的并行计算平台4130)来很好地缩放。在至少一个实施例中，不是要求共享服务4020提供的相同功能的每个应用程序都必须具有服务4020的相应实例，而是可以在各种应用程序之间和之中共享服务4020。在至少一个实施例中，作为非限制性示例，服务可包括可用于执行检测或分割任务的推理服务器或引擎。在至少一个实施例中，可以包括模型训练服务，其可以提供机器学习模型训练和/或重新训练能力。在至少一个实施例中，可以还包括数据增强服务，其可以提供GPU加速的数据(例如，DICOM、RIS、CIS、符合REST、RPC、原始等)提取、调整大小、缩放和/或其他增强。在至少一个实施例中，可以使用可视化服务，其可以添加图像渲染效果(例如射线追踪、光栅化、降噪、锐化等)，以向二维(2D)和/或三维(3D)模型添加真实感。在至少一个实施例中，可以包括虚拟仪器服务，其为虚拟仪器的管线内的其他应用程序提供波束赋形、分割、推理、成像和/或支持。
在至少一个实施例中，在服务4020包括AI服务(例如，推理服务)的情况下，作为应用程序执行的一部分，可以通过调用(例如，作为API调用)推理服务(例如，推理服务器)，以执行一个或更多个机器学习模型或其处理，来执行与用于异常检测(例如，肿瘤、生长异常、瘢痕形成等)的应用程序相关联的一个或更多个机器学习模型。在至少一个实施例中，在另一应用程序包括用于分割任务的一个或更多个机器学习模型的情况下，应用程序可以调用推理服务来执行机器学习模型，以用于执行与分割任务相关联的一个或更多个处理操作。在至少一个实施例中，实现高级处理和推理管线的软件4018，其包括分割应用程序和异常检测应用程序，可以被管线化，因为每个应用程序可以调用相同的推理服务来执行一个或更多个推理任务。
在至少一个实施例中，硬件4022可包括GPU、CPU、图形卡、AI/深度学习系统(例如，AI超级计算机，诸如NVIDIA的DGX超级计算机系统)、云平台或其组合。在至少一个实施例中，可以使用不同类型的硬件4022，以为部署系统4006中的软件4018和服务4020提供高效的、专门构建的支持。在至少一个实施例中，可以实现使用GPU处理来在AI/深度学习系统内、云系统中、和/或部署系统4006的其他处理组件中进行本地处理(例如，在设施4002处)，以提高图像处理、图像重建、分割、MRI检查、中风或心脏病发作检测(例如实时地)、渲染的图像质量等的效率、准确性和效能。在至少一个实施例中，设施可包括成像设备、基因组设备、测序设备，和/或本地的其他设备类型，其可以利用GPU生成代表受试者解剖结构的成像数据。
在至少一个实施例中，作为非限制性示例，关于深度学习、机器学习和/或高性能计算，可以针对GPU处理优化软件4018和/或服务4020。在至少一个实施例中，部署系统4006和/或训练系统4004的计算环境中的至少一些可以在具有GPU优化的软件(例如，NVIDIADGX系统的硬件和软件组合)的数据中心、一个或更多个超级计算机或高性能计算机系统中执行。在至少一个实施例中，数据中心可以符合HIPAA的规定，使得关于患者数据的隐私性安全地处理成像数据和/或其他患者数据的接收、处理和传输。在至少一个实施例中，如本文所述，硬件4022可包括任意数量的GPU，所述GPU可被调用以并行执行数据处理。在至少一个实施例中，云平台还可包括用于深度学习任务的GPU优化执行、机器学习任务或其他计算任务的GPU处理。在至少一个实施例中，可以使用AI/深度学习超级计算机和/或GPU优化的软件(例如，如在NVIDIA的DGX系统上提供的)作为硬件抽象和缩放平台，来执行云平台(例如，NVIDIA的NGC)。在至少一个实施例中，云平台可以在多个GPU上集成应用程序容器集群系统或协调系统(例如，KUBERNETES)，以实现无缝缩放和负载均衡。
在至少一个实施例中，系统100(见图1)可以至少部分地由SM 3900和/或使用过程4000来实现。在至少一个实施例中，处理器114可以至少部分地由SM 3900实现。例如，指令118(见图1)可由SM 3900执行，并用于获得光流图110(见图1和2)。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，SM 3900(参见图39)可以针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图41是根据至少一个实施例的用于生成和部署成像部署管线的示例系统4100的系统图。在至少一个实施例中，系统4100可以用于实现图40的过程4000和/或其他过程，包括高级处理和推理管线。在至少一个实施例中，系统4100可以包括训练系统4004和部署系统4006。在至少一个实施例中，可以使用软件4018、服务4020和/或硬件4022，来实现训练系统4004和部署系统4006，如本文所述。
在至少一个实施例中，系统4100(例如，训练系统4004和/或部署系统4006)可以在云计算环境中(例如，使用云4126)实现。在至少一个实施例中，系统4100可以在本地实现(关于医疗服务设施)，或者作为云计算资源和本地计算资源的组合来实现。在至少一个实施例中，在实现云计算的实施例中，患者数据可以与系统4100的一个或更多个组件分离，或者未由系统4100的一个或更多个组件处理，这将导致处理不符合HIPAA和/或其他数据处理和隐私法规或法律。在至少一个实施例中，可以通过制定安全措施或协议，将对云4126中的API的访问权限限制为授权用户。在至少一个实施例中，安全协议可以包括网络令牌，其可以由认证(例如，AuthN、AuthZ、Gluecon等)服务签名，并且可以携带适当的授权。在至少一个实施例中，虚拟仪器的API(本文中描述)或系统4100的其他实例可以被限制为已被审核或授权用于交互的一组公共IP。
在至少一个实施例中，系统4100的各个组件可以使用多种不同网络类型中的任何一种在彼此之间进行通信，所述不同网络类型包括但不限于经由有线和/或无线通信协议的局域网(LAN)和/或广域网(WAN)。在至少一个实施例中，系统4100的设施和组件之间的通信(例如，用于发送推理请求、用于接收推理请求的结果等)可以通过一个或更多个数据总线、无线数据协议(Wi-Fi)、有线数据协议(例如以太网)等进行传送。
在至少一个实施例中，类似于本文关于图40所描述的，训练系统4004可以执行训练管线4104。在至少一个实施例中，其中部署系统4006将在部署管线4110中使用一个或更多个机器学习模型，训练管线4104可用于训练或重新训练一个或更多个(例如，预训练的)模型，和/或实现一个或更多个预训练模型4106(例如，无需重新训练或更新)。在至少一个实施例中，作为训练管线4104的结果，可以生成输出模型4016。在至少一个实施例中，训练管线4104可以包括任意数量的处理步骤，诸如但不限于成像数据(或其他输入数据)的转换或适配(例如，使用DICOM适配器4102A将DICOM图像转换为适合于由各自的机器学习模型处理的另一种格式，例如Neuroimaging信息技术倡议(NIfTI)格式)、AI辅助注释4010、成像数据4008的标记或注释(用于生成标记的临床数据4012)、从模型注册表中选择模型、模型训练4014、训练、重新训练或更新模型，和/或其他处理步骤。在至少一个实施例中，对于由部署系统4006使用的不同的机器学习模型，可以使用不同的训练管线4104。在至少一个实施例中，类似于关于图40描述的第一示例的训练管线4104可用于第一机器学习模型，类似于关于图40描述的第二示例的训练管线4104可用于第二机器学习模型，类似于关于图40描述的第三示例的训练管线4104可用于第三机器学习模型。在至少一个实施例中，可以根据每个相应机器学习模型的要求来使用训练系统4004内任务的任何组合。在至少一个实施例中，一个或更多个机器学习模型可能已经被训练并准备好用于部署，因此训练系统4004可能不会对机器学习模型进行任何处理，并且一个或更多个机器学习模型可以由部署系统4006来实现。
在至少一个实施例中，根据实现或实施例，输出模型4016和/或预训练模型4106可包括任何类型的机器学习模型。在至少一个实施例中并且不限于此，系统4100使用的机器学习模型可以包括使用线性回归、逻辑回归、决策树、支持向量机(SVM)、朴素贝叶斯、k-最近邻(Knn)、k均值聚类、随机森林、降维算法、梯度提升算法、神经网络(例如，自动编码器、卷积、递归、感知器、长/短期记忆(LSTM)、Hopfield、Boltzmann、深层信念、反卷积、生成对抗、液体状态机等)，和/或其他类型的机器学习模型。
在至少一个实施例中，训练管线4104可以包括AI辅助注释，如本文关于至少图44B更详细描述的。在至少一个实施例中，可以通过任何数量的技术来生成标记的临床数据4012(例如，传统注释)。在至少一个实施例中，在一些示例中可以在绘图程序(例如，注释程序)、计算机辅助设计(CAD)程序、标记程序、适用于生成地面实况的注释或标签的另一类型的应用程序中、和/或可以手绘，生成标签或其他注释。在至少一个实施例中，地面实况数据可以被合成产生(例如，从计算机模型或渲染生成)、真实产生(例如，从真实世界数据设计和生成)、机器自动产生(例如，使用特征分析和学习从数据中提取特征，然后生成标签)、人工注释(例如，标记器或注释专家，定义标签的位置)和/或其组合。在至少一个实施例中，对于成像数据4008(或机器学习模型使用的其他数据类型)的每个实例，可以存在由训练系统4004生成的相应的地面实况数据。在至少一个实施例中，可以作为部署管线4110的一部分执行AI辅助注释；补充或代替训练管线4104中包括的AI辅助注释。在至少一个实施例中，系统4100可以包括多层平台，所述多层平台可以包括诊断应用程序(或其他应用程序类型)的软件层(例如软件4018)，其可以执行一个或更多个医学成像和诊断功能。在至少一个实施例中，系统4100可以通信地耦合到(例如，经由加密链路)一个或更多个设施的PACS服务器网络。在至少一个实施例中，系统4100可被配置为从PACS服务器(例如，经由DICOM适配器4102或诸如RIS、CIS、符合REST、RPC、原始等的另一数据类型适配器)访问和引用数据(例如，DICOM数据、RIS数据、原始数据、CIS数据、符合REST的数据、RPC、原始数据等)，以执行操作，例如训练机器学习模型、部署机器学习模型、图像处理、推理和/或其他操作。
在至少一个实施例中，软件层可以被实现为安全的、加密的和/或经认证的API，通过所述API可以从外部环境(例如，设施4002)援引(invoke)(例如，调用(call))应用程序或容器。在至少一个实施例中，应用程序随后可以调用或执行一个或更多个服务4020，以执行与各自的应用程序相关联的计算、AI或可视化任务，并且软件4018和/或服务4020可以利用硬件4022以有效和高效的方式执行处理任务。
在至少一个实施例中，部署系统4006可以执行部署管线4110。在至少一个实施例中，部署管线4110可以包括任意数量的应用程序，所述应用程序可以是顺序的、非顺序的，或者以其他方式应用于成像数据(和/或其他数据类型)-包括AI辅助注释，所述成像数据由成像设备、测序设备、基因组学设备等生成，如上所述。在至少一个实施例中，如本文所述，用于个体设备的部署管线4110可以被称为用于设备的虚拟仪器(例如，虚拟超声仪器、虚拟CT扫描仪器、虚拟测序仪器等)。在至少一个实施例中，对于单个设备，可以存在不止一个部署管线4110，这取决于从设备生成的数据所期望的信息。在至少一个实施例中，在期望从MRI机器检测到异常的情况下，可以存在第一部署管线4110，并且在期望从MRI机器的输出进行图像增强的情况下，可以存在第二部署管线4110。
在至少一个实施例中，可用于部署管线4110的应用程序可包括可用于对成像数据或来自设备的其他数据执行处理任务的任何应用程序。在至少一个实施例中，不同的应用程序可负责图像增强、分割、重建、异常检测、对象检测、特征检测、治疗规划、剂量测定、波束规划(或其他辐射治疗程序)和/或其他分析、图像处理或推理任务。在至少一个实施例中，部署系统4006可以为每个应用程序定义构造，使得部署系统4006(例如，医疗设施、实验室、诊所等)的用户可以理解构造并将应用程序适配为在其各自的设施内实现。在至少一个实施例中，可以选择用于图像重建的应用程序，以包括在部署管线4110中，但是由成像设备生成的数据类型可以与在应用程序内使用的数据类型不同。在至少一个实施例中，可以在部署管线4110内使用DICOM适配器4102B(和/或DICOM读取器)或另一数据类型的适配器或读取器(例如，RIS、CIS、符合REST、RPC、原始等)，以将数据转换为可由部署系统4006内的应用程序使用。在至少一个实施例中，对DICOM、RIS、CIS、符合REST、RPC、原始和/或其他数据类型库的访问可以被累积和预处理，包括解码、提取和/或对数据执行任何卷积、颜色校正、锐化、gamma和/或其他增强。在至少一个实施例中，DICOM、RIS、CIS、符合REST、RPC和/或原始数据可以是无序的，并且可以执行预传递以组织数据或对收集的数据排序。在至少一个实施例中，由于各种应用程序可以共享公共图像操作，因此在一些实施例中，可以使用数据增强库(例如，作为服务4020之一)来加速这些操作。在至少一个实施例中，为了避免依赖于CPU处理的传统处理方法的瓶颈，并行计算平台4130可用于这些处理任务的GPU加速。
在至少一个实施例中，图像重建应用程序可包括处理任务，该处理任务包括使用机器学习模型。在至少一个实施例中，用户可能希望使用他们自己的机器学习模型，或者从模型注册表4024中选择机器学习模型。在至少一个实施例中，用户可以实现他们自己的机器学习模型或选择机器学习模型，以包含在执行处理任务的应用程序中。在至少一个实施例中，应用程序可以是可选择的和可定制的，并且通过定义应用程序的构造，针对特定用户的应用程序的部署和实现被呈现为更加无缝的用户体验。在至少一个实施例中，通过利用系统4100的其他特征(例如服务4020和硬件4022)，部署管线4110可以更加用户友好，提供更容易的集成，并且产生更准确、高效和及时的结果。
在至少一个实施例中，部署系统4006可以包括用户接口4114(例如，图形用户接口、Web接口等)，所述用户接口可以被用于选择要包括在部署管线4110中的应用程序、布置应用程序、修改或改变应用程序或其参数或构造、在设置和/或部署期间使用部署管线4110以及与其交互，和/或以其他方式与部署系统4006交互。在至少一个实施例中，尽管没有关于训练系统4004示出，但是用户接口4114(或不同的用户接口)可用于选择在部署系统4006中使用的模型、用于选择用于在训练系统4004中训练或重新训练的模型，和/或用于以其他方式与训练系统4004交互。
在至少一个实施例中，除了应用程序协调系统4128之外，还可以使用管线管理器4112来管理部署管线4110的应用程序或容器与服务4020和/或硬件4022之间的交互。在至少一个实施例中，管线管理器4112可以被配置为促进从应用程序到应用程序、从应用程序到服务4020，和/或从应用程序或服务到硬件4022的交互。在至少一个实施例中，尽管示出为包括在软件4018中，这并不旨在进行限制，并且在一些示例中(例如，如图42所示)，管线管理器4112可以被包括在服务4020中。在至少一个实施例中，应用程序协调系统4128(例如，Kubernetes、DOCKER等)可以包括容器协调系统，其可以将应用程序分组到容器中，作为用于协调、管理、缩放和部署的逻辑单元。在至少一个实施例中，通过将来自部署管线4110的应用程序(例如，重建应用程序、分割应用程序等)与各个容器相关联，每个应用程序可以在自包含的环境(例如，在内核级)中执行，以提高速度和效率。
在至少一个实施例中，每个应用程序和/或容器(或其映像)可以被单独开发、修改和部署(例如，第一用户或开发者可以开发、修改和部署第一应用程序，第二用户或开发者可以开发、修改和部署与第一用户或开发者分开的第二应用程序)，这可以允许专注并关注单个应用程序和/或容器的任务，而不受另一个应用程序或容器的任务的阻碍。在至少一个实施例中，管线管理器4112和应用程序协调系统4128可以辅助不同容器或应用程序之间的通信和协作。在至少一个实施例中，只要每个容器或应用程序的预期输入和/或输出是系统已知的(例如，基于应用程序或容器的构造)，则应用程序协调系统4128和/或管线管理器4112可以促进每个应用程序或容器之间和之中的通信以及资源的共享。在至少一个实施例中，由于部署管线4110中的一个或更多个应用程序或容器可以共享相同的服务和资源，因此应用程序协调系统4128可以在各个应用程序或容器之间和之中进行协调、负载均衡，并确定服务或资源的共享。在至少一个实施例中，调度器可用于追踪应用程序或容器的资源需求、这些资源的当前使用或计划使用，以及资源可用性。因此，在至少一个实施例中，考虑到系统的需求和可用性，调度器可以将资源分配给不同的应用程序，并在应用程序之间和之中分配资源。在一些示例中，调度器(和/或应用程序协调系统4128的其他组件)可以基于施加在系统上的约束(例如，用户约束)来确定资源可用性和分布，例如服务质量(QoS)、对数据输出的迫切需求(例如，以确定是执行实时处理还是延迟处理)等。
在至少一个实施例中，由部署系统4006中的应用程序或容器利用并由其共享的服务4020，可以包括计算服务4116、AI服务4118、可视化服务4120和/或其他服务类型。在至少一个实施例中，应用程序可以调用(例如，执行)一个或更多个服务4020，以执行针对应用程序的处理操作。在至少一个实施例中，应用程序可以利用计算服务4116来执行超级计算或其他高性能计算(HPC)任务。在至少一个实施例中，可以利用一个或更多个计算服务4116来执行并行处理(例如，使用并行计算平台4130)，以通过一个或更多个应用程序和/或单个应用程序的一个或更多个任务基本上同时地处理数据。在至少一个实施例中，并行计算平台4130(例如，NVIDIA的CUDA)可以在GPU(GPGPU)(例如，GPU 4122)上实现通用计算。在至少一个实施例中，并行计算平台4130的软件层可以提供对GPU的虚拟指令集和并行计算元素的访问，以执行计算内核。在至少一个实施例中，并行计算平台4130可以包括存储器，并且在一些实施例中，可以在多个容器之间和之中，和/或在单个容器内的不同处理任务之间和之中共享存储器。在至少一个实施例中，可以为多个容器和/或容器内的多个进程生成进程间通信(IPC)调用，以使用来自并行计算平台4130的共享存储器段的相同数据(例如，其中一应用程序或更多个应用程序的多个不同阶段正在处理相同的信息)。在至少一个实施例中，不是复制数据并将数据移动到存储器中的不同位置(例如，读/写操作)，而是可以将存储器相同位置中的相同数据用于任何数量的处理任务(例如，在同一时间、不同时间等)。在至少一个实施例中，由于作为处理的结果数据被用于生成新数据，因此数据的新位置的该信息可以在各个应用程序之间存储和共享。在至少一个实施例中，数据的位置以及经更新或修改的数据的位置可以是如何理解容器中的有效负载的定义的一部分。
在至少一个实施例中，可以利用AI服务4118来执行推理服务，该推理服务用于执行与应用程序相关联的机器学习模型(例如，任务为执行应用程序的一个或更多个处理任务)。在至少一个实施例中，AI服务4118可以利用AI系统4124来执行机器学习模型(例如，诸如CNN之类的神经网络)以用于分割、重建、对象检测、特征检测、分类和/或其他推理任务。在至少一个实施例中，部署管线4110的应用程序可以使用来自训练系统4004的一个或更多个输出模型4016和/或应用程序的其他模型，来对成像数据(例如，DICOM数据、RIS数据、CIS数据、符合REST的数据、RPC数据、原始数据等)执行推理。在至少一个实施例中，使用应用程序协调系统4128(例如，调度器)进行推理的两个或更多个示例可以是可用的。在至少一个实施例中，第一类别可以包括高优先级/低延时路径，其可以实现更高服务水平协议，例如用于在紧急情况下对紧急请求执行推理，或者在诊断过程中用于放射科医生。在至少一个实施例中，第二类别可以包括标准优先级路径，其可用于可能不紧急的请求或者可以在稍后的时间执行分析的情况。在至少一个实施例中，应用程序协调系统4128可以基于优先级路径来分配资源(例如，服务4020和/或硬件4022)，以用于AI服务4118的不同推理任务。
在至少一个实施例中，共享存储器可以被安装到系统4100中的AI服务4118。在至少一个实施例中，共享存储器可以操作为高速缓存(或其他存储设备类型)，并且可以用于处理来自应用程序的推理请求。在至少一个实施例中，当提交推理请求时，部署系统4006的一组API实例可以接收请求，并且可以选择一个或更多个实例(例如，为了最佳拟合、为了负载均衡等)来处理请求。在至少一个实施例中，为了处理请求，可以将请求输入到数据库中，如果尚未在高速缓存中，则可以从模型注册表4024定位机器学习模型，验证步骤可以确保将适当的机器学习模型加载到高速缓存中(例如，共享存储)，和/或可以将模型的副本保存到高速缓存中。在至少一个实施例中，如果应用程序尚未运行或没有足够的应用程序的实例，则可使用调度器(例如，管线管理器4112的调度器)来启动在请求中引用的应用程序。在至少一个实施例中，如果尚未启动推理服务器来执行模型，则可以启动推理服务器。在至少一个实施例中，每个模型可以启动任意数量的推理服务器。在至少一个实施例中，在将推理服务器聚类的拉(pull)模型中，每当负载均衡有利时，就可以将模型高速缓存。在至少一个实施例中，推理服务器可以静态加载到相应的分布式服务器中。
在至少一个实施例中，可以使用在容器中运行的推理服务器来执行推理。在至少一个实施例中，推理服务器的实例可以与模型(并且可选地与模型的多个版本)相关联。在至少一个实施例中，如果在接收到对模型执行推理的请求时推理服务器的实例不存在，则可以加载新实例。在至少一个实施例中，当启动推理服务器时，可以将模型传递到推理服务器，使得可以使用相同的容器来服务不同的模型，只要推理服务器作为不同的实例运行即可。
在至少一个实施例中，在应用程序执行期间，可以接收对给定应用程序的推理请求，并且可以加载(如果尚未加载的话)容器(例如，托管推理服务器的实例)，以及可以调用启动程序。在至少一个实施例中，容器中的预处理逻辑可以(例如，使用CPU和/或GPU)对传入的数据进行加载、解码和/或执行任何附加的预处理。在至少一个实施例中，一旦数据准备好进行推理，容器就可以根据需要对数据进行推理。在至少一个实施例中，这可以包括对一个图像(例如，手部X射线)的单个推理调用，或可要求对数百个图像(例如，胸部CT)进行推理。在至少一个实施例中，应用程序可在完成之前总结结果，其可以包括但不限于单个置信度得分、像素级分割、体素级分割、生成可视化或生成文本以总结结果。在至少一个实施例中，可以为不同的模型或应用程序分配不同的优先级。例如，一些模型可具有实时(TAT小于1分钟)优先级，而其他模型可具有较低的优先级(例如，TAT小于10分钟)。在至少一个实施例中，模型执行时间可以从请求机构或实体进行测量，并且可以包括合作网络遍历时间以及推理服务的执行时间。
在至少一个实施例中，请求在服务4020和推理应用程序之间的传送可以隐藏在软件开发工具包(SDK)后面，并且可以通过队列提供鲁棒的传输。在至少一个实施例中，将通过API将请求放置在队列中，以用于个体应用程序/租户ID组合，并且SDK将从队列中拉取请求并将请求提供给应用程序。在至少一个实施例中，在SDK将从中拾取队列的环境中，可以提供队列的名称。在至少一个实施例中，通过队列的异步通信可能有用，因为它可以允许应用程序的任何实例在其可用时拾取工作。在至少一个实施例中，可以通过队列将结果传送回去，以确保没有数据丢失。在至少一个实施例中，队列还可以提供对工作进行分割的能力，因为最高优先级的工作可以进入与应用程序的大多数实例连接的队列，而最低优先级的工作可以进入与单个实例连接的队列，所述实例按照接收到的顺序处理任务。
在至少一个实施例中，应用程序可以在GPU加速的实例上运行，所述实例在云4126中生成，并且推理服务可以在GPU上执行推理。
在至少一个实施例中，可以利用可视化服务4120来生成用于查看应用程序和/或部署管线4110输出的可视化。在至少一个实施例中，可视化服务4120可以利用GPU 4122来生成可视化。在至少一个实施例中，可视化服务4120可以实现诸如射线追踪之类的渲染效果，以生成更高质量的可视化。在至少一个实施例中，可视化可以包括但不限于2D图像渲染、3D体渲染、3D体重建、2D层析切片、虚拟现实显示、增强现实显示等。在至少一个实施例中，可以使用虚拟化环境来生成虚拟交互显示或环境(例如，虚拟环境)，以供系统用户(例如，医生、护士、放射科医生等)进行交互。在至少一个实施例中，可视化服务4120可以包括内部可视化器、电影和/或其他渲染或图像处理能力或功能(例如，射线追踪、光栅化、内部光学器件等)。
在至少一个实施例中，硬件4022可以包括GPU 4122、AI系统4124、云4126和/或用于执行训练系统4004和/或部署系统4006的任何其他硬件。在至少一个实施例中，GPU 4122(例如，NVIDIA的TESLA和/或QUADRO GPU)可包括可用于执行计算服务4116、AI服务4118、可视化服务4120、其他服务和/或软件4018的任何特征或功能的处理任务的任意数量的GPU。例如，对于AI服务4118，GPU 4122可用于对成像数据(或机器学习模型使用的其他数据类型)执行预处理，对机器学习模型的输出执行后处理和/或执行推理(例如以执行机器学习模型)。在至少一个实施例中，云4126、AI系统4124和/或系统4100的其他组件可以使用GPU4122。在至少一个实施例中，云4126可以包括用于深度学习任务的GPU优化的平台。在至少一个实施例中，AI系统4124可以使用GPU，并且可以使用一个或更多个AI系统4124来执行云4126(或者任务为深度学习或推理的至少部分)。同样，尽管硬件4022被示出为离散组件，但这并不意图是限制，并且硬件4022的任何组件可以与硬件4022的任何其他组件组合，或由硬件4022的任何其他组件利用。
在至少一个实施例中，AI系统4124可包括专门构建的计算系统(例如，超级计算机或HPC)，该计算系统配置用于推理、深度学习、机器学习和/或其他人工智能任务。在至少一个实施例中，除了CPU、RAM、存储器和/或其他组件、特征或功能之外，AI系统4124(例如，NVIDIA的DGX)还可以包括可以使用多个GPU 4122来执行分GPU优化的软件(例如，软件栈)。在至少一个实施例中，可以在云4126中(例如，在数据中心中)实现一个或更多个AI系统4124，以执行系统4100的一些或全部基于AI的处理任务。
在至少一个实施例中，云4126可以包括GPU加速的基础设施(例如，NVIDIA的NGC)，其可以提供用于执行系统4100的处理任务的GPU优化的平台。在至少一个实施例中，云4126可以包括AI系统4124，其用于执行系统4100的一个或更多个基于AI的任务(例如，作为硬件抽象和缩放平台)。在至少一个实施例中，云4126可以与利用多个GPU的应用程序协调系统4128集成，以实现应用程序和服务4020之间和之中的无缝缩放和负载均衡。在至少一个实施例中，如本文所述，云4126可以负责执行系统4100的至少一些服务4020，包括计算服务4116、AI服务4118和/或可视化服务4120。在至少一个实施例中，云4126可以执行大小批的推理(例如，执行NVIDIA的TENSOR RT)，提供加速的并行计算API和平台4130(例如，NVIDIA的CUDA)，执行应用程序协调系统4128(例如，KUBERNETES)，提供图形渲染API和平台(例如，用于射线追踪，2D图形、3D图形和/或其他渲染技术以产生更高质量的电影效果)，和/或可以为系统4100提供其他功能。
在至少一个实施例中，为了保护患者的机密性(例如，在非现场使用患者数据或记录的情况下)，云4126可以包括注册表-例如深度学习容器注册表。在至少一个实施例中，注册表可以存储用于实例化应用程序的容器，所述应用程序可以对患者数据执行预处理、后处理或其他处理任务。在至少一个实施例中，云4126可接收数据，所述数据包括患者数据以及容器中传感器数据，仅对那些容器中的传感器数据执行所请求的处理，然后将结果输出和/或可视化转发给适当的各方和/或设备(例如用于可视化或诊断的本地医疗设备)，而无需提取、存储或以其他方式访问患者数据。在至少一个实施例中，根据HIPAA和/或其他数据规定来保留患者数据的机密性。
在至少一个实施例中，系统100(见图1)可以至少部分地由系统4100实施。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，系统4100(参见图41)可用于针对降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个执行推理和/或训练操作(例如，推理和/或训练逻辑1115的至少一部分)。
图42包括根据至少一个实施例的用于处理成像数据的部署管线4110A的示例说明。在至少一个实施例中，系统4100——特别是部署系统4006(参见图40)——，可以用于将部署管线4110A定制、更新和/或集成到一个或更多个生产环境中。在至少一个实施例中，图42的部署管线4110A包括部署管线4110A的非限制性示例，其可以由设施(例如，在医院、诊所、实验室、研究环境等)处的特定用户(或用户团队)自定义。在至少一个实施例中，为了定义用于CT扫描仪4202的部署管线4110A，用户可以例如从容器注册表中选择一个或更多个应用程序，所述应用程序执行关于由CT扫描仪4202生成的成像数据的特定功能或任务。在至少一个实施例中，应用程序可以作为容器而应用到部署管线4110A，所述容器可以利用系统4100的服务4020和/或硬件4022。此外，部署管线4110A可以包括附加处理任务或应用程序，所述附加处理任务或应用程序可以被实现以准备供应用程序使用的数据(例如DICOM适配器4102B和DICOM读取器4206可在部署管线4110A中使用，以准备供CT重建4208、器官分割4210等使用的数据)。在至少一个实施例中，可以定制或选择部署管线4110A，以用于一致的部署、一次使用，或另一频率或间隔使用。在至少一个实施例中，用户可能希望在特定间隔内具有针对几个受试者的CT重建4208和器官分割4210，并且因此可以在该时间段内部署管线4110A。在至少一个实施例中，用户可以针对来自系统4100的每个请求选择用户想要针对该请求对该数据执行处理的应用程序。在至少一个实施例中，可以以任何间隔来调整部署管线4110A，并且由于系统4100内的容器结构的适应性和可缩放性，这可以是无缝的过程。
在至少一个实施例中，图42的部署管线4110A可以包括生成患者或受试者的成像数据的CT扫描仪4202。在至少一个实施例中，来自CT扫描仪4202的成像数据可以存储在与容纳CT扫描仪4202的设施相关联的PACS服务器4204上。在至少一个实施例中，PACS服务器4204可以包括软件和/或硬件组件，所述软件和/或硬件组件可以与设施处的成像模态(例如，CT扫描仪4202)直接接口。在至少一个实施例中，DICOM适配器4102B可以允许使用DICOM协议发送和接收DICOM对象。在至少一个实施例中，DICOM适配器4102B可以帮助准备或配置来自PACS服务器4204的DICOM数据，以供部署管线4110A使用。在至少一个实施例中，一旦通过DICOM适配器4102B处理了DICOM数据，管线管理器4112就可以将数据路由到部署管线4110A。在至少一个实施例中，DICOM读取器4206可以从DICOM数据(例如，原始正弦图数据，如可视化4216A中所示)提取图像文件和任何相关联的元数据。在至少一个实施例中，所提取的工作文件可以被存储在高速缓存中，以被部署管线4110A中的其他应用程序更快地处理。在至少一个实施例中，一旦DICOM读取器4206完成了提取和/或存储数据，就可以将完成信号传送到管线管理器4112。在至少一个实施例中，管线管理器4112随后可以发起或调用部署管线4110A中的一个或更多个其他应用程序或容器。
在至少一个实施例中，一旦数据(例如，原始正弦图数据)可用于由CT重建4208应用程序处理，就可以执行CT重建4208应用程序和/或容器。在至少一个实施例中，CT重建4208可以从高速缓存中读取原始正弦图数据，从原始正弦图数据中重建图像文件(例如，如可视化4216B所示)，并且将所得图像文件存储在高速缓存中。在至少一个实施例中，在重建完成时，可以向管线管理器4112发送重建任务完成的信号。在至少一个实施例中，一旦重建完成，并且重建的图像文件可以被存储在高速缓存(或其他存储设备)中，则器官分割4210应用程序和/或容器可以由管线管理器4112触发。在至少一个实施例中，器官分割4210应用程序和/或容器可以从高速缓存中读取图像文件，将图像文件归一化或转换为适合推理的格式(例如，将图像文件转换为机器学习模型的输入分辨率)，并对归一化的图像运行推理。在至少一个实施例中，为了对归一化的图像运行推理，器官分割4210应用程序和/或容器可以依赖服务4020，管线管理器4112和/或应用程序协调系统4128可以通过器官分割4210应用程序和/或容器来促进服务4020的使用。在至少一个实施例中，例如，器官分割4210应用程序和/或容器可以利用AI服务4118对归一化的图像执行推理，并且AI服务4118可以利用硬件4022(例如AI系统4124)来执行AI服务4118。在至少一个实施例中，推理结果可以是掩模文件(例如，如可视化4216C所示)，所述掩模文件可以存储在高速缓存(或其他存储设备)中。
在至少一个实施例中，一旦处理DICOM数据和/或从DICOM数据提取的数据的应用程序已经完成处理，就可以为管线管理器4112生成信号。在至少一个实施例中，管线管理器4112随后可执行DICOM写入器4212，以从高速缓存(或其他存储设备)读取结果，将结果打包成DICOM格式(例如，作为DICOM输出4214)，以供设施处生成请求的用户使用。在至少一个实施例中，DICOM输出4214随后可以被发送到DICOM适配器4102B，以准备DICOM输出4214，以存储在PACS服务器4204上(例如，以供设施处的DICOM查看器查看)。在至少一个实施例中，响应于对重建和分割的请求，可视化4216B和4216C可被生成并可供用户用于诊断、研究和/或其他目的。
尽管在部署管线4110A中图示为连续应用程序，但在至少一个实施例中，可以并行处理CT重建4208和器官分割4210应用程序。在至少一个实施例中，其中应用程序彼此不具有依赖性，并且数据可用于每个应用程序(例如，在DICOM读取器4206提取数据之后)，应用程序可在同一时间、基本上在同一时间或有一些重叠地执行。在至少一个实施例中，在两个或更多个应用程序需要类似服务4020的情况下，系统4100的调度器可用于负载均衡以及在各个应用程序之间和之中分配计算或处理资源。在至少一个实施例中，在一些实施例中，并行计算平台4130可用于对应用程序执行并行处理，以减少部署管线4110A的运行时间以提供实时结果。
在至少一个实施例中并参考图43A-43B，部署系统4006可以实现为一个或更多个虚拟仪器，以使用成像设备(例如，CT扫描仪、X射线机、MRI机等)、测序设备、基因组学设备和/或其他设备类型来执行不同的功能，例如图像处理、分割、增强、AI、可视化和推理。在至少一个实施例中，系统4100可以允许创建和提供虚拟仪器，所述虚拟仪器可以包括软件定义的部署管线4110，该软件定义的部署管线4110可以接收由设备生成的原始/未经处理的输入数据并输出经处理/重建的数据。在至少一个实施例中，表示虚拟仪器的部署管线4110(例如4110A和4110B)可以在管线中实现智能(诸如通过利用机器学习模型)，以向系统提供容器化的推理支持。在至少一个实施例中，虚拟仪器可以执行任何数量的容器，每个容器包括应用程序的实例。在至少一个实施例中，例如在想要实时处理的情况下，表示虚拟仪器的部署管线4110可以是静态的(例如，可以设置容器和/或应用程序)，而在其他示例中，可以从应用程序或资源池中(例如，在容器注册表中)选择用于虚拟仪器的容器和/或应用程序(例如，基于每个请求)。
在至少一个实施例中，系统4100可以作为一个或更多个虚拟仪器在设施处的例如计算系统中被本地实例化或执行，该计算机系统部署在放射机器、成像设备和/或设施处的另一设备类型旁边或与之通信。然而，在至少一个实施例中，可以在设备本身的计算系统(例如，与成像设备集成在一起的计算系统)中，在本地数据中心(例如，本地部署的数据中心)中和/或云环境中(例如，在云4126中)实例化或执行本地安装。在至少一个实施例中，在一些示例中，可以由超级计算机或其他HPC系统实例化作为虚拟仪器操作的部署系统4006。在至少一个实施例中，本地安装可以允许用于实时处理的高带宽用途(例如，通过更高吞吐量的本地通信接口，例如以太网上的RF)。在至少一个实施例中，在虚拟仪器支持超声设备或其他成像模态的情况下，实时或近实时处理可能特别有用，在该超声设备或其他成像模态中，期望或需要即时可视化以进行准确的诊断和分析。在至少一个实施例中，当本地需求超过本地容量或能力时，云计算架构可能够动态地突发到云计算服务提供商或其他计算集群。在至少一个实施例中，如在本文中关于训练系统4004所描述的，云架构在被实现时可被调整用于训练神经网络或其他机器学习模型。在至少一个实施例中，在训练管线就位的情况下，机器学习模型可以在处理来自其支持的设备的附加数据时被不断地学习和改进。在至少一个实施例中，可以使用附加数据、新数据、现有机器学习模型和/或新的或更新的机器学习模型来持续改进虚拟仪器。
在至少一个实施例中，计算系统可以包括本文所述的硬件4022中的部分或全部，并且硬件4022可以以多种方式中的任一种来分布，包括：在设备内，作为耦合到设备并位于其附近的计算设备的一部分，在设施处的本地数据中心中和/或在云4126中。在至少一个实施例中，由于部署系统4006和相关联的应用程序或容器是在软件中创建的(例如，作为应用程序的离散容器化实例化)，因此可以根据需要修改或定制虚拟仪器的行为、操作和配置以及由虚拟仪器生成的输出，无需更改或改变虚拟仪器支持的设备的原始输出。
在至少一个实施例中，系统100(见图1)可以至少部分地由部署流水线4110A实现和/或可以被实现为部署流水线4110A的组件。例如，部署流水线4110A可以实现降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132。作为非限制性示例，边缘检测过程122和/或对象检测过程124可以实现为器官分割4210。
图43A包括根据至少一个实施例的支持超声设备的虚拟仪器的示例数据流图。在至少一个实施例中，部署管线4110B可以利用系统4100的一个或更多个服务4020。在至少一个实施例中，部署管线4110B和服务4020可以利用本地或云4126中的系统的硬件4022。在一个实施例中，尽管未示出，但是可以通过管线管理器4112、应用程序协调系统4128和/或并行计算平台4130来促进过程4300。
在至少一个实施例中，过程4300可以包括从超声设备4302接收成像数据。在至少一个实施例中，成像数据可以DICOM格式(或其他格式，例如RIS、CIS、符合REST、RPC、原始等)存储在PACS服务器上，也可以由系统4100接收以通过部署管线4110进行处理，所述部署管线4110被选择或定制为超声设备4302的虚拟仪器(例如，虚拟超声)。在至少一个实施例中，可以直接从成像设备(例如，超声设备4302)接收成像数据，并由虚拟仪器对其进行处理。在至少一个实施例中，通信地耦合在成像设备和虚拟仪器之间的换能器或其他信号转换器可以将由成像设备生成的信号数据转换成可以由虚拟仪器处理的图像数据。在至少一个实施例中，原始数据和/或图像数据可应用于DICOM读取器4206，以提取数据，以供部署管线4110B的应用程序或容器使用。在至少一个实施例中，DICOM读取器4206可以利用数据扩充库4314(例如，NVIDIA的DALI)作为服务4020(例如，作为计算服务4116之一)，用于提取、调整大小、重新缩放和/或以其他方式准备数据，以供应用程序或容器使用。
在至少一个实施例中，一旦准备好数据，就可以执行重建4306应用程序和/或容器，以将来自超声设备4302的数据重建为图像文件。在至少一个实施例中，在重建4306之后或与重建4306同时，可以执行检测4308应用程序和/或容器，以用于异常检测、对象检测、特征检测和/或与数据有关的其他检测任务。在至少一个实施例中，可以在检测4308期间使用在重建4306期间生成的图像文件以识别异常、对象、特征等。在至少一个实施例中，检测4308应用程序可以利用推理引擎4316(例如，作为AI服务4118之一)，来对数据执行推理以生成检测。在至少一个实施例中，检测4308应用程序可以执行或调用一个或更多个机器学习模型(例如，来自训练系统4004)。
在至少一个实施例中，一旦重建4306和/或检测4308完成，则从这些应用程序和/或容器输出的数据可用于生成在工作站或显示终端上显示的可视化4310，例如可视化4312(例如，灰度输出)。在至少一个实施例中，可视化可以允许技术人员或其他用户将关于超声设备4302的部署管线4110B的结果可视化。在至少一个实施例中，可以通过利用系统4100的渲染组件4318(例如，可视化服务4120之一)来执行可视化4310。在至少一个实施例中，渲染组件4318可以执行2D、OpenGL或射线追踪服务以生成可视化4312。
图43B包括根据至少一个实施例的支持CT扫描仪的虚拟仪器的示例数据流图。在至少一个实施例中，部署管线4110C可以利用系统4100的一个或更多个服务4020。在至少一个实施例中，部署管线4110C和服务4020可在本地或在云4126中利用系统的硬件4022。在至少一个实施例中，尽管未示出，但是管线管理器4112、应用程序协调系统4128和/或并行计算平台4130可以促进过程4320。
在至少一个实施例中，过程4320可以包括CT扫描仪4322生成可以由DICOM读取器4206接收的原始数据(例如，在处理等之后，直接经由PACS服务器4204接收)。在至少一个实施例中，虚拟CT(由部署管线4110C实例化)可以包括第一实时管线，用于监视患者(例如，患者运动检测AI 4326)和/或用于调整或优化CT扫描仪4322的曝光(例如，使用曝光控制AI4324)。在至少一个实施例中，一个或更多个应用程序(例如，4324和4326)可以利用服务4020，例如AI服务4118。在至少一个实施例中，曝光控制AI 4324应用程序(或容器)和/或患者运动检测AI 4326应用程序(或容器)的输出，可以用作对CT扫描仪4322和/或技术人员的反馈，以调整曝光(或CT扫描仪4322的其他设置)和/或通知患者减少运动。
在至少一个实施例中，部署管线4110C可以包括用于分析由CT扫描仪4322生成的数据的非实时管线。在至少一个实施例中，第二管线可以包括CT重建4208应用程序和/或容器、粗略检测AI 4328应用程序和/或容器、精细检测AI 4332应用程序和/或容器(例如，其中通过粗略检测AI 4328检测某些结果)、可视化4330应用程序和/或容器、以及DICOM写入器4212(和/或其他数据类型编写器，例如RIS、CIS、符合REST、RPC、原始文件等)应用程序和/或容器。在至少一个实施例中，由CT扫描仪4322生成的原始数据可以传递通过部署管线4110C的管线(被实例化为虚拟CT仪器)以生成结果。在至少一个实施例中，来自DICOM写入器4212的结果可被发送以供显示，和/或可被存储在PACS服务器4204上以供技术人员、从业者或其他用户稍后检索、分析或显示。
在至少一个实施例中，系统100(见图1)可用于执行过程4300和/或过程4320的至少一部分。此外，指令118(参见图1)可用于获得由超声设备4302捕获的图像的光流图110(参见图1和图2)。
图44A示出了根据至少一个实施例的用于训练、重新训练或更新机器学习模型的过程4400的数据流图。在至少一个实施例中，可以使用作为非限制性示例的图41的系统4100来执行过程4400。在至少一个实施例中，过程4400可以利用系统4100的服务4020和/或硬件4022，如本文所述。
在至少一个实施例中，由过程4400生成的精炼模型4412可以由部署系统4006针对部署管线4110中的一个或更多个容器化的应用程序执行。
在至少一个实施例中，模型训练4014可包括使用新的训练数据(例如，新的输入数据(诸如客户数据集4406)，和/或与输入数据相关联的新的地面实况数据)重新训练或更新初始模型4404(例如，预训练模型)。在至少一个实施例中，为了重新训练或更新初始模型4404，可以重置或删除初始模型4404的输出或损失层，和/或用更新的或新的输出或损失层代替。在至少一个实施例中，初始模型4404可以具有从先前的训练中保留下来的先前精细调整的参数(例如，权重和/或偏差)，因此训练或重新训练4014可能不需要花费与从头开始训练模型一样长的时间或不需要那么多的处理。在至少一个实施例中，在模型训练4014期间，通过重置或替换初始模型4404的输出或损失层，在新的客户数据集4406(例如图40的图像数据4008)上生成预测时，可以基于与输出或损失层的精度相关联的损失计算，更新和重新调整新数据集的参数。
在至少一个实施例中，可以将经预训练的模型4106存储在数据存储或注册表中(例如，图40的模型注册表4024)。在至少一个实施例中，经预训练的模型4106可能已经至少部分地在除了执行过程4400的设施之外的一个或更多个设施处被训练。在至少一个实施例中，为了保护患者、受试者或不同设施的客户的隐私和权利，经预训练的模型4106可能已经使用本地生成的客户或患者数据在本地进行了训练。在至少一个实施例中，可以使用云4126和/或其他硬件4022来训练经预训练的模型4106，但是机密的、受隐私保护的患者数据可以不被传送到云4126的任何组件(或其他非本地硬件)、由其使用或由其访问。在至少一个实施例中，如果使用来自不止一个设施的患者数据来训练经预训练的模型4106，则在来自另一设施的患者或客户数据上进行训练之前，经预训练的模型4106可能已经针对每个设施进行了单独训练。在至少一个实施例中，例如在客户或患者数据已发布隐私问题(例如，通过放弃，用于实验用途等)，或者其中客户或患者数据包括在公共数据集中的情况下，来自任意数量的设施的客户或患者数据可以用于在本地和/或外部训练经预训练的模型4106，例如在数据中心中或其他云计算基础设施中。
在至少一个实施例中，在选择应用程序以在部署管线4110中使用时，用户还可以选择用于特定应用程序的机器学习模型。在至少一个实施例中，用户可能没有模型以使用，因此用户可以选择要与应用程序一起使用的经预训练的模型4106。在至少一个实施例中，经预训练的模型4106可能没有被优化用于在用户设施的客户数据集4406上生成准确的结果(例如，基于患者多样性、人口统计、所使用的医学成像设备的类型等)。在至少一个实施例中，在将经预训练的模型4106部署到部署管线4110中以与一个或更多个应用程序一起使用之前，经预训练的模型4106可以被更新、重新训练和/或微调，以用于在各个设施处使用。
在至少一个实施例中，用户可以选择要更新、重新训练和/或微调的经预训练的模型4106，并且经预训练的模型4106可以称为过程4400中训练系统4004的初始模型4404。在至少一个实施例中，客户数据集4406(例如，成像数据、基因组数据、测序数据或由设施处的设备生成的其他数据类型)可用于对初始模型4404执行模型训练4014(其可包括但不限于传递学习)，以生成精炼模型4412。在至少一个实施例中，可以由训练系统4004生成与客户数据集4406相对应的地面实况数据。在至少一个实施例中，可以至少部分地由临床医生、科学家、医生、从业者在设施处生成地面实况数据(例如，如图40中的标记的临床数据4012)。
在至少一个实施例中，在一些示例中可以使用AI辅助注释4010来生成地面实况数据。在至少一个实施例中，AI辅助注释4010(例如，使用AI辅助注释SDK实现)可以利用机器学习模型(例如，神经网络)来生成用于客户数据集的建议或预测的地面实况数据。在至少一个实施例中，用户4410可以在计算设备4408上的用户界面(图形用户界面(GUI))内使用注释工具。
在至少一个实施例中，用户4410可以经由计算设备4408与GUI交互，以编辑或微调注释或自动注释。在至少一个实施例中，多边形编辑特征可以用于将多边形的顶点移动到更精确或微调的位置。
在至少一个实施例中，一旦客户数据集4406具有相关联的地面实况数据，则地面实况数据(例如，来自AI辅助注释、手动标记等)可以在模型训练4014期间用于生成精炼模型4412。在至少一个实施例中，客户数据集4406可以被应用到初始模型4404任意次数，并且地面实况数据可以用于更新初始模型4404的参数，直到对于精炼模型4412达到可接受的精度水平为止。在至少一个实施例中，一旦生成精炼模型4412，就可以在设施处的一个或更多个部署管线4110内部署精炼模型4412，以用于执行关于医学成像数据的一个或更多个处理任务。
在至少一个实施例中，可以将精炼模型4412上传到模型注册表4024中的经预训练的模型4106，以由另一个设施选择。在至少一个实施例中，他的过程可以在任意数量的设施处完成，使得可以在新数据集上对精炼模型4412进一步精炼任意次数，以生成更通用的模型。
图44B是根据至少一个实施例的用于利用经预训练的注释模型来增强注释工具的客户端-服务器架构4432的示例图示。在至少一个实施例中，可以基于客户端-服务器架构4432来实例化AI辅助注释工具4436。在至少一个实施例中，成像应用程序中的注释工具4436可以帮助放射线医生，例如识别器官和异常。在至少一个实施例中，成像应用程序可以包括软件工具，作为非限制性示例，所述软件工具帮助用户4410识别原始图像4434中(例如，在3D MRI或CT扫描中)的特定感兴趣器官上的几个极值点，并接收特定器官的所有2D切片的自动注释结果。在至少一个实施例中，结果可以作为训练数据4438存储在数据存储中，并且用作(例如但不限于)用于训练的地面实况数据。在至少一个实施例中，当计算设备4408发送用于AI辅助注释4010的极值点时，例如，深度学习模型可以接收该数据作为输入并返回分割器官或异常的推理结果。在至少一个实施例中，预实例化的注释工具(例如图44B中的AI辅助注释工具4436B)可以通过对服务器(诸如注释助手服务器4440)进行API调用(例如API调用4444)来增强，注释助手服务器4440可包括存储在例如注释模型注册表中的一组经预训练的模型4442。在至少一个实施例中，注释模型注册表可以存储经预训练的模型4442(例如，机器学习模型，诸如深度学习模型)，其被预训练以对特定器官或异常执行AI辅助注释。在至少一个实施例中，可以通过使用训练管线4104来进一步更新这些模型。在至少一个实施例中，随着添加新的标记的临床数据4012，可以随时间改进预安装的注释工具。
推理和/或训练逻辑1115用于执行与一个或更多个实施例相关联的推理和/或训练操作。本文结合图11A和/或图11B提供关于推理和/或训练逻辑1115的细节。
在至少一个实施例中，系统100(见图1)可以至少部分地使用过程4400来实现。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，过程4400(见图44)可用于训练、再训练或更新(例如，推理和/或训练逻辑1115的至少一部分)关于降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个使用的一个或更多个机器学习模型。
图45示出了根据至少一个实施例的编程平台的软件栈。在至少一个实施例中，编程平台是用于利用计算系统上的硬件来加速计算任务的平台。在至少一个实施例中，软件开发人员可以通过库、编译器指令和/或对编程语言的扩展来访问编程平台。在至少一个实施例中，编程平台可以是但不限于CUDA，Radeon开放计算平台(“ROCm”)，OpenCL(由Khronosgroup开发的OpenCLTM)，SYCL或Intel One API。
在至少一个实施例中，编程平台的软件栈4500为应用程序4501提供执行环境。在至少一个实施例中，应用程序4501可以包括能够在软件栈4500上启动的任何计算机软件。在至少一个实施例中，应用程序4501可以包括但不限于人工智能(“AI”)/机器学习(“ML”)应用程序，高性能计算(“HPC”)应用程序，虚拟桌面基础架构(“VDI”)或数据中心工作负载。
在至少一个实施例中，应用程序4501和软件栈4500在硬件4507上运行。在至少一个实施例中，硬件4507可以包括一个或更多个GPU，CPU，FPGA，AI引擎和/或支持编程平台的其他类型的计算设备。在至少一个实施例中，例如采用CUDA，软件栈4500可以是厂商专用的，并且仅与来自特定厂商的设备兼容。在至少一个实施例中，例如在采用OpenCL中，软件栈4500可以与来自不同供应商的设备一起使用。在至少一个实施例中，硬件4507包括连接到一个或更多个设备的主机，该设备可经由应用程序编程接口(“API”)调用被访问以执行计算任务。在至少一个实施例中，与硬件4507内的主机相比，其可以包括但不限于CPU(但还可以包括计算设备)及其存储器，硬件4507内的设备可以包括但不限于GPU，FPGA，AI引擎或其他计算设备(但还可以包括CPU)及其存储器。
在至少一个实施例中，编程平台的软件栈4500包括但不限于多个库4503，运行时(runtime)4505和设备内核驱动器4506。在至少一个实施例中，库4503中的每个库可以包括可以由计算机程序使用并在软件开发期间利用的数据和编程代码。在至少一个实施例中，库4503可以包括但不限于预写的代码和子例程，类，值，类型规范，配置数据，文档，帮助数据和/或消息模板。在至少一个实施例中，库4503包括被优化用于在一种或更多种类型的设备上执行的函数。在至少一个实施例中，库4503可以包括但不限于用于在设备上执行数学、深度学习和/或其他类型的运算的函数。在至少一个实施例中，库4603与对应的API 4602相关联，API 4602可包括一个或更多个API，其暴露在库4603中实现的函数。
在至少一个实施例中，将应用程序4501编写为源代码，该源代码被编译成可执行代码，如下面结合图50更详细讨论的。在至少一个实施例中，应用程序4501的可执行代码可以至少部分地在由软件栈4500提供的执行环境上运行。在至少一个实施例中，在应用程序4501的执行期间，可以得到需要在设备(与主机相比)上运行的代码。在这种情况下，在至少一个实施例中，可以调用运行时4505以在设备上加载和启动必需的代码。在至少一个实施例中，运行时4505可以包括能够支持应用程序4501的执行的任何技术上可行的运行时系统。
在至少一个实施例中，运行时4505被实现为与对应的API(其被示为API 4504)相关联的一个或更多个运行时库。在至少一个实施例中，一个或更多个这样的运行时库可以包括但不限于用于存储器管理，执行控制，设备管理，错误处理和/或同步等等的函数。在至少一个实施例中，存储器管理函数可以包括但不限于用于分配、解除分配和复制设备存储器以及在主机存储器和设备存储器之间传输数据的函数。在至少一个实施例中，执行控制函数可以包括但不限于在设备上启动函数(当函数是可从主机调用的全局函数时，有时称为“内核”)的函数，和用于在运行时库为要在设备上执行的给定函数维护的缓冲区中设置属性值的函数。
在至少一个实施例中，可以任何技术上可行的方式来实现运行时库和相应的API4504。在至少一个实施例中，一个(或任意数量的)API可以公开用于设备的细粒度控制的低级函数集，而另一(或任意数量的)API可以公开这样的较高级的函数集。在至少一个实施例中，可以在低级API之上构建高级运行时API。在至少一个实施例中，一个或更多个运行时API可以是在与语言无关的运行时API之上分层的特定于语言的API。
在至少一个实施例中，设备内核驱动器4506被配置为促进与底层设备的通信。在至少一个实施例中，设备内核驱动器4506可以提供诸如API4504之类的API和/或其他软件所依赖的低级函数。在至少一个实施例中，设备内核驱动器4506可以被配置为在运行时将中间表示(“IR”)代码编译成二进制代码。在至少一个实施例中，对于CUDA，设备内核驱动器4506可以在运行时将非硬件专用的并行线程执行(“PTX”)IR代码编译为用于特定目标设备的二进制代码(高速缓存已编译的二进制代码)，其有时也称为“最终”代码。在至少一个实施例中，这样做可以允许最终代码在目标设备上运行，而当源代码最初被编译为PTX代码时，该目标设备可能不存在。备选地，在至少一个实施例中，设备源代码可以离线地编译成二进制代码，而不需要设备内核驱动器4506在运行时编译IR代码。
在至少一个实施例中，方法1000(见图10)可以至少部分地使用软件栈4500来实现。例如，软件堆栈4500可用于实现降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和/或SGM过程132。
图46示出了根据至少一个实施例的图45的软件栈4500的CUDA实现。在至少一个实施例中，可在其上启动应用程序4601的CUDA软件栈4600包括CUDA库4603，CUDA运行时4605，CUDA驱动器4607和设备内核驱动器4608。在至少一个实施例中，CUDA软件栈4600在硬件4609上执行，该硬件4609可以包括支持CUDA的GPU，其由加利福尼亚州圣克拉拉市的NVIDIA公司开发。
在至少一个实施例中，应用程序4601、CUDA运行时4605和设备内核驱动器4608可以分别执行与应用程序4501、运行时4505和设备内核驱动器4506类似的功能，以上结合图45对其进行了描述。在至少一个实施例中，CUDA驱动器4607包括实现CUDA驱动器API 4606的库(libcuda.so)。在至少一个实施例中，类似于由CUDA运行时库(cudart)实现的CUDA运行时API 4604，CUDA驱动器API 4606可以公开但不限于用于存储器管理、执行控制、设备管理、错误处理、同步和/或图形互操作性等的函数。在至少一个实施例中，CUDA驱动器API4606与CUDA运行时API 4604的不同之处在于，CUDA运行时API 4604通过提供隐式初始化、上下文(类似于进程)管理和模块(类似于动态加载的库)管理来简化设备代码管理。与高级CUDA运行时API 4604相反，在至少一个实施例中，CUDA驱动器API 4606是提供对设备的更细粒度控制的低级API，特别是关于上下文和模块加载。在至少一个实施例中，CUDA驱动器API 4606可以公开没有由CUDA运行时API 4604公开的用于上下文管理的函数。在至少一个实施例中，CUDA驱动器API 4606也与语言无关，并且除了支持CUDA运行时API 4604之外，还支持例如OpenCL。此外，在至少一个实施例中，包括CUDA运行时4605在内的开发库可被视为与驱动器组件分离，包括用户模式的CUDA驱动器4607和内核模式的设备驱动器4608(有时也称为“显示”驱动器)。
在至少一个实施例中，CUDA库4603可以包括但不限于数学库，深度学习库，并行算法库和/或信号/图像/视频处理库，并行计算应用程序(例如应用程序4601)可以利用这些库。在至少一个实施例中，CUDA库4603可包括数学库，例如cuBLAS库，其是用于执行线性代数运算的基本线性代数子程序(“BLAS”)的实现；用于计算快速傅立叶变换(“FFT”)的cuFFT库，以及用于生成随机数的cuRAND库等。在至少一个实施例中，CUDA库4603可以包括深度学习库，诸如用于深度神经网络的基元的cuDNN库和用于高性能深度学习推理的TensorRT平台等等。
在至少一个实施例中，方法1000(见图10)可以至少部分地使用CUDA软件栈4600来实现。例如，例如，CUDA软件栈4600可用于实现降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和/或SGM过程132。
图47示出了根据至少一个实施例的图45的软件栈4500的ROCm实现。在至少一个实施例中，可在其上启动应用程序4701的ROCm软件栈4700包括语言运行时4703，系统运行时4705，thunk 4707，ROCm内核驱动器4708和设备内核驱动器4709。在至少一个实施例中，ROCm软件栈4700在硬件4710上执行，硬件4710可以包括支持ROCm的GPU，其由加利福尼亚州圣克拉拉市的AMD公司开发。
在至少一个实施例中，应用程序4701可以执行与以上结合图45讨论的应用程序4501类似的功能。另外，在至少一个实施例中，语言运行时4703和系统运行时4705可以执行与以上结合图45讨论的运行时4505类似的功能。在至少一个实施例中，语言运行时4703和系统运行时4705的不同之处在于，系统运行时4705是实现ROCr系统运行时API 4704并利用异构系统架构(“HAS”)运行时API的语言无关运行时。在至少一个实施例中，HAS运行时API是一种瘦用户模式API，它公开接口以供访问和与AMD GPU交互，包括用于存储器管理、通过架构分派内核的执行控制、错误处理、系统和代理信息以及运行时初始化和关闭等的函数。在至少一个实施例中，与系统运行时4705相比，语言运行时4703是ROCr系统运行时API4704之上分层的特定于语言的运行时API 4702的实现。在至少一个实施例中，语言运行时API可以包括但不限于可移植异构计算接口(“HIP”)语言运行时API，异构计算编译器(“HCC”)语言运行时API或OpenCL API等等。特别是，HIP语言是C++编程语言的扩展，具有CUDA机制的功能相似版本，并且在至少一个实施例中，HIP语言运行时API包括与以上结合图46讨论的CUDA运行时API 4604相似的函数，例如用于存储器管理、执行控制、设备管理、错误处理和同步等的函数。
在至少一个实施例中，thunk(ROCt)4707是可用于与底层ROCm驱动器4708交互的接口。在至少一个实施例中，ROCm驱动器4708是ROCk驱动器，其是AMDGPU驱动器和HAS内核驱动器(amdkfd)的组合。在至少一个实施例中，AMDGPU驱动器是由AMD开发的用于GPU的设备内核驱动器，其执行与以上结合图45讨论的设备内核驱动器4506类似的功能。在至少一个实施例中，HAS内核驱动器是允许不同类型的处理器经由硬件特征更有效地共享系统资源的驱动器。
在至少一个实施例中，各种库(未示出)可以被包括在语言运行时4703上方的ROCm软件栈4700中，并且提供与以上结合图46讨论的CUDA库4603相似的功能。在至少一个实施例中，各种库可以包括但不限于数学、深度学习和/或其他库，例如实现与CUDA cuBLAS类似的函数的hipBLAS库，类似于CUDA cuFFT用于计算FFT的rocFFT库等。
在至少一个实施例中，方法1000(见图10)可以至少部分地使用ROCm软件栈4700来实现。例如，ROCm软件栈4700可用于实现降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和/或SGM过程132。
图48示出了根据至少一个实施例的图45的软件栈4500的OpenCL实现。在至少一个实施例中，可以在其上启动应用程序4801的OpenCL软件栈4800包括OpenCL框架4805，OpenCL运行时4806和驱动器4807。在至少一个实施例中，OpenCL软件栈4800在不是特定于供应商的硬件4609上执行。在至少一个实施例中，由于由不同厂商开发的设备支持OpenCL，因此可能需要特定的OpenCL驱动器才能与来自此类厂商的硬件进行互操作。
在至少一个实施例中，应用程序4801，OpenCL运行时4806，设备内核驱动器4807和硬件4808可以分别执行与上面结合图45讨论的应用程序4501、运行时4505、设备内核驱动器4506和硬件4507类似的功能。在至少一个实施例中，应用程序4801还包括具有将在设备上执行的代码的OpenCL内核4802。
在至少一个实施例中，OpenCL定义了一种“平台”，其允许主机控制连接到该主机的设备。在至少一个实施例中，OpenCL框架提供平台层API和运行时API，示出为平台API4803和运行时API 4809。在至少一个实施例中，运行时API 4809使用上下文来管理设备上内核的执行。在至少一个实施例中，每个标识的设备可以与各自的上下文相关联，运行时API4809可以使用该上下文来管理该设备的命令队列、程序对象和内核对象、共享存储器对象等。在至少一个实施例中，平台API 4803公开了允许设备上下文用于选择和初始化设备，经由命令队列将工作提交给设备，以及使得能够进行来自和去往设备的数据传输等的函数。另外，在至少一个实施例中，OpenCL框架提供各种内置函数(未示出)，包括数学函数、关系函数和图像处理函数等。
在至少一个实施例中，编译器4804也被包括在OpenCL框架4805中。在至少一个实施例中，源代码可以在执行应用程序之前被离线编译或者在执行应用程序期间被在线编译。与CUDA和ROCm相反，至少一个实施例中的OpenCL应用程序可以由编译器4804在线编译，编译器4804被包括以代表可以用于将源代码和/或IR代码(例如标准可移植中间表示(“SPIR-V”)代码)编译为二进制代码的任意数量的编译器。可替代地，在至少一个实施例中，可以在执行这样的应用程序之前离线编译OpenCL应用程序。
在至少一个实施例中，方法1000(见图10)可以至少部分地使用OpenCL软件栈4800来实现。例如，OpenCL软件栈4800可用于实现降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和/或SGM过程132。
图49示出了根据至少一个实施例的由编程平台支持的软件。在至少一个实施例中，编程平台4904被配置为支持应用程序4900可以依赖的各种编程模型4903、中间件和/或库4902以及框架4901。在至少一个实施例中，应用程序4900可以是使用例如深度学习框架(诸如，MXNet，PyTorch或TensorFlow)实现的AI/ML应用，其可以依赖于诸如cuDNN，NVIDIACollective Communications Library(“NCCL”)”和/或NVIDIA开发人员数据加载库(“DALI”)CUDA库之类的库，以在底层硬件上提供加速的计算。
在至少一个实施例中，编程平台4904可以是以上分别结合图46、图47和图48描述的CUDA、ROCm或OpenCL平台之一。在至少一个实施例中，编程平台4904支持多个编程模型4903，其是底层计算系统的抽象，其允许算法和数据结构的表达。在至少一个实施例中，编程模型4903可以暴露底层硬件的特征以便改善性能。在至少一个实施例中，编程模型4903可以包括但不限于CUDA，HIP，OpenCL，C++加速大规模并行性(“C++AMP”)，开放多处理(“OpenMP”)，开放加速器(“OpenACC”)和/或Vulcan计算(Vulcan Compute)。
在至少一个实施例中，库和/或中间件4902提供编程模型4904的抽象的实现。在至少一个实施例中，这样的库包括可由计算机程序使用并在软件开发期间利用的数据和编程代码。在至少一个实施例中，除了可以从编程平台4904获得的那些之外，这样的中间件还包括向应用程序提供服务的软件。在至少一个实施例中，库和/或中间件4902可以包括但不限于cuBLAS、cuFFT、cuRAND和其他CUDA库，或rocBLAS、rocFFT、rocRAND和其他ROCm库。另外，在至少一个实施例中，库和/或中间件4902可以包括NCCL和ROCm通信集合库(“RCCL”)库，其提供用于GPU的通信例程，用于深度学习加速的MIOpen库和/或用于线性代数、矩阵和向量运算、几何变换、数值求解器以及相关算法的本征库。
在至少一个实施例中，应用程序框架4901依赖于库和/或中间件4902。在至少一个实施例中，每个应用程序框架4901是用于实现应用软件的标准结构的软件框架。在至少一个实施例中，可以使用框架(诸如Caffe，Caffe2，TensorFlow，Keras，PyTorch或MxNet深度学习框架)来实现AI/ML应用。
在至少一个实施例中，方法1000(参见图10)可以至少部分地使用编程平台4904来实现。例如，编程平台4904可用于实现降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和/或SGM过程132。
图50示出了根据至少一个实施例的编译代码以在图45-48的编程平台之一上执行。在至少一个实施例中，编译器5001接收源代码5000，其包括主机代码以及设备代码两者。在至少一个实施例中，编译器5001被配置为将源代码5000转换为用于在主机上执行的主机可执行代码5002以及用于在设备上执行的设备可执行代码5003。在至少一个实施例中，源代码5000可以在执行应用程序之前离线编译，或者在执行应用程序期间在线编译。
在至少一个实施例中，源代码5000可以包括编译器5001支持的任何编程语言的代码，例如C++、C、Fortran等。在至少一个实施例中，源代码5000可以包括在单源(single-source)文件中，其具有主机代码和设备代码的混合，并在其中指示了设备代码的位置。在至少一个实施例中，单源文件可以是包括CUDA代码的.cu文件或包括HIP代码的.hip.cpp文件。备选地，在至少一个实施例中，源代码5000可以包括多个源代码文件，而不是单源文件，在该单源文件中主机代码和设备代码是分开的。
在至少一个实施例中，编译器5001被配置为将源代码5000编译成用于在主机上执行的主机可执行代码5002和用于在设备上执行的设备可执行代码5003。在至少一个实施例中，编译器5001执行操作，包括将源代码5000解析为抽象系统树(AST)，执行优化以及生成可执行代码。在源代码5000包括单源文件的至少一个实施例中，编译器5001可以将设备代码与主机代码在这种单源文件中分开，将设备代码和主机代码分别编译成设备可执行代码5003和主机可执行代码5002，以及将设备可执行代码5003和主机可执行代码5002在单个文件中链接到一起。
在至少一个实施例中，主机可执行代码5002和设备可执行代码5003可以是任何合适的格式，例如二进制代码和/或IR代码。在CUDA的情况下，在至少一个实施例中，主机可执行代码5002可以包括本地对象代码，而设备可执行代码5003可以包括PTX中间表示的代码。在至少一个实施例中，在ROCm的情况下，主机可执行代码5002和设备可执行代码5003都可以包括目标二进制代码。
在至少一个实施例中，图50所示的编译代码的方法可用于创建和/或维护指令118(见图1)。在这样的实施例中，方法1000(参见图10)可以至少部分地使用图50的方法来实施。例如，图50的方法可用于实现降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和/或SGM过程132。
图51示出了根据至少一个实施例的多媒体系统。在至少一个实施例中，多媒体系统被称为游戏系统、多媒体控制台、游戏控制台和/或其变型。在至少一个实施例中，图51示出了计算机游戏处理设备的总体系统架构。
在至少一个实施例中，多媒体系统5100包括图形处理单元(GPU)5102。在至少一个实施例中，GPU 5102(可选地与CPU 5104结合)生成视频图像和音频，用于经由音频/视频(A/V)输出5108输出。在至少一个实施例中，结合音频处理器或替代地由音频处理器生成音频。在至少一个实施例中，GPU 5102利用视频编码器/视频编解码器(例如，编码器/解码器)形成用于图形处理的视频处理管线。在至少一个实施例中，将数据从GPU 5102提供到视频编码器/视频编解码器，并输出到A/V输出5108以便传输到显示器。在至少一个实施例中，GPU 5102连接到一个或更多个存储器控制器以便于访问不同类型的存储器，诸如随机存取存储器(RAM)5106。
在至少一个实施例中，GPU 5102是包括中央处理单元(CPU)5104的处理单元的一部分。在至少一个实施例中，GPU 5102和CPU 5104是加速处理单元(APU)的一部分。在至少一个实施例中，一个或更多个CPU 5104至少包括1级高速缓存、2级高速缓存和存储器。在至少一个实施例中，1级高速缓存和2级高速缓存临时存储数据并且减少存储器访问周期的数量。在至少一个实施例中，CPU 5104包括至少一个或更多个核心和一个或更多个级高速缓存。在至少一个实施例中，CPU 5104的存储器存储引导过程期间加载的可执行代码，例如当多媒体系统5100通电时。
在至少一个实施例中，GPU 5102和CPU 5104任选地经由输入/输出(I/O)桥接器5110与总线5112通信，该输入/输出(I/O)桥接器5110可以是GPU 5102和CPU 5104的分立组件或部分。在至少一个实施例中，数据存储部件(如系统存储器5126)和输入数据5128被连接到总线5112上。在至少一个实施例中，RAM 5106还与总线5112通信。在至少一个实施例中，一个或更多个辅助处理器5124连接到总线5112。在至少一个实施例中，提供辅助处理器5124来运行或支持结合多媒体系统5100执行的一个或更多个软件、软件应用、操作系统和/或其变型。
在至少一个实施例中，系统存储器5126存储在引导过程期间加载的应用数据。在至少一个实施例中，输入数据5128包括DVD/CD驱动器、蓝光驱动器、硬盘驱动器或其他可移动介质驱动器。在至少一个实施例中，输入数据5128在多媒体系统5100的外部或内部。在至少一个实施例中，经由输入数据5128访问应用数据以用于执行、回放和/或其变化。在至少一个实施例中，输入数据5128经由总线5112连接到I/O桥接器5110。
在至少一个实施例中，多媒体系统5100的一个或更多个组件经由一条或更多条总线连接，这些总线包括串行和并行总线、存储器总线、外围总线、以及使用各种总线架构(如外围组件互连(PCI)总线、PCI Express总线、和/或其变体)的处理器或局部总线。在至少一个实施例中，多媒体系统5100适当地经由音频/视频(A/V)输入端口5114、以太网端口5116、蓝牙无线链路5118、WiFi无线链路5120或一个或更多个通用串行总线(USB)端口5122与外围设备进行通信。在至少一个实施例中，经由A/V输出5108(如HDMI端口)输出音频和视频。
在至少一个实施例中，多媒体系统5100的视频和任选地音频通过A/V输出5108输出至一个或更多个显示设备。在至少一个实施例中，显示设备包括诸如电视、电子显示器、计算机监视器和/或其变形的设备。在至少一个实施例中，以不同形式(诸如立体)呈现视频。在至少一个实施例中，音频是通过一个或更多个音频设备以多种格式(诸如立体声、5.1环绕声或7.1环绕声)中的一种来呈现的。在至少一个实施例中，视频和音频被呈现给由用户佩戴的头戴式显示单元，诸如虚拟现实设备。
在至少一个实施例中，在多媒体系统5100启动时，将应用数据从系统存储器5126加载到CPU 5104的一个或更多个存储器和/或高速缓存中并且在CPU 5104上执行。在至少一个实施例中，应用程序呈现在导航至多媒体系统5100上可用的不同服务时提供用户体验的图形用户界面。在至少一个实施例中，从输入数据5128启动或播放输入数据5128的应用、媒体和/或其变形以向多媒体系统5100提供附加功能、应用、媒体和/或其变形。在至少一个实施例中，多媒体系统5100被配置为根据来自系统存储器5126的应用数据和输入数据5128来执行与计算机游戏相关联的可执行程序。
在至少一个实施例中，系统100(见图1)可以被实现为多媒体系统5100的组件或者可以是多媒体系统5100的组件。指令118(参见图1)可用于获得由多媒体系统5100捕获和/或生成的图像的光流图110(参见图1和2)。多媒体系统5100可以使用光流图110来执行运动估计、对象检测、帧生成(例如，使用深度学习或深度神经网络)、帧外推、帧内插、对象跟踪、图像主平面提取、运动检测、机器人导航、视觉里程计、相机运动检测、图像(例如，视频)压缩、图像(例如，视频)解压缩等。
图52示出了根据至少一个实施例的分布式系统5200。在至少一个实施例中，分布式系统5200包括一个或更多个客户端计算设备5202、5204、5206和5208，该一个或更多个客户端计算设备5202、5204、5206和5208被配置为在一个或更多个网络5210上执行和操作诸如web浏览器、专有客户端和/或其变型的客户端应用。在至少一个实施例中，服务器5212可以经由网络5210与远程客户端计算设备5202、5204、5206和5208通信地耦合。
在至少一个实施例中，服务器5212可以被适配成用于运行一个或更多个服务或软件应用，如可以管理跨多个数据中心的单点登录(SSO)访问的会话活动的服务和应用。在至少一个实施例中，服务器5212还可以提供可以包括非虚拟和虚拟环境的其他服务或软件应用。在至少一个实施例中，这些服务可作为基于web的服务或云服务或者在软件即服务(SaaS)模型下提供给客户端计算设备5202、5204、5206和/或5208的用户。在至少一个实施例中，操作客户端计算设备5202、5204、5206和/或5208的用户可进而利用一个或更多个客户端应用与服务器5212交互以利用由这些组件提供的服务。
在至少一个实施例中，系统5200的软件组件5218、5220和5222在服务器5212上实现。在至少一个实施例中，系统5200的一个或更多个组件和/或由这些组件提供的服务还可由客户端计算设备5202、5204、5206和/或5208中的一个或更多个实现。在至少一个实施例中，操作客户端计算设备的用户然后可以利用一个或更多个客户端应用来使用由这些组件提供的服务。在至少一个实施例中，这些组件可以在硬件、固件、软件或其组合中实现。应了解，各种不同系统配置是可能的，其可不同于分布式系统5200。因此，图52中所示的实施例是用于实现实施例系统的分布式系统的一个示例，并不旨在进行限制。
在至少一个实施例中，客户端计算设备5202、5204、5206和/或5208可以包括各种类型的计算系统。在至少一个实施例中，客户端计算设备可以包括便携式手持设备(例如，蜂窝电话、/>计算平板、个人数字助理(PDA))或可穿戴设备(例如，Google/>头戴式显示器)，运行诸如Microsoft Windows />的软件和/或诸如iOS、Windows Phone、Android、黑莓10、Palm OS的各种移动操作系统和/或其变型。在至少一个实施例中，设备可以支持各种应用，诸如各种互联网相关的应用、电子邮件、短消息服务(SMS)应用，并且可以使用各种其他通信协议。在至少一个实施例中，客户端计算设备还可以包括通用个人计算机，例如包括运行各种版本的Microsoft/>Apple和/或Linux操作系统的个人计算机和/或膝上型计算机。在至少一个实施例中，客户端计算设备可以是运行各种可商购的/>或类似UNIX的操作系统中的任何一种的工作站计算机，包括但不限于各种GNU/Linux操作系统，例如Google Chrome OS。在至少一个实施例中，客户端计算设备还可以包括能够通过网络5210进行通信的电子设备，如瘦客户端计算机、启用互联网的游戏系统(例如，具有或不具有/>手势输入设备的微软Xbox游戏控制台)、和/或个人消息传送设备。尽管图52中的分布式系统5200被示出为具有四个客户端计算设备，但可支持任何数量的客户端计算设备。其他设备(诸如具有传感器的设备等)可与服务器5212交互。
在至少一个实施例中，分布式系统5200中的一个或更多个网络5210可以是能够使用多种可用协议中的任一种支持数据通信的任何类型的网络，包括但不限于TCP/IP(传输控制协议/互联网协议)、SNA(系统网络架构)、IPX(互联网分组交换)、AppleTalk、和/或其变型。在至少一个实施例中，一个或更多个网络5210可以是局域网(LAN)、基于以太网的网络、令牌环、广域网、互联网、虚拟网络、虚拟专用网(VPN)、内联网、外联网、公共交换电话网(PSTN)、红外网络、无线网络(例如，在电气和电子协会(IEEE)802.11协议族、和/或任何其他无线协议中的任一个下操作的网络)、和/或这些和/或其他网络的任何组合。
在至少一个实施例中，服务器5212可以由一个或更多个通用计算机、专用服务器计算机(举例来讲，包括PC(个人计算机)服务器、服务器、中程服务器、大型计算机、机架安装服务器等)、服务器群、服务器集群、或任何其他适当的布置和/或组合组成。在至少一个实施例中，服务器5212可以包括运行虚拟操作系统的一个或更多个虚拟机、或涉及虚拟化的其他计算架构。在至少一个实施例中，可以虚拟化逻辑存储设备的一个或更多个灵活池以为服务器维护虚拟存储设备。在至少一个实施例中，可以由服务器5212使用软件定义的联网来控制虚拟网络。在至少一个实施例中，服务器5212可以被适配成用于运行一个或更多个服务或软件应用。在至少一个实施例中，服务器5212包括实施神经网络的一个或更多个硬件和/或软件组件，如结合图53至图57所描述的那些。在至少一个实施例中，服务器5212包括被称为深度学习超采样网络的一个或更多个神经网络，该一个或更多个神经网络生成高质量版本的输入帧(例如，计算机图形程序(如视频游戏程序)的渲染帧)。
在至少一个实施例中，服务器5212可以运行任何操作系统、以及任何可商购的服务器操作系统。在至少一个实施例中，服务器5212还可以运行多种附加服务器应用和/或中层应用中的任何一种，包括HTTP(超文本传输协议)服务器、FTP(文件传输协议)服务器、CGI(通用网关接口)服务器、服务器、数据库服务器、和/或其变体。在至少一个实施例中，示例性数据库服务器包括但不限于从Oracle、Microsoft、Sybase、IBM(国际商业机器)和/或其变型可商购的那些。
在至少一个实施例中，服务器5212可包括用于分析和合并从客户端计算设备5202、5204、5206和5208的用户接收的数据馈送和/或事件更新的一个或更多个应用。在至少一个实施例中，数据馈送和/或事件更新可以包括但不限于：从一个或更多个第三方信息源和连续数据流接收的馈送、/>更新或实时更新，其可以包括与传感器数据应用、金融票据、网络性能测量工具(例如，网络监测和流量管理应用)、点击流分析工具、汽车流量监测和/或其变型相关的实时事件。在至少一个实施例中，服务器5212还可包括用于经由客户端计算设备5202、5204、5206和5208的一个或更多个显示设备显示数据馈送和/或实时事件的一个或更多个应用。
在至少一个实施例中，分布式系统5200还可以包括一个或更多个数据库5214和5216。在至少一个实施例中，数据库可提供用于存储诸如用户交互信息、使用模式信息、适配规则信息和其他信息的信息的机制。在至少一个实施例中，数据库5214和5216可以驻留在多个位置。在至少一个实施例中，一个或更多个数据库5214和5216可以驻留在服务器5212本地的(和/或驻留在其中)非瞬态存储介质上。在至少一个实施例中，数据库5214和5216可远离服务器5212并且经由基于网络的或专用连接与服务器5212通信。在至少一个实施例中，数据库5214和5216可以驻留在存储区域网络(SAN)中。在至少一个实施例中，用于执行归属于服务器5212的功能的任何必要文件可以本地存储在服务器5212上和/或在适当时远程存储。在至少一个实施例中，数据库5214和5216可包括关系数据库，诸如适于响应于SQL格式化的命令来存储、更新和检索数据的数据库。
在至少一个实施例中，系统100(见图1)可以在分布式系统5200的一个或更多个组件上实现。指令118(参见图1)可用于获得由分布式系统5200的一个或更多个组件捕获和/或生成的图像的光流图110(参见图1和图2)。在至少一个实施例中，分布式系统5200的一个或更多个组件可以使用光流图110来执行运动估计、对象检测、对象跟踪、图像主平面提取、运动检测、机器人导航、视觉里程计、相机运动检测、视频压缩等。
图53示出了根据至少一个实施例的超采样神经网络。在至少一个实施例中，神经网络5306被称为超采样神经网络、深度学习超采样(DLSS)网络、超采样网络和/或其变型。在至少一个实施例中，输入帧5302和运动向量5304由神经网络5306处理以生成输出帧5308。在至少一个实施例中，诸如结合图53-57描述的那些神经网络是DLSS网络。
在至少一个实施例中，输入帧5302是图像。在至少一个实施例中，输入帧5302是由一个或更多个计算机图形程序或软件生成的计算机生成的图像。在至少一个实施例中，输入帧5302是从一个或更多个图像捕获设备(如相机)捕获的图像。在至少一个实施例中，输入帧5302是视频的帧集合中的帧。在至少一个实施例中，输入帧5302是从一个或更多个视频捕获设备(诸如摄像机)捕获的视频的帧。在至少一个实施例中，输入帧5302是由一个或更多个计算机图形程序或软件生成的计算机生成的视频的帧。
在至少一个实施例中，输入帧5302是二维(2D)模型的渲染。在至少一个实施例中，输入帧5302是三维(3D)模型的渲染。在至少一个实施例中，输入帧5302由渲染计算机程序生成，该渲染计算机程序是包括可执行指令的计算机程序，当被执行时，这些指令至少部分地基于场景来生成图像。在至少一个实施例中，场景是指2D或3D模型。在至少一个实施例中，场景由各种特性来定义，诸如几何形状、视点、纹理、照明、阴影和/或其变化。在至少一个实施例中，计算机程序获得场景并且通过使用一个或更多个渲染算法来生成场景的图像。在至少一个实施例中，输入帧5302是通过使用一个或更多个光传输建模技术生成的图像。在至少一个实施例中，通过一个或更多个光栅化技术生成输入帧5302。在至少一个实施例中，通过一个或更多个光线投射技术来生成输入帧5302。在至少一个实施例中，通过一个或更多个光线追踪技术生成输入帧5302。
在至少一个实施例中，输入帧5302是由视频游戏程序生成的帧。在至少一个实施例中，视频游戏程序由包括生成实时计算机图形的图形硬件的一个或更多个计算设备执行。在至少一个实施例中，输入帧5302是实时生成的帧。在至少一个实施例中，输入帧5302是被预先渲染的帧。在至少一个实施例中，输入帧5302是在一个或更多个计算机图形显示硬件(诸如视频显示设备、移动设备、虚拟现实头戴式耳机和/或其变型)上显示的视频游戏的帧。在至少一个实施例中，视频游戏程序正在执行并生成3D场景，其中输入帧5302是3D场景的渲染。在至少一个实施例中，输入帧5302是由渲染设备以各种硬件和软件约束(诸如图形硬件限制、存储器限制和/或其变型)渲染的帧。
在至少一个实施例中，神经网络5306是获得输入帧并且生成输出帧的神经网络。在至少一个实施例中，神经网络5306是卷积自动编码器网络。在至少一个实施例中，神经网络5306是生成输入帧的更高质量版本的神经网络。在至少一个实施例中，帧的质量包括分辨率和混叠，其中高质量帧具有高分辨率和最小混叠。在至少一个实施例中，神经网络5306获得输入帧，并且生成具有比输入帧更高的分辨率和更低的混叠的输出帧。在至少一个实施例中，神经网络5306近实时地处理帧。在至少一个实施例中，近实时处理是指其中在从中生成输入的时间间隔内处理输入的处理。在至少一个实施例中，神经网络5306近实时地处理输入帧，使得在生成和/或呈现输入帧的时间间隔内处理所述输入帧。在至少一个实施例中，神经网络5306在一时间间隔内将输入帧处理成输出帧，使得输出帧可从具有最小等待时间的输入帧中获得。在至少一个实施例中，最小等待时间是指处于或低于定义的等待时间时间间隔阈值的等待时间。在至少一个实施例中，在具有最小等待时间的输入帧中可用的输出帧在定义的时间间隔内是可用的，所述定义的时间间隔可以是任何合适的值，诸如秒、一秒的分数和/或其变化。在至少一个实施例中，神经网络5306获得视频游戏的帧并且生成高分辨率、最低限度地混叠的输出帧。在至少一个实施例中，使用各种神经网络训练技术(诸如结合图54描述的那些技术)来训练神经网络5306。在至少一个实施例中，以可被感知为人类的连续运动的速率来生成输出帧，该速率可以指超过一定阈值的帧速率。在至少一个实施例中，以每秒20帧或超过20帧(fps)的目标速率生成输出帧，包括但不限于23.976fps、24fps、25fps、29.97fps、30fps、48fps、50fps、59.94fps、60fps、90fps、120fps、240fps和任何其他合适的目标帧速率。在至少一个实施例中，计算机系统可能缺乏计算资源来以目标帧速率(例如，以60fps的4K分辨率)连续地渲染高质量帧并且替代地渲染使用神经网络5306超采样以实现所述目标帧的较低分辨率帧(例如，以60fps渲染1080p分辨率并且超采样至4K分辨率)。
在至少一个实施例中，神经网络5306获得输入帧5302。在至少一个实施例中，神经网络5306从在一个或更多个计算设备(诸如视频游戏控制台、计算机、移动设备、和/或其变型)上执行的视频游戏程序获得输入帧5302。在至少一个实施例中，计算机程序(诸如视频游戏程序、计算机图形程序、渲染程序、和/或其变型)通过一个或更多个接口(诸如通过一个或更多个计算机网络发送、通过一个或更多个数据传送接口传送、和/或其变型)将输入帧5302提供给神经网络5306。在至少一个实施例中，神经网络5306获得输入帧5302，该输入帧是由视频游戏程序生成的图像。在至少一个实施例中，神经网络5306获得输入帧5302和相关联的运动向量5304，这些运动向量指示场景(例如，在输入帧5302中描绘的场景)中的对象正在移动的方向。在至少一个实施例中，运动向量是基于实体在先前帧中的位置来表示帧中的实体的向量。在至少一个实施例中，运动向量指示场景的帧的实体的运动或移动方向。在至少一个实施例中，运动向量5304包括指示输入帧5302的实体和/或对象的运动或移动方向的一个或更多个运动向量的集合。在至少一个实施例中，诸如视频游戏程序之类的程序生成输入帧5302和运动向量5304两者。
在至少一个实施例中，神经网络5306获得输入帧5302和运动向量5304，并且生成输出帧5308。在至少一个实施例中，神经网络5306从输入帧5302和/或相关联的运动向量5304生成输出帧5308。在至少一个实施例中，使用输入帧5302的高质量版本来训练神经网络5306，其中，经训练的神经网络5306生成输出帧5308以匹配输入帧5302的高质量版本。在至少一个实施例中，输出帧5308是输入帧5302的放大/较高分辨率版本。在至少一个实施例中，输出帧5308是输入帧5302的较高分辨率版本。在至少一个实施例中，输出帧5308具有比输入帧5302更低的混叠程度。在至少一个实施例中，输出帧5308是输入帧5302的更高质量的表示。在至少一个实施例中，神经网络5306获得输入帧5302(其是视频游戏的场景的实时渲染)和相关联的运动向量5304，并且生成输出帧5308(其是输入帧5302的高质量版本)。
在至少一个实施例中，指令118(见图1)可以至少部分地使用神经网络5306来实现。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，神经网络5306(见图53)可用于配置降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个。此外，光流图110或至少部分地从光流图110导出的数据可以用作神经网络5306的输入(例如，运动矢量5304)。
图54示出了根据至少一个实施例的超采样神经网络的架构。在至少一个实施例中，神经网络5406被称为超采样神经网络、DLSS网络、超采样网络和/或其变型。在至少一个实施例中，神经网络5406被训练成从输入帧5402和运动向量5404生成输出帧5408。在至少一个实施例中，作为训练神经网络5406的一部分，将由神经网络5406生成的输出帧5408与参考帧5410进行比较以更新神经网络5406。
在至少一个实施例中，输入帧5402是根据结合图53描述的那些输入帧的输入帧。在至少一个实施例中，输入帧5402包括一个或更多个图像，称为帧。在至少一个实施例中，输入帧5402包括从一个或更多个图像和/或视频捕获设备捕获的一个或更多个图像。在至少一个实施例中，输入帧5402包括场景的一个或更多个渲染。在至少一个实施例中，输入帧5402包括由视频游戏程序生成的帧。在至少一个实施例中，视频游戏程序由包括生成实时计算机图形的图形硬件的一个或更多个计算设备执行。在至少一个实施例中，输入帧5402是被预先渲染的帧。在至少一个实施例中，视频游戏程序正在执行并生成3D场景，其中输入帧5402包括3D场景的渲染。在至少一个实施例中，输入帧5402是由渲染设备以不同硬件和软件约束(诸如图形硬件限制、存储器限制和/或其变型)渲染的帧。在至少一个实施例中，输入帧5402是用最小后处理技术(诸如抗混叠)渲染的帧(例如，输入帧5402包括用很小程度到没有程度的抗混叠渲染的帧)。
在至少一个实施例中，用于渲染的帧的后处理技术包括诸如但不限于以下各项的技术和效果：环境遮挡(例如，基于地平线的环境遮挡(HBAO)、屏幕空间环境遮挡(SSAO))，抗混叠(例如，快速近似抗混叠(FXAA)、超样本抗混叠(SSAA)、多采样抗混叠(MSAA)、时间抗混叠(TXAA))、布隆(bloom)、模糊(例如，景深、运动模糊)，单元着色、色差、颜色校正、伽马校正、高动态范围渲染、粒子效应、着色、阴影映射、锐化、非锐化、放大、纹理滤波(例如，点、线性、双线性、三线性、各向异性)，和/或其变型。在至少一个实施例中，输入帧5402是用很少或不用后处理技术和/或效果来渲染的帧。
在至少一个实施例中，运动向量5404是指示输入帧5402的帧的对象的移动方向的一个或更多个向量的集合。在至少一个实施例中，运动向量是基于实体在先前帧中的位置来表示帧中的实体的向量。在至少一个实施例中，运动向量指示场景的帧的实体的运动或移动方向。在至少一个实施例中，运动向量5404由渲染输入帧5402的程序生成并与输入帧5402对应，其中，运动向量5404的第一组运动向量与输入帧5402的第一帧对应并指示在输入帧5402的第一帧中描述的对象和/或实体的运动。在至少一个实施例中，运动向量5404的第一组运动向量与输入帧5402的第一帧相对应，并且指示输入帧5402的第一帧的对象的运动(例如，输入帧5402的第一帧的对象在输入帧5402的后续帧中将潜在地处于或者移动到的方向和/或位置)。在至少一个实施例中，运动向量5404包括视频游戏程序生成的运动向量。在至少一个实施例中，视频游戏程序正在执行并生成3D场景，其中运动向量5404包括指示3D场景的对象和/或实体的移动的向量。
在至少一个实施例中，参考帧5410包括一个或更多个图像，称为帧。在至少一个实施例中，参考帧5410对应于输入帧5402(例如，参考帧5410的每个帧对应于输入帧5402的帧)。在至少一个实施例中，参考帧5410包括场景的一个或更多个渲染。在至少一个实施例中，参考帧5410包括由视频游戏程序生成的帧。在至少一个实施例中，参考帧5410是用各种后处理技术和/或效果渲染的帧。在至少一个实施例中，参考帧5410是输入帧5402的较高质量版本。在至少一个实施例中，使用最小后处理技术和/或效果从场景渲染输入帧5402的第一帧，并且使用后处理技术和/或效果从相同场景渲染参考帧5410的第一帧。在至少一个实施例中，参考帧5410是使用64x超采样(64xSS)渲染的帧。
在至少一个实施例中，参考帧5410是由一个或更多个超级计算设备渲染的帧，如结合图14描述的那些。在至少一个实施例中，输入帧5402和参考帧5410是从同一计算机图形应用或程序(例如，同一视频游戏程序)渲染的帧。在至少一个实施例中，参考帧5410和运动向量由一个或更多个渲染设备生成，其中，输入帧5402和运动向量5404是通过一个或更多个过程(例如，对所生成的参考帧5410和/或运动向量进行缩减以获得输入帧5402和运动向量5404、从所生成的参考帧5410和/或运动向量去除一个或更多个后处理技术和/或效果以获得输入帧5402和运动向量5404、以及其变体)从所生成的参考帧5410和运动向量获得的。在至少一个实施例中，一个或更多个渲染设备从特定计算机图形应用或程序(例如，视频游戏程序)生成输入帧5402、运动向量5404和/或参考帧5410。
在至少一个实施例中，神经网络5406被训练成用于处理输入帧5402和运动向量5404并且生成非常接近或匹配相应的参考帧5410的输出帧5408。在至少一个实施例中，一个或更多个渲染设备通过一个或更多个计算机图形应用或程序来生成并存储输入帧5402、运动向量5404和参考帧5410，其中一个或更多个系统检索所存储的输入帧5402、运动向量5404和参考帧5410以训练神经网络5406。在至少一个实施方式中，神经网络5406是卷积自动编码器网络。在至少一个实施例中，神经网络5406是使用来自特定计算机图形应用或程序(例如，视频游戏程序)的帧和/或运动向量来训练的，并且可用于生成用于特定计算机图形应用或程序的帧。在至少一个实施例中，神经网络5406被训练成生成输入帧5402的高质量版本(例如，放大/较高分辨率帧、抗混叠帧)作为输出帧5408。在至少一个实施例中，神经网络5406被训练成放大输入帧5402的帧并将输入帧5402的帧抗混叠为输出帧5408。在至少一个实施例中，神经网络5406利用运动向量5404来生成输出帧5408。在至少一个实施例中，神经网络5406从输入帧5402和运动向量5404生成输出帧5408的第一输出帧，从输出帧5408的第一输出帧、输入帧5402、和运动向量5404生成输出帧5408的第二输出帧，等等，以用于输出帧5408的后续输出帧。在至少一个实施例中，神经网络5406将来自运动向量5404的运动向量集合应用于输出帧5408的帧，以生成输出帧5408的后续帧。在至少一个实施例中，神经网络5406利用运动向量5404作为将运动向量应用于输出帧以生成后续输出帧的一个或更多个时间反馈过程的一部分。
在至少一个实施例中，输出帧5408是输入帧5402的更高质量版本，其可以指各种质量，如更高的分辨率、更高程度的各种后处理技术和/或效果、和/或其变化。在至少一个实施例中，视频游戏程序结合一个或更多个计算机图形硬件执行，其中帧被渲染并被输入到神经网络5406，其中神经网络5406生成对应的更高质量的帧(例如，经放大和/或抗混叠帧)。在至少一个实施例中，神经网络5406被训练成利用来自帧(例如，输入帧5402)的各种后处理技术和/或效果以最小的后处理技术和/或效果输出帧(例如，输出帧5408)。在至少一个实施例中，神经网络5406分别获得帧和相应的运动向量，诸如输入帧5402和运动向量5404的帧和运动向量，并且生成相应的高质量输出帧，诸如输出帧5408的帧(例如，具有各种后处理技术和/或效果的帧，诸如经放大的帧、抗混叠的帧、经放大的和抗混叠的帧、和/或其变型)。在至少一个实施例中，神经网络5406获得输入帧(例如，输入帧5402的帧)、先前输出帧(例如，输出帧5408的先前生成的输出帧)、和运动向量(例如，运动向量5404的运动向量)，并且生成输出帧(例如，输出帧5408的后续输出帧)。
在至少一个实施例中，通过将所生成的输出帧5408与参考帧5410进行比较来训练和/或更新神经网络5406。在至少一个实施例中，结合图53训练和使用神经网络5406。在至少一个实施例中，神经网络5406由一个或更多个系统使用训练框架来训练或以其他方式更新，所述训练框架诸如PyTorch、TensorFlow、Boost、Caffe、Microsoft CognitiveToolkit/CNTK、MXNet、Chainer、Keras、Deechiming4j或任何合适的训练框架。在至少一个实施例中，通过将输出帧5408与参考帧5410进行比较、确定输出帧5408与参考帧5410之间的差、以及利用所确定的差来更新神经网络5406的权重和其他组件从而使得输出帧5408与参考帧5410之间的差最小化，来训练神经网络5406。
在至少一个实施例中，训练至少以受监督的、部分受监督的和/或无监督的方式来执行。在至少一个实施例中，神经网络5406被训练成将输入帧5402与参考帧5410匹配。在至少一个实施例中，神经网络5406由一个或更多个系统来训练，该系统使得神经网络5406从输入帧5402的帧产生输出帧5408的输出帧，并测量输出帧5408的输出帧与参考帧5410的对应帧之间的差。在至少一个实施例中，神经网络5406由一个或更多个系统来训练，该系统使得神经网络5406获得输入帧5402的帧并执行一个或更多个神经网络图像处理/生成/渲染操作(例如，生成新像素，修改现有像素)以生成输出帧5408的输出帧，将输出帧5408的输出帧与参考帧5410的对应帧进行比较，并且至少部分地基于输出帧5408的输出帧与参考帧5410的对应帧的比较来调整神经网络5406的权重。在至少一个实施例中，通过将两个帧的像素彼此进行比较来将输出帧5408的帧与参考帧5410的帧进行比较。在至少一个实施例中，通过比较帧的像素特性(例如，像素强度、像素亮度、像素颜色、像素对比度)并测量像素特性的差异(例如，帧的像素之间的像素强度、像素亮度、像素颜色、像素对比度的差异)来比较帧。在至少一个实施例中，使用一个或更多个反向传播过程结合一个或更多个损失函数来训练神经网络5406。在至少一个实施例中，使用在此描述的各种技术(诸如结合图12描述的那些技术)来训练神经网络5406。
在至少一个实施例中，指令118(见图1)可以至少部分地使用神经网络5406来实现。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，神经网络5406(见图54)可用于配置降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个。此外，光流图110或至少部分地从光流图110导出的数据可以用作神经网络5406的输入(例如，运动矢量5404)。
图55示出了根据至少一个实施例的使用超采样神经网络进行流式传输的示例。在至少一个实施例中，神经网络5508处理由渲染一个或更多个设备5504生成的一个或更多个帧5506以生成一个或更多个输出帧5510，该输出帧经由一个或更多个网络5512被流式传输到具有流式传输能力的设备5514。在至少一个实施例中，神经网络5508被称为DLSS网络、超采样神经网络、超采样网络和/或其变型。在至少一个实施例中，使用诸如结合图54所描述的那些技术来训练神经网络5508。
在至少一个实施例中，服务器5502是一个或更多个计算机硬件和/或软件组件的集合。在至少一个实施例中，服务器5502向被称为客户端的其他程序或设备提供不同功能。在至少一个实施例中，服务器5502提供流服务。在至少一个实施例中，流服务是指向用户提供流媒体的服务。在至少一个实施例中，流媒体是指多媒体(例如，视频、音频)，其在由提供者递送的同时被不断地接收和呈现给用户。在至少一个实施例中，服务器5502提供视频游戏流式传输服务。在至少一个实施例中，服务器5502提供服务，其中视频游戏的帧在被服务器5502递送/生成的同时被不断地接收和呈现给用户。在至少一个实施例中，服务器5502包括渲染设备5504。在至少一个实施例中，服务器5502包括实现神经网络5508的一个或更多个硬件和/或软件组件。在至少一个实施例中，服务器5502包括一个或更多个数据存储组件(例如，硬盘驱动器)，其提供帧5506和输出帧5510的存储和处理。
在至少一个实施例中，一个或更多个渲染设备5504包括一个或更多个计算机图形渲染硬件和/或软件组件。在至少一个实施例中，一个或更多个渲染设备5504包括一个或更多个图形处理单元。在至少一个实施例中，一个或更多个渲染设备5504包括生成和/或渲染图形的一个或更多个计算设备。在至少一个实施例中，一个或更多个渲染设备5504包括从视频游戏生成渲染的一个或更多个计算设备。在至少一个实施例中，一个或更多个渲染设备5504渲染视频游戏或其他计算机图形程序的帧。在至少一个实施例中，渲染设备5504使用来自计算机图形程序(例如，视频游戏程序)的输入数据来渲染帧5506。
在至少一个实施例中，一个或更多个帧5506是由一个或更多个渲染设备5504渲染的帧。在至少一个实施例中，一个或更多个帧5506与指示一个或更多个帧5506的对象的移动方向的运动向量相关联。在至少一个实施例中，一个或更多个帧5506和相关联的运动向量由一个或更多个渲染设备5504生成。在至少一个实施例中，帧5506包括由特定视频游戏程序生成的帧。在至少一个实施例中，视频游戏程序由包括生成实时计算机图形的图形硬件(例如，一个或更多个渲染设备5504)的一个或更多个计算设备执行。在至少一个实施例中，视频游戏程序正在执行并生成3D场景，其中帧5506包括3D场景的渲染。在至少一个实施例中，一个或更多个帧5506是由渲染设备以不同硬件和软件约束(诸如图形硬件限制、存储器限制和/或其变型)渲染的帧。在至少一个实施例中，一个或更多个帧5506是用最小后处理技术(诸如抗混叠)渲染的帧(例如，一个或更多个帧5506包括用很小程度到没有程度的抗混叠渲染的帧)。
在至少一个实施例中，神经网络5508包括从输入帧生成高质量帧的一个或更多个神经网络。在至少一个实施例中，神经网络5508使用来自特定计算机图形应用或程序(例如，视频游戏程序)的帧来训练，并且可用于生成针对特定计算机图形应用或程序的帧。在至少一个实施例中，神经网络5508被训练成生成一个或更多个帧5506的高质量版本(例如，经放大/较高分辨率帧、抗混叠帧)。在至少一个实施例中，神经网络5508被训练成放大和抗混叠帧5506中的帧。在至少一个实施例中，视频游戏程序结合一个或更多个计算机图形硬件来执行，其中帧被渲染并被输入到神经网络5508(例如，帧5506被渲染设备5504渲染并被输入到神经网络5508)，其中神经网络5508生成对应的更高质量的帧(例如，经放大和/或抗混叠的帧)。在至少一个实施例中，神经网络5508被训练成从具有最小后处理技术和/或效果的帧输出具有各种后处理技术和/或效果的帧。在至少一个实施例中，神经网络5508获得帧和相应的运动向量，并且生成相应的高质量输出帧(例如，具有各种后处理技术和/或效果的帧，诸如经放大的帧、抗混叠的帧、经放大的和抗混叠的帧、和/或其变型)。在至少一个实施例中，神经网络5508获得一个或更多个帧5506和运动向量并且生成一个或更多个输出帧5510。在至少一个实施例中，神经网络5508利用一个或更多个时间反馈过程，该一个或更多个时间反馈过程结合帧5506和相关联的运动向量来处理输出帧5510中的输出帧，以生成输出帧5510的后续帧。
在至少一个实施例中，输出帧5510对应于帧5506(例如，输出帧5510中的每个帧对应于帧5506中的一个帧)。在至少一个实施例中，一个或更多个输出帧5510是利用各种后处理技术和/或效果生成的帧。在至少一个实施例中，一个或更多个输出帧5510是一个或更多个帧5506的更高质量版本。在至少一个实施例中，一个或更多个输出帧5510包括一个或更多个帧5506的经放大(例如，较高分辨率)和/或抗混叠版本。
在至少一个实施例中，一个或更多个网络5512包括任何适合的计算机通信网络，如互联网。在至少一个实施例中，一个或更多个网络5512被密码保护、加密或以其他方式被保护。在至少一个实施例中，一个或更多个网络5512包括在其中发送和接收数据的一个或更多个计算机网络通信信道。在至少一个实施例中，一个或更多个网络5512提供服务器5502与有流式传输能力的设备5514之间的通信方法。在至少一个实施例中，经由网络5512将输出帧5510从服务器5502发送至具有流式传输能力的设备5514。
在至少一个实施例中，具有流式传输能力的设备5514是能够通过一个或更多个网络接收多媒体的计算设备。在至少一个实施例中，具有流式传输能力的设备5514是具有有限的图形渲染能力的设备，该设备不能渲染帧(如一个或更多个输出帧5510)，但是能够经由一个或更多个网络5512访问服务器5502以获得一个或更多个输出帧5510。在至少一个实施例中，具有流式传输能力的设备5514是具有流式传输能力的计算设备，这样使得具有流式传输能力的设备5514包括从一个或更多个网络不断接收和/或获得多媒体的各种硬件和/或软件组件。在至少一个实施例中，具有流式传输能力的设备5514是计算设备，例如移动电话、膝上型计算机、计算机、游戏控制台、平板计算机、和/或其变体。在至少一个实施例中，具有流式传输能力的设备5514包括一个或更多个计算机网络组件，例如各种接收器、发射器、和/或收发器，这些组件获得和处理通过一个或更多个网络传输的多媒体。在至少一个实施例中，具有流式传输能力的设备5514可以由一个或更多个用户操作。在至少一个实施例中，具有流式传输能力的设备5514通过网络5512接收输出帧5510。在至少一个实施例中，具有流式传输能力的设备5514与在具有流式传输能力的设备5514上执行的显示和/或处理输出帧5510的一个或更多个程序相结合来接收输出帧5510。
在至少一个实施例中，具有流式传输能力的设备5514包括一个或更多个软件程序和/或应用程序，这些软件程序和/或应用程序处理所获得的一个或更多个输出帧5510并且提供一个或更多个输出帧5510以被一个或更多个用户观看(例如，经由具有流式传输能力的设备5514的电子视觉显示器)和/或与其交互(例如，经由具有流式传输能力的设备5514的各种用户输入硬件)。在至少一个实施例中，具有流式传输能力的设备5514包括一个或更多个电子视觉显示硬件，如液晶显示器(LCD)、发光二极管(LED)显示器、和/或其变体，以及一个或更多个用户输入硬件，如计算机鼠标、键盘、游戏控制器、和/或其变体，其中用户利用以与在具有流式传输能力的设备5514上执行的一个或更多个软件程序和/或应用进行交互。在至少一个实施例中，具有流式传输能力的设备5514经由网络5512向服务器5502提供用户输入的指示，其中，帧5506是由一个或更多个渲染设备5504至少部分地基于用户输入来生成的。
在至少一个实施例中，视频游戏程序在服务器5502上执行，其中帧5506是视频游戏程序的帧，其中帧5506由渲染设备5504来渲染，并且作为输出帧5510被处理和发送到具有流式传输能力的设备5514，其中用户结合输出帧5510与具有流式传输能力的设备5514交互(例如，输出帧5510是需要交互的视频游戏程序的帧，其中用户向具有流式传输能力的设备5514输入交互)，其中用户交互被发送到服务器5502到视频游戏程序，以确定视频游戏程序的后续帧将如何由渲染设备5504渲染。在至少一个实施例中，帧5506至少部分地基于来自用户的输入结合具有流式传输能力的设备5514来渲染，并且由神经网络5508处理以生成输出帧5510，其中，一个或更多个输出帧5510被发送至具有流式传输能力的设备5514，其中，进一步的用户输入由具有流式传输能力的设备5514接收并且被发送至服务器5502以生成后续帧，然后后续帧由神经网络5508处理并发送到具有流式传输能力的设备5514，以此类推，用于后续帧和后续用户输入。
在至少一个实施例中，指令118(见图1)可以至少部分地使用神经网络5508来实现。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，神经网络5508(见图55)可用于配置降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个。此外，光流图110或至少部分地从光流图110导出的数据可以用作神经网络5508的输入。
图56示出了根据至少一个实施例的使用超采样神经网络的模拟的示例。在至少一个实施例中，神经网络5608处理由一个或更多个渲染设备5604生成的一个或更多个帧5606以生成一个或更多个输出帧5610，输出帧5610被输出到一个或更多个模拟器显示器5612。在至少一个实施例中，神经网络5608被称为DLSS网络、超采样神经网络、超采样网络和/或其变型。在至少一个实施例中，使用诸如结合图54所描述的那些技术训练神经网络5608。
在至少一个实施例中，启用超采样神经网络的模拟器5602是一个或更多个计算机硬件和/或软件组件的集合。在至少一个实施例中，启用超采样神经网络的模拟器5602包括一个或更多个渲染设备5604。在至少一个实施例中，启用超采样神经网络的模拟器5602包括实现神经网络5608的一个或更多个硬件和/或软件组件。在至少一个实施例中，启用超采样神经网络的模拟器5602包括提供对帧5606和输出帧5610的存储和处理的一个或更多个数据存储组件(例如，硬盘驱动器)。
在至少一个实施例中，启用超采样神经网络的模拟器5602是执行不同模拟器程序(如飞行模拟器程序、驾驶模拟器程序、和/或其变体)的模拟器设备，如飞行模拟器、驾驶模拟器、和/或其变体。在至少一个实施例中，飞行模拟器是人工地重新创建飞机飞行和它飞行的环境的设备。在至少一个实施例中，飞行模拟器通过执行飞行模拟器程序来模拟飞行的各个方面，诸如飞机如何飞行的物理现象、飞机如何对各种飞行控制的应用作出反应、其他飞机系统的影响、以及诸如湍流、空气密度、风切变、云、降水、天气和/或其变化等因素对飞机的影响。在至少一个实施例中，飞行模拟器(例如，启用超采样神经网络的模拟器5602)包括模拟飞机的一个或更多个硬件组件，诸如飞机的驾驶舱的硬件，其允许用户与飞行模拟器进行交互(例如，硬件组件包括各种用户输入设备，诸如方向盘、控制器、操纵杆、按钮、开关、杠杆和/或其变型)。在至少一个实施例中，飞行模拟器包括用户结合飞行模拟器的硬件进行交互以模拟飞行的各个方面的一个或更多个显示器(例如，一个或更多个模拟器显示器5612)。在至少一个实施例中，驾驶模拟器是人工地重新创建机动车辆移动和机动车辆移动所在的环境的设备。在至少一个实施例中，驾驶模拟器通过执行驾驶模拟器程序来模拟机动车辆的操作的各个方面，诸如机动车辆的物理学、机动车辆如何对各种机动车辆控制的应用作出反应、其他机动车辆系统的影响、以及诸如环境变化、风、天气、和/或其变化等因素对机动车辆的影响。在至少一个实施例中，驾驶模拟器(例如，启用超采样神经网络的模拟器5602)包括模拟机动车辆的一个或更多个硬件组件，诸如机动车辆的驾驶员座椅的硬件，其允许用户与驾驶模拟器交互(例如，硬件组件包括各种用户输入设备，诸如方向盘、踏板、控制器、操纵杆、按钮、开关、杠杆和/或其变型)。在至少一个实施例中，驾驶模拟器包括用户结合驾驶模拟器的硬件进行交互以模拟驾驶或其他机动车辆操作的各个方面的一个或更多个显示器(例如，一个或更多个模拟器显示器5612)。在至少一个实施例中，一个或更多个模拟器显示器5612是启用超采样神经网络的模拟器5602的显示器。
在至少一个实施例中，一个或更多个渲染设备5604包括一个或更多个计算机图形渲染硬件和/或软件组件。在至少一个实施例中，一个或更多个渲染设备5604包括一个或更多个图形处理单元。在至少一个实施例中，一个或更多个渲染设备5604包括生成和/或渲染图形的一个或更多个计算设备。在至少一个实施例中，一个或更多个渲染设备5604包括从计算机图形程序(诸如视频游戏、模拟程序、模拟视频游戏和/或其变型)生成渲染的一个或更多个计算设备。在至少一个实施例中，一个或更多个渲染设备5604使用来自计算机图形程序(例如，模拟程序)的输入数据来渲染一个或更多个帧5606。
在至少一个实施例中，一个或更多个帧5606是由一个或更多个渲染设备5604渲染的帧。在至少一个实施例中，一个或更多个帧5606与指示一个或更多个帧5606的对象的移动方向的运动向量相关联。在至少一个实施例中，一个或更多个帧5606和相关联的运动向量由一个或更多个渲染设备5604生成。在至少一个实施例中，一个或更多个帧5606包括由特定模拟程序(诸如飞行模拟器程序、驾驶模拟器程序和/或其变型)生成的帧。在至少一个实施例中，模拟程序由包括生成实时计算机图形的图形硬件(例如，一个或更多个渲染设备5604)的一个或更多个计算设备执行。在至少一个实施例中，模拟程序正在执行并生成3D场景，其中帧5606包括3D场景的渲染。在至少一个实施例中，一个或更多个帧5606是用最小后处理技术(诸如抗混叠)来渲染的帧(例如，一个或更多个帧5606包括用很小程度到没有程度的抗混叠来渲染的帧)。
在至少一个实施例中，神经网络5608包括从输入帧生成高质量帧的一个或更多个神经网络。在至少一个实施例中，使用来自特定计算机图形应用或程序(例如，模拟程序)的帧来训练神经网络5608，并且该神经网络5608可用于生成针对特定计算机图形应用或程序的帧。在至少一个实施例中，神经网络5608被训练成生成一个或更多个帧5606的高质量版本(例如，放大/较高分辨率帧、抗混叠帧)。在至少一个实施例中，模拟程序结合一个或更多个计算机图形硬件执行，其中帧被渲染并被输入到神经网络5608(例如，帧5606被渲染设备5604渲染并被输入到神经网络5608)，其中神经网络5608生成对应的更高质量的帧(例如，经放大和/或抗混叠的帧)。在至少一个实施例中，神经网络5608被训练成从具有最小后处理技术和/或效果的帧输出具有各种后处理技术和/或效果的帧。在至少一个实施例中，神经网络5608获得帧和相应的运动向量，并且生成相应的高质量输出帧(例如，具有各种后处理技术和/或效果的帧，诸如经放大/较高分辨率帧、抗混叠的帧、经放大和抗混叠的帧、和/或其变型)。在至少一个实施例中，神经网络5608获得一个或更多个帧5606和/或运动向量并且生成一个或更多个输出帧5610。在至少一个实施例中，神经网络5608利用一个或更多个时间反馈过程，一个或更多个时间反馈过程结合帧5606和相关联的运动向量来处理一个或更多个输出帧5610的输出帧以生成一个或更多个输出帧5610的后续帧。
在至少一个实施例中，一个或更多个输出帧5610对应于一个或更多个帧5606(例如，一个或更多个输出帧5610中的每个帧对应于一个或更多个帧5606中的帧)。在至少一个实施例中，一个或更多个输出帧5610是用各种后处理技术和/或效果生成的帧。在至少一个实施例中，一个或更多个输出帧5610是一个或更多个帧5606的更高质量版本。在至少一个实施例中，一个或更多个输出帧5610包括一个或更多个帧5606的放大的和/或抗混叠的版本。在至少一个实施例中，一个或更多个输出帧5610被显示在一个或更多个模拟器显示器5612上作为一个或更多个模拟器(例如，启用超采样神经网络的模拟器5602)的操作的一部分，诸如执行飞行模拟器程序的飞行模拟器、执行驾驶模拟器程序的驾驶模拟器和/或其变型。在至少一个实施例中，用户正在操作启用超采样神经网络的模拟器5602，并且至少部分地基于在模拟器显示器5612上显示的输出帧5610，通过一个或更多个用户输入设备执行一个或更多个动作。
在至少一个实施例中，指令118(见图1)可以至少部分地使用神经网络5608来实现。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，神经网络5608(参见图56)可用于配置降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个。此外，光流图110或至少部分地从光流图110导出的数据可以用作神经网络5608的输入。
图57示出了根据至少一个实施例的使用超采样神经网络的设备的示例。在至少一个实施例中，神经网络5706处理由多媒体系统5702生成的一个或更多个帧5704以生成一个或更多个输出帧5708，其被输出到一个或更多个多媒体系统显示器5710。在至少一个实施例中，神经网络5706被称为DLSS网络、超采样神经网络、超采样网络和/或其变体。在至少一个实施例中，使用诸如结合图54所描述的那些技术来训练神经网络5706。
在至少一个实施例中，多媒体系统5702是一个或更多个计算机硬件和/或软件组件的集合。在至少一个实施例中，多媒体系统5702包括一个或更多个渲染设备。在至少一个实施例中，多媒体系统5702包括实现神经网络5706的一个或更多个硬件和/或软件组件。在至少一个实施例中，多媒体系统5702包括一个或更多个数据存储组件(例如，硬盘驱动器)，其提供帧5704和输出帧5708的存储和处理。在至少一个实施例中，多媒体系统5702是游戏控制台，诸如根据图51描述的那些。在至少一个实施例中，多媒体系统5702是处理多媒体的任何合适的计算设备，诸如计算机、平板、游戏设备、游戏控制台、移动设备和/或其变型。在至少一个实施例中，一个或更多个多媒体系统显示器5710是显示来自多媒体系统5702的数据(例如，多媒体、视频游戏)的一个或更多个电子视觉显示硬件。在至少一个实施例中，一个或更多个多媒体系统显示器5710是多媒体系统5702的显示器。
在至少一个实施例中，多媒体系统5702包括一个或更多个计算机图形渲染硬件和/或软件组件。在至少一个实施例中，多媒体系统5702包括一个或更多个图形处理单元。在至少一个实施例中，多媒体系统5702包括生成和/或渲染图形的一个或更多个计算设备。在至少一个实施例中，多媒体系统5702包括执行各种程序(诸如视频游戏程序、软件应用、软件程序和/或其变型)的一个或更多个处理器。在至少一个实施例中，多媒体系统5702包括从诸如视频游戏之类的计算机图形程序生成渲染的一个或更多个计算设备。在至少一个实施例中，多媒体系统5702使用来自在多媒体系统5702上执行的计算机图形程序(例如，视频游戏程序)的输入数据来渲染帧5704。在至少一个实施例中，多媒体系统5702包括允许用户与多媒体系统5702进行交互的一个或更多个硬件组件(例如，硬件组件包括各种用户输入设备，如控制器、操纵杆、按钮、开关、杠杆和/或其变体)。在至少一个实施例中，多媒体系统5702连接到允许用户与在多媒体系统5702上执行的各种程序(例如，视频游戏程序)交互的一个或更多个用户输入设备。
在至少一个实施例中，一个或更多个帧5704是由多媒体系统5702渲染的帧。在至少一个实施例中，帧5704与指示帧5704的对象的移动方向的运动向量相关联。在至少一个实施例中，帧5704和相关联的运动向量由多媒体系统5702生成。在至少一个实施例中，帧5704包括由特定视频游戏程序生成的帧。在至少一个实施例中，视频游戏程序由包括生成实时计算机图形的图形硬件(例如，多媒体系统5702)的一个或更多个计算设备执行。在至少一个实施例中，视频游戏程序正在执行并生成3D场景，其中帧5704包括3D场景的渲染。在至少一个实施例中，一个或更多个帧5704是用最小后处理技术(诸如抗混叠)渲染的帧(例如，一个或更多个帧5704包括用很小程度到没有程度的抗混叠渲染的帧)。
在至少一个实施例中，神经网络5706包括从输入帧生成高质量帧的一个或更多个神经网络。在至少一个实施例中，神经网络5706使用来自特定计算机图形应用或程序(例如，视频游戏程序)的帧来训练，并且可用于生成特定计算机图形应用或程序的帧。在至少一个实施例中，神经网络5706被训练成生成一个或更多个帧5704的高质量版本(例如，经放大/较高分辨率帧、抗混叠帧)。在至少一个实施例中，视频游戏程序结合一个或更多个计算机图形硬件执行，其中帧被渲染并输入到神经网络5706(例如，帧5704由多媒体系统5702渲染并输入到神经网络5706)，其中神经网络5706生成相应的较高质量帧(例如，经放大/较高分辨率和/或抗混叠帧)。在至少一个实施例中，神经网络5706被训练成从具有最小后处理技术和/或效果的帧输出具有各种后处理技术和/或效果的帧。在至少一个实施例中，神经网络5706获得帧和相应的运动向量，并且生成相应的高质量输出帧(例如，具有各种后处理技术和/或效果的帧，如经放大/较高分辨率帧、抗混叠的帧、经放大和抗混叠的帧、和/或其变型)。在至少一个实施例中，神经网络5706获得帧5704和/或运动向量并生成输出帧5708。在至少一个实施例中，神经网络5706利用一个或更多个时间反馈过程，该一个或更多个时间反馈过程结合帧5704和相关联的运动向量处理输出帧5708的输出帧以生成输出帧5708的后续帧。
在至少一个实施例中，一个或更多个输出帧5708对应于帧5704(例如，输出帧5708中的每个帧对应于帧5704中的一个帧)。在至少一个实施例中，一个或更多个输出帧5708是用各种后处理技术和/或效果生成的帧。在至少一个实施例中，一个或更多个输出帧5708是帧5704的更高质量版本。在至少一个实施例中，一个或更多个输出帧5708包括帧5704的放大的和/或抗混叠的版本。在至少一个实施例中，神经网络5706在一个或更多个帧5704的帧由多媒体系统5702渲染时不断生成一个或更多个输出帧5708的输出帧。在至少一个实施例中，一个或更多个输出帧5708被显示在多媒体显示器5710上作为一个或更多个视频游戏程序的操作的一部分。在至少一个实施例中，用户正在操作多媒体系统5702并且通过一个或更多个用户输入设备至少部分地基于显示在一个或更多个多媒体显示器5710上的一个或更多个输出帧5708来执行一个或更多个动作。
在至少一个实施例中，指令118(见图1)可以至少部分地使用神经网络5706来实现。如上所述，系统100(见图1)可以由推理和/或训练逻辑1115的至少一部分来实现。参考图1，神经网络5706(见图57)可用于配置降噪过程120、边缘检测过程122、对象检测过程124、可选阈值化过程126、决策逻辑128、提取过程130和SGM过程132中的任何一个。此外，光流图110或至少部分地从光流图110导出的数据可以用作神经网络5706的输入。
本公开的至少一个实施例可以考虑以下条款来描述：
1.一种方法，包括：获得输入图像和参考图像，所述输入图像包括多个图像区域；获得至少一个惩罚图，所述至少一个惩罚图包括针对所述多个图像区域中的每一个的一组惩罚值，对于所述多个图像区域中的每一个，所述一组惩罚值包括针对与所述图像区域相交的多个方向中的每一个的惩罚值；以及至少部分地基于所述至少一个惩罚图为所述输入图像和所述参考图像生成光流图。
2.如条款1所述的方法，其中所述至少一个惩罚图包括第一惩罚图和第二惩罚图，使用包括第一惩罚值和第二惩罚值的半全局匹配SGM过程来生成所述光流图，以确定所述多个图像区域中的特定图像区域、特定视差和所述多个方向中的特定方向的成本，使用所述特定图像区域和所述特定方向的所述第一惩罚图获得所述第一惩罚值，并且使用所述特定图像区域和所述特定方向的所述第二惩罚图获得所述第二惩罚值。
3.如条款2所述的方法，其中所述光流图通过以下方式生成：确定多个成本，针对所述多个图像区域之一、多个视差之一和所述多个方向之一确定所述多个成本中的至少一个成本；通过对所述多个成本中针对所述多个图像区域之一和所述多个视差之一的唯一对确定的那些成本进行求和，获得每个唯一对的多个累积成本；为所述多个图像区域中的每一个选择针对所述图像区域获得的所述多个累积成本中的最小累积成本，所述最小累积成本已针对所述多个视差中的选定视差获得；以及对于所述多个图像区域中的每一个，至少部分地基于所述选定视差将值放置在所述光流图中与所述图像区域相对应的位置中。
4.如条款1-3所述的方法，其中获得所述至少一个惩罚图包括：通过对所述输入图像进行降噪来产生降噪输入图像，通过对所述降噪输入图像执行边缘检测来产生边缘图，以及通过对所述降噪输入图像、所述边缘图或所述降噪输入图像和所述边缘图两者执行对象检测来产生对象图。
5.如条款4所述的方法，其中所述至少一个惩罚图包括第一惩罚图和第二惩罚图，至少部分地基于所述对象图确定所述第一惩罚图，以及至少部分地基于所述边缘图确定所述第二惩罚图。
6.如条款4或5所述的方法，其中获得所述至少一个惩罚图还包括：通过对所述边缘图执行阈值化过程以去除宽度低于阈值的任何边缘来产生阈值化边缘图，所述至少一个惩罚图包括第一惩罚图和第二惩罚图，至少部分地基于所述对象图确定所述第一惩罚图，以及至少部分地基于所述边缘图和所述阈值化边缘图两者确定所述第二惩罚图。
7.如条款1-6所述的方法，其中所述多个图像区域包括一组特征点或一组像素中的至少一个。
8.如条款1-7所述的方法，其中所述输入图像包括多个像素，并且所述多个图像区域包括所述多个像素的子集，所述子集包括少于所有的所述多个像素。
9.一种系统，包括：一个或更多个电路，用于：从输入图像获得多个图像区域，为所述多个图像区域中的每一个确定一组惩罚值，以及至少部分地基于为所述多个图像区域中的每一个确定的所述一组惩罚值，为所述输入图像和参考图像创建光流图，对于所述多个图像区域中的每一个，所述一组惩罚值包括与所述图像区域相交的多个方向中的每一个的惩罚值。
10.如条款9所述的系统，还包括：连接到所述一个或更多个电路的上游硬件，所述上游硬件将所述输入图像提供给所述一个或更多个电路。
11.如条款9或10所述的系统，其中所述一个或更多个电路包括：至少一个处理器；以及存储器，存储指令，所述指令能够由所述至少一个处理器执行，并且所述指令在由所述至少一个处理器执行时使所述至少一个处理器：获得所述多个图像区域，为所述多个图像区域中的至少一个图像区域确定所述一组惩罚值，以及创建所述光流图。
12.如条款11所述的系统，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器通过以下方式生成所述光流图：针对所述多个图像区域、所述输入图像和参考图像之间的多个视差以及所述多个方向的唯一组合确定多个成本；通过对所述多个成本中针对所述多个图像区域之一和所述多个视差中的至少一个的每个唯一对确定的那些成本进行求和来获得多个累积成本；为所述多个图像区域中的一个或更多个图像区域的至少一部分选择针对所述图像区域获得的多个累积成本中的最小累积成本，所述最小累积成本已经针对所述多个视差中的选定视差获得；以及对于所述多个图像区域的所述部分中的每一个，至少部分地基于所述选定视差将值放置在所述光流图中与所述图像区域相对应的位置中。
13.如条款12所述的系统，其中所述一个或更多个电路还用于通过以下方式确定所述多个成本中针对包括所述多个图像区域中的特定图像区域、所述多个视差中的特定视差和所述多个方向中的特定方向的所述唯一组合中的特定唯一组合的特定成本：当所述特定图像区域的第一视差度量值沿所述特定方向与所述多个图像区域中的相邻图像区域的第二视差度量值相差至多预定量时，将所述一组惩罚值中的第一惩罚值添加到匹配项；以及当所述第一视差度量值沿所述特定方向与所述第二视差度量值相差超过所述预定量时，将所述一组惩罚值中的第二惩罚值添加到所述匹配项，所述第一惩罚值小于所述第二惩罚值。
14.如条款13所述的系统，其中所述一个或更多个电路还用于在所述第一视差度量值等于所述第二视差度量值时确定所述特定成本等于所述匹配项。
15.如条款11-14所述的系统，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器：对所述输入图像降噪以创建降噪输入图像，对所述降噪输入图像执行边缘检测以产生边缘图，以及对所述降噪输入图像、所述边缘图或所述降噪输入图像和所述边缘图两者执行对象检测以产生对象图。
16.如条款15所述的系统，其中所述一组惩罚值包括第一组惩罚值和不同的第二组惩罚值，至少部分地基于所述对象图确定所述第一组惩罚值中的每一个，以及至少部分地基于所述边缘图确定所述第二组惩罚值中的每一个。
17.如条款15或16所述的系统，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器对所述边缘图进行阈值化以产生阈值化边缘图，其中比阈值更薄的边缘已被去除，所述一组惩罚值包括第一组惩罚值和不同的第二组惩罚值，至少部分地基于所述对象图确定所述第一组惩罚值中的每一个，以及至少部分地基于所述边缘图和所述阈值化边缘图两者确定所述第二组惩罚值中的每一个。
18.如条款11-17所述的系统，其中所述至少一个处理器包括一个或更多个并行处理单元。
19.如条款11-18所述的系统，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器从所述输入图像中提取一组特征点作为所述多个图像区域。
20.如条款11-19所述的系统，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器从所述输入图像中提取一组像素作为所述多个图像区域。
21.如条款20所述的系统，其中所述输入图像包括多个像素，并且所述一组像素包括少于所有的所述多个像素。
22.一种或更多种非暂时性处理器可读介质，包括能够由至少一个处理器执行的指令，并且所述指令在由所述至少一个处理器执行时使所述至少一个处理器：为输入图像中的多个图像区域中的每一个获得一组视差值，对于所述多个图像区域中的每一个，所述一组视差值包括针对与所述图像区域相交的多个方向中的每一个的视差值；以及使用所述一组视差值为所述输入图像和不同的参考图像创建光流图。
23.如条款22所述的一种或多种非暂时性处理器可读媒体，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器通过以下方式生成所述光流图：针对所述多个图像区域、所述输入图像和参考图像之间的多个视差以及所述多个方向的唯一组合确定多个成本；通过对所述多个成本中针对所述多个图像区域之一和所述多个视差之一的每个唯一对确定的那些成本进行求和来获得多个累积成本；为所述多个图像区域的至少一部分中的每一个选择针对所述图像区域获得的所述多个累积成本中的最小累积成本，所述最小累积成本已经针对所述多个视差中的选定视差获得；以及对于所述多个图像区域的所述部分中的每一个，至少部分地基于所述选定视差将值存储在所述光流图中与所述图像区域相对应的位置中。
24.如条款23所述的一种或多种非暂时性处理器可读介质，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器将所述一组视差值存储为第一视差图和第二视差图，并且通过以下方式确定所述多个成本中针对包括所述多个图像区域中的特定图像区域、所述多个视差中的特定视差以及所述多个方向中的特定方向的所述唯一组合中的特定唯一组合的的特定成本：分别从所述第一视差图和第二视差图中获得第一值和第二值；当所述特定图像区域的第一视差度量值沿所述特定方向与所述多个图像区域中的相邻图像区域的第二视差度量值相差至多预定量时，将所述第一值添加到匹配项；以及当所述第一视差度量值沿所述特定方向与所述第二视差度量值相差超过所述预定量时，将所述第二值添加到所述匹配项，所述第一视差值小于所述第二视差值。
25.如条款24所述的一个或更多个非暂时性处理器可读介质，其中所述至少一个处理器还用于在所述第一视差度量值等于所述第二视差度量值时确定所述特定成本等于所述匹配项。
26.如条款22-25所述的一个或更多个非暂时性处理器可读介质，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器将所述一组视差值存储为第一视差图和第二视差图，并且所述至少一个处理器通过以下方式获得多个图像区域中的每一个的所述一组视差值：对所述输入图像进行降噪以产生降噪输入图像；对所述降噪输入图像执行边缘检测以产生边缘图；通过对所述降噪输入图像、所述边缘图或所述降噪输入图像和所述边缘图两者执行对象检测来产生对象图；至少部分地基于所述对象图将值分配给所述第一视差图；以及至少部分地基于所述边缘图将值分配给所述第二视差图。
27.如条款22-26所述的一个或更多个非暂时性处理器可读媒体，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器将所述一组视差值存储为第一视差图和第二视差图，并且所述至少一个处理器通过以下方式获得针对多个图像区域中的每一个的所述一组视差值：对所述输入图像进行降噪以产生降噪输入图像；对所述降噪输入图像执行边缘检测以产生边缘图；对所述降噪输入图像、所述边缘图或所述降噪输入图像和所述边缘图两者执行对象检测以产生对象图；对所述边缘图进行阈值化以去除不厚于阈值的任何边缘以产生阈值化边缘图；至少部分地基于所述对象图将值分配给所述第一视差图，以及至少部分地基于所述边缘图和所述阈值化边缘图将值分配给所述第二视差图。
28.如条款22-27所述的一种或多种非暂时性处理器可读介质，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器从所述输入图像中提取一组特征点或一组像素作为所述多个图像区域。
在至少一个实施例中，单个半导体平台可以指基于唯一单一半导体的集成电路或芯片。在至少一个实施例中，可以使用具有增加的连接性的多芯片模块，该多芯片模块模拟芯片上操作，并且相对于利用常规中央处理单元(“CPU”)和总线实现方式做出实质性改进。在至少一个实施例中，各种模块也可以根据用户的期望单独地位于半导体平台的各种组合中。
在至少一个实施例中，返回参考图17，呈机器可读可执行代码或计算机控制逻辑算法形式的计算机程序被存储在主存储器1704和/或辅助存储器中。计算机程序在由一个或更多个处理器执行时使得系统1700能够根据至少一个实施例执行各种功能。在至少一个实施例中，存储器1704、存储装置和/或任何其他存储装置是计算机可读介质的可能示例。在至少一个实施例中，辅助存储器可以指代任何合适的存储设备或系统，如硬盘驱动器和/或可移动存储驱动器，表示软盘驱动器、磁带驱动器、致密盘驱动器、数字通用盘(“DVD”)驱动器、记录设备、通用串行总线(“USB”)闪存等。在至少一个实施例中，在CPU 1702、并行处理系统1712、能够进行CPU 1702、并行处理系统1712两者的至少一部分能力的集成电路、芯片组(例如，被设计为作为用于执行相关功能的单元而工作和销售的一组集成电路等)、和/或集成电路的任何合适组合的上下文中实现不同先前附图的架构和/或功能。
在至少一个实施例中，在通用计算机系统、电路板系统、专用于娱乐目的的游戏控制台系统、专用系统等等的背景下实施不同先前附图的架构和/或功能性。在至少一个实施例中，计算机系统1700可以采取以下形式：台式计算机、膝上型计算机、平板计算机、服务器、超级计算机、智能电话(例如，无线手持式设备)、个人数字助理(“PDA”)、数码相机、车辆、头戴式显示器、手持式电子设备、移动电话设备、电视机、工作站、游戏控制台、嵌入式系统、和/或任何其他类型的逻辑。
在至少一个实施例中，并行处理系统1712包括但不限于多个并行处理单元(“PPU”)1714和相关联的存储器1716。在至少一个实施例中，PPU 1714经由互连1718和交换机1720或多路复用器连接到主机处理器或其他外围设备。在至少一个实施例中，并行处理系统1712跨PPU 1714分配计算任务，这些PPU可以是可并行的——例如，作为跨多个图形处理单元(“GPU”)线程块分配计算任务的一部分。在至少一个实施例中，跨PPU 1714中的一些或全部来共享和访问(例如，用于读和/或写访问)存储器，但是这种共享存储器可能会引起相对于使用本地存储器和驻留在PPU 1714中的寄存器的性能损失。在至少一个实施例中，PPU 1714的操作通过使用命令(诸如___syncothreads())来同步，其中，块中的所有线程(例如，跨多个PPU 1714执行)在继续之前达到代码的执行的某个点。
其他变型是在本披露的精神内。因此，虽然所公开的技术易受不同修改和替代构造的影响，但是其某些所示实施例在附图中示出并且在上文已经详细描述。然而，应当理解，并不旨在将本公开限制于所公开的一种或多种具体形式，而是相反，旨在覆盖落入如所附权利要求所限定的本公开的精神和范围内的所有修改、替代构造和等同物。
在描述所披露的实施例的上下文中(尤其是在以下权利要求的上下文中)，术语“一个”和“一种”以及“所述”以及类似指示物的使用应被解释为涵盖单数和复数两者，除非在此另外指示或与上下文明显矛盾，并且不是作为术语的定义。除非另外指出，否则术语“包含”、“具有”、“包括”和“含有”应被解释为开放式术语(意味着“包括但不限于”)。当未修改并且指代物理连接时，“连接”应被解释为部分地或完全地包含在、附接至或连接在一起，即使存在介入物。除非本文中另外指明，否则本文中的值的范围的列举仅旨在用作单独地提及落入范围内的每个单独值的速记方法，并且每个单独值如同其在本文中单独地列举一样被结合到说明书中。在至少一个实施例中，除非另外指明或上下文矛盾，否则术语“集合”(例如，“项目集合”)或“子集”的使用将被解释为包括一个或更多个成员的非空集合。此外，除非另有说明或与上下文矛盾，否则术语对应集的“子集”不一定表示对应集的合适子集，而是子集和对应集可以相等。
除非另外确切地陈述或另外与上下文明显矛盾，否则连接语言(如“A、B和C中的至少一个”或“A、B和C中的至少一个”形式的短语)另外与通常使用的上下文一起被理解为呈现项目、术语等可以是A或B或C、或A和B和C的集合的任何非空子集。例如，在具有三个成员的组的示例性实例中，连接短语“A、B以及C中的至少一个”以及“A、B以及C中的至少一个”指以下组中的任一个：{A}、{B}、{C}、{A、B}、{A、C}、{B、C}、{A、B、C}。因此，这种连接语言一般不旨在暗示某些实施例要求各自存在A中的至少一个、B中的至少一个以及C中的至少一个。此外，除非上下文另有说明或矛盾，否则术语“多个”表示多个状态(例如，“多个项”表示多个项)。在至少一个实施例中，多个中的项的数目是至少两个，但是当显式地或通过上下文这样指示时可以更多。此外，除非另外陈述或从上下文另外清楚，否则短语“基于”是指“至少部分地基于”而不是“单独地基于”。
在此描述的过程的操作可以按任何适合的顺序执行，除非在此另外指示或另外与上下文明显矛盾。在至少一个实施例中，诸如本文中描述的那些过程(或其变型和/或组合)的过程在配置有可执行指令的一个或更多个计算机系统的控制下执行，并且通过硬件或其组合实施为在一个或更多个处理器上共同执行的代码(例如，可执行指令、一个或更多个计算机程序或一个或更多个应用)。在至少一个实施例中，代码例如以包括可由一个或更多个处理器执行的多个指令的计算机程序的形式存储在计算机可读存储介质上。在至少一个实施例中，计算机可读存储介质是非瞬态计算机可读存储介质，该非瞬态计算机可读存储介质不包括瞬态信号(例如，传播瞬态电或电磁传输)但包括在瞬态信号的收发器内的非瞬态数据存储电路(例如，缓冲区、高速缓存、和队列)。在至少一个实施例中，代码(例如，可执行代码或源代码)存储在具有存储在其上的可执行指令(或用于存储可执行指令的其他存储器)的一个或更多个非暂态计算机可读存储介质的集合上，所述可执行指令当由计算机系统的一个或更多个处理器执行(即，由于被执行)时使计算机系统执行本文中所描述的操作。在至少一个实施例中，一组非暂态计算机可读存储介质包括多个非暂态计算机可读存储介质，并且多个非暂态计算机可读存储介质中的单独的非暂态存储介质中的一个或更多个缺少所有代码，而多个非暂态计算机可读存储介质共同地存储所有代码。在至少一个实施例中，可执行指令被执行，使得不同的指令被不同的处理器执行一例如，非瞬态计算机可读存储介质存储指令，并且主中央处理单元(“CPU”)执行一些指令，而图形处理单元(“GPU”)执行其他指令。在至少一个实施例中，计算机系统的不同组件具有单独的处理器并且不同的处理器执行不同的指令子集。
因此，在至少一个实施例中，计算机系统被配置成实施一个或更多个服务，该一个或更多个服务单独地或共同地执行在此所描述的过程的操作，并且这样的计算机系统被配置有能够执行操作的适用硬件和/或软件。进一步，实现本公开的至少一个实施例的计算机系统是单个设备，并且在另一个实施例中，是分布式计算机系统，其包括不同地操作的多个设备，使得分布式计算机系统执行本文描述的操作，并且使得单个设备不执行所有操作。
使用在此提供的任何和所有实例或示例性语言(例如，“如”)仅旨在更好地阐明本披露的实施例并且不对本披露的范围造成限制，除非另外要求。说明书中的语言不应被解释为指示任何未要求保护的元件对本公开的实践是必不可少的。
在此引用的所有参考文献(包括出版物、专利申请、以及专利)通过引用结合在此，其程度如同每个参考文献被单独地并且特别地指明通过引用结合在此，并且以其全文在此列出。
在说明书和权利要求书中，可以使用术语“联接”和“连接”以及它们的派生词。应当理解，这些术语并不旨在作为彼此的同义词。相反，在具体示例中，“连接”或“耦接”可以用于指示两个或更多个元件彼此直接或间接物理或电接触。“耦合”还可以意味着两个或更多个元件彼此不直接接触，但仍彼此合作或交互。
除非另外确切地陈述，否则应当理解的是，贯穿说明书术语如“处理”、“计算”、“计算”、“确定”或类似术语是指计算机或计算系统或类似电子计算设备的动作和/或过程，该动作和/或过程将表示为计算系统的寄存器和/或存储器内的物理(如电子)量的数据操纵和/或转换为类似地表示为计算系统的存储器、寄存器或其他此类信息存储、传输或显示设备内的物理量的其他数据。
以类似的方式，术语“处理器”可以指处理来自寄存器和/或存储器的电子数据并且将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的一部分。作为非限制性实例，“处理器”可以是CPU或GPU。“计算平台”可以包括一个或更多个处理器。如本文所使用的，“软件”过程可包括例如随时间执行工作的软件和/或硬件实体，诸如任务、线程和智能代理。而且，每个过程可以指用于顺序地或并行地、连续地或间歇地执行指令的多个过程。在至少一个实施例中，术语“系统”和“方法”在此可互换地使用，只要系统可以体现一个或更多个方法并且方法可以被认为是系统。
在本文件中，可以参考获得、获取、接收或输入模拟或数字数据到子系统、计算机系统或计算机实现的机器中。在至少一个实施例中，获得、获取、接收或输入模拟和数字数据的过程可以以各种方式完成，诸如通过接收数据作为函数调用或对应用编程接口的调用的参数。在至少一个实施例中，获得、获取、接收或输入模拟或数字数据的过程可以通过经由串行或并行接口传送数据来完成。在至少一个实施例中，获得、获取、接收或输入模拟或数字数据的过程可通过经由计算机网络从提供实体向获取实体传送数据来完成。在至少一个实施例中，还可参考提供、输出、传送、发送或呈现模拟或数字数据。在不同示例中，提供、输出、传送、发送或呈现模拟或数字数据的过程可以通过传送数据作为函数调用的输入或输出参数、应用编程接口或进程间通信机制的参数来实现。
尽管本文中的描述阐述了所描述的技术的示例实现方式，但其他架构可以用于实现所描述的功能，并且旨在处于本披露的范围内。此外，尽管出于描述的目的可在上文定义职责的特定分布，但可根据环境以不同方式分布和划分不同功能和职责。
此外，尽管已经用结构特征和/或方法动作专用的语言描述了主题，但可以理解，所附权利要求书中所要求保护的主题不必限于所述具体特征或动作。相反，特定特征和动作被公开为实现权利要求的示例性形式。
Claims (28)
1.一种方法，包括：
获得输入图像和参考图像，所述输入图像包括多个图像区域；
获得至少一个惩罚图，所述至少一个惩罚图包括针对所述多个图像区域中的每一个的一组惩罚值，对于所述多个图像区域中的每一个，所述一组惩罚值包括针对与所述图像区域相交的多个方向中的每一个的惩罚值；以及
至少部分地基于所述至少一个惩罚图为所述输入图像和所述参考图像生成光流图。
2.如权利要求1所述的方法，其中所述至少一个惩罚图包括第一惩罚图和第二惩罚图，
使用包括第一惩罚值和第二惩罚值的半全局匹配SGM过程来生成所述光流图，以确定所述多个图像区域中的特定图像区域、特定视差和所述多个方向中的特定方向的成本，
使用所述特定图像区域和所述特定方向的所述第一惩罚图获得所述第一惩罚值，并且
使用所述特定图像区域和所述特定方向的所述第二惩罚图获得所述第二惩罚值。
3.如权利要求2所述的方法，其中所述光流图通过以下方式生成：
确定多个成本，针对所述多个图像区域之一、多个视差之一和所述多个方向之一确定所述多个成本中的至少一个成本；
通过对所述多个成本中针对所述多个图像区域之一和所述多个视差之一的唯一对确定的那些成本进行求和，获得每个唯一对的多个累积成本；
为所述多个图像区域中的每一个选择针对所述图像区域获得的所述多个累积成本中的最小累积成本，所述最小累积成本已针对所述多个视差中的选定视差获得；以及
对于所述多个图像区域中的每一个，至少部分地基于所述选定视差将值放置在所述光流图中与所述图像区域相对应的位置中。
4.如权利要求1所述的方法，其中获得所述至少一个惩罚图包括：
通过对所述输入图像进行降噪来产生降噪输入图像，
通过对所述降噪输入图像执行边缘检测来产生边缘图，以及
通过对所述降噪输入图像、所述边缘图或所述降噪输入图像和所述边缘图两者执行对象检测来产生对象图。
5.如权利要求4所述的方法，其中所述至少一个惩罚图包括第一惩罚图和第二惩罚图，
至少部分地基于所述对象图确定所述第一惩罚图，以及
至少部分地基于所述边缘图确定所述第二惩罚图。
6.如权利要求4所述的方法，其中获得所述至少一个惩罚图还包括：通过对所述边缘图执行阈值化过程以去除宽度低于阈值的任何边缘来产生阈值化边缘图，
所述至少一个惩罚图包括第一惩罚图和第二惩罚图，
至少部分地基于所述对象图确定所述第一惩罚图，以及
至少部分地基于所述边缘图和所述阈值化边缘图两者确定所述第二惩罚图。
7.如权利要求1所述的方法，其中所述多个图像区域包括一组特征点或一组像素中的至少一个。
8.如权利要求1所述的方法，其中所述输入图像包括多个像素，并且
所述多个图像区域包括所述多个像素的子集，所述子集包括少于所有的所述多个像素。
9.一种系统，包括：
一个或更多个电路，用于：从输入图像获得多个图像区域，为所述多个图像区域中的每一个确定一组惩罚值，以及至少部分地基于为所述多个图像区域中的每一个确定的所述一组惩罚值，为所述输入图像和参考图像创建光流图，对于所述多个图像区域中的每一个，所述一组惩罚值包括与所述图像区域相交的多个方向中的每一个的惩罚值。
10.如权利要求9所述的系统，还包括：
连接到所述一个或更多个电路的上游硬件，所述上游硬件将所述输入图像提供给所述一个或更多个电路。
11.如权利要求9所述的系统，其中所述一个或更多个电路包括：
至少一个处理器；以及
存储器，存储指令，所述指令能够由所述至少一个处理器执行，并且所述指令在由所述至少一个处理器执行时使所述至少一个处理器：获得所述多个图像区域，为所述多个图像区域中的至少一个图像区域确定所述一组惩罚值，以及创建所述光流图。
12.如权利要求11所述的系统，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器通过以下方式生成所述光流图：
针对所述多个图像区域、所述输入图像和参考图像之间的多个视差以及所述多个方向的唯一组合确定多个成本；
通过对所述多个成本中针对所述多个图像区域之一和所述多个视差中的至少一个的每个唯一对确定的那些成本进行求和来获得多个累积成本；
为所述多个图像区域中的一个或更多个图像区域的至少一部分选择针对所述图像区域获得的多个累积成本中的最小累积成本，所述最小累积成本已经针对所述多个视差中的选定视差获得；以及
对于所述多个图像区域的所述部分中的每一个，至少部分地基于所述选定视差将值放置在所述光流图中与所述图像区域相对应的位置中。
13.如权利要求12所述的系统，其中所述一个或更多个电路还用于通过以下方式确定所述多个成本中针对包括所述多个图像区域中的特定图像区域、所述多个视差中的特定视差和所述多个方向中的特定方向的所述唯一组合中的特定唯一组合的特定成本：
当所述特定图像区域的第一视差度量值沿所述特定方向与所述多个图像区域中的相邻图像区域的第二视差度量值相差至多预定量时，将所述一组惩罚值中的第一惩罚值添加到匹配项；以及
当所述第一视差度量值沿所述特定方向与所述第二视差度量值相差超过所述预定量时，将所述一组惩罚值中的第二惩罚值添加到所述匹配项，所述第一惩罚值小于所述第二惩罚值。
14.如权利要求13所述的系统，其中所述一个或更多个电路还用于在所述第一视差度量值等于所述第二视差度量值时确定所述特定成本等于所述匹配项。
15.如权利要求11所述的系统，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器：对所述输入图像降噪以创建降噪输入图像，对所述降噪输入图像执行边缘检测以产生边缘图，以及对所述降噪输入图像、所述边缘图或所述降噪输入图像和所述边缘图两者执行对象检测以产生对象图。
16.如权利要求15所述的系统，其中所述一组惩罚值包括第一组惩罚值和不同的第二组惩罚值，
至少部分地基于所述对象图确定所述第一组惩罚值中的每一个，以及
至少部分地基于所述边缘图确定所述第二组惩罚值中的每一个。
17.如权利要求15所述的系统，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器对所述边缘图进行阈值化以产生阈值化边缘图，其中比阈值更薄的边缘已被去除，
所述一组惩罚值包括第一组惩罚值和不同的第二组惩罚值，
至少部分地基于所述对象图确定所述第一组惩罚值中的每一个，以及
至少部分地基于所述边缘图和所述阈值化边缘图两者确定所述第二组惩罚值中的每一个。
18.如权利要求11所述的系统，其中所述至少一个处理器包括一个或更多个并行处理单元。
19.如权利要求11所述的系统，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器从所述输入图像中提取一组特征点作为所述多个图像区域。
20.如权利要求11所述的系统，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器从所述输入图像中提取一组像素作为所述多个图像区域。
21.如权利要求20所述的系统，其中所述输入图像包括多个像素，并且所述一组像素包括少于所有的所述多个像素。
22.一种或更多种非暂时性处理器可读介质，包括能够由至少一个处理器执行的指令，并且所述指令在由所述至少一个处理器执行时使所述至少一个处理器：
为输入图像中的多个图像区域中的每一个获得一组视差值，对于所述多个图像区域中的每一个，所述一组视差值包括针对与所述图像区域相交的多个方向中的每一个的视差值；以及
使用所述一组视差值为所述输入图像和不同的参考图像创建光流图。
23.如权利要求22所述的一种或更多种非暂时性处理器可读介质，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器通过以下方式生成所述光流图：
针对所述多个图像区域、所述输入图像和参考图像之间的多个视差以及所述多个方向的唯一组合确定多个成本；
通过对所述多个成本中针对所述多个图像区域之一和所述多个视差之一的每个唯一对确定的那些成本进行求和来获得多个累积成本；
为所述多个图像区域的至少一部分中的每一个选择针对所述图像区域获得的所述多个累积成本中的最小累积成本，所述最小累积成本已经针对所述多个视差中的选定视差获得；以及
对于所述多个图像区域的所述部分中的每一个，至少部分地基于所述选定视差将值存储在所述光流图中与所述图像区域相对应的位置中。
24.如权利要求23所述的一种或更多种非暂时性处理器可读介质，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器将所述一组视差值存储为第一视差图和第二视差图，并且通过以下方式确定所述多个成本中针对包括所述多个图像区域中的特定图像区域、所述多个视差中的特定视差以及所述多个方向中的特定方向的所述唯一组合中的特定唯一组合的的特定成本：
分别从所述第一视差图和第二视差图中获得第一值和第二值；
当所述特定图像区域的第一视差度量值沿所述特定方向与所述多个图像区域中的相邻图像区域的第二视差度量值相差至多预定量时，将所述第一值添加到匹配项；以及
当所述第一视差度量值沿所述特定方向与所述第二视差度量值相差超过所述预定量时，将所述第二值添加到所述匹配项，所述第一视差值小于所述第二视差值。
25.如权利要求24所述的一种或更多种非暂时性处理器可读介质，其中所述至少一个处理器还用于在所述第一视差度量值等于所述第二视差度量值时确定所述特定成本等于所述匹配项。
26.如权利要求22所述的一种或更多种非暂时性处理器可读介质，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器将所述一组视差值存储为第一视差图和第二视差图，并且所述至少一个处理器通过以下方式获得多个图像区域中的每一个的所述一组视差值：
对所述输入图像进行降噪以产生降噪输入图像；
对所述降噪输入图像执行边缘检测以产生边缘图；
通过对所述降噪输入图像、所述边缘图或所述降噪输入图像和所述边缘图两者执行对象检测来产生对象图；
至少部分地基于所述对象图将值分配给所述第一视差图；以及
至少部分地基于所述边缘图将值分配给所述第二视差图。
27.如权利要求22所述的一种或更多种非暂时性处理器可读介质，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器将所述一组视差值存储为第一视差图和第二视差图，并且所述至少一个处理器通过以下方式获得针对多个图像区域中的每一个的所述一组视差值：
对所述输入图像进行降噪以产生降噪输入图像；
对所述降噪输入图像执行边缘检测以产生边缘图；
对所述降噪输入图像、所述边缘图或所述降噪输入图像和所述边缘图两者执行对象检测以产生对象图；
对所述边缘图进行阈值化以去除不厚于阈值的任何边缘以产生阈值化边缘图；
至少部分地基于所述对象图将值分配给所述第一视差图，以及
至少部分地基于所述边缘图和所述阈值化边缘图将值分配给所述第二视差图。
28.如权利要求22所述的一种或更多种非暂时性处理器可读介质，其中当所述指令由所述至少一个处理器执行时，所述指令使所述至少一个处理器从所述输入图像中提取一组特征点或一组像素作为所述多个图像区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/678,904 | 2022-02-23 | ||
| US17/678,904 US20230267624A1 (en) | 2022-02-23 | 2022-02-23 | Computing optical flow using semi-global matching |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116703965A true CN116703965A (zh) | 2023-09-05 |
Family
ID=87518494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211184323.1A Pending CN116703965A (zh) | 2022-02-23 | 2022-09-27 | 使用半全局匹配计算光流 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230267624A1 (zh) |
| CN (1) | CN116703965A (zh) |
| DE (1) | DE102023102679A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210304357A1 (en) * | 2020-03-27 | 2021-09-30 | Alibaba Group Holding Limited | Method and system for video processing based on spatial or temporal importance |
-
2022
- 2022-02-23 US US17/678,904 patent/US20230267624A1/en active Pending
- 2022-09-27 CN CN202211184323.1A patent/CN116703965A/zh active Pending
-
2023
- 2023-02-03 DE DE102023102679.8A patent/DE102023102679A1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE102023102679A1 (de) | 2023-08-24 |
| US20230267624A1 (en) | 2023-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115244582A (zh) | 使用一个或更多个神经网络生成虚拟环境的图像 | |
| CN113766343B (zh) | 使用一个或更多个神经网络进行视频合成 | |
| CN114930380A (zh) | 使用一个或更多个神经网络的图像生成 | |
| CN115777109A (zh) | 使用一个或更多个神经网络的视图生成 | |
| US20240037838A1 (en) | Spatio-temporal noise masks and sampling using vectors for image processing and light transport simulation systems and applications | |
| CN113643439A (zh) | 使用一个或更多个神经网络的反应预测 | |
| CN114549298A (zh) | 使用一个或更多个神经网络对图像进行上采样 | |
| CN113034698A (zh) | 使用一个或更多个神经网络生成全景图 | |
| CN115689908A (zh) | 用于基于神经网络的图像生成的像素混合 | |
| KR20220080186A (ko) | 합성 데이터를 사용하여 하나 이상의 신경망을 훈련함 | |
| CN114549375A (zh) | 使用一个或更多个神经网络的图像混合 | |
| KR20220080173A (ko) | 하나 이상의 신경망을 사용하여 이미지를 업샘플링함 | |
| KR20220083755A (ko) | 하나 이상의 신경망을 사용하는 이미지 생성 | |
| CN117750070A (zh) | 视频帧混合 | |
| US20240095097A1 (en) | Application programming interface to cause performance of frame interpolation | |
| US20230267624A1 (en) | Computing optical flow using semi-global matching | |
| US20220392023A1 (en) | Spatio-temporal noise masks for image processing | |
| KR20230083985A (ko) | 하나 이상의 신경망을 사용하는 시간적 이미지 혼합 | |
| US20240095880A1 (en) | Using a neural network to generate an upsampled image | |
| US20240104689A1 (en) | Application programming interface to enable frame interpolation | |
| US20240104690A1 (en) | Application programming interface to indicate frame size information | |
| US20240104692A1 (en) | Application programming interface to indicate frame interpolation support | |
| US20240095881A1 (en) | Application programming interface to disable frame interpolation | |
| CN117880561A (zh) | 自适应视频帧混合 | |
| CN117750069A (zh) | 用于使得执行帧插值的应用程序编程接口 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |