CN116686213A - 线性ab类电压-电流转换器 - Google Patents

线性ab类电压-电流转换器 Download PDF

Info

Publication number
CN116686213A
CN116686213A CN202280009099.4A CN202280009099A CN116686213A CN 116686213 A CN116686213 A CN 116686213A CN 202280009099 A CN202280009099 A CN 202280009099A CN 116686213 A CN116686213 A CN 116686213A
Authority
CN
China
Prior art keywords
current
coupled
nfet
conductive terminal
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280009099.4A
Other languages
English (en)
Inventor
明圣植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Newracom Inc
Original Assignee
Newracom Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Newracom Inc filed Critical Newracom Inc
Publication of CN116686213A publication Critical patent/CN116686213A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/84—A cross coupling circuit being realized by current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45404—Indexing scheme relating to differential amplifiers the CMCL comprising capacitors containing, not in parallel with the resistors, an addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45642—Indexing scheme relating to differential amplifiers the LC, and possibly also cascaded stages following it, being (are) controlled by the common mode signal derived to control a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45676—Indexing scheme relating to differential amplifiers the LC comprising one cascode current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

一种电压‑电流转换器电路包括放大器、电阻器、第一和第二反馈电路以及输出电路。放大器被配置为接收差分输入电压信号。电阻器耦合在放大器的第一和第二节点之间。第一反馈电路被耦合到放大器的第三节点，当输入电压信号的值在第一范围内时向第一节点和第二节点提供反馈，否则被关断。第二反馈电路被耦合到放大器的第四节点，当输入电压信号的值在不同于第一范围的第二范围内时向第一节点和第二节点提供反馈，否则被关断。输出电路产生具有根据输入电压信号值的值的差分电流输出信号。

Description

线性AB类电压-电流转换器
相关申请的交叉引用
本申请要求于2021年1月5日提交的美国临时申请第63/134,162号的权益，其内容通过引用并入本文。
背景技术
电压-电流转换器根据输入电压产生输出电流。在理想的线性电压-电流转换器中，输出电流与输入电压成比例。电压-电流转换器可以具有差分(正和负)输出，其中流经正输出的电流与流经负输出的电流之间的差对应于输出电流，并且输出电流与输入电压成比例。电压-电流转换器可以具有差分输入，使得输入电压对应于提供给正输入的电压与提供给负输入的电压之间的差。
在许多电压-电流转换器中，转换是使用退化电阻器来完成的。跨退化电阻器产生与输入电压相对应的电压，并且流经退化电阻器的所得电流用于产生输出电流。
电压-电流转换是RF收发器设计中的关键功能之一。例如，RF发送器的上变频混频器可以包括电压-电流转换器、开关和用于电压-电流转换的负载，并且电压-电流转换器可以在确定上变频混频器的总体性能和功耗方面发挥最大作用。通常，RF发送器链的性能在很大程度上取决于上变频混频器的性能。因此，高线性和高功率效率的电压-电流转换器设计是高性能和功率效率的RF收发器设计的最重要部分之一。
现有技术中已知的电压-电流转换器可以在A类模式下操作，使得无论输入电压的值如何，电流都流经正输出和负输出两者。在A类模式设备中，晶体管被偏置，使得电流始终流经它们，而不管输入电压是负的还是正的。当输入电压是正弦波时，这意味着晶体管被偏置，使得电流在正弦波的所有相位期间流经它们。这增加了功耗，因为晶体管必须被偏置以具有足够大的DC静态电流，从而保证它们传导用于任何输入电压电平的电流。
其他电压-电流转换器可以在AB类模式下操作，其中对于一些输入值，电流不在电压-电流转换器的一些晶体管中流动。然而，这些可能需要由前一级驱动退化电阻器(或当电压-电流转换器的输入是差分的时的一对退化电阻器)。由于退化电阻器的实际值可能受到限制(例如，半导体设备中的片上电阻器实际上可能被限制为几十或数百欧姆)，这在驱动电压-电流转换器的级上放置了高负载，导致更高的功耗。
因此，需要更节能的线性片上电压-电流转换器。
技术领域
本公开的实施例涉及模拟电路，尤其涉及可以在半导体集成电路(例如，半导体裸片)中实现的线性AB类电压-电流(V2I)转换器，并且其中退化电阻器由V2I转换器的AB类核心电路驱动。
发明内容
实施例包括电压-电流(V2I)转换器电路，该电压-电流(V2I)转换器电路包括AB类核心电路。
在实施例中，V2I转换器电路包括电阻器、第一和第二恒定电流源、第一和第二p沟道金属氧化物半导体场效应晶体管(pFET)、第一、第二、第三、第四、第五、第六、第七和第八n沟道金属氧化物半导体场效应晶体管(nFET)、以及第一和第二电流镜电路。第一恒定电流源耦合到电阻器的第一端子，并且被配置为将具有第一幅值的电流提供到电阻器的第一端子。第二恒定电流源耦合到电阻器的第二端子，并且被配置为将具有第一幅值的电流提供到电阻器的第二端子。第一pFET具有耦合到正输入信号的栅极和耦合到电阻器的第一端子的第一导电端子。第二pFET具有耦合到负输入信号的栅极和耦合到电阻器的第二端子的第一导电端子。第一nFET具有耦合到偏置电压信号的栅极、耦合到第一pFET的第二导电端子的第一导电端子以及耦合到地的第二导电端子。第二nFET具有耦合到偏置电压信号的栅极、耦合到第二pFET的第二导电端子的第一导电端子以及耦合到地的第二导电端子。第三nFET具有耦合到第一nFET的第一导电端子的栅极、耦合到电阻器的第一端子的第一导电端子以及耦合到地的第二导电端子。第四nFET具有耦合到第二nFET的第一导电端子的栅极、耦合到电阻器的第二端子的第一导电端子以及耦合到地的第二导电端子。第五nFET具有耦合到第三nFET的栅极的栅极和耦合到地的第二导电端子。第一电流镜电路具有耦合到第五nFET的第一导电端子的参考电流输入和耦合到电阻器的第二端子的电流输出。第六nFET具有耦合到第三nFET的栅极的栅极和耦合到地的第二导电端子。第二电流镜电路具有耦合到第六nFET的第一导电端子的参考电流输入和耦合到电阻器的第一端子的电流输出。第七nFET具有耦合到第三nFET的栅极的栅极、耦合到正输出信号的第一导电端子以及耦合到地的第二导电端子。第八nFET具有耦合到第四nFET的栅极的栅极、耦合到负输出信号的第一导电端子以及耦合到地的第二导电端子。
在实施例中，V2I转换器电路进一步包括耦合在第三nFET的第一导电端子和电阻器的第一端子之间的第一共源共栅级nFET、耦合在第四nFET的第一导电端子和电阻器的第二端子之间的第二共源共栅级nFET、耦合在第五nFET的第一导电端子和第一电流镜电路的参考电流输入之间的第三共源共栅级nFET、以及耦合在第六nFET的第一导电端子和第二电流镜电路的参考电流输入之间的第四共源共栅级nFET。第一、第二、第三和第四共源共栅级nFET的栅极耦合到共源共栅偏置信号。
在另一实施例中，V2I转换器电路包括核心放大器电路、电阻器、第一反馈电路、第二反馈电路和输出电路。核心放大器电路被配置为接收差分输入电压信号，差分输入电压信号包括第一输入电压信号和第二输入电压信号，差分输入电压信号的值等于第一输入电压信号的电压和第二输入电压信号的电压之间的差。电阻器耦合在核心放大器电路的第一节点和核心放大器电路的第二节点之间。第一反馈电路耦合到核心放大器电路的第三节点，并且被配置为当输入电压信号的值在第一电压范围内时向第一节点和第二节点提供反馈，并且当输入电压的值在第一电压范围之外时被关断。第二反馈电路耦合到核心放大器电路的第四节点，并且被配置为当输入电压信号的值在第二电压范围内时向第一节点和第二节点提供反馈，并且当输入电压信号的值在第一电压范围之外时被关断。输出电路被配置为产生包括第一电流输出信号和第二电流输出信号的差分电流输出信号，差分电流输出信号的值等于第一输出电流信号的电流与第二输出电流信号的电流之间的差，差分电流输出信号的值是根据输入电压信号的值来确定的。第一电压范围是连续的，第二电压范围是持续的，并且第一电压范围的下部与第二电压范围的上部重叠。第一电压范围的上部不与第二电压范围重叠，并且第二电压范围的下部不与第一电压范围重叠。
在实施例中，第一反馈电路包括第一反馈路径以及第二反馈路径，第一反馈路径耦合到核心放大器电路的第三节点，并且被配置为当输入电压信号的值在第一电压范围内时向第一节点提供反馈，并且当输入电压信号的值在第一电压范围之外时被关断，第二反馈路径耦合到第三节点，并且被配置为当输入电压信号的值在第一电压范围内时向第二节点提供反馈，并且当输入电压信号的值在第一电压范围之外时被关断。
在实施例中，第二反馈电路包括第三反馈路径以及第四反馈路径，第三反馈路径耦合到核心放大器电路的第四节点，并且被配置为当输入电压信号的值在第二电压范围内时向第二节点提供反馈，并且当输入电压信号的值在第一电压范围之外时被关断，第四反馈路径耦合到第四节点，并且被配置为当输入电压信号的值在第二电压范围内时向第一节点提供反馈，并且当输入电压信号的值在第二电压范围之外时被关断。
在实施例中，V2I转换器电路进一步包括：共模反馈网络，共模反馈网络具有分压器，分压器的第一输入耦合到核心放大器电路的第三节点，并且分压器的第二输入耦合到核心放大器电路的第四节点；以及偏置放大器，偏置放大器被配置为根据分压器的输出产生偏置电压信号。核心放大器电路包括配置为向第一节点提供第一恒定电流的第一恒定电流源，配置为向第二节点提供第二恒定电流的第二恒定电流源(第二恒定电流具有与第一恒定电流相同的幅值)，具有耦合到第一节点的第一导电端子、耦合到第三节点的第二导电端子、以及耦合到第一输入电压信号的控制端子的第一晶体管，具有耦合到第二节点的第一导电端子、耦合到第四节点的第二导电端子以及耦合到第二输入电压信号的控制端子的第二晶体管，具有耦合到第三节点的第一导电端子、耦合到地的第二导电端子以及耦合到偏置电压信号的控制端子的第三晶体管，以及具有耦合到第四节点的第一导电端子、耦合到地的第二导电端子以及耦合到偏置电压信号的控制端子的第四晶体管。
附图说明
图1示出根据实施例的发送器链的一部分。
图2示出根据实施例的电压-电流(V2I)转换器。
图3A示出说明根据实施例的V2I转换器的操作的波形。
图3B、3C和3D示出在输入信号的不同的各个值期间根据实施例的V2I转换器的操作。
图3E示出根据实施例的V2I转换器的传输特性。
图4示出根据实施例的偏置产生电路。
具体实施方式
下面连同附图一起提供实施例的详细描述。本公开的范围仅受权利要求的限制，并且包括许多替代方案、修改和等同方案。尽管各种过程的步骤以特定顺序呈现，但是实施例不一定限于以所列出的顺序执行。在一些实施例中，某些操作可以同时执行，以不同于所描述的顺序的顺序执行，或者根本不执行。
为了提供全面的理解，以下描述中列出了许多具体细节。这些细节是出于示例的目的而提供的，并且可以在没有这些特定细节中的一些或全部的情况下根据权利要求来实践实施例。为了清楚起见，在与本公开相关的技术领域中已知的技术材料没有被详细描述，使得本公开不会被不必要地模糊。
图1示出根据实施例的发送器链100的一部分。发送器链包括其中信号被主要处理为包括具有对应于0或1的相应离散值的一个或多个比特的数字信号的数字部分，以及其中信号被主要处理为具有连续值的模拟信号的模拟部分，所述连续值被表示为连续范围内的电压或电流的幅值。
发送器链100的数字部分包括调制解调器模块102、射频部分(RF)数字预失真(DPD)模块106、动态误差向量幅度(DEVM)校正模块106、IQ失配/本地振荡器泄漏(IQ/LO)补偿模块108、I路径基带(BB)DPD模块110I、O路径BB DPD模块110Q、I路径数模转换器(DAC)112I和Q路径数模转换器(DAC)112Q。在实施例中，发送器链的数字部分中的模块可以使用专门构建的电子电路、现场可编程逻辑、执行存储在非瞬态计算机可读介质上的计算机编程指令的处理器或其组合来实现，但实施例不限于此。
发送器链100的模拟部分包括I路径低通滤波器(LPF)114I、Q路径LPF 114Q、I路径电压-电流(V2I)转换器120I、Q路径V2I转换器120Q、压控振荡器(VCO)124、分频器电路126、混频器128、功率放大器(PA)130和包括陷波滤波器的负载电路132。在实施例中，发送器链100的模拟部分的以上列出的组件均为专门构建的电子电路，但实施例不限于此。
调制解调器102可以产生包括数字值序列的输出信号。数字值可以表示复数，并且相应地每个数字值可以包括实数值(I)和复数值(Q)，每个被表示为由多个比特表示的数字。在实施例中，调制解调器102可以是被设计为根据无线标准产生信号的调制解调器。例如，调制解调器102可以是IEEE Std 802.11ah调制解调器。
DEVM校正模块104操作以补偿发送器链100的瞬时增益的变化，这种变化例如可能是由于发送器链100在发送器链100开始发送后经历温度变化而发生的。DEVM校正模块104通过将时变增益应用于从调制解调器接收的信号来产生输出。
在实施例中，波峰因数降低(CFR)/频谱整形滤波器(SSF)模块(未示出)可以处理调制解调器102的输出，并将处理后的输出提供给DEVM校正模块104。由CFR/SSF模块对调制解调器102的输出进行的处理提供了适当的频谱整形和误差向量幅度(EVM)，并降低了输出的峰均功率比(PAPR)。
RF DPD模块106对DEVM校正模块104的输出进行预失真，以补偿PA 130中的非线性，特别是补偿PA 130的取决于输入到PA 130的信号的幅值的增益变化。RF DPD模块106可以被配置为补偿幅值-幅值调制(AM2AM)非线性、幅值-相位调制(AM2PM)非线性或两者。
IQ/LO补偿模块108对RF DPD模块106的输出进行修正，以补偿实(I)路径的模拟部分与虚(Q)路径的模拟部分之间的任何失配、补偿混频器128中的DC偏移、补偿来自本地振荡器的泄漏、或其组合。将IQ/LO补偿模块108的输出的实部分量提供给I路径BB DPD模块110I，并且将IQ/LO补偿模块108输出的虚部分量提供给Q路径BB DPD模块110Q。
I路径BB DPD模块110I补偿由诸如I路径LPF 114I、I路径V2I转换器120I和混频器128等I路径基带块引起的非线性。I路径BB DPD模块110I可以仅补偿AM2AM失真，因为I路径中的信号是实数的(即，非复数的)信号。
类似地，Q路径BB DPD模块110Q补偿由诸如Q路径LPF 114Q、Q路径V2I转换器120Q和混频器128等Q路径基带块引起的非线性。Q路径BB DPD模块110Q可以仅补偿AM2AM失真，因为Q路径中的信号是实数的(即，非复数的)信号。
I路径DAC 112I将I路径BB DPD模块110I的输出从多比特数字值转换为对应的模拟值。Q路径DAC 112Q将Q路径BB DPD模块110Q的输出从多比特数字值转换为对应的模拟值。在说明性实施例中，DAC 112I和112Q具有32MHz的采样率fs。
I路径LPF 114I对I路径DAC 112I的输出进行滤波。在说明性实施例中，I路径LPF114I具有可选择的截止频率(例如，截止频率可以被配置为1.5MHz、3MHz和6MHz中的任何一个)，但实施例不限于此。
类似地，Q路径LPF 114Q对Q路径DAC 112Q的输出进行滤波。在说明性实施例中，Q路径LPF 114Q具有可选择的截止频率(例如，截止频率可以被配置为1.5MHz、3MHz和6MHz中的任何一个)，但实施例不限于此。
I路径V2I转换器120I和Q路径V2I转换器120Q可以各自包括本公开的实施例。I路径V2I转换器120I产生与从I路径LPF 114I接收的输入电压相对应的输出电流。Q路径V2I转换器120Q产生与从Q路径LPF 114I接收的输入电压相对应的输出电流。
在实施例中，V2I转换器120I和120Q的相应输入电压可以作为差分信号接收，其中输入电压对应于一对信号的电压之间的电压差。在实施例中，V2I转换器120I和120Q的相应输出电流可以产生为差分信号，其中输出电流对应于一对信号的电流之间的差。
VCO 124产生RF信号，该RF信号具有根据提供给VCO 124的控制电压的频率。在说明性实施例中，VCO 124根据控制电压产生具有在2.56到3.84GHz范围内的频率的信号。
分频器电路126通过对VCO 124的输出执行分频来产生载波信号。在说明性实施例中，分频的比率是可选择的。例如，在示例性实施例中，分频器电路126可以根据提供给分频器电路126的控制信号将VCO 124的输出除以4或6。因此，在其中VCO 124产生具有在2.56到3.84GHz范围内的频率的信号的说明性实施例中，当比率被设置为6时，分频器电路126可以产生具有426MHz到640MHz的频率的载波信号，并且当比率被设置为4时，分频器电路126可以产生具有640MHZ到960MHz的频率的载波信号。
混频器128将V2I转换器120I和120Q的输出与分频器电路126的输出相组合，以产生经调制的RF信号。
PA 130放大经调制的RF信号，并将其提供给负载电路132。负载电路132可以包括例如可调谐陷波滤波器，该可调谐陷波滤波器被配置为滤除由PA 130中的非线性引起的经调制的RF信号中的二次谐波。负载电路132可以进一步包括负载变压器以执行阻抗匹配、提供隔离、将PA 130的差分输出信号转换为单端信号，或其组合。负载电路132可以产生可以提供给天线或另一RF传输介质(诸如同轴电缆、带状线、双绞线等)的输出。
图2示出根据实施例的电压-电流(V2I)转换器220。在实施例中，图1的V2I转换器120I和120Q可以各自包括V2I转换器220。
V2I转换器220接收包括正输入电压信号Vinp和负输入电压信号Vinn的差分电压输入。对于差分信号所使用的，术语“正信号”和“负信号”指的是信号在差分信号中的作用，而不是每个信号可以具有的可能值。V2I转换器220还接收偏置电压信号Vcmfb和共源共栅级偏置电压Vc。
V2I转换器220产生包括正输出电流信号Ioutp和负输出电流信号Ioutn的差分电流输出。V2I转换器220还产生可用于确定偏置电压信号Vcmfb的输出共模电压Vcm。
V2I转换器220包括n沟道金属氧化物半导体场效应晶体管(以下称为nFET)M3、M4、M5、M6、M9、M10、M13和M14，共源共栅级nFET MC1、MC2、MC3、MC4、MC5和MC6，以及p沟道金属氧化物半导体场效应晶体管(以下称pFET)M1、M2、M7、M8、M11和M12。每个pFET和每个nFET包括控制端子(例如栅极)以及第一和第二导电端子；导电端子中的一个可以对应于源极，另一个对应于漏极。
共源共栅级nFET MC1、MC2、MC3、MC4、MC5和MC6在不牺牲电压净空的情况下提高了包括M5、M6、M9和M10的电流镜电路的准确度。在实施例中，为了提供最佳的电流镜准确度，共源共栅级nFET MC1、MC2、MC3和MC4可以彼此相同，并且共源共栅级nFET MC5和MC6可以彼此相同并且具有比共源共栅级nFET MC1、MC2、MC3和MC4的沟道宽度大m倍的沟道宽度。
在仅需要低电压净空的实施例中，可以省略共源共栅级nFET MC1、MC2、MC3、MC4、MC5和MC6(即，由在用于连接到导电端子的元件之间连接的导体代替)。
在实施例中，nFET M5、M6、M9和M10彼此相同，并且每个nFET的沟道宽度是沟道宽度W。nFET M13和M14除了所具有的沟道宽度为沟道宽度W的m倍之外，与nFET M5、M6、M9和M10相同。此外，pFET M7、M8、M11和M12彼此相同。在本公开的上下文中，“相同”晶体管具有同样的电特性，这可以使用以下技术中的一种或多种(并且通常是全部)来实现：
-相同晶体管是同一类型的晶体管，
-相同晶体管具有同样的物理尺寸，诸如栅极厚度、栅极长度、栅极宽度等，
-相同晶体管在物理设计(布局)中被放置得尽可能接近，
-相同晶体管在布局中被放置在同一栅极方向上，
-相同晶体管经历同样的半导体掺杂工艺。这可以通过在布局中的相同晶体管的外围添加一个或多个伪晶体管来实现，以及
-相同晶体管具有同样的电偏置。
V2I转换器220进一步包括退化电阻器R、共模反馈网络CMFN以及第一和第二恒定电流源CSx和CSy。第一和第二恒定电流源CSx和CSy各自产生同样的偏置电流I0。在示例性实施例中，偏置电流I0是100微安。
偏置电流I0必须足够高，使得由pFET M1和M2以及nFET M3和M4形成的放大器对于具有最大设计幅度的输入信号的整个占空比是生效的，并且使得放大器的反馈回路的回路增益足够高，并且节点X和Y处于低阻抗。否则，电路的线性度可能降低，或者可能发生严重的操作故障。
pFET M7、M8、M11和M12的第一导电端子耦合到电源电压VDD。恒定电流源CSx和CSy的第一端子也耦合到电源电压VDD；在实施例中，使用MOSFET来实现恒定电流源CSx和CSy。nFET M3、M4、M5、M6、M9、M10、M13和M13的第二导电端子耦合到地。
nFET M3的第一导电端子经由节点A耦合到nFET M5、M9和M13的栅极、pFET M1的第二导电端子以及共模反馈网络CMFN的第一输入。nFET M4的第一导电端子经由节点B耦合到nFET M6、M10和M14的栅极、pFET M2的第二导电端子以及共模反馈网络CMFN的第二输入。
在实施例中，nFET M5、M6、M9、M10、M13和M13的第一导电端子分别耦合到共源共栅级nFET MC1、MC2、MC3、MC4、MC5和MC6的第二导电端子。共源共栅级nFET MC1、MC2、MC3、MC4、MC5和MC6的栅极耦合到共源共栅级偏置电压Vc。共源共栅级偏置电压Vc必须足够高，以确保共源共栅级nFET MC1、MC2、MC3、MC4、MC5和MC6在可能穿过它们的电流的整个设计范围内被偏置在饱和区域中。
共源共栅级nFET MC5和MC6的第一导电端子分别耦合到正输出电流信号Ioutp和负输出电流信号Ioutn。
共源共栅级nFET MC3的第一导电端子耦合到pFET M11的第二导电端子、pFET M1的栅极和pFET M8的栅极。共源共栅级nFET MC4的第一导电端子耦合到pFET M12的第二导电端子、pFET M12的栅极和pFET M7的栅极。
共源共栅级nFET MC1的第一导电端子耦合到pFET M7的第二导电端子、pFET M1的第一导电端子、第一恒定电流源CSx的第二端子、节点X、以及退化电阻器R的第一端子。共源共栅级nFET MC2的第一导电端子耦合到pFET M8的第二导电端子、pFET M2的第一导电端子、第二恒定电流源CSy的第二端子、节点Y、以及退化电阻器R的第二端子。
pFET M1和M2的栅极分别耦合到正输入电压信号Vinp和负输入电压信号Vinn。
nFET M3和M4的栅极耦合到偏置电压信号Vcmfb。偏置电压信号Vcmfb是根据由共模反馈网络CMFN产生的输出共模电压Vcm产生的。偏置电压信号Vcmfb根据参考静态偏置电流Iq对nFET M5、M6、M9、M10、M13和M14进行偏置。参考静态偏置电流Iq确定nFET M5、M9和M13导通和关断的差分输入电压Vin的值以及nFET M6、M10和M14导通和关断的差分输入电压Vin的值；即，当差分输入电压Vin是正弦波时，参考静态偏置电流Iq确定nFET M5、M9和M13的导通角以及nFET M6、M10和M14的导通角。下面描述的图4示出根据实施例的用于提供偏置电压信号Vcmfb的电路。
pFET M1和M2以及nFET M3和M4包括V2I转换器220的核心放大器电路，并且被偏置以在饱和模式下操作，而与正输入电压信号Vinp和负输入电压信号Vinn的值无关；作为非限制性示例，当与正输入电压信号Vinp和负输入电压信号Vinn之间的差相对应的输入电压是正弦波时，pFET M1和M2以及nFET M3和M4在正弦波的整个占空比内以饱和模式操作。通过pFET M1和M2以及nFET M3和M4的电流由偏置电流I0和由偏置电压Vcmfb提供的共模反馈确定。
nFET M5和共源共栅级nFET MC1操作以针对输入电压的第一范围向节点X提供电流I1形式的负反馈。第一范围包括低于一小的正电压值的电压。nFET M9、共源共栅级nFETMC3以及pFET M8和M11操作以针对输入电压的第一范围以电流I1”的形式向节点Y提供负反馈。因为nFET M5和M9具有相同的尺寸和相同的偏置点，所以nFET M5和M9作为电流镜操作，并且经过nFET M9、共源共栅级nFET MC3和pFET M11的电流I1’等于经过nFET M5的电流I1。因为pFET M11和M8也作为电流镜操作，所以提供给节点Y的电流I1”的绝对幅值等于电流I1’的绝对幅值，并且因此等于电流I1的绝对幅值。
当输入电压不在第一范围内时，流经pFET M1的电流减少，导致nFET M5、M9和M13的栅极上的电压下降到它们的阈值电压以下，并且结果，nFET M5和M9以及pFET M7和M11被关断。
因此，nFET M5和M9、共源共栅级nFET MC2和MC4以及pFET M7和M11包括在输入电压处于第一范围内时进行操作的第一反馈电路。
nFET M6和共源共栅级nFET MC2操作以针对输入电压的第二范围向节点Y提供电流I2形式的负反馈。第二范围包括高于一小的负电压值的电压。nFET M10、共源共栅级nFETMC4以及pFET M7和M12操作以针对输入电压的第二范围以电流I2”的形式向节点X提供负反馈。因为nFET M6和M10作为电流镜操作并且pFET M12和M7作为电流镜操作，所以电流I2”的绝对幅值与电流I2的绝对幅值相同。
当输入电压不在第二范围内时，nFET M6和M10、共源共栅级nFET MC2和MC4以及pFET M7和M12被关断。在实施例中，第二范围包括大于一小的负值的输入电压值。
因此，nFET M6和M10、共源共栅级nFET MC2和MC4以及pFET M7和M12包括当输入电压处于第二范围内时进行操作的第二反馈电路。
作为提供给节点X和Y的反馈的结果，X节点电压Vx和Y节点电压Vy之间的差等于正输入电压信号Vinp和负输入电压信号Vinn之间的差。
由于nFET M9和共源共栅级nFET MC3作为复制流经nFET M5和共源共栅级nFETMC1的电流I1的电流镜来操作，并且nFET M10和共源共栅级nFET MC4作为复制流经nFET M6和共源共栅级nFET MC2的电流I2的电流镜来操作，因此对于流经pFET M11的电流I1’和流经pFET M12的电流I2’：
I1′＝ I1 等式1
I2′＝ I2 等式2
由于pFET M8对pFET M11中的电流进行镜像，并且pFET M7对pFET M12中的电流进行镜像，因此对于流经pFET M8的电流I1”和流经pFET M7的电流I2”：
I1″＝ I1′＝I1 等式3
I2″＝ I2′＝I2 等式4
因此，对于流向退化电阻器R的电流Ix和Iy以及从节点X经由退化电阻器R流向节点Y的电流IR
Ix＝I2″-I1且
Ix＝-Iy＝ (Vx-Vy)/R ＝ (Vinp-Vinn)/R 等式6
Ioutp＝m· I1 且 Ioutn＝m· I2 等式7
以及，V2I转换器220的传递函数如下，其中Vin是正输入电压信号Vinp和负输入电压信号Vinn之间的差，并且Iout是正输出电流信号Ioutp和负输出电流信号Ioutn之间的差：
图3A至3E示出根据实施例的V2I转换器220的操作。在图3B-3D中，电流在其中流动的设备和连接被表示为稍重的黑线，并且电流不在其中流动的设备或连接被表示成灰色。
图3A示出在略小于正弦波输入的一个周期的期间V2I转换器220的电压和电流波形。正弦波在其中正弦波的值为正的第一周期p1、其中正弦波的值从正转变为负的转变周期pTN以及正弦波的值为负的第二周期p2期间出现。
波形包括节点X电压Vx和节点Y电压Vy的电压值，以及节点X电流Ix、节点Y电流Iy、经过nFET M5的电流I1、经过pFET M7的电流I2”、经过nFET M8的电流I1”和经过nFET M6的电流I22的电流值。
图3B示出V2I转换器220在第一周期p1期间的操作。在第一周期p1中，包括pFET M1和M2以及nFET M3和M4的核心放大器电路在饱和模式下操作并且导通电流。包括nFET M6和共源共栅级nFET MC2的第一反馈路径也是生效的并且向节点Y提供负反馈。包括nFET M10、共源共栅级nFET MC4以及pFET M12和M7的第二反馈路径也是生效的并且向节点X提供负反馈。
nFET M14和共源共栅级nFET MC6也是生效的，并且提供等于经过nFET M6的电流I2的m倍的负输出电流信号Ioutn，其中m是nFET M14的沟道宽度与nFET M6的沟道宽度的比值。
nFET M13、M9和M5全部被关断，并且因此正输出电流信号Ioutp等于0。
包括nFET M5和共源共栅级nFET MC1的第三反馈路径在第一周期p1期间不生效。包括nFET M9、共源共栅级nFET MC3以及pFET M11和M8的第四反馈路径在第一周期p1期间也不生效。
图3C示出在转变周期pTN期间V2I转换器220的操作。在转变周期pTN期间，核心放大器电路和所有的第一、第二、第三和第四反馈路径是生效的。
因此，在转变周期pTN期间，提供给节点Y的负反馈等于由第四反馈路径提供的电流I1”减去由第一反馈路径提供的电流I2，并且提供给节点X的负反馈等于由第二反馈路径提供的电流I2”减去由第三反馈路径提供的电流I1。
图3D示出V2I转换器220在第二周期p2期间的操作。在第二周期p2中，包括pFET M1和M2以及nFET M3和M4的核心放大器电路在饱和模式下操作并且导通电流。包括nFET M5和共源共栅级nFET MC1的第三反馈路径也是生效的，并且向节点X提供负反馈。包括nFET M9、共源共栅级nFET MC3以及pFET M11和M8的第四反馈路径也是生效的，并且向节点Y提供负反馈。
nFET M13和共源共栅级nFET MC5也是生效的，并且提供等于经过nFET M5的电流I1的m倍的正输出电流信号Ioutp，其中m是nFET M13的沟道宽度与nFET M5的沟道宽度的比值。
nFET M14、M10和M6全部被关断，并且因此负输出电流信号Ioutn等于0。
包括nFET M6和共源共栅级nFET MC2的第一反馈路径以及包括nFET M10、共源共栅极级nFET MC4以及pFET M12和M7的第二反馈路径在第二周期p2期间不生效。
如图3B至3D所示，对于正输入电压Vinp和负输入电压Vinn的所有值，至少一个反馈路径向节点X和节点Y中的每一个提供负反馈。结果，无论正输入电压Vinp和负输入电压Vinn的电压值如何，它们之间的差(即，输入电压Vin)总是等于跨退化电阻器R的电压：
Vin＝ (Vinp-Vinn)＝ (Vx-Vy) 等式9
图3E示出根据实施例的V2I转换器220的仿真结果。特别地，图3E示出针对差分输入电压Vin(＝Vinp–Vinn)的值绘制的正输出电流信号Ioutp、负输出电流信号Ioutn和差分输出电流Iout(＝Ioutp–Ioutn)。图3E示出，因为退化电阻器R是无源元件，并且沟道宽度比值m由相关晶体管的物理尺寸决定，所以差分输出电流Iout相对于差分输入电压Vin是高度线性的。
如图3E中可看出的，当差分输入电压Vin为高负(即，在所示示例中小于-0.3V)时，正输出电流信号Ioutp接近于零，并且差分输出电流Iout主要由负输出电流信号Ioutn确定。相反，当差分输入电压Vin为高正(即，在所示示例中大于0.3V)时，负输出电流信号Ioutn接近于零，并且差分输出电流Iout主要由正输出电流信号Ioutp确定。当差分输入电压Vin接近于零时(即，在所示示例中大于-0.3V且小于0.3V)，差分输出电流Iout由正输出电流信号Ioutp和负输出电流信号Ioutn两者确定。这是V2I转换器220的AB类操作的结果。
V2I转换器220的AB类操作使V2I转换器220能够比现有技术的V2I转换器更具功率效率。此外，由V2I转换器220的核心放大器电路(而不是由驱动V2I转换器220的输入的级)驱动的退化电阻器R也使得V2I转换器220更具功率效率。相对于现有技术的V2I转换器，V2I转换器220的降低的功耗还降低了引入到V2I转换器的输出中的噪声量。
图4示出适用于实施例的偏置产生电路400。偏置产生器400包括偏置放大器402、恒定电流源404和参考nFET M15。
图4中还示出了图2中所示的共模反馈网络CMFN。图4中所示的共模反馈网络CMFN包括电阻器-电容器分压器，该电阻器-电容器分压器包括第一电阻器R1、第二电阻器R2、第一电容器C1和第二电容器C2，但是实施例不限于此。在实施例中，第一电阻器R1和第二电阻器R2的电阻相等，并且第一电容器C1和第二电容器C2的电容相等。在示例实施例中，第一电阻器R1和第二电阻器R2中的每一个的电阻可以是10K欧姆，并且第一电容器C1和第二电容器C2中的每一个的电容可以是1皮法拉。
共模反馈网络CMFN产生输出共模电压Vcm，其对应于图2的nFET M5上的栅极电压和图2的nFET M6上的栅极电压的平均值。因此，输出共模电压Vcm对应于nFET M5和M6的栅极上的共模电压。
恒定电流源404向参考nFET M15提供参考静态偏置电流Iq。参考nFET M15是二极管连接的，并且除了参考nFET M15的沟道宽度可以不同于nFET M5、M6、M9和M10的相应沟道宽度之外，参考nFET M15在物理上与nFET M5、M6、M9和M10相同。因此，参考nFET M15的栅极电压将等于使nFET M5或M6中的任一个导通电流所需的栅极电压，所述电流等于参考静态偏置电流Iq除以参考nFET M15的沟道宽度与nFET M6或M5的沟道宽度的沟道宽度比值CWR。
偏置放大器402驱动偏置电压Vcmfb，使得nFET M5或M6上的栅极电压的平均值等于参考nFET M15的栅极电压。因此，当差分输入电压Vin为0时，nFET M5和M6中的每一个将传导等于参考静态偏置电流Iq除以沟道宽度比值CWR的电流。
随着差分输入电压Vin增加到零以上，跨pFET M1的导电端子的电压降增加，并且跨pFET M2的导电端子的电压降减小，使得nFET M5的栅极电压减小(最终接近于nFET M5的阈值电压)，并且nFET M6的栅极电压增加。但是nFET M5的栅极电压和nFET M6的栅极电压的平均值被保持为等于M15的栅极电压。类似地，随着差分输入电压Vin减小到零以下，跨pFETM1的导电端子的电压降减小，并且跨pFET M2的导电端子的电压降增加，使得nFET M5的栅极电压增加，并且nFET M6的栅极电压减小(最终接近于nFET M6的阈值电压)。但是nFET M5的栅极电压和nFET M6的栅极电压的平均值通过偏置产生电路400被保持为等于M15的栅极电压。
与经过nFET M5的电流减小到零相对应的差分输入电压Vin的值确定nFET M5的导通角。与经过nFET M6的电流减小到零相对应的差分输入电压Vin的值确定nFET M6的导通角。因此，nFET M5和M6中的每一个的导通角可以在一定程度上与参考静态偏置电流Iq成比例，并且与参考nFET M15与nFET M6和M5的沟道宽度比值CWR成反比。
根据实施例的电路提供了具有良好线性、降低功耗和降低噪声的电压到电流转换。该电路在AB类中操作，其中第一组子电路仅对输入电压值的第一范围生效，第二组子电路仅对输入电压值的第二范围生效，并且第三组子电路对值的两个范围都有效。值的第一和第二范围中的每一个都是连续的范围。值的第一和第二范围可以重叠。
本公开的实施例包括电子设备，例如，一个或多个封装的半导体设备，被配置为执行本文所述的一个或更多个操作。本公开的实施例可以在单个半导体裸片中实现。然而，实施例不限于此。
虽然本发明是结合目前被认为是实用的实施例进行描述的，但实施例并不限于所公开的实施例，相反，可以包括各种修改和等效布置，这些修改和等效设置包括在所附权利要求的精神和范围内。过程中描述的操作顺序是说明性的，并且一些操作可以被重新排序。此外，可以组合两个或更多个实施例。在实施例中描述的操作顺序是说明性的，并且除非另有约束，否则可以重新排序。此外，两个或多个实施例的特征可以被组合以形成新的实施例。

Claims (19)

1.一种电压-电流(V2I)转换器电路，包括：
电阻器；
第一恒定电流源，其耦合到所述电阻器的第一端子并且被配置为将具有第一幅值的电流提供到所述电阻器的所述第一端子；
第二恒定电流源，其耦合到所述电阻器的第二端子并且被配置为将具有所述第一幅值的电流提供到所述电阻器的所述第二端子；
第一p沟道金属氧化物半导体场效应晶体管(pFET)，其具有耦合到正输入信号的栅极和耦合到所述电阻器的所述第一端子的第一导电端子；
第二pFET，其具有耦合到负输入信号的栅极和耦合到所述电阻器的所述第二端子的第一导电端子；
第一n沟道金属氧化物半导体场效应晶体管(nFET)，其具有耦合到偏置电压信号的栅极、耦合到所述第一pFET的第二导电端子的第一导电端子以及耦合到地的第二导电端子；
第二nFET，其具有耦合到所述偏置电压信号的栅极、耦合到所述第二pFET的第二导电端子的第一导电端子以及耦合到地的第二导电端子；
第三nFET，其具有耦合到所述第一nFET的所述第一导电端子的栅极、耦合到所述电阻器的所述第一端子的第一导电端子以及耦合到地的第二导电端子；
第四nFET，其具有耦合到所述第二nFET的所述第一导电端子的栅极、耦合到所述电阻器的所述第二端子的第一导电端子以及耦合到地的第二导电端子；
第五nFET，其具有耦合到所述第三nFET的栅极的栅极以及耦合到地的第二导电端子；
第一电流镜电路，其具有耦合到所述第五nFET的第一导电端子的参考电流输入和耦合到所述电阻器的所述第二端子的电流输出；
第六nFET，其具有耦合到所述第三nFET的栅极的栅极以及耦合到地的第二导电端子；
第二电流镜电路，其具有耦合到所述第六nFET的第一导电端子的参考电流输入以及耦合到所述电阻器的所述第一端子的电流输出；
第七nFET，其具有耦合到所述第三nFET的栅极的栅极、耦合到正输出信号的第一导电端子以及耦合到地的第二导电端子；和
第八nFET，其具有耦合到所述第四nFET的栅极的栅极、耦合到负输出信号的第一导电端子以及耦合到地的第二导电端子。
2.根据权利要求1所述的V2I转换器电路，进一步包括：
第一共源共栅级nFET，其耦合在所述第三nFET的所述第一导电端子和所述电阻器的所述第一端子之间；
第二共源共栅级nFET，其耦合在所述第四nFET的所述第一导电端子和所述电阻器的所述第二端子之间；
第三共源共栅级nFET，其耦合在所述第五nFET的所述第一导电端子和所述第一电流镜电路的所述参考电流输入之间；
第四共源共栅级nFET，其耦合在所述第六nFET的所述第一导电端子和所述第二电流镜电路的所述参考电流输入之间，
其中所述第一、第二、第三和第四共源共栅级nFET的栅极被耦合到共源共栅偏置信号。
3.根据权利要求1所述的V2I转换器电路，进一步包括：
第五共源共栅级nFET，其耦合在所述第七nFET的所述第一导电端子和所述正输出信号之间；
第六共源共栅级nFET，其耦合在所述第八nFET的所述第一导电端子和所述负输出信号之间，
其中所述第五和第六共源共栅级nFET的栅极被耦合到共源共栅偏置信号。
4.根据权利要求1所述的V2I转换器电路，其中所述第四、第五和第六nFET与所述第三nFET相同。
5.根据权利要求1所述的V2I转换器电路，其中，除了所述第七nFET和所述第八nFET中的每一个的沟道宽度是所述第三nFET的沟道宽度的倍数之外，所述第七nFET和所述第八nFET与所述第三nFET相同。
6.根据权利要求1所述的V2I转换器电路，
其中所述第一电流镜电路包括：
第五pFET，其具有两者都耦合到所述第一电流镜电路的所述参考电流输入的第二导电端子和栅极，以及耦合到电源电压的第一导电端子，以及
第四pFET，其具有耦合到所述电源电压的第一导电端子、耦合到所述第一电流镜电路的所述电流输出的第二导电端子以及耦合到所述第五pFET的所述栅极的栅极，其中所述第四pFET与所述第五pFET相同；
其中所述第二电流镜电路包括：
第六pFET，其具有两者都耦合到所述第二电流镜电路的所述参考电流输入的第二导电端子和栅极，以及耦合到电源电压的第一导电端子，以及
第三pFET，其具有耦合到所述电源电压的第一导电端子、耦合到所述第二电流镜电路的所述电流输出的第二导电端子以及耦合到所述第六pFET的所述栅极的栅极，其中所述第三pFET与所述第六pFET相同。
7.根据权利要求1所述的V2I转换器电路，进一步包括：
共模反馈网络，其包括分压器，所述分压器具有耦合到所述第一nFET的所述第一导电端子的第一输入以及耦合到所述第一nFET的所述第二导电端子的第二输入；以及
偏置产生电路，其被配置为根据所述共模反馈网络的输出电压和参考静态偏置电流来产生所述偏置电压信号。
8.根据权利要求7所述的V2I转换器电路，其中，所述偏置产生电路包括：
参考nFET，其具有耦合到地的第二导电端子，其中，除了所述参考nFET的沟道宽度是所述第三nFET沟道宽度的倍数之外，所述参考nFET与所述第三nFET相同；
恒定电流源，其具有耦合到所述参考nFET的所述第一导电端子和所述参考nFET的栅极的电流输出，所述恒定电流源被配置为基于所述电流输出产生所述参考静态偏置电流；
差分放大器，所述差分放大器具有耦合到所述共模反馈网络的输出的正输入、耦合到所述参考nFET的所述栅极的负输入以及耦合到所述偏置电压信号的输出。
9.根据权利要求7所述的V2I转换器电路，其中，所述共模反馈网络的所述分压器包括：
第一电阻器，其耦合在所述分压器的所述第一输入和所述共模反馈网络的所述输出之间；
第二电阻器，其耦合在所述分压器的所述第二输入和所述共模反馈网络的所述输出之间，所述第二电阻器具有与所述第一电阻器相同的电阻；
第一电容器，其耦合在所述分压器的所述第一输入和所述共模反馈网络的所述输出之间；以及
第二电容器，其耦合在所述分压器的所述第二输入和所述共模反馈网络的所述输出之间，所述第三电容器具有与所述第一电容器相同的电容。
10.一种电压-电流(V2I)转换器电路，包括：
核心放大器电路，其被配置为接收差分输入电压信号，所述差分输入电压信号包括第一输入电压信号和第二输入电压信号，所述差分输入电压信号的值等于所述第一输入电压信号的电压和所述第二输入电压信号的电压之间的差；
电阻器，其耦合在所述核心放大器电路的第一节点和所述核心放大器电路的第二节点之间，
第一反馈电路，其耦合到所述核心放大器电路的第三节点，并且被配置为当所述输入电压信号的值在第一电压范围内时向所述第一节点和所述第二节点提供反馈，并且当所述输入电压信号的值在所述第一电压范围之外时被关断；
第二反馈电路，其耦合到所述核心放大器电路的第四节点，并且被配置为当所述输入电压信号的值在第二电压范围内时向所述第一节点和所述第二节点提供反馈，并且当所述输入电压信号的值在所述第一电压范围之外时被关断；和
输出电路，其被配置为产生包括第一电流输出信号和第二电流输出信号的差分电流输出信号，所述差分电流输出信号的值等于所述第一输出电流信号的电流和所述第二输出电流信号的电流之间的差，所述差分电流输出信号的值是根据所述输入电压信号的值确定的，
其中所述第一电压范围是连续的，
其中所述第二电压范围是连续的，
其中所述第一电压范围的下部与所述第二电压范围的上部重叠，
其中所述第一电压范围的上部不与所述第二电压范围重叠，并且
其中所述第二电压范围的下部不与所述第一电压范围重叠。
11.根据权利要求10所述的V2I转换器，
其中所述第一反馈电路包括：
第一反馈路径，其耦合到所述核心放大器电路的所述第三节点，并且被配置为当所述输入电压信号的值在第一电压范围内时向所述第一节点提供反馈，并且当所述输入电压信号的值在所述第一电压范围之外时被关断，以及
第二反馈路径，其耦合到所述第三节点，并且被配置为当所述输入电压信号的值在所述第一电压范围内时向所述第二节点提供反馈，并且当所述输入电压信号的值在第一电压范围之外时被关断；和
其中所述第二反馈电路包括：
第三反馈路径，其耦合到所述核心放大器电路的所述第四节点，并且被配置为当所述输入电压信号的值在第二电压范围内时向所述第二节点提供反馈，并且当所述输入电压信号的值在所述第一电压范围之外时被关断，以及
第四反馈路径，其耦合到所述第四节点，并且被配置为当所述输入电压信号的值在所述第二电压范围内时向所述第一节点提供反馈，并且当所述输入电压信号的值在所述第二电压范围之外时被关断。
12.根据权利要求11所述的V2I转换器，
其中由所述第一反馈路径向所述第一节点提供的所述反馈是第一反馈电流，
其中由所述第二反馈路径向所述第二节点提供的所述反馈是第二反馈电流，所述第二反馈电流具有与所述第一反馈电流相同的幅值和相反的极性，
其中由所述第三反馈路径向所述第二节点提供的所述反馈是第三反馈电流，以及
其中由所述第四反馈路径向所述第一节点提供的所述反馈是第四反馈电流，所述第四反馈电流具有与所述第三反馈电流相同的幅值和相反的极性。
13.根据权利要求12所述的V2I转换器，
其中所述第一输出电流信号的电流与所述第一反馈电流成比例，以及
其中所述第二输出电流信号的电流与所述第三反馈电流成比例。
14.根据权利要求12所述的V2I转换器，
其中所述第二反馈路径包括第一电流镜和第二电流镜，所述第一电流镜被配置为根据所述第一反馈电流产生第一镜像电流，所述第二电流镜被配置为根据所述第一镜像电流产生所述第二反馈电流，并且
其中所述第四反馈路径包括第三电流镜和第四电流镜，所述第三电流镜被配置为根据所述第三反馈电流产生第二镜像电流，所述第四电流镜被配置为根据所述第二镜像电流产生所述第四反馈电流。
15.根据权利要求14所述的V2I转换器，
其中所述第一电流镜包括共源共栅级，以及
其中所述第三电流镜包括共源共栅级。
16.根据权利要求12所述的V2I转换器，其中，所述输出电路包括：
第五电流镜，其被配置为根据所述第一反馈电流产生所述第一输出电流信号；和
第六电流镜，其被配置为根据所述第二反馈电流产生所述第二输出电流信号。
17.根据权利要求16所述的V2I转换器，
其中所述第五电流镜包括共源共栅级，以及
其中所述第六电流镜包括共源共栅级。
18.根据权利要求10所述的V2I转换器，进一步包括：
共模反馈网络，其具有分压器，所述分压器的第一输入耦合到所述核心放大器电路的所述第三节点，并且所述分压器的第二输入耦合到所述核心放大器电路的所述第四节点；以及
偏置放大器，其被配置为根据所述分压器的输出产生偏置电压信号。
19.根据权利要求18所述的V2I转换器，其中，所述核心放大器电路包括：
第一恒定电流源，其被配置为向所述第一节点提供第一恒定电流；
第二恒定电流源，其被配置为向所述第二节点提供第二恒定电流，所述第二恒定电流具有与所述第一恒定电流相同的幅值；
第一晶体管，其具有耦合到所述第一节点的第一导电端子、耦合到所述第三节点的第二导电端子以及耦合到所述第一输入电压信号的控制端子；
第二晶体管，其具有耦合到所述第二节点的第一导电端子、耦合到所述第四节点的第二导电端子以及耦合到所述第二输入电压信号的控制端子；
第三晶体管，其具有耦合到所述第三节点的第一导电端子、耦合到地的第二导电端子以及耦合到所述偏置电压信号的控制端子；和
第四晶体管，其具有耦合到所述第四节点的第一导电端子、耦合到地的第二导电端子以及耦合到所述偏置电压信号的控制端子。
CN202280009099.4A 2021-01-05 2022-01-05 线性ab类电压-电流转换器 Pending CN116686213A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163134162P 2021-01-05 2021-01-05
US63/134,162 2021-01-05
PCT/US2022/070049 WO2022150819A1 (en) 2021-01-05 2022-01-05 Linear class-ab voltage to current converter

Publications (1)

Publication Number Publication Date
CN116686213A true CN116686213A (zh) 2023-09-01

Family

ID=82218863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280009099.4A Pending CN116686213A (zh) 2021-01-05 2022-01-05 线性ab类电压-电流转换器

Country Status (4)

Country Link
US (2) US11552607B2 (zh)
KR (1) KR20230116932A (zh)
CN (1) CN116686213A (zh)
WO (1) WO2022150819A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170019074A1 (en) * 2014-03-28 2017-01-19 Socionext Inc. Low noise amplifier
CN106558987A (zh) * 2015-09-29 2017-04-05 意法半导体(中国)投资有限公司 低静态电流线性调节器电路
CN106664094A (zh) * 2014-07-24 2017-05-10 美国莱迪思半导体公司 频谱成形电压到电流转换器
CN106796438A (zh) * 2014-09-25 2017-05-31 高通股份有限公司 电压到电流转换器
CN106873693A (zh) * 2015-11-16 2017-06-20 台湾积体电路制造股份有限公司 电压‑电流转换器和射频收发器
CN110492890A (zh) * 2019-07-23 2019-11-22 华南理工大学 一种电流型射频发射前端电路、信号处理方法及发射系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118340A (en) * 1999-07-26 2000-09-12 Burr-Brown Corporation Low noise differential input, differential output amplifier and method
US7119616B2 (en) * 2004-07-23 2006-10-10 Broadcom Corporation Method and apparatus for a fully differential amplifier output stage
US7777568B2 (en) * 2004-12-02 2010-08-17 Mandate Chips and Circuits Pvt. Ltd. High frequency receiver preamplifier with CMOS rail-to-rail capability
DE102006015983B4 (de) 2006-04-05 2011-04-07 Xignal Technologies Ag Verstärkerschaltung und integrierte Schaltungsanordnung
US7592870B2 (en) 2007-08-13 2009-09-22 Newport Media, Inc. Low noise, low power, high linearity differential amplifier with a capacitive input impedance
JP5690469B2 (ja) * 2008-08-28 2015-03-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法
US8134407B2 (en) * 2009-11-25 2012-03-13 Analog Devices, Inc. Enhancing dual op-amps for differential connections
JP5406113B2 (ja) * 2010-05-07 2014-02-05 セイコーインスツル株式会社 差動増幅回路
JP5665641B2 (ja) * 2010-06-08 2015-02-04 ルネサスエレクトロニクス株式会社 出力回路及びデータドライバ及び表示装置
US20160181983A1 (en) * 2014-12-19 2016-06-23 Qualcomm Incorporated Low power operational transconductance amplifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170019074A1 (en) * 2014-03-28 2017-01-19 Socionext Inc. Low noise amplifier
CN106664094A (zh) * 2014-07-24 2017-05-10 美国莱迪思半导体公司 频谱成形电压到电流转换器
CN106796438A (zh) * 2014-09-25 2017-05-31 高通股份有限公司 电压到电流转换器
CN106558987A (zh) * 2015-09-29 2017-04-05 意法半导体(中国)投资有限公司 低静态电流线性调节器电路
CN106873693A (zh) * 2015-11-16 2017-06-20 台湾积体电路制造股份有限公司 电压‑电流转换器和射频收发器
CN110492890A (zh) * 2019-07-23 2019-11-22 华南理工大学 一种电流型射频发射前端电路、信号处理方法及发射系统

Also Published As

Publication number Publication date
US11736080B2 (en) 2023-08-22
KR20230116932A (ko) 2023-08-04
US20230111481A1 (en) 2023-04-13
US20220216840A1 (en) 2022-07-07
US11552607B2 (en) 2023-01-10
WO2022150819A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
Vorapipat et al. Voltage mode Doherty power amplifier
CN106253892B (zh) 缓冲器电路
EP2497188B1 (en) Digital affine transformation modulated power amplifier for wireless communications
EP2740213B1 (en) A high efficiency power amplifier
Hashemi et al. An intrinsically linear wideband polar digital power amplifier
US7450913B2 (en) Circuit arrangement for a wideband mixer with predistortion and high linearity
Bechthum et al. A wideband RF mixing-DAC achieving IMD<-82 dBc up to 1.9 GHz
Shopov et al. Ultra-Broadband I/Q RF-DAC Transmitters
US20190207565A1 (en) Rf-dac based phase modulator
Mehrjoo et al. A 1.1-Gbit/s 10-GHz outphasing modulator with 23-dBm output power and 60-dB dynamic range in 45-nm CMOS SOI
Beikmirza et al. A wideband four-way Doherty bits-in RF-out CMOS transmitter
US20160134240A1 (en) Method and circuitry for cmos transconductor linearization
Walling et al. Digital power amplifier: A new way to exploit the switched-capacitor circuit
Zanen et al. A predistortion-less digital transmitter with− 50-dB ACLR exploiting output conductance linearization
US11552607B2 (en) Linear class-AB voltage to current converter
US20230223971A1 (en) Radio-frequency modulator apparatus
Li Quadrature power amplifier for RF applications
US9641127B1 (en) Operational transconductance amplifier of improved linearity
Yoo et al. A 28 GHz RF-DAC with analog LO leakage cancellation
Zimmermann et al. Design of an RF-DAC in 65nm CMOS for multistandard, multimode transmitters
Praveen et al. High linearity transmit power mixers using baseband current feedback
US11750209B2 (en) Digital-to-analog converter, transmitter and mobile device
US11128258B2 (en) Mixer circuitry
US20230421184A1 (en) Transmitter circuit
WO2007030164A2 (en) Linear commutating amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination