CN116681013B - 网络芯片的仿真验证方法、平台、装置、设备及介质 - Google Patents
网络芯片的仿真验证方法、平台、装置、设备及介质 Download PDFInfo
- Publication number
- CN116681013B CN116681013B CN202310954874.XA CN202310954874A CN116681013B CN 116681013 B CN116681013 B CN 116681013B CN 202310954874 A CN202310954874 A CN 202310954874A CN 116681013 B CN116681013 B CN 116681013B
- Authority
- CN
- China
- Prior art keywords
- network
- message
- simulation verification
- data
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 211
- 238000012795 verification Methods 0.000 title claims abstract description 203
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000006243 chemical reaction Methods 0.000 claims abstract description 88
- 238000013461 design Methods 0.000 claims abstract description 46
- 230000005284 excitation Effects 0.000 claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims description 41
- 230000006870 function Effects 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 19
- 238000004590 computer program Methods 0.000 claims description 14
- 238000013519 translation Methods 0.000 claims description 11
- 230000002265 prevention Effects 0.000 claims description 5
- 238000012790 confirmation Methods 0.000 claims description 3
- 238000013507 mapping Methods 0.000 claims description 3
- 238000010200 validation analysis Methods 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 230000003993 interaction Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000006855 networking Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000012938 design process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请公开了一种网络芯片的仿真验证方法、平台、装置、设备及介质，涉及计算机技术领域。应用于预设仿真验证平台，该方法包括：获取预设仿真验证平台中预先为FPGA伪设备定义的配置文件并对其解析以生成相应的PCI‑E网卡；其中，FPGA伪设备为在QEMU后端实现的模拟设备；根据数据操作指令确定PCI‑E网卡的仿真验证逻辑；其中，数据操作指令包括对前端寄存器读写的控制面指令和对网络数据报文操作的数据面指令；基于仿真验证逻辑生成转换消息并将其作为输入激励输入至预设仿真验证平台中基于RTL设计的硬件仿真器中进行逻辑代码的验证。通过本申请的技术方案，可以提高网络芯片仿真验证的可靠性和真实性。
Description
技术领域
本发明涉及计算机技术领域，特别涉及一种网络芯片的仿真验证方法、平台、装置、设备及介质。
背景技术
随着计算机网络的快速发展，网络芯片作为其重要组成部分已经成为计算机网络中不可或缺的关键技术之一。同时，仿真验证是芯片设计过程中至关重要的步骤，可以通过软件仿真和硬件仿真两种方式进行。在仿真过程中可以模拟芯片的各个功能，以确认芯片设计符合设计规范和客户需求。
目前网络芯片的前期验证主要通过VCS（Verilog Compiled Simulator，真实编译模拟器）或者Modsim等仿真软件，通过手动构造测试用例对Verilog仿真代码进行验证。测试用例很难做到全覆盖，并且没有办法覆盖真实的网络场景，因此，难以保证网络报文的真实性，这将导致设计可能存在一些隐藏的bug很难发现和定位。并且测试过程中需要使用FPGA（Field-Programmable Gate Array，现场可编程门阵列）板卡承载运行逻辑代码，硬件本身的资源和故障都会对测试结构带来影响。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种网络芯片的仿真验证方法、平台、装置、设备及介质，能够实现网络芯片的真实网络环境仿真，无需使用额外硬件资源，避免了硬件故障和软件错误等问题。其具体方案如下：
第一方面，本申请公开了一种网络芯片的仿真验证方法，应用于预设仿真验证平台，包括：
获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备；
获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑；其中，所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令；
基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
可选的，所述获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑，包括：
获取所述对前端寄存器读写的控制面指令，并根据所述控制面指令确定所述PCI-E网卡的第一仿真验证逻辑；
相应的，所述基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证，包括：
基于所述第一仿真验证逻辑，通过内存映射I/O函数将所述控制面指令格式化为第一转换消息，并将所述第一转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
可选的，所述基于所述第一仿真验证逻辑，通过内存映射I/O函数将所述控制面指令格式化为第一转换消息，并将所述第一转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证，包括：
基于所述第一仿真验证逻辑，通过内存映射I/O函数将所述控制面指令格式化为第一转换消息；
通过PCI-E队列将所述第一转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便所述硬件仿真器通过现场可编程门阵列PCI-E仿真桥，根据所述第一转换消息生成对应的直接存储器访问请求，并将所述直接存储器访问请求返回至所述PCI-E网卡；
根据所述直接存储器访问请求组织内存数据得到与所述直接存储器访问请求对应的请求结果，并通过所述PCI-E队列将所述请求结果发送给所述硬件仿真器，以便利用所述硬件仿真器根据所述请求结果进行逻辑代码的验证。
可选的，所述获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑，包括：
获取对网络数据报文操作的数据面指令，并根据所述数据面指令确定所述PCI-E网卡的第二仿真验证逻辑；
相应的，所述基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证，包括：
确定对所述网络数据报文操作的操作类型，并基于所述第二仿真验证逻辑根据所述操作类型将所述数据面指令格式化为第二转换消息，然后将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
可选的，所述确定对所述网络数据报文操作的操作类型，并基于所述第二仿真验证逻辑根据所述操作类型将所述数据面指令格式化为第二转换消息，然后将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证，包括：
若所述操作类型为发送网络数据报文，则利用虚拟机内部的网络协议栈将所述网络数据报文写入所述虚拟机的内存，并通知所述PCI-E网卡读取数据；
当所述PCI-E网卡从所述虚拟机的内存中读取到数据后，将所述网络数据报文格式化为第二转换消息；
通过网络接口控制器队列将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便所述硬件仿真器通过网络接口控制器仿真桥，根据所述第二转换消息对所述网络数据报文进行处理，并将处理后报文返回至所述PCI-E网卡；
利用所述PCI-E网卡中的虚拟化TAP网卡将所述处理后报文发送至外部网络。
可选的，所述确定当前操作所述网络数据报文的操作类型，并基于所述第二仿真验证逻辑根据所述操作类型将所述数据面指令格式化为第二转换消息，然后将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证，包括：
若所述操作类型为接收网络数据报文，则通过所述PCI-E网卡中的虚拟化TAP网卡接收所述网络数据报文，并将所述网络数据报文格式化为第二转换消息；
通过网络接口控制器队列将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便所述硬件仿真器通过网络接口控制器仿真桥，根据所述第二转换消息对所述网络数据报文进行处理，并将处理后报文返回至所述PCI-E网卡；
通过直接存储器访问操作将所述处理后报文写入虚拟机的内存，并通过中断通知所述PCI-E网卡接收数据。
第二方面，本申请公开了一种仿真验证平台，包括：
现场可编程门阵列伪设备；所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备，用于获取预先定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；
基于寄存器传输级设计的硬件仿真器，用于根据输入激励进行逻辑代码的验证；其中，所述输入激励为基于仿真验证逻辑生成的转换消息；所述仿真验证逻辑为根据数据操作指令确定的对所述PCI-E网卡进行仿真验证的逻辑；所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令。
第三方面，本申请公开了一种网络芯片的仿真验证装置，应用于预设仿真验证平台，包括：
网卡生成模块，用于获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备；
逻辑确认模块，用于获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑；其中，所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令；
仿真验证模块，用于基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
第四方面，本申请公开了一种电子设备，所述电子设备包括处理器和存储器；其中，所述存储器用于存储计算机程序，所述计算机程序由所述处理器加载并执行以实现如前所述的网络芯片的仿真验证方法。
第五方面，本申请公开了一种计算机可读存储介质，用于存储计算机程序；其中所述计算机程序被处理器执行时实现如前所述的网络芯片的仿真验证方法。
本申请提供了一种网络芯片的仿真验证方法，应用于预设仿真验证平台，包括：获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备；获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑；其中，所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令；基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。可见，首先通过在虚拟操作系统模拟器后端实现一个现场可编程门阵列伪设备来模拟真实的设备PCI-E网卡，实现了网络芯片的真实网络环境仿真。并且，现场可编程门阵列伪设备可以通过配置文件灵活定义要仿真的PCI-E网卡资源配置，能够避免重复代码开发。其次，在对PCI-E网卡进行仿真验证时，网卡的控制面功能和数据面功能都可以得到充分验证；进一步的，再根据控制面指令或数据面指令将其对应得到的转换消息作为输入激励输入到硬件仿真器中验证寄存器传输级逻辑代码的功能。如此一来，不仅能够模拟真实的组网环境，实现在真实网络中仿真网卡的功能验证以及逻辑代码的验证，及早发现漏洞；并且无需使用额外的硬件资源，这样可以大大加快测试速度。同时避免了硬件故障和软件错误的问题。
此外，本申请提供的一种仿真验证平台、网络芯片的仿真验证装置、设备及存储介质，与上述网络芯片的仿真验证方法对应，效果同上。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种网络芯片的仿真验证方法流程图；
图2为本申请公开的一种具体的网络芯片的仿真验证流程示意图；
图3为本申请公开的一种具体的网络芯片的仿真验证方法流程图；
图4为本申请公开的一种具体的网络芯片的仿真验证方法流程图；
图5为本申请公开的一种具体的网络芯片的仿真验证过程示意图；
图6为本申请公开的一种仿真验证平台结构示意图；
图7为本申请公开的一种具体的仿真验证平台整体系统结构示意图；
图8为本申请公开的一种网络芯片的仿真验证装置结构示意图；
图9为本申请公开的一种电子设备结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
当前，网络芯片作为计算机网络中不可或缺的关键技术之一，仿真验证是其芯片设计过程中至关重要的步骤。通过仿真验证可以及早发现并解决网络芯片在设计过程中出现的错误和问题，这可以节省时间和成本，并提高设计的质量。同时，仿真验证可以帮助评估设计方案、改进设计和验证功能和性能的正确性。现有技术中通过VCS或者ModSim等仿真软件，通过构造测试用例对仿真代码进行验证，测试用例很难做到全覆盖，很难做到100%的仿真真实的网络环境，这将导致一些隐藏的bug很难发现和定位。测试过程中需要使用FPGA板卡承载运行逻辑代码，硬件本身的资源和故障都会对测试结构带来影响。
为此，本申请提供了一种网络芯片的仿真验证方案，能够搭建真实的网络环境，无需使用额外硬件资源，大大加快网络芯片的测试速度，同时避免了硬件故障和软件错误的问题。
本发明实施例公开了一种网络芯片的仿真验证方法，参见图1所示，应用于预设仿真验证平台，该方法包括：
步骤S11：获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备。
本申请实施例中，为了实现网络芯片的真实网络环境仿真，在虚拟操作系统模拟器（Quick EMUlator，QEMU）的后端实现一个现场可编程门阵列（Field-Programmable GateArray，FPGA）伪设备（Pseudo Device），QEMU是一种通用的开源计算机仿真器和虚拟器，通过QEMU后端实现的FPGA伪设备来模拟真实的PCI-E（Peripheral Component InterconnectExpress，高速串行计算机扩展总线标准）网卡设备。
需要指出的是，FPGA伪设备的BAR（Base Address Register，基地址寄存器）空间、寄存器、中断、队列等相关资源是由配置文件进行灵活定义的。可以理解的是，BAR空间、寄存器、中断、队列等相关资源的定义不同会导致模拟的PCI-E网卡不同，当将这些资源写在配置文件里面后，PCI-E网卡就可以由配置文件灵活定义，从而无需将这些资源配置在代码里写死，避免了每次更新环境都需要更改代码以及重启系统的麻烦。
步骤S12：获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑；其中，所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令。
本申请实施例中，在真实的网络环境中验证PCI-E网卡的设计时可以根据针对PCI-E网卡的数据操作指令确定相应的仿真验证逻辑。需要指出的是，针对所述PCI-E网卡，不同的数据操作指令分别对应着对控制面（Control Plane）功能的验证，以及对数据面（Data Plane）功能的验证。
可以理解的是，通信系统中一般都存在数据面和控制面之分。数据面又称用户面，用于传输真正的业务数据，比如语音数据或者分组业务数据等。控制面又称管理面，是负责传输控制信令的，例如对于语音数据，控制面就是传输信令的，用来控制一个呼叫流程建立、维护及释放。在清楚了数据操作指令是用于对前端寄存器读写的控制面指令还是用于对网络数据报文操作的数据面指令后，即可以确定出该PCI-E网卡的不同的仿真验证逻辑。
步骤S13：基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
本申请实施例中，不同的数据操作指令对应着不同的仿真验证逻辑，但是在不同的仿真验证逻辑下都会生成相应的转换后得到的转换消息。将转换消息作为输入激励输入至预设仿真验证平台中基于寄存器传输级（Register Transfer Level，RTL）设计的硬件仿真器中，可以实现FPGA伪设备和硬件仿真器之间的通信，进而用Verilog实现网卡里面的逻辑代码，进行逻辑代码的验证。如此一来，统一操作流程下的不同操作步骤，不仅实现了灌入真实的输入激励数据进行功能级别的验证，同时还仿真验证了运行时逻辑代码是否存在BUG（程序漏洞），实现了逻辑代码级别的验证。
如图2所示为一种具体的仿真验证流程示意图。下面对图2进行具体的步骤说明：首先通过QEMU实现的虚拟机启动，开始仿真使用；在虚拟机启动时候会自动读取预先定义的配置文件，进而加载FPGA伪设备的配置文件；其中，配置文件中定义了网卡的相关资源，可以自由配置。当配置文件加载完毕后，系统会对配置文件进行解析并根据配置文件生成相应的PCI-E网卡；虚拟机启动完毕后可以登录到虚拟机对PCI-E网卡进行网卡芯片设计的仿真；其中包括功能级别的验证以及逻辑代码级别的验证。完成仿真验证使用后，需要关闭虚拟机。至此流程结束，实现整体的网络芯片的仿真验证过程。
本申请提供了一种网络芯片的仿真验证方法，应用于预设仿真验证平台，包括：获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备；获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑；其中，所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令；基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。可见，首先通过在虚拟操作系统模拟器后端实现一个现场可编程门阵列伪设备来模拟真实的设备PCI-E网卡，实现了网络芯片的真实网络环境仿真。并且，现场可编程门阵列伪设备可以通过配置文件灵活定义要仿真的PCI-E网卡资源配置，能够避免重复代码开发。其次，在对PCI-E网卡进行仿真验证时，网卡的控制面功能和数据面功能都可以得到充分验证；进一步的，再根据控制面指令或数据面指令将其对应得到的转换消息作为输入激励输入到硬件仿真器中验证寄存器传输级逻辑代码的功能。如此一来，不仅能够模拟真实的组网环境，实现在真实网络中仿真网卡的功能验证以及逻辑代码的验证，及早发现漏洞；并且无需使用额外的硬件资源，这样可以大大加快测试速度。同时避免了硬件故障和软件错误的问题。
本申请实施例公开了一种具体的网络芯片的仿真验证方法，参见图3所示，该方法包括：
步骤S21：获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备。
其中，关于上述步骤S21更加具体的处理过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。
步骤S22：获取所述对前端寄存器读写的控制面指令，并根据所述控制面指令确定所述PCI-E网卡的第一仿真验证逻辑。
本申请实施例中，针对控制面功能的验证，获取对前端寄存器读写的控制面指令。根据控制面指令确定出用于验证PCI-E网卡关于控制面功能的第一仿真验证逻辑。
步骤S23：基于所述第一仿真验证逻辑，通过内存映射I/O函数将所述控制面指令格式化为第一转换消息，并将所述第一转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
本申请实施例中，由于在QEMU后端模拟了真实的PCI-E网卡，那么对于控制面功能的仿真验证，当用户在虚拟机里操作该PCI-E网卡时，例如对前端寄存器的读取数据或写入数据等操作，这些操作经过虚拟化调用路径会进入QEMU后端被FPGA伪设备捕获到，通过内存映射I/O（Memory Mapped I/O，MMIO）函数的mmio_read/mmio_write进行处理。因此，针对控制面指令会将其格式化为第一转换消息，即利用MMIO函数格式化reg read/write（寄存器读/写）得到第一转换消息，然后利用第一转换消息与硬件仿真器之间进行通信。
需要指出的是，本申请实施例中，FPGA伪设备与基于寄存器传输级设计的硬件仿真器之间通过PCI-E队列（PCI-E Queue）进行连接。第一转换消息通过PCI-E队列发送给硬件仿真器，然后等待硬件仿真器的回复。
具体的，基于所述第一仿真验证逻辑，通过内存映射I/O函数将所述控制面指令格式化为第一转换消息；通过PCI-E队列将所述第一转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便所述硬件仿真器通过现场可编程门阵列PCI-E仿真桥，根据所述第一转换消息生成对应的直接存储器访问请求，并将所述直接存储器访问请求返回至所述PCI-E网卡；根据所述直接存储器访问请求组织内存数据得到与所述直接存储器访问请求对应的请求结果，并通过所述PCI-E队列将所述请求结果发送给所述硬件仿真器，以便利用所述硬件仿真器根据所述请求结果进行逻辑代码的验证。
本申请实施例中，硬件仿真器通过PCI-E队列接收到第一转换消息后，利用其中设计的现场可编程门阵列PCI-E仿真桥（FPGA PCI-E Simulation Bridge），即FPGA PCI-E仿真桥对第一转换消息进行解析，然后将解析后的第一转换消息作为控制面的控制信息注入到硬件仿真器里进行模拟。进一步的，得到与第一转换消息对应的直接存储器访问（DirectMemory Access，DMA）请求，硬件仿真器发送DMA请求给QEMU后端，即模拟的PCI-E网卡。当PCI-E网卡收到DMA请求后会转换成DMA操作，包括DMA的读和写操作。进而组织数据后得到相应的请求结果然后发送给硬件仿真器进行逻辑代码的验证。
可见，通过本申请实施例，可以在真实的网络环境中验证网卡控制面功能的数据性以及逻辑代码的准确性。进一步的，可以将通过本申请实施例中模式的网卡接入真实的网络环境，在真实网络中测试网卡的控制面功能设计。
本申请实施例公开了一种具体的网络芯片的仿真验证方法，参见图4所示，该方法包括：
步骤S31：获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备。
其中，关于上述步骤S31更加具体的处理过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。
步骤S32：获取对网络数据报文操作的数据面指令，并根据所述数据面指令确定所述PCI-E网卡的第二仿真验证逻辑。
本申请实施例中，针对数据面功能的验证是对真实的网络数据报文进行操作，因此获取对网络数据报文操作的数据面指令。根据数据面指令确定出用于验证PCI-E网卡关于数据面功能的第二仿真验证逻辑。
步骤S33：确定对所述网络数据报文操作的操作类型，并基于所述第二仿真验证逻辑根据所述操作类型将所述数据面指令格式化为第二转换消息，然后将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
本申请实施例中，对网络数据报文操作的操作类型包括通过PCI-E网卡发送网络数据报文以及通过PCI-E网卡接收网络数据报文。同样地，针对数据面指令也会将其格式化为消息与硬件仿真器之间进行通信。
需要指出的是，本申请实施例中，FPGA伪设备与基于寄存器传输级设计的硬件仿真器之间通过网络接口控制器队列（Network Interface Controller Queue，NIC队列）进行连接。数据面指令格式化后得到的第二转换消息通过NIC队列发送给硬件仿真器交互网络报文。另外，本申请实施例中，在FPGA伪设备的驱动中实现一个虚拟化TAP网卡用来和外部网络进行通信。该虚拟化TAP网卡主要用于收发外部网络的数据报文来模拟需要仿真的PCI-E网卡的前端设备，并加载相应的网卡驱动程序。
进一步的，在一种具体的实施方式中，若所述操作类型为发送网络数据报文，则利用虚拟机内部的网络协议栈将所述网络数据报文写入所述虚拟机的内存，并通知所述PCI-E网卡读取数据；当所述PCI-E网卡从所述虚拟机的内存中读取到数据后，将所述网络数据报文格式化为第二转换消息；通过网络接口控制器队列将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便所述硬件仿真器通过网络接口控制器仿真桥，根据所述第二转换消息对所述网络数据报文进行处理，并将处理后报文返回至所述PCI-E网卡；利用所述PCI-E网卡中的虚拟化TAP网卡将所述处理后报文发送至外部网络。
在本实施方式中实现了PCI-E网卡发送网络数据报文时仿真验证的处理逻辑。由于虚拟机中有完整的网络协议栈，因此利用虚拟机内部的网络协议栈将要发送的网络数据报文写入虚拟机的内存，并通知PCI-E网卡读取数据。PCI-E网卡从内存读取到报文数据后将其格式化为第二转换消息通过NIC队列注入到硬件仿真器。当硬件仿真器接收到第二转换消息后，将其作为激励进行仿真，基于逻辑代码实现：利用其中设计的网络接口控制器仿真桥（NIC Simulation Bridge）对第二转换消息进行解析，然后对解析后得到的网络数据报文进行处理，再通过NIC队列将处理后报文发送回PCI-E网卡；进一步的，PCI-E网卡通过虚拟化TAP网卡将数据发送出去，如此一来，可以类比真实的PCI-E网卡发送网络数据报文时的功能。
在另一种具体的实施方式中，若所述操作类型为接收网络数据报文，则通过所述PCI-E网卡中的虚拟化TAP网卡接收所述网络数据报文，并将所述网络数据报文格式化为第二转换消息；通过网络接口控制器队列将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便所述硬件仿真器通过网络接口控制器仿真桥，根据所述第二转换消息对所述网络数据报文进行处理，并将处理后报文返回至所述PCI-E网卡；通过直接存储器访问操作将所述处理后报文写入虚拟机的内存，并通过中断通知所述PCI-E网卡接收数据。
在本实施方式中实现了PCI-E网卡接收网络数据报文时仿真验证的处理逻辑。外部的数据网络报文被虚拟化TAP网卡接收，从而PCI-E网卡可以将数据网络报文格式化成第二转换消息通过NIC队列发送给硬件仿真器。同样的，硬件仿真器对数据报文进行处理，将处理后的报文通过NIC队列发送回PCI-E网卡；进一步的，PCI-E网卡通过DMA操作将数据写入虚拟机的内存，通过中断通知PCI-E网卡接收数据。其中，硬件仿真器对数据报文处理的具体过程可参考前述实施方式，在此不再进行赘述。
可见，通过本申请实施例，可以在真实的网络环境中验证网卡数据面功能的数据性以及逻辑代码的准确性。进一步的，可以将通过本申请实施例中模式的网卡接入真实的网络环境，在真实网络中测试网卡的数据面功能设计。
如图5所示为在预设仿真验证平台中实现网络芯片的仿真验证的示意图。其中，（1）为虚拟化网卡和FPGA伪设备的交互，包括虚拟化的寄存器操作，也包括FPGA伪设备通知虚拟化网卡的中断；（2）为FPGA伪设备和硬件仿真器之间的交互，通过定义的私有的消息类型，主要包括控制面的消息；（3）为虚拟化TAP网卡和硬件仿真器之间的交互，通过私有的消息承载真实的网络报文；（4）为虚拟化TAP网卡，是真实网络报文的接口，通过这个接口接收和发送真实网络报文。另外，需要指出的是，本申请实施例可以打印处理的日志，通过日志详细了解报文处理的步骤，便于调试。
进一步的，本申请实施例还公开了一种仿真验证平台，参见图6所示，该平台包括：
现场可编程门阵列伪设备01；所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备，用于获取预先定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；
基于寄存器传输级设计的硬件仿真器02，用于根据输入激励进行逻辑代码的验证；其中，所述输入激励为基于仿真验证逻辑生成的转换消息；所述仿真验证逻辑为根据数据操作指令确定的对所述PCI-E网卡进行仿真验证的逻辑；所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令。
本申请实施例中，仿真验证平台具体包括软件模块和硬件模块。软件模块为现场可编程门阵列伪设备01，其目的是来实现模拟的PCI-E网卡在硬件设计里面是怎么样的一个网卡。通过在QEMU后端实现一个FPGA伪设备来模拟真实的PCI-E网卡设备。并且这个设备的bar空间，寄存器，中断，队列等相关资源可以由配置文件灵活定义。从而，避免了每次更新环境，都需要更改代码和重启系统的麻烦。
进一步的，如图7所示，为一种具体的仿真验证平台示意图。在FPGA伪设备的驱动中实现一个虚拟化TAP网卡，用来和外部网络通信。通过虚拟化TAP网卡收发外部网络的数据报文。在虚拟机中，通过虚拟化TAP网卡可以来模拟需要仿真的PCI-E网卡的前端设备，并加载相应的网卡驱动程序。
硬件模块为基于寄存器传输级设计的硬件仿真器02。硬件模块是实现Verilog的仿真，来验证Verilog硬件设计代码是否有问题。本申请实施例中，硬件仿真器基于寄存器传输级（RTL）设计。基于RTL设计不关注寄存器和组合逻辑的细节，如使用了多少逻辑门、逻辑门之间的连接拓扑结构等，通过描述寄存器到寄存器之间的逻辑功能描述电路的HDL（Hardware Description Language，硬件描述语言）层次。RTL级是比门级更高的抽象层次，使用RTL级语言描述硬件电路一般比门级描述简单高效得多。
进一步的，如图7所示，硬件仿真器（HDL Simulator）由以下3个部分组成：（1）FPGAPCI-E 仿真桥（FPGA PCI-E Simulation Bridge）；（2）网络控制器仿真桥（NIC SimulationBridge）；（3）硬件设计（Hardware Design）。其中，硬件设计即为逻辑功能的具体实现，即要仿真的硬件设计（Hardware Design）。
本申请实施例中，软硬件模块之间通过连接队列进行连接。连接队列主要包括PCI-E队列（PCI-E Queue）和NIC队列（NIC Queue）。FPGA伪设备通过PCI-E队列和硬件仿真器连接模拟PCI-E网卡的硬件操作；虚拟化TAP网卡通过NIC队列和硬件仿真器交互数据网络报文。
可见，通过仿真验证平台，可以在真实的网络环境中测试芯片设计的功能，及早发现bug，并且模拟真实的组网环境，无需使用额外硬件资源。这样可以大大加快测试速度，同时避免了硬件故障和软件错误的问题。
相应的，本申请实施例还公开了一种网络芯片的仿真验证装置，应用于预设仿真验证平台，参见图8所示，该装置包括：
网卡生成模块11，用于获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备；
逻辑确认模块12，用于获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑；其中，所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令；
仿真验证模块13，用于基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
其中，关于上述各个模块更加具体的工作过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。
由此可见，通过本实施例的上述方案，应用于预设仿真验证平台，包括：获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备；获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑；其中，所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令；基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。可见，首先通过在虚拟操作系统模拟器后端实现一个现场可编程门阵列伪设备来模拟真实的设备PCI-E网卡，实现了网络芯片的真实网络环境仿真。并且，现场可编程门阵列伪设备可以通过配置文件灵活定义要仿真的PCI-E网卡资源配置，能够避免重复代码开发。其次，在对PCI-E网卡进行仿真验证时，网卡的控制面功能和数据面功能都可以得到充分验证；进一步的，再根据控制面指令或数据面指令将其对应得到的转换消息作为输入激励输入到硬件仿真器中验证寄存器传输级逻辑代码的功能。如此一来，不仅能够模拟真实的组网环境，实现在真实网络中仿真网卡的功能验证以及逻辑代码的验证，及早发现漏洞；并且无需使用额外的硬件资源，这样可以大大加快测试速度。同时避免了硬件故障和软件错误的问题。
进一步的，本申请实施例还公开了一种电子设备，图9是根据一示例性实施例示出的电子设备20结构图，图中内容不能认为是对本申请的使用范围的任何限制。
图9为本申请实施例提供的一种电子设备20的结构示意图。该电子设备20，具体可以包括：至少一个处理器21、至少一个存储器22、电源23、通信接口24、输入输出接口25和通信总线26。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现前述任一实施例公开的网络芯片的仿真验证方法中的相关步骤。另外，本实施例中的电子设备20具体可以为计算机。
本实施例中，电源23用于为电子设备20上的各硬件设备提供工作电压；通信接口24能够为电子设备20创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口25，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。
另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源可以包括操作系统221、计算机程序222及数据223等，数据223可以包括各种各样的数据。存储方式可以是短暂存储或者永久存储。
其中，操作系统221用于管理与控制电子设备20上的各硬件设备以及计算机程序222，其可以是Windows Server、Netware、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备20执行的网络芯片的仿真验证方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。
进一步的，本申请实施例还公开了一种计算机可读存储介质，这里所说的计算机可读存储介质包括随机存取存储器(Random Access Memory，RAM)、内存、只读存储器(Read-Only Memory，ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、磁碟或者光盘或技术领域内所公知的任意其他形式的存储介质。其中，所述计算机程序被处理器执行时实现前述网络芯片的仿真验证方法。关于该方法的具体步骤可以参考前述实施例中公开的相应内容，在此不再进行赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
结合本文中所公开的实施例描述的网络芯片的仿真验证方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种网络芯片的仿真验证方法、平台、装置、设备及介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种网络芯片的仿真验证方法，其特征在于，应用于预设仿真验证平台，包括：
获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备；
获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑；其中，所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令；
基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
2.根据权利要求1所述的网络芯片的仿真验证方法，其特征在于，所述获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑，包括：
获取所述对前端寄存器读写的控制面指令，并根据所述控制面指令确定所述PCI-E网卡的第一仿真验证逻辑；
相应的，所述基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证，包括：
基于所述第一仿真验证逻辑，通过内存映射I/O函数将所述控制面指令格式化为第一转换消息，并将所述第一转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
3.根据权利要求2所述的网络芯片的仿真验证方法，其特征在于，所述基于所述第一仿真验证逻辑，通过内存映射I/O函数将所述控制面指令格式化为第一转换消息，并将所述第一转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证，包括：
基于所述第一仿真验证逻辑，通过内存映射I/O函数将所述控制面指令格式化为第一转换消息；
通过PCI-E队列将所述第一转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便所述硬件仿真器通过现场可编程门阵列PCI-E仿真桥，根据所述第一转换消息生成对应的直接存储器访问请求，并将所述直接存储器访问请求返回至所述PCI-E网卡；
根据所述直接存储器访问请求组织内存数据得到与所述直接存储器访问请求对应的请求结果，并通过所述PCI-E队列将所述请求结果发送给所述硬件仿真器，以便利用所述硬件仿真器根据所述请求结果进行逻辑代码的验证。
4.根据权利要求1所述的网络芯片的仿真验证方法，其特征在于，所述获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑，包括：
获取对网络数据报文操作的数据面指令，并根据所述数据面指令确定所述PCI-E网卡的第二仿真验证逻辑；
相应的，所述基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证，包括：
确定对所述网络数据报文操作的操作类型，并基于所述第二仿真验证逻辑根据所述操作类型将所述数据面指令格式化为第二转换消息，然后将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
5.根据权利要求4所述的网络芯片的仿真验证方法，其特征在于，所述确定对所述网络数据报文操作的操作类型，并基于所述第二仿真验证逻辑根据所述操作类型将所述数据面指令格式化为第二转换消息，然后将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证，包括：
若所述操作类型为发送网络数据报文，则利用虚拟机内部的网络协议栈将所述网络数据报文写入所述虚拟机的内存，并通知所述PCI-E网卡读取数据；
当所述PCI-E网卡从所述虚拟机的内存中读取到数据后，将所述网络数据报文格式化为第二转换消息；
通过网络接口控制器队列将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便所述硬件仿真器通过网络接口控制器仿真桥，根据所述第二转换消息对所述网络数据报文进行处理，并将处理后报文返回至所述PCI-E网卡；
利用所述PCI-E网卡中的虚拟化TAP网卡将所述处理后报文发送至外部网络。
6.根据权利要求4所述的网络芯片的仿真验证方法，其特征在于，所述确定对所述网络数据报文的操作类型，并基于所述第二仿真验证逻辑根据所述操作类型将所述数据面指令格式化为第二转换消息，然后将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证，包括：
若所述操作类型为接收网络数据报文，则通过所述PCI-E网卡中的虚拟化TAP网卡接收所述网络数据报文，并将所述网络数据报文格式化为第二转换消息；
通过网络接口控制器队列将所述第二转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便所述硬件仿真器通过网络接口控制器仿真桥，根据所述第二转换消息对所述网络数据报文进行处理，并将处理后报文返回至所述PCI-E网卡；
通过直接存储器访问操作将所述处理后报文写入虚拟机的内存，并通过中断通知所述PCI-E网卡接收数据。
7.一种仿真验证平台，其特征在于，包括：
现场可编程门阵列伪设备；所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备，用于获取预先定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；
基于寄存器传输级设计的硬件仿真器，用于根据输入激励进行逻辑代码的验证；其中，所述输入激励为基于仿真验证逻辑生成的转换消息；所述仿真验证逻辑为根据数据操作指令确定的对所述PCI-E网卡进行仿真验证的逻辑；所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令。
8.一种网络芯片的仿真验证装置，其特征在于，应用于预设仿真验证平台，包括：
网卡生成模块，用于获取所述预设仿真验证平台中预先为现场可编程门阵列伪设备定义的配置文件，并对所述配置文件进行解析以生成相应的PCI-E网卡；其中，所述现场可编程门阵列伪设备为在虚拟操作系统模拟器后端实现的模拟设备；
逻辑确认模块，用于获取数据操作指令，并根据所述数据操作指令确定所述PCI-E网卡的仿真验证逻辑；其中，所述数据操作指令包括对前端寄存器读写的控制面指令以及对网络数据报文操作的数据面指令；
仿真验证模块，用于基于所述仿真验证逻辑生成转换消息，并将所述转换消息作为输入激励输入至所述预设仿真验证平台中基于寄存器传输级设计的硬件仿真器中，以便利用所述硬件仿真器进行逻辑代码的验证。
9.一种电子设备，其特征在于，所述电子设备包括处理器和存储器；其中，所述存储器用于存储计算机程序，所述计算机程序由所述处理器加载并执行以实现如权利要求1至6任一项所述的网络芯片的仿真验证方法。
10.一种计算机可读存储介质，其特征在于，用于存储计算机程序；其中所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的网络芯片的仿真验证方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310954874.XA CN116681013B (zh) | 2023-08-01 | 2023-08-01 | 网络芯片的仿真验证方法、平台、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310954874.XA CN116681013B (zh) | 2023-08-01 | 2023-08-01 | 网络芯片的仿真验证方法、平台、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116681013A CN116681013A (zh) | 2023-09-01 |
| CN116681013B true CN116681013B (zh) | 2023-10-03 |
Family
ID=87785822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310954874.XA Active CN116681013B (zh) | 2023-08-01 | 2023-08-01 | 网络芯片的仿真验证方法、平台、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116681013B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117294783B (zh) * | 2023-11-24 | 2024-03-22 | 南京华芯科晟技术有限公司 | 芯片验证方法、装置和设备 |
| CN117971400A (zh) * | 2024-04-02 | 2024-05-03 | 深圳云豹智能有限公司 | 一种网卡设备仿真系统、方法、电子设备及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101499937A (zh) * | 2009-03-16 | 2009-08-05 | 盛科网络（苏州）有限公司 | 一种基于fpga的软硬件协同仿真验证系统及方法 |
| CN115203054A (zh) * | 2022-07-31 | 2022-10-18 | 山东云海国创云计算装备产业创新中心有限公司 | 一种虚拟化芯片测试系统 |
| CN116050324A (zh) * | 2022-12-16 | 2023-05-02 | 苏州博创集成电路设计有限公司 | 一种芯片验证结构、芯片验证系统和方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180060453A1 (en) * | 2016-08-24 | 2018-03-01 | Raytheon Company | Universal verification methodology (uvm) register abstraction layer (ral) painter |
-
2023
- 2023-08-01 CN CN202310954874.XA patent/CN116681013B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101499937A (zh) * | 2009-03-16 | 2009-08-05 | 盛科网络（苏州）有限公司 | 一种基于fpga的软硬件协同仿真验证系统及方法 |
| CN115203054A (zh) * | 2022-07-31 | 2022-10-18 | 山东云海国创云计算装备产业创新中心有限公司 | 一种虚拟化芯片测试系统 |
| CN116050324A (zh) * | 2022-12-16 | 2023-05-02 | 苏州博创集成电路设计有限公司 | 一种芯片验证结构、芯片验证系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116681013A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113312879B (zh) | 芯片电路功能验证系统、方法、设备及存储介质 | |
| CN116681013B (zh) | 网络芯片的仿真验证方法、平台、装置、设备及介质 | |
| CN109039824B (zh) | 一种车载终端无线远程通信协议自动化测试系统及方法 | |
| CN106940428B (zh) | 芯片验证方法、装置及系统 | |
| CN103178996B (zh) | 分布式包交换芯片模型验证系统及验证方法 | |
| CN108038294B (zh) | Uvm环境搭建方法和系统 | |
| CN109740222B (zh) | 一种针对汽车网联化场景的测试装置和系统 | |
| US20190034318A1 (en) | Hardware-Software Co-Verification for Debugging Firmware on a Hardware Simulator | |
| US20070055911A1 (en) | A Method and System for Automatically Generating a Test-Case | |
| CN113342583B (zh) | 芯片验证系统、方法、装置、设备和存储介质 | |
| CN111859834B (zh) | 一种基于uvm的验证平台开发方法、系统、终端及存储介质 | |
| CN116028292B (zh) | 用于远程直接内存访问仿真验证的仿真验证系统及方法 | |
| CN113656227A (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
| CN102480467A (zh) | 一种基于网络通讯协议的soc软硬件协同仿真验证方法 | |
| CN113434355A (zh) | 模块验证方法、uvm验证平台、电子设备及存储介质 | |
| CN111813671A (zh) | 一种ima软件仿真测试系统 | |
| JPH06348530A (ja) | コンピュータシステムの開発、検証、および、試験を遂行する可搬的方法とその装置 | |
| CN111797020A (zh) | 基于动态字节码的mock数据方法及装置 | |
| CN111123736A (zh) | 用于使用硬件抽象软件层的系统的通用虚拟化平台 | |
| CN115203054A (zh) | 一种虚拟化芯片测试系统 | |
| CN116611375A (zh) | 软硬件协同仿真平台及软硬件测试方法 | |
| CN116112412A (zh) | 一种虚拟网卡绑定冗余功能测试方法、系统、装置及介质 | |
| CN111258838B (zh) | 验证组件生成方法、装置、存储介质及验证平台 | |
| US7702764B1 (en) | System and method for testing network protocols | |
| CN111338761A (zh) | 一种51单片机虚拟中断控制器及实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |