CN116665746A - 一种内存信号的校准方法、装置、计算机设备及存储介质 - Google Patents

一种内存信号的校准方法、装置、计算机设备及存储介质 Download PDF

Info

Publication number
CN116665746A
CN116665746A CN202310677677.8A CN202310677677A CN116665746A CN 116665746 A CN116665746 A CN 116665746A CN 202310677677 A CN202310677677 A CN 202310677677A CN 116665746 A CN116665746 A CN 116665746A
Authority
CN
China
Prior art keywords
signal
target sampling
sampling point
sampling points
delay period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310677677.8A
Other languages
English (en)
Inventor
金霞
王晓
刘波
李婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202310677677.8A priority Critical patent/CN116665746A/zh
Publication of CN116665746A publication Critical patent/CN116665746A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Memory System (AREA)

Abstract

本发明涉及计算机技术领域，公开了一种内存信号的校准方法、装置、计算机设备及存储介质，该方法包括：获取待校准信号的第一数量个采样点和采样点的第一时间间隔；在第一数量个采样点中选择第二数量个目标采样点，并采集目标采样点的第二时间间隔；根据目标采样点的电平有效性，获取对待校准信号进行校准时的第一延迟周期；在任意两两相邻目标采样点的电平有效性出现跳变的情况下，根据该相邻目标采样点之间采样点的电平有效性，获取对待校准信号进行校准时的第二延迟周期；根据第一延迟周期和第二延迟周期，校准待校准信号。本发明解决了对内存信号进行校准时，确定内存信号的延迟周期需要对每个内存信号进行多次采样，耗费时间较多的问题。

Description

一种内存信号的校准方法、装置、计算机设备及存储介质
技术领域
本发明涉及计算机技术领域，具体涉及一种内存信号的校准方法、装置、计算机设备及存储介质。
背景技术
内存信号种类繁多且重要，一旦信号时序或信号质量不佳，就会对整个系统造成严重影响，所以开机前需要通过BIOS的内存参考代码(MRC)进行内存训练(memorytraining)，用于初始化内存控制器并对内存信号进行校准以优化读/写时序和电压以获得最佳表现。MRC的目标是以尽可能高效的方式启动内存，快速找到时序和电压的“最佳点”，以便内存启动并运行，并使计算机系统可以继续引导该内存。
内存训练的主要挑战包括：需要对启动时间、缺陷覆盖率以及故障隔离进行权衡。一般而言，MRC将最大限度地缩短启动时间，这意味着其缺陷覆盖率和故障隔离率可能较低。为了具有较高的缺陷覆盖率和故障隔离率，相关内存训练方法需要逐个对内存信号进行校准，并且需要多次采样，例如：相关技术针对控制信号进行校准时，一个信号需要采样256个点的电平，再根据采样结果确定控制信号的延迟周期，针对命令地址信号和数据信号进行校准时，需要对每个信号单独校准且每个信号需要采样256个点。对一个信号采样256个点的电平，耗费时间较多，且该256个点组成了2个延时时间，其步进(step)值较为粗糙。
因此，现有技术中存在对内存信号进行校准时，确定内存信号的延迟周期需要对每个内存信号进行多次采样，耗费时间较多的问题。
发明内容
有鉴于此，本发明提供了一种内存信号的校准方法、装置、计算机设备及存储介质，以解决现有技术中存在对内存信号进行校准时，确定内存信号的延迟周期需要对每个内存信号进行多次采样，耗费时间较多的问题。
第一方面，本发明提供了一种内存信号的校准方法，该方法包括：
获取待校准信号处于预设时钟周期内的第一数量个采样点和采集每个采样点的第一时间间隔，其中，第一时间间隔是由预设时钟周期和第一数量个采样点确定的；
根据预设步长在第一数量个采样点中选择第二数量个目标采样点，并采集每个目标采样点的第二时间间隔，其中，第二时间间隔是根据第一时间间隔和预设步长确定的；
根据各个目标采样点的电平有效性，获取在连续第三数量个目标采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第一延迟周期，其中，第一延迟周期是根据第二时间间隔和第三数量得到的；
在第一目标采样点和第二目标采样点的电平有效性出现跳变的情况下，根据第一目标采样点和第二目标采样点之间采样点的电平有效性，获取在连续第四数量个采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第二延迟周期，其中，第一目标采样点和第二目标采样点为任意两两相邻目标采样点，第二延迟周期是根据第一时间间隔和第四数量得到的；
根据第一延迟周期和第二延迟周期，校准待校准信号，得到校准结果。
本实施例提供的内存信号的校准方法，通过“粗采样”获取第一延迟周期，通过“细采样”获取第二延迟周期，利用第一延迟周期和第二延迟周期对待校准信号进行校准。通过“粗采样”和“细采样”，能够减少采样点的个数，缩短了对内存信号进行校准的时间以及整个memory training的时间。
在一种可选的实施方式中，根据第一延迟周期和第二延迟周期，校准待校准信号，得到校准结果，包括：
根据第一延迟周期和第二延迟周期，确定对待校准信号进行校准时的总延迟周期；
对待校准信号延迟总延迟周期，得到校准结果。
在本实施方式中，根据第一延迟周期和第二延迟周期确定总延迟周期，将待校准信号延迟总延迟周期。使得CLK时钟信号上的采样点能够放到待校准信号的有效信号窗口(VALID)中央。
在一种可选的实施方式中，若待校准信号为组合信号时，在根据各个目标采样点的电平有效性，获取在连续第三数量个目标采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第一延迟周期之前，方法还包括：
获取在第一子信号上，目标采样点的第一电平有效性，在第二子信号上，目标采样点的第二电平有效性，其中，第一子信号和第二子信号包含于待校准信号；
根据目标采样点的第一电平有效性，获取第一电平有效性为预设值的连续第五数量个目标采样点；
根据目标采样点的第二电平有效性，获取第二电平有效性为预设值的连续第六数量个目标采样点；
根据第五数量个目标采样点和第六数量个目标采样点，确定步进值；
将第一子信号相对于第二子信号增加步进值，得到调整后的第五数量个目标采样点；
将调整后的第五数量个目标采样点和第六数量个目标采样点取交集，得到第三数量个目标采样点。
在本实施方式中，对于组合信号利用分别粗调，合并细调的方式，从而在保障精度的前提下提高了效率。解决了相关技术需要对组合信号中每个子信号进行校准和训练(training)，耗时较多，且未考虑组合信号的跳变以及子信号相互之间的影响的问题。
在一种可选的实施方式中，在第一目标采样点和第二目标采样点的电平有效性出现跳变的情况下，根据第一目标采样点和第二目标采样点之间采样点的电平有效性，获取在连续第四数量个采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第二延迟周期，包括：
获取在第一子信号上，第一目标采样点和第二目标采样点之间采样点的第三电平有效性，在第二子信号上，第一目标采样点和第二目标采样点之间采样点的第四电平有效性；
比较第三电平有效性和第四电平有效性，得到电平有效性为预设值的连续第四数量个采样点；
根据第一时间间隔和第四数量，得到第二延迟周期。
在本实施方式中，综合考虑了第一子信号和第二子信号的电平有效性，得到适用于对第一子信号和第二子信号进行延迟处理的第二延迟周期。考虑了组合信号的跳变以及子信号相互之间的影响。
在一种可选的实施方式中，比较第三电平有效性和第四电平有效性，得到电平有效性为预设值的连续第四数量个采样点，包括：
在第三电平有效性和第四电平有效性均为预设值的情况下，得到第四数量个采样点。
在本实施方式中，综合考虑了第一子信号和第二子信号的电平有效性，考虑了组合信号中子信号相互之间的影响。
在一种可选的实施方式中，根据第五数量个目标采样点和第六数量个目标采样点，确定步进值，包括：
确定目标采样点的序号；
将第五数量个目标采样点中第一个目标采样点和第六数量个目标采样点中第一个目标采样点的序号差值，作为步进值。
在本实施方式中，计算第五数量个目标采样点中第一个目标采样点和第六数量个目标采样点中第一个目标采样点的序号差值，将序号差值作为步进值，为后续利用步进值调整子信号提供基础，考虑了子信号相互之间的影响。
在一种可选的实施方式中，在根据第一延迟周期和第二延迟周期，校准待校准信号，得到校准结果之后，方法还包括：
判断是否需要对第一子信号进行电压调节；
在需要对第一子信号进行电压调节的情况下，根据预设步进值调节第一子信号的当前电压，直到第一子信号满足预设条件，则完成对第一子信号的电压调节。
在本实施方式中，对需要进行电压调节的子信号进行电压调节，使得对待校准信号的校准更为准确，并保障了内存训练(memory training)的精度。
第二方面，本发明提供了一种内存信号的校准装置，该装置包括：
第一获取模块，用于获取待校准信号处于预设时钟周期内的第一数量个采样点和采集每个采样点的第一时间间隔，其中，第一时间间隔是由预设时钟周期和第一数量个采样点确定的；
选择模块，用于根据预设步长在第一数量个采样点中选择第二数量个目标采样点，并采集每个目标采样点的第二时间间隔，其中，第二时间间隔是根据第一时间间隔和预设步长确定的；
第二获取模块，用于根据各个目标采样点的电平有效性，获取在连续第三数量个目标采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第一延迟周期，其中，第一延迟周期是根据第二时间间隔和第三数量得到的；
第三获取模块，用于在第一目标采样点和第二目标采样点的电平有效性出现跳变的情况下，根据第一目标采样点和第二目标采样点之间采样点的电平有效性，获取在连续第四数量个采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第二延迟周期，其中，第一目标采样点和第二目标采样点为任意两两相邻目标采样点，第二延迟周期是根据第一时间间隔和第四数量得到的；
校准模块，用于根据第一延迟周期和第二延迟周期，校准待校准信号，得到校准结果。
第三方面，本发明提供了一种计算机设备，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行上述第一方面或其对应的任一实施方式的内存信号的校准方法。
第四方面，本发明提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机指令，计算机指令用于使计算机执行上述第一方面或其对应的任一实施方式的内存信号的校准方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的内存信号的校准方法的流程示意图；
图2是根据本发明实施例的内存引脚及内存信号的示意图；
图3是根据本发明实施例的CLK时钟信号和CKE时钟使能信号的示意图；
图4是根据本发明实施例的CKE时钟使能信号粗采样的结果示意图；
图5是根据本发明实施例的CKE时钟使能信号第一跳变值处细采样的结果示意图；
图6是根据本发明实施例的CKE时钟使能信号第二跳变值处细采样的结果示意图；
图7是根据本发明实施例的CLK时钟信号、COMMAND信号以及ADDR信号的示意图；
图8是根据本发明实施例的COMMAND信号粗采样的结果示意图；
图9是根据本发明实施例的ADDR信号粗采样的结果示意图；
图10是根据本发明实施例的DQ信号电压调节的示意图；
图11是根据本发明实施例的内存信号的校准装置的结构框图；
图12是本发明实施例的计算机设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
内存又可以叫做主存，是CPU能直接寻址的存储空间，由半导体器件制成。内存的特点是访问数据的速率快，内存是电脑、笔记本电脑等计算机设备中的主要部件，它是相对于外存而言的。通常我们把要永久保存的、大量的数据存储在外存上，而把一些临时的或少量的数据和程序放在内存上，当然内存的质量会直接影响电脑的运行速度。
DDR(Double Data Rate，双倍速率)内存信号种类繁多且重要，一旦信号时序或信号质量不佳，就会对整个系统造成严重影响。在开机前需要通过BIOS的内存参考代码(MRC)进行内存训练(memory training)，用于初始化内存控制器并对内存信号进行校准，以优化读/写时序和电压以获得最佳表现。MRC非常复杂：它的工作是优化以2GT/s及更高速度运行的多条并行总线，并使它们充当“一个系统”，它通过使用复杂的方法来实现这一点，包括片上端接(ODT)、读/写调平(使用“fly-by”拓扑，特意引入时间偏差，从而避免同时发生的转换噪声)、参考电压(Vref)调谐等方法。它应该快速执行其功能，因为此类设备的用户需要最短的启动时间和“永远在线”的性能。
本发明实施例提供了一种内存信号的校准方法，通过“粗采样”和“细采样”，从而减少采样点个数，以达到减少内存信号的校准时间，缩短整个memory training时间的效果。
根据本发明实施例，提供了一种内存信号的校准方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在本实施例中提供了一种内存信号的校准方法，可用于上述的电脑、笔记本电脑等计算机设备，图1是根据本发明实施例的内存信号的校准方法的流程图，如图1所示，该流程包括如下步骤：
步骤S101，获取待校准信号处于预设时钟周期内的第一数量个采样点和采集每个采样点的第一时间间隔，其中，第一时间间隔是由预设时钟周期和第一数量个采样点确定的。
具体地，将内存信号分为控制信号CTL、命令地址信号CA、数据信号DATA。内存引脚及内存信号如图2所示，其中，控制信号CTL包含CS_n(片选)信号、ODT(片上端接)信号、CKE(时钟使能)信号、(C0)5CKE16、(C1)5(CS1_n)6、(C2)5ODT16(片号)等信号。命令地址信号CA包含PAR(奇偶校验输入)信号、ACT_n(激活命令)信号、RAS_nA16信号、CAS_nA15、WE_nA14等信号。数据信号DATA包含DQ信号和DQS等信号，DQ信号包括：DQ0、DQ1、DQ2、DQ3、DQ4(NC)1、DQ5(NC)1、DQ6(NC)1、DQ7(NC)1，DQS包括：DQS_c、DQS_t。1、2、…、9以及A、B、…、N为引脚编号。CK_t和CK_c信号共同构成CLK时钟信号。A0～A9、A10AP、A11、A12BC_n、A13、WE_nA14、CAS_nA15信号共同构成ADDR信号，作为输入信号提供数据的寻址通道。Command(命令)信号有PAR(奇偶校验输入)、ACT_n(激活命令)、RAS_n/A16、CAS_n/A15、WE_n/A14等信号。VDDQ为信号传输电压。
CK_t和CK_c是差分时钟输入信号，共同构成CLK时钟信号。控制信号CTL、命令地址信号CA、数据信号DATA需要在CK_t的上升沿和CK_c的下降沿的交点处进行采样。待校准信号可以为上述：控制信号CTL、命令地址信号CA、数据信号DATA。
对待校准信号进行校准的目的是将CLK时钟信号上的采样点放到待校准信号的有效信号窗口(VALID)中央。当待校准信号为控制信号CTL时，需要对控制信号CTL中的CS_n(片选)信号、ODT(片上端接)信号、CKE(时钟使能)信号等信号进行校准。以CKE信号为例，如图3所示，采样点为CK_t的上升沿和CK_c的下降沿的交点，包括：Tf、Tg以及Th。此时采样点Tf处在CKE信号VALID的中央，这是最理想的状态，但往往CLK时钟信号和CKE信号之间会存在延时差。对待校准信号进行校准的目的是将CLK时钟信号上的Tf、Tg、Th等采样点，分别调整到CKE信号的有效信号窗口(VALID)中央，因此需要在CKE信号加上延时Delay，使得两个信号的相对位置处于理想位置。由图3可知，CKE信号有效信号窗口(VALID)的持续时间不会超过一个时钟周期，因此，本实施例的预设时钟周期可以设置为1.5或大于1.5个时钟周期，预设时钟周期表示采样时间。
在预设周期内设置第一数量个采样点，则采样点的第一时间间隔为预设周期除以第一数量。例如：预设时钟周期为1.5个时钟周期，第一数量为300，则每个采样点的第一时间间隔为0.005个时钟周期，第一数量为正整数，此处不作具体数量限制。
步骤S102，根据预设步长在第一数量个采样点中选择第二数量个目标采样点，并采集每个目标采样点的第二时间间隔，其中，第二时间间隔是根据第一时间间隔和预设步长确定的。
具体地，将步进值设置为预设步长，在第一数量个采样点中，每经过一个步进值，选择一个采样点作为目标采样点，可以得到第二数量个目标采样点，则第二时间间隔为预设步长乘以第一时间间隔，第二数量为第一数量除以预设步长。例如：将步进值设置为10即预设步长为10，则在300个采样点中，可以选择出30个采样点作为目标采样点，则每个目标采样点的第二时间间隔为0.05个时钟周期，预设步长为正整数，此处不作具体数量限制。
步骤S103，根据各个目标采样点的电平有效性，获取在连续第三数量个目标采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第一延迟周期，其中，第一延迟周期是根据第二时间间隔和第三数量得到的。
具体地，根据目标采样点对待校准信号进行采集。以一共有30个目标采样点，根据该30个目标采样点对CKE信号进行采集为例，采集结果如图4所示，第1-8个目标采样点的电平有效性为1，第9-19个目标采样点的电平有效性为0，第20-30个目标采样点的电平有效性为1，其中，1代表获取到了错误值，0代表获取正确值。设置预设值为0，则连续第三数量个目标采样点的电平有效性为预设值表示第9-19个目标采样点的电平有效性为0，即为粗略的CKE的有效电平值，此时第三数量为10，第一延迟周期为第三数量乘以第二时间间隔，即第一延迟周期为(19-9)×0.05＝0.5个时钟周期。本实施例将上述过程称作“粗采样”。
步骤S104，在第一目标采样点和第二目标采样点的电平有效性出现跳变的情况下，根据第一目标采样点和第二目标采样点之间采样点的电平有效性，获取在连续第四数量个采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第二延迟周期，其中，第一目标采样点和第二目标采样点为任意两两相邻目标采样点，第二延迟周期是根据第一时间间隔和第四数量得到的。
具体地，如图4所示，第8个目标采样点的电平有效性为0，第9个目标采样点的电平有效性为1，则第8个目标采样点和第9个目标采样点的电平有效性出现跳变，则第一目标采样点可以为第8个目标采样点，第二目标采样点可以为第9个目标采样点。同理，第一目标采样点还可以为第19个目标采样点，第二目标采样点还可以为第20个目标采样点。
根据第一目标采样点和第二目标采样点之间采样点对待校准信号进行采集。以第一目标采样点为第8个目标采样点，第二目标采样点为第9个目标采样点为例，根据第8个目标采样点和第9个目标采样点之间的采样点对CKE信号进行采集，此时一共有10个采样点，等于上述预设步长，则采集结果如图5所示，此时第1-5个采样点的电平有效性为1，第6-10个采样点的电平有效性为0。以第一目标采样点为第19个目标采样点，第二目标采样点为第20个目标采样点为例，采样结果如图6所示，此时第1-4个采样点的电平有效性为0，第5-10个采样点的电平有效性为1。设置预设值为0，则连续第四数量个采样点的电平有效性为预设值包括图5中的第1-5个采样点，和图6中第1-4个采样点，第四数量为5+4＝9，第二延迟周期等于第一时间间隔乘以第四数量，即第二延迟周期为5×0.005+4×0.005＝0.025+0.02＝0.045个时钟周期。本实施例将上述过程称作“细采样”。
步骤S105，根据第一延迟周期和第二延迟周期，校准待校准信号，得到校准结果。
具体地，根据第一延迟周期和第二延迟周期对待校准信号进行校准，得到校准后的信号即校准结果。
本实施例提供的内存信号的校准方法，通过“粗采样”获取第一延迟周期，通过“细采样”获取第二延迟周期，利用第一延迟周期和第二延迟周期对待校准信号进行校准。通过“粗采样”和“细采样”，能够减少采样点的个数，缩短了对内存信号进行校准的时间以及整个memory training的时间。
在一些可选的实施方式中，根据第一延迟周期和第二延迟周期，校准待校准信号，得到校准结果，包括：
根据第一延迟周期和第二延迟周期，确定对待校准信号进行校准时的总延迟周期；
对待校准信号延迟总延迟周期，得到校准结果。
具体地，总延迟周期＝第一延迟周期+第二延迟周期。本实施例以当待校准信号为控制信号CTL时，待校准信号中的CKE信号的第一延迟周期为0.5个时钟周期、第二延迟周期为0.045个时钟周期为例，则将第一延迟周期和第二延迟周期相加，得到总延迟周期为0.545个时钟周期。
将待校准信号中的CKE信号延迟0.545个时钟周期，使得CLK时钟信号上的采样点即CK_t的上升沿和CK_c的下降沿的交点处在CKE信号有效信号窗口(VALID)的中央，同理，将待校准信号中其他需要校准的信号，延迟对应的总延迟周期。
在本实施方式中，根据第一延迟周期和第二延迟周期确定总延迟周期，将待校准信号延迟总延迟周期。使得CLK时钟信号上的采样点能够放到待校准信号的有效信号窗口(VALID)中央。
在一些可选的实施方式中，若待校准信号为组合信号时，在根据各个目标采样点的电平有效性，获取在连续第三数量个目标采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第一延迟周期之前，方法还包括：
获取在第一子信号上，目标采样点的第一电平有效性，在第二子信号上，目标采样点的第二电平有效性，其中，第一子信号和第二子信号包含于待校准信号；
根据目标采样点的第一电平有效性，获取第一电平有效性为预设值的连续第五数量个目标采样点；
根据目标采样点的第二电平有效性，获取第二电平有效性为预设值的连续第六数量个目标采样点；
根据第五数量个目标采样点和第六数量个目标采样点，确定步进值；
将第一子信号相对于第二子信号增加步进值，得到调整后的第五数量个目标采样点；
将调整后的第五数量个目标采样点和第六数量个目标采样点取交集，得到第三数量个目标采样点。
具体地，针对不同的信号，本实施例采用不同的算法进行采样，对于组合信号，利用分别粗调，合并细调的方式，从而在保障精度的前提下提高了效率。若待校准信号为组合信号，例如：命令地址信号CA、数据信号DATA，其中，CA信号是组合信号，由几组信号同时实现一个功能，所以CA信号中包含的子信号的有效电平值中央需要同时与CLK边沿对齐，即CLK时钟信号上的采样点能够同时放到所有子信号的有效信号窗口(VALID)中央。
以待校准信号为命令地址信号CA为例，如图7所示，命令地址信号CA包含两个子信号，第一子信号为COMMAND信号，第二子信号为ADDR信号，采样点为CK_t的上升沿和CK_c的下降沿的交点，包括：Tf、Tg以及Th。此时采样点Tf同时处在COMMAND信号的有效信号窗口VALID6)和ADDR信号的有效信号窗口VALID的中央，这是最理想的状态。但往往CLK时钟信号和命令地址信号CA之间会存在延时差，需要对命令地址信号CA中第一子信号的第二子信号同时加上相同的延时Delay，使得CLK时钟信号上的采样点能够同时放到所有子信号的有效信号窗口(VALID)中央。另外，图7中，DES表示取消选择命令，SRE2)命令和SRX5)命令分别表示进入/退出自刷新(SELF REFRESH)状态。
以一共有30个目标采样点，第一子信号为COMMAND信号，第二子信号为ADDR信号，设置预设值为0为例。
获取在COMMAND信号上，目标采样点的第一电平有效性，如图8所示，第1-6个目标采样点的第一电平有效性为1，第7-19个目标采样点的第一电平有效性为0，第20-30个目标采样点的第一电平有效性为1，其中，1代表获取到了错误值，0代表获取正确值。则第一电平有效性为预设值的连续第五数量个目标采样点为第7-19个目标采样点，此时第五数量为13。
获取在ADDR信号上，目标采样点的第二电平有效性，如图9所示，第1-10个目标采样点的第二电平有效性为1，第11-21个目标采样点的第二电平有效性为0，第22-30个目标采样点的第二电平有效性为1。则第二电平有效性为预设值的连续第六数量个目标采样点为第11-21个目标采样点，此时第六数量为11。
因为需要使CLK时钟信号上的采样点能够同时放到所有子信号的有效信号窗口(VALID)中央，因此，需要对COMMAND信号和ADDR信号进行对齐处理，根据上述第五数量个目标采样点即第7-19个目标采样点和第六数量个目标采样点即第11-21个目标采样点，确定步进(step)值为4。将COMMAND信号相对于ADDR信号增加该步进值即4个step值，得到调整后的COMMAND信号，目标采样点在调整后的COMMAND信号上的第一电平有效性调整为第11-23个目标采样点的第一电平有效性为0，则调整后的第五数量个目标采样点为第11-23个目标采样点。
将调整后的第五数量个目标采样点即第11-23个目标采样点和第六数量个目标采样点即第11-21个目标采样点取交集，得到第三数量个目标采样点即第11-21个目标采样点，此时第三数量为11。
若待校准信号为数据信号DATA，对于DATA信号的粗调和细调的方法与CA信号基本一致，也是组合信号的调节，但需要注意的是，数据信号DATA中所有DQ信号需要与DQS信号进行对齐，其中，将DQ信号与DQS信号对齐为行业规范，在读操作时，DQS信号的边沿在时序上与DQ信号边沿处对齐；在写操作时DQS信号的边沿在时序上与DQ信号的中心处对齐。
在本实施方式中，对于组合信号利用分别粗调，合并细调的方式，从而在保障精度的前提下提高了效率。解决了相关技术需要对组合信号中每个子信号进行校准和训练(training)，耗时较多，且未考虑组合信号的跳变以及子信号相互之间的影响的问题。
在一些可选的实施方式中，在第一目标采样点和第二目标采样点的电平有效性出现跳变的情况下，根据第一目标采样点和第二目标采样点之间采样点的电平有效性，获取在连续第四数量个采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第二延迟周期，包括：
获取在第一子信号上，第一目标采样点和第二目标采样点之间采样点的第三电平有效性，在第二子信号上，第一目标采样点和第二目标采样点之间采样点的第四电平有效性；
比较第三电平有效性和第四电平有效性，得到电平有效性为预设值的连续第四数量个采样点；
根据第一时间间隔和第四数量，得到第二延迟周期。
具体地，以第一子信号为COMMAND信号，第二子信号为ADDR信号，第11-21个目标采样点为第三数量个目标采样点为例，则第一目标采样点包括第10个目标采样点和第21个目标采样点，第二目标采样点包括第11个目标采样点和第22个目标采样点，第一目标采样点和第二目标采样点的电平有效性出现跳变，包括从0变为1或从1变为0。
以第一目标采样点为第10个目标采样点，第二目标采样点为第11个目标采样点为例，此时一共有10个采样点，等于目标采样点之间的预设步长。
获取在COMMAND信号上，第10个目标采样点和第11个目标采样点之间10个采样点的第三电平有效性。获取在ADDR信号上，上述10个采样点的第四电平有效性。
因为需要使CLK时钟信号上的采样点能够同时放到所有子信号的有效信号窗口(VALID)中央，确定出的第二延迟周期应该综合考虑采样点在COMMAND信号和ADDR信号上的电平有效性。因此，比较第三电平有效性和第四电平有效性，并根据比较情况得到COMMAND信号和ADDR信号统一的电平有效性，根据统一的电平有效性得到电平有效性为预设值的连续第四数量个采样点。
第二延迟周期等于第一时间间隔乘以第四数量，根据上述第一时间间隔和第四数量，计算得到第二延迟周期。
在本实施方式中，综合考虑了第一子信号和第二子信号的电平有效性，得到适用于对第一子信号和第二子信号进行延迟处理的第二延迟周期。考虑了组合信号的跳变以及子信号相互之间的影响。
在一些可选的实施方式中，比较第三电平有效性和第四电平有效性，得到电平有效性为预设值的连续第四数量个采样点，包括：
在第三电平有效性和第四电平有效性均为预设值的情况下，得到第四数量个采样点。
具体地，因为需要使CLK时钟信号上的采样点能够同时放到所有子信号的有效信号窗口(VALID)中央，确定出的第二延迟周期应该综合考虑采样点在第一子信号上的第三电平有效性和在第二子信号上的第四电平有效性。
以预设值设置为0为例，将同时采集第三电平有效性和第四电平有效性，当第三电平有效性和第四电平有效性同时等于0时，才反馈电平有效性为0，得到电平有效性为0等于预设值的连续第四数量个采样点。其中，0代表获取正确值，信号与CLK信号之间的关系要达到采样的所有信号得到正确的奇偶校验，且在有效窗口中间，0代表奇偶校验成功，因此两个信号都为0时，代表奇偶校验成功，此窗口为有效信号窗口。
在本实施方式中，综合考虑了第一子信号和第二子信号的电平有效性，考虑了组合信号中子信号相互之间的影响。
在一些可选的实施方式中，根据第五数量个目标采样点和第六数量个目标采样点，确定步进值，包括：
确定目标采样点的序号；
将第五数量个目标采样点中第一个目标采样点和第六数量个目标采样点中第一个目标采样点的序号差值，作为步进值。
具体地，因为需要使CLK时钟信号上的采样点能够同时放到所有子信号的有效信号窗口(VALID)中央，因此，需要对COMMAND信号和ADDR信号进行对齐处理。
以第五数量个目标采样点为第7-19个目标采样点，第六数量个目标采样点为第11-21个目标采样点为例。确定每个目标采样点的序号，例如，第7个目标采样点，第15个目标采样点等。
第7-19个目标采样点中第一个目标采样点为第7个目标采样点，第11-21个目标采样点中第一个目标采样点为第11个目标采样点，将第7个目标采样点和第11个目标采样点的序号差值，作为步进值，则步进值为11-7＝4。
在本实施方式中，计算第五数量个目标采样点中第一个目标采样点和第六数量个目标采样点中第一个目标采样点的序号差值，将序号差值作为步进值，为后续利用步进值调整子信号提供基础，考虑了子信号相互之间的影响。
在一些可选的实施方式中，在根据第一延迟周期和第二延迟周期，校准待校准信号，得到校准结果之后，方法还包括：
判断是否需要对第一子信号进行电压调节；
在需要对第一子信号进行电压调节的情况下，根据预设步进值调节第一子信号的当前电压，直到第一子信号满足预设条件，则完成对第一子信号的电压调节。
具体地，在计算出粗调结果即第一延迟周期和细调结果即第二延迟周期，并利用第一延迟周期和第二延迟周期对待校准信号进行延迟处理，将待校准信号的有效电平值中央同时与CLK信号的采样点对齐之后，判断是否需要对待校准信号中的第一子信号进行电压调节，例如：待校准信号为数据信号DATA，数据信号DATA中的DQ信号需要额外的进行电压的调节(即DQ Vref训练，Vref为参考电压)，DQ信号的电压情况如图10所示，其中，参考电压步长(VrefStepsize)表示两个相邻的电压值之间的步长，VrefStepsize的范围是0.5％-0.8％VDDQ，VDDQ为信号传输电压。实际电压到理想值之间的变化量(Vref set tolerance)定义为实际电压到理想值之间的变化量，此参数表明了多个步骤之间的错误，Vref settolerance是相对于基于两个端点的理想线的测量，这两个端点分别位于Vref标准值的最大值与最小值。实际参考电压输出(Actual Vref Output)，表示实际Vref输出。直线(端点拟合)Straight Line(endpoint Fit)为根据端点拟合出的直线。
以第一子信号为DQ信号，预设步进值为0.8％VDDQ为例，根据预设步进值调节第一子信号的当前电压，直到第一子信号满足预设条件，具体包括：
将DQ信号的当前电压值作为基准，以预设步进值即0.8％VDDQ，对DW信号的电压值进行上下调节。预设条件包括：向上调节，直至DQ信号眼图的眼宽达到0.2UI，一个UI等于0.5个时钟周期。向下调节，直至DQ信号眼图的眼宽达到0.2UI。通过预设条件以确保DQ信号的眼图能被识别到为0.2个UI，而低于0.2UI，眼图一般才无法识别到。
例如，将电压向上调节了10个预设步进值，向下调节了6个预设步进值，那么此时眼图中央值因为在原来电压的基础上向上调节2个预设步进值。
通过上述步骤完成对第一子信号的电压调节。
在本实施方式中，对需要进行电压调节的子信号进行电压调节，使得对待校准信号的校准更为准确，并保障了内存训练(memory training)的精度。
在本实施例中还提供了一种内存信号的校准装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
本实施例提供一种内存信号的校准装置，如图11所示，包括：
第一获取模块1101，用于获取待校准信号处于预设时钟周期内的第一数量个采样点和采集每个采样点的第一时间间隔，其中，第一时间间隔是由预设时钟周期和第一数量个采样点确定的。
选择模块1102，用于根据预设步长在第一数量个采样点中选择第二数量个目标采样点，并采集每个目标采样点的第二时间间隔，其中，第二时间间隔是根据第一时间间隔和预设步长确定的。
第二获取模块1103，用于根据各个目标采样点的电平有效性，获取在连续第三数量个目标采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第一延迟周期，其中，第一延迟周期是根据第二时间间隔和第三数量得到的。
第三获取模块1104，用于在第一目标采样点和第二目标采样点的电平有效性出现跳变的情况下，根据第一目标采样点和第二目标采样点之间采样点的电平有效性，获取在连续第四数量个采样点的电平有效性为预设值的情况下，对待校准信号进行校准时的第二延迟周期，其中，第一目标采样点和第二目标采样点为任意两两相邻目标采样点，第二延迟周期是根据第一时间间隔和第四数量得到的。
校准模块1105，用于根据第一延迟周期和第二延迟周期，校准待校准信号，得到校准结果。
在一些可选的实施方式中，校准模块1105包括：
第一确定单元，用于根据第一延迟周期和第二延迟周期，确定对待校准信号进行校准时的总延迟周期。
延迟单元，用于对待校准信号延迟总延迟周期，得到校准结果。
在一些可选的实施方式中，若待校准信号为组合信号时，该装置还包括：
第四获取模块，用于获取在第一子信号上，目标采样点的第一电平有效性，在第二子信号上，目标采样点的第二电平有效性，其中，第一子信号和第二子信号包含于待校准信号。
第五获取模块，用于根据目标采样点的第一电平有效性，获取第一电平有效性为预设值的连续第五数量个目标采样点。
第六获取模块，用于根据目标采样点的第二电平有效性，获取第二电平有效性为预设值的连续第六数量个目标采样点。
确定模块，用于根据第五数量个目标采样点和第六数量个目标采样点，确定步进值。
第一得到模块，用于将第一子信号相对于第二子信号增加步进值，得到调整后的第五数量个目标采样点。
第二得到模块，用于将调整后的第五数量个目标采样点和第六数量个目标采样点取交集，得到第三数量个目标采样点。
在一些可选的实施方式中，第三获取模块1104包括：
获取单元，用于获取在第一子信号上，第一目标采样点和第二目标采样点之间采样点的第三电平有效性，在第二子信号上，第一目标采样点和第二目标采样点之间采样点的第四电平有效性。
比较单元，用于比较第三电平有效性和第四电平有效性，得到电平有效性为预设值的连续第四数量个采样点。
得到单元，用于根据第一时间间隔和第四数量，得到第二延迟周期。
在一些可选的实施方式中，比较单元包括：
得到子模块，用于在第三电平有效性和第四电平有效性均为预设值的情况下，得到第四数量个采样点。
在一些可选的实施方式中，确定模块包括：
第二确定单元，用于确定目标采样点的序号。
作为单元，用于将第五数量个目标采样点中第一个目标采样点和第六数量个目标采样点中第一个目标采样点的序号差值，作为步进值。
在一些可选的实施方式中，该装置还包括：
判断模块，用于判断是否需要对第一子信号进行电压调节。
调节模块，用于在需要对第一子信号进行电压调节的情况下，根据预设步进值调节第一子信号的当前电压，直到第一子信号满足预设条件，则完成对第一子信号的电压调节。
上述各个模块和单元的更进一步的功能描述与上述对应实施例相同，在此不再赘述。
本实施例中的内存信号的校准装置是以功能单元的形式来呈现，这里的单元是指ASIC(Application Specific Integrated Circuit，专用集成电路)电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。
本发明实施例还提供一种计算机设备，具有上述图11所示的内存信号的校准装置。
请参阅图12，图12是本发明可选实施例提供的一种计算机设备的结构示意图，如图12所示，该计算机设备包括：一个或多个处理器10、存储器20，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相通信连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在计算机设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在一些可选的实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个计算机设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图12中以一个处理器10为例。
处理器10可以是中央处理器，网络处理器或其组合。其中，处理器10还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路，可编程逻辑器件或其组合。上述可编程逻辑器件可以是复杂可编程逻辑器件，现场可编程逻辑门阵列，通用阵列逻辑或其任意组合。
其中，所述存储器20存储有可由至少一个处理器10执行的指令，以使所述至少一个处理器10执行实现上述实施例示出的方法。
存储器20可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据计算机设备的使用所创建的数据等。此外，存储器20可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些可选的实施方式中，存储器20可选包括相对于处理器10远程设置的存储器，这些远程存储器可以通过网络连接至该计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
存储器20可以包括易失性存储器，例如，随机存取存储器；存储器也可以包括非易失性存储器，例如，快闪存储器，硬盘或固态硬盘；存储器20还可以包括上述种类的存储器的组合。
该计算机设备还包括通信接口30，用于该计算机设备与其他设备或通信网络通信。
本发明实施例还提供了一种计算机可读存储介质，上述根据本发明实施例的方法可在硬件、固件中实现，或者被实现为可记录在存储介质，或者被实现通过网络下载的原始存储在远程存储介质或非暂时机器可读存储介质中并将被存储在本地存储介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件的存储介质上的这样的软件处理。其中，存储介质可为磁碟、光盘、只读存储记忆体、随机存储记忆体、快闪存储器、硬盘或固态硬盘等；进一步地，存储介质还可以包括上述种类的存储器的组合。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件，当软件或计算机代码被计算机、处理器或硬件访问且执行时，实现上述实施例示出的方法。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种内存信号的校准方法，其特征在于，所述方法包括：
获取待校准信号处于预设时钟周期内的第一数量个采样点和采集每个采样点的第一时间间隔，其中，所述第一时间间隔是由所述预设时钟周期和所述第一数量个采样点确定的；
根据预设步长在所述第一数量个采样点中选择第二数量个目标采样点，并采集每个所述目标采样点的第二时间间隔，其中，所述第二时间间隔是根据所述第一时间间隔和所述预设步长确定的；
根据各个所述目标采样点的电平有效性，获取在连续第三数量个目标采样点的电平有效性为预设值的情况下，对所述待校准信号进行校准时的第一延迟周期，其中，所述第一延迟周期是根据所述第二时间间隔和所述第三数量得到的；
在第一目标采样点和第二目标采样点的电平有效性出现跳变的情况下，根据所述第一目标采样点和所述第二目标采样点之间所述采样点的电平有效性，获取在连续第四数量个采样点的电平有效性为所述预设值的情况下，对所述待校准信号进行校准时的第二延迟周期，其中，所述第一目标采样点和所述第二目标采样点为任意两两相邻目标采样点，所述第二延迟周期是根据所述第一时间间隔和所述第四数量得到的；
根据所述第一延迟周期和所述第二延迟周期，校准所述待校准信号，得到校准结果。
2.根据权利要求1所述的方法，其特征在于，所述根据所述第一延迟周期和所述第二延迟周期，校准所述待校准信号，得到校准结果，包括：
根据所述第一延迟周期和所述第二延迟周期，确定对所述待校准信号进行校准时的总延迟周期；
对所述待校准信号延迟所述总延迟周期，得到校准结果。
3.根据权利要求1所述的方法，其特征在于，若所述待校准信号为组合信号时，在所述根据各个所述目标采样点的电平有效性，获取在连续第三数量个目标采样点的电平有效性为预设值的情况下，对所述待校准信号进行校准时的第一延迟周期之前，所述方法还包括：
获取在第一子信号上，所述目标采样点的第一电平有效性，在第二子信号上，所述目标采样点的第二电平有效性，其中，所述第一子信号和所述第二子信号包含于所述待校准信号；
根据所述目标采样点的所述第一电平有效性，获取第一电平有效性为所述预设值的连续第五数量个目标采样点；
根据所述目标采样点的所述第二电平有效性，获取第二电平有效性为所述预设值的连续第六数量个目标采样点；
根据所述第五数量个目标采样点和所述第六数量个目标采样点，确定步进值；
将所述第一子信号相对于所述第二子信号增加所述步进值，得到调整后的第五数量个目标采样点；
将所述调整后的第五数量个目标采样点和所述第六数量个目标采样点取交集，得到所述第三数量个目标采样点。
4.根据权利要求3所述的方法，其特征在于，所述在第一目标采样点和第二目标采样点的电平有效性出现跳变的情况下，根据所述第一目标采样点和所述第二目标采样点之间所述采样点的电平有效性，获取在连续第四数量个采样点的电平有效性为所述预设值的情况下，对所述待校准信号进行校准时的第二延迟周期，包括：
获取在第一子信号上，所述第一目标采样点和所述第二目标采样点之间所述采样点的第三电平有效性，在第二子信号上，所述第一目标采样点和所述第二目标采样点之间所述采样点的第四电平有效性；
比较所述第三电平有效性和所述第四电平有效性，得到电平有效性为所述预设值的连续第四数量个采样点；
根据所述第一时间间隔和所述第四数量，得到所述第二延迟周期。
5.根据权利要求4所述的方法，其特征在于，所述比较所述第三电平有效性和所述第四电平有效性，得到电平有效性为所述预设值的连续第四数量个采样点，包括：
在所述第三电平有效性和所述第四电平有效性均为所述预设值的情况下，得到所述第四数量个采样点。
6.根据权利要求3所述的方法，其特征在于，所述根据所述第五数量个目标采样点和所述第六数量个目标采样点，确定步进值，包括：
确定所述目标采样点的序号；
将所述第五数量个目标采样点中第一个目标采样点和所述第六数量个目标采样点中第一个目标采样点的序号差值，作为所述步进值。
7.根据权利要求3所述的方法，其特征在于，在所述根据所述第一延迟周期和所述第二延迟周期，校准所述待校准信号，得到校准结果之后，所述方法还包括：
判断是否需要对所述第一子信号进行电压调节；
在需要对所述第一子信号进行电压调节的情况下，根据预设步进值调节所述第一子信号的当前电压，直到所述第一子信号满足预设条件，则完成对所述第一子信号的电压调节。
8.一种内存信号的校准装置，其特征在于，所述装置包括：
第一获取模块，用于获取待校准信号处于预设时钟周期内的第一数量个采样点和采集每个采样点的第一时间间隔，其中，所述第一时间间隔是由所述预设时钟周期和所述第一数量个采样点确定的；
选择模块，用于根据预设步长在所述第一数量个采样点中选择第二数量个目标采样点，并采集每个所述目标采样点的第二时间间隔，其中，所述第二时间间隔是根据所述第一时间间隔和所述预设步长确定的；
第二获取模块，用于根据各个所述目标采样点的电平有效性，获取在连续第三数量个目标采样点的电平有效性为预设值的情况下，对所述待校准信号进行校准时的第一延迟周期，其中，所述第一延迟周期是根据所述第二时间间隔和所述第三数量得到的；
第三获取模块，用于在第一目标采样点和第二目标采样点的电平有效性出现跳变的情况下，根据所述第一目标采样点和所述第二目标采样点之间所述采样点的电平有效性，获取在连续第四数量个采样点的电平有效性为所述预设值的情况下，对所述待校准信号进行校准时的第二延迟周期，其中，所述第一目标采样点和所述第二目标采样点为任意两两相邻目标采样点，所述第二延迟周期是根据所述第一时间间隔和所述第四数量得到的；
校准模块，用于根据所述第一延迟周期和所述第二延迟周期，校准所述待校准信号，得到校准结果。
9.一种计算机设备，其特征在于，包括：
存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1至7中任一项所述的内存信号的校准方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机指令，所述计算机指令用于使计算机执行权利要求1至7中任一项所述的内存信号的校准方法。
CN202310677677.8A 2023-06-08 2023-06-08 一种内存信号的校准方法、装置、计算机设备及存储介质 Pending CN116665746A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310677677.8A CN116665746A (zh) 2023-06-08 2023-06-08 一种内存信号的校准方法、装置、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310677677.8A CN116665746A (zh) 2023-06-08 2023-06-08 一种内存信号的校准方法、装置、计算机设备及存储介质

Publications (1)

Publication Number Publication Date
CN116665746A true CN116665746A (zh) 2023-08-29

Family

ID=87718755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310677677.8A Pending CN116665746A (zh) 2023-06-08 2023-06-08 一种内存信号的校准方法、装置、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN116665746A (zh)

Similar Documents

Publication Publication Date Title
US10600459B2 (en) Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle
US8819474B2 (en) Active training of memory command timing
JP5392688B2 (ja) メモリシステムにおける書込レベリングの開始値を較正する方法
US20100082967A1 (en) Method for detecting memory training result and computer system using such method
US7652938B2 (en) Methods and systems for generating latch clock used in memory reading
US20210065836A1 (en) Method of test and repair of memory cells during power-up sequence of memory device
TWI521508B (zh) 記憶體控制電路與控制記憶體模組之資料讀取程序之方法
US10991403B2 (en) Memory calibration with end point replay
CN116665746A (zh) 一种内存信号的校准方法、装置、计算机设备及存储介质
CN101359306A (zh) 内存调整结果检测方法及其计算机系统
US11217282B2 (en) Operation method of system-on-chip configured to control memory device
US9582356B1 (en) System and method for DDR memory timing acquisition and tracking
To An analysis of data bus inversion: Examining its impact on supply voltage and single-ended signals
US20080232186A1 (en) Memory interface and adaptive data access method
US20200111522A1 (en) Apparatuses and methods for input receiver circuits and receiver masks for same
US10031548B2 (en) Latency control device and semiconductor device including the same
US8635487B2 (en) Memory interface having extended strobe burst for write timing calibration
US20240069744A1 (en) Apparatus with signal quality feedback
KR102695924B1 (ko) 파워-업 시퀀스 중에 메모리 셀들을 테스트하고 리페어 하는 방법 및 메모리 장치
CN115061860B (zh) 单路系统内存调试方法、装置及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination