CN116649005A - 使小芯片能够旋转到多小芯片集群中的边缘接口放置 - Google Patents

使小芯片能够旋转到多小芯片集群中的边缘接口放置 Download PDF

Info

Publication number
CN116649005A
CN116649005A CN202180082640.XA CN202180082640A CN116649005A CN 116649005 A CN116649005 A CN 116649005A CN 202180082640 A CN202180082640 A CN 202180082640A CN 116649005 A CN116649005 A CN 116649005A
Authority
CN
China
Prior art keywords
chiplet
blocks
pad
interposer
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180082640.XA
Other languages
English (en)
Inventor
M·G·普莱克
T·M·布鲁尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/075,117 external-priority patent/US12021062B2/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116649005A publication Critical patent/CN116649005A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种基于小芯片的系统包括：衬底，其包括导电互连件；及多个小芯片，其布置在中介层上并且使用所述衬底的所述导电互连件互连。小芯片包含多个列的多个输入‑输出(I/O)信道，并且所述I/O信道连接到I/O衬垫块，并且所述小芯片的每一侧面包含多个所述I/O衬垫块。在所述小芯片的所述侧面上的所述多个I/O衬垫块相对于所述小芯片的中心线对称地布置，并且在所述小芯片的所述侧面上的每个I/O衬垫块与所述侧面上的任何邻近I/O衬垫块相距共同距离。

Description

使小芯片能够旋转到多小芯片集群中的边缘接口放置
申请优先权
本申请要求2020年10月20日提交的美国申请序列号17/075,117的优先权权益，所述美国申请以全文引用的方式并入本文中。
政府权利
本发明是在美国政府支持下依据DARPA授予的第HR00111890003号合同完成的。美国政府拥有本发明的某些权利。
技术领域
本公开的实施例大体上涉及基于小芯片的系统，且更确切地说，涉及减少基于小芯片的系统的占用面积的小芯片架构。
背景技术
小芯片是用于集成各种处理功能性的新兴技术。一般来说，小芯片系统由精密芯片(例如，不同衬底或裸片上的集成电路(IC))组成，这些芯片可集成在中介层上并且封装在一起。此布置不同于在一个衬底(例如，单裸片)上含有不同装置块(例如，知识产权(IP)块)的单芯片(例如，IC)，例如芯片上系统(SoC)，或集成在板上的精密封装的装置。一般来说，小芯片提供比精密封装的装置更好的性能(例如，更低的功耗、更少的时延等)，并且小芯片提供比单裸片芯片更高的生产效益。这些生产效益可包含更高的良率或减少的开发成本及时间。
小芯片系统大体上由一或多个应用小芯片及支持小芯片组成。此处，应用小芯片与支持小芯片之间的区别只是对小芯片系统可能的设计情境的参考。因此，举例来说，合成视觉小芯片系统可包含用于产生合成视觉输出的应用小芯片以及支持小芯片，例如存储器控制器小芯片、传感器接口小芯片或通信小芯片。在典型的用例中，合成视觉设计者可设计应用小芯片并且从其它方获取支持小芯片。因此，由于避免设计及生产支持小芯片中所体现的功能性，因此减少了设计支出(例如，在时间或复杂性方面)。小芯片还支持IP块的紧密集成，否则可能很难实现，例如使用不同特征大小的那些IP块。因此，例如，在上一代制造期间设计的具有较大特征大小的装置，或特征大小针对功率、速度或产热进行优化(例如，针对传感器应用)的那些装置可与具有不同特征大小的装置集成，比尝试在单个裸片上集成更容易。另外，通过减小裸片的整体大小，小芯片的良率往往会高于更复杂的单裸片装置的良率。
附图说明
在不一定按比例绘制的图式中，相似标号在不同视图中可描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同情况。附图以实例的方式大体上说明本文档中所论述的各种实施例。
图1A到1B说明根据本文中所描述的一些实例的小芯片系统的实例。
图2是根据本文中所描述的一些实例的存储器控制器小芯片的实例的框图。
图3是根据本文所描述的一些实例的表示布置在紧密间隔矩阵中的小芯片系统的图示。
图4是根据本文所描述的一些实例的小芯片的实例的图示。
图5是根据本文所描述的一些实例的制造小芯片系统的方法的实例的流程图。
图6是根据本文所描述的一些实例的实例机器的框图。
具体实施方式
本公开的实施例涉及初始化包含小芯片的电子系统。所述系统可包含各自执行不同功能的小芯片，或所述小芯片可执行同一功能，但将多个小芯片配置在一起(例如，以实施功能的并行性)会产生较高性能解决方案。小芯片可布置在紧密封装矩阵中以产生占用面积最小的较高性能功能块。在小芯片系统的上下文内，对齐小芯片之间的输入-输出(I/O)时可能会出现问题。
图1A及1B说明小芯片系统110的实例。图1A是安装在外围板105上的小芯片系统110的表示，所述小芯片系统可例如通过外围组件互连高速(PCIe)连接到更广泛的计算机系统。小芯片系统110包含封装衬底115、中介层120及四个小芯片；应用小芯片125、主机接口小芯片135、存储器控制器小芯片140及存储器装置小芯片150。代替中介层120，小芯片可安装在不是中介层(例如，硅衬底或有机衬底)的系统衬底上。小芯片系统110的封装说明为具有盖165，但可使用用于封装的其它覆盖技术。图1B是为了清楚起见标记小芯片系统中的组件的框图。
应用小芯片125说明为包含片上网络(NOC)130以支持小芯片间通信网络或小芯片网络155。NOC 130通常包含于应用小芯片125上，因为其通常在选择支持小芯片(例如，小芯片135、140及150)之后产生，因此使得设计者能够选择用于NOC 130的适当数目的小芯片网络连接或交换机。在实例中，NOC 130可位于单独小芯片上，或甚至位于中介层120内。在实例中，NOC 130实施小芯片协议接口(CPI)网络。
CPI网络是分组网络，其支持虚拟信道，以实现小芯片之间灵活且高速的交互。CPI实现从小芯片内网络到小芯片网络155的桥接。举例来说，高级可扩展接口(AXI)是设计芯片内通信的广泛使用的规范。然而，AXI规范涵盖大量的物理设计选项，例如物理信道的数目、信号时序、功率等。在单芯片内，通常选择这些选项以满足设计目标，例如功率消耗、速度等。为了实现小芯片系统的灵活性，CPI用作适配器以在可跨越各种小芯片使用的各种AXI设计选项之间介接。通过实现物理信道到虚拟信道的映射且利用分组化协议包封基于时间的信令，CPI跨越小芯片网络155成功地桥接小芯片内网络。
CPI可利用多种不同的物理层来传输包。物理层可包含简单的导电连接或包含驱动器以在较长距离上传输信号或驱动较大负载。一个此类物理层的实例可包含实施于中介层120中的高级接口总线(AIB)。AIB使用具有转发时钟的源同步数据传送来传输及接收数据。以单数据速率(SDR)或双数据速率(DDR)相对于所传输的时钟跨AIB传送包。AIB支持各种信道宽度。当在SDR模式下操作时，AIB信道宽度为20位的倍数(20、40、60、...)，并且对于DDR模式，AIB信道宽度为40位的倍数：(40、80、120、...)。AIB信道宽度包含传输信号及接收信号。信道可经配置以具有对称数目个传输(TX)及接收(RX)I/O，或具有非对称数目个发射器及接收器(例如，全部为发射器或全部为接收器)。AIB信道可充当AIB主要(管控)信道或从属(响应)信道，小芯片取决于所述信道而提供数据传送时钟。AIB I/O单元支持三个时钟模式：异步(即，非计时)、SDR及DDR。非时控模式用于时钟及一些控制信号。SDR模式可使用专用的仅SDR I/O单元，或双用途SDR/DDR I/O单元。
在实例中，CPI包协议(例如，点到点或可路由)可在AIB信道内使用对称的接收及传输I/O单元。CPI串流协议允许更灵活地利用AIB I/O单元。在实例中，串流模式的AIB信道可将I/O单元配置为全部TX、全部RX或者一半TX且一半RX。CPI分组协议可在SDR或DDR操作模式中使用AIB信道。在实例中，AIB信道可针对SDR模式以80个I/O单元(即，40个TX及40个RX)的增量配置，并且针对DDR模式以40个I/O单元的增量配置。CPI串流协议可在SDR或DDR操作模式下使用AIB信道。此处，在实例中，AIB信道针对SDR及DDR模式两者以40个I/O单元为增量。在实例中，向每一AIB信道分配唯一的接口标识符。接口标识符在CPI复位及初始化期间用于确定跨相邻小芯片的成对AIB信道。在实例中，接口识别符是包括七位小芯片识别符、七位列识别符及六位链路识别符的20位值。AIB物理层使用AIB带外移位寄存器来传输接口标识符。使用移位寄存器的位32到51跨越AIB接口在两个方向上传送20位接口标识符。
AIB将堆叠的一组AIB信道限定为AIB信道列。AIB信道列具有一定数目的AIB信道，加上可用于带外信令的辅助信道。辅助信道含有用于AIB初始化的信号。列内的所有AIB信道(辅助信道除外)具有相同配置(例如，全部TX、全部RX，或者一半TX且一半RX，以及具有相同数目的数据I/O信号)。在实例中，以邻近于AUX信道的AIB信道开始，以连续递增次序对AIB信道编号。与AUX相邻的AIB信道被定义为AIB信道零。
一般来说，个别小芯片的CPI接口可包含串行化-去串行化(SERDES)硬件。SERDES互连非常适用于需要高速信令及低信号计数的情境。然而，对于多路复用及解复用、错误检测或校正(例如，使用块级循环冗余校验(CRC))、链路级重试或前向错误校正，SERDES可能会引起额外的功耗及更长的时延。对于低时延或能耗为主要关注点的超短距离小芯片到小芯片互连，具有允许数据传送具有最小时延的时钟速率的并行接口可为较佳解决方案。CPI包含用于使这些超短距离小芯片互连的时延及能耗两者最小化的元件。
图1A及1B中还说明小芯片网状网络160，其使用直接小芯片到小芯片技术，而不需要NOC 130。小芯片网状网络160可在CPI或另一小芯片到小芯片协议中实施。小芯片网状网络160通常实现小芯片流水线，其中一个小芯片充当到流水线的接口，而流水线接口中的其它小芯片仅与自身介接。
另外，专用装置接口(例如，存储器接口145)还可用于互连小芯片或将小芯片连接到外部装置；例如，提供用于应用小芯片125的板105外部的PCIE接口的主机接口小芯片135。当行业中的惯例或标准已经汇聚在此类专用接口145上时，通常使用此类接口。将存储器控制器小芯片140连接到动态随机存取存储器(DRAM)存储器装置小芯片150的双数据速率(DDR)接口145的所说明实例是此类行业惯例的实例。
存储器装置小芯片150可为或可包含易失性存储器装置或非易失性存储器的任何组合。易失性存储器装置的实例包含但不限于随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)及图形双数据速率类型6SDRAM(GDDR6 SDRAM)。非易失性存储器装置的实例包含但不限于与非(NAND)型快闪存储器、存储类存储器(例如，相变存储器或基于忆阻器的技术)及铁电RAM(FeRAM)。图1A及1B的所说明实例包含作为小芯片的存储器装置150，然而，存储器装置150可驻存在其它地方，如在板105上的不同封装中。
如图1A中所示，小芯片系统110可包含许多小芯片，并且小芯片可布置在紧密封装矩阵中以产生占用面积最小的较高性能功能块。小芯片中的每一个可包含在小芯片的边缘处的多个I/O衬垫块。为了减少占用面积，I/O衬垫块可为I/O微凸块的块。中介层120可为包含在晶片衬底封装上的芯片中的硅中介层。在某些实例中，中介层120是有机衬底，例如由有机聚合物制成的衬底。在某些实例中，中介层120包含嵌入式多裸片互连桥(EMIB)。在某些实例中，小芯片系统不包含中介层，并且小芯片直接安装在包含用于小芯片的互连件的衬底上。衬底可为硅衬底或有机衬底。
小芯片之间的中介层互连件应紧密耦合。这可通过将I/O微凸块的块放置在小芯片的边缘处以最小化互连距离来完成。小芯片可在一侧上具有多个接口，或可具有包含多个I/O微凸块块的接口。一个小芯片的一或多个接口块需要与另一小芯片的一或多个正确接口块适当地对齐以进行正确的接口连接。
图2是表示布置在紧密间隔矩阵中的基于小芯片的系统210的图示。实例展示四个小芯片212，并且小芯片可为在图1A的实例中的应用小芯片、主机接口小芯片、存储器控制器小芯片及存储器装置小芯片。每个小芯片包含多个列的I/O信道(例如，AIB I/O信道)。列连接到位于小芯片的侧面的外围或边缘处的I/O衬垫块。在图2的实例中，每个小芯片包含在小芯片中的每一个的两侧上的两个I/O衬垫块。在实际实施方案中，小芯片可包含多个I/O衬垫块。小芯片可包含在多于两侧上的I/O衬垫块。举例来说，中心小芯片可包含在所有四个侧面上的I/O块，其中其它小芯片布置在中心小芯片周围。
I/O衬垫块可为I/O微凸块块。这允许用于小芯片的紧密耦合互连提供大的并行接口。接口使用裸片到裸片物理层连接。小芯片可具有不同类型的接口，并且可能需要旋转接口以正确对齐并连接到相邻的小芯片。
在图2的实例中，每个小芯片212包含两种类型的I/O列；包含主要信道214的I/O列及包含响应于主要信道的从属信道216的I/O列。信道可为AIB主要及从属通道接口。每个小芯片包含与主要信道接口具有相同关系的从属信道接口。如果小芯片定向成小芯片的包含主要信道214的侧面在顶部(或北)，则小芯片的具有从属信道216的侧面将向右(或东)。因此，需要旋转一些小芯片，以正确地对齐主要及次要信道道接口的I/O衬垫，使得两个主要I/O块(标记为PRINCIPAL 1及PRINCIPAL 2)正确地连接到相关从属I/O块(标记为SUBORDINATE 1及SUBORDINATE 2)。
I/O衬垫块的放置有助于旋转。在小芯片的侧面上的I/O衬垫块相对于小芯片的中心线对称地布置。在小芯片的侧面上的每个I/O衬垫块与侧面上的任何邻近I/O衬垫块相距共同距离。
图3是表示在一侧上具有偶数数目个(两个)I/O衬垫块的小芯片312的实例的图示。每个I/O衬垫块与小芯片中心线(C/L)相距一定距离放置，所述距离等于在每一侧上的块之间的总距离(D)的一半。图3中的实例展示如果所有小芯片开始与小芯片1A相同地定向，则其它小芯片中的每一个转动不同的圈数，以达到相对于其它小芯片的正确定向。虽然在此实例中，这针对一侧上的两个I/O衬垫块的情况展示，但是所述概念可扩展为在一侧上具有任何偶数数目个块，例如在一侧上有四个或更多个块。
图4是表示在一侧上具有奇数数目个(三个)I/O衬垫块的小芯片412的实例的图示。对于具有奇数数目个I/O衬垫块的小芯片，I/O衬垫的中心块在小芯片的中心线上对齐或居中。对于其余偶数数目个I/O衬垫块，如前所述放置块，其中块与小芯片的中心线相距一定距离放置，所述距离等于在中心块的另一侧上的对应块之间的总距离(D)的一半。
图5是制造基于小芯片的系统的方法500的实例的流程图。在505处，形成中介层。中介层包含衬底及导电互连件的一或多个层。衬底可为硅衬底。硅衬底可包含在晶片上芯片衬底封装中。衬底可为有机衬底。
中介层提供用于系统的小芯片的互连。导电互连件可具有间距以适应连接到小芯片的I/O微凸块块。衬底的导电互连件可包含EMIB。中介层的导电互连件可包含小芯片网络。导电互连件可包含芯片上网络(NOC)的至少一部分。
在510处，形成用于安装在中介层上的用于基于小芯片的系统的多个小芯片。小芯片系统可为存储器装置，并且小芯片可包含存储器控制器小芯片及存储器装置小芯片。小芯片中的每一个包含多个边缘(例如，四个)或侧面，及在边缘中的每一个上的多个I/O衬垫块，如图3中所示。I/O衬垫块可为I/O微凸块块。I/O衬垫块与小芯片的中心线相隔一定距离布置在小芯片的边缘上，所述距离等于边缘上的块之间的距离的二分之一。
在一些实例中，每个小芯片在小芯片的边缘上具有偶数数目个I/O衬垫块，并且边缘上的I/O衬垫块中的每一个与小芯片的中心线相隔一定距离放置，所述距离等于小芯片的邻近I/O衬垫块之间的距离的二分之一。在一些实例中，每个小芯片在小芯片的侧面上具有奇数数目个I/O衬垫块，包含I/O衬垫的中心块。I/O衬垫的中心块居中于小芯片的中心线上，并且其它I/O衬垫块与小芯片的中心线相距一定距离放置，所述距离等于其它I/O衬垫块之间的距离的二分之一。
在515处，安置中介层上的小芯片，使得小芯片的多个I/O衬垫块与另一小芯片的多个I/O衬垫块对齐并且使用衬底的一或多个互连层互连。I/O衬垫块的放置允许通过旋转来适当地对齐小芯片，使得正确的I/O衬垫块在小芯片的边缘处面向彼此排队。这允许小芯片之间的紧密耦合互连以提供密集封装，从而最小化小芯片系统的占地面积。
图6说明可对其实施本文中所论述的技术(例如，方法)中的任何一或多种的实例机器600的框图。如本文中所描述，实例可包含机器600中的逻辑或多个组件或机构，或可由机器600中的逻辑或多个组件或机构操作。电路系统(例如，处理电路系统)是在机器600的有形实体中实施的电路的集合，所述实体包含硬件(例如，简单电路、门、逻辑等)。电路系统成员资格可随时间推移而变得灵活。电路系统包含可在操作时单独或以组合方式执行指定操作的部件。在实例中，可不可改变地设计电路系统的硬件以进行特定操作(例如，硬连线)。在实例中，电路系统的硬件可包含可变连接的物理组件(例如，执行单元、晶体管、简单电路等)，包含物理上经修改(例如，以磁性方式、以电学方式、恒定集结粒子的可移动放置等)以编码特定操作的指令的机器可读媒体。在连接物理组件时，改变硬件组成部分的根本电性质，例如从绝缘体变为导体，或反之亦然。指令使得嵌入式硬件(例如，执行单元或加载机构)能够经由可变连接以硬件创建电路系统的部件以在处于操作中时实行特定操作的部分。因此，在实例中，机器可读媒体元件是电路系统的一部分或在装置操作时以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一个可用于超过一个电路系统中的超过一个部件中。举例来说，在操作下，执行单元可在一个时间点用于第一电路系统的第一电路，并且由第一电路系统中的第二电路重新使用，或在不同时间由第二电路系统中的第三电路重新使用。下面是关于机器600的这些组件的额外实例。
在替代实施例中，机器600可作为独立装置操作或可连接(例如，联网)到其它机器。在联网部署中，机器600可在服务器-客户端网络环境中以服务器机器、客户端机器的容量操作。在实例中，机器600可充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器600可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”还应被视为包含单独或联合执行一组(或多组)指令以执行本文论述的方法论中的任何一种或多种的任何机器集合，例如云计算、软件即服务(SaaS)、其它计算机集群配置。
机器(例如，计算机系统)600可包含硬件处理器602(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合)、主存储器604、静态存储器(例如，固件、微码的存储器或存储装置、基本输入输出(BIOS)、统一可扩展固件接口(UEFI)等)606，及大容量存储装置608(例如，硬盘驱动器、磁带机、快闪存储装置或其它块装置)，其中的一些或全部可经由互联件(例如，总线)630彼此通信。机器600可进一步包含显示单元610、字母数字输入装置612(例如，键盘)，及用户接口(UI)导航装置614(例如，鼠标)。在实例中，显示单元610、输入装置612及UI导航装置614可为触摸屏显示器。机器600可另外包含存储装置(例如，驱动单元)608、信号产生装置618(例如，扬声器)、网络接口装置620，及一或多个传感器616，例如，全球定位系统(GPS)传感器、罗盘、加速计或其它传感器。机器600可包含输出控制器628，例如，串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
处理器602、主存储器604、静态存储器606或大容量存储装置608的寄存器可为或包含机器可读媒体622，在其上存储一或多组数据结构或指令624(例如，软件)，其体现本文所描述的技术或功能中的任何一或多种或由本文所描述的技术或功能中的任何一或多种利用。指令624还可在其由机器600执行期间完全地或至少部分地驻存于处理器602、主存储器604、静态存储器606或大容量存储装置608的寄存器中的任一个内。在实例中，硬件处理器602、主存储器604、静态存储器606或大容量存储装置608中的一个或任何组合可构成机器可读媒体622。虽然机器可读媒体622被说明为单个媒体，但术语“机器可读媒体”可包含经配置以存储一或多个指令624的单个媒体或多个媒体(例如，集中式或分布式数据库，及/或相关联缓存及服务器)。
术语“机器可读媒体”可包含能够存储、编码或载送用于由机器600执行且使机器600执行本公开的技术中的任何一或多者的指令，或能够存储、编码或载送由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器、光学媒体、磁性媒体及信号(例如，射频信号、其它基于光子的信号、声音信号等)。在实例中，非暂时性机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量，且因此为物质组成。因此，非暂时性机器可读媒体是不包含暂时性传播信号的机器可读媒体。非暂时性机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))及快闪存储器装置；磁盘，例如内部硬盘及可移式盘；磁光盘；及CD-ROM及DVD-ROM盘。
在实例中，存储或以其它方式提供在机器可读媒体622上的信息可表示指令624，例如指令624本身或可从其导出指令624的格式。可从其导出指令624的此格式可包含源代码、经编码指令(例如，呈压缩或加密形式)、封装指令(例如，拆分成多个数据包)等。表示机器可读媒体622中的指令624的信息可由处理电路系统处理到指令中以实施本文中所论述的操作中的任一个。举例来说，从信息(例如，通过处理电路系统处理)导出指令624可包含：将信息编译(例如，从源码、目标码等)、解译、加载、组织(例如，动态地或静态地链接)、编码、解码、加密、解密、封装、解封装或以其它方式操纵到指令624中。
在实例中，指令624的导出可包含对信息的组合、编译或解译(例如，通过处理电路系统)以从由机器可读媒体622提供的一些中间或预处理格式产生指令624。当在多个部分中提供信息时，可组合、解封装及修改所述信息以创建指令624。举例来说，信息可在一或若干个远程服务器上的多个经压缩源代码数据包(或目标代码，或二进制可执行代码等)中。源代码数据包可在通过网络传输时被加密，并且在必要时被解密、解压缩、组合(例如，链接)，并且在本地机器处被编译或解译(例如，到库、独立可执行文件等中)，并且由本地机器执行。
指令624可进一步利用多个传送协议中的任一者(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置620使用传输媒体在通信网络626上传输或接收。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络，及无线数据网络(例如，称为的电气电子工程师学会(IEEE)802.11系列标准、称为/>的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等(P2P)网络等等。在实例中，网络接口装置620可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络626。在实例中，网络接口装置620可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一者无线地通信。术语“传输媒体”应被视为包含能够存储、编码或载送指令以由机器600执行的任何无形媒体，且包含数字或模拟通信信号或用于促进此软件的通信的其它无形媒体。传输媒体是机器可读媒体。
在前述说明书中，已描述本公开的一些实例实施方案。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的更广范围及精神的情况下对本公开作出各种修改。因此，说明书及附图应被视为说明性的而非限制性的。下文为本公开的实施方案的实例的非穷尽性列表。
实例1包含标的物(例如，基于小芯片的系统)，所述标的物包括：衬底，其包含导电互连件；及多个小芯片，其布置在中介层上并且使用所述衬底的所述导电互连件互连。小芯片包含多个列的多个输入-输出(I/O)信道，并且所述I/O信道连接到I/O衬垫块，并且所述小芯片的每一侧包含多个I/O衬垫块。在所述小芯片的侧面上的多个I/O衬垫块相对于所述小芯片的中心线对称地布置，并且在所述小芯片的侧面上的每个I/O衬垫块与侧面上的任何邻近I/O衬垫块相距共同距离。
在实例2中，根据实例1所述的标的物任选地包含在所述小芯片的侧面上的每个I/O衬垫块与所述小芯片的中心线相距一定距离放置在所述小芯片的外围处，所述距离等于在侧面上的多个I/O衬垫块之间的距离的二分之一。
在实例3中，根据实例1及2中的一个或两个所述的标的物任选地包含每个小芯片在所述小芯片的侧面上包含偶数数目个I/O衬垫块，并且所述I/O衬垫块中的每一个与所述小芯片的中心线相距一定距离放置在小芯片的外围处，所述距离等于邻近I/O衬垫块之间的距离的二分之一。
在实例4中，根据实例1至3中一项或任何组合所述的标的物任选地包含每个小芯片在所述小芯片的侧面上包含奇数数目个I/O衬垫块，包含I/O衬垫的中心块；并且其中I/O衬垫的中心块居中于所述小芯片的中心线上，并且其它I/O衬垫块与所述小芯片的所述中心线相距一定距离放置，所述距离等于其它I/O衬垫块之间的距离的二分之一。
在实例5中，根据实例1至4中一项或任何组合所述的标的物任选地包含多个I/O衬垫块，所述I/O衬垫块是小芯片上的微凸块的多个块。
在实例6中，根据实例1至5中一项或任何组合所述的标的物任选地包含第一小芯片，其具有包含主要裸片到裸片物理层接口的多个I/O衬垫的第一块，所述主要裸片到裸片物理层接口包含用于传输数据传送时钟的一或多个衬垫；及第二小芯片，其具有包含从属裸片到裸片物理层接口的多个I/O的第二块，所述从属裸片到裸片物理层接口包含用于接收数据传送时钟的一或多个衬垫，I/O衬垫的第二块通过裸片到裸片物理层互连件连接到I/O衬垫的第一块。
在实例7中，根据实例1至6中一项或任何组合所述的标的物任选地包含第三小芯片，其具有包含另一主要裸片到裸片物理层接口的多个I/O衬垫的第三块，并且所述第一小芯片具有包含另一从属裸片到裸片物理层接口的多个I/O衬垫的第四块，所述另一从属裸片到裸片物理层接口通过裸片间物理层互连件连接到第三小芯片的主要裸片到裸片物理层接口。
在实例8中，根据实例1至7中一项或任何组合所述的标的物任选地包含衬底，所述衬底包含在晶片硅衬底封装上的芯片中包含的中介层。
在实例9中，根据实例1至8中一项或任何组合所述的标的物任选地衬底，所述衬底包含中介层，所述中介层包含嵌入式多裸片互连桥(EMIB)。
在实例10中，根据实例1至7中一项或任何组合所述的标的物任选地包含作为有机衬底的衬底。
在实例11中，根据实例1至10中一项或任何组合所述的标的物任选地包含多个小芯片，所述多个小芯片布置在包含存储器控制器小芯片及存储器装置小芯片的中介层上。
在实例12中，根据实例1至11中一项或任何组合所述的标的物任选地包含中介层的导电互连件包含小芯片网状网络。
实例13可包含标的物(例如，制造小芯片系统的方法)，或可任选地与根据实例1至12中一项或任何组合结合以包含此标的物，包括形成中介层，所述中介层包含衬底及导电互连件的一或多个层；形成小芯片，每个小芯片包含多个边缘及在多个边缘中的每一个上的多个输入/输出(I/O)衬垫块，其中在小芯片的边缘上的多个I/O衬垫块相对于小芯片的中心线对称地布置，并且在小芯片的边缘上的每个I/O衬垫块与边缘上的任何邻近I/O衬垫块相距共同距离；及将多个小芯片安置在中介层上，使得小芯片的多个I/O衬垫块与另一小芯片的多个I/O衬垫块对齐并且使用导电互连件的一或多个层互连。
在实例14中，根据实例13所述的标的物任选地包含I/O衬垫块与小芯片的中心线相距一定距离布置在小芯片的其对应边缘上，所述距离等于对应边缘上的多个I/O衬垫块之间的距离的二分之一。
在实例15中，根据实例13及14中一个或两个所述的标的物任选地包含形成小芯片以在小芯片的边缘上具有偶数数目个I/O衬垫块，并且边缘上的I/O衬垫块中的每一个与小芯片的中心线相距一定距离放置，所述距离等于邻近I/O衬垫块之间的距离的二分之一。
在实例16中，根据实例13至15中一项或任何组合所述的标的物任选地包含形成小芯片以在小芯片的侧面上具有奇数数目个I/O衬垫块，包含I/O衬垫的中心块；并且其中I/O衬垫的中心块居中于小芯片的中心线上，并且其它I/O衬垫块与小芯片的中心线相距一定距离放置，所述距离等于其它I/O衬垫块之间的距离的二分之一。
在实例17中，根据实例13至16中一项或任何组合所述的标的物任选地包含形成中介层以在中介层的互连件中包含小芯片网状网络。
在实例18中，根据实例13至17中一项或任何组合所述的标的物任选地包含形成存储器控制器小芯片及存储器装置小芯片，并且将存储器控制器小芯片及存储器装置小芯片布置在中介层上。
在实例19中，根据实例13至18中一项或任何组合所述的标的物任选地包含形成中介层，所述中介层作为包含在晶片硅衬底封装上的芯片中的硅衬底。
在实例20中，根据实例13至20中一项或任何组合所述的标的物任选地包含形成中介层，所述中介层包含嵌入式多裸片互连桥(EMIB)。
在实例21中，根据实例13至18中一项或任何组合所述的标的物任选地包含形成中介层，所述中介层包含有机衬底。
实例22包含标的物(例如，存储器装置)，或可任选地与根据实例1至21中一项或任何组合结合以包含此标的物，包括中介层，所述中介层包含导电互连件；及多个小芯片，其布置在中介层上及互连，所述小芯片包含存储器控制器小芯片，其中存储器控制器小芯片及另一小芯片包含小芯片网络接口(CPI)。存储器控制器小芯片包含多个列的多个输入-输出(I/O)信道，并且I/O信道列连接到I/O微凸块块，并且小芯片的每一侧包含多个I/O微凸块块。I/O微凸块块与小芯片的中心线相隔一定距离放置在小芯片的外围处，所述距离等于在小芯片的侧面上的I/O微凸块块之间的距离的二分之一。
在实例23中，根据实例22所述的标的物任选地包含存储器控制器小芯片的侧面包含连接到偶数数目个I/O微凸块块的偶数数目个高级接口总线(AIB)信道，并且I/O微凸块块与存储器控制器小芯片的中心线相距一定距离放置在存储器控制器小芯片的外围处，所述距离等于在邻近I/O微凸块块之间的距离的二分之一；及另一小芯片的正面包含偶数数目个AIB信道，所述偶数数目个AIB信道连接到与存储器控制器小芯片的微凸块块对齐的偶数数目个I/O微凸块。
在实例24中，根据实例22及23中的一个或两个所述的标的物任选地包含存储器控制器小芯片的侧面包含奇数数目个高级接口总线(AIB)信道，所述奇数数目个AIB信道连接到包含中心I/O微凸块块的奇数数目个I/O微凸块块，并且中心I/O微凸块块居中于存储器控制器小芯片的中心线上，并且其它I/O微凸块块与小芯片的中心线相距一定距离放置，所述距离等于其它I/O微凸块块之间的距离的二分之一；及另一小芯片的正面包含奇数数目个AIB信道，所述奇数数目个AIB信号连接到与存储器控制器小芯片的I/O微凸块块对齐的奇数数目个I/O微凸块。
这些非限制性实例可以任何排列或组合进行组合。

Claims (24)

1.一种系统，其包括：
衬底，其包含导电互连件；
多个小芯片，其布置在所述中介层上并且使用所述衬底的所述导电互连件互连；
其中小芯片包含多个列的多个输入-输出(I/O)信道，并且所述I/O信道连接到I/O衬垫块，并且所述小芯片的每一侧面包含多个所述I/O衬垫块；及
其中在所述小芯片的所述侧面上的所述多个I/O衬垫块相对于所述小芯片的中心线对称地布置，并且在所述小芯片的所述侧面上的每个I/O衬垫块与所述侧面上的任何邻近I/O衬垫块相距共同距离。
2.根据权利要求1所述的系统，其中在所述小芯片的所述侧面上的每个I/O衬垫块与所述小芯片的中心线相距一定距离放置在所述小芯片的外围处，所述距离等于在侧面上的所述多个所述I/O衬垫块之间的距离的二分之一。
3.根据权利要求1所述的系统，其中每个小芯片在所述小芯片的侧面上包含偶数数目个I/O衬垫块，并且所述I/O衬垫块中的每一个与所述小芯片的中心线相隔一定距离放置在所述小芯片的外围处，所述距离等于邻近I/O衬垫块之间的距离的二分之一。
4.根据权利要求1所述的系统，其中每个小芯片在所述小芯片的侧面上包含奇数数目个I/O衬垫块，包含I/O衬垫的中心块；并且其中I/O衬垫的所述中心块居中于所述小芯片的中心线上，并且其它I/O衬垫块与所述小芯片的所述中心线相距一定距离放置，所述距离等于所述其它I/O衬垫块之间的距离的二分之一。
5.根据权利要求1所述的系统，其中所述多个I/O衬垫块是所述小芯片上的微凸块的多个块。
6.根据权利要求1所述的系统，其包含：
第一小芯片，其具有包含主要裸片到裸片物理层接口的多个I/O衬垫的第一块，所述主要裸片到裸片物理层接口包含用于传输数据传送时钟的一或多个衬垫；及
第二小芯片，其具有包含从属裸片到裸片物理层接口的多个I/O的第二块，所述从属裸片到裸片物理层接口包含用于接收所述数据传送时钟的一或多个衬垫，I/O衬垫的所述第二块通过裸片到裸片物理层互连件连接到I/O衬垫的所述第一块。
7.根据权利要求6所述的系统，其包含：
第三小芯片，其具有包含另一主要裸片到裸片物理层接口的多个I/O衬垫的第三块；及
其中所述第一小芯片具有包含另一从属裸片到裸片物理层接口的多个I/O衬垫的第四块，所述另一从属裸片到裸片物理层接口通过裸片到裸片物理层互连件连接到所述第三小芯片的所述主要裸片到裸片物理层接口。
8.根据权利要求1所述的系统，其中所述衬底包含中介层，所述中介层包含在晶片硅衬底封装上的芯片中。
9.根据权利要求1所述的系统，其中所述衬底包含中介层，所述中介层包含嵌入式多裸片互连桥(EMIB)。
10.根据权利要求1所述的系统，其中所述衬底是有机衬底。
11.根据权利要求1所述的系统，其中布置在所述中介层上的所述多个小芯片包含存储器控制器小芯片及存储器装置小芯片。
12.根据权利要求1所述的系统，其中所述中介层的所述互连件包含小芯片网状网络。
13.一种方法，其包括：
形成中介层，所述中介层包含衬底及导电互连件的一或多个层；
形成多个小芯片，每个小芯片包含多个边缘及在所述多个边缘中的每一个上的多个输入/输出(I/O)衬垫块，其中在所述小芯片的边缘上的所述多个I/O衬垫块相对于所述小芯片的中心线对称地布置，并且在所述小芯片的所述边缘上的每个I/O衬垫块与所述边缘上的任何邻近I/O衬垫块相距共同距离；及
将所述多个小芯片安置在所述中介层上，使得小芯片的所述多个I/O衬垫块与另一小芯片的多个I/O衬垫块对齐并且使用导电互连件的一或多个层互连。
14.根据权利要求13所述的方法，其中I/O衬垫块与所述小芯片的所述中心线相距一定距离布置在所述小芯片的其对应边缘上，所述距离等于所述对应边缘上的所述多个I/O衬垫块之间的距离的二分之一。
15.根据权利要求13所述的方法，其中形成多个小芯片包含形成小芯片以在所述小芯片的边缘上具有偶数数目个I/O衬垫块，并且所述边缘上的所述I/O衬垫块中的每一个与所述小芯片的所述中心线相距一定距离放置，所述距离等于邻近I/O衬垫块之间的距离的二分之一。
16.根据权利要求13所述的方法，其中形成多个小芯片包含形成小芯片以在所述小芯片的侧面上具有奇数数目个I/O衬垫块，包含I/O衬垫的中心块；并且其中I/O衬垫的所述中心块居中于所述小芯片的所述中心线上，并且其它I/O衬垫块与所述小芯片的所述中心线相距一定距离放置，所述距离等于所述其它I/O衬垫块之间的距离的二分之一。
17.根据权利要求13所述的方法，其中形成中介层包含形成中介层以在所述中介层的所述互连件中包含小芯片网状网络。
18.根据权利要求13所述的方法，其中形成多个小芯片包含形成存储器控制器小芯片及存储器装置小芯片，并且将所述存储器控制器小芯片及所述存储器装置小芯片布置在所述中介层上。
19.根据权利要求13所述的方法，其中形成中介层包含形成作为包含在晶片硅衬底封装上的芯片中的硅衬底的中介层。
20.根据权利要求13所述的方法，其中形成中介层包含形成包含嵌入式多裸片互连桥(EMIB)的中介层。
21.根据权利要求13所述的方法，其中形成中介层包含形成包含有机衬底的中介层。
22.一种存储器装置，其包含：
中介层，其包含导电互连件；
多个小芯片，其布置在所述中介层上并且互连，所述多个小芯片包含存储器控制器小芯片，其中所述存储器控制器小芯片及另一小芯片包含小芯片网络接口(CPI)；
其中所述存储器控制器小芯片包含多个列的多个输入-输出(I/O)信道，并且所述I/O信道的所述列连接到I/O微凸块块，并且所述小芯片的每一侧包含多个I/O微凸块块；及
其中I/O微凸块块与所述小芯片的中心线相隔一定距离放置在所述小芯片的外围处，所述距离等于在所述小芯片的侧面上的I/O微凸块块之间的距离的二分之一。
23.根据权利要求22所述的存储器装置，
其中所述存储器控制器小芯片的侧面包含连接到偶数数目个I/O微凸块块的偶数数目个高级接口总线(AIB)信道，并且所述I/O微凸块块与所述存储器控制器小芯片的中心线相隔一定距离放置在所述存储器控制器小芯片的外围处，所述距离等于邻近I/O微凸块块之间的距离的二分之一；及
其中所述另一小芯片的正面包含偶数数目个AIB信道，所述AIB信道连接到与所述存储器控制器小芯片的所述微凸块块对齐的偶数数目个I/O微凸块。
24.根据权利要求22所述的存储器装置，
其中所述存储器控制器小芯片的侧面包含奇数数目个高级接口总线(AIB)信道，所述AIB信道连接到包含中心I/O微凸块块的奇数数目个I/O微凸块块，并且所述中心I/O微凸块块居中于所述存储器控制器小芯片的所述中心线上，并且其它I/O微凸块块与所述小芯片的所述中心线相距一定距离放置，所述距离等于所述其它I/O微凸块块之间的距离的二分之一；及
其中所述另一小芯片的正面包含奇数数目个AIB信道，所述AIB信道连接到与所述存储器控制器小芯片的所述I/O微凸块块对齐的奇数数目个I/O微凸块。
CN202180082640.XA 2020-10-20 2021-10-06 使小芯片能够旋转到多小芯片集群中的边缘接口放置 Pending CN116649005A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/075,117 US12021062B2 (en) 2020-10-20 Edge interface placements to enable chiplet rotation into multi-chiplet cluster
US17/075,117 2020-10-20
PCT/US2021/053760 WO2022119635A2 (en) 2020-10-20 2021-10-06 Edge interface placements to enable chiplet rotation into multi-chiplet cluster

Publications (1)

Publication Number Publication Date
CN116649005A true CN116649005A (zh) 2023-08-25

Family

ID=81854933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180082640.XA Pending CN116649005A (zh) 2020-10-20 2021-10-06 使小芯片能够旋转到多小芯片集群中的边缘接口放置

Country Status (2)

Country Link
CN (1) CN116649005A (zh)
WO (1) WO2022119635A2 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101680115B1 (ko) * 2010-02-26 2016-11-29 삼성전자 주식회사 반도체칩, 필름 및 그를 포함하는 탭 패키지
US10515939B2 (en) * 2015-02-17 2019-12-24 Mediatek Inc. Wafer-level package having multiple dies arranged in side-by-side fashion and associated yield improvement method
US10090236B2 (en) * 2016-01-13 2018-10-02 Advanced Micro Devices, Inc. Interposer having a pattern of sites for mounting chiplets
US11461527B2 (en) * 2018-02-02 2022-10-04 Micron Technology, Inc. Interface for data communication between chiplets or other integrated circuits on an interposer
CN111415909B (zh) * 2019-01-07 2022-08-05 台达电子企业管理（上海）有限公司 多芯片封装功率模块

Also Published As

Publication number Publication date
WO2022119635A9 (en) 2022-09-01
WO2022119635A2 (en) 2022-06-09
US20240170453A1 (en) 2024-05-23
WO2022119635A3 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US11777864B2 (en) Transparent packet splitting and recombining
CN114385250B (zh) 小芯片系统内的小芯片i/o信道的初始化定序
US11924313B2 (en) Multiple protocol header processing
CN116325690A (zh) 用于对多个元素进行编码的单个字段
CN116250224A (zh) 包长度字段的大小减小的编码
US11797311B2 (en) Asynchronous pipeline merging using long vector arbitration
US11868300B2 (en) Deferred communications over a synchronous interface
WO2022046253A1 (en) Combined write enable mask and credit return field
US11714655B2 (en) Pipeline merging in a circuit
CN116649005A (zh) 使小芯片能够旋转到多小芯片集群中的边缘接口放置
US12021062B2 (en) Edge interface placements to enable chiplet rotation into multi-chiplet cluster
US20220121612A1 (en) Static identifiers for a synchronous interface
CN116529721A (zh) 按需可编程原子内核加载
US11488643B2 (en) Method for configuring multiple input-output channels
CN116569151A (zh) 多通道存储器系统
WO2022086731A1 (en) Dynamic power and thermal loading in a chiplet-based system
CN114385245A (zh) 重新调度处理器中失败的存储器请求
CN116635824A (zh) 桶式处理器中的线程调度控制及存储器分割

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination