CN116631492B - 一种基于多核处理器芯片的继电保护方法及系统 - Google Patents
一种基于多核处理器芯片的继电保护方法及系统 Download PDFInfo
- Publication number
- CN116631492B CN116631492B CN202310912543.XA CN202310912543A CN116631492B CN 116631492 B CN116631492 B CN 116631492B CN 202310912543 A CN202310912543 A CN 202310912543A CN 116631492 B CN116631492 B CN 116631492B
- Authority
- CN
- China
- Prior art keywords
- protection
- storage
- core
- cores
- states
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000003860 storage Methods 0.000 claims abstract description 335
- 230000002159 abnormal effect Effects 0.000 claims abstract description 118
- 230000009471 action Effects 0.000 claims abstract description 65
- 238000006073 displacement reaction Methods 0.000 claims description 132
- 238000012795 verification Methods 0.000 claims description 82
- 230000001360 synchronised effect Effects 0.000 claims description 38
- 238000007726 management method Methods 0.000 claims description 22
- 238000013524 data verification Methods 0.000 claims description 20
- 238000004364 calculation method Methods 0.000 claims description 19
- 230000005856 abnormality Effects 0.000 claims description 15
- 230000002787 reinforcement Effects 0.000 claims description 15
- 238000004422 calculation algorithm Methods 0.000 claims description 12
- 238000013507 mapping Methods 0.000 claims description 5
- 238000012937 correction Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 238000005728 strengthening Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000306 component Substances 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000008358 core component Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/781—On-chip cache; Off-chip memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
本发明提供一种基于多核处理器芯片的继电保护方法及系统，其中，所述方法包括：多核处理器芯片的N个保护核读取各自存储单元的存储数据；N个所述保护核两两之间按照确定的数据校验方法对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态；当N个所述保护核的存储单元状态均为正常时，N个所述保护核根据各自的存储数据进行继电保护运算，并生成N个运算结果；根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令。所述方法及系统充分发挥了多核芯片的计算能力，大大提高了存储单元抗单粒子效应和异常纠错的能力，并且提升了保护装置动作出口的准确性以及可靠性。
Description
技术领域
本发明涉及继电保护领域,并且更具体地，涉及一种基于多核处理器芯片的继电保护方法及系统。
背景技术
继电保护装置作为电网核心设备，其可靠性对于确保电网安全、稳定运行至关重要。在当前电网数字化和智能化背景下，继电保护装置对所用芯片的计算性能、存储能力、信息通信能力等要求越来越高，芯片制程越来越先进，临界电压越来越低，且运行的软件程序越来越庞大复杂，这使得继电保护装置中存储单元或软件异常的概率增大，装置失效风险增加。现有技术中，校验代码传输正确性的方法大致有奇偶检验，ECC校验，哈希值校验等。比如对于ECC校验，其就具有以下缺陷：一是带ECC校验的内存需要主板支持，并需在BIOS中进行相应的设置；二是使用ECC校验的内存，昂贵且浪费存储空间，降低系统性能，导致系统运行功耗高；三是ECC只能纠正一位错误，检查两位错误，同时，只能代码程序做校验。这些缺陷导致近几年来，现场中不时发生因单一核心元器件存储单元异常、单粒子翻转、软件异常等导致保护装置异常或不正确动作行为。同时，当前继电保护装置架构为启动CPU和保护CPU双判别机制，若结果不一致，会导致装置误报警或误动等运行错误。因此，对继电保护装置中的存储单元进行校验，以保证其CPU数据运算结果的正确性，同时，通过更可靠地继电装置保护动作出口策略，实现保护装置地准确动作也成为一个亟需解决的问题。
发明内容
为了解决现有技术中继电保护装置中的单一核心元器件存储单元无法及时准确校验其异常而导致的保护装置异常或者不正确动作行为，以及启动CPU和保护CPU双判决机制导致的继电保护装置报警或误动作的技术问题，本发明提供一种基于多核处理器芯片的继电保护方法及系统。
根据本发明的一方面，本发明提供一种基于多核处理器芯片的继电保护方法，所述方法包括：
多核处理器芯片的N个保护核读取各自存储单元的存储数据，其中，所述多核处理器芯片不少于四核，一核为管理核，N个保护核存储并运行相同的继电保护程序代码，N为奇数，且N≥3；
按照预先确定的数据校验方法，N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，其中，所述存储单元状态包括正常和异常，所述预先确定的数据校验方法为异或算法和均分校验法；
当N个所述保护核的存储单元状态均为正常时，N个所述保护核根据各自的存储数据进行继电保护运算，并生成N个运算结果；
根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令。
可选地，当所述数据校验方法为异或算法时， N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，包括：
N个所述保护核两两之间对其存储数据的二进制数执行异或运算，得到异或运算结果；
根据每个异或运算结果确定对应的执行异或运算的两个保护核的存储变位状态，其中，所述存储变位状态包括有存储异常变位和无存储异常变位；
根据N个保护核的全部存储变位状态确定保护核的存储单元状态。
可选地，根据每个异或运算结果确定对应的执行异或运算的两个保护核的存储变位状态，包括：
当所述异或运算结果存在数据位为1时，确定对应的执行异或运算的两个保护核的存储变位状态为有存储异常变位；
当所述异或运算结果不存在数据位为1时，确定对应的执行异或运算的两个保护核的存储变位状态为无存储异常变位。
可选地，当所述数据校验方法为均分校验法时， N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，包括：
将N个所述保护核中的每个所述保护核的存储数据的M位二进制数均分为m组M/m位二进制数；
对于m组所述M/m位二进制数中的每组所述M/m位二进制数，在其末尾生成一位奇偶校验码，形成m组M/m+1位二进制数；
对于m组所述M/m+1位二进制数，依次提取每组所述M/m+1位二进制数中第i位的二进制数生成第i组m位二进制数，并重复此操作，得到M/m+1组m位二进制数，其中，1≤i≤M/m+1，第M/m+1组m位二进制数为m组所述M/m+1位二进制数中的m个奇偶校验码组成的二进制数；
对于N个所述保护核各自的M/m+1组m位二进制数，分别将相同组的m位二进制数两两之间进行比较，得到比较结果；
根据所述比较结果确定对应的进行比较的两个保护核的存储变位状态，其中，所述存储变位状态包括有存储异常变位和无存储异常变位；
根据N个所述保护核的全部存储变位状态确定保护核的存储单元状态。
可选地，根据所述比较结果确定对应的进行比较的两个保护核的存储变位状态，包括：
当所述比较结果为有且仅有两组m位二进制数不同，且m位二进制数不同的两组中有一组为第M/m+1组m位二进制数时，确定对应的对其M/m+1组m位二进制数进行比较的两个所述保护核的存储变位状态为有存储异常变位；
当所述比较结果为M/m+1组m位二进制数全部相同时，确定对应的对其M/m+1组m位二进制数进行比较的两个所述保护核的存储变位状态为无存储异常变位。
可选地，所述根据N个所述保护核的全部存储变位状态确定保护核的存储单元状态，包括：
当N个保护核的全部存储变位状态均为无存储异常变位时，确定N个保护核的存储单元状态为正常；
当N个保护核的全部存储变位状态均为有存储异常变位时，确定N个保护核的存储单元状态均为异常；
当所述N个保护核中，存在一个保护核A，其与保护核B进行实时同步校验，根据校验结果确定保护核A与保护核B的存储变位状态为有存储异常变位，而保护核B与保护核C进行实时同步校验，根据校验结果确定保护核B与保护核C的存储变位状态为无存储异常变位时，确定保护核A的存储单元状态为异常，采用保护核B的存储数据对保护核A的存储数据进行更新，并对保护核A更新后的存储数据与保护核B的存储数据进行数据更新后的实时同步校验，得到更新后的校验结果；若根据更新后的校验结果依然确定保护核A的存储变位状态为有存储异常变位时，确定保护核A的存储单元状态为异常，若根据更新后的校验结果确定保护核A的存储变位状态为无存储异常变位时，确定保护核A的存储单元状态为正常。
可选地，所述方法还包括：
当确定N个所述保护核的存储单元状态均为异常时，或者存在至少一个保护核的存储数据经过更新后，存储单元状态依然为异常时，直接输出存储异常告警和继电保护装置闭锁指令。
可选地，所述根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令，其中，所述继电保护动作策略包括：
当N个所述运算结果均满足继电保护动作判据时，输出继电保护动作出口指令；
当X个所述运算结果满足继电保护动作判据时，输出启动告警灯指令；
当Y个所述运算结果满足继电保护动作判据时，输出告警报文；
其中，1≤X＜Y＜N。
可选地，所述方法还包括：
所述管理核统计N个所述保护核的存储单元在设置的时间周期内的发生有存储异常变位的次数；
根据所述次数和预先设置的存储单元加固策略对N个所述保护核执行加固操作。
可选地，所述根据所述次数和预先设置的存储单元加固策略对N个所述保护核执行加固操作，其中，所述存储单元加固策略包括：
当所述保护核的所述次数K＜K1时，将所述保护核有存储异常变位时的数据指令映射到管理核同步计算，并使所述保护核暂停运算；当管理核同步计算结果与所述保护核计算结果相同时，所述保护核继续执行运算；
当所述保护核的所述次数K1≤K＜K2时，对所述保护核增加硬件校验或硬件控制电路；
当所述保护核的所述次数K2≤K＜K3时，对所述保护核进行硬件冗余配置，将所述保护核的存储单元划分为两个区域，其中一个区域作为备用区域；
当所述保护核的所述次数K≥K3时，更换所述多核处理器芯片供货厂家；
其中，0＜K1＜K2＜K3。
根据本发明的另一方面，本发明提供一种基于多核处理器芯片的继电保护系统，所述系统包括：
数据读取模块，用于使多核处理器芯片的N个保护核读取各自存储单元的存储数据，其中，所述多核处理器芯片不少于三核，N个保护核运行相同的继电保护程序，N为奇数，且N≥3；
实时运算模块，用于使N个所述保护核两两之间对其存储数据执行异或运算，并根据所述异或运算结果确定N个所述保护核的存储单元状态，其中，所述存储单元状态包括正常和异常；
运算结果模块，用于当N个所述保护核的存储单元状态均为正常时，使N个所述保护核根据各自的存储数据进行继电保护运算，并生成N个运算结果；
指令输出模块，用于根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令。
本发明提供的基于多核处理器芯片的继电保护方法及系统，其中，所述方法包括：多核处理器芯片的N个保护核读取各自存储单元的存储数据，其中，所述多核处理器芯片不少于四核，一核为管理核，N个保护核存储并运行相同的继电保护程序代码，N为奇数，且N≥3；按照预先确定的数据校验方法，N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，其中，所述存储单元状态包括正常和异常，所述预先确定的数据校验方法为异或算法和均分校验法；当N个所述保护核的存储单元状态均为正常时，N个所述保护核根据各自的存储数据进行继电保护运算，并生成N个运算结果；根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令。所述方法及系统通过选取多核处理器芯片中三个以上的核运行相同的保护程序，对存储单元的数据进行实时同步校验，纠正存储异常变位，确定存储单元状态，大大提高了存储单元抗单粒子效应和异常纠错的能力，并且根据多核进行继电保护运算的运算结果输出继电保护动作执行指令，充分发挥了多核芯片的计算能力，提升了保护装置动作出口的准确性以及可靠性，有效提升了电网的安全稳定运行的能力。
附图说明
通过参考下面的附图，可以更为完整地理解本发明的示例性实施方式：
图1为根据本发明优选实施方式的基于多核处理器芯片的继电保护方法的流程图；
图2为根据本发明优选实施方式的三个保护核之间两两互校确认存储单元状态的流程图；
图3为根据本发明优选实施方式的基于多核处理器芯片的继电保护系统的结构示意图。
具体实施方式
现在参考附图介绍本发明的示例性实施方式，然而，本发明可以用许多不同的形式来实施，并且不局限于此处描述的实施例，提供这些实施例是为了详尽地且完全地公开本发明，并且向所属技术领域的技术人员充分传达本发明的范围。对于表示在附图中的示例性实施方式中的术语并不是对本发明的限定。在附图中，相同的单元/元件使用相同的附图标记。
除非另有说明，此处使用的术语（包括科技术语）对所属技术领域的技术人员具有通常的理解含义。另外，可以理解的是，以通常使用的词典限定的术语，应当被理解为与其相关领域的语境具有一致的含义，而不应该被理解为理想化的或过于正式的意义。
示例性方法
图1为根据本发明优选实施方式的基于多核处理器芯片的继电保护方法的流程图。如图1所示，本优选实施方式所述的基于多核处理器芯片的继电保护方法从步骤101开始。
在步骤101，多核处理器芯片的N个保护核读取各自存储单元的存储数据，其中，所述多核处理器芯片不少于四核，一核为管理核，N个保护核存储并运行相同的继电保护程序代码，N为奇数，且N≥3。
现有技术中，一般都是在继电保护装置中采用一个管理核，一个保护核运行继电保护程序的双CPU结构，这很容易导致单一保护核发生检验代码传输出现错误时，未能及时发现存储单元的异常，而且现有处理器芯片也具备进行多核高速计算的能力，因此，本实施例在多核处理器芯片中取至少三个核运行相同的继电保护程序，并在三个核提取存储数据进行运算的过程中，通过不同核间高速通信对运行数据进行实时同步比较校验，实现数据的异常监测和纠错。
在步骤102，按照预先确定的数据校验方法，N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，其中，所述存储单元状态包括正常和异常，所述预先确定的数据校验方法为异或算法和均分校验法。
现有技术中，保护核的存储单元之间进行校验，可通过常规检验码，比如奇偶校验码，ECC校验码，哈希值等均可进行，本发明亦可采用上述校验码进行校验，本实施例多核之间采用异或算法或均分校验法进行实时同步校验并不构成对上述常规校验的限制。只是常规校验码校验，通常只能实现纠1检2的效果，而通过本实施所述的异或算法或均分校验法来进行校验，可实现对多个数据位的检验和纠正。
优选地，当所述数据校验方法为异或算法时， N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，包括：
N个所述保护核两两之间对其存储数据的二进制数执行异或运算，得到异或运算结果；
根据每个异或运算结果确定对应的执行异或运算的两个保护核的存储变位状态，其中，所述存储变位状态包括有存储异常变位和无存储异常变位；
根据N个保护核的全部存储变位状态确定保护核的存储单元状态。
优选地，根据每个异或运算结果确定对应的执行异或运算的两个保护核的存储变位状态，包括：
当所述异或运算结果存在数据位为1时，确定对应的执行异或运算的两个保护核的存储变位状态为有存储异常变位；
当所述异或运算结果不存在数据位为1时，确定对应的执行异或运算的两个保护核的存储变位状态为无存储异常变位。
优选地，当所述数据校验方法为均分校验法时， N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，包括：
将N个所述保护核中的每个所述保护核的存储数据的M位二进制数均分为m组M/m位二进制数；
对于m组所述M/m位二进制数中的每组所述M/m位二进制数，在其末尾生成一位奇偶校验码，形成m组M/m+1位二进制数；
对于m组所述M/m+1位二进制数，依次提取每组所述M/m+1位二进制数中第i位的二进制数生成第i组m位二进制数，并重复此操作，得到M/m+1组m位二进制数，其中，1≤i≤M/m+1，第M/m+1组m位二进制数为m组所述M/m+1位二进制数中的m个奇偶校验码组成的二进制数；
对于N个所述保护核各自的M/m+1组m位二进制数，分别将相同组的m位二进制数两两之间进行比较，得到比较结果；
根据所述比较结果确定对应的进行比较的两个保护核的存储变位状态，其中，所述存储变位状态包括有存储异常变位和无存储异常变位；
根据N个所述保护核的全部存储变位状态确定保护核的存储单元状态。
优选地，根据所述比较结果确定对应的进行比较的两个保护核的存储变位状态，包括：
当所述比较结果为有且仅有两组m位二进制数不同，且m位二进制数不同的两组中有一组为第M/m+1组m位二进制数时，确定对应的对其M/m+1组m位二进制数进行比较的两个所述保护核的存储变位状态为有存储异常变位；
当所述比较结果为M/m+1组m位二进制数全部相同时，确定对应的对其M/m+1组m位二进制数进行比较的两个所述保护核的存储变位状态为无存储异常变位。
优选地，所述根据N个所述保护核的全部存储变位状态确定保护核的存储单元状态，包括：
当N个保护核的全部存储变位状态均为无存储异常变位时，确定N个保护核的存储单元状态为正常；
当N个保护核的全部存储变位状态均为有存储异常变位时，确定N个保护核的存储单元状态均为异常；
当所述N个保护核中，存在一个保护核A，其与保护核B进行实时同步校验，根据校验结果确定保护核A与保护核B的存储变位状态为有存储异常变位，而保护核B与保护核C进行实时同步校验，根据校验结果确定保护核B与保护核C的存储变位状态为无存储异常变位时，确定保护核A的存储单元状态为异常，采用保护核B的存储数据对保护核A的存储数据进行更新，并对保护核A更新后的存储数据与保护核B的存储数据进行数据更新后的实时同步校验，得到更新后的校验结果；若根据更新后的校验结果依然确定保护核A的存储变位状态为有存储异常变位时，确定保护核A的存储单元状态为异常，若根据更新后的校验结果确定保护核A的存储变位状态为无存储异常变位时，确定保护核A的存储单元状态为正常。
优选地，所述方法还包括：
当确定N个所述保护核的存储单元状态均为异常时，或者存在至少一个保护核的存储数据经过更新后，存储单元状态依然为异常时，直接输出存储异常告警和继电保护装置闭锁指令。
本实施方式中，以三个保护核A，B，C中单比特位执行异或运算为例。对于二进制数0，当存储运行正常时表示为000，用001，010，100分别分别表示其在不同位置的单比特变位。表1为三个保护核A,B,C执行异或运算的结果。
表1 保护核A,B,C异或运算结果（⊕是异或运算符）
| 编号 | A | B | C | A⊕B | A⊕C | C⊕B | 存储单元状态 |
| 1 | 000 | 000 | 000 | 000 | 000 | 000 | 全部正常 |
| 2 | 000 | 000 | 001 | 000 | 001 | 001 | AB正常，C异常 |
| 3 | 000 | 001 | 000 | 001 | 000 | 001 | AC正常，B异常 |
| 4 | 001 | 000 | 000 | 001 | 001 | 000 | BC正常，A异常 |
| 5 | 001 | 010 | 000 | 011 | 001 | 010 | 全部异常 |
| 6 | 001 | 000 | 010 | 001 | 011 | 010 | 全部异常 |
| 7 | 000 | 001 | 010 | 001 | 010 | 011 | 全部异常 |
| 8 | 001 | 010 | 011 | 011 | 010 | 001 | 全部异常 |
如表1所示，对于编号1的计算结果，三个保护核执行异或运算的结果均不存在数据位为1的情形，此时确定三个保护核的存储单元都正常。对于编号2，3，4的情形，以编号2为例，由于根据核A和B异或运算结果可以确定2个核无存储异常变位，因此，当核C与其进行异或运算的结果为有存储异常变位时，则确定核C的存储单元异常，此时，可采用核B或者核A的存储数据对核C进行更新。然后对更新存储数据后的核C再次与核A，或者核B进行异或运算，当异或运算结果不存在数据位1时，则认为对核C的更新有效，核C可继续根据存储数据执行数据运算。此处需要注意的是，由于保护核读取存储单元的数据时，存在一个采样周期，因此，当保护核进行数据校验的速度大于采样周期时，对于存储单元异常，需要更新存储数据的核，可对其设置一个更新次数的阈值，在允许的阈值范围内，可对其进行多次更新并重新进行异或运算，只要有任意一次异或运算结果不存在数据位为1的情形，则认为已经对该保护核的存储数据进行了实时纠正，可允许其继续读取存储数据并执行继电保护运算。
对于编号5，6，7的情形，当三个核中，有两个核存在存储异常变位时，由于两两之间的异或运算结果都存在数据位为1，因此，已经无法识别存储运行正常的核，在这种情况下，只能默认为全部核的存储单元状态均为异常。
对于编号8的情形，三个保护核执行异或运算的结果均存在数据位为1的情形，此时确定三个保护核的存储单元都异常。
由于多个核的存储单元变位，且位置完全一样的情况出现的概率极低，因此，本实施方式对此情况不做考虑。
图2为根据本发明优选实施方式的三个保护核之间两两互校确认存储单元状态的流程图。如图2所示，虽然理论上需要A,B,C两两之间都执行异或运算，即进行三组校验对比确定无存储异常状态位，才可认为所有核的存储单元都正常，但实际运算中，可先选择一个核B分别与其他核进行校验对比，若异或运算结果为不存在数据位为1时，通过两组校验对比即可确定全部核的存储单元异常。另外，由于只要存在至少一个保护核的存储数据经过更新后，存储单元状态依然为异常时，直接输出存储异常告警和继电保护装置闭锁指令，因此，在进行保护核之间两两校验时，可先针对任意一个核与其他核进行检查和纠正，如果确定该核存储单元异常，则其他核之间的校验过程即可省略，从而进一步节省运算时间，提高校验效率。而且在采用三个核进行异或运算确定存储单元单元状态的原理已经公开的情况下，三个以上的核执行异或运算，确定存储单元状态其实是一个数学问题，此处不再进行赘述。
在另一个实施方式中，以对三个保护核中的数据采用均分校验法进行实时同步校验为例。令M=12，m=3，则将三个保护核各自12位的二进制数均分为3组，每组4位二进制数。针对每组4位二进制数，设置1个奇偶校验码，得到3组5位二进制数，设置每组5位二进制数的第5位为奇偶校验码，则从3组5位二进制数中依次提取在相同位的二进制数生成一组3位的二进制数，最终得到5组3位二进制数。对于三个保护核A,B,C各自得到的5组3位二进制数，将相同组的3位二进制数两两之间进行比较，比如保护核A和保护核B的第5组3位二进制数之间比较，也就是保护核A和保护核B各自的三个奇偶校验码组成的一组3位二进制数之间进行比较。假设保护核A与保护核B的5组3位二进制数的比较结果是前4组中任意一组不同，且第5组也不同时，则确定保护核A与保护核B存在存储异常变位。当保护核B与保护核C的比较结果为完全相同时，确定保护核A和保护核C无存储异常变位。在此情况下，和采用异或算法相同，需要用保护核B的存储数据对保护核A进行数据更新，然后再次生成更新后的5组3位二进制数，与保护核B的进行比较。当更新后的数据的比较结果为无存储异常变位时，确认保护核A,B,C均存储正常，反之，当比较结果依然为有存储异常变位时，确定保护核A的存储单元异常，直接输出存储异常告警和继电保护装置闭锁指令。
本申请采用均分校验法对保护核之间的存储数据进行实时同步校验只适用于保护核的存储数据只出现单一位反转的情形，但在实际应用中，保护核的存储数据可能出现多位反转的情形，本申请对此情形不予以考虑。
在步骤103，当N个所述保护核的存储单元状态均为正常时，N个所述保护核根据各自的存储数据进行继电保护运算，并生成N个运算结果。
在步骤104，根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令。
优选地，所述根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令，其中，所述继电保护动作策略包括：
当N个所述运算结果均满足继电保护动作判据时，输出继电保护动作出口指令；
当X个所述运算结果满足继电保护动作判据时，输出启动告警灯指令；
当Y个所述运算结果满足继电保护动作判据时，输出告警报文；
其中，1≤X＜Y＜N。
在实际应用中，针对不同的继电保护装置，为了确定其是否保护动作出口，会设置符合自身特性的继电保护判据，因此，本实施例对于继电保护判据的具体内容不进行限定，只需要确认根据保护核中运行的保护程序计算得到的运算结果用于判定继电保护判据是否成立即可。进一步地，对于得到的N个运算结果，可以对其灵活配置，以实现不同的继电保护操作。和现有技术对继电保护采用双CPU判别，当结果不一致时，导致装置误报警或误动作相比，本实施例的继电保护操作根据多核运算结果进行配置，在增加灵敏性的同时，也大幅提高了装置的可靠性。
优选地，所述方法还包括：
所述管理核统计N个所述保护核的存储单元在设置的时间周期内的发生有存储异常变位的次数；
根据所述次数和预先设置的存储单元加固策略对N个所述保护核执行加固操作。
优选地，所述根据所述次数和预先设置的存储单元加固策略对N个所述保护核执行加固操作，其中，所述存储单元加固策略包括：
当所述保护核的所述次数K＜K1时，将所述保护核有存储异常变位时的数据指令映射到管理核同步计算，并使所述保护核暂停运算；当管理核同步计算结果与所述保护核计算结果相同时，所述保护核继续执行运算；
当所述保护核的所述次数K1≤K＜K2时，对所述保护核增加硬件校验或硬件控制电路；
当所述保护核的所述次数K2≤K＜K3时，对所述保护核进行硬件冗余配置，将所述保护核的存储单元划分为两个区域，其中一个区域作为备用区域；
当所述保护核的所述次数K≥K3时，更换所述多核处理器芯片供货厂家；
其中，0＜K1＜K2＜K3。
本实施方式在多核处理器芯片的整个生命运行周期中，对处理器数据异常进行监测评估，并根据监测到的处理器数据异常频率采用针对性改进方案，从而大大提高了继电保护装置的可靠性。
通过上述实施例可知，本发明选取多核处理器芯片中三个以上的核运行相同的保护程序，对存储单元的数据进行实时比较校验，以及根据多核进行继电保护运算的运算结果输出继电保护动作执行指令，充分发挥了多核芯片的计算能力，大大提高了存储单元抗单粒子效应和异常纠错的能力，并且提升了保护装置动作出口的准确性以及可靠性，有效提升了电网的安全稳定运行的能力。
示例性系统
图3为根据本发明优选实施方式的基于多核处理器芯片的继电保护系统的结构示意图。如图3所示，所述基于多核处理器芯片的继电保护系统包括：
数据读取模块301，用于多核处理器芯片的N个保护核读取各自存储单元的存储数据，其中，所述多核处理器芯片不少于四核，一核为管理核，N个保护核存储并运行相同的继电保护程序代码，N为奇数，且N≥3；
实时运算模块302，用于按照预先确定的数据校验方法，N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，其中，所述存储单元状态包括正常和异常，所述预先确定的数据校验方法为异或算法和均分校验法；
运算结果模块303，用于当N个所述保护核的存储单元状态均为正常时，N个所述保护核根据各自的存储数据进行继电保护运算，并生成N个运算结果；
指令输出模块304，用于根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令。
优选地，所述实时运算模块302采用的所述数据校验方法为异或算法时， N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，包括：
N个所述保护核两两之间对其存储数据的二进制数执行异或运算，得到异或运算结果；
根据每个异或运算结果确定对应的执行异或运算的两个保护核的存储变位状态，其中，所述存储变位状态包括有存储异常变位和无存储异常变位；
根据N个保护核的全部存储变位状态确定保护核的存储单元状态。优选地，所述实时运算模块302根据每个异或运算结果确定对应的执行异或运算的两个保护核的存储变位状态，包括：
当所述异或运算结果存在数据位为1时，确定对应的执行异或运算的两个保护核的存储变位状态为有存储异常变位；
当所述异或运算结果不存在数据位为1时，确定对应的执行异或运算的两个保护核的存储变位状态为无存储异常变位。
优选地，所述实时运算模块302采用的所述数据校验方法为均分校验法时， N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，包括：
将N个所述保护核中的每个所述保护核的存储数据的M位二进制数均分为m组M/m位二进制数；
对于m组所述M/m位二进制数中的每组所述M/m位二进制数，在其末尾生成一位奇偶校验码，形成m组M/m+1位二进制数；
对于m组所述M/m+1位二进制数，依次提取每组所述M/m+1位二进制数中第i位的二进制数生成第i组m位二进制数，并重复此操作，得到M/m+1组m位二进制数，其中，1≤i≤M/m+1，第M/m+1组m位二进制数为m组所述M/m+1位二进制数中的m个奇偶校验码组成的二进制数；
对于N个所述保护核各自的M/m+1组m位二进制数，分别将相同组的m位二进制数两两之间进行比较，得到比较结果；
根据所述比较结果确定对应的进行比较的两个保护核的存储变位状态，其中，所述存储变位状态包括有存储异常变位和无存储异常变位；
根据N个所述保护核的全部存储变位状态确定保护核的存储单元状态。
优选地，所述实时运算模块302根据所述比较结果确定对应的进行比较的两个保护核的存储变位状态，包括：
当所述比较结果为有且仅有两组m位二进制数不同，且m位二进制数不同的两组中有一组为第M/m+1组m位二进制数时，确定对应的对其M/m+1组m位二进制数进行比较的两个所述保护核的存储变位状态为有存储异常变位；
当所述比较结果为M/m+1组m位二进制数全部相同时，确定对应的对其M/m+1组m位二进制数进行比较的两个所述保护核的存储变位状态为无存储异常变位。
优选地，所述实时运算模块302根据N个保护核的全部存储变位状态确定保护核的存储单元状态，包括：
当N个保护核的全部存储变位状态均为无存储异常变位时，确定N个保护核的存储单元状态为正常；
当N个保护核的全部存储变位状态均为有存储异常变位时，确定N个保护核的存储单元状态均为异常；
当所述N个保护核中，存在一个保护核A，其与保护核B进行实时同步校验，根据校验结果确定保护核A与保护核B的存储变位状态为有存储异常变位，而保护核B与保护核C进行实时同步校验，根据校验结果确定保护核B与保护核C的存储变位状态为无存储异常变位时，确定保护核A的存储单元状态为异常，采用保护核B的存储数据对保护核A的存储数据进行更新，并对保护核A更新后的存储数据与保护核B的存储数据进行数据更新后的实时同步校验，得到更新后的校验结果；若根据更新后的校验结果依然确定保护核A的存储变位状态为有存储异常变位时，确定保护核A的存储单元状态为异常，若根据更新后的校验结果确定保护核A的存储变位状态为无存储异常变位时，确定保护核A的存储单元状态为正常。
优选地，所述指令输出模块304还用于：
当所述实时运算模块302确定N个所述保护核的存储单元状态均为异常时，或者存在至少一个保护核的存储数据经过更新后，存储单元状态依然为异常时，直接输出存储异常告警和继电保护装置闭锁指令。
优选地，所述指令输出模块304根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令，其中，所述继电保护动作策略包括：
当N个所述运算结果均满足继电保护动作判据时，输出继电保护动作出口指令；
当X个所述运算结果满足继电保护动作判据时，输出启动告警灯指令；
当Y个所述运算结果满足继电保护动作判据时，输出告警报文；
其中，1≤X＜Y＜N。
优选地，所述系统还包括监督统计模块，用于使所述管理核统计N个所述保护核的存储单元在设置的时间周期内的发生有存储异常变位的次数；
根据所述次数和预先设置的存储单元加固策略对N个所述保护核执行加固操作。
优选地，所述监督统计模块根据所述次数和预先设置的存储单元加固策略对N个所述保护核执行加固操作，其中，所述存储单元加固策略包括：
当所述保护核的所述次数K＜K1时，将所述保护核有存储异常变位时的数据指令映射到管理核同步计算，并使所述保护核暂停运算；当管理核同步计算结果与所述保护核计算结果相同时，所述保护核继续执行运算；
当所述保护核的所述次数K1≤K＜K2时，对所述保护核增加硬件校验或硬件控制电路；
当所述保护核的所述次数K2≤K＜K3时，对所述保护核进行硬件冗余配置，将所述保护核的存储单元划分为两个区域，其中一个区域作为备用区域；
当所述保护核的所述次数K≥K3时，更换所述多核处理器芯片供货厂家；
其中，0＜K1＜K2＜K3。
本优选实施方式所述的基于多核处理器芯片的继电保护系统，其中，所述系统通过确定存储单元状态，根据存储单元状态生成继电保护动作执行指令的步骤与基于多核处理器芯片的继电保护方法采用的步骤相同，达到的技术效果也相同，在此不再赘述。
已经通过参考少量实施方式描述了本发明。然而，本领域技术人员所公知的，正如附带的专利权利要求所限定的，除了本发明以上公开的其他的实施例等同地落在本发明的范围内。
通常地，在权利要求中使用的所有术语都根据他们在技术领域的通常含义被解释，除非在其中被另外明确地定义。所有的参考“一个/所述/该[装置、组件等]”都被开放地解释为所述装置、组件等中的至少一个实例，除非另外明确地说明。这里公开的任何方法的步骤都没必要以公开的准确的顺序运行，除非明确地说明。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (9)
1.一种基于多核处理器芯片的继电保护方法，其特征在于，所述方法包括：
多核处理器芯片的N个保护核读取各自存储单元的存储数据，其中，所述多核处理器芯片不少于四核，一核为管理核，N个保护核存储并运行相同的继电保护程序代码，N为奇数，且N≥3；
按照预先确定的数据校验方法，N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，其中，所述存储单元状态包括正常和异常，所述预先确定的数据校验方法为异或算法和均分校验法；
当N个所述保护核的存储单元状态均为正常时，N个所述保护核根据各自的存储数据进行继电保护运算，并生成N个运算结果；
根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令；
所述管理核统计N个所述保护核的存储单元在设置的时间周期内的发生有存储异常变位的次数；
根据所述次数和预先设置的存储单元加固策略对N个所述保护核执行加固操作，其中，所述存储单元加固策略包括：
当所述保护核的所述次数K＜K1时，将所述保护核有存储异常变位时的数据指令映射到管理核同步计算，并使所述保护核暂停运算；当管理核同步计算结果与所述保护核计算结果相同时，所述保护核继续执行运算；
当所述保护核的所述次数K1≤K＜K2时，对所述保护核增加硬件校验或硬件控制电路；
当所述保护核的所述次数K2≤K＜K3时，对所述保护核进行硬件冗余配置，将所述保护核的存储单元划分为两个区域，其中一个区域作为备用区域；
当所述保护核的所述次数K≥K3时，更换所述多核处理器芯片供货厂家；
其中，0＜K1＜K2＜K3。
2.根据权利要求1所述的方法，其特征在于，当所述数据校验方法为异或算法时，N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，包括：
N个所述保护核两两之间对其存储数据的二进制数执行异或运算，得到异或运算结果；
根据每个异或运算结果确定对应的执行异或运算的两个保护核的存储变位状态，其中，所述存储变位状态包括有存储异常变位和无存储异常变位；
根据N个保护核的全部存储变位状态确定保护核的存储单元状态。
3.根据权利要求2所述的方法，其特征在于，根据每个异或运算结果确定对应的执行异或运算的两个保护核的存储变位状态，包括：
当所述异或运算结果存在数据位为1时，确定对应的执行异或运算的两个保护核的存储变位状态为有存储异常变位；
当所述异或运算结果不存在数据位为1时，确定对应的执行异或运算的两个保护核的存储变位状态为无存储异常变位。
4.根据权利要求1所述的方法，其特征在于，当所述数据校验方法为均分校验法时， N个所述保护核两两之间对其存储数据进行实时同步校验，并根据校验结果确定N个所述保护核的存储单元状态，包括：
将N个所述保护核中的每个所述保护核的存储数据的M位二进制数均分为m组M/m位二进制数；
对于m组所述M/m位二进制数中的每组所述M/m位二进制数，在其末尾生成一位奇偶校验码，形成m组M/m+1位二进制数；
对于m组所述M/m+1位二进制数，依次提取每组所述M/m+1位二进制数中第i位的二进制数生成第i组m位二进制数，并重复此操作，得到M/m+1组m位二进制数，其中，1≤i≤M/m+1，第M/m+1组m位二进制数为m组所述M/m+1位二进制数中的m个奇偶校验码组成的二进制数；
对于N个所述保护核各自的M/m+1组m位二进制数，分别将相同组的m位二进制数两两之间进行比较，得到比较结果；
根据所述比较结果确定对应的进行比较的两个保护核的存储变位状态，其中，所述存储变位状态包括有存储异常变位和无存储异常变位；
根据N个所述保护核的全部存储变位状态确定保护核的存储单元状态。
5.根据权利要求4所述的方法，其特征在于，根据所述比较结果确定对应的进行比较的两个保护核的存储变位状态，包括：
当所述比较结果为有且仅有两组m位二进制数不同，且m位二进制数不同的两组中有一组为第M/m+1组m位二进制数时，确定对应的对其M/m+1组m位二进制数进行比较的两个所述保护核的存储变位状态为有存储异常变位；
当所述比较结果为M/m+1组m位二进制数全部相同时，确定对应的对其M/m+1组m位二进制数进行比较的两个所述保护核的存储变位状态为无存储异常变位。
6.根据权利要求3或者5所述的方法，其特征在于，所述根据N个所述保护核的全部存储变位状态确定保护核的存储单元状态，包括：
当N个保护核的全部存储变位状态均为无存储异常变位时，确定N个保护核的存储单元状态为正常；
当N个保护核的全部存储变位状态均为有存储异常变位时，确定N个保护核的存储单元状态均为异常；
当所述N个保护核中，存在一个保护核A，其与保护核B进行实时同步校验，根据校验结果确定保护核A与保护核B的存储变位状态为有存储异常变位，而保护核B与保护核C进行实时同步校验，根据校验结果确定保护核B与保护核C的存储变位状态为无存储异常变位时，确定保护核A的存储单元状态为异常，采用保护核B的存储数据对保护核A的存储数据进行更新，并对保护核A更新后的存储数据与保护核B的存储数据进行数据更新后的实时同步校验，得到更新后的校验结果；若根据更新后的校验结果依然确定保护核A的存储变位状态为有存储异常变位时，确定保护核A的存储单元状态为异常，若根据更新后的校验结果确定保护核A的存储变位状态为无存储异常变位时，确定保护核A的存储单元状态为正常。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
当确定N个所述保护核的存储单元状态均为异常时，或者存在至少一个保护核的存储数据经过更新后，存储单元状态依然为异常时，直接输出存储异常告警和继电保护装置闭锁指令。
8.根据权利要求1所述的方法，其特征在于，所述根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令，其中，所述继电保护动作策略包括：
当N个所述运算结果均满足继电保护动作判据时，输出继电保护动作出口指令；
当X个所述运算结果满足继电保护动作判据时，输出启动告警灯指令；
当Y个所述运算结果满足继电保护动作判据时，输出告警报文；
其中，1≤X＜Y＜N。
9.一种基于多核处理器芯片的继电保护系统，其特征在于，所述系统包括：
数据读取模块，用于使多核处理器芯片的N个保护核读取各自存储单元的存储数据，其中，所述多核处理器芯片不少于四核，一核为管理核，N个保护核运行相同的继电保护程序，N为奇数，且N≥3；
实时运算模块，用于使N个所述保护核两两之间对其存储数据执行异或运算，并根据所述异或运算结果确定N个所述保护核的存储单元状态，其中，所述存储单元状态包括正常和异常；
运算结果模块，用于当N个所述保护核的存储单元状态均为正常时，使N个所述保护核根据各自的存储数据进行继电保护运算，并生成N个运算结果；
指令输出模块，用于根据设置的继电保护动作判据和继电保护动作策略，以及N个所述运算结果输出继电保护动作执行指令；
监督统计模块，用于使所述管理核统计N个所述保护核的存储单元在设置的时间周期内的发生有存储异常变位的次数；根据所述次数和预先设置的存储单元加固策略对N个所述保护核执行加固操作，其中，所述存储单元加固策略包括：
当所述保护核的所述次数K＜K1时，将所述保护核有存储异常变位时的数据指令映射到管理核同步计算，并使所述保护核暂停运算；当管理核同步计算结果与所述保护核计算结果相同时，所述保护核继续执行运算；
当所述保护核的所述次数K1≤K＜K2时，对所述保护核增加硬件校验或硬件控制电路；
当所述保护核的所述次数K2≤K＜K3时，对所述保护核进行硬件冗余配置，将所述保护核的存储单元划分为两个区域，其中一个区域作为备用区域；
当所述保护核的所述次数K≥K3时，更换所述多核处理器芯片供货厂家；
其中，0＜K1＜K2＜K3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310912543.XA CN116631492B (zh) | 2023-07-25 | 2023-07-25 | 一种基于多核处理器芯片的继电保护方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310912543.XA CN116631492B (zh) | 2023-07-25 | 2023-07-25 | 一种基于多核处理器芯片的继电保护方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116631492A CN116631492A (zh) | 2023-08-22 |
| CN116631492B true CN116631492B (zh) | 2023-09-26 |
Family
ID=87597635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310912543.XA Active CN116631492B (zh) | 2023-07-25 | 2023-07-25 | 一种基于多核处理器芯片的继电保护方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116631492B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354857A (ja) * | 2004-06-14 | 2005-12-22 | Hitachi Ltd | ディジタル保護リレー装置のプログラム自動作成方法 |
| CN112613691A (zh) * | 2020-11-09 | 2021-04-06 | 贵州电网有限责任公司 | 芯片化继电保护通用装置 |
| CN113178842A (zh) * | 2021-05-11 | 2021-07-27 | 广东电网有限责任公司广州供电局 | 继电保护定值监测方法、装置、继电保护设备和存储介质 |
| CN113644619A (zh) * | 2021-10-14 | 2021-11-12 | 中国电力科学研究院有限公司 | 一种基于多核处理芯片的继电保护方法及装置 |
| CN114825293A (zh) * | 2022-06-02 | 2022-07-29 | 南京国电南自电网自动化有限公司 | 一种防范单粒子翻转的继电保护装置和方法 |
| CN115528654A (zh) * | 2021-06-25 | 2022-12-27 | 国网浙江省电力有限公司杭州供电公司 | 一种基于多核处理器的继电保护方法 |
| CN115525345A (zh) * | 2021-06-25 | 2022-12-27 | 南京南瑞继保电气有限公司 | 一种基于多核处理器的继电保护方法及装置 |
-
2023
- 2023-07-25 CN CN202310912543.XA patent/CN116631492B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354857A (ja) * | 2004-06-14 | 2005-12-22 | Hitachi Ltd | ディジタル保護リレー装置のプログラム自動作成方法 |
| CN112613691A (zh) * | 2020-11-09 | 2021-04-06 | 贵州电网有限责任公司 | 芯片化继电保护通用装置 |
| CN113178842A (zh) * | 2021-05-11 | 2021-07-27 | 广东电网有限责任公司广州供电局 | 继电保护定值监测方法、装置、继电保护设备和存储介质 |
| CN115528654A (zh) * | 2021-06-25 | 2022-12-27 | 国网浙江省电力有限公司杭州供电公司 | 一种基于多核处理器的继电保护方法 |
| CN115525345A (zh) * | 2021-06-25 | 2022-12-27 | 南京南瑞继保电气有限公司 | 一种基于多核处理器的继电保护方法及装置 |
| CN113644619A (zh) * | 2021-10-14 | 2021-11-12 | 中国电力科学研究院有限公司 | 一种基于多核处理芯片的继电保护方法及装置 |
| CN114825293A (zh) * | 2022-06-02 | 2022-07-29 | 南京国电南自电网自动化有限公司 | 一种防范单粒子翻转的继电保护装置和方法 |
Non-Patent Citations (2)
| Title |
|---|
| 多核AMP架构的继电保护装置内部通信方法;孙浩 等;工业控制计算机;第35卷(第11期);第1-3页 * |
| 计及核心元器件的双重化继电保护装置Markov模型及影响因素分析;章家欢 等;《电网技术》;第45卷(第6期);第2380-2387页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116631492A (zh) | 2023-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7797609B2 (en) | Apparatus and method for merging data blocks with error correction code protection | |
| CN108874576B (zh) | 一种基于纠错编码的数据存储系统 | |
| EP2722760B1 (en) | Semiconductor device | |
| US7877666B2 (en) | Tracking health of integrated circuit structures | |
| US20170111061A1 (en) | Efficient coding with single-error correction and double-error detection capabilities | |
| US11086716B2 (en) | Memory controller and method for decoding memory devices with early hard-decode exit | |
| US8566679B2 (en) | Error-correcting encoding method with total parity bits, and method for detecting multiple errors | |
| KR20220107007A (ko) | 비교 시스템 | |
| CN104850504A (zh) | 一种加速基于xor的raid-6编解码过程的方程并行计算方法 | |
| US20240184665A1 (en) | Data processing method and apparatus | |
| CN116631492B (zh) | 一种基于多核处理器芯片的继电保护方法及系统 | |
| CA2689416C (en) | Control apparatus and control method | |
| Yalcin et al. | Exploiting a fast and simple ECC for scaling supply voltage in level-1 caches | |
| CN115543693B (zh) | 数据恢复方法及相关设备 | |
| CN111475868A (zh) | 适用于功能和信息安全芯片的cpu指令保护方法及系统 | |
| EP0310220A2 (en) | An apparatus useful for correction of single bit errors and detection of double bit errors in the transmission of data | |
| CN115113816A (zh) | 一种纠删码数据处理系统、方法、计算机设备及介质 | |
| Mădălin et al. | Unidirectional error detection, localization and correction for DRAMs: Application to on-line DRAM repair strategies | |
| US8499224B2 (en) | Redundant code generation method and device, data restoration method and device, and raid storage device | |
| US10992319B2 (en) | Code word generating method, erroneous bit determining method, and circuits thereof | |
| CN112817805B (zh) | 基于自适应平台汽车开放系统架构的内存数据安全验证系统及方法 | |
| CN117971440B (zh) | 电池储能系统中算力任务处理方法、装置及系统 | |
| US11579953B2 (en) | Method for encoded diagnostics in a functional safety system | |
| TWI703567B (zh) | 記憶體資料的搜尋方法應用於資料儲存裝置 | |
| CN113296682A (zh) | 整车控制器的数据读取和写入方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |