CN1166252A

CN1166252A - 解调多电平信号的装置与方法

Info

Publication number: CN1166252A
Application number: CN96191274A
Authority: CN
Inventors: 佐藤聡; 今村刚
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1995-10-30
Filing date: 1996-10-29
Publication date: 1997-11-26
Also published as: EA000985B1; PL322024A1; PL181062B1; WO1997016908A1; AU696736B2; AU7337996A; NO972987D0; EA199700088A1; EP0800736A1; US5825243A; NO972987L; MX9704757A; KR100258136B1

Abstract

一种多电平信号解调装置，包括用于将多电平调幅的输入模拟信号转换成数字信号的A/D转换器、用于存储数据信号的存储器、用于按照存储在存储器中的数字信号计算多个阈电平的阈值发生器、以及用于按照多个阈电平将A/D转换器得出的数字信号解调成按照数字信号的电平的信号的解调器。

Description

解调多电平信号的装置与方法

本发明涉及用于解调其振幅由多电平调制的多电平信号的装置与方法。

最近，在无线电通信领域中，采用了多载波调制系统来提高数据传输率。例如在日本，在标准化为“RCR STD-43”的无线寻呼系统中，采用了四电平FSK(移频健控)作为信号调制系统。此外，在数据写在诸如光盘等记录介质上的情况中，采用了多载波调制系统来以高密度记录数据。

为了将多载波调制的信号解调成数字数据，通常利用鉴频器等将多载波调制的信号转换成多电平电压信号，即PAM(脉冲幅度调制)信号。然后将该电压信号与多个阀值电压比较。例如，存在下述两种著名的解调四电平PSK调制的信号的方法。

按照第一方法，采用鉴频器从四电平PSK信号再生四电平模拟信号。将再生的信号与三个事先设定来确调成四电平数字数据的阈值电平比较。

第二方法与第一方法的基本相似之处在于将再生四电平模拟信号与三个阈值电压比较来解调成四电平数字数据。但这三个阈值电压不是固定的电压而是联锁在接收信号上的可变电压。按照第二方法，更具体地，从鉴频器再生四电平模拟信号中由检测器检测出最大数据电压与最小数据电压，并输出两个电平上检测到的电压。在检测器的两个电压输出端，即一个最大数据电压输出端及另一个最小数据电压输出端之间，串联四个电阻器，从四个电阻器的连接点上取出最大数据电压与最小数据电压之间的电位差的17％、50％与83％的电压。将这三个中间电压定义为三个阈值电压。

按照第一方法，三个阈值电压分别是固定的，从而当本机振荡器包含偏移时，即当接收信号与再生信号的频率与本机振荡器不匹配时，或当组成鉴频器的电路部件的特征变化等时，便会出现不能正确地解调多电平信号的问题。即，鉴频器必须以下述方式再生四电平模拟信号，即从等间隔且在相邻的阈值电平的正好中点上，定位信号的四个电平，如图1A中所示。然而在存在本机偏移的情况中，存在着再生信号的总值向高电平或低电平侧移的问题。例如，当总值极大地向高电位侧偏移时，如图1B中所示，所有信号电平变得高于第三阈值电平。本应解调为“10”、“01”与“00”的信号被解调为“11”、“10”与“01”而不能正确地解调数据。

此外，当存在电路元件的特征的变化等时，便会全部或部分地变形四电平再生模拟信号的幅度。图1C所示为完全变形的四电平模拟信号的幅度的情况的实例。在这一情况中，本应解调为“11”与“00”的数据解调成“10”与“01”，从而数据不能正确地解调。图1D示出四电平模拟信号的幅度部分变形的情况的实例。在这一情况中，本应解调成“00”的数据解调成“01”，从而不能正确地解调数据。

按照上述第二方法，将三个阈值电压联锁在会变化的接收信号上。从而在理论上，在存在本机偏移与幅度畸变的任一情况中，有可能正确地解调多电平信号。然而，用于获取这三个阈值电压的元件是电阻器。由于各电阻器不可避免地或多或少具有电阻值的变化，事实上不可能为三个阈值电压获得最大数据电压与最小数据电压之间的电位差的12％、50％与87％电压。从而，假定鉴频器再生的四电平模拟信号中存在不平衡的幅度畸变。由于第一阈值电压与第三阈值电压易受电阻值变化的影响，第一与第三阈值电压变成低于接收信号的第二电平或高于接收信号的第三电平。图1E示出第三阈值电压向高电平侧偏移的情况的实例，如用点划线所示。在这一情况中，本应解调成“01”的数据解调成“00”，从而不能正确地解调数据。

因此，本发明的一个目的为提供能正确地解调多电平信号而不受电路元件的特征变化影响的解调多电平信号的装置与方法。

本发明的相关目的为提供即使存在幅度的不均匀或不平衡的畸变时也能对抗幅度变化而正确地不移位电平地解调多电平信号的解调多电平信号的装置与方法。

按照本发明的第一方面，多电平信号解调装置包括：

用于将多电平调幅的输入模拟信号转换成数字信号的装置；

用于存储所述转换装置所得出的所述数字信号的装置；

用于根据存储在所述存储装置中的所述数字信号计算多个阈值数据的装置；以及

用于按照所述计算装置所计算的多个阈值数据将所述转换装置所得出的所述数字信号解调成按照所述数字信号的电平的信号的装置。

按照这种调制装置，按照模拟信号的电平将多电平调幅的输入模拟信号转换成数字信号。因此，有可能正确地解调多电平信号而不受电路元件的特征变化引起的影响。此外，即使存在着不均匀或不平衡的畸变也有可能正确地解调而不移位电平。

按照本发明的第二方面，多电平信号解调装置包括：

用于将多电平调幅的输入模拟信号转换成数字信号的装置；

用于存储所述转换装置所获得的满足预定的要求的所述数字信号的装置；

用于根据存储在所述存储装置中的所述数字信号，计算多个阈值数据来判别所述数字信号的电平的装置；以及

用于按照所述计算装置所计算的多个阈值数据，将所述转换装置所获得的最新数字信号解调成按照所述数字信号的电平的信号的装置，在所述数字信号高于所述多个阈值数据中的最大阈值数据的电平或低于最小阈值数据的电平时，所述解调装置判定满足所述预定的要求，从而有可能用最新的数字信号来校正存储在所述存储装置中的所述数字信号。

从而，将模拟信号转换成数字信号之后，便有可能根据模拟信号的电平来解调多电平调幅的输入模拟信号。此外，当数字信号的电平高于最大阈值或低于最小阈值时，鉴别数字信号的电平。从而，有可能正确地解调而不受电路元件的特征变化引起的影响。此外，即使存在不均匀或不平衡的畸变，也可能正确地调制而不移位电平。

按照本发明的第三方面，按照第二方面的装置中的所述存储装置存储多个满足预定要求的前面的数字信号。

按照第三方面，从具有高于最大阈值的电平或低于最小阈值的电平的多个数字信号中获得多个前面的阈值。因此，有可能正确地解调而不受电路元件的特征变化引起的影响。此外，即使存在不均匀或不平衡的畸变时，也有可能正确地解调而不移位电平。

按照本发明的第四方面，多电平信号解调方法包括下述步骤：

将多电平调幅的输入模拟信号转换成数字信号；

存储用所述转换步骤得出的所述数字信号；

根据所述存储步骤所存储的所述数字信号，计算多个阈值数据；以及

按照用所述计算步骤计算出的多个阈值数据，将所述转换步骤所得出的所述数字信号解调成按照所述数字信号的电平的信号。

从而，多电平调幅的输入模拟信号是在将模拟信号转换成数字信号之后，按照信号的电平解调的。因此，有可能正确地解调而不受电路元件的特征变化引起的影响。此外，即使存在不均匀或不平衡的畸变时，也有可能正确地解调而不移位电平。

按照本发明的第五方面，多电平信号解调方法包括下述步骤：

将多电平调幅的输入模拟信号转换成数字信号；

在满足预定的要求时，存储用所述转换步骤获得的所述数字信号；

根据所述存储步骤所存储的所述数字信号，计算多个阈值数据来判定所述数字信号的电平；以及

根据所述计算步骤计算出的多个阈值数据，将所述转换步骤得出的最新数字信号解调成按照所述数字信号的电平的信号，在所述数字信号高于所述多个阈值数据中的最大阈值数据的电平或在低于最小阈值数据的电平时，所述解调步骤判定所述预定的要求是满足的，从而有可能利用最新的数字信号来校正所述存储步骤所存储的所述数字信号。

从而，多电平调幅的输入模拟信号是在将模拟信号转换成数字信号之后，按照信号电平解调的。此外，在数字信号的电平高于最大阈值或低于最小阈值时，鉴别数字信号的电平。因此，有可能正确地解调而不受电路元件的特征变化引起，的影响。此外，即使存在不均匀或不平衡的畸变，也有可能正解地解调而不移位电平。

按照本发明的第六方面，按照第五方面的方法，其中所述存储步骤包括存储满足预定的要求的多个前面的数字信号的子步骤。

按照第六方面，从具有高于最大阈值的电平或低于最小阈值的电平的多个前面的数字信号中得出多个阈值。因此，有可能正确地解调而不受电路元件的特征变化引起的影响。此外，即使存在不均匀或不平衡的畸变，也有可能正确地解调而不移位电平。

在下面的描述中陈述本发明的其它目的与优点，其中一部分是从描述中显而易见的，或者可以通过实践本发明而学到的。

可利用所附的权利要求书中具体指出的工具与组合实现与得到本发明的目的与优点。

结合并构成本说明书的一部分的附图示出本发明的当前较佳实施例并连同上面给出的一般性描述及下面给出的较佳实施例的详细描述，用来说明本发明的原理，其中：

图1A-1E示出接收信号的标准波形与具有本机偏移或幅度畸变的波形之间的关系；

图2为展示包含本发明的多电平信号解调装置的无线电接收机的实例的方框图；

图3为展示按照本发明的第一实施例的多电平信号解调装置的解调器部分的结构的方框图；

图4示出再生数据与按照本发明的第二实施例的多电平信号解调装置的第一、第二与第三阈值电平之间的关系；

图5为展示按照本发明的第二实施例的多电平信号解调装置的解调器部分的结构的方框图；

图6为展示按照本发明的第三实施例的多电平信号解调装置的解调器部分的结构的方框图；以及

图7为展示按照本发明的第四实施例的多电平信号解调装置的解调器部分的结构的方框图。

现在参照附图描述按照本发明的多电平信号解调装置的较佳实施例。

第一实施例

图2为展示包含本发明的多电平信号解调装置的无线电接收机的实施例的方框图。无线电接收机1具有接收诸如用在无线寻呼系统中的报文的功能。无线电接收机1包括天线10、接收机部分11、A/D转换器12、解调器部分13、CPU14、显示器部分15、报警部分16、键输入部分17、报文存储器18、电池19、电池节约器部分20等等。

天线10接收寻呼服务公司等(未示出)的基地台提供的无线信号并将接收的信号输出给接收机部分11。来自基地台的无线信号为用诸如四电平FSK信号等数字数据调制的无线信号。接收机部分11包含鉴频器等，从而将接收的四电平FSK信号再生成四电平模拟数据信号，即提供给A/D转换器12的四电平PAM(脉幅调制)信号。A/D转换器12数字化来自接收机部分11的四电平模拟数据信号并将数字化的信号提供给解调器11的四电平模拟数据信号并将数字化的信号提供给解调器部分13。按照第一实施例，将四电平模拟信号转换成待输出的8位数字数据信号。解调器部分13将A/D转换器12输出的8位数字数据信号与三个阈电平(下述第一、第二与第三阈电平)比较。借此，得出双位格式(2位单元)的解调数据并输出给CPU14。再者，解调器部分13也受CPU14控制。

CPU14为诸如微型计算机等按照存储在内部ROM中的程序控制外部电路的操作单元。CPU14包含用于输出对应于一个字符、一个数字、一个符号等的字符码(用于显示的字符模式)的字符发生器ROM及用作除了上述ROM以外的工作区的RAM。

显示器部分15包括例如液晶显示板、显示缓冲器、驱动器等以在液晶显示板上显示诸如报文等信息。报警部分16将进入的信号报警给用户。报警部分16包含诸如点亮或闪烁来报警进入的信号的LED(发光二极管)、发出报警声的扬声器、振动报警的振动器等。键输入部分17包括诸如电源开关、操作键等输入装置。

报文存储器18为用于存储接收的报文数据的存储器，CPU14控制报文数据的写与读。电池节约部分20根据CPU14提供的信号控制从电池19到接收机部分11的供电以节约电池19或减少电池19的功耗。例如，在只适合于接收基地台提供的具有其地址的信号的无线寻呼系统中的无线电接收机的情况中，只在从无线基地台提供具有其地址的信号期间才操作电池节约器部分20来为接收机部分11提供电源。

图3为展示图2中所示的解调器部分13的详细结构的方框图。图3中所示的解调器部分13为按照本发明的多电平信号解调装置的一个实施例。解调器部分13包括移位寄存器102与103、平均器104、105与106、差分电路107、除法器108、减法器109、加法器110、比较器111、112与113、鉴别器114以及选择器115与116。

移位寄存器102为用于存储M个(例如M＝8)前面再生的数据的寄存器，即鉴别器114(以后描述)判定为A/D转换器12输出的再生数据中最大值的数据。在第一实施例中，串联八个8位的锁存电路。移位寄存器102通过选择器115连接在A/D转换器12及CPU14上。在接通无线接收机1的电源或更换电池19时，选择器115输出对应于来自CPU14的最大值的适当电平的数据。选择器115配置成将最大数据预置在各级移位寄存器102中，即在8个锁存电路中。从而移位寄存器102通常通过选择器115连接在A/D转换器12上。再者，当判定来自A/D转换器12的再生数据为最大值时，用鉴别器114输出的脉冲信号PS1操作移位寄存器102进行移位。从而，作为最新的最大再生数据MAXRD输入(或取入)来自A/D转换器12的再生数据，并擦除(移位出)最老的最大再生数据MAXRD。

移位寄存器103为用于存储M个(例如M＝8)前面再生的数据的寄存器，即鉴别器114判定为从A/D转换器12输出的再生数据中最小值的数据。在第一实施例中，串联8个8位锁存电路。移位寄存器103通过选择器116连接在A/D转换器12与CPU14上。当接通无线接收机1的电源或更换电池19时，选择器116输出对应于来自CPU14的最小值的适当电平的数据。选择器116配置成使得在各级移位寄存器103中，即8个锁存电路中预置最小数据。从而，移位寄存器103通常通过选择器116连接在A/D转换器12上。再者，当判定来自A/D转换器12的再生数据为最小值时，用鉴别器1。14输出的脉冲信号PS2操作移位寄存器103进行移位。从而，作为最新的最小再生数据MINRD输入(或取入)来自A/D转换器12的再生数据，然后擦除(移位出)最老的最小再生数据MINRD。

平均器104为用于平均存储在移位寄存器102中的8个前面的最大再生数据MAXRD以得出平均数据MD的电路。将得出的数据提供给减法器109、差分电路107及平均器106。平均器105为适于平均存储在移位寄存器103中的8个前面的最小的再生数据MINRD以得出平均数据LD的电路。将得出的数据提供给差分电路107、平均器106及加法器110。

差分电路107为用于得出来自平均器104的平均数据MD与来自平均器105的平均数据LD之间的差以得出差分数据MLD的电路。得出的数据提供给除法器108。除法器108为用一个事先设定的常数“6”去除来自差分电路107的差分数据MLD以得出相除后的数据ND的电路。得出的数据提供给减法器109与加法器110。

减法器109为用于从来自平均器104的平均数据MD中减去来自除法器108的相除后的数据ND以得出第一阈值数据SD1的电路。得出的数据提供给比较器111。平均器106为用于平均来自平均器104的平均数据MD与来自平均器105的平均数据LD以得出第二阈值数据SD2的电路。得出的数据提供给比较器112。加法器110为用于相加来自除法器108的除后的数据ND与来自平均器105的平均数据LD以得出第三阈值数据SD3的电路。得出的数据提供给比较器113。

比较器111为用于比较来自A/D转换器12的当前再生数据RD与来自减法器109的第一阈值数据SD1以输出比较数据C1的电路。这里，比较数据C1指出当前再生数据RD是否大于第一阈值数据SD1。比较数据C1提供给鉴别器114。比较器112为用于比较来自A/D转换器12的当前再生数据RD与来自平均器106的第二阈值数据SD2以输出比较数据C2的电路。这里，比较数据C2指出当前再生数据RD是否大于第二阈值数据SD2。比较数据C2提供给鉴别器114。比较器113为用于比较来自A/D转换器12的当前再生数据RD与来自加法器110的第三阈值数据SD3以输出比较数据C3的电路。这里，比较数据C3指出当前再生数据RD是否大于第三阈值数据SD3。比较数据C3提供给鉴别器114。

鉴别器114为根据来自比较器111、112与113的各比较数据C1、C2与C3判定当前再生数据RD对应哪一电平的电路。

下面说明操作。在接收机部分11中将天线10接收的无线信号转换成四电平数据信号。在A/D转换器12中进一步将该数据信号转换成待提供给图3中所示的解调器部分13的8位数据数据信号。在解调器部分13中，根据以前存储在移位寄存器102中的8个最大再生数据MAXRD及以前存储在移位寄存器103中的8个最小的再生数据MINRD计算三个阈值电平SD1-SD3。将第一阈值数据SD1从减法器109提供给比较器111。将第二阈值数据SD2从平均器106提供给比较器112。将第三阈值数据SD3从加法器110提供给比较器113。从而，对应的比较器111、112与113将从A/D转换器12输入的各数字数据信号(再生数据)分别与阈电平SD1、SD2与SD3比较。各比较器111、112与113分别输出各比较数据C1、C2与C3给鉴别器114。

在鉴别器114中，当所有比较数据C1、C2与C3为“1”时，即当前再生数据RD为大于第一阈值数据SD1的最大数据时，便将双位数据“11”提供给CPU14作为解调数据并输出脉冲信号PS1。脉冲信号PS1提供给移位寄存器102作为移位脉冲，如下面详细描述的。

在鉴别器114中，当比较数据C1为“0”，而比较数据C2与C3为“1”时，即当前再生数据RD低于第一阈值数据SD1且高于第二阈值数据SD2时，便将双位数据“10”提供给CPU14作为解调数据。再者，当比较数据C1与C2为“0”且比较数据C3为“1”时，即当前再生数据RD低于第二阈值数据SD2且高于第三阈值数据SD3时，便将双位数据“01”提供给CPU14作为解调数据。再者，当所有比较数据C1、C2与C3为“0”时，即当前再生数据RD为低于第三阈值数据SD3的最小数据时，便将双位数据“00”提供给CPU14作为解调数据，并输出脉冲信号PS2。将脉冲信号PS2提供给移位寄存器103作为移位脉冲。

说明从鉴别器114输出脉冲信号PS1与PS2的情况中的操作。如上所述，当来自A/D转换器12的当前再生数据RD高于第一阈值数据SD1时，鉴别器114输出具有作为移位寄存器102的移位脉冲的功能的脉冲信号PS1。当来自A/D转换器12的当前再生数据RD低于第三阈值数据SD3时，鉴别器114输出具有作为移位寄存器103的移位脉冲的功能的脉冲信号PS2。

当将脉冲信号PS1提供给移位寄存器102时，便将存储在各锁存器中的存储数据移位一个锁存器。从而，将A/D转换器12输出的并被鉴别器114判定为高于第一阈值数据SD1的再生数据RD取入移位寄存器102的第一锁存器中作为最新的最大数据MAXRD。同时，将存储在移位寄存器102的第八锁存器中的最老的最大数据移位出去加以擦除。即更新从移位寄存器102输出到平均器104的8个最大再生数据MAXRD。从而改变了从平均器104输出到减法器109、差分电路107及平均器106的平均数据MD。分别校正减法器109输出的第一阈值数据SD1、平均器106输出的第二阈值数据SD2及加法器110输出的第三阈值数据SD3。在判定下一个再生数据的电平时，将这三个校正后的阈值数据SD1、SD2与SD3定义为阈电平。

类似地，当将脉冲信号PS2提供给移位寄存器103时，便将存储在各锁存器中的存储数据移位一个锁存器。从而，将从A/D转换器12输出的并被鉴别器114判定为低于第三阈值数据SD3的再生数据RD取入移位寄存器103的第一锁存器作为最新的最小数据。同时，将存储在移位寄存器103的第八锁存器中的最老的最小数据移位出去加以擦除。即，更新从移位寄存器103输出到平均器105的8个最小再生数据MINRD。从而，改变从平均器105输出到差分电路107、平均器106及加法器110的平均数据LD。分别校正减法器109输出的第一阈值数据SD1、平均器106输出的第二阈值数据SD2及加法器110输出的第三阈值数据SDS。在判定下一个再生数据的电平时，便将这三个校正后的阈值数据SD1、SD2与SD3定义为阈电平。

从而，按照上述第一实施例，诸如4PAM信号等多电平调幅信号是在数字化该信号后解调的。再者，在以下两种情况中，按照再生数据RD校正第一、第二与第三阈值，更具体地，根据包含再生数据RD在内的8个前面的最大与最小数据。一种情况是再生数据RD的电平高于第一阈电平(最大阈电平)。另一种情况是再生数据RD的电平低于第三阈电平(最小阈电平)。从而，有可能正确地解调多电平调制的信号而不受电路元件的特征变化引起的影响。再者，即使存在不均匀或不平衡的幅度畸变，也有可能正确地解调多电平调制的信号而不移位电平。第二实施例

按照上述第一实施例，解调数据需要七个算术运算电路104-110及三个比较器111-113。因此，电路结构多少有些复杂。按照第二实施例，利用一个全加法器与多个寄存器来解调数据。

图4为展示按照本发明的第二实施例的解调器部分的详细结构的方框图。图4中，解调器包括例如控制器201、寄存器202、203、204、206、207与208、移位寄存器205、数据选择器209、代码倒相器210、全加法器211、桶形移位器212、鉴别器213以及选择器214、215与216。该解调器适用于图2中所示的接收机1。在本例中，即在将该解调器适应图2中所示的接收机1的情况中，与解调器部分13类似，图4中所示的解调器连接在A/D转换器12与CPU14之间。

为了容易理解解调操作，首先说明第二实施例的原理。

如在发明背景中说明的，当存在本机偏移时，鉴频器等再生的四电平模拟信号的所有电平都在高电平或低电平侧上偏移。当存在着构成鉴频器等的电路元件的特征变化时，再生的四电平模拟信号的幅度部分地或全部地畸变。按照第一实施例，根据从A/D转换器12输出的再生数据中的最大与最小数据得出三个阈电平。按照这三个阈电平确定从A/D转换器12输出的再生数据的电平。与第一实施例不同，按照第二实施例，从A/D转换器12输出的再生数据是在解调之前正规化的。这便是，重新定标从A/D转换器12输出的再生数据，使得最大值的平均值和最小值的平均值分别为16进制标记的“E0”与“20”。

图5示出从A/D转换器12输出的再生数据的电平分布、其正规化值及三个阈电平之间的关系。8位再生数据RD是用00_H至FF_H256个分度表示的(H表示16进制标记)。图5示出4PAM信号的例子，因此电平分布包含四级。因此，用于鉴别再生数据的电平的三个阈电平与第一实施例中采用的一样。如果用m表示最大数据的平均值，而用l表示最小数据的平均值，三个阈值数据(第一、第二与第三阈值数据)SL1、SL2与SL3的表示如下：

DP＝(m-l)/6 (1)

SL1＝m-DP＝(5m+l)/6 (2)

SL2＝(m+l)/2 (3)

SL3＝l+DP＝(m+5l)/6 (4)

由于再生数据RD是正规化的，因此最大值的平均值与最小值的平均值分别为十六进制表示的“E0”与“20”，正规化的第一至第三阈值数据SL1、SL2与SL3表示成十六进制的“CO”、“80”与“40”。正规化后，低于从A/D转换器12再生的数据的平均值l一个电平DP的一个虚拟的最低值VS(＝00_H)表示如下：

VS＝l-DP＝(7l-m)/6 (5)

正规化的再生数据RD，即重新定标数据SCL表示如下：

SCL＝(RDL-VS)/8·DP

＝(RDL-(7l-m)/6)/8((m-l)/6)

＝(6RDL-7l+m)/8(m-l) (6)

按照第二实施例，来自A/D转换器12的再生数据RD是根据上述式(6)处理的。

下面详细说明图4中所示的用于执行上述运算的解调器部分。解调器部分200包括控制器201、寄存器202、203、204、206、207与208、移位寄存器205、数据选择器209、代码倒相器210、全加法器211、桶形移位器212、鉴别器213以及选择器214与215。为了简化算术运算，在运算中不计算最大值与最小值的平均值，而利用其总值。

按照上述结构，控制器201控制整个解调器部分。即，控制器201按照来自CPU14的控制信号CS以及来自鉴别器213的最大值检测信号MDTCT与最小值检测信号LDTCT控制各电路。寄存器202与203为移位寄存器，各存储m个最大的再生数据MAXRD(类似于第一实施例，m＝8)及m个最小的再生数据MINRD。移位寄存器202与203的各输入端连接在数据选择器214与215上。类似于第一实施例，当接通无线接收机1的电源或更换电池时，CPU14在移位寄存器102与103中预置对应于最大值与最小值的适当电平。选择器214与215连接在A/D转换器12的输出端上。寄存器202与203提供其输出给数据选择器209。寄存器204为用于存储第一阈值数据SD1、第二阈值数据SD2及第三阈值数据SD3的移位寄存器。第一至第三阈值数据SD1、SD2与SD3是由CPU14预置的，并在鉴别来自A/D转换器12再生数据时输出到数据选择器209。第一至第三阈值数据SD1、SD2与SD3通常为16进制表示的“CO”、“80”与“40”，但也可以根据测定的数据为每一台接收机确定。

移位寄存器205存储正规化数据，即来自进行下述操作的A/D转换器12的输入数据(再生数据)。移位寄存器205的输入端连接在全加法器211的进位输出端CY上。移位寄存器205的输入端为倒相输入。

寄存器206、207与208为用于算术运算的寄存器，各连接在桶形移位器212的输出端上。寄存器206、207与208的输出(12位、11位与11位)连接到数据选择器209上。寄存器206的输出还连接到全加法器211上。

数据选择器209的一个输入端连接在A/D转换器12的输出端及寄存器202、203、204、206、207与208及移位寄存器205的各输出端上。数据选择器209在控制器201的控制下选择要提供给代码倒相器210的12位输出数据。将来自数据选择器209的输出数据的代码倒相或保持不变，然后提供给全加法器211。

全加法器211为用于接收来自寄存器206的12位输出数据及来自代码倒相器210的12位输出数据并将它们相加的电路。如果代码倒相器210倒相了输入数据，加法器211可执行减法运算。全加法器211的输出连接在桶形移位器212与移位寄存器215上。运算结果数据(进位输出)CY(1位)提供给桶形移位器212、移位寄存器205及鉴别器213。进位输出表示运算是否完成。运算结果数据(12位)提供给桶形移位器212。

桶形移位器212为用于以简单的方式将全加法器211的输出，即相加或相减的结果数据，除以2i及将全加法器211的输出乘以2i的电路。桶形寄存器212连接在全加法器211的输出上。加法或减法得出的数据不加改变地或按照模式向下移位后输出。即控制器201将桶形移位器212设置成移位模式或通常模式。在移位模式的情况中，将运算结果数据下移i位(由于m为8(＝2³)，i＝3)。在通常模式的情况中，不加改变地输出全加法器211的输出数据。

鉴别器213为用于根据运算结果数据CY判定再生数据的电平的电路。类似于第一实施例，两位解调数据“00”、“01”、“10”与“11”是对应于电平0、1、2与3得出的。将对应于检测到最大与最小值的最大检测信号MDTCT与最小检测信号LDTCT提供给控制器201。

下面说明第二实施例的操作。在图4所示的解调器部分中，将来自A/D转换器12的8个最大再生数据MAXRD与最小再生数据MI NRD分别存储在各寄存器202与203中。将第一、第二与第三阈值数据SD1、SD2存储在寄存器204中。

控制器201首先将桶形移位器212的模式设定为通常模式。实现加法运算来相加存储在寄存器203中的8个最小再生数据MAXRD。此外，还实现加法运算来相加存储在寄存器202中的8个最大再生数据MINRD。更具体地，在最小值加法中，将来自寄存器203的第一个最小再生数据MINRD通过数据选择器209与代码倒相器210(并不倒相代码)提供给全加法器211。此外，将提供给全加法器211的第一个最小再生数据MINRD提供给桶形移位器212。借此将最小再生数据MINRD存储在寄存器206中。当将存储在寄存器206中的最小再生数据MINRD输出给全加法器211时，通过数据选择器209与代码倒相器210(并不倒相代码)将下一个最小再生数据MINRD从寄存器203提供给全加法器211。在全加法器211中，将第一个最小值(最小再生数据MINRD)加在下一个最小值(最小再生数据MINRD)上。将结果(得出的相加数据)提供给桶形移位器212。这样，依次从寄存器203中读取要加在得出的相加数据上的最小再生数据MINRD，从而得出8个前面的最小值的总值。最小值的总值从桶形移位器212输出到寄存器208。即，寄存器208存储最小值的总值。

全加法器211的加法运算类似地得出存储在寄存器202中的8个前面的最大再生数据MAXRD。得到的最大值的总值从桶形移位器212输出到寄存器207。即，寄存器207存储最大值的总值。可以事先实现获得最大值的总值的运算或获得最小值的总值的运算。

数据选择器209将存储在寄存器207中的最大值的总值提供给代码倒相器210(并不倒相代码)。通过全加法器211与桶形移位器212将总值提供给寄存器206。再一次将存储在寄存器206中的最大值的总值提供给全加法器211。同时，数据选择器209将存储在寄存器208中的最小值的总值提供给代码倒相器210。代码倒相器210倒相代码并将倒相后的数据提供给全加法器211。在全加法器211中，倒相最小值的总值的代码，从而从最大值的总值中减去最小值的总值。将相减的总值提供给寄存器207。即，寄存器207存储相减的总值。

控制器201将桶形移位器212的模式从通常模式变换到移位模式。由于i＝3(m＝8)，该移位模式为下移3位的模式。从而，从通常模式变换到移位模式之后，全加法器211将已经存储在寄存器206中的最大值的总值加在存储在寄存器208中的最小值的总值上。将得出的相加数据提供给桶形移位器212，在其中将数据下移3位并输出给寄存器206。存储在寄存器206中的下移了3位的得出的相加数据便是所有前面的8个最大与最小值的总值(相加值)的平均数据。

控制器201将桶形移位器212的模式从移位模式变换到通常模式。读出存储在寄存器206中的平均数据供提交给全加法器211。同时，读出存储在寄存器208中的最小值的总值，供通过数据选择器209与代码倒相器210(倒相代码)提交给全加法器211。全加法器211从平均数据中减去最小值的总值。得出的相减数据从桶形移位器212输出到寄存器206。即，寄存器206存储从减法得出的数据。

在完成上述运算时，寄存器206、207与208的存储内容如下：

寄存器206：

DR＝(8M-7·8L)/8 (7)

寄存器207：

DT＝(8M-8L) (8)

寄存器208：

MINT＝8L (9)

其中DR为得出的相减数据，DT为相减的总值，而MINT则为最小值的总值。

接着，六次将A/D转换器12的输出(再生数据RD)加在存储在寄存器206中的得出的相减数据DR上。更具体地，将存储在寄存器206中的得出的相减数据DR提供给全加法器211。同时将来自A/D转换器12的再生数据RD从数据选择器209输出到并不倒相数据的代码倒相器210。从而，再生数据RD是不改变地提供给全加法器211的。全加法器211实现第一次将得出的相减数据DR与再生数据RD相加的运算。将得出的相加数据从桶形移位器212输出到寄存器206。由于再生数据RD相加六次，将第一次相加的数据从寄存器206输出到全加法器211，以便将再生数据RD加在第一次相加的数据上。重新将得出的相加数据存储在寄存器206中，然后类似地将再生数据重复相加六次。这样，在完成了6次加法之后，存储在寄存器206中的最后相加数据表示如下：

AR＝6RD+(8M-7·8L)/8 (10)

其中AR为得出的相加数据。

接着，将得出的相加数据(存储在寄存器206中的得出的相加数据AR)除以存储在寄存器207中的相减总值。这是上式(6)中所示的算术运算。更具体地，重复下述运算(a)与(b)预定的P次(P为一自然数)。

(a)首先，从寄存器206中读出得到的相加数据AR供输出给全加法器211与数据选择器209。通过代码倒相器210(不倒相代码)将输出给数据选择器209的得出的相加数据AR提供给全加法器211。全加法器211进行运算将两个相同的数据，即两个得出的相加数据AR相加以便由桶形移位器212将相加后的数据输出给寄存器206。桶形移位器206存储双倍的得出的相加数据AR(以下称作得出的相加数据AR2)。

(b)第二，将存储在寄存器206中的得出的相加数据AR2提供给全加法器211。同时，读出存储在寄存器207中的相减的总值DT供输出给数据选择器209与代码倒相器210(它倒相代码)。将代码倒相器210的输出提供给全加法器211。全加法器211进行运算从得出的相加数据AR2中减去相减的总值DT。在完成了没有借位的正确运算的情况中，桶形移位器212将上述运算得出的减法结果数据提供给寄存器206。从而，在正确运算情况中，寄存器206存储运算结果数据。反之，当由于出现借位而不能实现正确运算时，运算结果数据不存储在寄存器206中。保持当前存储在寄存器206中的得出的相加数据AR2，以便将运算结果数据CY(＝“1”，1位)输出给移位寄存器205，移位寄存器205倒相输入，从而在运算结果数据CY为“1”时存储“0”。上述预定的次数(P)是根据要解调的信号的阶的。在四电平解调器的情况中，如果阶不小于2，有可能随意设定预定的次数(P)。实践中，预定的次数(P)最好对应于A/D转换器12的输出位数(本例中为m＝8)。

读出存储在移位寄存器205中的前面八个运算结果数据，即来自A/D转换器12的正规化再生数据RD。以便通过数据选择器209、代码倒相器210(不倒相代码)、全加法器211及桶形移位器212提供给寄存器206。此外，从寄存器206读出8位正规化数据供提交给全加法器211。同时，从寄存器204读出第二阈值数据SD3供通过数据选择器209与代码倒相器210(它倒相代码)提供给全加法器211。在全加法器211中，倒相第三阈值数据SD3，从而从正规化数据中减去第三阈值数据SD3。将表示运算结果的运算结果数据CY提供给鉴别器213。类似地，从寄存器204中读出第二与第一阈值数据RD2与RD1以便从正规化数据中减去。在任何结果中，都将运算结果数据提供给鉴别器213。在鉴别器213中，通过将正规化数据与输入数据CY，即阈电平比较而确定正规化数据的电平为电平0-3之一。

假定CY0为与第三阈电平的比较结果，CY1为与第二阈电平的比较结果，而CY2则为与第一阈电平的比较结果。CY0、CY1及CY2与电平值之间的关系如下：

当CY0＝0，CY1＝0且CY2＝0时，电平为0(最小电平)，

当CY0＝1，CY1＝0且CY2＝0时，则电平为1，

当CY0＝1，CY1＝1且CY2＝0时，电平为2，以及

当CY0＝1，CY1＝1且CY2＝1时，电平为3(最大电平)。

当检测到最大电平时，即鉴别器213确定当前的再生数据RD高于第一阈值数据SD1时，将其一位最大检测数据MDTCT与一位最小检测数据LDTCT分别为“1”与“0”的两位数据提供给控制器201。控制器201便将产生这一结果的当前再生数据RD作为最大再生数据MAXRD存储在寄存器202中。由于寄存器202新存储了输入的最大再生数据MAXRD，便擦除最老的最大再生数据MAXRD。当检测到最小电平时，即鉴别器213确定当前的再生数据RD低于第三阈值数据SD3时，将其一位最大检测数据MDTCT与一位最小检测数据LDTCT分别为“0”与“1”的两位数据提供给控制器201。控制器201便将产生这一结果的当前再生数据RD作为最小再生数据MINRD存储在寄存器202中。由于寄存器202新寄存了输入的最小再生数据MINRD，便擦除最老的最小再生数据MINRD。

从而，按照上述第二实施例，算术运算电路只包括一个全加法器211。因此，与第一实施例相比，有可能简化算术运算电路。再者，通过利用寄存器，便能为利用移位的除法与比较过程保持数据，便有可能不用移位信号电平而正确地解调直线性错误的多电平信号。

有可能用RAM作为移位寄存器来取代寄存器202、203与204而省出寄存器空间。控制器201是用随机门实现的。然而，由于控制器201能包括ROM，从而除了4电平信号之外还可能解调多种多电平信号。

按照上述第二实施例，是将存储在移位寄存器205中的8位运算结果数据与第一、第二与第三阈值数据SD1、SD2与SD3比较的。然而，可将移位寄存器205的高位(2或3位)值直接提供给鉴别器213去判别。即，假定第一至第三阈值数据为“C0”、“80”与“40”。如果高两位为“11”，解调的信号的电平便是3。如果高两位为“10”，解调的信号的电平便是2。如果高两位为“01”，解调的信号的电平便是1。如果高两位为“00”，解调信号的电平便是0。

在上述第二实施例中，作为例子，采用8个前面的最大再生数据MAXRD与8个最小再生数据MINRD。从而，在移位模式中，桶形移位器211下移三位来得到其平均数据。在四个前面的数据MAXRD与MINRD的情况中，其中i＝2，桶形移位器211下移两位。

有可能与从A/D转换器12输入的再生数据RD联锁地校正存储在寄存器204中的第一、第二与第三阈值数据RD1、RD2与RD3。即，当更新寄存器202或203的数据时，用算术运算改变或校正存储在寄存器204中的第一、第二与第三阈值数据RD1、RD2与RD3。这一修改将在下面说明。

分别将第一、第二与第三阈值数据定义为RD1’，RD2’与RD3’。第一、第二与第三阈值数据RD1’、RD2’与RD3’表示如下：

RD1′＝(5·8M+8L)/(8×6)＝(5·8M+8L)/(16×3) (11)

RD2′＝(8M+8L)/(8×2)＝(8M+8L)/16 (12)

RD3′＝(8M+5·8L)/(8×6)＝(8M+5·8L)/(16×3) (13)

假定在更新存储在寄存器202中的最大再生数据MAXRD时，已将存储在寄存器203中的8个最小再生数据MINRD传送给了寄存器206。与上述第二实施例类似，寄存器208与全加法器211将更新后的寄存器202中的最大再生数据MAXRD相加。将得出的相加最大值存储在寄存器207中。

为了得到第二阈值数据RD2’，将存储在寄存器207中的最大值的得出的相加数据传送给寄存器206。在本例中，控制器201将桶形移位器212设定为4位移位模式。四位移位对应于上式(12)中所示的分母(＝16)的除法。从而，全加法器211将存储在寄存器206中的最大值的得出的相加数据加在存储在寄存器208中的最小值的得出的相加数据上。在桶形移位器212中将得出的相加数据移位4位，从而将得出的相加数据作为第二阈值数据RD2’存储在寄存器204中。然后，控制器201将桶形移位器212变换到通常模式。

为了得到第一阈值数据RD1’，将存储在寄存器207中的最大值的得出的相加数据传送给寄存器206。将与存储在寄存器206与207中的最大值相同的得出的相加数据在全加法器211中相加。将得出的相加数据输出到寄存器206。在全加法器211中将存储在寄存器206中的得出的相加数据加在存储在寄存器207中的得出的相加数据上。将得出的相加数据存储在寄存器206中。将上述运算重复三次。再者，在控制器201将桶形移位器212变换到4位移位模式之后，在全加法器211中将存储在寄存器206中的用运算5·8M得出的相加数据加在存储在寄存器208中的最小值的得出的相加数据上。将得出的相加数据提供给桶形移位器211，从而完成了对应于5·8M得出的相加数据加在存储在寄存器208中的最小值的得出的相加数据上。将得出的相加数据提供给桶形移位器211，从而完成了对应于5·8M+8L的运算。按照4位移位模式将输出给桶形移位器211的得出的相加数据下移4位，供输出给寄存器206。从而，完成了对应于(5·8 M+8L)/16的运算。控制器201将桶形移位器212复位到通常模式。

此外，将存储在寄存器206中的得出的相加数据除以了从而完成了对应于式(11)的运算(5·8M+8L)/(16×3)。更具体地，重复了预定次数的下述运算(A)与(B)之后，实现运算(C)以便完成了上述运算。

这便是，(A)从存储在寄存器206中的得出的相加数据(初始值(5·8M+8L)/16)的最高位中减去表示3的有效位，这对应于从得出的相加数据中减去3。是否进行了正确的减法是由是否有借位确定的。没有出现借位便认为进行了正确的减法。在将一位运算结果数据CY(＝“1”)输出到寄存器205时，将得出的相减数据从桶形移位器212传送到寄存器206。出现借位时，在将一位运算结果数据CY(＝“0”)输出到寄存器205时，保持当前存储在寄存器206中的数据。

下面，(B)将存储在寄存器206中的数据直接输出到全加法器211以及通过数据选择器209与代码倒相器210(并不倒相代码)将存储在寄存器206中的数据间接输出到全加法器211。全加法器211将这些数据相加并将得出的相加数据输出到寄存器206。借此将存储在寄存器206中的得出的相加数据更新成两倍于存储在寄存器206中的原始数据。运算(A)与(B)的重复次数是根据要解调的信号的阶数设定的。在解调四电平多电平信号的情况中，当阶数不小于2时，随意重复该运算。实践中，重复次数最好与A/D转换器12的输出位数对应。

(C)最后，将存储在寄存器205中的8位运算结果数据输出到寄存器204，从而得以校正第一阈值数据RD1’。

第三阈值数据RD3’类似于上述第一阈值数据RD1’。通过利用寄存器206与全加法器211，对存储在寄存器208中的最小值的得出的相加数据实现对应于5·8L的运算。从而，得出的相加数据存储在寄存器206中。进一步将存储在寄存器207中的最大值的得出的相加数据(8M)加在存储在寄存器206中的最小值的得出的相加数据(5·8L)上。将得出的相加数据存储在寄存器206中从而完成了对应于8M+5·8L的运算。接着将桶形移位器212改变成4位移位模式，从而将存储在寄存器206中的得出的相加数据(8M+5·8L)下移四位，并将得出的相加数据存储在寄存器206中。从而完成了与(8M+5·8L)/16对应的运算。实现对应于式(13)的运算，因此将存储在寄存器206中的最后数据((8M+5·8L)/16)除以3。采用用来获得第一阈值数据RD1’的运算(A)、(B)与(C)在寄存器206中获得式(13)的运算结果。因此，将存储在寄存器205中的8位运算结果数据传送给寄存器204作为第三阈值数据RD3’。

即使与最大或最小值的变化联锁地校正第一、第二与第三阈值数据，也可能得到与上述第二实施例相同的效果。

第三实施例

按照上述第二实施例，当鉴别结果既不是最大也不是最小数据时，不更新寄存器202或203、或者寄存器207或208中的数据。有可能用中间电平来更新阈电平。再者，按照第二实施例，在解调时改变了除阈值数据的数据。反之，按照第三实施例，阈值数据是在解调后改变的。第三实施例的整个构造类似于图3中的构造。部分地改变按照图4中所示的第二实施例的解调器部分。相应地，与图4中相同的电路元件具有相同的参照数字并省略它们的说明。

图6为展示按照第三实施例的解调器部分的结构的方框图。图2中所示的接收机1采用图6中的解调器部分。类似于图2中的解调器部分13，该解调器部分连接在A/D转换器12与CPU14上。

解调器部分包括例如寄存器202、203、206、207与208、移位寄存器205、数据选择器209、代码倒相器210、全加法器211、桶形移位器212、数据选择器214与215、控制器216、寄存器217、鉴别器218以及阈值发生器219。

在与图4中的电路不同的电路中，控制器216不仅控制图6中各电路的操作，还根据来自鉴别器218的总判定结果数据JRD控制改变操作。类似于上述寄存器204，寄存器217存储第一、第二与第三阈值数据RD1、RD2与RD3，因此其输入端连接在阈值发生器219上。类似于上述鉴别器213，鉴别器218按照运算结果数据CY的值确定当前再生数据RD的电平。将总判定结果数据提供给控制器216。

阈值发生器219包括用于存储要作为初始数据预置在移位寄存器217中的三个阈值数据的存储器、用于分别存储正规化的四个电平的存储器以及用于得出两个数据的平均值的算术运算部分。阈值发生器219的输入与输出端分别连接在移位寄存器205与寄存器217上。阈值发生器219生成三个阈值数据，即按从低到高电平次序的第一阈值数据SD1”、第二阈值数据SD2”及第三阈值数据SD3”。

下面说明操作。图6中所示的调制部分类似于图4中所示的调制部分。每当将各运算结果数据CY0、CY1与CY2提供给鉴别器218时，即每当得出鉴别结果时，便将存储在移位寄存器205中的8位正规化数据提供给阈值发生器219。该数据是存储在根据电平分成四个区的存储器的对应区中的。完成了解调之后，(它对应于诸如寻呼接收机等通信接收机中的不接收时段)，阈值发生器219中的算术运算部分计算存储在各存储器区中的正规化数据的平均值。平均值中包括对应于电平3的最大平均数据、对应于电平2的第一中间平均数据、对应于电平1的第二中间平均数据及对应于电平0的最小平均数据。

在上述算术运算部分中，进一步计算最大平均数据与第一中间平均数据之间的第三中间平均数据、第一与第二中间平均数据之间的第四中间平均数据、第二中间平均数据与最小平均数据之间的第五中间平均数据。分别作为第一阈值数据SD1”、第二阈值数据SD2”与第三阈值数据SD3”。将第三、第四与第五中间平均数据输出到寄存器217。寄存器217根据这些第一至第三阈值数据SD1”至SD3”校正阈值数据。

从而，按照第三实施例，有可能校正诸如即使最大值与最小值之间的中间阈值等阈值。从而，有可能增进对接收的多电平信号的跟踪特征。有可能得到两倍的跟踪特征，例如在四电平信号的情况中。在n电平(n≥2)信号的情况中得到(n-1)倍的跟踪特征。应指出可将阈值发生器219的存储器分成与电平对应的各部分，或者为各电平提供多个存储器。

在以上的说明中，是将四个电平的各自的正规化数据存储在阈值发生器219的存储器中的。然而，也可以存储第二与第三电平的正规化数据，即第一与第二中间平均数据。在这一情况中，首先计算第一与第二中间数据的各自的平均值，然后计算这两个平均值的平均值，即第一与第二中间数据的平均值。得出的平均数据便是第二阈值数据。该平均值是从第一与第二中间平均数据之间的差中计算出的。将得出的平均数据(以下称作U)加在第一中间平均数据上。得出的数据便是第一阈值数据。再者，从第二中间平均数据中减去平均数据U。得出的数据便是第三阈值数据。这样，将第一、第二与第三阈值数据存储在寄存器217中便完成了阈值的校正。

第四实施例

按照第三实施例，将电路构成为利用寄存器202与203来存储8个最大再生数据MAXRD与8个最小再生数据MINRD。按照下述第四实施例，省去了这些寄存器202与203。按照第四实施例，数据是解调之后改变的。第四实施例的整个构造类似于图2中所示的第一实施例。部分地改变了按照图6中所示的第三实施例的解调器部分。从而与图6中的电路元件相同的电路元件具有相同的参照数字并省略它们的说明。

图7为展示按照第四实施例的解调器部分的结构的方框图。图2中的接收机1采用图7中所示的解调器部分。类似于解调器部分13，第四实施例的解调器部分连接到A/D转换器12与CPU14上。

图7中所示的解调器部分包括，例如，寄存器206、207与208、移位寄存器205、代码倒相器210、全加法器211、桶形移位器212、控制器216、寄存器217、鉴别器218、阈值发生器219、数据选择器220以及选择器221与222。

在与图6中的电路不同的电路中，由于没有寄存器202与203，便将数据选择器220的输入端连接在A/D转换器12、寄存器206、207、208与217及移位寄存器205的输出端上。选择器221将其预置的8个前面的最小再生数据MINRD的总值存储在寄存器208中。选择器222将其预置的8个前面的最大再生数据MAXRD的总值存储在寄存器207中。在寄存器207与208中预置初始数据之后，将选择器221与222切换到桶形移位器212上。

下面说明第四实施例的操作。假定8个前面的最大再生数据MAXRD的得出的相加数据与8个前面的最小再生数据MINRD的得出的相加数据分别存储在寄存器207与208中。这一状态与第二实施例中完成了存储在寄存器203中的8个前面的最小再生数据MINRD及存储在寄存器202中的8个前面的最大再生数据MAXRD的加法的状态相同。

类似于第二实施例，鉴别器218鉴别四个电平。两位解调数据是利用运算结果数据CY0、CY1与CY2得出的。

总的相减数据DT存储在寄存器207中。总的最小数据MINT存储在寄存器208中。从寄存器207中读出总的相减数据DT，通过数据选择器220、代码倒相器210、全加法器211与桶形移位器212将其提供给寄存器206。从而，总的相减数据存储在寄存器206中。再者，从寄存器208中读出总的最小数据MINT，并通过数据选择器220及代码倒相器210(不倒相代码)将其提供给全加法器211。由于将来自寄存器206的总的相减数据提供给全加法器211，便实现了诸如DT+MINT的加法运算。将得出的相加数据从桶形移位器212输出到寄存器207。这样，便将得出的相加数据(DT+MINT)存储在寄存器207中。

存储在寄存器207与208中的数据分别改变成了8M与8L。由于鉴别器218提供总判定结果数据JRD给控制器216，控制器216便按照电平控制操作。判定结果数据JRD为按照电平0(最小)、电平1、电平2或电平3(最大)的两位数据“00”、“01”“10”或“11”。例如，在鉴别器218的判定结果为最大值时，控制器216按照总判定结果数据JRD执行下述操作。首先将桶形移位器212变换到移位模式来读取存储在寄存器207中的最大值的总值8M。在代码倒相器210中倒相这一读取的数据，并在桶形移位器212中将数据下移三位。在桶形移位器212中，将最大值的总值除以8。将得出的商数据输出给寄存器206。再次从寄存器207中读出最大值的总值8M，将该总值加在存储在寄存器206中的得出的商数据上。将得出的相加数据存储在寄存器206中。

接着从寄存器206中读出得出的相加数据，在全加法器211中将其加在从A/D转换器12输入的当前再生数据RD上。将得出的相加数据通过桶形移位器212提供给寄存器207。存储在寄存器207中的得出的相加数据便改变成RD(当前再生数据)+7M。

如果鉴别器218的判定结果为最小值，控制器216便按照总判定结果数据JRD执行下述操作。首先将桶形移位器212变换到移位模式来读出存储在寄存器208中的最小值的总值8L。在代码倒相器210中倒相读出数据，在桶形移位器212中将数据下移3位。在桶形移位器212中，将最小值的总值除以8。将得出的商数据输出到寄存器206中。再次从寄存器207中读出最小值的总值8L，将其加在存储在寄存器206中的除法结果数据上。将得出的相加数据存储在寄存器206中。

下面，从寄存器206中读出相加结果数据，从而在全加法器211中将加法结果数据加在从A/D转换器12输入的当前再生数据RD上。通过桶形移位器212将得出的相加数据提供给寄存器207。存储在寄存器212中的相加结果数据改变成RD(当前再生数据)+7L。

在鉴别器218的判定结果既非最大又非最小值时，不进行操作，从而各寄存器中的数据保持不变。

这样，寄存器207与208的内容按照判定结果为最大值、最小值或既非最大又非最小值的情况而改变。由于存储在寄存器217中的第一、第二与第三阈值校正与第三实施例的相同，故省略它们的说明。

从而，按照第四实施例，能达到第三实施例的相同效果。

工业上可应用性

按照本发明的第一方面，将多电平调幅的输入模拟信号转换成按照模拟信号的电平的数字信号。因此，有可能正确地解调多电平信号而免受电路元件的特征变化引起的影响。再者，即使存在不均匀或不平衡的畸变，也可能正确地解调而不移位电平。

按照本发明的第二方面，将模拟信号转换成数字信号之后按照模拟信号的电平解调多电平调幅的输入模拟信号。再者，在数字信号的电平高于最大阈值或低于最小阈值时，便鉴别数字信号的电平。从而，有可能正确地解调而免受电路元件的特征变化引起的影响。再者，即使存在不均匀或不平衡的畸变，也可能正确地解调而不移位电平。

按照本发明的第三方面，从多个具有高于最大阈值的电平或低于最小阈值的电平的数字信号得出多个前面的阈值。因此，有可能正确地解调而免受电路元件的特征变化引起的影响。再者，即使存在不均匀或不平衡的畸变时，也可能正确地解调而不移位电平。

按照本发明的第四方面，将模拟信号转换成数字信号之后按照信号电平解调多电平调幅的输入模拟信号。因此，有可能正确地解调而免受电路元件的特征变化引起的影响。再者，即使存在不均匀或不平衡的畸变，也可能正确地解调而不移位电平。

按照本发明的第五方面，将模拟信号转换成数字信号之后按照信号电平解调多电平调幅的输入模拟信号。再者，在数字信号的电平高于最大阈值或低于最小阈值时，鉴别数字信号的电平。因此，有可能正确地解调而免受电路元件的特征变化引起的影响。再者，即使存在不均匀或不平衡的畸变，也可能正确地解调而不移位电平。

按照本发明的第六方面，从多个具有高于最大阈值的电平或低于最小阈值电平的前面的数字信号中得出多个阈值。因此，有可能正确地解调而免受电路元件的特征变化引起的影响。再者，即使存在不均匀或不平衡的畸变，也可能正确地解调而不移位电平。

熟悉本技术的人员很容易发现其它优点与修改，因此，本发明在其广义方面不限于这里所示出与描述的特定细节、代表性装置及例示的实例。从而，可以作出各种修改而不脱离所附的权利要求书及其等效物所定义的总的发明概念的精神或范围。

Claims

1、一种多电平信号解调装置，包括：

用于将多电平调幅的输入模拟信号转换成数字信号的装置；

用于存储所述转换装置得出的所述数字信号的装置；

用于根据存储在所述存储装置中的所述数据信号计算多个阈值数据的装置；以及

用于按照所述计算装置计算出的多个阈值数据将所述转换装置得出的所述数字信号解调成按照所述数字信号的电平的信号的装置。

2、一种多电平信号解调装置，包括：

用于将多电平调幅的输入模拟信号转换成数字信号的装置；

用于在满足预定要求时存储所述转换装置得出的所述数字信号的装置；

用于按照存储在所述存储装置中的所述数字信号，计算多个判定所述数字信号的电平的阈值数据的装置；以及

用于按照所述计算装置计算出的多个阈值数据，将所述转换装置得出的最新数字信号解调成按照所述数字信号的电平的信号的装置，当所述数字信号高于所述多个阈值数据中的最大阈值数据的电平或低于最小阈值数据的电平时，所述解调装置判定满足所述预定的要求，从而有可能利用最新的数字信号来校正存储在所述存储装置中的所述数字信号。

3、按照权利要求2的装置，其中所述存储装置存储满足预定的要求的多个前面的数字信号。

4、一种多电平信号解调方法，包括下述步骤：

将多电平调幅的输入模拟信号转换成数字信号；

存储所述转换步骤得出的所述数字信号；

按照所述存储步骤存储的所述数字信号计算多个阈值数据；以及

按照所述计算步骤计算出的多个阈值数据，将所述转换步骤得出的所述数字信号转换成按照所述数字信号的电平的信号。

5、一种多电平信号解调方法，包括下述步骤：

将多电平调幅的输入模拟信号转换成数字信号；

在满足预定的要求时，存储所述转换步骤得出的所述数字信号；

按照所述存储步骤存储的所述数字信号，计算多个判定所述数字信号的电平的阈值数据；

按照所述计算步骤计算出的多个阈值数据，将所述转换步骤得出的最新数字信号解调成按照所述数字信号的电平的信号，当所述数字信号高于所述多个阈值数据中的最大阈值数据的电平或低于最小阈值数据的电平时，所述解调步骤判定满足所述预定的要求，从而有可能利用最新的数字信号校正所述存储步骤存储的所述数字信号。

6、按照权利要求5的方法，其中所述存储步骤包括存储多个满足预定的要求的前面的数字信号的子步骤。