CN107534628A - 一种获取pam4的解码阈值的电路、方法和光网络单元 - Google Patents

Abstract

本发明实施例公开了一种获取PAM4的解码阈值的电路、方法和光网络单元，涉及通信技术领域，用以提高解码阈值的精确度，降低实现电路的复杂度。解码阈值包括Vth1、Vth2和Vth3，Vth1<Vth2<Vth3；该电路包括均值模块和微处理器；微处理器用于在确定输入均值模块的信号为目标信号后，采集均值模块对目标信号中的符号的接收电压进行均值运算得到的目标解码阈值；目标信号为第一信号时，目标解码阈值为Vth1，第一信号由表示00的符号和表示01的符号构成；和/或，目标信号为第三信号时，目标解码阈值为Vth3，第三信号由表示10的符号和表示11的符号构成。本发明实施例提供的技术方案用于获取PAM4的解码阈值的场景中。

Description

一种获取PAM4的解码阈值的电路、方法和光网络单元 技术领域

本发明涉及通信技术领域，尤其涉及一种获取PAM4(Pulse Amplitude Modulation 4，4阶脉冲幅度调制)的解码阈值的电路、方法和光网络单元。

背景技术

随着FTTH(Fiber To The Home，光纤到户)的大规模部署，光接入的带宽需求越来越大，目前光接入主流采用PON(Passive Optical Network，无源光网络)技术，而现阶段各种PON技术，例如，GPON(Gigabit PON，千兆无源光网络)，EPON(Ethernet PON，以太网无源光网络)，10G-EPON，10G-GPON等都共存着。而对于TDM PON(Time Division Multiplex PON，时分多路复用无源光网络)来说，当单波传输超过10Gb/s时，如果再采用低速的NRZ(Non-Return to Zero，不归零)码，其带宽效率会较低，且色散会变得很严重。所以，在单波传输超过高于10Gb/s时，较多采用多阶或高阶调制方式，例如，PAM4调制，Duobinary(双二进制)调制，QPSK(Quadrature Phase Shift Keyin，正交相移键控)调制，OFDM(Orthogonal Frequency Division Multiplexing，正交频分复用技术)调制等。

其中，在PAM4方式下，接收设备首先获取3个解码阈值，即：Vth1、Vth2和Vth3，其中，Vth1＜Vth2＜Vth3；然后，利用该3个解码阈值对所接收到电压信号进行PAM4解码。目前，一般通过以下方式获取解码阈值：对电压信号中的各符号的电压幅值进行均值运算，得到Vavg，将Vavg作为Vth2；获取电压信号中的各符号的电压幅值的峰值Vpeak，然后，利用公式Vth1＝Vavg-2*(Vpeak-Vavg)/3)，得到Vth1；利用公式 Vth3＝Vavg+2*(Vpeak-Vavg)/3，得到Vth3。

上述获取解码阈值的过程中需要求峰值，目前，一般利用峰值电路求峰值；但是，利用峰值电路所求得的峰值的精确度不高，这样会导致所获取的Vth1和/或Vth3的精确度不高。尤其地，当信号中包含过冲或噪声时，可能会将该过冲或噪声作为峰值，从而导致所获取的峰值与实际峰值之间的误差较大。另外，由于峰值电路实现复杂，因此会导致获取解码阈值的电路实现复杂。

发明内容

本发明的实施例提供一种获取PAM4的解码阈值的电路、方法和光网络单元，用以提高获取PAM4的解码阈值的精确度，以及降低获取解码阈值的电路的复杂度。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种获取PAM4的解码阈值的电路，所述PAM4的解码阈值包括第一解码阈值、第二解码阈值和第三解码阈值，其中，所述第一解码阈值小于所述第二解码阈值，所述第二解码阈值小于所述第三解码阈值；所述电路包括：

均值模块和与所述均值模块的输出端连接的微处理器；

所述均值模块用于对所输入的信号中的所有符号的接收电压进行均值运算；

所述微处理器用于在确定输入所述均值模块的信号为目标信号后，采集所述均值模块对所述目标信号中的符号的接收电压进行均值运算后得到的值，将该值作为目标解码阈值；

其中，当所述目标信号为第一信号时，所述目标解码阈值为所述第一解码阈值，所述第一信号由表示二进制数00的符号和表示二进制数01的符号构成；和/或，当所述目标信号为第三信号时，所述目标解码阈值为所述第三解码阈值，所述第三信号由表示二进制数10的符号和表示二进制数11的符号构成。

结合第一方面，在第一种可能的实现方式中，所述电路还包括：解码模块和媒质接入控制MAC模块；

其中，所述MAC模块的输入端与所述解码模块的输出端连接，所述MAC模块的输出端与所述微处理器连接；

所述解码模块用于对所输入的信号进行解码，得到解码结果；

所述MAC模块用于识别所述解码结果是否为预设解码结果，并在识别出所述解码结果为所述预设解码结果时，输出控制信号；其中，所述控制信号用于指示所述微处理器将从接收到所述控制信号的时间点开始的在接收到所述控制信号的时间点之后输入所述均值模块的信号作为所述目标信号。

结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述MAC模块还用于：在识别出所述解码结果为所述预设解码结果时，向发送设备发送请求消息；其中，所述请求消息用于指示所述发送设备发送所述目标信号。

结合第一方面的第一种可能的实现方式或第二种可能的实现方式，在第三种可能的实现方式中，所述解码模块还包括3个阈值输入端；所述3个阈值输入端所输入的解码阈值相等；其中，所述相等的解码阈值为：已经获取到的所述第一解码阈值、所述第二解码阈值或所述第三解码阈值。

结合第一方面、第一方面的第一种可能的实现方式至第三种可能的实现方式任一种，在第四种可能的实现方式中，所述目标信号包括多个重复的表示第一二进制数组的符号；其中，所述第一二进制数组由一个或多个二进制数构成。

结合第一方面的第四种可能的实现方式，在第五种可能的实现方式中，当所述目标信号为所述第一信号时，所述第一二进制数组中所包含的表示00的符号的数目与表示01的符号的数目相等；和/或，当所述目标信号为所述第三信号时，所述第一二进制数组中所 包含的表示10的符号的数目与表示11的符号的数目相等。

结合第一方面的第一种可能的实现方式至第三种可能的实现方式任一种，在第六种可能的实现方式中，所述预设解码结果包括多个重复的第二二进制数组；其中，所述第二二进制数组由一个或多个二进制数构成。

结合第一方面、第一方面的第一种可能的实现方式至第六种可能，在第七种可能的实现方式中，所述微处理器还用于在确定输入所述均值模块的信号为第二信号时，采集所述均值模块对所述第二信号中的符号的接收电压进行均值运算后得到的值，将该值作为所述第二解码阈值；其中，所述第二信号中的符号所表示的二进制数为随机数。

结合第一方面、第一方面的第一种可能的实现方式至第七种可能的实现方式任一种，在第八种可能的实现方式中，所述微处理器还用于：存储所述第一解码阈值、所述第二解码阈值和所述第三解码阈值中的一个或多个。

第二方面，提供一种获取PAM4的解码阈值的方法，所述PAM4的解码阈值包括第一解码阈值、第二解码阈值和第三解码阈值，其中，所述第一解码阈值小于所述第二解码阈值，所述第二解码阈值小于所述第三解码阈值；所述方法包括：

确定目标信号；

对所述目标信号中的符号的接收电压进行均值运算，得到目标解码阈值；

其中，当所述目标信号为第一信号时，所述目标解码阈值为所述第一解码阈值，所述第一信号由表示二进制数00的符号和表示二进制数01的符号构成；和/或，当所述目标信号为第三信号时，所述目标解码阈值为所述第三解码阈值，所述第三信号由表示二进制数10的符号和表示二进制数11的符号构成。

结合第二方面，在第一种可能的实现方式中，所述确定目标信号，包括：

对接收到的来自发送设备的电压信号进行解码，得到解码结果；

在识别出所述解码结果为预设解码结果时，将从当前时间点开始的在所述当前时间点值之后接收到的来自所述发送设备的电压信号作为所述目标信号。

结合第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述方法还包括：

在识别出所述解码结果为所述预设解码结果时，向所述发送设备发送请求消息；其中，所述请求消息用于指示所述发送设备发送所述目标信号。

结合第二方面的第一种可能的实现方式或第二种可能的实现方式，在第三种可能的实现方式中，所述对接收到的来自发送设备的电压信号进行解码，得到解码结果，包括：

利用3个相等的解码阈值，对接收到的来自所述发送设备的电压信号进行解码，得到解码结果；其中，所述相等的解码阈值为已经获取到的所述第一解码阈值、所述第二解码阈值或所述第三解码阈值。

结合第二方面、第二方面的第一种可能的实现方式至第三种可能的实现方式任一种，在第四种可能的实现方式中，所述目标信号包括多个重复的表示第一二进制数组的符号；其中，所述第一二进制数组由一个或多个二进制数构成。

结合第二方面的第四种可能的实现方式，在第五种可能的实现方式中，当所述目标信号为所述第一信号时，所述第一二进制数组中所包含的表示00的符号的数目与表示01的符号的数目相等；和/或，当所述目标信号为所述第三信号时，所述第一二进制数组中所包含的表示10的符号的数目与表示11的符号的数目相等。

结合第二方面的第一种可能的实现方式至第三种可能的实现方式任一种，在第六种可能的实现方式中，所述预设解码结果包括多个重复的第二二进制数组；其中，所述第二二进制数组由一个或多个表示二进制数的符号构成。

结合第二方面、第二方面的第一种可能的实现方式至第六种可能的实现方式任一种，在第七种可能的实现方式中，所述方法还包括：对第二信号中的符号的接收电压进行均值运算，得到所述第二解码阈值；其中，所述第二信号中的符号所表示的二进制数为随机数。

结合第二方面、第二方面的第一种可能的实现方式至第七种可能的实现方式任一种，在第八种可能的实现方式中，所述方法还包括：存储所述第一解码阈值、所述第二解码阈值和所述第三解码阈值中的一个或多个。

第三方面，提供一种光网络单元，所述光网络单元包括上述第一方面提供的任一种获取PAM4的解码阈值的电路。

上述技术方案中，利用均值模块得到第一解码阈值和/或第三解码阈值，由于均值模块所求得的均值比峰值电路(也可称为峰值模块)所求得的峰值的准确度高，因此，利用本发明实施例提供的电路能够提高所获取的解码阈值的准确度；另外，相比峰值模块来说，均值模块实现简单，因此，能够降低获取解码阈值的电路的复杂度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所提供的技术方案所适用的一种光通信领域的系统架构图；

图2为本发明实施例提供的一种获取PAM4的解码阈值的电路的示意图；

图3为本发明实施例提供的一种接收设备的结构示意图；

图4为本发明实施例提供的另一种获取PAM4的解码阈值的电路的示意图；

图5为本发明实施例提供的另一种接收设备的结构示意图；

图6为本发明实施例提供的一种解码模块的结构示意图；

图7为本发明实施例提供的另一种获取PAM4的解码阈值的电路的示意图；

图8为本发明实施例提供的一种获取PAM4的解码阈值的方法的流程示意图；

图9为本发明实施例提供的另一种获取PAM4的解码阈值的方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了便于本领域技术人员的理解，首先说明以下内容：

1)、发送设备、接收设备

本发明实施例提供的技术方案可以应用于光通信领域、无线通信领域，有线通信领域等。在不同通信领域中，发送设备与接收设备之间传输的信号不同，例如，在光通信领域中，二者之间传输的信号是光信号；在无线通信领域中，二者之间传输的信号是射频信 号，在有线通信领域中，二者之间传输的信号是电信号。

“发送设备”与“接收设备”可以为任何需要收发信号的实体设备或虚拟模块。作为实例，发送设备具体可以为OLT(Optical Line Terminal，光线路终端)，接收设备具体可以为ONU(Optical Network Unit，光网络单元)等。

2)、PAM4方式、发送电压、接收电压

在PAM4方式下，发送设备首先进行PAM4编码，具体的：将待发送数据流中的二进制数00、01、10、11分别编码为具有不同电压幅值的符号，得到电压信号；然后，将该电压信号发送给接收设备。其中，将表示00的符号的电压幅值标记为V1，表示01的符号的电压幅值标记为V2，表示10的符号的电压幅值标记为V3，表示11的符号的电压幅值表示为V4；则V1、V2、V3和V4之间满足以下关系：V1＜V2＜V3＜V4。

在PAM4方式下，接收设备首先接收电压信号；然后，获取3个解码阈值，即Vth1、Vth2和Vth3，其中，Vth1＜Vth2＜Vth3；接着，利用该3个解码阈值进行PAM4解码，具体的：假设该电压信号中的某一符号的电压幅值为V，那么，若V≤Vth1，则认为该符号表示的二进制数为00；若Vth1＜V≤Vth2，则认为该符号表示的二进制数为01；若Vth2＜V≤Vth3，则认为该符号表示的二进制数为10；若V＞Vth3，则认为该符号表示的二进制数为11。

需要说明的是，无论发送设备与接收设备之间传输的信号是光信号、射频信号还是电信号，在PAM4方式下，发送设备编码得到的信号均为电压信号；相应地，接收设备均是对接收到的信号(例如光信号、射频信号或电信号)对应的电压信号进行解码。基于此，本文中以发送设备与接收设备之间传输的信号为电压信号为例进行说明。但是，本领域技术人员应当理解，在光通信领域中，发送设备将电压信号发送给接收设备，具体可以包括：发送设备将电压信 号转换为光信号，并向接收设备发送该光信号；相应地，接收设备接收电压信号，具体可以包括：接收设备接收该光信号，并将该光信号转换为电压信号。相应地可以得出在无线通信领域或其他通信领域中的示例，此处不再一一列举。

为了区分发送设备编码后得到的符号的电压幅值和接收设备解码前得到的符号的电压幅值，本发明实施例中，将发送设备编码后得到的符号的电压幅值称为“发送电压”，将接收设备解码前得到的电压幅值称为“接收电压”。

由于信号(例如光信号、射频信号或电信号)从发送设备传输至接收设备的过程中，会损耗一些能量，因此，发送设备编码后得到的一个符号的发送电压与接收设备解码前得到的该符号的接收电压不同。

由于同一发送设备与不同接收设备之间的距离、通信质量等会有差异，因此，同一信号从发送设备传输至不同接收设备的过程中，所损耗的能量的大小不同，这样会使得不同接收设备接收到来自同一发送设备的同一信号对应的电压信号的接收电压不同。例如，发送设备对“00、01、10、11”分别进行编码后得到的符号的发送电压为10V、20V、30V和40V；接收设备1获取到的3个解码阈值可以为：15V、25V、35V，接收设备2获取到的3个解码阈值可以为：5V、10V、15V等。因此，具体实现时，每个接收设备均需要确定适合自身的3个解码阈值。

参见图1，为本发明实施例所提供的技术方案所适用的一种光通信领域的系统架构图。图1中以发送设备为OLT，接收设备为ONU为例进行说明。一个OLT可以通过光纤连接一个或多个ONU，图1中以一个OLT连接3个ONU(分别为ONU1、ONU2和ONU3)为例进行说明。其中：OLT用于对待发送的二进制数据流进行PAM4编码，并将编码后得到的电压信号(即发送电压信号)转换为光信 号，然后通过光纤将该光信号传输给ONU。ONU用于将接收到的光信号转换为电压信号(即接收电压信号)，并对转换后得到的电压信号进行PAM4解码，得到二进制数据流。

3)、和/或、第一、第二、第三

“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

“第一”、“第二”和“第三”仅仅是为了更清楚的说明相关内容，并不做任何其他限定。

参见图2，为本发明实施例提供的一种获取PAM4的解码阈值的电路的示意图。PAM4的解码阈值包括第一解码阈值、第二解码阈值和第三解码阈值，其中，第一解码阈值小于第二解码阈值，第二解码阈值小于第三解码阈值。图2所示的电路包括：均值模块11和与均值模块11的输出端连接的微处理器12。本发明实施例中，将第一解码阈值、第二解码阈值和第三解码阈值分别标记为：Vth1、Vth2和Vth3。

均值模块11用于对所输入的信号中的所有符号的接收电压进行均值运算。

微处理器12用于在确定输入均值模块11的信号为目标信号后，采集均值模块11对目标信号中的符号的接收电压进行均值运算后得到的值，将该值作为目标解码阈值。

其中，当目标信号为第一信号时，目标解码阈值为第一解码阈值，第一信号由表示二进制数00的符号和表示二进制数01的符号构成。和/或，当目标信号为第三信号时，目标解码阈值为第三解码阈值，第三信号由表示二进制数10的符号和表示二进制数11的符号构成。

本发明实施例提供的获取PAM4的解码阈值的电路可以应用于接收设备中，具体可以应用于接收设备执行PAM4解码之前；本发明实施例所获取到的3个解码阈值可以应用于PAM4解码的过程中。

“均值模块11所输入的信号”，即输入均值模块11的信号，为电压信号。均值模块11可以为现有技术中的任一种均值电路。

均值模块11的工作原理为：对所输入的信号中的所有符号的接收电压进行均值运算；具体的：对当前时间点之前的第一预设时间段内所输入的信号中的符号的接收电压进行均值运算。其中，本发明实施例对第一预设时间段的具体取值以及该具体取值的获取方式不进行限定。假设第一预设时间段为200ns(纳秒)，那么，若当前时间点为200ns，则均值模块11会对0～200ns之间的时间段内所输入的信号中的所有符号的接收电压进行均值运算；若当前时间点为201ns，则均值模块11会对1ns～201ns时间段内所输入的信号中的所有符号的接收电压进行均值运算；若当前时间点为300ns，则均值模块11会对100ns～300ns时间段内所输入的信号中的所有符号的接收电压进行均值运算。

本发明实施例对微处理器12确定输入均值模块11的信号为目标信号的具体实现方法不进行限定，具体可以参考下文。

“目标信号”、“第一信号”和“第三信号”均为电压信号。需要说明的是，为了便于本领域技术人员理解，本发明实施例中将“第三解码阈值”对应的目标信号称为“第三信号”，即本实施例中在未出现“第二信号”的情况下，使用了”第三信号”。另外，为了便于本领域技术人员理解本发明实施例提供的核心技术，本文中将目标信号标记为二进制数据流，实际上，若发送设备与接收设备之间传输的信号为电信号，则目标信号为接收设备接收到的电压信号；若发送设备与接收设备之间传输的信号为射频信号，则目标信号为接收设备接收到的射频信号转换后得到的电压信号；若发送设备与接 收设备之间传输的信号为光信号，则目标信号为接收设备将接收到的光信号转换后得到的电压信号。进一步地，将目标信号进行PAM4解码后才能够得到二进制数据流。

以发送设备与接收设备之间传输的信号为光信号为例，如图3所示，包含本实施例提供的获取PAM4的解码阈值的电路的接收设备，还可以包括转换电路；转换电路的输入端用于输入发送设备发送的光信号，转换电路用于将所输入的光信号转换为电压信号，并将该电压信号输入至均值模块11。转换电路可以包括光电转换器和跨阻放大器；其中，光电转换器用于将光信号转换为电流信号；跨阻放大器用于将光电转换器得到的电流信号转换为电压信号。其中，在该实施例中，输入转换电路的光信号为目标电压对应的光信号。

“第一信号”可以由至少一个表示00的符号和至少一个表示01的符号构成，例如，“第一信号”可以表示为以下任一种：0001、000100010001、000000010101。其中表示00的符号和表示01的符号的数量并无限制，第一信号中包含的00的符号与表示01的符号的数量越多，所获取到的Vth1的精确度越高。可选的，第一信号中表示00的符号的数目与表示01的符号的数目的差小于或等于第一预设阈值。其中，第一预设阈值是指获取Vth1的过程中，在误差允许的范围内预先确定的值；第一预设阈值的绝对值越小，所获取到的Vth1的精确度越高。优选的，当并且表示00的符号的数量与表示01的符号的数量相等时，所获取到的Vth1最佳。

类似地，“第三信号”可以由至少一个表示10的符号和至少一个表示11的符号构成，例如，“第三信号”可以表示为以下任一种：101110111011、101010111111。其中表示10的符号和表示11的符号的数量并无限制，第三信号中包含的10的符号与表示11的符号的数量越多，所获取到的Vth3的精确度越高。可选的，第三信号中表示10的符号的数目与表示11的符号的数目的差小于或等于第二预 设阈值.其中，第二预设阈值是指获取Vth3的过程中，在误差允许的范围内预先确定的值；其中，第二预设阈值的绝对值越小，所获取到的Vth3的精确度越高。优选的，当表示10的符号的数量与表示11的符号的数量相等时，所获取到的Vth3最佳。需要说明的是，第一预设阈值与第二预设阈值可以相等，也可以不相等；优选的，二者均为0。

可选的，目标信号包括多个重复的表示第一二进制数组的符号；其中，第一二进制数组由一个或多个二进制数构成。具体的：当目标信号为第一信号时，第一二进制数组中的00和01的数量可以相等也可以不相等。同理，当目标信号为第三信号时，第一二进制数组中的10和11的数量可以相等也可以不相等。

以Vth2为界对表示00、01、10和11的符号进行分组：将接收电压小于Vth2的符号归为一组，将接收电压大于Vth2的符号归为另一组；这样，可以将表示00的符号和表示01的符号归为第一组，将表示10的符号和表示11的符号归为第二组。那么，在第一组中，Vth1用于区分表示00的符号和表示01的符号；因此，对仅包含表示00的符号和表示01的符号、且表示00的符号和表示01的符号的数量相等的第一信号进行均值运算后所得到的值即为Vth1。同理，在第二组中，Vth3用于区分表示10的符号和表示11的符号；因此，对仅包含表示10的符号和表示11的符号、且表示10的符号和表示11的符号的数量相等的第三信号进行均值运算后所得到的值即为Vth3。

本发明实施例提供的获取PAM4的解码阈值的电路，利用均值模块得到第一解码阈值和/或第三解码阈值，由于均值模块所求得的均值比峰值电路(也可称为峰值模块)所求得的峰值的准确度高，因此，利用本发明实施例提供的电路能够提高所获取的解码阈值的准确度。另外，相比峰值模块来说，均值模块实现简单，因此，能 够降低获取解码阈值的电路的复杂度。

可选的，微处理器12还用于：在确定输入均值模块11的信号为第二信号时，采集均值模块11对第二信号中的符号的接收电压进行均值运算后得到的值，将该值作为第二解码阈值；其中，第二信号中的符号所表示的二进制数为随机数，换言之，第二信号中的不同符号所表示的二进制数近似均匀分布；这样，只要有输入均值模块11的电压信号，且该电压信号为发送设备发送的电压信号，微处理器12即可求得Vth2。为了提高Vth2的精确度，可选的，第二信号中包含较多的符号。具体实现时，微处理器12可以在获取Vth1和/或Vth3之前，首先获取到Vth2。

在本发明实施例中，微处理器12获取Vth1和/或Vth3，以及Vth2时，对接收设备的光器件/射频器件的线性度无要求，即3个解码阈值可以均匀分布，也可以不均匀分布。其中，3个解码阈值不均匀分布是指Vth2-Vth1≠Vth3-Vth2，例如，3个解码阈值分别为：5V、10V和20V；3个解码阈值均匀分布是指Vth2-Vth1＝Vth3-Vth2，例如，3个解码阈值分别为：5V、10V和15V。

另外，当PAM4的3个解码阈值均匀分布时，微处理器12可以在获取到Vth2和Vth1之后，根据公式Vth3＝Vth2+(Vth2-Vth1)，即Vth3＝2*Vth2-Vth1，得到Vth3。或者，在获取到Vth2和Vth3之后，根据公式Vth1＝Vth2-(Vth3-Vth2)，即Vth1＝2*Vth2-Vth3，得到Vth1。

下面提供微处理器12确定输入均值模块11的信号为目标信号的一种可选的实现方式。

参见图4，为本发明实施例提供的另一种获取PAM4的解码阈值的电路的示意图。在图2所示的电路的基础上，图4所示的电路还包括：解码模块13和MAC(Media Access Control，媒质接入控制)模块14。其中，MAC模块14的输入端与解码模块13的输出端连接， MAC模块14的输出端与微处理器12连接。

解码模块13用于对所输入的信号进行解码，得到解码结果。

MAC模块14用于识别解码模块13所得到的解码结果是否为预设解码结果，并在识别出解码模块13所得到的解码结果为预设解码结果时，输出控制信号；其中，该控制信号用于指示微处理器12将从接收到该控制信号的时间点开始的在接收到该控制信号的时间点之后输入均值模块11的信号作为目标信号。

举例而言，该控制信号用于指示微处理器12将从接收到该控制信号的时间点开始的在接收到该控制信号的时间点之后的第二预设时间段内输入均值模块11的信号作为目标信号；其中，第二预设时间段大于或等于第一预设时间段。

其中，若第二预设时间段等于第一预设时间段，则微处理器12所采集到的值为均值模块11对目标信号中的所有符号的接收电压进行均值运算后得到的值。若第二预设时间段大于第一预设时间段，则微处理器12所采集到的值为均值模块11对目标信号中的部分符号的接收电压进行均值运算后得到的值；其中，该部分符号具体为从第二预设时间段结束时开始的在该第二预设时间段结束之前的第一预设时间段之内输入所述均值模块11的符号。

例如，假设第一预设时间段为200ns，第二预设时间段为200ns，那么，若微处理器12是在第100ns接收到的控制信号，则微处理器将第100ns～300ns内输入微处理器12的信号作为目标信号，然后从第300ns开始采集均值模块11输出的值，将该值作为目标解码阈值。该情况下，微处理器12所采集到的值是均值模块11对第100ns～300ns内所输入的符号进行均值运算后得到的值。

又如，假设第一预设时间段为200ns，第二预设时间段为300ns，那么，若微处理器12是在第100ns接收到的控制信号，则微处理器将第100ns～400ns内输入微处理器12的信号作为目标信号，然后从 第400ns开始采集均值模块11输出的值，将该值作为目标解码阈值。该情况下，微处理器12所采集到的值是均值模块11对第200ns～400ns内所输入的符号进行均值运算后得到的值。

需要说明的是，由于当第二预设时间段大于第一预设时间段时，微处理器12所采集到的值是上述“部分符号”的均值；因此，为了提高获取到的目标解码阈值的精确度，可选的，当目标信号为第一信号时，第一二进制数组中所包含的表示00的符号的数目与表示01的符号的数目相等；和/或，当目标信号为第三信号时，第一二进制数组中所包含的表示10的符号的数目与表示11的符号的数目相等。该可选的实现方式可以使“部分符号”中表示00与01，或表示10与11的符号的数目的差较小。其中，第一二进制数组中的二进制数据越少，能够使“部分符号”中表示00与01，或表示10与11的符号的数目的差越小，从而使获取到的目标解码阈值的精确度越高。

“解码模块13”，即PAM4解码电路，具体可以为现有技术中的任一种PAM4解码电路。其中，PAM4解码电路用于对待解码电压信号进行PAM4解码。该可选的实现方式直接将现有的PAM4解码的过程中所使用的PAM4解码电路作为解码模块13，另外，所增加的MAC模块14也为现有的PAM4解码的过程中所使用的MAC模块；换言之，在该可选的实现方式中，微处理器12确定输入均值模块11的信号为目标信号的过程中，只是增加了现有的模块或器件的功能，不需要增加新的模块或器件，这样，能够节省资源。

解码模块13可以包括1个解码信号输入端和3个阈值输入端。其中，解码信号输入端用于输入待解码电压信号；3个阈值输入端分别为Vth1输入端、Vth2输入端和Vth3输入端，分别用于输入Vth1、Vth2和Vth3。基于此，“解码模块13用于对所输入的信号进行解码，得到解码阈值”可以理解为：解码模块13用于利用3个阈值输入端所输入的Vth1、Vth2、Vth3，对解码信号输入端所输入的待解码电 压信号进行解码，得到解码结果Rx。其中，解码模块13的解码信号输入端可以与上述转换电路的输出端连接，如图5所示。

其中，“待解码电压信号”是指接收设备接收到的来自发送设备的电压信号。具体的：在PAM4解码的过程中，“待解码电压信号”是指待解码的实际有效数据；在获取PAM4的解码阈值的过程中(即在PAM4解码的过程之前)，“待解码电压信号”可以理解为用于使MAC模块14确定控制信号的定界符。其中，当目标信号为第一信号时，“定界符”具体为第一定界符，该情况下，“预设解码结果”具体为对第一定界符进行解码后得到的解码结果，即第一预设解码结果；当目标信号为第三信号时，“定界符”具体为第二定界符，该情况下，“预设解码结果”具体为对第二定界符进行解码后得到的解码结果，即第二预设解码结果。第一定界符与第二定界符不同，第一预设解码结果与第二预设解码结果不同。

需要说明的是，定界符可以为发送设备预先确定的一特殊的二进制数据流；预设解码结果可以为接收设备预先按照解码模块13的3个阈值输入端所输入的解码阈值，对定界符进行解码后得到的二进制数据流。

为了降低接收设备将非定界符识别为定界符的概率，即将非预设解码结果识别为解码结果的概率，接收设备需要设置较为特殊的预设解码结果。可选的，接收设备可以将多个二进制数作为一个预设解码结果，其中，预设解码结果包含的二进制数越多，识别解码结果的精确度越高。进一步可选的，接收设备可以将多个重复的二进制数组作为一个预设解码结果，例如预设解码结果可以为十六进制数F0F0C3 F0F0C3 F0F0C3 F0F0C3 F0F0C3转换成的二进制数，即5个重复的十六进制数组F0F0C3转换成的二进制数。当然还可以为其他任意较为特殊的以便于与实际有效数据相区分的二进制数。

同理，发送设备需要设置较为特殊的定界符。可选的，发送设 备可以将多个二进制数据作为一个定界符，其中，定界符包含的二进制数据越多，接收设备的识别精确度越高。进一步可选的，发送设备可以将多个重复的二进制数组作为一个定界符。其中需要说明的是，当发送设备所设置的定界符不为多个重复的二进制数组，接收设备根据该定界符和解码模块13的3个阈值输入端所输入的解码阈值所确定的预设解码阈值也可能为多个重复的二进制数组。

下面通过具体示例说明在获取Vth1和/或Vth3的过程中，如何利用解码模块13进行解码，得到解码结果；从而说明在该过程中发送设备与接收设备之间的信息交互。

如图6所示，解码模块13中可以包括三个LA(Limiting Amplifier，比较器或限幅放大器)LA1、LA2和LA3，以及“与”门和“异或”门等器件，各器件之间的连接关系可参见图6。若将LA1、LA2和LA3的输出端所输出的信号分别表示为C1、C2、C3，“与”门的输出端所输出的信号表示为D，则&C2；解码模块13的输出端所输出的解码结果Rx是2位二进制数，其中，高位是C2，低位是D。需要说明的是，图6中的虚线框所示的单元模块用于使得解码模块13的输出端所输出的解码结果中的高位是C2、且低位是D，本发明实施例对其具体实现电路不进行限定。

由于当解码模块13的3个阈值输入端均输入解码阈值时，解码模块13才可以正常运行；并且，根据&C2并结合图6可知，当3个阈值输入端所输入的解码阈值相等时，LA1、LA2和LA3的比较结果均为D，即LA1、LA2和LA3的比较结果均可以正确传输至解码模块13的输出端。由此可知，当3个阈值输入端所输入的解码阈值相等时，解码模块13可以正常运行；并且，解码模块13会将接收电压大于“3个阈值输入端所输入的相等的解码阈值”的符号解码为11，将接收电压小于“3个阈值输入端所输入的相等的解码阈值”的符号解码为00。

具体实现时，可以将解码模块13的3个阈值输入端均设置为接近于Vth1的值、接近于Vth2的值或接近于Vth3的值；也可以均设置为Vth1、Vth2或Vth3；下面以后者为例对解码模块13的解码原理进行说明：

假设3个阈值输入端所输入的解码阈值均为Vth1，那么，当解码模块13的解码信号输入端输入表示“00”的符号时，解码模块13的输出端输出00；当解码模块13的解码信号输入端输入表示“01”、“10”或“11”的符号时，解码模块13的输出端输出11。

假设3个阈值输入端所输入的解码阈值均为Vth2，那么，当解码模块13的解码信号输入端输入表示“00”或“01”的符号时，解码模块13的输出端输出00；当解码模块13的解码信号输入端输入表示“10”或“11”的符号时，解码模块13的输出端输出11。

假设3个阈值输入端所输入的解码阈值均为Vth3，那么，当解码模块13的解码信号输入端输入表示“00”、“01”或“10”的符号时，解码模块13的输出端输出00；当解码模块13的解码信号输入端输入表示“11”的符号时，解码模块13的输出端输出11。

由上述分析可知，按照上述方法设置3个阈值输入端所输入的解码阈值，可使解码模块13正常工作；这样，通过设置定界符、3个阈值输入端所输入的解码阈值以及预设解码结果，即可使MAC模块14识别出任一解码结果是否为预设解码结果，即：识别出任一待解码电压信号是否为预设的定界符。

基于此，在一种可选的实现方式中，发送设备可以在发送定界符之后，紧接着在第二预设时间段内发送目标信号；这样，接收设备中的均值模块11在第二预设时间段结束时所输出的值，即为在误差允许的范围内的目标解码阈值。

在另一种可选的实现方式中，发送设备可以在接收到接收设备发送的请求消息时，在第二预设时间段内发送目标信号对应的光信 号/射频信号/电信号。具体的：在上述可选的实现方式的基础上，MAC模块14还用于：在识别出解码结果为预设解码结果时，向发送设备发送请求消息；该请求消息用于指示发送设备发送信号(光信号/射频信号/电信号)，以使得在第二预设时间段内输入均值模块11的信号为目标信号。

基于上述描述可知，当解码模块13的3个阈值输入端均输入已经获取到的Vth2或Vth3时，MAC模块14能够识别出解码模块13的解码结果是否为第一预设解码结果，从而获取Vth1；当解码模块13的3个阈值输入端均输入已经获取到的Vth2或Vth1时，MAC模块14能够识别出解码模块13的解码结果是否为第二预设解码结果，从而获取Vth3。下文中均以解码模块13的3个阈值输入端均输入已经获取到的Vth2，从而获取Vth1和Vth3为例进行说明。

在一种可选的实现方式中，微处理器12还可以用于：存储第一解码阈值、第二解码阈值和第三解码阈值中的一个或多个。这样，可以在系统故障恢复后，快速确定解码阈值。

如图7所示，微处理器12中可以设置DAC(Digital to analog converter，数字模拟转换器)，以将所获取到的用数字信号表示的解码阈值转换为模拟信号，并存储。另外，微处理器12中还可以设置ADC(Analog to Digital Converter，模拟数字转换器)以将所存储的用模拟信号表示的解码阈值转换为数字信号，并输出，以供解码模块13使用。

本发明实施例还提供的一种接收设备，该接收设备包括上文提供的任一种获取PAM4的解码阈值的电路。其中，该接收设备可以是光网络单元ONU。

参见图8，为本发明实施例提供的一种获取PAM4的解码阈值的方法，PAM4的解码阈值包括第一解码阈值、第二解码阈值和第三解码阈值，其中，第一解码阈值小于第二解码阈值，第二解码阈值小 于第三解码阈值。图8所示的方法包括以下步骤S801-S802：

S801：确定目标信号。

本实施例提供的方法的执行主体可以为接收设备，比如光网络单元ONU。本实施例中相关内容的解释可以参考上文所示的实施例。

S802：对目标信号中的符号的接收电压进行均值运算，得到目标解码阈值；其中，当目标信号为第一信号时，目标解码阈值为第一解码阈值，第一信号由表示二进制数00的符号和表示二进制数01的符号构成；和/或，当目标信号为第三信号时，目标解码阈值为第三解码阈值，第三信号由表示二进制数10的符号和表示二进制数11的符号构成。

可选的，目标信号包括多个重复的表示第一二进制数组的符号；其中，第一二进制数组由一个或多个二进制数构成。进一步可选的，当目标信号为第一信号时，第一二进制数组中所包含的表示00的符号的数目与表示01的符号的数目相等；和/或，当目标信号为第三信号时，第一二进制数组中所包含的表示10的符号的数目与表示11的符号的数目相等。

本发明实施例提供的获取PAM4的解码阈值的方法，利用求均值的方法得到第一解码阈值和/或第三解码阈值，由于一般通过均值电路(也可以称为均值模块)求均值，而相比峰值电路(也可称为峰值模块)来说，均值模块实现简单；并且均值模块所求得的均值比峰值电路所求得的峰值的准确度高，因此，利用本发明实施例提供的方法能够提高所获取的解码阈值的准确度。

该方法还可以包括：对第二信号中的符号的接收电压进行均值运算，得到第二解码阈值；其中，第二信号中的符号所表示的二进制数为随机数据。

步骤S801可以包括：对接收到的来自发送设备(比如光线路终端OLT)的电压信号进行解码，得到解码结果；在识别出该解码结 果为预设解码结果时，将从当前时间点开始的在所述当前时间点值之后接收到来自该发送设备的的电压信号作为目标信号。具体的，在识别出该解码结果为预设解码结果时，将从当前时间点开始的在所述当前时间点值之后的预设时间段内接收到来自该发送设备的的电压信号作为目标信号。其中，“预设时间段”即为上述实施例中所描述的“第二预设时间段”，其相关解释和示例和参考上文。进一步地，该方法还可以包括：在识别出该解码结果为预设解码结果时，向发送设备发送请求消息；其中，该请求消息用于指示发送设备发送目标信号，具体用于指示发送设备在该预设时间段内发送目标信号。

举例而言，预设解码结果包括多个重复的第二二进制数组；其中，第二二进制数组由一个或多个表示二进制数的符号构成。

可选的，对接收到的来自发送设备的电压信号进行解码，得到解码结果，可以包括：利用3个相等的解码阈值，对接收到的来自发送设备的电压信号进行解码，得到解码结果；其中，该相等的解码阈值为已经获取到的第一解码阈值、第二解码阈值或第三解码阈值。

另外，该方法还可以包括：存储第一解码阈值、第二解码阈值和第三解码阈值中的一个或多个。

参见图9，为本发明实施例提供的一种获取PAM4的解码阈值的方法的流程示意图。图9所示的方法可以包括以下步骤S901-S906。

S901：接收设备对接收到的来自发送设备的第二信号中的符号的电压进行均值运算，得到Vth2；存储Vth2。

S902：接收设备将3个解码阈值均设置为Vth2。

S903：接收设备利用已经设置好的3个解码阈值对接收到的来自该发送设备的电压信号进行解码，得到解码结果。

其中，步骤S903中的“电压信号”可以为任意的电压信号。

S904：接收设备判断该解码结果是否为预设解码结果。

若是，则执行步骤S905；若否，则返回步骤S903。

其中，当步骤S903-S906用于获取Vth1，即下述步骤S906中的“目标信号”为第一信号时，步骤S904中的“预设解码结果”为第一预设解码结果；该情况下，当步骤S903中的“电压信号”为上述实施例中描述的“第一定界符”时，该步骤S904的判断结果为“是”；否则，该步骤S904的判断结果为“否”。

当步骤S903-S906用于获取Vth3，即下述步骤S906中的“目标信号”为第三信号时，步骤S904中的“预设解码结果”为第二预设解码结果；该情况下，当步骤S903中的“电压信号”为上述实施例中描述的“第二定界符”时，该步骤S904的判断结果为“是”；否则，该步骤S904的判断结果为“否”。

S905：接收设备向发送设备发送请求消息；其中，该请求消息用于指示发送设备在预设时间段内向接收设备发送目标信号。

S906：接收设备对接收到的来自发送设备的目标信号中的符号的电压进行均值运算，得到目标解码阈值；存储目标解码阈值。

其中，步骤S906中的“目标信号”为步骤S905中的“目标信号”经传输过程中的能量损耗等后得到的电压信号。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (19)

1. 一种获取4阶脉冲幅度调制PAM4的解码阈值的电路，其特征在于，所述PAM4的解码阈值包括第一解码阈值、第二解码阈值和第三解码阈值，其中，所述第一解码阈值小于所述第二解码阈值，所述第二解码阈值小于所述第三解码阈值；所述电路包括：

   均值模块和与所述均值模块的输出端连接的微处理器；

   所述均值模块用于对所输入的信号中的所有符号的接收电压进行均值运算；

   所述微处理器用于在确定输入所述均值模块的信号为目标信号后，采集所述均值模块对所述目标信号中的符号的接收电压进行均值运算后得到的值，将该值作为目标解码阈值；

   其中，当所述目标信号为第一信号时，所述目标解码阈值为所述第一解码阈值，所述第一信号由表示二进制数00的符号和表示二进制数01的符号构成；和/或，当所述目标信号为第三信号时，所述目标解码阈值为所述第三解码阈值，所述第三信号由表示二进制数10的符号和表示二进制数11的符号构成。
2. 根据权利要求1所述的电路，其特征在于，所述电路还包括：解码模块和媒质接入控制MAC模块；

   其中，所述MAC模块的输入端与所述解码模块的输出端连接，所述MAC模块的输出端与所述微处理器连接；

   所述解码模块用于对所输入的信号进行解码，得到解码结果；

   所述MAC模块用于识别所述解码结果是否为预设解码结果，并在识别出所述解码结果为所述预设解码结果时，输出控制信号；其中，所述控制信号用于指示所述微处理器将从接收到所述控制信号的时间点开始的在接收到所述控制信号的时间点之后输入所述均值模块的信号作为所述目标信号。
3. 根据权利要求2所述的电路，其特征在于，

   所述MAC模块还用于：在识别出所述解码结果为所述预设解码结果时，向发送设备发送请求消息；其中，所述请求消息用于指示所述发送设备发送所述目标信号。
4. 根据权利要求2或3所述的电路，其特征在于，

   所述解码模块还包括3个阈值输入端；

   所述3个阈值输入端所输入的解码阈值相等；其中，所述相等的解码阈值为：已经获取到的所述第一解码阈值、所述第二解码阈值或所述第三解码阈值。
5. 根据权利要求1-4任一项所述的电路，其特征在于，所述目标信号包括多个重复的表示第一二进制数组的符号；其中，所述第一二进制数组由一个或多个二进制数构成。
6. 根据权利要求5所述的电路，其特征在于，当所述目标信号为所述第一信号时，所述第一二进制数组中所包含的表示00的符号的数目与表示01的符号的数目相等；和/或，当所述目标信号为所述第三信号时，所述第一二进制数组中所包含的表示10的符号的数目与表示11的符号的数目相等。
7. 根据权利要求2-4任一项所述的电路，其特征在于，所述预设解码结果包括多个重复的第二二进制数组；其中，所述第二二进制数组由一个或多个二进制数构成。
8. 根据权利要求1-7任一项所述的电路，其特征在于，所述微处理器还用于在确定输入所述均值模块的信号为第二信号时，采集所述均值模块对所述第二信号中的符号的接收电压进行均值运算后得到的值，将该值作为所述第二解码阈值；其中，所述第二信号中的符号所表示的二进制数为随机数。
9. 根据权利要求1-8任一项所述的电路，其特征在于，

   所述微处理器还用于：存储所述第一解码阈值、所述第二解码阈值和所述第三解码阈值中的一个或多个。
10. 一种获取4阶脉冲幅度调制PAM4的解码阈值的方法，其特征在于，所述PAM4的解码阈值包括第一解码阈值、第二解码阈值和第三解码阈值，其中，所述第一解码阈值小于所述第二解码阈值，所述第二解码阈值小于所述第三解码阈值；所述方法包括：

    确定目标信号；

    对所述目标信号中的符号的接收电压进行均值运算，得到目标解码阈值；

    其中，当所述目标信号为第一信号时，所述目标解码阈值为所述第一解码阈值，所述第一信号由表示二进制数00的符号和表示二进制数01的符号构成；和/或，当所述目标信号为第三信号时，所述目标解码阈值为所述第三解码阈值，所述第三信号由表示二进制数10的符号和表示二进制数11的符号构成。
11. 根据权利要求10所述的方法，其特征在于，所述确定目标信号，包括：

    对接收到的来自发送设备的电压信号进行解码，得到解码结果；

    在识别出所述解码结果为预设解码结果时，将从当前时间点开始的在所述当前时间点值之后接收到的来自所述发送设备的电压信号作为所述目标信号。
12. 根据权利要求11所述的方法，其特征在于，所述方法还包括：

    在识别出所述解码结果为所述预设解码结果时，向所述发送设备发送请求消息；其中，所述请求消息用于指示所述发送设备发送所述目标信号。
13. 根据权利要求11或12所述的方法，其特征在于，所述对接收到的来自发送设备的电压信号进行解码，得到解码结果，包括：

    利用3个相等的解码阈值，对接收到的来自所述发送设备的电压信号进行解码，得到解码结果；其中，所述相等的解码阈值为已经获 取到的所述第一解码阈值、所述第二解码阈值或所述第三解码阈值。
14. 根据权利要求10-13任一项所述的方法，其特征在于，所述目标信号包括多个重复的表示第一二进制数组的符号；其中，所述第一二进制数组由一个或多个二进制数构成。
15. 根据权利要求14所述的方法，其特征在于，当所述目标信号为所述第一信号时，所述第一二进制数组中所包含的表示00的符号的数目与表示01的符号的数目相等；和/或，当所述目标信号为所述第三信号时，所述第一二进制数组中所包含的表示10的符号的数目与表示11的符号的数目相等。
16. 根据权利要求11-13任一项所述的方法，其特征在于，所述预设解码结果包括多个重复的第二二进制数组；其中，所述第二二进制数组由一个或多个表示二进制数的符号构成。
17. 根据权利要求10-16任一项所述的方法，其特征在于，所述方法还包括：对第二信号中的符号的接收电压进行均值运算，得到所述第二解码阈值；其中，所述第二信号中的符号所表示的二进制数为随机数。
18. 根据权利要求10-17任一项所述的方法，其特征在于，所述方法还包括：存储所述第一解码阈值、所述第二解码阈值和所述第三解码阈值中的一个或多个。
19. 一种光网络单元，其特征在于，所述光网络单元包括权利要求1-9任一项所述的获取4阶脉冲幅度调制PAM4的解码阈值的电路。