CN116609701A - 一种亚阈值区漏级电流的确定方法、装置及存储介质 - Google Patents
一种亚阈值区漏级电流的确定方法、装置及存储介质 Download PDFInfo
- Publication number
- CN116609701A CN116609701A CN202310656201.6A CN202310656201A CN116609701A CN 116609701 A CN116609701 A CN 116609701A CN 202310656201 A CN202310656201 A CN 202310656201A CN 116609701 A CN116609701 A CN 116609701A
- Authority
- CN
- China
- Prior art keywords
- surface potential
- interface surface
- determining
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000013507 mapping Methods 0.000 claims abstract description 63
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 239000012212 insulator Substances 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 230000006870 function Effects 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 8
- 239000000969 carrier Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005036 potential barrier Methods 0.000 abstract description 7
- 238000005259 measurement Methods 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供了一种亚阈值区漏级电流的确定方法、装置及存储介质。所述方法包括：确定正界面表面势和确定背界面表面势，根据正界面表面势，基于扩散电流与正界面表面势的第一映射关系，确定扩散电流；根据背界面表面势，基于背沟道漏电流与背界面表面势的第二映射关系，确定背沟道漏电流；将所述扩散电流和所述背沟道漏电流的和值，作为纳米级全耗尽型绝缘体上硅FD‑SOI器件工作在亚阈值区时的漏极电流。本申请充分考虑了FD‑SOI结构的背沟道漏电流，并充分考虑器件工作在亚阈值区，势垒表面的可动载流子迁移率较低，在亚阈值区漏电流以扩散电流为主导的特点，实现了对FD‑SOI器件工作在亚阈值区时的漏极电流的准确测量。
Description
技术领域
本申请涉及纳米级全耗尽型绝缘体上硅器件设计领域，尤其涉及一种亚阈值区漏级电流的确定方法、装置及存储介质。
背景技术
全耗尽型绝缘体上硅FD-SOI器件具有良好的等比例缩小、高跨导等特性，在高速、低压、低功耗电路等方面应用极为广泛。然而，随着FD-SOI器件的尺寸进入纳米，截止态亚阈值区漏极电流升高，会引起电路功耗增加等。因此，研究纳米级FD-SOI器件的亚阈值区漏极电流成为亟待解决的技术问题。
发明内容
有鉴于此，本申请实施例提供了一种亚阈值区漏极电流的确定方法、装置及存储介质，当纳米级FD-SOI器件工作在亚阈值区时，准确测量亚阈值区漏极电流。
第一方面，本申请提供了一种亚阈值区漏级电流的确定方法，当纳米级全耗尽型绝缘体上硅FD-SOI器件工作在亚阈值区时，确定漏极电流，所述方法包括：
确定正界面表面势和确定背界面表面势；
根据所述正界面表面势，基于扩散电流与所述正界面表面势的第一映射关系，确定所述扩散电流；根据所述背界面表面势，基于背沟道漏电流与所述背界面表面势的第二映射关系，确定所述背沟道漏电流；
所述漏极电流为所述扩散电流和所述背沟道漏电流的和。
可选地，所述扩散电流与所述正界面表面势的第一映射关系为：
Ifds为扩散电流，ψsf为正界面表面势，un为载流子迁移率，Vth为热电压，VGT＝Vgs-VT为栅极过载，Vgs为源极到栅极的电压，VT为阈值电压，Voff为补偿电压，掺杂浓度为Nch，εSi为硅介电系数，n为载流子个数，Vds为施加在源级到漏极的电压，L为沟道长度，W为沟道宽度，q为单位时间内通过导体横截面积的电量。
可选地，所述背沟道漏电流与所述背界面表面势的第二映射关系为：
Ibds为所述背沟道漏电流，Ψsb为背界面表面势。
可选地，所述确定正界面表面势，具体包括：
根据施加在栅极到衬底的第一电压，利用所述正界面表面势和所述第一电压的第三映射关系，确定所述正界面表面势；所述第三映射关系为所述正界面表面势与所述第一电压呈正相关关系。
可选地，所述第三映射关系为：
其中，Cox 1为栅氧电容，r为电势量，Vgb为所述第一电压。
可选地，所述确定背界面表面势，包括：
根据所述正界面表面势、施加在前栅的第二电压和施加在背栅的第三电压，利用背界面表面势与所述正界面表面势、所述第二电压和所述第三电压的第四映射关系，确定所述背界面表面势；
所述第四映射关系为所述背界面表面势与所述正界面表面势呈负相关关系，所述背界面表面势与所述第二电压呈正相关关系，所述背界面表面势与所述第三电压呈正相关关系。
可选地，所述第四映射关系为：
φm1为正栅金属与半导体的功函数差，φm2为背栅金属与半导体的功函数差，Cox1为栅氧电容，Cox 2为埋氧电容，Vbg为所述第三电压，Vfg为所述第二电压，Qfeff用于描述短沟道器件电荷共享效应的参量，TSi为顶硅厚度。
第二方面，本申请提供了一种亚阈值区漏级电流的确定装置，当纳米级全耗尽型绝缘体上硅FD-SOI器件工作在亚阈值区时，确定漏极电流，所述装置包括：
表面势确定单元，用于确定正界面表面势和确定背界面表面势；
电流确定单元，用于根据所述正界面表面势，基于扩散电流与所述正界面表面势的第一映射关系，确定所述扩散电流；根据所述背界面表面势，基于背沟道漏电流与所述背界面表面势的第二映射关系，确定所述背沟道漏电流；
赋值单元，用于所述漏极电流为所述扩散电流和所述背沟道漏电流的和。
第三方面，本申请提供了一种电子设备，其特征在于，包括：
存储器和处理器，所述存储器与所述处理器耦合；
所述存储器存储有程序指令，当所述程序指令由所述处理器执行时，使得所述电子设备执行如第一方面任一项所述的方法。
第四方面，本申请提供了一种计算机可读存储介质，其特征在于，包括计算机可读指令，当所述计算机可读指令在计算设备上运行时，使得所述计算设备执行如第一方面任一项所述的方法。
本申请实施例提供了一种亚阈值区漏级电流的确定方法、装置及存储介质。在执行所述方法时：确定正界面表面势和确定背界面表面势，根据正界面表面势，基于扩散电流与正界面表面势的第一映射关系，确定扩散电流；根据背界面表面势，基于背沟道漏电流与背界面表面势的第二映射关系，确定背沟道漏电流；将所述扩散电流和所述背沟道漏电流的和值，作为纳米级全耗尽型绝缘体上硅FD-SOI器件工作在亚阈值区时的漏极电流。本申请充分考虑了FD-SOI结构的背沟道漏电流，并充分考虑器件工作在亚阈值区，势垒表面的可动载流子迁移率较低，在亚阈值区漏电流以扩散电流为主导的特点，实现了对FD-SOI器件工作在亚阈值区时的漏极电流的准确测量。
附图说明
为更清楚地说明本实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为FD-SOI器件的剖面结构示意图；
图2为本申请实施例提供的一种亚阈值区漏级电流的确定方法流程图；
图3为本申请实施例提供的一种亚阈值区漏级电流的确定装置300结构示意图。
具体实施方式
为了使本领域技术人员更好的理解本申请实施例，首先对技术术语进行解释。
FD-SOI器件：是一种平面工艺技术，在衬底(又称为背栅)表面覆盖埋氧层，埋氧层是一个超薄的绝缘层。在埋氧层表面用一个非常薄的硅膜制作晶体管沟道(又称沟道)，由于沟道非常薄，使得耗尽层充满整个沟道区。
参见图1，为FD-SOI器件的剖面结构示意图。x轴为垂直于埋氧层表面方向，y轴为平行于埋氧层表面方向。在衬底表面覆盖一个埋氧层，埋氧层背对衬底的表面设置有硅膜，在硅膜(又称反型层)表面获取源级(也即图示Source)和漏极(也即图示Drain)，硅膜背对埋氧层的表面设置有栅氧化层，在栅氧化层表面布置栅极(又称前栅或正栅，也即图示Gate)。
图1中还示出了第二电压Vfg和第三电压Vbg，其中，第二电压Vfg为施加在前栅的电压，第三电压Vbg为施加在背栅的电压。
图1中还示出了正界面和背界面，其中，正界面为硅膜背离埋氧化层的表面，背界面为硅膜靠近埋氧化层的表面。
图1中还示出了沟道长度L。
FD-SOI器件由于具有良好的等比例缩小特性，近于理想的亚阈摆幅，高跨导等突出优点，在高速、低压、低功耗模拟电路、数模混合电路等应用方面受到了人们的特别重视。然而，随着FD-SOI器件的尺寸进入纳米，截止态亚阈值区漏极电流升高，会引起电路功耗增加等。因此，研究纳米级FD-SOI器件的亚阈值区漏极电流成为亟待解决的技术问题。
基于此，本申请实施例提供了一种亚阈值区漏级电流的确定方法。该方法充分考虑FD-SOI结构的背沟道漏电流，利用背界面表面势，基于背沟道漏电流与背界面表面势的第二映射关系，确定背沟道漏电流。并考虑器件工作在亚阈值区，势垒表面的可动载流子迁移率较低，在亚阈值区漏电流以扩散电流为主导的特点，利用正界面表面势，基于扩散电流与正界面表面势的第一映射关系，确定扩散电流。并利用扩散电流和背沟道漏电流的和值，确定漏极电流。如此，实现对纳米级FD-SOI器件工作在亚阈值区时的漏极电流的准确测量。
下面以图1所示的FD-SOI器件的的剖面结构示意图为例，对本申请提供的亚阈值区漏级电流的确定方法进行详细介绍。
参见图2，为本申请实施例提供的一种亚阈值区漏级电流的确定方法流程图。该方法包括：
S201：确定正界面表面势和确定背界面表面势。
正界面表面势用于指示纳米级FD-SOI器件的正界面的表面电势。
可选地，本申请实施例的正界面表面势可以通过施加在栅极到衬底的第一电压，利用正界面表面势和第一电压的第三映射关系确定。第三映射关系为正界面表面势与第一电压正相关，第一电压越大，正界面表面势越大。
由于器件工作在亚阈值区时，反型层电荷浓度和耗尽层电荷浓度可以忽略不计，从源级到漏级的表面势为常数。因此第三映射关系可以为：
其中，ψsf为正界面表面势，Vgb为第一电压，Nch为掺杂浓度，εSi为硅介电系数，Cox 1为栅氧电容，q为单位时间内通过导体横截面积的电量，r为电势量，VT为阈值电压。在本申请实施例中，当FD-SOI器件结构已知，上述Nch、εSi、和Cox 1的大小固定，r值固定。
关于第三映射关系的具体推到过程见下文，这里不再赘述。
背界面表面势用于指示纳米级FD-SOI器件的背界面的表面电势。
可选地，本申请实施例的背界面表面势可以通过正界面表面势、图1示出的第二电压和第三电压，利用背界面表面势与正界面表面势、第二电压和第三电压的第四映射关系，确定背界面表面势。
第四映射关系为：背界面表面势与正界面表面势负相关，正界面表面势越大，背界面表面势越小。背界面表面势与第二电压正相关，第二电压越大，背界面表面势越大。背界面表面势与第三电压正相关，第三电压越大，背界面表面势越大。
由于FD-SOI器件为纳米级器件，根据小尺寸器件中二维效应，可以获取第四映射关系，具体为：
其中，Ψsb为背界面表面势，φm1为正栅金属与半导体的功函数差，φm2为背栅金属与半导体的功函数差，Cox 1为栅氧电容，Cox 2为埋氧电容，ψsf为正界面表面势，当FD-SOI器件确定，参数φm1，φm2，Cox 1和Cox 2为固定值。Vbg为第三电压，Vfg为第二电压，Qfeff用于描述短沟道器件电荷共享效应的参量，tSi为顶硅厚度，Nch为掺杂浓度，q为单位时间内通过导体横截面积的电量。具体获取方式见下文，这里不在赘述。
S202：根据正界面表面势，基于扩散电流与正界面表面势的第一映射关系，确定扩散电流。
前沟道漏电流包括扩散电流和漂移电流。由于纳米级FD-SOI器件的结构，载流子随机运动，产生扩散电流。当纳米级FD-SOI器件工作在亚阈值区，势垒表面的可动载流子迁移率较低，因此，在亚阈值区漏电流主要为扩散电流。
在本申请实施例中，扩散电流与正界面表面势具有第一映射关系。第一映射关系为扩散电流与正界面表面势负相关，正界面表面势的越大，扩散电流越小。
可选地，第一映射关系为：
If ds为扩散电流，ψsf为正界面表面势，un为载流子迁移率，Vth为热电压，VGT＝Vgs-VT为栅极过载，Vgs为源极到栅极的电压，VT为阈值电压，Voff为补偿电压，掺杂浓度为Nch，εSi为硅介电系数，n为载流子个数，Vds为施加在源级到漏极的电压，L为沟道长度，W为沟道宽度，q为单位时间内通过导体横截面积的电量。具体获取方式见下文，这里不再论述。
S203：根据背界面表面势，基于背沟道漏电流与背界面表面势的第二映射关系，确定背沟道漏电流。
背沟道漏电流是指背界面处的漏级电流。由于纳米级FD-SOI器件的埋氧层胶厚，在背界面处的漏感应势垒降低DIBL效应严重，为准确获取漏极电流，求解亚阈值区背沟道漏电流至关重要。
本申请实施例，将背界面表面势，带入基于背沟道漏电流与背界面表面势的第二映射关系，得到背沟道漏电流。第二映射关系为：背沟道漏电流与背界面表面势负相关，背界面表面势越大，背沟道漏电流越小。
可选地，第二映射关系为：
Ibds为所述背沟道漏电流，Ψsb为背界面表面势，un为载流子迁移率，Vt为热电压，VGT＝Vgs-VT为栅极过载，Vgs为源极到栅极的电压，VT为阈值电压，Voff为补偿电压，掺杂浓度为Nch，εSi为硅介电系数，n为载流子个数，Vds为源级到漏极的电压，L为沟道长度，W为沟道宽度，q为单位时间内通过导体横截面积的电量。具体获取方式见下文，这里不再论述。
S204：将扩散电流和所述背沟道漏电流的和值作为漏极电流。
漏极电流为纳米级FD-SOI器件处于亚阈值区时的漏极电流。在本申请实施例中，漏极电流等于扩散电流和背沟道漏电流的和值。
示例性说明：当扩散电流为公式(4)，背沟道漏电流为公式(5)，则漏极电流为：
本申请实施例提供了一种亚阈值区漏级电流的确定方法，首先确定正界面表面势和确定背界面表面势，根据正界面表面势，基于扩散电流与正界面表面势的第一映射关系，确定扩散电流；根据背界面表面势，基于背沟道漏电流与背界面表面势的第二映射关系，确定背沟道漏电流；将所述扩散电流和所述背沟道漏电流的和值，作为纳米级全耗尽型绝缘体上硅FD-SOI器件工作在亚阈值区时的漏极电流。本申请充分考虑了FD-SOI结构的背沟道漏电流，并充分考虑器件工作在亚阈值区，势垒表面的可动载流子迁移率较低，在亚阈值区漏电流以扩散电流为主导的特点，实现了对FD-SOI器件工作在亚阈值区时的漏极电流的准确测量。
下面结合图1，对本申请实施提供的第一映射关系、第二映射关系、第三映射关系和第四映射关系的具体获取方式进行详细介绍。
在均匀介质的分界面处，电位移矢量的法向分量(也即沿x轴方向)连续。在栅氧化层内使用高斯定理，得到前界面表面电势和表面电场强度的边界条件为：
在埋氧层内使用高斯定理，得到后界面表面势和表面电场强度的边界条件为：
其中，Esf，Esb分别为x方向前界面表面电场强度和后界面表面电场强度，φm1为正栅金属与半导体的功函数差，φm2为背栅金属与半导体的功函数差，Cox 1为栅氧电容，Cox 2为埋氧电容；Vbg为第三电压，Vfg为第二电压；εSi为硅介电系数。
类比体硅MOS器件，当器件工作于亚阈值区时，从源级到漏级的表面势为常数，求解泊松方程：
得到正界面表面势表达式(1)。
当考虑小器件尺寸中的二维效应，高斯定理如下修正形式表示：
Qfeff是描述短沟道器件电荷共享效应的参量。
则有：
如此，得到背界面表面势表达式(2)。
考虑硅膜中少数载流子分布，建立一维泊松方程，利用高斯定理和泰勒展开技术，可以得到沟道反型层电荷密度是：
其中，ψsf为正界面表面势，un为载流子迁移率，Vt为热电压，VGT＝Vgs-VT为栅极过载，Vgs为源极到栅极的电压，VT为阈值电压，Voff为补偿电压，掺杂浓度为Nch，εSi为硅介电系数，n为载流子个数，Vds为源级到漏极的电压，L为沟道长度，W为沟道宽度，V(y)为y方向反型层的电压。
则，
其中，
采用同样的方式，求得背沟道漏电流如公式(5)。
当器件工作在亚阈值区，势垒表面的可动载流子迁移率较低，在亚阈值区漏电流为扩散电流。所以纳米级FD-SOI器件处于亚阈值区的漏电流为扩散电流和所述背沟道漏电流的和值，即公式(6)所示。
此外，本申请实施例还提供了一种亚阈值区漏级电流的确定装置。
参见图3，为本申请实施例提供的一种亚阈值区漏级电流的确定装置300结构示意图。装置300用于当纳米级全耗尽型绝缘体上硅FD-SOI器件工作在亚阈值区时，确定漏极电流。装置300包括：
表面势确定单元301，用于确定正界面表面势和确定背界面表面势；
电流确定单元302，用于根据正界面表面势，基于扩散电流与正界面表面势的第一映射关系，确定扩散电流；根据背界面表面势，基于背沟道漏电流与背界面表面势的第二映射关系，确定背沟道漏电流；
赋值单元303，用于漏极电流为扩散电流和背沟道漏电流的和。
可选地，所述扩散电流与所述正界面表面势的第一映射关系为：
If ds为扩散电流，ψsf为正界面表面势，un为载流子迁移率，Vt为热电压，VGT＝Vgs-VT为栅极过载，Vgs为源极到栅极的电压，VT为阈值电压，voff为补偿电压，掺杂浓度为Nch，εSi为硅介电系数，n为载流子个数，Vds为施加在源级到漏极的电压，L为沟道长度，W为沟道宽度。
可选地，所述背沟道漏电流与所述背界面表面势的第二映射关系为：
Ib ds为所述背沟道漏电流，Ψsb为背界面表面势。
可选地，表面势确定单元301具体用于：
根据施加在栅极到衬底的第一电压，利用所述正界面表面势和所述第一电压的第三映射关系，确定所述正界面表面势；所述第三映射关系为所述正界面表面势与所述第一电压呈正相关关系。
可选地，所述第三映射关系为：
其中，Vgb为所述第一电压。
可选地，表面势确定单元301具体用于：根据所述正界面表面势、施加在前栅的第二电压和施加在背栅的第三电压，利用背界面表面势与所述正界面表面势、所述第二电压和所述第三电压的第四映射关系，确定所述背界面表面势；
所述第四映射关系为所述背界面表面势与所述正界面表面势呈负相关关系，所述背界面表面势与所述第二电压呈正相关关系，所述背界面表面势与所述第三电压呈正相关关系。
可选地，所述第四映射关系为：
φm1为正栅金属与半导体的功函数差，φm2为背栅金属与半导体的功函数差，Cox 1为栅氧电容，Cox 2为埋氧电容，Vbg为所述第三电压，Vfg为所述第二电压，Qfeff用于描述短沟道器件电荷共享效应的参量，tSi为顶硅厚度。
本申请实施例提供了一种亚阈值区漏级电流的确定装置，表面势确定单元301，确定正界面表面势和确定背界面表面势。电流确定单302，根据正界面表面势，基于扩散电流与正界面表面势的第一映射关系，确定扩散电流；根据背界面表面势，基于背沟道漏电流与背界面表面势的第二映射关系，确定背沟道漏电流。赋值单元303，将所述扩散电流和所述背沟道漏电流的和值，作为纳米级全耗尽型绝缘体上硅FD-SOI器件工作在亚阈值区时的漏极电流。本申请充分考虑了FD-SOI结构的背沟道漏电流，并充分考虑器件工作在亚阈值区，势垒表面的可动载流子迁移率较低，在亚阈值区漏电流以扩散电流为主导的特点，实现了对FD-SOI器件工作在亚阈值区时的漏极电流的准确测量。
本申请实施例还提供了对应的设备以及计算机存储介质，用于实现本申请实施例提供的方案。
其中，所述设备包括存储器和处理器，所述存储器用于存储指令或代码，所述处理器用于执行所述指令或代码，以使所述设备执行本申请任一实施例所述的一种亚阈值区漏级电流的确定方法。
所述计算机存储介质中存储有代码，当所述代码被运行时，运行所述代码的设备实现本申请任一实施例所述的一种亚阈值区漏级电流的确定方法。
本申请实施例中提到的“第一”、“第二”(若存在)等名称中的“第一”、“第二”只是用来做名字标识，并不代表顺序上的第一、第二。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如只读存储器(英文：read-only memory，ROM)/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者诸如路由器等网络通信设备)执行本申请各个实施例或者实施例的某些部分所述的方法。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本申请示例性的实施方式，并非用于限定本申请的保护范围。
Claims (10)
1.一种亚阈值区漏级电流的确定方法，其特征在于，当纳米级全耗尽型绝缘体上硅FD-SOI器件工作在亚阈值区时，确定漏极电流，所述方法包括：
确定正界面表面势和确定背界面表面势；
根据所述正界面表面势，基于扩散电流与所述正界面表面势的第一映射关系，确定所述扩散电流；根据所述背界面表面势，基于背沟道漏电流与所述背界面表面势的第二映射关系，确定所述背沟道漏电流；
所述漏极电流为所述扩散电流和所述背沟道漏电流的和。
2.根据权利要求1所述方法，其特征在于，所述扩散电流与所述正界面表面势的第一映射关系为：
Ifds为扩散电流，ψsf为正界面表面势，un为载流子迁移率，Vth为热电压，VGT＝Vgs-VT为栅极过载，Vgs为源极到栅极的电压，VT为阈值电压，Voff为补偿电压，掺杂浓度为Nch，εSi为硅介电系数，n为载流子个数，Vds为施加在源级到漏极的电压，L为沟道长度，W为沟道宽度，q为单位时间内通过导体横截面积的电量。
3.根据权利要求2所述方法，其特征在于，所述背沟道漏电流与所述背界面表面势的第二映射关系为：
Ibds为所述背沟道漏电流，Ψsb为背界面表面势。
4.根据权利要求3所述方法，其特征在于，所述确定正界面表面势，具体包括：
根据施加在栅极到衬底的第一电压，利用所述正界面表面势和所述第一电压的第三映射关系，确定所述正界面表面势；所述第三映射关系为所述正界面表面势与所述第一电压呈正相关关系。
5.根据权利要求4所述方法，其特征在于，所述第三映射关系为：
其中，r为电势量，Cox1为栅氧电容，Vgb为所述第一电压。
6.根据权利要求3-5任一项所述方法，其特征在于，所述确定背界面表面势，包括：
根据所述正界面表面势、施加在前栅的第二电压和施加在背栅的第三电压，利用背界面表面势与所述正界面表面势、所述第二电压和所述第三电压的第四映射关系，确定所述背界面表面势；
所述第四映射关系为所述背界面表面势与所述正界面表面势呈负相关关系，所述背界面表面势与所述第二电压呈正相关关系，所述背界面表面势与所述第三电压呈正相关关系。
7.根据权利要求6所述方法，其特征在于，所述第四映射关系为：
φm1为正栅金属与半导体的功函数差，φm2为背栅金属与半导体的功函数差，Cox1为栅氧电容，Cox2为埋氧电容，Vbg为所述第三电压，Vfg为所述第二电压，Qfeff用于描述短沟道器件电荷共享效应的参量，tSi为顶硅厚度。
8.一种亚阈值区漏级电流的确定装置，其特征在于，当纳米级全耗尽型绝缘体上硅FD-SOI器件工作在亚阈值区时，确定漏极电流，所述装置包括：
表面势确定单元，用于确定正界面表面势和确定背界面表面势；
电流确定单元，用于根据所述正界面表面势，基于扩散电流与所述正界面表面势的第一映射关系，确定所述扩散电流；根据所述背界面表面势，基于背沟道漏电流与所述背界面表面势的第二映射关系，确定所述背沟道漏电流；
赋值单元，用于所述漏极电流为所述扩散电流和所述背沟道漏电流的和。
9.一种电子设备，其特征在于，包括：
存储器和处理器，所述存储器与所述处理器耦合；
所述存储器存储有程序，当所述程序由所述处理器执行时，使得所述电子设备执行权利要求1-7任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，包括计算机可读指令，当所述计算机可读指令在计算设备上运行时，使得所述计算设备执行权利要求1-7任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310656201.6A CN116609701A (zh) | 2023-06-05 | 2023-06-05 | 一种亚阈值区漏级电流的确定方法、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310656201.6A CN116609701A (zh) | 2023-06-05 | 2023-06-05 | 一种亚阈值区漏级电流的确定方法、装置及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116609701A true CN116609701A (zh) | 2023-08-18 |
Family
ID=87678020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310656201.6A Pending CN116609701A (zh) | 2023-06-05 | 2023-06-05 | 一种亚阈值区漏级电流的确定方法、装置及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116609701A (zh) |
-
2023
- 2023-06-05 CN CN202310656201.6A patent/CN116609701A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Trevisoli et al. | Surface-potential-based drain current analytical model for triple-gate junctionless nanowire transistors | |
| Venkatesh et al. | A dielectrically modulated electrically doped tunnel FET for application of label free biosensor | |
| Ali et al. | Small-Signal Response of Inversion Layers in High-Mobility $\hbox {In} _ {0.53}\hbox {Ga} _ {0.47}\hbox {As} $ MOSFETs Made With Thin High-$\kappa $ Dielectrics | |
| CN106601641B (zh) | 半导体装置的评价方法及半导体装置的评价装置 | |
| Prégaldiny et al. | Accounting for quantum mechanical effects from accumulation to inversion, in a fully analytical surface-potential-based MOSFET model | |
| Akarvardar et al. | Low-frequency noise in SOI four-gate transistors | |
| Kaur et al. | Hetero-dielectric oxide engineering on dopingless gate all around nanowire MOSFET with Schottky contact source/drain | |
| Reddy et al. | Enhanced performance double-gate junction-less tunnel field effect transistor for bio-sensing application | |
| Rudenko et al. | Special features of the back-gate effects in ultra-thin body SOI MOSFETs | |
| Thakur et al. | Performance reliability of ultra-thin Si-SiO2, Si-Al2O3, Si-ZrO2 and Si-HfO2 interface in rectangular steep retrograded nano-regimes devices | |
| Zhang et al. | Charge pumping measurements of radiation-induced interface-trap density in floating-body SOI FinFETs | |
| CN116609701A (zh) | 一种亚阈值区漏级电流的确定方法、装置及存储介质 | |
| Biswas et al. | Temperature dependent model for threshold voltage and subthreshold slope of strained-Si channel MOSFETs with a polysilicon gate | |
| Jeon et al. | A new method for the extraction of flat-band voltage and doping concentration in Tri-gate Junctionless Transistors | |
| Le Royer et al. | 105 nm Gate length pMOSFETs with high-K and metal gate fabricated in a Si process line on 200 mm GeOI wafers | |
| Jeon et al. | New method for the extraction of bulk channel mobility and flat-band voltage in junctionless transistors | |
| Munteanu et al. | Circular Pseudo‐Metal Oxide Semiconductor Field Effect Transistor in Silicon‐on‐Insulator Analytical Model, Simulation, and Measurements | |
| Karsenty et al. | Modeling of the Channel Thickness Influence on Electrical Characteristics and Series Resistance in Gate‐Recessed Nanoscale SOI MOSFETs | |
| Kadotani et al. | Experimental study on electron mobility in accumulation-mode silicon-on-insulator metal–oxide–semiconductor field-effect transistors | |
| Dargar et al. | Performance evaluation of GaN based thin film transistor using TCAD simulation | |
| Boehm et al. | Size scaling of the addition spectra in silicon quantum dots | |
| Chandrasekaran et al. | Compact modeling of doped symmetric DG MOSFETs with regional approach | |
| Pavanello et al. | Static and dynamic compact analytical model for junctionless nanowire transistors | |
| Karsenty et al. | Comparative study of NSB and UTB SOI MOSFETs characteristics by extraction of series resistance | |
| Buryk et al. | Numerical simulation of FinFET transistors parameters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |