CN116566869A - 一种基于spi总线通信数据检测系统及检测方法 - Google Patents

一种基于spi总线通信数据检测系统及检测方法 Download PDF

Info

Publication number
CN116566869A
CN116566869A CN202310038984.1A CN202310038984A CN116566869A CN 116566869 A CN116566869 A CN 116566869A CN 202310038984 A CN202310038984 A CN 202310038984A CN 116566869 A CN116566869 A CN 116566869A
Authority
CN
China
Prior art keywords
data
host
slave
unit
logic calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310038984.1A
Other languages
English (en)
Inventor
许芳
李茹
方文庆
陆金旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Xingyu Automotive Lighting Systems Co Ltd
Original Assignee
Changzhou Xingyu Automotive Lighting Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Xingyu Automotive Lighting Systems Co Ltd filed Critical Changzhou Xingyu Automotive Lighting Systems Co Ltd
Priority to CN202310038984.1A priority Critical patent/CN116566869A/zh
Publication of CN116566869A publication Critical patent/CN116566869A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种基于SPI总线通信数据检测系统及检测方法，所述基于SPI总线通信数据检测系统包括主机、从机以及数据检测单元；所述主机用于向从机发送使能信号然后与从机进行数据通信，并实时接收从机发送的数据；所述从机用于接收主机的使能信号及主机发送过来的数据，并通过MOSI信号线向主机发送数据，完成与主机的数据通信。本发明提供一种基于SPI总线通信数据检测系统及检测方法，解决了SPI数据通信因无应答信号而导致无法识别从机是否接收正确的通信数据的问题；同时，也解决了在SPI数据通信时无法识别总线忙碌或空闲的问题，从而提高SPI数据通信的可靠性。

Description

一种基于SPI总线通信数据检测系统及检测方法
技术领域
本发明涉及一种基于SPI总线通信数据检测系统及检测方法。
背景技术
目前，SPI(Serial Perripheral Interface)为串行外围设备接口，在现有数字芯片SPI总线通信技术中，SPI串行总线主要应用于片外芯片与芯片之间的数据通信。用来发送数据的芯片通常称为主机，用来接收数据的芯片通常称为从机，在SPI总线通信中只有一个主机(Master)和一个或多个从机(Slave)，主机和从机上分别有四根数据信号线，主要包括串行时钟线SCLK，主出从入信号线MOSI，主入从出信号线MISO以及片选信号线CS，主机和从机四根数据线分别对应进行连接，当主机上的片选信号线CS使能信号有效时，即可实现芯片与芯片之间的数据通信。
如图1所示，当有一个主机与一个从机进行数据通信时，在主从机的SCLK、MOSI、MISO三个数据信号线已经连接的情况下，只需要将主机和从机的片选信号端CS进行连接并向从机发送使能信号，即可进行芯片间的数据通信。
现有SPI数据通信技术中，当主机给从机发送数据时，SPI总线在进行数据传送时，先传送高位，后传送低位；数据线为高电平表示逻辑‘1’，低电平表示逻辑‘0’；一个字节数据传送完成后无需应答即可开始下一个字节数据的传送。SPI总线采用同步方式工作，时钟线在上升沿或下降沿时发送器向数据线上发送数据，在紧接着的下降沿或上升沿时接收器从数据线上读取数据，完成一位数据传送，八个时钟周期即可完成一个字节数据的传送，从机接收到主机发过来的数据不会给主机发送应答信号。
在芯片之间进行SPI数据通信时，当主机对将要进行通信的从机CS片选信号端发送使能信号时，即选定了该从机进行数据通信，主机将一字节一字节地向从机发送数据，每字节的数据没有起始位、停止位和应答位，只连续地进行每字节数据的发送，直至数据发送完毕。在这种数据传输的情况下，当主机给从机发送数据时，从机不会给主机发送应答信号来反馈给主机当前的从机是否接收到主机发送过来的数据，且无法获知从机是否正确接收数据，若从机接收的数据有误，数据传输无法停止。并且，无法判断总线的当前状态是处于忙碌状态还是空闲状态。在此种情况下进行芯片之间的数据传输，带宽利用率低，且芯片之间数据传输的可靠性低。
发明内容
本发明所要解决的技术问题是，克服现有技术的不足，本发明提供一种基于SPI总线通信数据检测系统及检测方法，解决了SPI数据通信因无应答信号而导致无法识别从机是否接收正确的通信数据的问题；同时，也解决了在SPI数据通信时无法识别总线忙碌或空闲的问题，从而提高SPI数据通信的可靠性。当检测出SPI总线处于空闲状态时，即可进行主机与其他从机的数据通信，提交SPI总线的利用率。并且，因为是在SPI数据通信外部连接数据检测单元，在数据检测单元采集数据期间不会影响芯片间的通信速率。
为了解决上述技术问题，本发明的技术方案是：
本发明一方面提供一种基于SPI总线通信数据检测系统，它包括主机、从机以及数据检测单元；
所述主机用于向从机发送使能信号然后与从机进行数据通信，并实时接收从机发送的数据；
所述从机用于接收主机的使能信号及主机发送过来的数据，并通过MOSI信号线向主机发送数据，完成与主机的数据通信；
所述数据检测单元用于采集主机发送的数据和从机接收到的数据，然后对主机发送的数据和从机接收到的数据进行数据逻辑计算，并将数据计算结果反馈至主机，由主机控制数据是否继续进行收发。
进一步，所述数据检测单元包括数据采集单元、数值逻辑计算单元、数据反馈单元以及数据复位单元；
所述数据采集单元的输入端接收主机发送的数据和从机接收到的数据，所述数据采集单元的输出端与数值逻辑计算单元的输入端相连，所述数值逻辑计算单元的输出端与数据反馈单元的输入端相连，所述数据反馈单元的输出端与主机相连，所述数据复位单元分别与数据采集单元、数值逻辑计算单元和数据反馈单元相连。
进一步，所述数据采集单元中包括主机数据采集模块和从机数据采集模块；
所述主机数据采集模块用于采集主机发送的数据，所述主机数据采集模块包括主机FIFO数据缓存器；
所述从机数据采集模块用于采集从机接收的数据，所述从机数据采集模块包括从机机FIFO数据缓存器。
进一步，所述数值逻辑计算单元用于针对数据采集单元采集到的当前数据按位排列并经过同或门以及与门计算得出新的数据结果，所述数值逻辑计算单元包括4个同或门、1个FIFO数据缓存器和3个与门。
进一步，所述数据反馈单元用于存储数值逻辑计算单元的计算结果，并将结果反馈至主机。
进一步，所述数据复位单元用于给数据检测单元中的各个模块添加复位信号，将数据采集单元、数值逻辑计算单元以及数据反馈单元的数据进行清空复位。
本发明另一方面提供一种基于SPI总线通信数据检测系统的检测方法，它包括：
步骤S1、数据检测单元中的数据采集单元开始采集主机和从机正在进行通信的数据，将采集到的主机发送数据放置在数据采集单元的主机FIFO数据缓存器中，将采集到的从机接收数据放置在数据采集单元的从机FIFO数据缓存器中；
步骤S2、数值逻辑计算单元分别从数据采集单元中的主机的FIFO数据缓存器和从机的FIFO数据缓存器中读取数据，按照读取数据的顺序将主机发送的数据和从机接收的数据按序排列，组成新组合的数据，将新组合的数据暂存在数值逻辑计算单元中的FIFO数据缓存器(FIFO Buffer)中；
步骤S3、将新组合的数据中相邻的每两位数据经过逻辑计算并输出，判断主机发送的数据和从机接收的数据是否一致；
步骤S4、将数值逻辑计算单元的判断结果输出至数据反馈单元，经过数据反馈单元将判断结果反馈至主机，由主机根据判断结果来决定数据是否可以继续进行收发，完成一帧的数据检测；
步骤S5、当完成一帧的数据检测后，数据复位单元清空数据检测单元中各个模块的数据。
进一步，所述步骤S2中，数值逻辑计算单元分别从数据采集单元中的主机的FIFO数据缓存器和从机的FIFO数据缓存器中读取数据，按照读取数据的顺序将主机发送的数据和从机接收的数据按序排列，组成新组合的数据，具体包括如下步骤：
数值逻辑计算单元按照读取顺序，首先从主机FIFO数据缓存器中读取主机发送数据中的一位数据，再从从机FIFO数据缓存器中读取从机接收数据中的一位读取数据，然后按照读取顺序循环三次；
读取数据的同时，按照读取顺序将主机发送数据中的一位数据、从机接收数据中的一位读取数据按序依次排列，组成新组合的8位数据。
进一步，所述步骤S3中，将新组合的数据中相邻的每两位数据经过逻辑计算并输出，判断主机发送的数据和从机接收的数据是否一致，具体包括如下步骤：
步骤S31、将新组合的8位数据中相邻的每两位输入同或门进行逻辑计算，如果两位输入数据相同，则输出结果为1；如果两位输入数据不同，则输出结果为0；
步骤S32、经过4个同或门计算后得出4位输出数据，将4位输出数据输入2个一级与门进行逻辑计算并输出，2个一级与门的输出数据再输入1个二级与门进行逻辑计算；
如果二级与门的输出结果为1，则表示主机发送数据和从机接收数据一致；如果二级与门的输出结果为0，则表示主机发送数据和从机接收数据不一致。
进一步，所述步骤S4中，将数值逻辑计算单元的判断结果输出至数据反馈单元，经过数据反馈单元将判断结果反馈至主机，由主机根据判断结果来决定数据是否可以继续进行收发，具体包括如下步骤：
将数值逻辑计算单元的判断结果输出至数据反馈单元；
当主机发送数据和从机接收数据不一致时，输出低电平0，数据反馈单元将结果0反馈至主机，主机的SPI控制器的中断单元决定中断数据收发；
当主机发送数据和从机接收数据一致时，输出高电平1，数据反馈单元将结果1反馈至主机，主机的SPI控制器的中断单元不动作。
采用了上述技术方案，本发明具有以下的有益效果：
1、当主机与从机之间进行SPI数据通信时，通过在SPI通信系统的外部加入数据检测系统，来检测从机接收的数据和主机发送的数据，并进行数值逻辑计算，并将逻辑计算结果反馈给主机，当主机收到计算结果后，此时如果数据有误，由主机进行中断操作。通过本发明，可检测出主机发送给从机的数据是否传输正确，若数据传输错误，主机利用其中断单元中断数据的收发。且通过检测系统可检测总线的空闲或忙碌状态。且因为是在SPI数据通信外部连接数据检测单元，在数据检测期间不会影响芯片间的通信速率。
2、本发明在主机与从机之间进行SPI数据通信时，加入数据检测单元，来检测主机和从机数据收发的正确性，从而驱动主机的SPI通信控制器的中断单元控制数据收发。数据检测单元也可用来检测SPI总线的空闲与忙碌状态，当检测出SPI总线处于空闲状态时，即可进行主机与其他从机的数据通信，提高SPI总线的利用率。
附图说明
图1为本发明的主机与从机的SPI通信电路示意图；
图2为本发明的基于SPI总线通信数据检测系统的原理框图；
图3为本发明的数值逻辑计算单元的逻辑计算示意图；
图4为本发明的检测方法的流程图。
具体实施方式
为了使本发明的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明。
实施例一
如图2所示，本实施例提供一种基于SPI总线通信数据检测系统，它包括主机、从机以及数据检测单元。
如图1所示，本实施例的主机用于向从机发送使能信号然后与从机进行数据通信，并实时接收从机发送的数据。从机用于接收主机的使能信号及主机发送过来的数据，并通过MOSI信号线向主机发送数据，完成与主机的数据通信。
如图2所示，本实施例的数据检测单元用于采集主机发送的数据和从机接收到的数据，然后对主机发送的数据和从机接收到的数据进行数据逻辑计算，并将数据计算结果反馈至主机，主机中设置有SPI控制器，由SPI控制器的中断单元控制数据是否继续进行收发。
如图2所示，本实施例的数据检测单元包括数据采集单元(Data acquisitionunit)、数值逻辑计算单元(Data logic unit)、数据反馈单元(Data feedback unit)以及数据复位单元(Data reset unit)；
数据采集单元的输入端接收主机发送的数据和从机接收到的数据，数据采集单元的输出端与数值逻辑计算单元的输入端相连，数值逻辑计算单元的输出端与数据反馈单元的输入端相连，数据反馈单元的输出端与主机相连，数据复位单元分别与数据采集单元、数值逻辑计算单元和数据反馈单元相连。
具体地，本实施例的数据采集单元中包括主机数据采集模块和从机数据采集模块；
主机数据采集模块用于采集主机正在发送的数据，主机数据采集模块包括主机FIFO数据缓存器；
从机数据采集模块用于采集从机正在接收的数据，从机数据采集模块包括从机机FIFO数据缓存器。
具体地，本实施例的数值逻辑计算单元用于针对数据采集单元采集到的当前数据按位排列并经过同或门以及与门计算得出新的数据结果，数值逻辑计算单元包括4个同或门(XNOR)、1个FIFO数据缓存器(FIFO Buffer)和3个与门(AND)。
具体地，本实施例的数据反馈单元用于存储数值逻辑计算单元的计算结果，并将结果反馈至主机。
具体地，本实施例的数据复位单元用于给数据检测单元中的各个模块添加复位信号，主要功能是将数据采集单元、数值逻辑计算单元以及数据反馈单元的数据进行清空复位，以便开展下一次的数据检测。
实施例二
如图4所示，本实施例提供一种基于SPI总线通信数据检测系统的检测方法，它包括：
步骤S1、数据检测单元中的数据采集单元开始采集主机和从机正在进行通信的数据，将采集到的主机发送数据放置在数据采集单元的主机FIFO数据缓存器中，将采集到的从机接收数据放置在数据采集单元的从机FIFO数据缓存器中。
步骤S2、数值逻辑计算单元分别从数据采集单元中的主机的FIFO数据缓存器和从机的FIFO数据缓存器中读取数据，按照读取数据的顺序将主机发送的数据和从机接收的数据按序排列，组成新组合的数据，将新组合的数据暂存在数值逻辑计算单元中的FIFO数据缓存器(FIFO Buffer)中，具体包括如下步骤：
数值逻辑计算单元按照读取顺序，读取顺序为：先读取主机发送数据中的一位，再读取从机发送数据中的一位；首先从主机FIFO数据缓存器中读取主机发送数据中的一位数据，再从从机FIFO数据缓存器中读取从机接收数据中的一位读取数据，然后按照读取顺序循环三次，如图3所示，设定数值逻辑计算单元中的FIFO缓存器(FIFO Buffer)能存储8位数据，按照上述读取顺序循环读取结束后，则分别读取了主从机收发的数据共8位，其中4位主机发送的数据、4位从机接收的数据；
读取数据的同时，按照读取顺序将主机发送数据中的一位数据、从机接收数据中的一位读取数据按序依次排列，组成新组合的8位数据。
步骤S3、将新组合的数据中相邻的每两位数据经过逻辑计算并输出，判断主机发送的数据和从机接收的数据是否一致，具体包括如下步骤：
步骤S31、将新组合的8位数据中相邻的每两位输入同或门进行逻辑计算，如果两位输入数据相同，则输出结果为1；如果两位输入数据不同，则输出结果为0；
步骤S32、经过4个同或门计算后得出4位输出数据，将4位输出数据输入2个一级与门进行逻辑计算并输出，2个一级与门的输出数据再输入1个二级与门进行逻辑计算；与门逻辑关系是两位输入数据均为1，则输出结果为1，输入数据有1个为0，则输出结果为0；
如果二级与门的输出结果为1，则表示主机发送数据和从机接收数据一致；如果二级与门的输出结果为0，则表示主机发送数据和从机接收数据不一致。
步骤S4、将数值逻辑计算单元的判断结果输出至数据反馈单元，经过数据反馈单元将判断结果反馈至主机，由主机根据判断结果来决定数据是否可以继续进行收发，以此来完成一帧的数据检测，具体包括如下步骤：
将数值逻辑计算单元的判断结果输出至数据反馈单元；
当主机发送数据和从机接收数据不一致时，输出低电平0，通过数据反馈单元将结果0反馈至主机，主机的SPI控制器的中断单元决定中断数据收发；
当主机发送数据和从机接收数据一致时，输出高电平1，通过数据反馈单元将结果1反馈至主机，主机的SPI控制器的中断单元不动作；
当数据采集单元未采集到主机和从机传输的数据时，则可以代表SPI总线目前处于空闲状态，可进行其他从机和主机之间的数据通信。
步骤S5、当完成一帧的数据检测后，数据复位单元清空数据检测单元中各个模块的数据，以便开展下一次的数据检测。
本实施例中是输出结果是高电平“1”有效，可根据需求调整逻辑门，若输出结果是低电平“0”有效，可将同或门换成异或门，异或门逻辑关系是两个输入数据不同则输出1，相同则输出0。同时，将与门换成或门，或门的逻辑关系是两位输入数据均为0则输出结果为0，否则则为1，则可实现同样的目的。
以上所述的具体实施例，对本发明解决的技术问题、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于SPI总线通信数据检测系统，其特征在于，它包括主机、从机以及数据检测单元；
所述主机用于向从机发送使能信号然后与从机进行数据通信，并实时接收从机发送的数据；
所述从机用于接收主机的使能信号及主机发送过来的数据，并通过MOSI信号线向主机发送数据，完成与主机的数据通信；
所述数据检测单元用于采集主机发送的数据和从机接收到的数据，然后对主机发送的数据和从机接收到的数据进行数据逻辑计算，并将数据计算结果反馈至主机，由主机控制数据是否继续进行收发。
2.根据权利要求1所述的基于SPI总线通信数据检测系统，其特征在于：所述数据检测单元包括数据采集单元、数值逻辑计算单元、数据反馈单元以及数据复位单元；
所述数据采集单元的输入端接收主机发送的数据和从机接收到的数据，所述数据采集单元的输出端与数值逻辑计算单元的输入端相连，所述数值逻辑计算单元的输出端与数据反馈单元的输入端相连，所述数据反馈单元的输出端与主机相连，所述数据复位单元分别与数据采集单元、数值逻辑计算单元和数据反馈单元相连。
3.根据权利要求2所述的基于SPI总线通信数据检测系统，其特征在于：
所述数据采集单元中包括主机数据采集模块和从机数据采集模块；
所述主机数据采集模块用于采集主机发送的数据，所述主机数据采集模块包括主机FIFO数据缓存器；
所述从机数据采集模块用于采集从机接收的数据，所述从机数据采集模块包括从机机FIFO数据缓存器。
4.根据权利要求2所述的基于SPI总线通信数据检测系统，其特征在于：所述数值逻辑计算单元用于针对数据采集单元采集到的当前数据按位排列并经过同或门以及与门计算得出新的数据结果，所述数值逻辑计算单元包括4个同或门、1个FIFO数据缓存器和3个与门。
5.根据权利要求2所述的基于SPI总线通信数据检测系统，其特征在于：所述数据反馈单元用于存储数值逻辑计算单元的计算结果，并将结果反馈至主机。
6.根据权利要求2所述的基于SPI总线通信数据检测系统，其特征在于：所述数据复位单元用于给数据检测单元中的各个模块添加复位信号，将数据采集单元、数值逻辑计算单元以及数据反馈单元的数据进行清空复位。
7.一种如权利要求1～6中任一项所述的基于SPI总线通信数据检测系统的检测方法，其特征在于，它包括：
步骤S1、数据检测单元中的数据采集单元开始采集主机和从机正在进行通信的数据，将采集到的主机发送数据放置在数据采集单元的主机FIFO数据缓存器中，将采集到的从机接收数据放置在数据采集单元的从机FIFO数据缓存器中；
步骤S2、数值逻辑计算单元分别从数据采集单元中的主机的FIFO数据缓存器和从机的FIFO数据缓存器中读取数据，按照读取数据的顺序将主机发送的数据和从机接收的数据按序排列，组成新组合的数据，将新组合的数据暂存在数值逻辑计算单元中的FIFO数据缓存器(FIFO Buffer)中；
步骤S3、将新组合的数据中相邻的每两位数据经过逻辑计算并输出，判断主机发送的数据和从机接收的数据是否一致；
步骤S4、将数值逻辑计算单元的判断结果输出至数据反馈单元，经过数据反馈单元将判断结果反馈至主机，由主机根据判断结果来决定数据是否可以继续进行收发，完成一帧的数据检测；
步骤S5、当完成一帧的数据检测后，数据复位单元清空数据检测单元中各个模块的数据。
8.根据权利要求7所述的检测方法，其特征在于，所述步骤S2中，数值逻辑计算单元分别从数据采集单元中的主机的FIFO数据缓存器和从机的FIFO数据缓存器中读取数据，按照读取数据的顺序将主机发送的数据和从机接收的数据按序排列，组成新组合的数据，具体包括如下步骤：
数值逻辑计算单元按照读取顺序，首先从主机FIFO数据缓存器中读取主机发送数据中的一位数据，再从从机FIFO数据缓存器中读取从机接收数据中的一位读取数据，然后按照读取顺序循环三次；
读取数据的同时，按照读取顺序将主机发送数据中的一位数据、从机接收数据中的一位读取数据按序依次排列，组成新组合的8位数据。
9.根据权利要求8所述的检测方法，其特征在于，所述步骤S3中，将新组合的数据中相邻的每两位数据经过逻辑计算并输出，判断主机发送的数据和从机接收的数据是否一致，具体包括如下步骤：
步骤S31、将新组合的8位数据中相邻的每两位输入同或门进行逻辑计算，如果两位输入数据相同，则输出结果为1；如果两位输入数据不同，则输出结果为0；
步骤S32、经过4个同或门计算后得出4位输出数据，将4位输出数据输入2个一级与门进行逻辑计算并输出，2个一级与门的输出数据再输入1个二级与门进行逻辑计算；
如果二级与门的输出结果为1，则表示主机发送数据和从机接收数据一致；如果二级与门的输出结果为0，则表示主机发送数据和从机接收数据不一致。
10.根据权利要求9所述的检测方法，其特征在于，所述步骤S4中，将数值逻辑计算单元的判断结果输出至数据反馈单元，经过数据反馈单元将判断结果反馈至主机，由主机根据判断结果来决定数据是否可以继续进行收发，具体包括如下步骤：
将数值逻辑计算单元的判断结果输出至数据反馈单元；
当主机发送数据和从机接收数据不一致时，输出低电平0，数据反馈单元将结果0反馈至主机，主机的SPI控制器的中断单元决定中断数据收发；
当主机发送数据和从机接收数据一致时，输出高电平1，数据反馈单元将结果1反馈至主机，主机的SPI控制器的中断单元不动作。
CN202310038984.1A 2023-01-13 2023-01-13 一种基于spi总线通信数据检测系统及检测方法 Pending CN116566869A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310038984.1A CN116566869A (zh) 2023-01-13 2023-01-13 一种基于spi总线通信数据检测系统及检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310038984.1A CN116566869A (zh) 2023-01-13 2023-01-13 一种基于spi总线通信数据检测系统及检测方法

Publications (1)

Publication Number Publication Date
CN116566869A true CN116566869A (zh) 2023-08-08

Family

ID=87492180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310038984.1A Pending CN116566869A (zh) 2023-01-13 2023-01-13 一种基于spi总线通信数据检测系统及检测方法

Country Status (1)

Country Link
CN (1) CN116566869A (zh)

Similar Documents

Publication Publication Date Title
US10108578B2 (en) Single wire communications interface and protocol
US9338035B2 (en) Microcontroller with can bus module and auto speed detect
CN116185936B (zh) 一种spi通信数据收发异常检测控制系统及检测方法
CN106569416B (zh) 一种微控制器的串行接口与仿真调试接口复用方法及装置
CN108809791B (zh) 一种多设备环形结构通信方法及系统
EP2407889A1 (en) Transmission/reception device, transmission device, reception device, and data transmission/reception method
TWI408931B (zh) 資料通訊裝置、及通訊控制方法、以及程式産品
CN101089838A (zh) 一种实现i2c读写时序的方法
US7430259B2 (en) Two-wire chip-to-chip interface
CN102073611B (zh) 一种i2c总线控制系统及方法
CN106528484A (zh) 一种串行通信方法
CN106201973B (zh) 一种单线串行通信接口的方法与系统
CN106649158B (zh) 通过i2c接口读写内部寄存器堆的装置及方法
CN113220607B (zh) 一种基于fifo的数据处理方法
CN201893806U (zh) Fc时钟同步发生系统
CN116566869A (zh) 一种基于spi总线通信数据检测系统及检测方法
CN115840725B (zh) 具有自检功能的端对端通讯电路和芯片设备
EP0085973A2 (en) Information transmission system
CN111949590A (zh) 一种可跨fpga平台的高速通讯方法
JP4012907B2 (ja) 非同期伝送方法及びその回路
CN103226531A (zh) 一种双端口外设配置接口电路
CN101458639B (zh) 中央处理器类型识别电路及中央处理器类型识别方法
CN115904844A (zh) 一种用于打印boot信息的uart仿真模型及其工作方法
CN114342311B (zh) 用于同步串行数据传输的装置和方法
CN111104166B (zh) 寄存器的写入方法和写入装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination