CN116566362A - 双脉冲生成电路和双脉冲生成方法 - Google Patents
双脉冲生成电路和双脉冲生成方法 Download PDFInfo
- Publication number
- CN116566362A CN116566362A CN202310842424.1A CN202310842424A CN116566362A CN 116566362 A CN116566362 A CN 116566362A CN 202310842424 A CN202310842424 A CN 202310842424A CN 116566362 A CN116566362 A CN 116566362A
- Authority
- CN
- China
- Prior art keywords
- circuit
- pulse
- signal
- double
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000000605 extraction Methods 0.000 claims abstract description 56
- 230000000737 periodic effect Effects 0.000 claims abstract description 28
- 238000012360 testing method Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 51
- 230000003750 conditioning effect Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 18
- 238000004590 computer program Methods 0.000 description 10
- 239000000284 extract Substances 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 9
- 230000009471 action Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
Abstract
本申请涉及一种双脉冲生成电路和双脉冲生成方法。所述双脉冲生成电路应用于双脉冲测试设备,所述双脉冲生成电路包括:单脉冲电路、脉冲宽度调制PWM电路和双脉冲提取电路;所述单脉冲电路分别与所述PWM电路和所述双脉冲提取电路连接;所述PWM电路还与所述双脉冲提取电路连接;所述PWM电路,用于生成周期的PWM信号;所述单脉冲电路,用于根据外部输入的控制信号和所述PWM信号生成单脉冲信号;所述双脉冲提取电路,用于采用所述单脉冲信号从所述PWM信号中提取出双脉冲信号。采用该双脉冲生成电路能够降低双脉冲信号生成过程的复杂度。
Description
技术领域
本申请涉及功率器件测试技术领域,特别是涉及一种双脉冲生成电路和双脉冲生成方法。
背景技术
在半导体器件的参数测试过程中,需要通过双脉冲试验来评估半导体器件参数的性能,因此,需要获取双脉冲信号。
通常,需要按照预设的脉冲宽度、脉冲信号数量,利用高精度的时钟定时器和脉冲信号发生器对脉冲信号对进行截取,以获得满足信号要求的双脉冲信号。
然而,传统技术中存在双脉冲信号生成过程复杂的问题。
发明内容
基于此,有必要针对上述技术问题,提供一种能够降低双脉冲信号生成过程的复杂度的双脉冲生成电路和双脉冲生成方法。
第一方面,本申请提供了一种双脉冲生成电路。所述双脉冲生成电路应用于双脉冲测试设备,所述双脉冲生成电路包括:单脉冲电路、脉冲宽度调制PWM电路和双脉冲提取电路;所述单脉冲电路分别与所述PWM电路和所述双脉冲提取电路连接;所述PWM电路还与所述双脉冲提取电路连接;
所述PWM电路,用于生成周期的PWM信号;
所述单脉冲电路,用于根据外部输入的控制信号和所述PWM信号生成单脉冲信号;
所述双脉冲提取电路,用于采用所述单脉冲信号从所述PWM信号中提取出双脉冲信号。
在其中一个实施例中,所述单脉冲电路包括触发电路和单稳态电路;所述触发电路分别与所述PWM电路和所述单稳态电路连接,所述单稳态电路还与所述双脉冲提取电路连接;
所述触发电路,用于根据所述控制信号和所述PWM信号向所述单稳态电路输出触发信号;
所述单稳态电路,用于根据所述触发信号,向所述双脉冲提取电路输出所述单脉冲信号。
在其中一个实施例中,所述单稳态电路包括第一定时芯片和第一脉冲调节电路;所述第一脉冲调节电路与所述第一定时芯片的第一触发引脚连接,所述第一定时芯片的第二触发引脚与所述触发电路的输出引脚连接,所述第一定时芯片的输出引脚与所述双脉冲提取电路连接;
所述第一定时芯片,用于根据所述触发信号,向所述双脉冲提取电路输出所述单脉冲信号;
所述第一脉冲调节电路,用于调节所述单脉冲信号的脉冲宽度。
在其中一个实施例中,所述第一脉冲调节电路包括第一电阻和第一电容;
所述第一电阻的第一端与电源端连接,所述第一电阻的第二端与所述第一电容的第一端连接,所述第一电容的第二端接地;
所述第一电阻和所述第一电容的公共端与所述第一定时芯片的第一触发引脚连接。
在其中一个实施例中,所述触发电路包括触发器;所述触发器的触发引脚与外部控制端连接,所述触发器的时钟引脚与所述PWM电路连接,所述触发器的输出引脚与所述单稳态电路连接。
在其中一个实施例中,所述触发电路还包括滤波电路;所述滤波电路包括第二电阻和第二电容;
所述第二电阻的第一端与所述电源端连接,所述第二电阻的第二端与所述第二电容的第一端连接,所述第二电容的第二端接地;
所述第二电容的第二端还与所述触发器的接地引脚连接;
所述第二电阻和所述第二电容的公共端与所述触发器的触发引脚连接。
在其中一个实施例中,所述PWM电路包括第二定时芯片和第二脉冲调节电路;所述第二脉冲调节电路与所述第二定时芯片的触发引脚连接,所述第二定时芯片的输出引脚与所述双脉冲提取电路连接;
所述第二定时芯片,用于输出所述PWM信号;
所述第二脉冲调节电路,用于调节所述PWM信号的脉冲宽度。
在其中一个实施例中,所述第二脉冲调节电路包括第三电阻、第四电阻、第三电容和二极管;
所述第三电阻的第一端与电源端连接,所述第三电阻的第二端分别与所述二极管的第一端和所述第四电阻的第一端连接;
所述第三电阻和所述第四电阻的公共端与所述第二定时芯片的放电引脚连接;
所述第三电容的第一端分别与所述二极管的第二端和所述第四电阻的第二端连接,所述第三电容的第二端接地;
所述第四电阻和所述第三电容的公共端与所述第二定时芯片的触发引脚连接。
在其中一个实施例中,所述双脉冲提取电路包括驱动芯片;所述驱动芯片的使能引脚与所述单稳态电路连接,所述驱动芯片的输入引脚与所述PWM电路连接。
第二方面,本申请还提供了一种双脉冲生成方法。所述双脉冲生成方法应用于上述第一方面所述的双脉冲生成电路,还应用于双脉冲测试设备,所述方法包括:
生成周期的PWM信号;
根据外部输入的控制信号和所述PWM信号生成单脉冲信号;
采用所述单脉冲信号从所述PWM信号提取出双脉冲信号。
在其中一个实施例中,所述方法还包括:
调节所述单脉冲信号的脉冲宽度,以调整所述双脉冲信号中第二个脉冲的脉冲宽度。
第三方面,本申请还提供了一种双脉冲生成装置。所述装置包括:
第一生成模块,用于生成周期的PWM信号;
第二生成模块,用于根据外部输入的控制信号和所述PWM信号生成单脉冲信号;
提取模块,用于采用所述单脉冲信号从所述PWM信号提取出双脉冲信号。
第四方面,本申请还提供了一种计算机可读存储介质。所述计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现上述第二方面所述方法的步骤。
第五方面,本申请还提供了一种计算机程序产品。所述计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现上述第二方面所述方法的步骤。
上述双脉冲生成电路和双脉冲生成方法,由于单脉冲电路分别与PWM电路和双脉冲提取电路连接,PWM电路还与双脉冲提取电路连接,PWM电路用于生成周期的PWM信号,从而使得单脉冲电路能够根据外部输入的控制信号和PWM信号生成单脉冲信号,进而双脉冲提取电路能够根据接收的单脉冲信号,从PWM信号中提取出双脉冲信号,相比于传统技术,本申请中仅需要单脉冲信号和PWM信号就可以生成双脉冲信号,而且对单脉冲信号和PWM信号的精度要求较低,能够容易通过简单的单脉冲电路和PWM电路得到,从而能够降低双脉冲信号的生成过程的复杂度;另外,由于本申请中的双脉冲提取电路对于接收的单脉冲信号和PWM信号的精度要求较低,不需要依赖于高精度的信号生成电路,从而能够降低生成双脉冲信号过程所使用设备的成本。
附图说明
图1为一个实施例中双脉冲生成电路的第一示意图;
图2为一个实施例中双脉冲生成电路的第二示意图;
图3为一个实施例中双脉冲生成电路的第三示意图;
图4为一个实施例中双脉冲生成电路的第四示意图;
图5为一个实施例中双脉冲生成电路的第五示意图;
图6为一个实施例中双脉冲生成电路的第六示意图;
图7为一个实施例中双脉冲生成电路的第一时序图;
图8为一个实施例中双脉冲生成电路的第二时序图;
图9为一个实施例中双脉冲生成电路的第七示意图;
图10为一个实施例中双脉冲生成电路的第八示意图;
图11为一个实施例中双脉冲生成电路的第九示意图;
图12为一个实施例中双脉冲生成电路的第十示意图;
图13为一个实施例中双脉冲生成电路的第三时序图;
图14为一个实施例中双脉冲生成方法的流程示意图;
图15为一个实施例中双脉冲生成装置的第一结构框图;
图16为一个实施例中双脉冲生成装置的第二结构框图;
附图标记说明:
单脉冲电路:10;触发电路:101;触发器:1011;滤波电路:1012;
单稳态电路:102;第一定时芯片:1021;第一脉冲调节电路:1022;
PWM电路:20;第二定时芯片:201;第二脉冲调节电路:202;
双脉冲提取电路:30;驱动芯片:301。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
通常,在半导体器件参数测试过程中,需要通过双脉冲实验来评估器件的参数性能,在功率电力电子电路中,也需要通过双脉冲实验来评估线路的寄生参数,及寄生电感和电容对开关器件应力的影响,因此,在这些双脉冲实验中都离不开双脉冲信号。然而,传统技术中需要通过定时同步的方式输出符合所需的双脉冲信号的脉冲宽度和脉冲数量的要求的双脉冲信号,比较依赖于高端的脉冲信号发生器设备和高精度的定时设备,会造成双脉冲生成电路以及生成过程比较复杂的问题。基于此,本申请提供了一种双脉冲生成电路和双脉冲生成方法,以降低双脉冲信号生成过程的复杂度。
在一个实施例中,如图1所示,提供了一种双脉冲生成电路,双脉冲生成电路应用于双脉冲测试设备,该双脉冲生成电路包括:单脉冲电路10、脉冲宽度调制(Pulse WidthModulation,PWM)电路20和双脉冲提取电路30;单脉冲电路10分别与PWM电路20和双脉冲提取电路30连接;PWM电路20还与双脉冲提取电路30连接;PWM电路20用于生成周期的PWM信号;单脉冲电路10用于根据外部输入的控制信号和PWM信号生成单脉冲信号;双脉冲提取电路30用于采用单脉冲信号从PWM信号中提取出双脉冲信号。
其中,单脉冲电路10是用于生成只有一个脉冲电压的单脉冲信号的电路。PWM电路20是通过将输入电压的振幅转换成宽度一定的脉冲,从而输出所需波形的信号的电路,可选的,在本实施例中,PWM电路20相当于多谐振荡器,PWM电路20可以输出周期性的方波信号。双脉冲提取电路30可以根据输入的单脉冲信号的脉冲宽度对输入的PWM信号进行提取,以输出双脉冲信号。
需要说明的是,可以将外部输入的控制信号作为使能信号输入单脉冲电路10中,当外部输入的控制信号为有效电平时,单脉冲电路10可以输出单脉冲信号,可选的,控制信号的有效电平可以为高电平,也可以为低电平。
在本实施例中,PWM电路20可以根据输入的电压生成周期的PWM信号,并将PWM信号传输至单脉冲电路10中,单脉冲电路10可以在外部输入的控制信号为有效电平的情况下,根据接收的PWM信号,输出与PWM信号的上升沿同步的单脉冲信号,并通过单脉冲电路10的输出引脚将单脉冲信号传输至双脉冲提取电路30中,单脉冲信号可以作为双脉冲提取电路30的使能信号,在传输至双脉冲提取电路30的单脉冲信号为高电平时,双脉冲提取电路30可以对输入引脚接收的PWM信号进行提取。可以理解的是,当单脉冲信号为低电平时,双脉冲提取电路30将停止对PWM信号的提取,也就是说,双脉冲提取电路30所输出的双脉冲信号的脉冲宽度与单脉冲信号的脉冲宽度相同。
上述双脉冲生成电路包括单脉冲电路、脉冲宽度调制PWM电路和双脉冲提取电路,由于单脉冲电路分别与PWM电路和双脉冲提取电路连接,PWM电路还与双脉冲提取电路连接,PWM电路用于生成周期的PWM信号,从而使得单脉冲电路能够根据外部输入的控制信号和PWM信号生成单脉冲信号,进而双脉冲提取电路能够根据接收的单脉冲信号,从PWM信号中提取出双脉冲信号,相比于传统技术,本申请中仅需要单脉冲信号和PWM信号就可以生成双脉冲信号,而且对单脉冲信号和PWM信号的精度要求较低,能够容易通过简单的单脉冲电路和PWM电路得到,从而能够降低双脉冲信号的生成过程的复杂度;另外,由于本申请中的双脉冲提取电路对于接收的单脉冲信号和PWM信号的精度要求较低,不需要依赖于高精度的信号生成电路,从而能够降低生成双脉冲信号过程所使用设备的成本。
上述单脉冲电路10中可以包括触发电路101和单稳态电路102,单稳态电路102可以在触发电路101输出的触发信号的作用下输出单脉冲信号。在一个实施例中,如图2所示,单脉冲电路10包括触发电路101和单稳态电路102;触发电路101分别与PWM电路20和单稳态电路102连接,单稳态电路102还与双脉冲提取电路30连接;触发电路101用于根据控制信号和PWM信号向单稳态电路102输出触发信号;单稳态电路102用于根据触发信号,向双脉冲提取电路30输出单脉冲信号。
其中,触发电路101可以通过触发引脚接收外部输入的控制信号,并在控制信号为有效电平的情况下,根据接收的PWM信号输出用于触发单稳态电路102输出单脉冲信号的触发信号。单稳态电路102是用于生成单脉冲信号的,在本实施例中,单稳态电路102可以在接收的触发信号为有效电平的情况下,生成单脉冲信号,单脉冲信号的脉冲宽度可以根据输入单稳态电路102的电压确定。
在本实施例中,触发电路101可以通过触发引脚接收外部输入的控制信号,通过输入引脚接收PWM电路20传输的PWM信号,在控制信号为有效电平时,通过输出引脚输出与PWM边沿同步的触发信号,单稳态电路102可以通过触发引脚接收触发信号,并在接收的触发信号有效的情况下,生成单脉冲信号,并通过输出引脚将单脉冲信号传输至双脉冲提取电路30。
本实施例中,单脉冲电路包括触发电路和单稳态电路,由于触发电路分别与PWM电路和单稳态电路连接,单稳态电路还与双脉冲提取电路连接,使得触发电路能够根据接收的控制信号和PWM信号生成触发信号,并向单稳态电路输出触发信号,从而使得单稳态电路能够根据触发信号生成单脉冲信号,并向双脉冲提取电路输出单脉冲信号,进而使得双脉冲提取电路能够根据接收的单脉冲信号输出双脉冲信号。
上述单稳态电路102中可以利用定时芯片生成单脉冲信号,并通过脉冲调节电路调节向定时芯片输入电压,以调节单稳态电路102生成的单脉冲信号的脉冲宽度。在一个实施例中,如图3所示,单稳态电路102包括第一定时芯片1021和第一脉冲调节电路1022;第一脉冲调节电路1022与第一定时芯片1021的第一触发引脚连接,第一定时芯片1021的第二触发引脚与触发电路101的输出引脚连接,第一定时芯片1021的输出引脚与双脉冲提取电路30连接;第一定时芯片1021用于根据触发信号,向双脉冲提取电路30输出单脉冲信号;第一脉冲调节电路1022用于调节单脉冲信号的脉冲宽度。
其中,第一定时芯片1021是单稳态电路102中用于生成单脉冲信号的集成电路,第一脉冲调节电路1022是用于调节生成的单脉冲信号的脉冲宽度的电路。可选的,在本实施例中,第一定时芯片1021可以选择555定时芯片,需要说明的是,根据555芯片的工作原理,当555芯片的高位触发引脚THR接收的电压达到2/3电源端电压时,输出引脚输出低电平,当555芯片的低位触发引脚TRG接收的电压降至1/3电源端电压时,输出引脚输出高电平。因此,在本实施例中,第一触发引脚可以为第一定时芯片1021的高位触发引脚THR,第二触发引脚可以为第一定时芯片1021的低位触发引脚TRG。第一脉冲调节电路1022可以与第一定时芯片1021的高位触发引脚THR连接,以使第一定时芯片1021输出低电平信号,第一定时芯片1021的低位触发引脚TRG可以与触发电路101连接,接收触发电路输出的触发信号,以在触发信号为有效电平时输出单脉冲信号。
可选的,如图4所示,第一脉冲调节电路1022可以包括第一电阻R1和第一电容C1,其中,第一电阻R1的第一端与电源端VCC连接,第一电阻R1的第二端与第一电容C1的第一端连接,第一电容C1的第二端接地,第一电阻R1和第一电容C1的公共端与第一定时芯片1021的第一触发引脚连接。
可以理解的是,在电源通电的情况下,可以形成由电源端VCC、第一电阻R1、第一电容C1、接地端GND形成的第一脉冲调节回路,第一电容的充电时间T1=1.1*R1*C1,即第一定时芯片1021输出的单脉冲信号的脉冲宽度为W1=T1=1.1*R1*C1。
需要说明的是,若触发电路101输出的触发信号为高电平有效的信号,则可以在触发电路101的输出引脚和第一定时芯片1021的第二触发引脚之间连接反向电路,以保证第一定时芯片1021接收的触发信号为低电平有效的信号。
以第一定时芯片1021为555芯片为例,在本实施例中,第一定时芯片1021可以通过低位触发引脚TRG接收低电平有效的触发信号,从而生成单脉冲信号,并通过输出引脚向双脉冲提取电路30输出单脉冲信号,并将第一定时芯片1021的高位触发引脚THR与放电引脚DSCHG进行短接,以在第一脉冲调节电路1022的电压值达到2/3电源端电压的情况下,接收第一脉冲调节电路1022输入的电压并开始放电,以输出低电平信号,从而可以通过调节第一电阻R1的阻值和第一电容C1的容值调节输出的单脉冲信号的脉冲宽度,以满足不同的脉冲宽度需求。
本实施例中,单稳态电路包括第一定时芯片和第一脉冲调节电路,由于第一脉冲调节电路与第一定时芯片的第一触发引脚连接,第一定时芯片的第二触发引脚与触发电路的输出引脚连接,第一定时芯片的输出引脚与双脉冲提取电路连接,从而使得第一定时芯片能够根据触发信号,向双脉冲提取电路输出单脉冲信号,并且能够根据调节第一脉冲调节电路中的第一电阻的阻值和第一电容的容值实现调节单脉冲信号的脉冲宽度的功能,降低了调节单脉冲信号的脉冲宽度的复杂度,进而能够降低生成双脉冲信号的复杂度。
需要说明的是,为了保证生成的双脉冲信号的脉冲宽度的可确定性,可以对单脉冲信号和PWM信号进行边沿同步处理。在一个实施例中,如图5所示,触发电路101包括触发器1011;触发器1011的触发引脚D与外部控制端连接,触发器1011的时钟引脚CP与PWM电路20连接,触发器1011的输出引脚与单稳态电路102连接。
其中,触发器1011是用于生成触发信号的集成电路,可选的,触发器1011可以为D同步触发器,也可以为RS触发器1011,示例性的,触发器1011可以为D同步触发器,其中,触发器1011可以通过触发引脚D与外部控制端连接,以接收外部输入的控制信号。触发器1011的时钟引脚CP可以与PWM电路20的输出引脚连接,以接收PWM电路20输出的PWM信号。触发器1011的输出引脚可以与单脉冲电路10连接,以向单脉冲电路10输出触发信号。
需要说明的是,由于触发器1011将PWM信号作为时钟同步信号,并根据PWM信号输出的触发信号,因此,可以将控制信号与触发信号进行解耦,即触发信号与控制信号是否为有效电平无关,从而可以保证单脉冲电路10在接收到触发信号后,能够根据自身输入的电压值输出单脉冲信号,进而可以保证双脉冲提取电路30对PWM信号进行提取,所生成的双脉冲信号的第一个脉冲的脉冲宽度与PWM信号的脉冲宽度相同。在双脉冲信号的第一个脉冲的脉冲宽度确定的情况下,可以根据单脉冲信号的脉冲宽度和PWM信号的脉冲宽度确定第二个脉冲的脉冲宽度,示例性的,若PWM信号的占空比为50%,单脉冲信号的脉冲宽度为W1,PWM信号的脉冲宽度为W2,则双脉冲信号的第二个脉冲的脉冲宽度为W1-W2/50%。
可选的,如图6所示,触发电路101还可以包括滤波电路1012,滤波电路1012可以包括第二电阻R2和第二电容C2,第二电阻R2的第一端与电源端连接,第二电阻R2的第二端与第二电容C2的第一端连接,第二电容C2的第二端接地,第二电容C2的第二端还与触发器1011的接地引脚GND连接,第二电阻R2和第二电容C2的公共端与触发器1011的触发引脚D连接。
在本实施例中,触发电路101中可以形成包括电源端VCC、第二电阻R2、第二电容C2以及接地端GND的滤波电路1012,在滤波电路1012接收到外部控制端输出的控制信号时,可以通过第二电容C2对接收的控制信号进行滤波处理,以消除控制信号的抖动,滤除杂波,从而将滤波处理后的控制信号通过触发器1011的触发引脚输入触发器1011中,在控制信号为有效电平的情况下,触发器1011可以根据接收的PWM信号输出与PWM信号的边沿同步的触发信号。
作为一种可选的实施方式,触发器1011可以为高电平有效,若控制信号的有效电平为高电平,则触发信号的高电平信号为有效信号,在控制信号为高电平时,触发信号的上升沿与PWM信号的上升沿同步,单稳态脉冲在触发信号为上升沿时,开始生成并输出单脉冲信号,则双脉冲提取电路30可以对PWM信号进行提取,提取得到的双脉冲信号的第一个脉冲的宽度与PWM的脉冲宽度相同,示例性的,触发器1011为高电平有效时,双脉冲生成电路对应的时序图如图7所示,图中,ON为控制信号,PWM为PWM电路20所输出的PWM信号,Trig为触发电路101所输出的触发信号,Pulse为单脉冲电路10所输出的单脉冲信号,DPulse为双脉冲提取电路30所输出的双脉冲信号,D1、D2分别为PWM信号的脉冲宽度,t1、t2分别为PWM信号的周期,W1、W2分别为单脉冲信号的脉冲宽度。
T0时刻:生成周期PWM信号,周期PWM信号按照预先设置的周期t1和脉冲宽度D1输出一个持续的PWM信号。
T1时刻:控制信号ON有效,为了获取完整的PWM脉冲,在T2时刻之前,控制信号ON不作用。
T2时刻:周期PWM信号作为时钟同步信号,在时钟边沿(上升沿)位置将控制信号转化为触发信号Trig,Trig信号有效的同时,单稳态电路102开始输出Pulse信号,并开始截取周期PWM信号,单脉冲信号的宽度W1与外部信号无关。
T3时刻:控制信号变为低电平,失去控制作用,由于利用时钟信号对控制信号做了同步,因此,即使控制信号消失,触发信号Trig依然有效。
T4时刻:控制信号消失后,在下一个时钟信号边沿,Trig信号变成无效。
T5时刻:单脉冲信号Pulse信号的脉冲宽度W1达到预设的宽度值,输出的单脉冲信号Pulse信号变为低电平,截取周期PWM信号的动作停止,此时完成了第一组双脉冲信号的获取过程。
T6时刻:将周期PWM信号的周期改变为t2,脉冲宽度改变为D2,同时设置单脉冲信号Pulse信号的脉冲宽度W2。
T7时刻:控制信号ON再次有效,但是当时钟信号的边沿达到前,控制信号不起作用。
T8时刻:时钟边沿(上升沿)位置再次生成触发信号Trig,Trig信号有效的同时,单稳态电路开始输出Pulse信号,并开始第二次截取周期PWM信号。
T9~T11的过程和T3~T5的过程相同,此处不再赘述。
作为另一种可选的实施方式,触发器1011可以为低电平有效,若控制信号的有效电平为低电平,则触发信号的低电平信号为有效信号,在控制信号为低电平时,触发信号的下降沿与PWM信号的上升沿同步,单稳态脉冲在触发信号为下降沿时,开始生成单脉冲信号,则双脉冲提取电路30可以对PWM信号进行提取,提取得到的双脉冲信号的第一个脉冲的宽度与PWM的脉冲宽度相同,示例性的,触发器1011为低电平有效时,双脉冲生成电路对应的时序图如图8所示,图中,ON为控制信号,PWM为PWM电路20所输出的PWM信号,Trig为触发电路101所输出的触发信号,Pulse为单脉冲电路10所输出的单脉冲信号,DPulse为双脉冲提取电路30所输出的双脉冲信号,D1、D2分别为PWM信号的脉冲宽度,t1、t2分别为PWM信号的周期,W1、W2分别为单脉冲信号的脉冲宽度。
T0时刻:生成周期PWM信号,周期PWM信号按照预先设置的周期t1和脉冲宽度D1输出一个持续的PWM信号。
T1时刻:控制信号ON有效,但是PWM信号为低电平,因此,T1时刻不输出触发信号。
T2时刻:控制信号ON有效,PWM信号为高电平,此时,周期PWM信号作为时钟同步信号,在时钟边沿(上升沿)位置将控制信号转化为触发信号Trig,Trig信号有效的同时,单稳态电路102开始输出Pulse信号,并开始截取周期PWM信号,单脉冲信号的宽度W1与外部信号无关。
T3时刻:控制信号变为低电平,失去控制作用,由于利用时钟信号对控制信号做了同步,因此,即使控制信号消失,触发信号Trig依然有效。
T4时刻:控制信号变为高电平,在下一个时钟信号边沿,Trig信号变成无效。
T5时刻:单脉冲信号Pulse信号的脉冲宽度W1达到预设的宽度值,输出的单脉冲信号Pulse信号变为低电平,截取周期PWM信号的动作停止,此时完成了第一组双脉冲信号的获取过程。
T6时刻:将周期PWM信号的周期改变为t2,脉冲宽度改变为D2,同时设置单脉冲信号Pulse信号的脉冲宽度W2。
T7时刻:控制信号ON再次有效,但是当时钟信号的边沿达到前,控制信号不起作用。
T8时刻:时钟边沿(上升沿)位置再次生成触发信号Trig,Trig信号有效的同时,单稳态电路开始输出Pulse信号,并开始第二次截取周期PWM信号。
T9~T11的过程和T3~T5的过程相同,此处不再赘述。
本实施例中,触发电路包括触发器,由于触发器的触发引脚与外部控制端连接,触发器的时钟引脚与PWM电路连接,触发器的输出引脚与单稳态电路的低位触发引脚连接,触发器能够在通过外部控制端接收的控制信号为有效电平的情况下,输出与PWM信号边沿同步的触发信号,从而使得单稳态电路在接收到有效的触发信号时,能够输出单脉冲信号,进而使得双脉冲提取信号可以采用单脉冲信号的脉冲宽度对PWM信号进行提取,生成与单脉冲的脉冲宽度相同的双脉冲信号,并且可以保证双脉冲信号的第一个脉冲的脉冲宽度与PWM信号的脉冲宽度相同,进一步的也可以根据单脉冲信号的脉冲宽度和PWM信号的脉冲宽度确定双脉冲信号的第二个脉冲的脉冲宽度,提高了生成的双脉冲信号的脉冲宽度的准确度。
在上述PWM电路20生成PWM信号的场景中,可以利用定时芯片生成PWM信号,并通过脉冲调节电路调节输入定时芯片的电压,以调节PWM电路20生成的PWM信号的脉冲宽度。在一个实施例中,如图9所示,PWM电路20包括第二定时芯片201和第二脉冲调节电路202;第二脉冲调节电路202与第二定时芯片201的触发引脚连接,第二定时芯片201的输出引脚与双脉冲提取电路30连接;第二定时芯片201用于输出PWM信号;第二脉冲调节电路202用于调节PWM信号的脉冲宽度。
其中,第二定时芯片201是PWM电路20用于生成PWM信号的集成电路,第二脉冲调节电路202是用于调节生成的PWM信号的脉冲宽度的电路。
作为一种可选的实施方式,如图10所示,第二脉冲调节电路202可以包括第三电阻R3、第四电阻R4、第三电容C3和二极管D,其中,第三电阻R3的第一端与电源端VCC连接,第三电阻R3的第二端分别与二极管D的第一端和第四电阻R4的第一端连接,第三电阻R3和第四电阻R4的公共端与第二定时芯片201的放电引脚连接,第三电容C3的第一端分别与二极管的第二端和第四电阻R4的第二端连接,第三电容C3的第二端接地;第四电阻R4和第三电容C3的公共端与第二定时芯片201的触发引脚连接。
可选的,在本实施例中,第二定时芯片201可以选择555定时芯片,第二脉冲调节电路202可以形成由电源端、第三电阻R3、二极管D、第三电容C3以及接地端GND组成的充电回路,充电回路可以与第二定时芯片201的触发引脚连接,第二定时芯片201的触发引脚为高位触发引脚THR与低位触发引脚TRG并联连接的引脚,其中,第三电容C3的充电时间T=0.69*R3*C3,则第二定时芯片201可以根据充电回路输入的电压输出PWM信号的高电平信号;当第三电容C3的容值达到2/3电源端电压值的情况下,第二脉冲调节电路202可以形成包括第三电容C3、第四电阻R4、第二定时芯片201的放电引脚以及接地端GND的放电回路,放电回路可以与第二定时芯片201的放电引脚连接,则第二定时芯片201可以根据放电回路输入的电压输出PWM信号的低电平信号,从而PWM信号可以通过第二脉冲调节电路202和第二定时芯片201生成并输出高电平的周期,以及低电平的周期确定的周期PWM信号,其中,PWM信号的高电平的周期与PWM信号的脉冲宽度相同。
可以理解的是,通过调整第三电阻R3的阻值和第三电容C3的容值,调节PWM电路20输出的PWM信号的高电平信号的周期,通过调整第四电阻R4的阻值和第三电容C3的容值,可以调节PWM电路20输出的PWM信号的低电平信号的周期,从而调整输出的PWM信号的脉冲宽度。
本实施例中,PWM电路包括第二定时芯片和第二脉冲调节电路,由于第二脉冲调节电路与第二定时芯片的触发引脚连接,第二定时芯片的输出引脚与双脉冲提取电路的输入引脚连接,使得第二定时芯片能够根据第二脉冲调节电路确定输出的PWM信号的高电平信号的周期和低电平信号的周期,从而能够确定PWM信号的脉冲宽度,进而能够提高对PWM信号进行提取的双脉冲提取电路输出的双脉冲信号的脉冲宽度的准确度。
在一个实施例中,如图11所示,双脉冲提取电路30包括驱动芯片301;驱动芯片301的使能引脚与单稳态电路102连接,驱动芯片301的输入引脚与PWM电路20连接。
其中,驱动芯片301是根据接收的使能信号和输入信号生成输出信号的集成电路,在本实施例中,驱动芯片301可以为栅极驱动芯片301,可选的,驱动芯片301可以包括两组信号输出电路,每组输出电路中包括一个使能引脚、一个输入引脚和一个输出引脚,两组输出电路的输出引脚可以为互为反向,示例性的,单稳态电路102中的第一定时芯片1021的输出引脚分别与驱动芯片301的第一使能引脚ENA和第二使能引脚ENB连接,PWM电路20中的第二定时芯片的输出引脚分别与驱动芯片301的第一输入引脚INA和第二输入引脚INB连接。
在本实施例中,驱动芯片301的使能引脚可以与第一定时芯片1021的输出引脚连接,用于接收单脉冲信号,并且在单脉冲信号为有效电平的情况下,对输入的PWM信号进行提取,从而输出与单脉冲信号的脉冲宽度相同的双脉冲信号。
本实施例中,双脉冲提取电路包括驱动芯片,由于驱动芯片的使能引脚与单稳态电路的输出引脚连接,驱动芯片的输入引脚与PWM电路的输出引脚连接,使得双脉冲提取电路能够在单稳态电路输出的单脉冲信号的使能作用下,对输入的PWM信号进行提取,从而得到脉冲宽度确定的双脉冲信号。
上述双脉冲生成电路中,触发器可以为74LVC1G175GW触发器,第一定时芯片和第二定时芯片可以为LMC555CMX定时芯片,驱动芯片可以为UCC27425D,第一电阻、第三电阻、第四电阻均为可调电位器,示例性的,该双脉冲生成电路的电路图的示意图可以如图12所示。图中,ON为外部输入的控制信号,U1为触发器,U1中的D引脚为触发引脚,U1中的CP引脚为时钟引脚,U1中的Q引脚为输出引脚,其中,VCC、R1、C1和GND组成滤波电路,U1通过Q引脚输出触发信号。U2为第一定时芯片,U2中的DSCHG为放电引脚,U2中的THR引脚为高位触发引脚,U2中的TRG引脚为低位触发引脚,U2中的OUT引脚为输出引脚,其中,VCC、R2、C2和GND组成了第一脉冲调节电路,U2通过OUT引脚输出单脉冲信号。U3为第二定时芯片,U3中的DSCHG为放电引脚,U3中的THR引脚为高位触发引脚,U3中的TRG引脚为低位触发引脚,U3中的OUT引脚为输出引脚,其中,VCC、R3、D、R4、C3和GND组成了第二脉冲调节电路,U3通过OUT引脚输出PWM信号。U4为驱动芯片,U4中的ENA引脚为第一使能引脚,U4中的ENB引脚为第二使能引脚,U4中的INA引脚为第一输入引脚,U4中的INB引脚为第二输入引脚,U4中的OUTA为第一输出引脚,U4中的OUTB为第一输出引脚。
可以理解的是,在如图12所示的电路示意图中,生成双脉冲信号的时序图可以如图13所示,图中,ON为控制信号,PWM为PWM电路20所输出的PWM信号,Trig为触发电路101所输出的触发信号,Pulse为单稳态电路102所输出的单脉冲信号,DPulse为双脉冲提取电路30所输出的双脉冲信号。
在一个实施例中,本申请还提供了一种双脉冲生成方法,双脉冲生成方法应用于上述双脉冲生成电路,还应用于双脉冲测试设备,如图14所示,该方法包括:
S401,生成周期的PWM信号。
其中,周期的PWM信号是通过PWM电路生成的,在本实施例中,PWM电路中可以包括第二定时芯片和第二脉冲调节电路,第二定时芯片可以根据第二脉冲调节电路输入的电压生成不同脉冲宽度的周期的PWM信号。
S402,根据外部输入的控制信号和PWM信号生成单脉冲信号。
其中,控制信号指的是在双脉冲生成电路外部所触发的信号,单脉冲信号是通过单脉冲电路生成的信号,在本实施例中,单脉冲电路中可以包括触发电路和单稳态电路,触发电路可以接收外部触发的控制信号,从而触发电路可以在控制信号有效的情况下,生成触发信号,并将触发信号传输到单稳态电路中。单稳态电路可以包括第一脉冲调节电路和第一定时芯片,第一脉冲调节电路的输出引脚与第一定时芯片的触发引脚连接,在接收的触发信号为有效电平的情况下,第一定时芯片可以根据第一脉冲调节电路输入的电压确定生成的单脉冲信号的脉冲宽度,从而生成单脉冲信号。
双脉冲生成电路内部的单脉冲电路可以根据外部输入的控制信号和PWM信号生成单脉冲信号,单脉冲信号可以作为双脉冲信号的窗口信号,即双脉冲信号的脉冲宽度与单脉冲信号的脉冲宽度相同。
S403,采用单脉冲信号从PWM信号提取出双脉冲信号。
在本实施例中,双脉冲提取电路可以通过使能引脚接收单脉冲信号,从而可以在单脉冲信号有效的情况下,对通过输入引脚接收的PWM信号进行提取,从而获得与单脉冲信号的脉冲宽度相同,且第一个脉冲的脉冲宽度与PWM信号的脉冲宽度相同的双脉冲信号。
作为一种可选的实施方式,可以通过调节第一调节电路中的电阻的阻值和电容的容值调节单脉冲信号的脉冲宽度,从而调整双脉冲信号中第二个脉冲的脉冲宽度。
本实施例中,双脉冲生成电路通过生成周期的PWM信号,能够根据外部输入的控制信号和PWM信号生成单脉冲信号,并采用单脉冲信号从PWM信号提取出双脉冲信号,从而能够生成脉冲宽度确定的双脉冲信号,降低了生成双脉冲信号的复杂度。
应该理解的是,虽然如上的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,如上的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思,本申请实施例还提供了一种用于实现上述所涉及的双脉冲生成方法的双脉冲生成装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似,故下面所提供的一个或多个双脉冲生成装置实施例中的具体限定可以参见上文中对于双脉冲生成方法的限定,在此不再赘述。
在一个实施例中,如图15所示,提供了一种双脉冲生成装置,包括:第一生成模块50、第二生成模块51和提取模块52,其中:
第一生成模块50,用于生成周期的PWM信号。
第二生成模块51,用于根据外部输入的控制信号和PWM信号生成单脉冲信号。
提取模块52,用于采用单脉冲信号从PWM信号提取出双脉冲信号。
本实施例提供的双脉冲生成装置,可以执行上述方法实施例,其实现原理和技术效果类似,在此不再赘述。
在一个实施例中,如图16所示,上述装置,还包括:调整模块53,其中:
调整模块53,用于调节单脉冲信号的脉冲宽度,以调整双脉冲信号中第二个脉冲的脉冲宽度。
本实施例提供的双脉冲生成装置,可以执行上述方法实施例,其实现原理和技术效果类似,在此不再赘述。
上述双脉冲生成装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:
生成周期的PWM信号;
根据外部输入的控制信号和所述PWM信号生成单脉冲信号;
采用所述单脉冲信号从所述PWM信号提取出双脉冲信号。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:
调节单脉冲信号的脉冲宽度,以调整双脉冲信号中第二个脉冲的脉冲宽度。在一个实施例中,提供了一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现以下步骤:
生成周期的PWM信号;
根据外部输入的控制信号和所述PWM信号生成单脉冲信号;
采用所述单脉冲信号从所述PWM信号提取出双脉冲信号。
在一个实施例中,计算机程序被处理器执行时还实现以下步骤:
调节单脉冲信号的脉冲宽度,以调整双脉冲信号中第二个脉冲的脉冲宽度。需要说明的是,本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等),均为经用户授权或者经过各方充分授权的信息和数据。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用,均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory,ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory,MRAM)、铁电存储器(Ferroelectric Random Access Memory,FRAM)、相变存储器(Phase Change Memory,PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory,RAM)或外部高速缓冲存储器等。作为说明而非局限,RAM可以是多种形式,比如静态随机存取存储器(Static Random AccessMemory,SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等,不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等,不限于此。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。
Claims (11)
1.一种双脉冲生成电路,其特征在于,所述双脉冲生成电路应用于双脉冲测试设备,所述双脉冲生成电路包括:单脉冲电路、脉冲宽度调制PWM电路和双脉冲提取电路;所述单脉冲电路分别与所述PWM电路和所述双脉冲提取电路连接;所述PWM电路还与所述双脉冲提取电路连接;
所述PWM电路,用于生成周期的PWM信号;
所述单脉冲电路,用于根据外部输入的控制信号和所述PWM信号生成单脉冲信号;
所述双脉冲提取电路,用于采用所述单脉冲信号从所述PWM信号中提取出双脉冲信号。
2.根据权利要求1所述的双脉冲生成电路,其特征在于,所述单脉冲电路包括触发电路和单稳态电路;所述触发电路分别与所述PWM电路和所述单稳态电路连接,所述单稳态电路还与所述双脉冲提取电路连接;
所述触发电路,用于根据所述控制信号和所述PWM信号向所述单稳态电路输出触发信号;
所述单稳态电路,用于根据所述触发信号,向所述双脉冲提取电路输出所述单脉冲信号。
3.根据权利要求2所述的双脉冲生成电路,其特征在于,所述单稳态电路包括第一定时芯片和第一脉冲调节电路;所述第一脉冲调节电路与所述第一定时芯片的第一触发引脚连接,所述第一定时芯片的第二触发引脚与所述触发电路的输出引脚连接,所述第一定时芯片的输出引脚与所述双脉冲提取电路连接;
所述第一定时芯片,用于根据所述触发信号,向所述双脉冲提取电路输出所述单脉冲信号;
所述第一脉冲调节电路,用于调节所述单脉冲信号的脉冲宽度。
4.根据权利要求3所述的双脉冲生成电路,其特征在于,所述第一脉冲调节电路包括第一电阻和第一电容;
所述第一电阻的第一端与电源端连接,所述第一电阻的第二端与所述第一电容的第一端连接,所述第一电容的第二端接地;
所述第一电阻和所述第一电容的公共端与所述第一定时芯片的第一触发引脚连接。
5.根据权利要求2所述的双脉冲生成电路,其特征在于,所述触发电路包括触发器;所述触发器的触发引脚与外部控制端连接,所述触发器的时钟引脚与所述PWM电路连接,所述触发器的输出引脚与所述单稳态电路连接。
6.根据权利要求5所述的双脉冲生成电路,其特征在于,所述触发电路还包括滤波电路;所述滤波电路包括第二电阻和第二电容;
所述第二电阻的第一端与电源端连接,所述第二电阻的第二端与所述第二电容的第一端连接,所述第二电容的第二端接地;
所述第二电容的第二端还与所述触发器的接地引脚连接;
所述第二电阻和所述第二电容的公共端与所述触发器的触发引脚连接。
7.根据权利要求1-4任一项所述的双脉冲生成电路,其特征在于,所述PWM电路包括第二定时芯片和第二脉冲调节电路;所述第二脉冲调节电路与所述第二定时芯片的触发引脚连接,所述第二定时芯片的输出引脚与所述双脉冲提取电路连接;
所述第二定时芯片,用于输出所述PWM信号;
所述第二脉冲调节电路,用于调节所述PWM信号的脉冲宽度。
8.根据权利要求7所述的双脉冲生成电路,其特征在于,所述第二脉冲调节电路包括第三电阻、第四电阻、第三电容和二极管;
所述第三电阻的第一端与所述电源端连接,所述第三电阻的第二端分别与所述二极管的第一端和所述第四电阻的第一端连接;
所述第三电阻和所述第四电阻的公共端与所述第二定时芯片的放电引脚连接;
所述第三电容的第一端分别与所述二极管的第二端和所述第四电阻的第二端连接,所述第三电容的第二端接地;
所述第四电阻和所述第三电容的公共端与所述第二定时芯片的触发引脚连接。
9.根据权利要求2-6任一项所述的双脉冲生成电路,其特征在于,所述双脉冲提取电路包括驱动芯片;所述驱动芯片的使能引脚与所述单稳态电路连接,所述驱动芯片的输入引脚与所述PWM电路连接。
10.一种双脉冲生成方法,其特征在于,所述双脉冲生成方法应用于权利要求1-9任一项所述的双脉冲生成电路,还应用于双脉冲测试设备,所述方法包括:
生成周期的PWM信号;
根据外部输入的控制信号和所述PWM信号生成单脉冲信号;
采用所述单脉冲信号从所述PWM信号提取出双脉冲信号。
11.根据权利要求10所述的双脉冲生成方法,其特征在于,所述方法还包括:
调节所述单脉冲信号的脉冲宽度,以调整所述双脉冲信号中第二个脉冲的脉冲宽度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310842424.1A CN116566362A (zh) | 2023-07-11 | 2023-07-11 | 双脉冲生成电路和双脉冲生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310842424.1A CN116566362A (zh) | 2023-07-11 | 2023-07-11 | 双脉冲生成电路和双脉冲生成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116566362A true CN116566362A (zh) | 2023-08-08 |
Family
ID=87503949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310842424.1A Pending CN116566362A (zh) | 2023-07-11 | 2023-07-11 | 双脉冲生成电路和双脉冲生成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116566362A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070069793A1 (en) * | 2005-09-27 | 2007-03-29 | International Business Machines Corporation | Method and system for high frequency clock signal gating |
CN201263142Y (zh) * | 2007-07-11 | 2009-06-24 | 南宁微控技术有限公司 | 一种具有保护装置的可控硅复合开关 |
CN102185591A (zh) * | 2011-03-01 | 2011-09-14 | 株洲南车时代电气股份有限公司 | 一种变流模块功率器件测试用门极脉冲发生装置 |
CN202488413U (zh) * | 2012-02-03 | 2012-10-10 | 中国西电电气股份有限公司 | 一种触发脉冲生成电路 |
CN106209034A (zh) * | 2016-07-22 | 2016-12-07 | 天津大学 | 一种用于抗攻击芯片的高频时钟频率检测结构 |
CN110492882A (zh) * | 2019-09-03 | 2019-11-22 | 中国电子科技集团公司第四十三研究所 | 一种展宽复位高精度电流/频率转换电路 |
JP2020108246A (ja) * | 2018-12-27 | 2020-07-09 | 株式会社ダイヘン | 制御回路、および、dc/dcコンバータ装置 |
CN111934655A (zh) * | 2020-07-28 | 2020-11-13 | 新华三半导体技术有限公司 | 一种脉冲时钟产生电路、集成电路和相关方法 |
CN216904849U (zh) * | 2021-12-06 | 2022-07-05 | 山西工程技术学院 | 基于短脉冲单稳触发器的高频脉冲序列定时选通电路 |
CN114755551A (zh) * | 2022-04-21 | 2022-07-15 | 瑶芯微电子科技(上海)有限公司 | 双脉冲测试电路及双脉冲测试方法 |
-
2023
- 2023-07-11 CN CN202310842424.1A patent/CN116566362A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070069793A1 (en) * | 2005-09-27 | 2007-03-29 | International Business Machines Corporation | Method and system for high frequency clock signal gating |
CN201263142Y (zh) * | 2007-07-11 | 2009-06-24 | 南宁微控技术有限公司 | 一种具有保护装置的可控硅复合开关 |
CN102185591A (zh) * | 2011-03-01 | 2011-09-14 | 株洲南车时代电气股份有限公司 | 一种变流模块功率器件测试用门极脉冲发生装置 |
CN202488413U (zh) * | 2012-02-03 | 2012-10-10 | 中国西电电气股份有限公司 | 一种触发脉冲生成电路 |
CN106209034A (zh) * | 2016-07-22 | 2016-12-07 | 天津大学 | 一种用于抗攻击芯片的高频时钟频率检测结构 |
JP2020108246A (ja) * | 2018-12-27 | 2020-07-09 | 株式会社ダイヘン | 制御回路、および、dc/dcコンバータ装置 |
CN110492882A (zh) * | 2019-09-03 | 2019-11-22 | 中国电子科技集团公司第四十三研究所 | 一种展宽复位高精度电流/频率转换电路 |
CN111934655A (zh) * | 2020-07-28 | 2020-11-13 | 新华三半导体技术有限公司 | 一种脉冲时钟产生电路、集成电路和相关方法 |
CN216904849U (zh) * | 2021-12-06 | 2022-07-05 | 山西工程技术学院 | 基于短脉冲单稳触发器的高频脉冲序列定时选通电路 |
CN114755551A (zh) * | 2022-04-21 | 2022-07-15 | 瑶芯微电子科技(上海)有限公司 | 双脉冲测试电路及双脉冲测试方法 |
Non-Patent Citations (1)
Title |
---|
金革 覃业贤 王坚: "高精度可编程双脉冲产生器", 《核电子学与探测技术》, pages 168 - 170 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004035998B4 (de) | Schaltung und Verfahren zur Temperaturdetektion, Halbleiterbaustein und Auffrischsteuerverfahren | |
US7868706B2 (en) | Oscillator device and methods thereof | |
JP3469467B2 (ja) | Pvt自己調整内部遅延線及び動作方法 | |
US5396110A (en) | Pulse generator circuit and method | |
US6212127B1 (en) | Semiconductor device and timing control circuit | |
US4675546A (en) | Edge programmable timing signal generator | |
US5499208A (en) | Integrated circuit memory device | |
JP2001068650A5 (zh) | ||
US6271682B1 (en) | Method and apparatus for high-speed edge-programmable timing signal generator | |
CN105958817A (zh) | 一种电荷泵电路 | |
US6998893B2 (en) | Circuit and method for inducing jitter to a signal | |
US20050104640A1 (en) | Apparatus and method for duty cycle correction | |
US5986916A (en) | On-chip program voltage generator for antifuse repair | |
CN109643990A (zh) | 用于瞬时启动四相信号发生器的设备和方法 | |
JPH10149227A (ja) | 半導体集積回路 | |
CN104678188B (zh) | 单粒子瞬态脉冲宽度测量电路 | |
CN104716946B (zh) | 时钟信号同步 | |
US6834355B2 (en) | Circuit in which the time delay of an input clock signal is dependent only on its logic phase width and a ratio of capacitances | |
US9350336B2 (en) | Timing compensation using the system clock | |
CN110492872B (zh) | 数字占空比校正电路系统 | |
CN116566362A (zh) | 双脉冲生成电路和双脉冲生成方法 | |
KR100967103B1 (ko) | 클럭생성회로 및 클럭생성방법 | |
CN116187231A (zh) | 一种基于ddr验证的信号产生方法、装置、设备及介质 | |
US5293080A (en) | Method and apparatus for generating test waveforms to be applied to a device under test | |
JP2009038821A (ja) | アナログ信号比較器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230808 |