CN116566177A - 一种电源管理电路、方法和电源电路 - Google Patents

一种电源管理电路、方法和电源电路 Download PDF

Info

Publication number
CN116566177A
CN116566177A CN202310840239.9A CN202310840239A CN116566177A CN 116566177 A CN116566177 A CN 116566177A CN 202310840239 A CN202310840239 A CN 202310840239A CN 116566177 A CN116566177 A CN 116566177A
Authority
CN
China
Prior art keywords
electrically connected
voltage
nmos
transistor
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310840239.9A
Other languages
English (en)
Other versions
CN116566177B (zh
Inventor
罗寅
陈朝勇
谭在超
丁国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Ganhua Power Technology Co ltd
Suzhou Covette Semiconductor Co ltd
Original Assignee
Sichuan Ganhua Power Technology Co ltd
Suzhou Covette Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Ganhua Power Technology Co ltd, Suzhou Covette Semiconductor Co ltd filed Critical Sichuan Ganhua Power Technology Co ltd
Priority to CN202310840239.9A priority Critical patent/CN116566177B/zh
Publication of CN116566177A publication Critical patent/CN116566177A/zh
Application granted granted Critical
Publication of CN116566177B publication Critical patent/CN116566177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及电源管理技术领域,公开了一种电源管理电路、方法和电源电路，电源管理电路用于控制MOS管的通断，包括具有第一输入端、第二输入端和控制输出端的管理单元，第一输入端与MOS管的输入端电连接，第二输入端与MOS管的输出端电连接，控制输出端与MOS管的控制端电连接；管理单元在第一输入端的电压大于第二输入端的电压时调整控制输出端的电压使第一输入端的电压与第二输入端的电压的压差稳定，在第一输入端的电压小于第二输入端的电压时调整控制输出端的电压使MOS管关断；在使用时，由于通过MOS管来控制电源与外部负载的通断，而MOS管的正向导通压降低，从而能够降低电源电路的正向导通损耗，不需要散热，而且还能降低电源电路的反向漏电流。

Description

一种电源管理电路、方法和电源电路
技术领域
本发明涉及电源管理技术领域，具体涉及一种电源管理电路、方法和电源电路。
背景技术
在集成电路设计、电池反向保护和冗余电源并联应用等领域中，为了保护负载不被反向偏置的电源击穿，如图1所示，现有技术往往是在电源和负载之间施加一个肖特基二极管进行保护。当电源正常使用时，肖特基二极管正向导通，当电源反向偏置时，肖特基二极管反偏截止，从而没有反偏电流路径，进而能保护负载。但是采用肖特基二极管进行反向保护存在以下缺陷：
1、肖特基二极管的正向导通损耗较大，并且负载电流越大正向导通损耗越大；而且正向导通损耗导致发热，为了放置高温损坏器件需要增加散热器，从而导致电路成本升高和浪费面积；
2、肖特基二极管具有反向漏电流，特别是在反偏电压高且温度较高时，漏电流会显著提高，进而产生损耗和破坏负载；
3、肖特基二极管具有较大的正向压降，为了满足负载电压需求，会导致电源电压更高。
发明内容
鉴于背景技术的不足，本发明是提供了一种电源管理电路、方法和电源电路，所要解决的技术问题是现有实现电源反向保护的电路由于采用肖特基二极管存在损耗高、具有反向漏电流和较大的正向压降等缺陷。
为解决以上技术问题，第一方面，本发明提供了一种电源管理电路，用于控制MOS管的通断，包括具有第一输入端、第二输入端和控制输出端的管理单元，所述第一输入端被配置于与MOS管的输入端电连接，所述第二输入端被配置于与MOS管的输出端电连接，所述控制输出端被配置于与所述MOS管的控制端电连接；
所述管理单元在所述第一输入端的电压大于第二输入端的电压时调整所述控制输出端的电压使所述第一输入端的电压与第二输入端的电压的压差稳定，在所述第一输入端的电压小于所述第二输入端的电压时调整所述控制输出端的电压使所述MOS管关断。
在第一方面的某种实施方式中，所述管理单元在所述第一输入端的电压与第二输入端的电压的压差大于判定阈值时增加所述控制输出端的电压，在所述第一输入端的电压与第二输入端的电压的压差小于判定阈值时降低所述控制输出端的电压。
在第一方面的某种实施方式中，所述管理单元包括电阻R1、电阻R3、电阻R5、电阻R6、三极管Q1、三极管Q2、三极管Q3、第一电流镜、第二电流镜、第三电流镜、第三电流源、PMOS管P1和NMOS管N1；
所述第一电流镜包括第一主支路、第一从支路和第二从支路，所述第一从支路和第二从支路分别镜像流过第一主支路的电流；
所述第二电流镜包括第三主支路和第三从支路，所述第三从支路用于镜像流过所述第三主支路的电流；
所述第三电流镜包括第四主支路和第四从支路，所述第四从支路用于镜像流过所述第四主支路的电流；
所述电阻R1一端与所述第一输入端电连接，所述电阻R1另一端与三极管Q1的发射极电连接，三极管Q1的集电极与第一从支路电连接，三极管Q1的基极分别与三极管Q2的基极、三极管Q2的集电极和三极管Q3的基极电连接，三极管Q2的发射极和三极管Q3的发射极分别与第二输入端电连接，三极管Q2的集电极分别与第二从支路和第三主支路电连接，第三从支路与所述控制输出端电连接，三极管Q3的集电极与第四主支路的第一连接端电连接，第四主支路的第二连接端通过电阻R3接地，第四从支路通过电阻R5与所述控制输出端电连接，所述第三电流源与控制输出端电连接，用于向所述控制输出端提供上拉电流；
所述PMOS管P1的源极和NMOS管N1的漏极分别与所述控制输出端电连接，所述PMOS管P1的栅极与电阻R5和第四从支路电连接的一端电连接，所述PMOS管P1的漏极分别与NMOS管N1的栅极和电阻R6一端电连接，电阻R6另一端和NMOS管N1的源极分别与第一输入端电连接。
在第一方面的某种实施方式中，所述第一主支路包括NMOS管N15，所述第一从支路包括NMOS管N16，所述第二从支路包括NMOS管N17；所述NMOS管N15的漏极分别与NMOS管N15的栅极、NMOS管N16的栅极和NMOS管N17的栅极电连接，被配置于输入第二偏置电流；NMOS管N16的漏极与三极管Q1的集电极电连接，NMOS管N17的漏极与三极管Q2的集电极电连接；NMOS管N15的源极、NMOS管N16的源极和NMOS管N17的源极均接地；
所述第三主支路包括NMOS管N18，所述第三从支路包括NMOS管N19，所述NMOS管N18的漏极分别与三极管Q2的集电极、NMOS管N18的栅极和NMOS管N19的栅极电连接，NMOS管N18的源极和NMOS管N19的源极均接地，NMOS管N19的漏极与所述控制输出端电连接；
所述第四主支路包括三极管Q4，所述第四从支路包括三极管Q5，三极管Q4的集电极分别与三极管Q3的集电极、三极管Q4的基极和三极管Q5的基极电连接，三极管Q4的发射极通过电阻R3接地，三极管Q5的发射极接地，三极管Q5的集电极通过电阻R5与所述控制输出端电连接。
在第一方面的某种实施方式中，所述第一从支路通过NMOS管N20与三极管Q1的集电极电连接；所述第二从支路和第三主支路均通过NMOS管N21与三极管Q2的集电极电连接；所述第四主支路通过NMOS管N22与三极管Q3的集电极电连接；所述第四从支路通过NMOS管N23与电阻R5电连接；所述第三从支路通过NMOS管N24与所述控制输出端电连接；所述NMOS管N20的栅极分别与NMOS管N21的栅极、NMOS管N22的栅极、NMOS管N23的栅极和NMOS管N24的栅极电连接，被配置于输入偏置电压。
在第一方面的某种实施方式中，本发明还包括偏置电压生成单元，所述偏置电压生成单元包括NMOS管N11、NMOS管N12、NMOS管N13和NMOS管N14，所述NMOS管N11的漏极分别与NMOS管N11的栅极和NMOS管N20的栅极电连接，被配置于输入第一偏置电流，NMOS管N11的源极分别与NMOS管N12的漏极和NMOS管N12的栅极电连接，NMOS管N12的源极分别与NMOS管N13的漏极和NMOS管N13的栅极电连接，NMOS管N13的源极分别与NMOS管N14的漏极和NMOS管N14的栅极电连接，NMOS管N14的源极接地。
在第一方面的某种实施方式中，所述NMOS管N11、NMOS管N12、NMOS管N13和NMOS管N14均为低压NMOS管，所述NMOS管N20、NMOS管N21、NMOS管N22、NMOS管N23和NMOS管N24均为高压NMOS管。
在第一方面的某种实施方式中，本发明还包括电阻R2、PMOS管P11和PMOS管P12，所述电阻R2一端与三极管Q2的发射极电连接，所述电阻R2另一端分别与三极管Q1的集电极、PMOS管P11的栅极和PMOS管P12的栅极电连接，PMOS管P11的源极与三极管Q2的集电极电连接，PMOS管P11的漏极与NMOS管N21的漏极电连接，PMOS管P12的源极与三极管Q3的集电极电连接，PMOS管P12的漏极与NMOS管N22的漏极电连接。
第二方面，本发明还提供了一种电源管理方法，包括以下步骤:
S1：获取NMOS管的源极电压和漏极电压；
S2：在源极电压和漏极电压的差大于判定阈值时增加NMOS管的栅极电压，在源极电压和漏极电压的差小于判定阈值时降低NMOS管的栅极电压，直至源极电压和漏极电压的差与判定阈值相同；在源极电压小于漏极电压时将NMOS管的栅极电压拉低使NMOS管关断。
第三方面，本发明还提供了一种电源电路，包括上述的电源管理电路，还包括电源、NMOS管、负载电阻和负载电容，所述电源的正极分别与NMOS管的源极和第一输入端电连接，所述NMOS管漏极分别与第二输入端、负载电阻一端和负载电容一端电连接，所述负载电容另一端和负载电阻另一端均接地，所述NMOS管的栅极与所述控制输出端电连接。
本发明与现有技术相比所具有的有益效果是：
通过本发明的电源管理电路，可以使用MOS管来控制电源与外部负载的通断，而MOS管的正向导通压降较低，从而能够降低电源电路的正向导通损耗，不需要散热，而且还能降低电源电路的反向漏电流；另外由于MOS管的正向导通压降低，不需要较高的电源来最终输出符合要求的电压。
附图说明
图1为现有电源反相保护电路的示意图；
图2为实施例中的第一种结构的电源管理电路与NMOS管的连接电路图；
图3为实施例中的第二种结构的电源管理电路与NMOS管的连接电路图；
图4为实施例中的第三种结构的电源管理电路与NMOS管的连接电路图；
图5为实施例中的电源电路的电路图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1所示，现有电源反相电路通过肖特基二极管来实现电源的反相保护，但是对于肖特基二极管来说，其在实际使用时存在以下缺陷：
首先正向导通损耗较大，并且负载电流越大正向导通损耗越大；而且正向导通损耗导致发热，为了放置高温损坏器件需要增加散热器，从而导致电路成本升高和浪费面积；
其次具有反向漏电流，特别是在反偏电压高且温度较高时，漏电流会显著提高，进而产生损耗和破坏负载；
最后具有较大的正向压降，为了满足负载电压需求，会导致电源电压更高。
为了解决肖特基二极管存在的不足，如图2所示，本发明提供了一种电源管理电路，其通过控制MOS管的通断来实现电源的反相保护，其中电源通过MOS管来接到负载，MOS管为NMOS管。
具体地，在图2中，本发明包括具有第一输入端V+、第二输入端V-和控制输出端GATE的管理单元1，第一输入端V+被配置于与MOS管的输入端电连接，第二输入端V-被配置于与MOS管的输出端电连接，控制输出端GATE被配置于与MOS管的控制端电连接；
管理单元1在第一输入端V+的电压大于第二输入端V-的电压时调整控制输出端GATE的电压使第一输入端V+的电压与第二输入端V-的电压的压差稳定，在第一输入端V+的电压小于第二输入端V-的电压时调整控制输出端GATE的电压使MOS管关断。
在实际使用时，通过让第一输入端V+的电压与第二输入端V-的电压的压差稳定可以降低MOS管在导通过程中的损耗，从而可以降低产热。
进一步地，管理单元1在第一输入端V+的电压与第二输入端V-的电压的压差大于判定阈值时增加控制输出端GATE的电压，在第一输入端V+的电压与第二输入端V-的电压的压差小于判定阈值时降低控制输出端GATE的电压。
具体地，在图2中，管理单元1包括电阻R1、电阻R3、电阻R5、电阻R6、三极管Q1、三极管Q2、三极管Q3、第一电流镜2、第二电流镜3、第三电流镜4、第三电流源Ibias3、PMOS管P1和NMOS管N1；
第一电流镜2包括第一主支路20、第一从支路21和第二从支路22，第一从支路21和第二从支路22分别镜像流过第一主支路20的电流；
第二电流镜3包括第三主支路30和第三从支路31，第三从支路31用于镜像流过第三主支路30的电流；
第三电流镜4包括第四主支路40和第四从支路41，第四从支路41用于镜像流过第四主支路40的电流；
电阻R1一端与第一输入端V+电连接，电阻R1另一端与三极管Q1的发射极电连接，三极管Q1的集电极与第一从支路21电连接，三极管Q1的基极分别与三极管Q2的基极、三极管Q2的集电极和三极管Q3的基极电连接，三极管Q2的发射极和三极管Q3的发射极分别与第二输入端V-电连接，三极管Q2的集电极分别与第二从支路22和第三主支路30电连接，第三从支路31与控制输出端GATE电连接，三极管Q3的集电极与第四主支路40的第一连接端电连接，第四主支路40的第二连接端通过电阻R3接地，第四从支路41通过电阻R5与控制输出端GATE电连接，第三电流源Ibias3与控制输出端GATE电连接，用于向控制输出端GATE提供上拉电流；
PMOS管P1的源极和NMOS管N1的漏极分别与控制输出端GATE电连接，PMOS管P1的栅极与电阻R5和第四从支路41电连接的一端电连接，PMOS管P1的漏极分别与NMOS管N1的栅极和电阻R6一端电连接，电阻R6另一端和NMOS管N1的源极分别与第一输入端V+电连接。
其中，PMOS管P1和NMOS管N1均为中压MOS管，三极管Q1、三极管Q2和三极管Q3均为PNP三极管。
对图2所示的电路进行简化分析（忽略积极电流和放大倍数等因素），将MOS管N0的源极电压作为V1，将MOS管N0的漏极电压作为V2，可分析MOS管N0的目标正向压降为V2-V1 =Iout*Rdson=I1*R1，通过调节电流I1的大小或者电阻R1的阻值大小可以得到不同正向压降。
当V2-V1 =I1*R1，即电路处于平衡状态时，三极管Q1、三极管Q2和三极管Q3的基极电压相等，发射极电压近似相等，三者的电流即相等。此时电流I1=电流I4，电流I3=电流I4-电流I2，电流I3镜像到电流I7，电流I5镜像到电流I6，此时电流I7和电流I6将控制输出端GATE电压调节到一个合适的电压使MOS管N0的正向压降即V1- V2=I1*R1。
当V1- V2>I1*R1时，三极管Q1的发射极电压大于三极管Q2的发射极电压，则流过三极管Q2的电流I4减小，则电流I3减小，电流I7和电流I6也减小，从而控制输出端GATE的电压升高，使MOS管N0导通更充分，进而让MOS管N0的Rdson减小，则IOUT*Rdson减小即V1-V2的值减小。
当V1- V2<I1*R1时，同上段分析相反，电流I6和电流I7增大使控制输出端GATE的电压减小，从而IOUT*Rdson增大即V1 – V2的值增大。
通过上述调节过程可最终使MOS管N0的正向压降始终保持恒定。
当V1- V2<0V时，三极管Q2和三极管Q3的发射极电压迅速超过三极管Q1的发射极电压，则电流I4和电流I5迅速增大，此时电阻R3的压降即R3*I5迅速增大,则电流I6增加的幅值远大于电流I5，进而让R5*I6迅速增大，且大于PMOS管P1的打开阈值，产生电流流过电阻R6，电阻R6的压降打开NMSO管N1，NMOS管N1尺寸很大产生大电流迅速使外部MOS管N0的栅极电压拉低从而关闭，防止反向电流从输出流入输入电源。
具体地，在图2中，第一主支路20包括NMOS管N15，第一从支路21包括NMOS管N16，第二从支路22包括NMOS管N17；NMOS管N15的漏极分别与NMOS管N15的栅极、NMOS管N16的栅极和NMOS管N17的栅极电连接，被配置于输入第二偏置电流，其中第二偏置电流由第二电流源Ibias2提供；NMOS管N16的漏极与三极管Q1的集电极电连接，NMOS管N17的漏极与三极管Q2的集电极电连接；NMOS管N15的源极、NMOS管N16的源极和NMOS管N17的源极均接地；
第三主支路30包括NMOS管N18，第三从支路31包括NMOS管N19，NMOS管N18的漏极分别与三极管Q2的集电极、NMOS管N18的栅极和NMOS管N19的栅极电连接，NMOS管N18的源极和NMOS管N19的源极均接地，NMOS管N19的漏极与控制输出端GATE电连接；
第四主支路40包括三极管Q4，第四从支路41包括三极管Q5，三极管Q4的集电极分别与三极管Q3的集电极、三极管Q4的基极和三极管Q5的基极电连接，三极管Q4的发射极通过电阻R3接地，三极管Q5的发射极接地，三极管Q5的集电极通过电阻R5与控制输出端GATE电连接。
本实施例中，为了实现电路的工作控制，如图3所示，第一从支路21通过NMOS管N20与三极管Q1的集电极电连接；第二从支路22和第三主支路30均通过NMOS管N21与三极管Q2的集电极电连接；第四主支路40通过NMOS管N22与三极管Q3的集电极电连接；第四从支路41通过NMOS管N23与电阻R5电连接；第三从支路31通过NMOS管N24与控制输出端电连接；NMOS管N20的栅极分别与NMOS管N21的栅极、NMOS管N22的栅极、NMOS管N23的栅极和NMOS管N24的栅极电连接，被配置于输入偏置电压。
其中NMOS管N20、NMOS管N21、NMOS管N22、NMOS管N23和NMOS 管N24均为高压NMOS管，当有偏置电压输入时，电路开始工作，当没有偏置电压输入时，电路停止工作。
具体地，在图3中，本发明还包括偏置电压生成单元5，偏置电压生成单元5包括NMOS管N11、NMOS管N12、NMOS管N13和NMOS管N14，NMOS管N11的漏极分别与NMOS管N11的栅极和NMOS管N20的栅极电连接，被配置于输入第一偏置电流，其中第一偏置电流由第一电流源Ibias1产生，NMOS管N11的源极分别与NMOS管N12的漏极和NMOS管N12的栅极电连接，NMOS管N12的源极分别与NMOS管N13的漏极和NMOS管N13的栅极电连接，NMOS管N13的源极分别与NMOS管N14的漏极和NMOS管N14的栅极电连接，NMOS管N14的源极接地。
其中，NMOS管N11、NMOS管N12、NMOS管N13和NMOS管N14均为低压NMOS管。
为了让三极管Q1、三极管Q2和三极管Q3工作在高压场合，如图4所示
本发明还包括电阻R2、PMOS管P11和PMOS管P12，电阻R2一端与三极管Q2的发射极电连接，电阻R2另一端分别与三极管Q1的集电极、PMOS管P11的栅极和PMOS管P12的栅极电连接，PMOS管P11的源极与三极管Q2的集电极电连接，PMOS管P11的漏极与NMOS管N21的漏极电连接，PMOS管P12的源极与三极管Q3的集电极电连接，PMOS管P12的漏极与NMOS管N22的漏极电连接。其中PMOS管P11和PMOS管P12均为高压PMOS管。
对图4电路进行分析，其中NMOS管N20的栅极电压、NMOS管N21的栅极电压和NMOS管N22的栅极电压约为4*Vgs即第一偏置电流流过NMOS管N11、NMOS管N12、NMSO管N13和NMOS管N14的电压，Vgs为NMOS管N11的栅源压降，NMOS管N20的源极电压、NMOS管N21的源极电压、NMOS管N22的源极电压为3*Vgs，为一个低压值，因此NMOS管N20的漏极电压、NMOS管N21的漏极电压和NMOS管N22的漏极电压为接近电源的高电压。而且PMOS管P11的栅极电压和PMOS管P12的栅极电压为高压，PMOS管P11的源极电压和PMOS管P12的源极电压为高压，PMOS管P11的漏极电压和PMOS管P12的漏极电压为高压，因此三极管Q1、三极管Q2和三极管Q3的发射极电压与集电极电压的差为低压，从而确保三极管Q1、三极管Q2和三极管Q3不会被高压打坏。
另外，本实施例中，本发明还提供了一种电源管理方法，包括以下步骤:
S1：获取NMOS管的源极电压和漏极电压；其中NMOS管的源极与电源电连接，NMOS管的漏极与负载电连接；
S2：在源极电压和漏极电压的差大于判定阈值时增加NMOS管的栅极电压，在源极电压和漏极电压的差小于判定阈值时降低NMOS管的栅极电压，直至源极电压和漏极电压的差与判定阈值相同；在源极电压小于漏极电压时将NMOS管的栅极电压拉低使NMOS管关断。
另外，如图5所示，本发明还提供了一种电源电路，包括上述的电源管理电路，还包括电源、NMOS管N0、负载电阻Rload和负载电容Cload，电源VDD的正极分别与NMOS管N0的源极和第一输入端V+电连接，NMOS管N0的漏极分别与第二输入端V-、负载电阻Rload一端和负载电容Cload一端电连接，负载电容Cload另一端和负载电阻Rload另一端均接地，NMOS管N0的栅极与控制输出端GATE电连接。
综上，通过本发明的电源管理电路，可以使用NMOS管来控制电源VDD与外部负载的通断，而NMOS管的正向导通压降较低，从而能够降低电源电路的正向导通损耗，不需要散热，而且还能降低电源电路的反向漏电流；另外由于NMOS管的正向导通压降低，不需要较高的电源来最终输出符合要求的电压；最后本发明的电路中的三极管Q1、三极管Q2和三极管Q3能工作在高压场合，能满足更多的应用场合。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (10)

1.一种电源管理电路，用于控制MOS管的通断，其特征在于，包括具有第一输入端、第二输入端和控制输出端的管理单元，所述第一输入端被配置于与MOS管的输入端电连接，所述第二输入端被配置于与MOS管的输出端电连接，所述控制输出端被配置于与所述MOS管的控制端电连接；
所述管理单元在所述第一输入端的电压大于第二输入端的电压时调整所述控制输出端的电压使所述第一输入端的电压与第二输入端的电压的压差稳定，在所述第一输入端的电压小于所述第二输入端的电压时调整所述控制输出端的电压使所述MOS管关断。
2.根据权利要求1所述的一种电源管理电路，其特征在于，所述管理单元在所述第一输入端的电压与第二输入端的电压的压差大于判定阈值时增加所述控制输出端的电压，在所述第一输入端的电压与第二输入端的电压的压差小于判定阈值时降低所述控制输出端的电压。
3.根据权利要求2所述的一种电源管理电路，其特征在于，所述管理单元包括电阻R1、电阻R3、电阻R5、电阻R6、三极管Q1、三极管Q2、三极管Q3、第一电流镜、第二电流镜、第三电流镜、第三电流源、PMOS管P1和NMOS管N1；
所述第一电流镜包括第一主支路、第一从支路和第二从支路，所述第一从支路和第二从支路分别镜像流过第一主支路的电流；
所述第二电流镜包括第三主支路和第三从支路，所述第三从支路用于镜像流过所述第三主支路的电流；
所述第三电流镜包括第四主支路和第四从支路，所述第四从支路用于镜像流过所述第四主支路的电流；
所述电阻R1一端与所述第一输入端电连接，所述电阻R1另一端与三极管Q1的发射极电连接，三极管Q1的集电极与第一从支路电连接，三极管Q1的基极分别与三极管Q2的基极、三极管Q2的集电极和三极管Q3的基极电连接，三极管Q2的发射极和三极管Q3的发射极分别与第二输入端电连接，三极管Q2的集电极分别与第二从支路和第三主支路电连接，第三从支路与所述控制输出端电连接，三极管Q3的集电极与第四主支路的第一连接端电连接，第四主支路的第二连接端通过电阻R3接地，第四从支路通过电阻R5与所述控制输出端电连接，所述第三电流源与控制输出端电连接，用于向所述控制输出端提供上拉电流；
所述PMOS管P1的源极和NMOS管N1的漏极分别与所述控制输出端电连接，所述PMOS管P1的栅极与电阻R5和第四从支路电连接的一端电连接，所述PMOS管P1的漏极分别与NMOS管N1的栅极和电阻R6一端电连接，电阻R6另一端和NMOS管N1的源极分别与第一输入端电连接。
4.根据权利要求3所述的一种电源管理电路，其特征在于，所述第一主支路包括NMOS管N15，所述第一从支路包括NMOS管N16，所述第二从支路包括NMOS管N17；所述NMOS管N15的漏极分别与NMOS管N15的栅极、NMOS管N16的栅极和NMOS管N17的栅极电连接，被配置于输入第二偏置电流；NMOS管N16的漏极与三极管Q1的集电极电连接，NMOS管N17的漏极与三极管Q2的集电极电连接；NMOS管N15的源极、NMOS管N16的源极和NMOS管N17的源极均接地；
所述第三主支路包括NMOS管N18，所述第三从支路包括NMOS管N19，所述NMOS管N18的漏极分别与三极管Q2的集电极、NMOS管N18的栅极和NMOS管N19的栅极电连接，NMOS管N18的源极和NMOS管N19的源极均接地，NMOS管N19的漏极与所述控制输出端电连接；
所述第四主支路包括三极管Q4，所述第四从支路包括三极管Q5，三极管Q4的集电极分别与三极管Q3的集电极、三极管Q4的基极和三极管Q5的基极电连接，三极管Q4的发射极通过电阻R3接地，三极管Q5的发射极接地，三极管Q5的集电极通过电阻R5与所述控制输出端电连接。
5.根据权利要求3或4所述的一种电源管理电路，其特征在于，所述第一从支路通过NMOS管N20与三极管Q1的集电极电连接；所述第二从支路和第三主支路均通过NMOS管N21与三极管Q2的集电极电连接；所述第四主支路通过NMOS管N22与三极管Q3的集电极电连接；所述第四从支路通过NMOS管N23与电阻R5电连接；所述第三从支路通过NMOS管N24与所述控制输出端电连接；所述NMOS管N20的栅极分别与NMOS管N21的栅极、NMOS管N22的栅极、NMOS管N23的栅极和NMOS管N24的栅极电连接，被配置于输入偏置电压。
6.根据权利要求5所述的一种电源管理电路，其特征在于，还包括偏置电压生成单元，所述偏置电压生成单元包括NMOS管N11、NMOS管N12、NMOS管N13和NMOS管N14，所述NMOS管N11的漏极分别与NMOS管N11的栅极和NMOS管N20的栅极电连接，被配置于输入第一偏置电流，NMOS管N11的源极分别与NMOS管N12的漏极和NMOS管N12的栅极电连接，NMOS管N12的源极分别与NMOS管N13的漏极和NMOS管N13的栅极电连接，NMOS管N13的源极分别与NMOS管N14的漏极和NMOS管N14的栅极电连接，NMOS管N14的源极接地。
7.根据权利要求6所述的一种电源管理电路，其特征在于，所述NMOS管N11、NMOS管N12、NMOS管N13和NMOS管N14均为低压NMOS管，所述NMOS管N20、NMOS管N21、NMOS管N22、NMOS管N23和NMOS管N24均为高压NMOS管。
8.根据权利要求7所述的一种电源管理电路，其特征在于，还包括电阻R2、PMOS管P11和PMOS管P12，所述电阻R2一端与三极管Q2的发射极电连接，所述电阻R2另一端分别与三极管Q1的集电极、PMOS管P11的栅极和PMOS管P12的栅极电连接，PMOS管P11的源极与三极管Q2的集电极电连接，PMOS管P11的漏极与NMOS管N21的漏极电连接，PMOS管P12的源极与三极管Q3的集电极电连接，PMOS管P12的漏极与NMOS管N22的漏极电连接。
9.一种电源管理方法，其特征在于，包括以下步骤:
S1：获取NMOS管的源极电压和漏极电压；
S2：在源极电压和漏极电压的差大于判定阈值时增加NMOS管的栅极电压，在源极电压和漏极电压的差小于判定阈值时降低NMOS管的栅极电压，直至源极电压和漏极电压的差与判定阈值相同；在源极电压小于漏极电压时将NMOS管的栅极电压拉低使NMOS管关断。
10.一种电源电路，其特征在于，包括权利要求1-8任一项所述的电源管理电路，还包括电源、NMOS管、负载电阻和负载电容，所述电源的正极分别与NMOS管的源极和第二输入端电连接，所述NMOS管漏极分别与第二输入端、负载电阻一端和负载电容一端电连接，所述负载电容另一端和负载电阻另一端均接地，所述NMOS管的栅极与所述控制输出端电连接。
CN202310840239.9A 2023-07-11 2023-07-11 一种电源管理电路、方法和电源电路 Active CN116566177B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310840239.9A CN116566177B (zh) 2023-07-11 2023-07-11 一种电源管理电路、方法和电源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310840239.9A CN116566177B (zh) 2023-07-11 2023-07-11 一种电源管理电路、方法和电源电路

Publications (2)

Publication Number Publication Date
CN116566177A true CN116566177A (zh) 2023-08-08
CN116566177B CN116566177B (zh) 2023-09-15

Family

ID=87493244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310840239.9A Active CN116566177B (zh) 2023-07-11 2023-07-11 一种电源管理电路、方法和电源电路

Country Status (1)

Country Link
CN (1) CN116566177B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102457047A (zh) * 2010-10-18 2012-05-16 台达电子工业股份有限公司 电源供应器以及具有多个电源供应器的供电系统
CN112787319A (zh) * 2020-12-28 2021-05-11 潍柴动力股份有限公司 防反接电路及控制方法
JP2021148469A (ja) * 2020-03-16 2021-09-27 株式会社新陽社 逆接続破損防止回路
CN216672596U (zh) * 2021-11-18 2022-06-03 北京京东乾石科技有限公司 一种防反接电路、自动充电机器人和充电系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102457047A (zh) * 2010-10-18 2012-05-16 台达电子工业股份有限公司 电源供应器以及具有多个电源供应器的供电系统
JP2021148469A (ja) * 2020-03-16 2021-09-27 株式会社新陽社 逆接続破損防止回路
CN112787319A (zh) * 2020-12-28 2021-05-11 潍柴动力股份有限公司 防反接电路及控制方法
CN216672596U (zh) * 2021-11-18 2022-06-03 北京京东乾石科技有限公司 一种防反接电路、自动充电机器人和充电系统

Also Published As

Publication number Publication date
CN116566177B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
US8519782B2 (en) Constant voltage circuit
US10079542B2 (en) High voltage current source with short circuit protection
CN110419015B (zh) 用于使用浮动带隙参考和温度补偿进行负输出电压有源箝位的方法和设备
US8063624B2 (en) High side high voltage switch with over current and over voltage protection
US20230122458A1 (en) Low dropout linear regulator and control circuit thereof
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
CN109194126B (zh) 一种电源切换电路
CN116566177B (zh) 一种电源管理电路、方法和电源电路
WO2023198037A1 (zh) 一种无偏置电流的高压输入级电路
US7843246B2 (en) Clamp control circuit having current feedback
CN107769759A (zh) 单向导通装置
US7495498B2 (en) Radiation tolerant solid-state relay
US8787047B2 (en) System and method for dissipating energy on the primary side of a bi-directional switching power supply
CN110176856B (zh) 一种零静态电流、带过流保护的功率开关电路及实现方法
US20240039494A1 (en) Operational Amplifier
CN118585026B (zh) 一种ldo过流保护电路
US7837384B2 (en) Process-invariant low-quiescent temperature detection circuit
WO2022000774A1 (zh) 一种二极管电流旁路控制电路及其控制方法
CN212231416U (zh) 一种二极管电流旁路控制电路
CN114337197B (zh) 功率管的采样控制电路、电源保护芯片以及设备
CN116544904B (zh) 低压差检测防反灌保护电路、负载开关芯片及电源系统
CN115411701B (zh) 功率控制电路、电压调整电路、电子装置及芯片
CN113848368B (zh) 一种电压差值实时检测和动态调节电路
CN117631745B (zh) 一种正温系数可调的电压产生电路
CN210297253U (zh) 一种提高芯片输入耐压的保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant