CN116562227A - 一种芯片信号连通性验证方法及装置 - Google Patents
一种芯片信号连通性验证方法及装置 Download PDFInfo
- Publication number
- CN116562227A CN116562227A CN202310531256.4A CN202310531256A CN116562227A CN 116562227 A CN116562227 A CN 116562227A CN 202310531256 A CN202310531256 A CN 202310531256A CN 116562227 A CN116562227 A CN 116562227A
- Authority
- CN
- China
- Prior art keywords
- file
- expected
- format
- chip
- corresponding relation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 176
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000006243 chemical reaction Methods 0.000 claims description 48
- 238000004891 communication Methods 0.000 claims description 18
- 238000004590 computer program Methods 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 9
- 238000012360 testing method Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 25
- 238000012545 processing Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000010200 validation analysis Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/10—File systems; File servers
- G06F16/11—File system administration, e.g. details of archiving or snapshots
- G06F16/116—Details of conversion of file system types or formats
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例提供了一种芯片信号连通性验证方法及装置，涉及测试技术领域，包括：将输入信号输入运行DUT代码的芯片，得到实际输出信号，生成运行结果文件，上述运行结果文件表示上述芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号之间的实际对应关系；将表格格式的标准文件的格式转换为预设格式，得到预期文件，上述标准文件表示上述输入信号与预期输出信号之间的预期对应关系；基于上述运行结果文件与上述预期文件，对比上述实际对应关系与上述预期对应关系，得到芯片信号连通性验证结果。应用本发明实施例提供的方案可以实现对芯片信号连通性的验证。
Description
技术领域
本发明实施例涉及测试技术领域，特别是涉及一种芯片信号连通性验证方法及装置。
背景技术
目前，随着芯片模块越来越大，芯片的输入信号与输出信号间往往不仅仅是简单的直连关系，而是在芯片对输入信号进行处理得到输出信号这一过程中，输入信号可能会经由若干逻辑或D触发器进行处理，芯片的内部结构及芯片设计代码具有较高的复杂度，芯片的设计制造成本较大。在这种情况下，在实际制造芯片之前，有必要对所设计的芯片的功能进行验证，其中包括验证芯片对输入信号进行处理后得到的输出信号是否符合预期，即对芯片信号连通性进行验证。
发明内容
本发明实施例的目的在于提供一种芯片信号连通性验证方法及装置，以实现对芯片信号连通性的验证。具体技术方案如下：
第一方面，本发明实施例提供了一种芯片信号连通性验证方法，应用于连通性验证设备，所述方法包括：
将输入信号输入运行待测设计DUT代码的芯片，得到实际输出信号，生成运行结果文件，所述运行结果文件表示所述芯片在运行所述DUT代码的情况下，所述输入信号与所述实际输出信号之间的实际对应关系；
将表格格式的标准文件的格式转换为预设格式，得到预期文件，所述标准文件表示所述输入信号与预期输出信号之间的预期对应关系，所述预设格式为所述运行结果文件的文件格式；
基于所述运行结果文件与所述预期文件，对比所述实际对应关系与所述预期对应关系，得到芯片信号连通性验证结果。
本发明一个实施例中，在所述将输入信号输入运行DUT代码的芯片，得到实际输出信号，生成运行结果文件之后，还包括：
将所述运行结果文件的格式转换为表格格式，得到待测表格文件，所述待测表格文件与所述标准文件的文件格式相同；
获得所述实际对应关系与所述预期对应关系的对比结果，基于所述对比结果，获得芯片信号连通性验证结果，其中，所述对比结果是基于所述待测表格文件与所述标准文件对比得到的。
本发明一个实施例中，在所述将输入信号输入运行待测设计DUT代码的芯片，得到实际输出信号，生成运行结果文件之后，还包括：
接收转换指令；
在所述转换指令指示将表格格式的标准文件的格式转换为预设格式，得到预期文件的情况下，执行所述将表格格式的标准文件的格式转换为预设格式，得到预期文件的步骤；
在所述转换指令指示将所述运行结果文件的格式转换为表格格式，得到待测表格文件的情况下，执行所述将所述运行结果文件的格式转换为表格格式，得到待测表格文件的步骤。
本发明一个实施例中，预先设置有针对形式化验证工具的不同的配置参数，所述基于所述运行结果文件与所述预期文件，对比所述实际对应关系与所述预期对应关系，得到芯片信号连通性验证结果，包括：
接收参数选择指令，基于所述参数选择指令指示的所述配置参数中的目标配置参数，对所述形式化验证工具进行配置；
基于配置后的形式化验证工具，基于所述运行结果文件与所述预期文件，对比所述实际对应关系与所述预期对应关系，得到芯片信号连通性验证结果。
第二方面，本发明实施例提供了一种芯片信号连通性验证装置，应用于连通性验证设备，所述装置包括：
生成模块，用于将输入信号输入运行待测设计DUT代码的芯片，得到实际输出信号，生成运行结果文件，所述运行结果文件表示所述芯片在运行所述DUT代码的情况下，所述输入信号与所述实际输出信号之间的实际对应关系；
第一转换模块，用于将表格格式的标准文件的格式转换为预设格式，得到预期文件，所述标准文件表示所述输入信号与预期输出信号之间的预期对应关系，所述预设格式为所述运行结果文件的文件格式；
第一验证模块，用于基于所述运行结果文件与所述预期文件，对比所述实际对应关系与所述预期对应关系，得到芯片信号连通性验证结果。
本发明一个实施例中，所述装置还包括：
第二转换模块，用于将所述运行结果文件的格式转换为表格格式，得到待测表格文件，所述待测表格文件与所述标准文件的文件格式相同；
第二验证模块，用于获得所述实际对应关系与所述预期对应关系的对比结果，基于所述对比结果，获得芯片信号连通性验证结果，其中，所述对比结果是基于所述待测表格文件与所述标准文件对比得到的。
本发明一个实施例中，所述装置还包括：
指令接收装置，用于接收转换指令；
在所述转换指令指示将表格格式的标准文件的格式转换为预设格式，得到预期文件的情况下，使用所述第一转换模块的功能；
在所述转换指令指示将所述运行结果文件的格式转换为表格格式，得到待测表格文件的情况下，使用所述第二转换模块的功能。
本发明一个实施例中，预先设置有针对形式化验证工具的不同的配置参数，所述第一验证模块，具体用于：
接收参数选择指令，基于所述参数选择指令指示的所述配置参数中的目标配置参数，对所述形式化验证工具进行配置；
基于配置后的形式化验证工具，基于所述运行结果文件与所述预期文件，对比所述实际对应关系与所述预期对应关系，得到芯片信号连通性验证结果。
第三方面，本发明实施例提供了一种连通性验证设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现第一方面任一项所述的方法步骤。
第四方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现第一方面任一所述的方法步骤。
本发明实施例有益效果：
本发明实施例提供一种芯片信号连通性验证方法，该方法包括：将输入信号输入运行DUT(Device under test，待测设计)代码的芯片，得到实际输出信号，生成运行结果文件，上述运行结果文件表示上述芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号之间的实际对应关系；将表格格式的标准文件的格式转换为预设格式，得到预期文件，上述标准文件表示上述输入信号与预期输出信号之间的预期对应关系，上述预设格式为上述运行结果文件的文件格式；基于上述运行结果文件与上述预期文件，对比上述实际对应关系与上述预期对应关系，得到芯片信号连通性验证结果。
由以上可见，在本发明实施例提供的方案中，在得到上述实际输出信号的过程中获得上述运行结果文件，并将预设的标准文件转换为预期文件，一方面，上述运行结果文件表示芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号间的实际对应关系；另一方面，上述预期文件表示上述输入信号与上述预期输出信号之间的预期对应关系，故通过对比上述运行结果文件与上述预期文件，便可判断出芯片在运行上述DUT代码的情况下，上述实际对应关系是否与上述预期对应关系一致，从而实现对芯片信号连通性的验证。并且，将上述标准文件的文件格式设置为上述表格格式，可提高上述标准文件的可读性，工作人员生成标准文件较为便捷，易于检查上述标准文件中的关键参数及非关键参数的完整性，可以降低遗漏检查与芯片的上述预期对应关系相关的上述关键参数、非关键参数的概率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
图1为传统仿真验证方法中芯片输入信号与输出信号之间连接关系示意图；
图2为本发明实施例提供的第一种芯片信号连通性验证方法的流程示意图；
图3为本发明实施例提供的第二种芯片信号连通性验证方法的流程示意图；
图4为本发明实施例提供的一种芯片信号连通性验证中的反向验证方法流程示意图；
图5为本发明实施例提供的一种包含正向验证与反向验证的芯片信号连通性验证方法的流程示意图；
图6为本发明实施例提供的第三种芯片信号连通性验证方法的流程示意图；
图7为本发明实施例提供的第四种芯片信号连通性验证方法的流程示意图；
图8为本发明实施例提供的第五种芯片信号连通性验证方法的流程示意图；
图9为本发明实施例提供的一种芯片信号连通性验证装置的结构示意图；
图10为本发明实施例提供的一种连通性验证设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员基于本发明所获得的所有其他实施例，都属于本发明保护的范围。
对芯片信号连通性进行验证的相关技术包括传统仿真验证方法，在传统仿真验证方法中，芯片输入信号与输出信号之间的连接关系可如图1所示。从图1中可以看出，传统仿真验证方法中输入信号与输出信号之间的连接关系可分为直连、延时以及条件选择。在传统仿真验证方法中，需要手动梳理输入信号与输出信号之间的连接关系，这一过程耗时且易出错。另外，传统仿真验证方法若要验证芯片对一些数据位较宽的输入信号的处理情况，需要大量随机种子分别对输入信号的每一数据位的取值进行翻转，对输入信号所有可能的取值均进行验证，例如，若输入信号包含128个数据位，每一数据位的取值有0和1两种，则输入信号的取值存在2128种不同的可能性，需要大量的随机种子才能完成对输入信号的翻转，这对进行验证的设备的性能提出了较高的要求。
对比于传统仿真验证方法，相关技术中的形式化验证方法在对芯片信号连通性验证的过程中，将输入信号输入芯片得到芯片处理后的输出信号，生成表示输入信号和输出信号之间对应关系的CSV(Comma Separated Values，逗号分隔值)文件，将生成的CSV文件与人工预设的作为正确结果的标准CSV文件对比便可实现对芯片信号连通性的验证，无需耗费大量时间，验证的准确率较高，无需大量随机种子，对进行验证的设备的性能要求不是很高。然而，相关技术中的形式化验证方法采用的标准CSV文件的文件可读性差，人工手动生成标准CSV文件较为困难，在直接使用标准CSV文件进行芯片信号连通性验证的情况下，经常会遗漏检查芯片的输入信号与输出信号间对应关系中的关键参数。
为了解决上述问题，本发明实施例提供了一种芯片信号连通性验证方法及装置，下面分别进行具体说明。
首先，对本发明实施例提供的一种芯片信号连通性验证方法进行说明。
参见图2，为本发明实施例提供的第一种芯片信号连通性验证方法的流程示意图，该方法应用于连通性验证设备，上述方法包括以下步骤S201至步骤S203。
步骤S201：将输入信号输入运行DUT代码的芯片，得到实际输出信号，生成运行结果文件。
其中，上述运行结果文件表示上述芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号之间的实际对应关系。
具体的，上述芯片可以为能够实现芯片功能的虚拟芯片，也可以是实体芯片。上述输入信号可以根据验证需求灵活设置，上述输入信号可以是信号激励生成设备生成的。
将上述输入信号输入上述芯片后，上述芯片运行上述DUT代码对上述输入信号进行处理，输出得到上述实际输出信号。在上述芯片运行上述DUT代码得到上述实际输出信号的情况下，能够得到输入信号与实际输出信号之间的对应关系，生成上述运行结果文件。
基于上述输入信号与上述实际输出信号生成上述运行结果文件的具体方式为现有技术，在此不再赘述。
本发明一个实施例中，上述运行结果文件为CSV格式的文件，上述运行结果文件可称为待测CSV文件。
步骤S202：将表格格式的标准文件的格式转换为预设格式，得到预期文件。
其中，上述标准文件表示上述输入信号与预期输出信号之间的预期对应关系，上述预设格式为上述运行结果文件的文件格式。
为了对运行上述DUT代码的上述芯片的信号连通性进行验证，会预先生成作为验证基准的文件，即上述标准文件，即上述标准文件中记录的输入信号对应的预期输出信号为：将该输入信号输入芯片后，期望芯片能够输出的信号。若芯片输出的输出信号是上述预期输出信号，则认为芯片在运行上述DUT代码的情况下能够实现预期的功能，上述芯片通过信号连通性验证。
上述标准文件表示上述预期对应关系，上述运行结果文件表示上述实际对应关系，通过比较上述预期对应关系与上述实际对应关系，获得上述预期对应关系与上述实际对应关系间的差异状况，便能够对运行上述DUT代码的上述芯片的信号连通性进行验证。
而比较上述预期对应关系与上述实际对应关系，便需要对上述标准文件与上述运行结果文件进行对比，在进行对比时要保证被对比的两个文件的格式相同。一种情况下，将表格格式的上述标准文件转换为上述预设格式的文件，得到上述预期文件，再对上述预期文件和运行结果文件进行对比。
本发明一个实施例中，上述运行结果文件为CSV格式的文件，则将表格格式的上述标准文件也转换为CSV格式的文件。
具体的，可以使用相关技术中的形式化验证工具来对上述预期文件与上述运行结果文件进行对比，本实施例对所使用的形式化验证工具不进行限定。
本发明的一个实施例中，使用转换器将上述标准文件转换为上述预期文件，转换过程可以是：分别读取表格格式的标准文件中记录的每一条对应关系信息，每一条对应关系信息表示一对输入信号与预期输出信号之间的对应关系。读取上述对应关系信息之后确定存在对应关系的输入信号和预期输出信号，生成预期文件中的一条表示上述输入信号和预期输出信号之间的对应关系的信息。依次完成标准文件中每条对应关系信息的转换之后能够实现标准文件到预期文件的转换。
不同标准文件中记录对应关系的方式不同，具体的，标准文件中的一行数据可以为一条对应关系信息，或者标准文件中的一列数据为一条对应关系信息。
本发明一个实施例中，上述表格格式为xlsx格式、xls或et格式等。
本发明另一个实施例中，可以通过下文包含步骤A的方式得到上述预期文件，在此暂不详述。
步骤S203：基于上述运行结果文件与上述预期文件，对比上述实际对应关系与上述预期对应关系，得到芯片信号连通性验证结果。
上述预期文件是由上述标准文件转换得到的，两者之间只是文件格式不同，两个文件中表示的信息是一致的，也就是上述预期文件也表示上述预期对应关系。在得到上述运行结果文件与上述预期文件后，将上述预期文件与上述运行结果文件进行处理，对比上述预期对应关系与上述实际对应关系，根据对比结果可确定上述DUT代码中是否存在连接错误，从而对上述芯片的信号连通性进行了验证。
本发明一个实施例中，可以使用上述形式化验证工具对上述预期文件与上述运行结果文件进行处理，对比上述预期对应关系与上述实际对应关系。在使用上述形式化验证工具前，需要设定上述形式化验证工具的配置参数，基于上述配置参数的上述形式化验证工具方可对上述预期文件与上述运行结果文件进行处理，并对比上述预期对应关系与上述实际对应关系，得到对比结果。
本发明另一个实施例中，可以通过下文图6中的步骤S203A与步骤S203B对比上述实际对应关系与上述预期对应关系，得到芯片信号连通性验证结果，在此暂不详述。
由以上可见，在本发明实施例提供的方案中，在得到上述实际输出信号的过程中获得上述运行结果文件，并将预设的标准文件转换为预期文件，一方面，上述运行结果文件表示芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号间的实际对应关系；另一方面，上述预期文件表示上述输入信号与上述预期输出信号之间的预期对应关系，故通过对比上述运行结果文件与上述预期文件，便可判断出芯片在运行上述DUT代码的情况下，上述实际对应关系是否与上述预期对应关系一致，从而实现对芯片信号连通性的验证。并且，将上述标准文件的文件格式设置为上述表格格式，可提高上述标准文件的可读性，工作人员生成标准文件较为便捷，易于检查上述标准文件中的关键参数及非关键参数的完整性，可以降低遗漏检查与芯片的上述预期对应关系相关的上述关键参数、非关键参数的概率。
上述图2所示的实施例是在将上述标准文件转换为预期文件后，基于上述运行结果文件与上述预期文件，对比上述实际对应关系与上述预期对应关系，这种验证芯片信号连通性的方式可称之为正向验证。在得到上述运行结果文件的情况下，还可以选择将上述运行结果文件转换以直接与上述表格格式的标准文件进行对比，获得上述实际对应关系与上述预期对应关系的对比结果，这种验证芯片信号连通性的方式可称之为反向验证。本发明实施例提供了图3所示的实施例，对上述反向验证的具体方式进行说明。
参见图3，为本发明实施例提供的第二种芯片信号连通性验证方法的流程示意图，与图2所示的实施例相比，上述方法还包括以下步骤S204至步骤S205。
步骤S204：将上述运行结果文件的格式转换为表格格式，得到待测表格文件。
其中，上述待测表格文件与上述标准文件的文件格式相同。
在步骤S201中得到上述运行结果文件后，可直接将上述运行结果文件转换为上述待测表格文件，本发明一个实施例中，上述待测表格文件与上述标准文件的文件格式均为xlsx格式或xls、et格式等。上述待测表格文件与上述运行结果文件只是文件格式不同，两个文件中内容表示的含义是相同的，也就是上述待测表格文件也表示上述实际对应关系。
本发明一个实施例中，使用转换器将上述运行结果文件转换为上述待测表格文件。具体的，上述转换器在将上述运行结果文件转换为上述待测表格文件的过程中，可以分别读取上述运行结果文件中记录的每一条对应关系信息，每一条对应关系信息表示一对输入信号与实际输出信号之间的对应关系。读取上述对应关系信息之后确定存在对应关系的输入信号和实际输出信号，生成上述待测表格文件中的一条表示上述输入信号和实际输出信号之间的对应关系的信息。依次完成上述运行结果文件中每条对应关系信息的转换之后能够实现上述运行结果文件到上述待测表格文件的转换。
在将上述运行结果文件转换为上述待测表格文件后，由于上述待测表格文件与上述标准文件的文件格式相同，便可以直接对两个文件中的内容进行对比。
本发明一个实施例中，上述运行结果文件为CSV格式的文件，也就是将CSV格式的运行结果文件转换为上述待测表格文件。
步骤S205：获得上述实际对应关系与上述预期对应关系的对比结果，基于上述对比结果，获得芯片信号连通性验证结果。
其中，上述对比结果是基于上述待测表格文件与上述标准文件对比得到的。
通过对上述待测表格文件与上述标准文件中的内容进行对比，便可获得上述实际对应关系与上述预期对应关系的对比结果，该对比结果与基于上述运行结果文件与上述预期文件得到的上述预期对应关系与上述实际对应关系的对比结果所表示的内容是相同的，也就是上述正向验证与上述反向验证对上述DUT代码中是否存在连接错误的确定结果是一致的。
具体的，可以通过人工检查或其他任意形式的检查方式对上述待测表格文件与上述标准文件进行对比，获得上述实际对应关系与上述预期对应关系的对比结果，本发明实施例不对此进行限定。
参见图4，为本发明实施例提供的一种芯片信号连通性验证中的反向验证方法流程示意图。从图4中可以看出，芯片运行上述DUT代码生成上述运行结果文件，将上述运行结果文件转换为上述待测表格文件，基于上述待测表格文件与上述标准文件，获得上述对比结果，并最终得到芯片信号连通性验证结果。图4中的回归测试则是指，根据得到的芯片信号连通性验证结果，确定出上述DUT代码中存在的连接错误后，调整上述DUT代码，并基于调整后的DUT代码再次对芯片信号连通性进行验证。
参见图5，为本发明实施例提供的一种包含正向验证与反向验证的芯片信号连通性验证方法的流程示意图。从图5中可以看出，正向验证是将上述标准文件转换为预期文件，基于上述运行结果文件与上述预期文件，得到上述实际对应关系与上述预期对应关系的对比结果；反向验证是将上述运行结果文件转换为待测表格文件，基于上述待测表格文件与上述标准文件，得到上述实际对应关系与上述预期对应关系的对比结果。通过上述正向验证或反向验证得到上述实际对应关系与上述预期对应关系的对比结果后，若确定出上述DUT代码中存在连接错误，均进行上述回归测试。
由以上可见，在本发明实施例提供的方案中，将上述运行结果文件转换为上述待测表格文件后，由于上述待测表格文件与上述标准文件均为相同的表格格式的文件，其可读性大大增强，可提高处理获得上述实际对应关系与上述预期对应关系的对比结果的效率。
在图3所示的实施例中，验证芯片信号连通性的方式包括上述正向验证以及上述反向验证，为了能够根据需要选择上述正向验证或上述反向验证的方式，本发明一个实施例中，与图3所示的实施例相比，在上述步骤S201之后，还包括以下步骤A。
步骤A：接收转换指令。
具体的，每次接收单个转换指令，该转换指令可以是一个参数，接收转换指令也就是获取到一个参数，不同的参数表示不同功能的转换指令。具体的，若接收的转换指令是指示将上述表格格式的标准文件转换为上述预期文件，则执行上述步骤S202与步骤S203，不执行上述步骤S204与步骤S205；若接收的转换指令是指示将上述运行结果文件转换为上述待测表格文件，则执行上述步骤S204与步骤S205，不执行上述步骤S202与步骤S203。
本发明一个实施例中，通过上述转换器实现上述步骤S202或步骤S204，在接收上述转换指令的情况下，输入上述转换器的文件以及转换后得到的文件可由以下表1表示。
表1
| 输入转换器的文件 | 转换指令 | 转换器输出的文件 | |
| 正向验证 | 标准文件 | MOD＝CHK | 预期文件 |
| 反向验证 | 运行结果文件 | MOD＝NAN | 待测表格文件 |
在表1中，MOD表示mode(模式)接收转换指令的选项，若接收的转换指令为参数CHK，即MOD＝CHK，则表示进行上述正向验证，其中，CHK表示check(检查)；若接收的转换指令为参数NAN，即MOD＝NAN，则表示进行上述反向验证，其中，MOD＝NAN表示接受的转换指令不带任何参数。
由以上可见，在本发明实施例提供的方案中，通过接收上述转换指令，可根据需要选择将上述标准文件转换为上述预期文件，进而对比得到芯片信号连通性验证结果；也可选择将上述运行结果文件转换为上述待测表格文件，进而对比得到芯片信号连通性验证结果，满足对不同验证方式选择的需求。
在对上述步骤S203的描述中，若使用形式化验证工具处理上述预期文件与上述运行结果文件，需要预先设定上述形式化验证工具的配置参数。在实际对芯片信号连通性验证的过程中，运行不同DUT代码的芯片需要上述形式化验证工具配置不同的参数，若每次在对运行不同DUT代码的芯片的连通性验证的过程中修改上述形式化验证工具的配置参数，容易出现配置参数修改错误、降低验证效率的情况，为此，本发明实施例提供了图6所示的实施例。
参见图6，为本发明实施例提供的第三种芯片信号连通性验证方法的流程示意图，与图2所示的实施例相比，预先设置有针对形式化验证工具的不同的配置参数，上述步骤S203可由以下步骤S203A与步骤S203B实现。
步骤S203A：接收参数选择指令，基于上述参数选择指令指示的上述配置参数中的目标配置参数，对上述形式化验证工具进行配置。
具体的，可以根据需要，预先设置若干不同的配置参数，不同的配置参数用于对运行不同DUT代码的芯片的信号连通性验证的过程中。对于运行目标DUT代码的芯片，在得到对应的运行结果文件与预期文件后，接收参数选择指令，该参数选择指令指示的目标配置参数，便是在对运行目标DUT代码的芯片的信号连通性验证的过程中，形式化验证工具需使用的配置参数，根据上述参数选择指令指示的目标配置参数配置上述形式化验证工具，以使用配置有上述目标配置参数的形式化验证工具处理运行结果文件与预期文件。
步骤S203B：基于配置后的形式化验证工具，基于上述运行结果文件与上述预期文件，对比上述实际对应关系与上述预期对应关系，得到芯片信号连通性验证结果。
具体的，使用配置有上述目标配置参数的形式化验证工具对比运行结果文件与预期文件，得到上述实际对应关系与上述预期对应关系的对比结果，从而实现对芯片信号连通性的验证。
参见图7，为本发明实施例提供的第四种芯片信号连通性验证方法的流程示意图。从图7中可以看出，对于运行DUT代码1的芯片，使用配置有配置参数1的形式化验证工具处理运行结果文件1与预期文件1；对于运行DUT代码2的芯片，使用配置有配置参数2的形式化验证工具处理运行结果文件2与预期文件2；对于运行DUT代码3的芯片，使用配置有配置参数3的形式化验证工具处理运行结果文件3与预期文件3，也就是对于运行不同DUT代码的芯片，使用不同的配置参数来配置形式化验证工具，以进行后续处理得到芯片信号连通性验证结果。
由以上可见，在本发明实施例提供的方案中，通过预先设置针对形式化验证工具的不同的配置参数，在对运行不同DUT代码的芯片的信号连通性进行验证的过程中，只需选择所需要的目标配置参数对形式化验证工具进行配置即可，无需每次在形式化验证工具上一次使用的配置参数的基础上进行修改，不会出现配置参数修改错误的情况，提高了对芯片信号连通性的验证效率。
参见图8，为本发明实施例提供的第五种芯片信号连通性验证方法的流程示意图。在图8中，MOD＝CHK，表示进行上述正向验证，通过上述转换器将上述标准文件转换为预期文件，基于上述运行结果文件与上述预期文件，得到上述实际对应关系与上述预期对应关系的对比结果；MOD＝NAN，表示进行上述反向验证，通过上述转换器将上述运行结果文件转换为待测表格文件，基于上述待测表格文件与上述标准文件，得到上述实际对应关系与上述预期对应关系的对比结果。
与前述的一种芯片信号连通性验证方法相对应，本发明实施例还提供了一种芯片信号连通性验证装置。
参见图9，为本发明实施例提供的一种芯片信号连通性验证装置的结构示意图，该装置应用于连通性验证设备，上述装置包括：
生成模块901，用于将输入信号输入运行DUT代码的芯片，得到实际输出信号，生成运行结果文件，上述运行结果文件表示上述芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号之间的实际对应关系。
第一转换模块902，用于将表格格式的标准文件的格式转换为预设格式，得到预期文件，上述标准文件表示上述输入信号与预期输出信号之间的预期对应关系，上述预设格式为上述运行结果文件的文件格式。
第一验证模块903，用于基于上述运行结果文件与上述预期文件，对比上述实际对应关系与上述预期对应关系，得到芯片信号连通性验证结果。
由以上可见，在本发明实施例提供的方案中，在得到上述实际输出信号的过程中获得上述运行结果文件，并将预设的标准文件转换为预期文件，一方面，上述运行结果文件表示芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号间的实际对应关系；另一方面，上述预期文件表示上述输入信号与上述预期输出信号之间的预期对应关系，故通过对比上述运行结果文件与上述预期文件，便可判断出芯片在运行上述DUT代码的情况下，上述实际对应关系是否与上述预期对应关系一致，从而实现对芯片信号连通性的验证。并且，将上述标准文件的文件格式设置为上述表格格式，可提高上述标准文件的可读性，工作人员生成标准文件较为便捷，易于检查上述标准文件中的关键参数及非关键参数的完整性，可以降低遗漏检查与芯片的上述预期对应关系相关的上述关键参数、非关键参数的概率。
本发明一个实施例中，上述装置还包括：
第二转换模块904，用于将上述运行结果文件的格式转换为表格格式，得到待测表格文件，上述待测表格文件与上述标准文件的文件格式相同。
第二验证模块905，用于获得上述实际对应关系与上述预期对应关系的对比结果，基于上述对比结果，获得芯片信号连通性验证结果，其中，上述对比结果是基于上述待测表格文件与上述标准文件对比得到的。
由以上可见，在本发明实施例提供的方案中，将上述运行结果文件转换为上述待测表格文件后，由于上述待测表格文件与上述标准文件均为相同的表格格式的文件，其可读性大大增强，可提高处理获得上述实际对应关系与上述预期对应关系的对比结果的效率。
本发明一个实施例中，在包含上述第二转换模块904与第二验证模块905的情况下，上述装置还包括：
指令接收装置906，用于接收转换指令。
在上述转换指令指示将表格格式的标准文件转换为预期文件的情况下，上述第一转换模块902将表格格式的标准文件转换为预期文件。
在上述转换指令指示将上述运行结果文件转换为待测表格文件的情况下，上述第二转换模块904将上述运行结果文件转换为待测表格文件。
由以上可见，在本发明实施例提供的方案中，通过接收上述转换指令，可根据需要选择将上述标准文件转换为上述预期文件，进而对比得到芯片信号连通性验证结果；也可选择将上述运行结果文件转换为上述待测表格文件，进而对比得到芯片信号连通性验证结果，满足对不同验证方式选择的需求。
本发明一个实施例中，预先设置有针对形式化验证工具的不同的配置参数，上述第一验证模块903，具体用于：
接收参数选择指令，基于上述参数选择指令指示的上述配置参数中的目标配置参数，对上述形式化验证工具进行配置；
基于配置后的形式化验证工具，基于上述运行结果文件与上述预期文件，对比上述实际对应关系与上述预期对应关系，得到芯片信号连通性验证结果。
由以上可见，在本发明实施例提供的方案中，通过预先设置针对形式化验证工具的不同的配置参数，在对运行不同DUT代码的芯片的信号连通性进行验证的过程中，只需选择所需要的目标配置参数对形式化验证工具进行配置即可，无需每次在形式化验证工具上一次使用的配置参数的基础上进行修改，不会出现配置参数修改错误的情况，提高了对芯片信号连通性的验证效率。
参见图10，为本发明实施例提供的一种连通性验证设备的结构示意图，包括处理器1001、通信接口1002、存储器1003和通信总线1004，其中，处理器1001，通信接口1002，存储器1003通过通信总线1004完成相互间的通信；
存储器1003，用于存放计算机程序；
处理器1001，用于执行存储器1003上所存放的程序时，实现前述芯片信号连通性验证方法中任一项的步骤。
由以上可见，在本发明实施例提供的方案中，在得到上述实际输出信号的过程中获得上述运行结果文件，并将预设的标准文件转换为预期文件，一方面，上述运行结果文件表示芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号间的实际对应关系；另一方面，上述预期文件表示上述输入信号与上述预期输出信号之间的预期对应关系，故通过对比上述运行结果文件与上述预期文件，便可判断出芯片在运行上述DUT代码的情况下，上述实际对应关系是否与上述预期对应关系一致，从而实现对芯片信号连通性的验证。并且，将上述标准文件的文件格式设置为上述表格格式，可提高上述标准文件的可读性，工作人员生成标准文件较为便捷，易于检查上述标准文件中的关键参数及非关键参数的完整性，可以降低遗漏检查与芯片的上述预期对应关系相关的上述关键参数、非关键参数的概率。
上述电子设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory，RAM)，也可以包括非易失性存储器(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一芯片信号连通性验证方法的步骤。
应用本发明实施例提供的计算机可读存储介质中存储的计算机程序进行芯片信号连通性验证时，在得到上述实际输出信号的过程中获得上述运行结果文件，并将预设的标准文件转换为预期文件，一方面，上述运行结果文件表示芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号间的实际对应关系；另一方面，上述预期文件表示上述输入信号与上述预期输出信号之间的预期对应关系，故通过对比上述运行结果文件与上述预期文件，便可判断出芯片在运行上述DUT代码的情况下，上述实际对应关系是否与上述预期对应关系一致，从而实现对芯片信号连通性的验证。并且，将上述标准文件的文件格式设置为上述表格格式，可提高上述标准文件的可读性，工作人员生成标准文件较为便捷，易于检查上述标准文件中的关键参数及非关键参数的完整性，可以降低遗漏检查与芯片的上述预期对应关系相关的上述关键参数、非关键参数的概率。
在本发明提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一芯片信号连通性验证方法。
应用本发明实施例提供的计算机程序产品进行芯片信号连通性验证时，在得到上述实际输出信号的过程中获得上述运行结果文件，并将预设的标准文件转换为预期文件，一方面，上述运行结果文件表示芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号间的实际对应关系；另一方面，上述预期文件表示上述输入信号与上述预期输出信号之间的预期对应关系，故通过对比上述运行结果文件与上述预期文件，便可判断出芯片在运行上述DUT代码的情况下，上述实际对应关系是否与上述预期对应关系一致，从而实现对芯片信号连通性的验证。并且，将上述标准文件的文件格式设置为上述表格格式，可提高上述标准文件的可读性，工作人员生成标准文件较为便捷，易于检查上述标准文件中的关键参数及非关键参数的完整性，可以降低遗漏检查与芯片的上述预期对应关系相关的上述关键参数、非关键参数的概率。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、连通性验证设备、计算机可读存储介质及计算机程序产品实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (10)
1.一种芯片信号连通性验证方法，其特征在于，应用于连通性验证设备，所述方法包括：
将输入信号输入运行待测设计DUT代码的芯片，得到实际输出信号，生成运行结果文件，所述运行结果文件表示所述芯片在运行所述DUT代码的情况下，所述输入信号与所述实际输出信号之间的实际对应关系；
将表格格式的标准文件的格式转换为预设格式，得到预期文件，所述标准文件表示所述输入信号与预期输出信号之间的预期对应关系，所述预设格式为所述运行结果文件的文件格式；
基于所述运行结果文件与所述预期文件，对比所述实际对应关系与所述预期对应关系，得到芯片信号连通性验证结果。
2.根据权利要求1所述的方法，其特征在于，在所述将输入信号输入运行DUT代码的芯片，得到实际输出信号，生成运行结果文件之后，还包括：
将所述运行结果文件的格式转换为表格格式，得到待测表格文件，所述待测表格文件与所述标准文件的文件格式相同；
获得所述实际对应关系与所述预期对应关系的对比结果，基于所述对比结果，获得芯片信号连通性验证结果，其中，所述对比结果是基于所述待测表格文件与所述标准文件对比得到的。
3.根据权利要求2所述的方法，其特征在于，在所述将输入信号输入运行待测设计DUT代码的芯片，得到实际输出信号，生成运行结果文件之后，还包括：
接收转换指令；
在所述转换指令指示将表格格式的标准文件的格式转换为预设格式，得到预期文件的情况下，执行所述将表格格式的标准文件的格式转换为预设格式，得到预期文件的步骤；
在所述转换指令指示将所述运行结果文件的格式转换为表格格式，得到待测表格文件的情况下，执行所述将所述运行结果文件的格式转换为表格格式，得到待测表格文件的步骤。
4.根据权利要求1所述的方法，其特征在于，预先设置有针对形式化验证工具的不同的配置参数，所述基于所述运行结果文件与所述预期文件，对比所述实际对应关系与所述预期对应关系，得到芯片信号连通性验证结果，包括：
接收参数选择指令，基于所述参数选择指令指示的所述配置参数中的目标配置参数，对所述形式化验证工具进行配置；
基于配置后的形式化验证工具，基于所述运行结果文件与所述预期文件，对比所述实际对应关系与所述预期对应关系，得到芯片信号连通性验证结果。
5.一种芯片信号连通性验证装置，其特征在于，应用于连通性验证设备，所述装置包括：
生成模块，用于将输入信号输入运行待测设计DUT代码的芯片，得到实际输出信号，生成运行结果文件，所述运行结果文件表示所述芯片在运行所述DUT代码的情况下，所述输入信号与所述实际输出信号之间的实际对应关系；
第一转换模块，用于将表格格式的标准文件的格式转换为预设格式，得到预期文件，所述标准文件表示所述输入信号与预期输出信号之间的预期对应关系，所述预设格式为所述运行结果文件的文件格式；
第一验证模块，用于基于所述运行结果文件与所述预期文件，对比所述实际对应关系与所述预期对应关系，得到芯片信号连通性验证结果。
6.根据权利要求5所述的装置，其特征在于，所述装置还包括：
第二转换模块，用于将所述运行结果文件的格式转换为表格格式，得到待测表格文件，所述待测表格文件与所述标准文件的文件格式相同；
第二验证模块，用于获得所述实际对应关系与所述预期对应关系的对比结果，基于所述对比结果，获得芯片信号连通性验证结果，其中，所述对比结果是基于所述待测表格文件与所述标准文件对比得到的。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括：
指令接收装置，用于接收转换指令；
在所述转换指令指示将表格格式的标准文件的格式转换为预设格式，得到预期文件的情况下，使用所述第一转换模块的功能；
在所述转换指令指示将所述运行结果文件的格式转换为表格格式，得到待测表格文件的情况下，使用所述第二转换模块的功能。
8.根据权利要求5所述的装置，其特征在于，预先设置有针对形式化验证工具的不同的配置参数，所述第一验证模块，具体用于：
接收参数选择指令，基于所述参数选择指令指示的所述配置参数中的目标配置参数，对所述形式化验证工具进行配置；
基于配置后的形式化验证工具，基于所述运行结果文件与所述预期文件，对比所述实际对应关系与所述预期对应关系，得到芯片信号连通性验证结果。
9.一种连通性验证设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现权利要求1-4中任一项所述的方法步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-4任一所述的方法步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310531256.4A CN116562227A (zh) | 2023-05-11 | 2023-05-11 | 一种芯片信号连通性验证方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310531256.4A CN116562227A (zh) | 2023-05-11 | 2023-05-11 | 一种芯片信号连通性验证方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116562227A true CN116562227A (zh) | 2023-08-08 |
Family
ID=87501340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310531256.4A Pending CN116562227A (zh) | 2023-05-11 | 2023-05-11 | 一种芯片信号连通性验证方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116562227A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117093432A (zh) * | 2023-10-16 | 2023-11-21 | 成都融见软件科技有限公司 | 一种信号激活状态的判断方法 |
-
2023
- 2023-05-11 CN CN202310531256.4A patent/CN116562227A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117093432A (zh) * | 2023-10-16 | 2023-11-21 | 成都融见软件科技有限公司 | 一种信号激活状态的判断方法 |
| CN117093432B (zh) * | 2023-10-16 | 2024-01-26 | 成都融见软件科技有限公司 | 一种信号激活状态的判断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111324526B (zh) | 接口测试系统、方法和服务器 | |
| CN111965530A (zh) | 一种基于jtag的fpga芯片自动化测试方法 | |
| CN107942240B (zh) | Fpga芯片中dsp模块的功能测试方法及装置 | |
| CN110633198A (zh) | 基于区块链的软件测试数据的存储方法及系统 | |
| CN110990276A (zh) | 接口字段自动化测试方法、装置和存储介质 | |
| CN107451058B (zh) | 一种软件开发方法和装置 | |
| CN116562227A (zh) | 一种芯片信号连通性验证方法及装置 | |
| CN111176918A (zh) | 一种服务器测试方法、系统、设备及计算机可读存储介质 | |
| CN111679979A (zh) | 破坏性测试方法及装置 | |
| CN113010190A (zh) | 一种mac地址烧录方法、装置、设备和存储介质 | |
| CN110737575A (zh) | 一种接口测试方法、装置、电子设备及存储介质 | |
| CN101017496A (zh) | 基于最佳匹配测试结果类型自动格式化数据的方法和装置 | |
| CN117493309A (zh) | 一种标准模型生成方法、装置、设备及存储介质 | |
| CN110263417B (zh) | 一种时序特性获取方法、装置及电子设备 | |
| CN114355171B (zh) | 一种可重构芯片性能瓶颈检测平台、检测方法及电子设备 | |
| CN116521538A (zh) | 命令行界面自动测试方法、装置、电子设备及存储介质 | |
| CN115687108A (zh) | 基于uvm与fpv相结合的验证方法、平台、终端及存储介质 | |
| CN108255715B (zh) | 一种测试结果处理方法及终端设备 | |
| CN110991129A (zh) | 一种基于fpga的密码协处理器全自动仿真验证方法 | |
| CN116431582B (zh) | 一种自动化扩展硬件设计电路资源的方法 | |
| CN113504931B (zh) | 一种控制器测试方法、装置、设备及存储介质 | |
| CN116256620B (zh) | Chiplet集成芯片的检测方法、装置、电子设备及存储介质 | |
| CN111104318B (zh) | 一种单元测试结果的导出方法、装置及电子设备 | |
| CN117555813B (zh) | 公用测试用例确定方法、装置、设备和介质 | |
| CN118068058A (zh) | 一种激励信号产生方法、装置、芯片测试设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |