CN114355171B - 一种可重构芯片性能瓶颈检测平台、检测方法及电子设备 - Google Patents
一种可重构芯片性能瓶颈检测平台、检测方法及电子设备 Download PDFInfo
- Publication number
- CN114355171B CN114355171B CN202210252258.5A CN202210252258A CN114355171B CN 114355171 B CN114355171 B CN 114355171B CN 202210252258 A CN202210252258 A CN 202210252258A CN 114355171 B CN114355171 B CN 114355171B
- Authority
- CN
- China
- Prior art keywords
- module
- chip
- determining
- strategy
- bottleneck
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种可重构芯片性能瓶颈检测平台、检测方法及电子设备，检测平台集成有测试用例、芯片模块特性文件、运行时间采集脚本、性能统计表以及性能分析脚本；其中，芯片模块特性文件包括芯片内各个模块的模块名，模块间的包含关系、模块执行的依赖顺序关系以及采集各个模块启动和结束时刻的采集方式。本发明实施例提供的方案，在验证阶段可以兼顾集成和单元性能测试，防止芯片开发中偏重单元模块性能而轻视芯片整体性能，致使芯片流片后整体性能不高，同时芯片设计人员无需过多的参与验证过程，降低芯片设计人员的工作量。
Description
技术领域
本发明涉及可重构芯片技术领域，特别涉及一种可重构芯片性能瓶颈检测平台、检测方法及电子设备。
背景技术
在通用计算加速和可重构芯片领域，对芯片的性能有很高的要求，而芯片的功能实现涉及到多个独立的功能模块，比如，可重构芯片内包括DMA数据传输模块、PEX执行模块以及CU配置模块等，每个模块都会对芯片的整体性能产生影响；所以对芯片的性能测试和性能分析是一个重要且繁琐的工作，需要测试人员和芯片设计人员共同参与，由测试人员进行测试，并且整理测试结果数据，芯片设计人员通过测试数据进行分析，才能甄别出性能的瓶颈点在哪个模块，耗时耗力。
发明内容
为了解决现有现有技术中存在的问题，本发明实施例提供了一种可重构芯片性能瓶颈检测平台、检测方法及电子设备。
第一方面，提供了一种可重构芯片性能瓶颈检测平台，所述可重构芯片性能瓶颈检测平台集成有测试用例、芯片模块特性文件、运行时间采集脚本、性能统计表以及性能分析脚本；其中，芯片模块特性文件包括芯片内各个模块的模块名、模块间的包含关系、模块执行的依赖顺序关系以及采集各个模块启动和结束时刻的采集方式；
所述测试用例用于被所述可重构芯片性能瓶颈检测平台调用后在芯片内运行；
所述运行时间采集脚本用于在所调用的测试用例运行结束后，根据所述芯片内各个模块的输出信息和所述芯片模块特性文件中定义的采集方式，采集各个模块的启动和结束时刻，并根据所述芯片模块特性文件按照模块分类生成用于记录各个模块运行时长的log文件；
所述性能分析脚本用于读取所述log文件中各个模块的运行时长，并将所读取到的运行时长按照模块分类整理到所述性能统计表中，并根据所述性能统计表中各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈。
可选的，所述采集方式为根据模块内特定信号的变化采集模块启动和结束时刻的方式。
可选的，所述分析策略，至少包括以下策略中的一种：
针对同一个测试用例，比较各个模块的运行时长，确定运行时长较大模块的策略；
针对同类型不同规模的测试用例，比较各个模块的运行时长，确定同一类型下，随测试用例规模的增大运行时长增长较快模块的策略；
针对父模块中的各个子模块，比较各个子模块的运行时长，确定运行时长较大子模块的策略；
针对不同测试用例，比较所述芯片运行各个测试用例期间各个模块的总运行时长，确定最大总运行时长对应的测试用例类型的策略；
比较所述芯片内各个模块的运行时长与对标芯片内各个模块数据的策略。
可选的，基于所述性能统计表中各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈的步骤包括：
从预设的分析策略中选定目标分析策略，针对选定的目标分析策略，确定目标分析策略是否存在预设的瓶颈点阈值；
如果存在预设的瓶颈点阈值，则在目标分析策略的分析结果满足瓶颈点阈值的情况下，将目标分析策略的分析结果确定为所述芯片的瓶颈点；
如果不存在预设的瓶颈点阈值，则将目标分析策略的分析结果确定为所述芯片的瓶颈点；
综合所选定的各个目标分析策略确定的瓶颈点，确定所述芯片的瓶颈。
第二方面，提供了一种可重构芯片性能瓶颈检测方法，所述方法包括：
调用预设的测试用例，并通过芯片运行所调用的测试用例；
确定采集所述芯片内各个模块启动和结束时刻的采集方式；
在所调用的测试用例运行结束后，基于所述芯片内各个模块的输出信息按照所确定的采集方式，分别采集所述芯片内各个模块的启动和结束时刻，并按照模块分类生成用于记录各个模块运行时长的log文件；
读取所述log文件内记录的运行时长，并将所读取到的运行时长按照模块分类进行整理；
基于各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈。
可选的，调用预设的测试用例之前还包括：建立芯片模块特性文件，芯片模块特性文件包括芯片内各个模块的模块名、模块间的包含关系、模块执行的依赖顺序关系以及采集各个模块启动和结束时刻的采集方式；
所述确定采集所述芯片内各个模块启动和结束时刻的采集方式的步骤，包括：根据所述芯片模块特性文件确定采集所述芯片内各个模块启动和结束时刻的采集方式。
可选的，所述采集方式为根据模块内特定信号的变化采集模块启动和结束时刻的方式。
可选的，所述分析策略，至少包括以下策略中的一种：
针对同一个测试用例，比较各个模块的运行时长，确定运行时长较大模块的策略；
针对同类型不同规模的测试用例，比较各个模块的运行时长，确定同一类型下，随测试用例规模的增大运行时长增长较快模块的策略；
针对父模块中的各个子模块，比较各个子模块的运行时长，确定运行时长较大子模块的策略；
针对不同测试用例，比较所述芯片运行各个测试用例期间各个模块的总运行时长，确定最大总运行时长对应的测试用例类型的策略；
比较所述芯片内各个模块的运行时长与对标芯片内各个模块数据的策略。
可选的，基于各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈的步骤包括：
从预设的分析策略中选定目标分析策略，针对选定的目标分析策略，确定目标分析策略是否存在预设的瓶颈点阈值；
如果存在预设的瓶颈点阈值，则在目标分析策略的分析结果满足瓶颈点阈值的情况下，将目标分析策略的分析结果确定为所述芯片的瓶颈点；
如果不存在预设的瓶颈点阈值，则将目标分析策略的分析结果确定为所述芯片的瓶颈点；
综合所选定的各个目标分析策略确定的瓶颈点，确定所述芯片的瓶颈。
第三方面，提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现上述第二方面所述的可重构芯片性能瓶颈检测方法。
本发明实施例通过验证阶段中各模块内信号变化来测量启动和结束时刻，以获得更准确的工作时长，并通过各个模块的工作时长自动诊断芯片的瓶颈点，使得芯片设计人员无需过多的参与验证过程，节省芯片设计人员的数据分析过程，降低工作量；并且在更新迭代芯片过程中也可以不断参考瓶颈确定结果，防止迭代中出现性能回退现象。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种可重构芯片性能瓶颈检测平台的结构示意图；
图2是本发明实施例提供的一种可重构芯片性能瓶颈检测方法的流程示意图；
图3是本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
参见图1，为本发明实施例提供的一种可重构芯片性能瓶颈检测平台，可重构芯片性能瓶颈检测检测平台集成有测试用例100、芯片模块特性文件110、运行时间采集脚本120、性能统计表130以及性能分析脚本140；其中，芯片模块特性文件110包括芯片内各个模块的模块名、模块间的包含关系、模块执行的依赖顺序关系以及采集各个模块启动和结束时刻的采集方式；
调用测试用例100用于被可重构芯片性能瓶颈检测平台调用后在芯片内运行；
运行时间采集脚本120用于在所调用的测试用例100运行结束后，根据芯片内各个模块的输出信息和芯片模块特性文件中定义的采集方式，采集各个模块的启动和结束时刻，并根据芯片模块特性文件按照模块分类生成用于记录各个模块运行时长的log文件；
性能分析脚本140用于读取log文件中各个模块的运行时长，并将所读取到的运行时长按照模块分类整理到性能统计表130中，并根据性能统计表130中各个模块的运行时长利用预设的分析策略，确定芯片的性能瓶颈。
在实施中，可以在芯片仿真验证环境调用测试用例，芯片仿真验证环境是测试芯片的集成环境，能够仿真芯片的功能，直接运行测试用例。
可重构芯片内包含不同的模块，每个模块执行相应的功能；采集方式即为根据模块内特定信号的变化采集模块启动和结束时刻的方式，比如，对于CU配置模块可以通过cu_valid等信号变化确定启动和结束时刻；
对于RWDMA模块可以通过wdma_start_i/rdma_start_i等相关信号的变化确定启动和结束时刻；
对于MU任务调度模块通过mu_valid信号变化确定启动和结束时刻；
对于LSU加载模块通过parm_en相关信号变化确定启动和结束时刻；
对于PEX执行模块可以通过pe_exec_start信号的变化确定启动和结束时刻。
在实施中，测试用例可以分为不同的类型以测试芯片在实现不同功能时的性能，比如，可以有测试语音处理性能的测试用例，测试图像处理性能的测试用例。
在实施中，运行时间采集脚本可以采用python脚本、shell脚本或者Perl脚本。
在实施中，性能统计表中包括芯片内各个模块，模块间的依赖关系以及不同测试用例下各模块的运行时长，具体的，如表1所示为本发明实施例提供的一种性能统计表，其中，testtype表示测试用例的类型，模块包括rcore配置模块和rce运算模块，rce运算模块又包含rdma、pea、wdma三个子模块。各个模块下分别对应每一类型测试用例下的运行时长。
表1性能统计表
在实施中，性能分析脚本内可以预存多种分析策略，其中与分析运行时长相关的分析策略还可以预设瓶颈点阈值，分析结果满足瓶颈点阈值的情况下将分析结果确定为瓶颈点，不存在预设的瓶颈点阈值，则可以直接将分析结果确定为芯片的瓶颈点；在进行检测时可以任选分析策略来作为目标分析策略进行组合评测，具体的，分析策略可以包括：
针对同一个测试用例，比较各个模块的运行时长，确定运行时长较大模块的策略；如表1中fir_128_128测试用例下pea子模块的运行时长最大为3335，则可以将pea子模块确定为瓶颈点。
针对同类型不同规模的测试用例，比较各个模块的运行时长，确定同一类型下，随测试用例规模的增大运行时长增长较快模块的策略；如表1中fir类型的测试用例下，pea子模块运行时长增长最快，则可以将pea子模块列为瓶颈点，或者pea子模块运行增长速度虽最快但小于预先设定pea子模块增长速度的瓶颈点阈值，则rdma子模块运行运行时间增长也较快且大于rdma子模块增长速度的瓶颈点阈值，那么可以将rdma确定为瓶颈点。
针对父模块中的各个子模块，比较各个子模块的运行时长，确定运行时长较大子模块的策略；如表1中rce运算模块包含的rdma、pea、wdma三个子模块中pea子模块在各个测试用例下的运行时长均最大，则可以将pea子模块确定为瓶颈点；上述较大、较快是指按照由大到小的顺序排列后，排名在前的模块，比如，排名前二或前三的模块。
针对不同测试用例，比较在芯片运行各个测试用例期间的各个模块的总运行时长，确定最大总运行时长对应的测试用例类型的策略，表明该芯片处理所确定类型的测试用例的性能较差；如表1中芯片各模块用时总和在fir类型的测试用例下的运行时长远远超过在iir类型的测试用例下的运行时长，因此可以确定芯片处理fir类型的测试用例的性能差。
比较芯片内各个模块的运行时长与对标芯片内各个模块的数据，确定芯片的瓶颈点，对标芯片也就是用于与测试芯片的性能进行对比的芯片，比如同一厂家的两代芯片产品，前代芯片作为对标芯片，从而确定芯片与对标芯片之间的性能差距点。
最后综合所选定的目标分析策略的分析结果，得到芯片的性能瓶颈；比如，综合表1得出芯片的性能瓶颈结论：
1、占用时间最多芯片模块为pea，猜测pea模块存在问题；
2、运行时长增长较快的为rdma；
3、相同类型测试用例，规模越大，耗时越多；
4、rce模块中，rdma、pea耗时占比较大。
参照图2，为本发明实施例提供的一种可重构芯片性能瓶颈检测方法，所述方法包括：
S200调用预设的测试用例，并通过芯片运行所调用的测试用例；
S210确定采集所述芯片内各个模块启动和结束时刻的采集方式；
S220在所调用的测试用例运行结束后，基于所述芯片内各个模块的输出信息按照所确定的采集方式，分别采集所述芯片内各个模块的启动和结束时刻，并按照模块分类生成用于记录各个模块运行时长的log文件；
S230读取所述log文件内记录的运行时长，并将所读取到的运行时长按照模块分类进行整理；
S240基于各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈。
在实施中，S200调用预设的测试用例之前还包括：建立芯片模块特性文件，芯片模块特性文件包括芯片内各个模块的模块名、模块间的包含关系、模块执行的依赖顺序关系以及采集各个模块启动和结束时刻的采集方式；
所述确定采集所述芯片内各个模块启动和结束时刻的采集方式的步骤，包括：根据所述芯片模块特性文件确定采集所述芯片内各个模块启动和结束时刻的采集方式。
在实施中，所述采集方式为根据模块内特定信号的变化采集模块启动和结束时刻的方式。
在实施中，所述分析策略，包括以下策略中的至少一种：
针对同一个测试用例，比较各个模块的运行时长，确定运行时长较大模块的策略；
针对同类型不同规模的测试用例，比较各个模块的运行时长，确定同一类型下，随测试用例规模的增大运行时长增长较快模块的策略；
针对父模块中的各个子模块，比较各个子模块的运行时长，确定运行时长较大子模块的策略；
针对不同测试用例，比较所述芯片运行各个测试用例期间各个模块的总运行时长，确定最大总运行时长对应的测试用例类型的策略；
比较所述芯片内各个模块的运行时长与对标芯片内各个模块数据的策略。
在实施中，所述基于各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈的步骤包括：
从预设的分析策略中选定目标分析策略，针对选定的目标分析策略，确定目标分析策略是否存在预设的瓶颈点阈值；
如果存在预设的瓶颈点阈值，则在目标分析策略的分析结果满足瓶颈点阈值的情况下，将目标分析策略的分析结果确定为所述芯片的瓶颈点；
如果不存在预设的瓶颈点阈值，则将目标分析策略的分析结果确定为所述芯片的瓶颈点；
综合所选定的各个目标分析策略确定的瓶颈点，确定所述芯片的瓶颈。
本发明实施例还提供了一种电子设备，如图3所示，包括处理器001、通信接口002、存储器003和通信总线004，其中，处理器001，通信接口002，存储器003通过通信总线004完成相互间的通信，
存储器003，用于存放计算机程序；
处理器001，用于执行存储器003上所存放的程序时，实现上述可重构芯片性能瓶颈检测方法，该方法包括：
调用预设的测试用例，并通过芯片运行所调用的测试用例；
确定采集所述芯片内各个模块启动和结束时刻的采集方式；
在所调用的测试用例运行结束后，基于所述芯片内各个模块的输出信息按照所确定的采集方式，分别采集所述芯片内各个模块的启动和结束时刻，并按照模块分类生成用于记录各个模块运行时长的log文件；
读取所述log文件内记录的运行时长，并将所读取到的运行时长按照模块分类进行整理；
基于各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈。
本发明实施例通过验证阶段的各模块内信号变化来测量启动和结束时刻，以获得更准确的工作时长，并通过各个模块的工作时长自动诊断芯片的瓶颈点，使得芯片设计人员无需过多的参与验证过程，节省芯片设计人员的数据分析过程，降低工作量；并且在更新迭代芯片过程中也可以不断参考分析确定结果，防止迭代中出现性能回退现象。
上述电子设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended IndustryStandardArchitecture，EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(RandomAccess Memory，RAM)，也可以包括非易失性存储器(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(NetworkProcessor，NP)等；还可以是数字信号处理器(DigitalSignalProcessing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable GateArray，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法、电子设备实施例而言，由于其基本相似于平台实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (9)
1.一种可重构芯片性能瓶颈检测平台，其特征在于，所述可重构芯片性能瓶颈检测平台集成有测试用例、芯片模块特性文件、运行时间采集脚本、性能统计表以及性能分析脚本；其中，芯片模块特性文件包括芯片内各个模块的模块名、模块间的包含关系、模块执行的依赖顺序关系以及采集各个模块启动和结束时刻的采集方式；
所述测试用例用于被所述可重构芯片性能瓶颈检测平台调用后在芯片内运行；
所述运行时间采集脚本用于在所调用的测试用例运行结束后，根据所述芯片内各个模块的输出信息和所述芯片模块特性文件中定义的采集方式，采集各个模块的启动和结束时刻，并根据所述芯片模块特性文件按照模块分类生成用于记录各个模块运行时长的log文件；
所述性能分析脚本用于读取所述log文件中各个模块的运行时长，并将所读取到的运行时长按照模块分类整理到所述性能统计表中，并根据所述性能统计表中各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈。
2.如权利要求1所述的可重构芯片性能瓶颈检测平台，其特征在于，所述采集方式为根据模块内特定信号的变化采集模块启动和结束时刻的方式。
3.如权利要求1所述的可重构芯片性能瓶颈检测平台，其特征在于，所述分析策略，至少包括以下策略中的一种：
针对同一个测试用例，比较各个模块的运行时长，确定运行时长较大模块的策略；
针对同类型不同规模的测试用例，比较各个模块的运行时长，确定同一类型下，随测试用例规模的增大运行时长增长较快模块的策略；
针对父模块中的各个子模块，比较各个子模块的运行时长，确定运行时长较大子模块的策略；
针对不同测试用例，比较所述芯片运行各个测试用例期间各个模块的总运行时长，确定最大总运行时长对应的测试用例类型的策略；
比较所述芯片内各个模块的运行时长与对标芯片内各个模块数据的策略。
4.如权利要求3所述的可重构芯片性能瓶颈检测平台，其特征在于，基于所述性能统计表中各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈的步骤包括：
从预设的分析策略中选定目标分析策略，针对选定的目标分析策略，确定目标分析策略是否存在预设的瓶颈点阈值；
如果存在预设的瓶颈点阈值，则在目标分析策略的分析结果满足瓶颈点阈值的情况下，将目标分析策略的分析结果确定为所述芯片的瓶颈点；
如果不存在预设的瓶颈点阈值，则将目标分析策略的分析结果确定为所述芯片的瓶颈点；
综合所选定的各个目标分析策略确定的瓶颈点，确定所述芯片的瓶颈。
5.一种可重构芯片性能瓶颈检测方法，其特征在于，所述方法包括：
调用预设的测试用例，并通过芯片运行所调用的测试用例；
确定采集所述芯片内各个模块启动和结束时刻的采集方式；
在所调用的测试用例运行结束后，基于所述芯片内各个模块的输出信息按照所确定的采集方式，分别采集所述芯片内各个模块的启动和结束时刻，并按照模块分类生成用于记录各个模块运行时长的log文件；
读取所述log文件内记录的运行时长，并将所读取到的运行时长按照模块分类进行整理；
基于各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈；
调用预设的测试用例之前还包括：建立芯片模块特性文件，芯片模块特性文件包括芯片内各个模块的模块名、模块间的包含关系、模块执行的依赖顺序关系以及采集各个模块启动和结束时刻的采集方式；
所述确定采集所述芯片内各个模块启动和结束时刻的采集方式的步骤，包括：根据所述芯片模块特性文件确定采集所述芯片内各个模块启动和结束时刻的采集方式。
6.如权利要求5所述的方法，其特征在于，所述采集方式为根据模块内特定信号的变化采集模块启动和结束时刻的方式。
7.如权利要求5所述的方法，其特征在于，所述分析策略，至少包括以下策略中的一种：
针对同一个测试用例，比较各个模块的运行时长，确定运行时长较大模块的策略；
针对同类型不同规模的测试用例，比较各个模块的运行时长，确定同一类型下，随测试用例规模的增大运行时长增长较快模块的策略；
针对父模块中的各个子模块，比较各个子模块的运行时长，确定运行时长较大子模块的策略；
针对不同测试用例，比较所述芯片运行各个测试用例期间各个模块的总运行时长，确定最大总运行时长对应的测试用例类型的策略；
比较所述芯片内各个模块的运行时长与对标芯片内各个模块数据的策略。
8.如权利要求7所述的方法，其特征在于，所述基于各个模块的运行时长利用预设的分析策略，确定所述芯片的性能瓶颈的步骤包括：
从预设的分析策略中选定目标分析策略，针对选定的目标分析策略，确定目标分析策略是否存在预设的瓶颈点阈值；
如果存在预设的瓶颈点阈值，则在目标分析策略的分析结果满足瓶颈点阈值的情况下，将目标分析策略的分析结果确定为所述芯片的瓶颈点；
如果不存在预设的瓶颈点阈值，则将目标分析策略的分析结果确定为所述芯片的瓶颈点；
综合所选定的各个目标分析策略确定的瓶颈点，确定所述芯片的瓶颈。
9.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现权利要求5-8任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210252258.5A CN114355171B (zh) | 2022-03-15 | 2022-03-15 | 一种可重构芯片性能瓶颈检测平台、检测方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210252258.5A CN114355171B (zh) | 2022-03-15 | 2022-03-15 | 一种可重构芯片性能瓶颈检测平台、检测方法及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114355171A CN114355171A (zh) | 2022-04-15 |
| CN114355171B true CN114355171B (zh) | 2022-12-23 |
Family
ID=81095221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210252258.5A Active CN114355171B (zh) | 2022-03-15 | 2022-03-15 | 一种可重构芯片性能瓶颈检测平台、检测方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114355171B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116560962A (zh) * | 2023-05-15 | 2023-08-08 | 海光信息技术股份有限公司 | 内核性能验证方法、装置、电子设备及存储介质 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101316185B (zh) * | 2007-06-01 | 2011-05-18 | 阿里巴巴集团控股有限公司 | 一种基于日志文件的分析结果定位系统资源瓶颈的方法 |
| US9164942B2 (en) * | 2011-10-11 | 2015-10-20 | Etron Technology, Inc. | High speed memory chip module and electronics system device with a high speed memory chip module |
| CN104360982B (zh) * | 2014-11-21 | 2017-11-10 | 浪潮(北京)电子信息产业有限公司 | 一种基于可重构芯片技术的主机系统目录结构实现方法和系统 |
| CN105511919B (zh) * | 2015-12-07 | 2018-07-20 | 东南大学 | 一种可重构系统的动态局部重构控制器及其控制方法 |
| CN113127314B (zh) * | 2019-12-31 | 2023-10-31 | 航天信息股份有限公司 | 一种检测程序性能瓶颈的方法、装置及计算机设备 |
| CN111290954B (zh) * | 2020-02-10 | 2023-04-14 | 中国电子科技集团公司第十四研究所 | 一种基于uvm的fpga构件可视化测试框架和方法 |
| CN113052306B (zh) * | 2021-03-04 | 2022-04-22 | 华南理工大学 | 一种基于堆叠式宽度学习模型的在线学习芯片 |
| CN113656292B (zh) * | 2021-08-04 | 2022-05-17 | 航天中认软件测评科技（北京）有限责任公司 | 一种多维度跨时空基础软件性能瓶颈检测方法 |
| CN113986816B (zh) * | 2021-12-09 | 2023-05-02 | 北京奕斯伟计算技术股份有限公司 | 可重构计算芯片 |
| CN113900713B (zh) * | 2021-12-09 | 2022-06-07 | 江苏清微智能科技有限公司 | 一种粗粒度可重构阵列并行指令配置装置及处理器 |
-
2022
- 2022-03-15 CN CN202210252258.5A patent/CN114355171B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114355171A (zh) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021143175A1 (zh) | 测试用例筛选方法、装置及介质 | |
| CN108845933B (zh) | 软件测试用例编写和评审的方法及装置 | |
| US8386851B2 (en) | Functional coverage using combinatorial test design | |
| CN109783346B (zh) | 基于关键字驱动的自动化测试方法、装置及终端设备 | |
| US8397104B2 (en) | Creation of test plans | |
| US7293204B2 (en) | Computer peripheral connecting interface system configuration debugging method and system | |
| CN111124926B (zh) | 模糊测试方法、装置、电子设备及存储介质 | |
| US20050204241A1 (en) | Method and device for analyzing software error | |
| CN114355171B (zh) | 一种可重构芯片性能瓶颈检测平台、检测方法及电子设备 | |
| CN114676040A (zh) | 一种测试覆盖率验证方法、装置及存储介质 | |
| US7673288B1 (en) | Bypassing execution of a software test using a file cache | |
| CN117234859A (zh) | 一种性能事件监控方法、装置、设备和存储介质 | |
| CN109902001B (zh) | 对未初始化变量的检测方法及终端设备 | |
| CN116776786A (zh) | 一种芯片验证方法、装置及相关设备 | |
| CN116204396A (zh) | 一种针对分析型数据库性能的测试方法和装置 | |
| CN112506806B (zh) | 用于调试程序的方法、电子设备及存储介质 | |
| CN110442370B (zh) | 一种测试用例查询方法及装置 | |
| CN110908902B (zh) | 一种测试步骤的编辑方法、装置及电子设备 | |
| CN112380125B (zh) | 测试案例的推荐方法、装置、电子设备及可读存储介质 | |
| CN116861829B (zh) | 用于定位逻辑系统设计中错误的方法、电子设备 | |
| CN116713808B (zh) | 一种屏蔽罩内孔位精准检测方法及系统 | |
| CN115827636B (zh) | 存储及从波形数据库读取逻辑系统设计的仿真数据的方法 | |
| CN112099838B (zh) | 确定版本差异的方法、装置及存储介质 | |
| CN117573513A (zh) | 测试用例生成方法及装置、电子设备及存储介质 | |
| CN117453514A (zh) | 代码分析方法及装置、计算机可读存储介质、终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |