CN116560442A - 一种参考电路和芯片 - Google Patents

Abstract

本申请实施例提供一种参考电路和芯片，该参考电路包括第一放大单元、第二放大单元和反馈单元，第一放大单元的第一输入端用于接收输入信号，输出端用于输出控制信号；第二放大单元的第一输入端连接第一放大单元的输出端，用于接收控制信号，第一输出端用于输出参考信号，第二输出端用于输出第一反馈信号，第二输出端连接第二放大单元的第二输入端，用于将第一反馈信号反馈至第二输入端，流经第二输出端的电流与流经第一输出端的电流具有镜像关系；反馈单元连接第二放大单元的输出端和第一放大单元的第二输入端，用于根据参考信号生成对应的第二反馈信号，并将第二反馈信号反馈至第一放大单元的第二输入端。通过上述方式，能够提高电路的稳定性。

Description

一种参考电路和芯片

技术领域

本申请涉及电路技术领域，具体涉及一种参考电路和芯片。

背景技术

参考电路(VREF电路)通常接收驱动能力较差的输入电压(如基准信号VBG)，提供有较强驱动能力的输出电压信号(即参考电压VREF)，给到ADC(模数转换器)、DAC(数模转换器)或者比较器等负载电路做参考使用。在一些应用场景中，由于负载电路的电流变化特性，往往需要VREF电路提供source(拉电流)和sink(灌电流)的能力。

此外，出于噪声和带载能力的考虑，VREF电路的输出端通常会外接负载电容，但是不同的负载电容往往需要考虑不同的环路稳定情况，如何提高VREF电路的稳定性，成为了亟待解决的问题。

发明内容

本申请实施例提供一种参考电路和芯片，能够提高电路的稳定性。

本申请提供一种参考电路，该参考电路包括：第一放大单元，第一放大单元的第一输入端用于接收输入信号，第一放大单元的输出端用于输出控制信号；第二放大单元，第二放大单元的第一输入端连接第一放大单元的输出端，用于接收控制信号，第二放大单元的第一输出端用于输出参考信号，第二放大单元的第二输出端用于输出第一反馈信号，第二放大单元的第二输出端连接第二放大单元的第二输入端，用于将第一反馈信号反馈至第二放大单元的第二输入端，其中，流经第二放大单元的第二输出端的电流与流经第二放大单元的第一输出端的电流具有镜像关系；反馈单元，反馈单元连接第二放大单元的输出端和第一放大单元的第二输入端，用于根据参考信号生成对应的第二反馈信号，并将第二反馈信号反馈至第一放大单元的第二输入端。

在一些实施例中，第一放大单元包括：差分放大模块，差分放大模块的第一输入端用于接收输入信号，差分放大模块的第二输入端用于接收第二反馈信号，差分放大模块的输出端用于输出控制信号；零点补偿模块，零点补偿模块连接差分放大模块的输出端。

在一些实施例中，零点补偿模块包括：第一电阻，第一电阻的第一端连接差分放大模块的输出端；第一电容，第一电容的第一端连接第一电阻的第二端，第一电容的第二端接地。

在一些实施例中，第二放大单元包括：输入级，输入级用于接收控制信号和第一反馈信号，并将控制信号和第一反馈信号作为差分输入，转换为第一电压信号和第二电压信号；输出级，输出级用于接收第一电压信号和第二电压信号，并在第一电压信号和第二电压信号的偏置下输出参考信号；镜像模块，镜像模块与输出级连接形成电流镜像电路，镜像模块用于接收第一电压信号和第二电压信号，并在第一电压信号和第二电压信号的偏置下输出第一反馈信号。

在一些实施例中，输入级为轨对轨输入级。

在一些实施例中，输出级为class AB输出级。

在一些实施例中，输出级包括第一晶体管和第二晶体管，第一晶体管为P型晶体管，第二晶体管为N型晶体管，第一晶体管的源极用于接收电源信号，第一晶体管的栅极用于接收第一电压信号，第二晶体管的漏极连接第一晶体管的漏极，并输出参考信号，第二晶体管的栅极用于接收第二电压信号，第二晶体管的源极接地；镜像模块包括第三晶体管和第四晶体管，第三晶体管为P型晶体管，第四晶体管为N型晶体管，第三晶体管与第一晶体管连接形成P型电流镜，第四晶体管与第二晶体管连接形成N型电流镜，第三晶体管的漏极与第四晶体管的漏极连接并输出第一反馈信号。

在一些实施例中，输出级还包括第二电阻和第三电阻，第二电阻的第一端连接第一晶体管的漏极，第三电阻的第一端连接第二电阻的第二端，并输出参考信号，第三电阻的第二端连接第二晶体管的漏极。

在一些实施例中，参考电路还包括钳位模块，钳位模块连接镜像模块，用于对第一反馈信号进行钳位。

在一些实施例中，钳位模块包括：第五晶体管，第五晶体管为N型晶体管，第五晶体管的漏极用于接收电源电压；第六晶体管，第六晶体管为P型晶体管，第六晶体管的源极连接第五晶体管的源极，并用于接收第一反馈信号，第六晶体管的漏极接地；偏置模块，偏置模块连接第五晶体管的栅极和第六晶体管的栅极，用于对第五晶体管和第六晶体管提供偏置电压。

在一些实施例中，钳位模块还包括：第四电阻，第四电阻的第一端用于接收电源电压，第四电阻的第二端连接第五晶体管的漏极；第五电阻，第五电阻的第一端连接第五晶体管的源极；第六电阻，第六电阻的第一端连接第五电阻的第二端，并用于接收第一反馈信号，第六电阻的第二端连接第六晶体管的源极。

在一些实施例中，偏置模块包括：第七晶体管，第七晶体管为P型晶体管，第七晶体管的源极用于接收电源信号，第七晶体管的栅极用于接收第一偏置信号；第八晶体管，第八晶体管为P型晶体管，第八晶体管的源极连接第七晶体管的漏极，第八晶体管的栅极用于接收第二偏置信号；第九晶体管，第九晶体管为N型晶体管，第九晶体管的漏极连接第八晶体管的漏极，第九晶体管的栅极用于接收第三偏置信号；第十晶体管，第十晶体管的漏极连接第九晶体管的源极，第十晶体管的栅极连接第八晶体管的漏极，第十晶体管的源极接地；第十一晶体管，第十一晶体管为P型晶体管，第十一晶体管的源极用于接收电源信号，第十一晶体管的栅极用于接收第一偏置信号，第十一晶体管的漏极连接第五晶体管的栅极；第十二晶体管，第十二晶体管为N型晶体管，第十二晶体管的漏极连接第十一晶体管的漏极，第十二晶体管的栅极用于接收第三偏置信号，第十二晶体管的源极接地；第七电阻，第七电阻的第一端用于接收电源信号；第十三晶体管，第十三晶体管为N型晶体管，第十三晶体管的漏极连接第七电阻的第二端，第十三晶体管的栅极用于接收第三偏置信号，第十三晶体管的源极连接第六晶体管的栅极；第十四晶体管，第十四晶体管为N型晶体管，第十四晶体管的漏极连接第十三晶体管的源极，第十四晶体管的栅极连接第八晶体管的漏极，第十四晶体管的源极接地。

本申请还提供一种芯片，该芯片集成有如上述的参考电路。

本申请实施例提供的参考电路包括：第一放大单元，第一放大单元的第一输入端用于接收输入信号，第一放大单元的输出端用于输出控制信号；第二放大单元，第二放大单元的第一输入端连接第一放大单元的输出端，用于接收控制信号，第二放大单元的第一输出端用于输出参考信号，第二放大单元的第二输出端用于输出第一反馈信号，第二放大单元的第二输出端连接第二放大单元的第二输入端，用于将第一反馈信号反馈至第二放大单元的第二输入端，其中，流经第二放大单元的第二输出端的电流与流经第二放大单元的第一输出端的电流具有镜像关系；反馈单元，反馈单元连接第二放大单元的输出端和第一放大单元的第二输入端，用于根据参考信号生成对应的第二反馈信号，并将第二反馈信号反馈至第一放大单元的第二输入端。通过上述方式，在具有NMOS和PMOS作为输出的VREF电路的场景中，通过对输出的参考信号进行镜像并输入至第二放大单元的反相输入端，形成单位增益缓冲器，将NMOS的栅极极点和PMOS的栅极极点同时推向整体环路单位增益带宽以外的更高频率处，提升系统稳定性。

在进一步的实施例中，通过在第一放大单元的输出级增加一零点补偿模块，提供一个左半平面零点，利用该零点补偿第一放大单元1输出极点对环路稳定性的影响，提升系统稳定性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请提供的参考电路一实施例的结构示意图；

图2是图1中第一放大单元OP1一实施例的结构示意图；

图3是图1中第二放大单元OP2一实施例的结构示意图；

图4是图3中输入级21一实施例的结构示意图；

图5是图1中第二放大单元OP2另一实施例的结构示意图；

图6是图5中钳位模块24一实施例的结构示意图；

图7是本申请提供的芯片一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

本申请中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

参阅图1，图1是本申请提供的参考电路一实施例的结构示意图，该参考电路100包括第一放大单元OP1、第二放大单元OP2和反馈单元。

其中，第一放大单元OP1的第一输入端用于接收输入信号，第一放大单元OP1的输出端用于输出控制信号VINT；第二放大单元OP2的第一输入端连接第一放大单元OP1的输出端，用于接收控制信号VINT，第二放大单元OP2的第一输出端用于输出参考信号VREF，第二放大单元OP2的第二输出端用于输出第一反馈信号VO，第二放大单元OP2的第二输出端连接第二放大单元OP2的第二输入端，用于将第一反馈信号VO反馈至第二放大单元OP2的第二输入端，其中，流经第二放大单元OP2的第二输出端的电流与流经第二放大单元OP2的第一输出端的电流具有镜像关系；反馈单元连接第二放大单元OP2的输出端和第一放大单元OP1的第二输入端，用于根据参考信号VREF生成对应的第二反馈信号VFB，并将第二反馈信号VFB反馈至第一放大单元OP1的第二输入端。可选地，第一放大单元OP1的第一输入端接收的输入信号可以是基准信号VBG或电源电压信号VDD或其他输入信号，本申请对此不做限定。

可选地，在一实施例中，第一放大单元OP1的第一输入端和第二输入端分别为正相输入端(+)和反相输入端(-)，第二放大单元OP2的第一输入端和第二输入端分别为正相输入端(+)和反相输入端(-)。在其他实施例中，第一放大单元OP1的第一输入端和第二输入端也可以分别为反相输入端(-)和正相输入端(+)，和/或第二放大单元OP2的第一输入端和第二输入端也可以分别为反相输入端(-)和正相输入端(+)。

可选地，在一实施例中，反馈单元包括电阻Ra和电阻Rb，电阻Ra和电阻Rb构成分压电阻串对第二放大单元OP2输出的参考信号VREF分压，其中，电阻Ra和电阻Rb之间的连接节点的电压作为第二反馈信号VFB反馈至第一放大单元OP1的第二输入端。

可以理解地，参考电路100所连接的负载可以具有电容特性和电阻特性，图1中的电容CL和电阻RL分别表示负载的等效电容和等效电阻。在一实施例中，参考电路100的输出端与地之间也可连接有滤波电容，以使输出的参考信号VREF更加平滑稳定。

在本实施例中，第一放大单元OP1和第二放大单元OP2可以是误差放大器，其中的第一放大单元OP1为差分输入单端输出的单级运放，用于产生高增益、高输出阻抗；第二放大单元OP2作为二级运放，提供高驱动能力，实现环路补偿。可选地，第二放大单元OP2可以采用轨对轨输入和/或class AB输出。其中，轨对轨输入是指运放输入电压的摆幅非常接近电源电压，在低电源电压下或单电源电压下可以有宽的输入共模电压范围，轨对轨输入可以获得零交越失真，适合驱动ADC，而不会造成差动线性衰减，实现高精密度的应用。classAB输出则可以采用较小的静态偏置电流就可以实现很大的动态输出电流，提高了运放的驱动输出能力。

下面对上述电路的原理进行介绍：

电阻Ra和Rb通过对输出的参考信号VREF进行分压得到第二反馈信号VFB，从而实现检测参考信号VREF的功能。第一放大单元OP1将不具备带载能力的输入信号(如基准信号VBG)和第二反馈信号VFB进行比较输出一个控制信号VINT，控制信号VINT通过第二放大单元OP2动态调节参考信号VREF的电压值。具体地，当参考信号VREF高于设定值时，第二反馈信号VFB的电压值增加，控制信号VINT的电压值减小，通过第二放大单元OP2使参考信号VREF的电压值降低至设定值；相反，当参考信号VREF的电压值低于设定值时，第二反馈信号VFB的电压值减小，控制信号VINT的电压值增加，通过第二放大单元OP2使参考信号VREF的电压值增加至设定值。

可以理解地，由于VREF电路同时包括提供source(拉电流)和sink(灌电流)的能力，因此在第二放大单元OP2的输出级同时包括N型功率管(如MOS管)和P型功率管，本实施例中通过将参考信号VREF进行镜像得到第一反馈信号VO，将第一反馈信号VO输入到第二放大单元OP2的第二输入端，形成单位增益缓冲器(buffer)，将用于输出的N型功率管的栅极极点和P型功率管的栅极极点同时推向整体环路单位增益带宽以外的更高频率处，提升系统稳定性。

下面分别对第一放大单元OP1和第二放大单元OP2进行介绍，在以下电路中，第一偏置信号VBP、第二偏置信号VBPCAS、第三偏置信号VBNCAS和第四偏置信号VBN用于提供相应的偏置电压。

如图2所示，图2是图1中第一放大单元OP1一实施例的结构示意图，该第一放大单元OP1包括差分放大模块11和零点补偿模块12。

差分放大模块11的第一输入端用于接收输入信号(如基准信号VBG)，差分放大模块11的第二输入端用于接收第二反馈信号VFB，差分放大模块11的输出端用于输出控制信号VINT；零点补偿模块12连接差分放大模块11的输出端。其中，零点补偿模块12用于对差分放大模块11的输出信号提供左半平面零点，利用该零点可以补偿差分放大模块11的输出极点对环路稳定性的影响，提升环路稳定性。

具体地，在差分放大模块11中，输入对管MN11和MN12的栅极分别为第一放大单元OP1的第一输入端和第二输入端，具体地，输入管MN11的栅极用于接收输入信号(如基准信号VBG)，输入管MN11的漏极和MP11、MP15的栅极、MP12的漏极相连，输入管MN11的源极和MN12的源极、MN13的漏极相连；输入管MN12的栅极用于接收第二反馈信号VFB，输入管MN12的漏极和MP13、MP17的栅极、MP14的漏极相连；MN13的栅极用于接收和第四偏置信号VBN，MN13的源极和MN15、MN17、第一电容C1的第二端共同连接到地；MP12的栅极和MP14、MP16、MP18的栅极共同用于接收第二偏置信号VBPCAS，MP12的源极连接到MP11的漏极；MP11的源极和MP13、MP15、MP17的源极共同用于接收电源信号VDD；MP14的源极连接到MP13的漏极；MN15的栅极和MN14的漏极、MP16的漏极、MN17的栅极相连，MN15的漏极和MN14的源极相连；MN14的栅极和MN16的栅极共同接收第三偏置信号VBNCAS；MP16的源极和MP15的漏极相连；MN17的漏极和MN16的源极相连；MN16的漏极、MP18的漏极和第一电阻R1的第一端共同作为第一放大单元OP1的输出端；MP18的源极和MP17的漏极相连；第一电阻R1的第二端和第一电容C1的第一端相连。

具体地，零点补偿模块12包括上述的第一电阻R1和第一电容C1。

下面对上述电路的原理进行介绍：

MN11、MN12构成差分输入，将输入差分电压信号转化成差分电流信号；MN13作为尾电流为电路提供合适的静态工作点；MP11、MP12、MP15、MP16是一组宽摆幅cascode电流镜，用于镜像输入管MN11产生的电流信号；MP13、MP14、MP17、MP18是一组宽摆幅cascode电流镜，将输入管MN12产生的电流信号镜像到输出支路；MN14～MN17是一组宽摆幅cascode电流镜，将MP15支路产生的电流(也即输入管MN11产生的电流)进一步镜像到输出支路，实现差分转单端的功能。MN16、MN17和MP17、MP18是cascode结构，为运放输出级提供高输出阻抗，增加运放增益。零点补偿模块12的第一电阻R1和第一电容C1串联能够提供一个左半平面零点，利用该零点补偿第一放大单元OP1输出极点对环路稳定性的影响，提升系统稳定性。

如图3所示，图3是图1中第二放大单元OP2一实施例的结构示意图，该第二放大单元OP2包括输入级21、输出级22和镜像模块23。

其中，输入级21用于接收控制信号VINT和第一反馈信号VO，并将控制信号VINT和第一反馈信号VO作为差分输入，转换为第一电压信号VP和第二电压信号VN；输出级22用于接收第一电压信号VP和第二电压信号VN，并在第一电压信号VP和第二电压信号VN的偏置下输出参考信号VREF；镜像模块23与输出级22连接形成电流镜像电路，镜像模块23用于接收第一电压信号VP和第二电压信号VN，并在第一电压信号VP和第二电压信号VN的偏置下输出第一反馈信号VO。

可选地，在一实施例中，输出级22包括第一晶体管MP214和第二晶体管MN214，第一晶体管MP214为P型晶体管，第二晶体管MN214为N型晶体管，第一晶体管MP214的源极用于接收电源信号VDD，第一晶体管MP214的栅极用于接收第一电压信号VP，第二晶体管MN214的漏极连接第一晶体管MP214的漏极，并输出参考信号VREF，第二晶体管MN214的栅极用于接收第二电压信号VN，第二晶体管MN214的源极接地。

可选地，在一实施例中，镜像模块23包括第三晶体管MP213和第四晶体管MN213，第三晶体管MP213为P型晶体管，第四晶体管MN213为N型晶体管，第三晶体管MP213的源极用于接收电源信号VDD，第三晶体管MP213的栅极用于接收第一电压信号VP，第三晶体管MP213与第一晶体管MP214形成P型电流镜，第四晶体管MN213的栅极用于接收第二电压信号VN，第四晶体管MN213的源极接地，第四晶体管MN213与第二晶体管MN214形成N型电流镜，第三晶体管MP213的漏极和第四晶体管MN213的漏极连接并输出第一反馈信号VO。

可以理解地，镜像模块23作为输出级22的镜像，不用于功率输出，可以流经较小的电流，以节省功耗。因此，可以使第三晶体管MP213的尺寸小于第一晶体管MP214的尺寸，第四晶体管MN213小于第二晶体管MN214的尺寸，即第三晶体管MP213以小于1的比例镜像第一晶体管MP214的电流，第四晶体管MN213以小于1的比例镜像第二晶体管MN214的电流。从而，第一晶体管MP214和第二晶体管MN214用于功率输出，流经的电流较大，第三晶体管MP213和第四晶体管MN213不作为功率输出，流经的电流较小。可选地，第三晶体管MP213与第一晶体管MP214的尺寸之比等于第四晶体管MN213与第二晶体管MN214的尺寸之比，以使得第三晶体管MP213与第一晶体管MP214之间的电流镜像比例和第四晶体管MN213与第二晶体管MN214之间的电流镜像比例相同。其中，上述晶体管的尺寸包括晶体管的宽长比。

进一步参阅图4，图4是图3中输入级21一实施例的结构示意图，以轨对轨输入为例，输入级21的结构具体如下：

输入管MN201的栅极和MP202的栅极连接到VINP，MN201的源极和MN202的源极、MN203的漏极相连，MN201的漏极和MP206的漏极、MP207的源极相连；输入管MN202的栅极和MP201的栅极共同连接到第二放大单元OP2的第二输出端以接收第一反馈信号VO，MN202的漏极和MP204的漏极、MP205的源极相连；MN203的栅极和MN212的栅极共同接收第四偏置信号VBN，MN203的源极和MN205、MN207、MN210、MN212的源极共同接地；MP201的源极和MP202的源极、MP203的漏极相连，MP201的漏极和MN204的源极、MN205的漏极相连；MP202的漏极和MN206的源极、MN207的漏极相连；MP203的栅极和MP204、MP206、MP208栅极共同接收第一偏置信号VBP，MP203的源极和MP204、MP206、MP208、MP210的源极共同接收电源信号VDD；MN205的栅极和MN207的栅极、MN204的漏极、MP205的漏极相连；MN204的栅极和MN206、MN211的栅极共同接收第三偏置信号VBNCAS；MP205的栅极和MP207、MP209的栅极共同接收第二偏置信号VBPCAS；MN206的漏极和MP208的源极、MP212的漏极相连，并用于输出第二电压信号VN；MP207的漏极和MN208的漏极、MP212的源极相连，并用于输出第一电压信号VP；MN210的栅极漏极和MN209的源极相连，MN209的栅极漏极和MN208的栅极、MP209的漏极相连；MP209的源极和MP208的漏极相连；MN212的漏极和MN211的源极相连；MN211的漏极和MP212的栅极、MP211的栅极、MP211的漏极相连；MP211的源极和MP210的栅极、MP210的漏极相连。

结合上述图3和图4，对上述电路的原理介绍如下：

MN201、MN202、MP201、MP202是两组输入对管，用以实现运放轨对轨输入。MN203和MP203是两组尾电流管，为两组输入对管提供合理的静态工作点。MP204和MP206是镜像管，用于产生运放第一级的尾电流，MP205、MP207是cascode管，用以增加第一级输出阻抗。MN204、MN205、MN206、MN207构成一组宽摆幅cascode电流镜，一方面将输入管MN202、MP201产生的电流信号镜像到输出支路，另一方面cascode结构能提高输出阻抗。MP208、MP209、MP210、MP211、MP212、MN208、MN209、MN210、MN211、MN212构成跨导线性环，用于给输出级提供静态偏置。MP208、MP209通过宽摆幅cascode电流镜镜像电流，恒定的电流流过MN209、MN210，根据MN208、MN209的电流和宽长比关系，设计MN208的VGS(栅源电压)和MN209的VGS相等，从而得到MN210的VGS和MN213、MN214的VGS相等，即MN213、MN214镜像MN210的电流。MN211、MN212通过宽摆幅cascode电流镜镜像电流，恒定的电流流过MP210、MP211，根据MP211、MP212的电流和宽长比关系，设计MP211的VGS和MP212的VGS相等，从而得到MP210的VGS和MP213、MP214的VGS相等，即MP213、MP214镜像MP210的电流。MP213的栅极和MP214的栅极连接在一起，MN213的栅极和MN214的栅极连接在一起，只要保证MP213和MP214，MN213和MN214始终处于饱和区，即第一反馈信号VO和参考信号VREF电压不会过高或过低，则可以实现镜像输出电流的作用。

进一步，将第一反馈信号VO反馈到第二放大单元OP2的第二输入端(反相输入端)，形成单位增益buffer，可以将第一电压信号的输出端和第二电压信号的输出端之间的节点小信号阻抗减小为：

其中，r_o是减小之前的小信号阻抗，r_o'是减小之后的小信号阻抗，A是第二放大单元OP2的开环增益，即将输出功率管MP214栅极极点和MN214栅极极点同时推向整体环路单位增益带宽以外的更高频率处，提升系统稳定性。

可选地，如图3所示，在一实施例中，输出级22还包括第二电阻R2和第三电阻R3，第二电阻R2的第一端连接第一晶体管MP214的漏极，第三电阻R3的第一端连接第二电阻R2的第二端，并输出参考信号VREF，第三电阻R3的第二端连接第二晶体管MN214的漏极。在本实施例中，当输出的参考信号VREF接PAD外挂电容时，第二电阻R2和第三电阻R3可以起ESD(Electro-Static discharge，静电释放)保护作用。

可以理解地，上述图4的实施例进行是作为举例，在其他实施例中，输入级21也可以采用其他的电路结构，例如，可以不采用轨到轨的输入方式，即将MP201、MP202和MP203去掉。

如图5所示，图5是图1中第二放大单元OP2另一实施例的结构示意图，该第二放大单元OP2包括输入级21、输出级22、镜像模块23和钳位模块24。其中，钳位模块24连接镜像模块23，用于对第一反馈信号VO进行钳位。

进一步参阅图6，图6是图5中钳位模块24一实施例的结构示意图，钳位模块24包括第五晶体管MN220、第六晶体管MP218和偏置模块。

其中，第五晶体管MN220为N型晶体管，第五晶体管MN220的漏极用于接收电源电压VDD；第六晶体管MP218为P型晶体管，第六晶体管MP218的源极连接第五晶体管MN220的源极，并用于接收第一反馈信号VO，第六晶体管MP218的漏极接地；偏置模块连接第五晶体管MN220的栅极和第六晶体管MP218的栅极，用于对第五晶体管MN220和第六晶体管MP218提供偏置电压。

在一些实施方式中，钳位模块24还包括第四电阻R4、第五电阻R5和第六电阻R6，第四电阻R4的第一端用于接收电源电压VDD，第四电阻R4的第二端连接第五晶体管MN220的漏极；第五电阻R5的第一端连接第五晶体管MN220的源极；第六电阻R6的第一端连接第五电阻R5的第二端，并用于接收第一反馈信号VO，第六电阻R6的第二端连接第六晶体管MP218的源极。

可选地，在一实施例中，偏置模块包括第七晶体管MP215、第八晶体管MP216、第九晶体管MN215、第十晶体管MN216、第十一晶体管MP217、第十二晶体管MN217、第七电阻R7、第十三晶体管MN218和第十四晶体管MN219。

其中，第七晶体管MP215为P型晶体管，第七晶体管MP215的源极用于接收电源信号，第七晶体管MP215的栅极用于接收第一偏置信号VBP；第八晶体管MP216为P型晶体管，第八晶体管MP216的源极连接第七晶体管的漏极，第八晶体管MP216的栅极用于接收第二偏置信号VBPCAS；第九晶体管MN215为N型晶体管，第九晶体管MN215的漏极连接第八晶体管MP216的漏极，第九晶体管MN215的栅极用于接收第三偏置信号VBNCAS；第十晶体管MN216的漏极连接第九晶体管MP216的源极，第十晶体管MN216的栅极连接第八晶体管MP216的漏极，第十晶体管MN216的源极接地；第十一晶体管MP217为P型晶体管，第十一晶体管MP217的源极用于接收电源信号VDD，第十一晶体管MP217的栅极用于接收第一偏置信号VBP，第十一晶体管MP217的漏极连接第五晶体管MN220的栅极；第十二晶体管MN217为N型晶体管，第十二晶体管MN217的漏极连接第十一晶体管MP217的漏极，第十二晶体管MN217的栅极用于接收第三偏置信号VBNCAS，第十二晶体管MN217的源极接地；第七电阻R7的第一端用于接收电源信号VDD；第十三晶体管MN218为N型晶体管，第十三晶体管MN218的漏极连接第七电阻R7的第二端，第十三晶体管MN218的栅极用于接收第三偏置信号VBNCAS，第十三晶体管MN218的源极连接第六晶体管MP218的栅极；第十四晶体管MN219为N型晶体管，第十四晶体管MN219的漏极连接第十三晶体管MN218的源极，第十四晶体管MN219的栅极连接第八晶体管MP216的漏极，第十四晶体管MN219的源极接地。

下面对上述电路的原理介绍如下：

MP215、MP216、MP217、MP218、MN215、MN216、MN217、MN218、MN219、MN220实现负载第一反馈信号VO钳位的功能。MP217通过电流镜镜像恒定电流，MN217栅极接收第三偏置信号VBNCAS，可看作固定电阻，通过设置MN217的尺寸得到MN220的栅极的偏置电压。MP215和MP216通过cascode电流镜镜像恒定电流，再通过MN215、MN216、MN218、MN219组成的cascode电流镜镜像电流，由于MP218栅极电压等于第三偏置信号VBNCAS的电压减去MN218的VGS，通过设置MN218的尺寸得到其VGS值，进而设置MP218的栅极偏置电压。其主要工作原理是：当参考信号VREF作为电流源对外提供大电流时，第一电压信号VP、第二电压信号VN的电压会降低，参考信号VREF的电压受环路作用能够保持稳定，但是此情况下第一反馈信号VO的电压会上升，此时MP218的栅源电压差增大，MP218导通将第一反馈信号VO的电压拉低；反之，当参考信号VREF作为电流沉吸收大电流时，第一电压信号VP、第二电压信号VN的电压会升高，参考信号VREF的电压受环路作用仍能够保持稳定，但是此情况下第一反馈信号VO的电压会降低，此时MN220的栅源电压差增大，MN220会导通将参考信号VO的电压拉高。

综上所述，在钳位模块24的作用下，参考信号VREF提供的负载变化不会引起第一反馈信号VO的电压大幅变化，能保证精准镜像输出电流，以使第二放大单元OP2整体能够正常工作，功率管MP214、MN214栅极极点仍能被第二放大单元OP2的单位增益反馈环路推远，环路保持稳定。

值得注意的是，本实例中的差分输入单端输出的第一放大单元OP1和折叠共源共栅结构轨到轨输入级和跨导线性环结构class AB输出级的第二放大单元OP2，只是一个例子，其他结构的运放也可以实现相同的作用。

本实施例提供的参考电路包括：第一放大单元，第一放大单元的第一输入端用于接收输入信号，第一放大单元的输出端用于输出控制信号；第二放大单元，第二放大单元的第一输入端连接第一放大单元的输出端，用于接收控制信号，第二放大单元的第一输出端用于输出参考信号，第二放大单元的第二输出端用于输出第一反馈信号，第二放大单元的第二输出端连接第二放大单元的第二输入端，用于将第一反馈信号反馈至第二放大单元的第二输入端，其中，流经第二放大单元的第二输出端的电流与流经第二放大单元的第一输出端的电流具有镜像关系；反馈单元，反馈单元连接第二放大单元的输出端和第一放大单元的第二输入端，用于根据参考信号生成对应的第二反馈信号，并将第二反馈信号反馈至第一放大单元的第二输入端。通过上述方式，在具有NMOS和PMOS作为输出的VREF电路的场景中，通过对输出的参考信号进行镜像并输入至第二放大单元的反相输入端，形成单位增益缓冲器，将NMOS的栅极极点和PMOS的栅极极点同时推向整体环路单位增益带宽以外的更高频率处，提升系统稳定性。

在进一步的实施例中，通过在第一放大单元的输出级增加一零点补偿模块，提供一个左半平面零点，利用该零点补偿第一放大单元1输出极点对环路稳定性的影响，提升系统稳定性。

如图7所示，图7是本申请提供的芯片一实施例的结构示意图，该芯片200中集成有如上述实施例中介绍的参考电路100。

可选地，该芯片200中还进一步集成有输入信号生成电路，用于生成输入信号VBG。

可选地，该芯片200中还进一步集成有功能模块，参考电路100产生的参考信号VREF用于提供给该功能模块，该功能模块可以是ADC、ACD、比较器电路等等。

以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (13)

1.一种参考电路，其特征在于，所述参考电路包括：

第一放大单元，所述第一放大单元的第一输入端用于接收输入信号，所述第一放大单元的输出端用于输出控制信号；

第二放大单元，所述第二放大单元的第一输入端连接所述第一放大单元的输出端，用于接收所述控制信号，所述第二放大单元的第一输出端用于输出参考信号，所述第二放大单元的第二输出端用于输出第一反馈信号，所述第二放大单元的第二输出端连接所述第二放大单元的第二输入端，用于将所述第一反馈信号反馈至所述第二放大单元的第二输入端，其中，流经所述第二放大单元的第二输出端的电流与流经所述第二放大单元的第一输出端的电流具有镜像关系；

反馈单元，所述反馈单元连接所述第二放大单元的输出端和所述第一放大单元的第二输入端，用于根据所述参考信号生成对应的第二反馈信号，并将所述第二反馈信号反馈至所述第一放大单元的第二输入端。

2.根据权利要求1所述的参考电路，其特征在于，

所述第一放大单元包括：

差分放大模块，所述差分放大模块的第一输入端用于接收所述输入信号，所述差分放大模块的第二输入端用于接收所述第二反馈信号，所述差分放大模块的输出端用于输出所述控制信号；

零点补偿模块，所述零点补偿模块连接所述差分放大模块的输出端。

3.根据权利要求2所述的参考电路，其特征在于，

所述零点补偿模块包括：

第一电阻，所述第一电阻的第一端连接所述差分放大模块的输出端；

第一电容，所述第一电容的第一端连接所述第一电阻的第二端，所述第一电容的第二端接地。

4.根据权利要求1所述的参考电路，其特征在于，

所述第二放大单元包括：

输入级，所述输入级用于接收所述控制信号和所述第一反馈信号，并将所述控制信号和所述第一反馈信号作为差分输入，转换为第一电压信号和第二电压信号；

输出级，所述输出级用于接收所述第一电压信号和所述第二电压信号，并在所述第一电压信号和所述第二电压信号的偏置下输出所述参考信号；

镜像模块，所述镜像模块与所述输出级连接形成电流镜像电路，所述镜像模块用于接收所述第一电压信号和所述第二电压信号，并在所述第一电压信号和所述第二电压信号的偏置下输出所述第一反馈信号。

5.根据权利要求4所述的参考电路，其特征在于，

所述输入级为轨对轨输入级。

6.根据权利要求4所述的参考电路，其特征在于，

所述输出级为class AB输出级。

7.根据权利要求6所述的参考电路，其特征在于，

所述输出级包括第一晶体管和第二晶体管，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管，所述第一晶体管的源极用于接收电源信号，所述第一晶体管的栅极用于接收所述第一电压信号，所述第二晶体管的漏极连接所述第一晶体管的漏极，并输出所述参考信号，所述第二晶体管的栅极用于接收所述第二电压信号，所述第二晶体管的源极接地；

所述镜像模块包括第三晶体管和第四晶体管，所述第三晶体管为P型晶体管，所述第四晶体管为N型晶体管，所述第三晶体管与所述第一晶体管连接形成P型电流镜，所述第四晶体管与所述第二晶体管连接形成N型电流镜，所述第三晶体管的漏极与所述第四晶体管的漏极连接并输出所述第一反馈信号。

8.根据权利要求7所述的参考电路，其特征在于，

所述输出级还包括第二电阻和第三电阻，所述第二电阻的第一端连接所述第一晶体管的漏极，所述第三电阻的第一端连接所述第二电阻的第二端，并输出所述参考信号，所述第三电阻的第二端连接所述第二晶体管的漏极。

9.根据权利要求7所述的参考电路，其特征在于，

所述参考电路还包括钳位模块，所述钳位模块连接所述镜像模块，用于对所述第一反馈信号进行钳位。

10.根据权利要求9所述的参考电路，其特征在于，

所述钳位模块包括：

第五晶体管，所述第五晶体管为N型晶体管，所述第五晶体管的漏极用于接收电源电压；

第六晶体管，所述第六晶体管为P型晶体管，所述第六晶体管的源极连接所述第五晶体管的源极，并用于接收所述第一反馈信号，所述第六晶体管的漏极接地；

偏置模块，所述偏置模块连接所述第五晶体管的栅极和所述第六晶体管的栅极，用于对所述第五晶体管和所述第六晶体管提供偏置电压。

11.根据权利要求10所述的参考电路，其特征在于，

所述钳位模块还包括：

第四电阻，所述第四电阻的第一端用于接收电源电压，所述第四电阻的第二端连接所述第五晶体管的漏极；

第五电阻，所述第五电阻的第一端连接所述第五晶体管的源极；

第六电阻，所述第六电阻的第一端连接所述第五电阻的第二端，并用于接收所述第一反馈信号，所述第六电阻的第二端连接所述第六晶体管的源极。

12.根据权利要求10所述的参考电路，其特征在于，

所述偏置模块包括：

第七晶体管，所述第七晶体管为P型晶体管，所述第七晶体管的源极用于接收电源信号，所述第七晶体管的栅极用于接收第一偏置信号；

第八晶体管，所述第八晶体管为P型晶体管，所述第八晶体管的源极连接所述第七晶体管的漏极，所述第八晶体管的栅极用于接收第二偏置信号；

第九晶体管，所述第九晶体管为N型晶体管，所述第九晶体管的漏极连接所述第八晶体管的漏极，所述第九晶体管的栅极用于接收第三偏置信号；

第十晶体管，所述第十晶体管的漏极连接所述第九晶体管的源极，所述第十晶体管的栅极连接所述第八晶体管的漏极，所述第十晶体管的源极接地；

第十一晶体管，所述第十一晶体管为P型晶体管，所述第十一晶体管的源极用于接收电源信号，所述第十一晶体管的栅极用于接收所述第一偏置信号，所述第十一晶体管的漏极连接所述第五晶体管的栅极；

第十二晶体管，所述第十二晶体管为N型晶体管，所述第十二晶体管的漏极连接所述第十一晶体管的漏极，所述第十二晶体管的栅极用于接收所述第三偏置信号，所述第十二晶体管的源极接地；

第七电阻，所述第七电阻的第一端用于接收电源信号；

第十三晶体管，所述第十三晶体管为N型晶体管，所述第十三晶体管的漏极连接所述第七电阻的第二端，所述第十三晶体管的栅极用于接收所述第三偏置信号，所述第十三晶体管的源极连接所述第六晶体管的栅极；

第十四晶体管，所述第十四晶体管为N型晶体管，所述第十四晶体管的漏极连接所述第十三晶体管的源极，所述第十四晶体管的栅极连接所述第八晶体管的漏极，所述第十四晶体管的源极接地。

13.一种芯片，其特征在于，所述芯片集成有如权利要求1-12任一项所述的参考电路。