CN116542191A - 逻辑更正方法、装置、设备及存储介质 - Google Patents
逻辑更正方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN116542191A CN116542191A CN202310819508.3A CN202310819508A CN116542191A CN 116542191 A CN116542191 A CN 116542191A CN 202310819508 A CN202310819508 A CN 202310819508A CN 116542191 A CN116542191 A CN 116542191A
- Authority
- CN
- China
- Prior art keywords
- netlist
- gate
- logic
- key component
- rtl file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 67
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 67
- 238000013461 design Methods 0.000 claims abstract description 42
- 238000005516 engineering process Methods 0.000 claims description 66
- 238000012986 modification Methods 0.000 claims description 44
- 230000004048 modification Effects 0.000 claims description 44
- 230000006870 function Effects 0.000 claims description 24
- 238000004590 computer program Methods 0.000 claims description 14
- 238000000605 extraction Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000012938 design process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 238000003062 neural network model Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/22—Matching criteria, e.g. proximity measures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请涉及数字芯片设计技术领域，提供了逻辑更正方法、装置、设备及存储介质，其中，该方法通过逻辑设计阶段生成的初始RTL文件、对数字芯片的设计逻辑进行更改后，在所述逻辑设计阶段生成的目标RTL文件、在所述逻辑综合阶段基于所述初始RTL文件生成的通用技术网表、在所述逻辑综合阶段基于所述目标RTL文件生成的通用技术网表、在所述逻辑综合阶段基于所述初始RTL文件生成的门级网表、在所述逻辑综合阶段基于所述目标RTL文件生成的门级网表生成所述逻辑更正文本，并基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表，提高了对逻辑综合阶段的初始门级网表进行更正的成功率。
Description
技术领域
本申请涉及数字芯片设计技术领域，尤其涉及一种逻辑更正方法、装置、设备及存储介质。
背景技术
通常情况下，数字芯片的设计流程中均包括逻辑综合阶段，在数字芯片设计过程中对逻辑功能进行修改时，需要对逻辑综合阶段进行逻辑更正，而现有技术对逻辑综合阶段进行逻辑更正的方法通常是根据逻辑设计阶段生成的初始RTL文件和对数字芯片的设计逻辑进行更改后在逻辑设计阶段生成的目标RTL文件之间的差异信息对逻辑综合阶段的初始门级网表进行逻辑更正，由于在逻辑综合阶段可能会对RTL文件进行优化，这种方法可能会导致上述差异信息在逻辑综合阶段的初始门级网表中找不到对应的修改信息，而无法实现对逻辑综合阶段的逻辑更正。
发明内容
本申请提供一种逻辑更正方法、装置、设备及存储介质，以解决上述背景技术中提出的问题。
第一方面，本申请提供一种逻辑更正方法，所述方法包括：
获取第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表、第一门级网表、第二门级网表；其中，所述第一RTL文件为逻辑设计阶段生成的初始RTL文件，所述第二RTL文件为对数字芯片的设计逻辑进行更改后，在所述逻辑设计阶段生成的目标RTL文件，所述第一通用技术网表为在所述逻辑综合阶段基于所述初始RTL文件生成的通用技术网表，所述第二通用技术网表为在所述逻辑综合阶段基于所述目标RTL文件生成的通用技术网表，所述第一门级网表为在所述逻辑综合阶段基于所述第一RTL文件生成的门级网表，所述第二门级网表为在所述逻辑综合阶段基于所述第二RTL文件生成的门级网表；
基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本；
基于所述初始逻辑更正文本、所述第一门级网表、所述第二门级网表生成逻辑更正文本；
基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
在一种实现方式中，所述基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本，包括：
基于所述第一RTL文件和所述第二RTL文件确定RTL文件修改文本；
基于所述第一通用技术网表和所述第二通用技术网表，将所述RTL文件修改文本中的每个文本修改点转化为通用网表修改点；
利用所有所述通用网表修改点生成所述初始逻辑更正文本。
在一种实现方式中，在所述基于所述第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表生成逻辑更正文本之后，所述方法还包括：
对所述第一门级网表和所述第二门级网表进行关键组件特征匹配；
若匹配成功，则执行所述基于所述逻辑更正文本对第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
在一种实现方式中，所述对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，包括：
基于预设的关键组件特征提取模型分别获取第一关键组件特征信息、第二关键组件特征信息；其中，所述第一关键组件特征信息为所述第一门级网表对应的关键组件特征信息，所述第二关键组件特征信息为所述第二门级网表对应的关键组件特征信息；
基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配。
在一种实现方式中，所述基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，包括：
计算所述第一关键组件特征信息和所述第二关键组件特征信息之间的相似度，并将所述相似度与预设相似度进行比较；
若所述相似度大于所述预设相似度，则所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功。
在一种实现方式中，所述第一关键组件特征信息包括所述第一门级网表的所有第一关键组件和所有所述第一关键组件之间的第一连接关系，所述第二关键组件特征信息包括所述第二门级网表的所有第二关键组件和所有所述第二关键组件之间的第二连接关系，所述基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，包括：
基于预设的组件功能提取模块分别提取每个所述第一关键组件的功能和每个所述第二关键组件的功能；
将功能一致的所述第一关键组件和所述第二关键组件进行配对；
若每个所述第一关键组件和每个所述第二关键组件均可实现配对，判断所述第一连接关系和所述第二连接关系是否等价；
若所述第一连接关系和所述第二连接关系等价，则所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功。
在一种实现方式中，所述判断所述第一连接关系和所述第二连接关系是否等价的步骤之后，还包括：
若所述第一连接关系和所述第二连接关系不等价，发出所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配失败的告警信息。
第二方面，本申请提供一种逻辑更正装置，所述逻辑更正装置包括：
获取模块，用于获取第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表、第一门级网表、第二门级网表；其中，所述第一RTL文件为逻辑设计阶段生成的初始RTL文件，所述第二RTL文件为对数字芯片的设计逻辑进行更改后，在所述逻辑设计阶段生成的目标RTL文件，所述第一通用技术网表为在所述逻辑综合阶段基于所述初始RTL文件生成的通用技术网表，所述第二通用技术网表为在所述逻辑综合阶段基于所述目标RTL文件生成的通用技术网表，所述第一门级网表为在所述逻辑综合阶段基于所述第一RTL文件生成的门级网表，所述第二门级网表为在所述逻辑综合阶段基于所述第二RTL文件生成的门级网表；
第一生成模块，用于基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本；
第二生成模块，用于基于所述初始逻辑更正文本、所述第一门级网表、所述第二门级网表生成逻辑更正文本；
更正模块，用于基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
第三方面，本申请提供一种终端设备，所述终端设备包括处理器、存储器以及存储在所述存储器上并可被所述处理器执行的计算机程序，其中，所述计算机程序被所述处理器执行时，实现如上所述的任一种逻辑更正方法。
第四方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，其中，所述计算机程序被处理器执行时，实现如上所述的任一种逻辑更正方法。
本申请提供了逻辑更正方法、装置、设备及存储介质，其中，所述逻辑更正方法用于芯片设计流程中的逻辑综合阶段，所述逻辑更正方法通过基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表、所述第一门级网表、所述第二门级网表生成所述逻辑更正文本，并基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表，解决了上述背景技术中提出的问题，提高了对逻辑综合阶段的初始门级网表进行更正的成功率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的逻辑更正方法的流程示意图；
图2为本申请实施例提供的逻辑更正装置的结构示意性框图；
图3为本申请实施例提供的终端设备的结构示意性框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。
还应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
通常情况下，数字芯片的设计流程中均包括逻辑综合阶段，在数字芯片设计过程中对逻辑功能进行修改时，需要对逻辑综合阶段进行逻辑更正，而现有技术对逻辑综合阶段进行逻辑更正的方法通常是根据逻辑设计阶段生成的初始RTL文件和对数字芯片的设计逻辑进行更改后逻辑设计阶段生成的目标RTL文件之间的差异信息对逻辑综合阶段的初始门级网表进行逻辑更正，由于在逻辑综合阶段可能会对RTL文件进行优化，这种方法可能会导致上述差异信息在逻辑综合阶段的初始门级网表中找不到对应的修改信息，而无法实现对逻辑综合阶段的逻辑更正。为此，本申请实施例提供一种逻辑更正方法、装置、设备及存储介质，以解决上述问题。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述实施例及实施例中的特征可以相互结合。
请参阅图1，图1为本申请实施例提供的逻辑更正方法的流程示意图，本申请实施例提供的逻辑更正方法用于芯片设计流程中的逻辑综合阶段，如图1所示，本申请实施例提供的逻辑更正方法包括步骤S100至步骤S400。
步骤S100、获取第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表、第一门级网表、第二门级网表；其中，所述第一RTL文件为逻辑设计阶段生成的初始RTL文件，所述第二RTL文件为对数字芯片的设计逻辑进行更改后，在所述逻辑设计阶段生成的目标RTL文件，所述第一通用技术网表为在逻辑综合阶段基于所述第一RTL文件生成的通用技术网表，所述第二通用技术网表为在所述逻辑综合阶段基于所述第二RTL文件生成的通用技术网表，所述第一门级网表为在所述逻辑综合阶段基于所述第一RTL文件生成的门级网表，所述第二门级网表为在所述逻辑综合阶段基于所述第二RTL文件生成的门级网表。
其中，RTL（英文全称：Register Transfer Level）文件是一种硬件设计语言，在数字芯片设计过程中，RTL文件在逻辑设计阶段生成，用于描述数字芯片的逻辑。
需要说明的是，在芯片设计流程的逻辑综合阶段会对RTL文件进行优化，所述第一通用技术网表为在所述逻辑综合阶段未对所述第一RTL文件进行优化而生成的网表，所述第一门级网表为在所述逻辑综合阶段对所述第一RTL文件优化后生成的网表，所述第二通用技术网表为在所述逻辑综合阶段未对所述第二RTL文件进行优化而生成的网表，所述第二门级网表为在所述逻辑综合阶段对所述第二RTL文件优化后生成的网表。
步骤S200、基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本。
步骤S300、基于所述初始逻辑更正文本、所述第一门级网表、所述第二门级网表生成逻辑更正文本。
步骤S400、基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
其中，所述逻辑更正文本中包括所述第一门级网表的至少一个修改点，每个所述修改点清楚描述了所述第一门级网表中的待修改逻辑以及所述待修改逻辑对应的具体修改方法。
本实施例提供的逻辑更正方法通过基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表、所述第一门级网表、所述第二门级网表生成所述逻辑更正文本，并基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表，防止了根据逻辑设计阶段生成的初始RTL文件和对数字芯片的设计逻辑进行更改后在逻辑设计阶段生成的目标RTL文件之间的差异信息对逻辑综合阶段的初始门级网表进行逻辑更正时，由于在逻辑综合阶段可能会对RTL文件进行优化，而导致的在逻辑综合阶段的初始门级网表中找不到上述差异信息对应的修改信息，而无法实现对逻辑综合阶段的逻辑更正，提高了对逻辑综合阶段的初始门级网表进行更正的成功率。
在一些实施例中，所述基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本，包括以下步骤：
基于所述第一RTL文件和所述第二RTL文件确定RTL文件修改文本；
基于所述第一通用技术网表和所述第二通用技术网表，将所述RTL文件修改文本中的每个文本修改点转化为通用网表修改点；
利用所有所述通用网表修改点生成所述初始逻辑更正文本。
其中，所述文本修改点为所述第一RTL文件和所述第二RTL文件的之间的区别点，所述RTL文件修改文本中记录了所述第一RTL文件和所述第二RTL文件之间的所有区别点。
其中，所述基于所述第一通用技术网表和所述第二通用技术网表，将所述RTL文件修改文本中的每个文本修改点转化为通用网表修改点，包括以下步骤：
针对所述RTL文件修改文本中的每个文本修改点，在所述第一通用技术网表中确定与所述文本修改点对应的逻辑事件，并在所述第二通用技术网表中确定与所述文本修改点对应的逻辑事件，及基于所述文本修改点在所述第一通用技术网表中对应的逻辑事件和在所述第二通用技术网表对应中逻辑事件确定所述通用网表修改点。
可以理解地，所述第一通用技术网表是基于所述第一RTL文件直接生成且未经优化的网表，所述第二通用技术网表是基于所述第二RTL文件直接生成且未经优化的网表，本实施例通过基于所述第一通用技术网表和所述第二通用技术网表，将所述RTL文件修改文本中的每个文本修改点转化为通用网表修改点，并利用所有所述通用网表修改点生成所述初始逻辑更正文本，可以防止后续对所述第一门级网表进行更正时，对所述第一门级网表中某些需要进行更正的逻辑事件未进行更正的情况发生，提高了对所述第一门级网表进行更正的成功率。
在一些实施例中，所述基于所述初始逻辑更正文本、所述第一门级网表、所述第二门级网表生成逻辑更正文本，包括以下步骤：
针对所述初始逻辑更正文本中的每个通用网表修改点，在所述第一门级网表中确定与所述通用网表修改点对应的逻辑事件，并在所述第二门级网表中确定与所述通用网表修改点对应的逻辑事件，及基于所述通用网表修改点在所述第一门级网表中对应的逻辑事件和在所述第二门级网表对应中逻辑事件确定门级网表修改点。
利用所有所述门级网表修改点生成所述逻辑更正文本。
采用本实施例获得的所述逻辑更正文本可以防止后续对所述第一门级网表进行更正时，对所述第一门级网表中某些需要进行更正的逻辑事件未进行更正的情况发生，提高了对所述第一门级网表进行更正的成功率。
在一些实施例中，在所述基于所述第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表生成逻辑更正文本之后，所述方法还包括以下步骤：
对所述第一门级网表和所述第二门级网表进行关键组件特征匹配；
若匹配成功，则执行所述基于所述逻辑更正文本对第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
其中，所述关键组件为数字芯片设计中的重要部件，例如逻辑门、寄存器、时钟等。
本实施例在所述基于所述第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表生成逻辑更正文本之后，对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，可以准确定位所述第一门级网表中需要更正的逻辑事件，从而提高对所述第一门级网表进行更正的准确率和成功率。
在一些实施例中，所述对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，包括以下步骤：
基于预设的关键组件特征提取模型分别获取第一关键组件特征信息、第二关键组件特征信息；其中，所述第一关键组件特征信息为所述第一门级网表对应的关键组件特征信息，所述第二关键组件特征信息为所述第二门级网表对应的关键组件特征信息；
基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配。
其中，所述关键组件特征提取模型是基于神经网络模型训练得到的。
本实施例通过基于预设的关键组件特征提取模型分别获取所述第一关键组件特征信息、所述第二关键组件特征信息，并基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，可以快速获取到所述第一门级网表的关键组件和所述第二门级网表的关键组件之间的匹配结果，从而提高对所述第一门级网表进行更正的效率。
在一些实施例中，所述基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，包括以下步骤：
计算所述第一关键组件特征信息和所述第二关键组件特征信息之间的相似度，并将所述相似度与预设相似度进行比较；
若所述相似度大于所述预设相似度，则所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功。
采用本实施例的方法可以高效获取到所述第一门级网表的关键组件和所述第二门级网表的关键组件之间的匹配结果，从而提高对所述第一门级网表进行更正的效率。
在一些实施例中，所述第一关键组件特征信息包括所述第一门级网表的所有第一关键组件和所有所述第一关键组件之间的第一连接关系，所述第二关键组件特征信息包括所述第二门级网表的所有第二关键组件和所有所述第二关键组件之间的第二连接关系，所述基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，包括以下步骤：
基于预设的组件功能提取模块分别提取每个所述第一关键组件的功能和每个所述第二关键组件的功能；
将功能一致的所述第一关键组件和所述第二关键组件进行配对；
若每个所述第一关键组件和每个所述第二关键组件均可实现配对，判断所述第一连接关系和所述第二连接关系是否等价；
若所述第一连接关系和所述第二连接关系等价，则所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功。
可以理解地，在本实施例中，功能一致的所述第一关键组件和所述第二关键组件可以是不同的部件，只要所述第一关键组件和所述第二关键组件的功能一致即可。
本实施例通过将功能一致的所述第一关键组件和所述第二关键组件进行配对，并在若每个所述第一关键组件和每个所述第二关键组件均可实现配对时，判断所述第一连接关系和所述第二连接关系是否等价，及在若所述第一连接关系和所述第二连接关系等价时，确定所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功，可以获得所述第一门级网表的关键组件和所述第二门级网表的关键组件之间更加准确的匹配结果，从而提高对所述第一门级网表进行更正的准确率。
在一些实施例中，所述判断所述第一连接关系和所述第二连接关系是否等价的步骤之后，还包括以下步骤：
若所述第一连接关系和所述第二连接关系不等价，发出所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配失败的告警信息。
本实施例在所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配失败时发出告警信息，可以提醒工作人员对所述第一门级网表进行再次更正，以在数字芯片设计过程中对逻辑功能进行修改时，确保对所述第一门级网表更正成功。
请参阅图2，图2为本申请实施例提供的逻辑更正装置100的结构示意性框图，如图2所示，逻辑更正装置100包括：
获取模块110，用于获取第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表、第一门级网表、第二门级网表；其中，所述第一RTL文件为逻辑设计阶段生成的初始RTL文件，所述第二RTL文件为对数字芯片的设计逻辑进行更改后，在所述逻辑设计阶段生成的目标RTL文件，所述第一通用技术网表为在逻辑综合阶段基于所述第一RTL文件生成的通用技术网表，所述第二通用技术网表为在所述逻辑综合阶段基于所述第二RTL文件生成的通用技术网表，所述第一门级网表为在所述逻辑综合阶段基于所述第一RTL文件生成的门级网表，所述第二门级网表为在所述逻辑综合阶段基于所述第二RTL文件生成的门级网表。
第一生成模块120，用于基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本。
第二生成模块130，用于基于所述初始逻辑更正文本、所述第一门级网表、所述第二门级网表生成逻辑更正文本。
更正模块140，用于基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
在一些实施例中，第一生成模块120包括：
确定单元，用于基于所述第一RTL文件和所述第二RTL文件确定RTL文件修改文本。
转化单元，用于基于所述第一通用技术网表和所述第二通用技术网表，将所述RTL文件修改文本中的每个文本修改点转化为通用网表修改点。
生成单元，用于利用所有所述通用网表修改点生成所述初始逻辑更正文本。
在一些实施例中，逻辑更正装置100还包括：
匹配模块，用于对所述第一门级网表和所述第二门级网表进行关键组件特征匹配。
在一些实施例中，所述匹配模块包括：
提取单元，用于基于预设的关键组件特征提取模型分别获取第一关键组件特征信息、第二关键组件特征信息；其中，所述第一关键组件特征信息为所述第一门级网表对应的关键组件特征信息，所述第二关键组件特征信息为所述第二门级网表对应的关键组件特征信息；
匹配单元，用于基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配。
在一些实施例中，所述匹配单元在执行所述基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配时，用于执行以下步骤：
计算所述第一关键组件特征信息和所述第二关键组件特征信息之间的相似度，并将所述相似度与预设相似度进行比较；
若所述相似度大于所述预设相似度，则所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功。
在一些实施例中，所述第一关键组件特征信息包括所述第一门级网表的所有第一关键组件和所有所述第一关键组件之间的第一连接关系，所述第二关键组件特征信息包括所述第二门级网表的所有第二关键组件和所有所述第二关键组件之间的第二连接关系，所述匹配单元在执行所述基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配时，用于执行以下步骤：
基于预设的组件功能提取模块分别提取每个所述第一关键组件的功能和每个所述第二关键组件的功能；
将功能一致的所述第一关键组件和所述第二关键组件进行配对；
若每个所述第一关键组件和每个所述第二关键组件均可实现配对，判断所述第一连接关系和所述第二连接关系是否等价；
若所述第一连接关系和所述第二连接关系等价，则所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功。
在一些实施例中，所述匹配单元在执行所述判断所述第一连接关系和所述第二连接关系是否等价之后，还用于执行以下步骤：
若所述第一连接关系和所述第二连接关系不等价，发出所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配失败的告警信息。
需要说明的是，所属技术领域的技术人员可以清楚了解到，为了描述的方便和简洁，上述描述的装置和各个模块及单元的具体工作过程，可以参考前述逻辑更正方法实施例中的对应过程，在此不再赘述。
上述实施例提供的逻辑更正装置100可以实现为一种计算机程序的形式，该计算机程序可以在如图3所示的终端设备200上运行。
请参阅图3，图3为本申请实施例提供的终端设备200的结构示意性框图，终端设备200包括处理器201和存储器202，处理器201和存储器202通过系统总线203连接，其中，存储器202可以包括非易失性存储介质和内存储器。
非易失性存储介质可存储计算机程序。该计算机程序包括程序指令，该程序指令被处理器201执行时，可使得处理器201执行上述任一种逻辑更正方法。
处理器201用于提供计算和控制能力，支撑整个终端设备200的运行。
内存储器为非易失性存储介质中的计算机程序的运行提供环境，该计算机程序被处理器201执行时，可使得处理器201执行上述任一种逻辑更正方法。
本领域技术人员可以理解，图3中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所涉及的终端设备200的限定，具体的终端设备200可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
应当理解的是，处理器201可以是中央处理单元 (Central Processing Unit，CPU)，该处理器201还可以是其他通用处理器、数字信号处理器 (Digital SignalProcessor，DSP)、专用集成电路 (Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
其中，在一些实施例中，处理器201用于运行存储在存储器中的计算机程序，以实现如下步骤：
获取第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表、第一门级网表、第二门级网表；其中，所述第一RTL文件为逻辑设计阶段生成的初始RTL文件，所述第二RTL文件为对数字芯片的设计逻辑进行更改后，在所述逻辑设计阶段生成的目标RTL文件，所述第一通用技术网表为在逻辑综合阶段基于所述第一RTL文件生成的通用技术网表，所述第二通用技术网表为在所述逻辑综合阶段基于所述第二RTL文件生成的通用技术网表，所述第一门级网表为在所述逻辑综合阶段基于所述第一RTL文件生成的门级网表，所述第二门级网表为在所述逻辑综合阶段基于所述第二RTL文件生成的门级网表；
基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本；
基于所述初始逻辑更正文本、所述第一门级网表、所述第二门级网表生成逻辑更正文本；
基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
在一些实施例中，处理器201在实现所述基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本时，用于实现：
基于所述第一RTL文件和所述第二RTL文件确定RTL文件修改文本；
基于所述第一通用技术网表和所述第二通用技术网表，将所述RTL文件修改文本中的每个文本修改点转化为通用网表修改点；
利用所有所述通用网表修改点生成所述初始逻辑更正文本。
在一些实施例中，处理器201在实现所述基于所述第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表生成逻辑更正文本之后，还用于实现：
对所述第一门级网表和所述第二门级网表进行关键组件特征匹配；
若匹配成功，则执行所述基于所述逻辑更正文本对第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
在一些实施例中，处理器201在实现所述对所述第一门级网表和所述第二门级网表进行关键组件特征匹配时，用于实现：
基于预设的关键组件特征提取模型分别获取第一关键组件特征信息、第二关键组件特征信息；其中，所述第一关键组件特征信息为所述第一门级网表对应的关键组件特征信息，所述第二关键组件特征信息为所述第二门级网表对应的关键组件特征信息；
基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配。
在一些实施例中，处理器201在实现所述基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配时，用于实现：
计算所述第一关键组件特征信息和所述第二关键组件特征信息之间的相似度，并将所述相似度与预设相似度进行比较；
若所述相似度大于所述预设相似度，则所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功。
在一些实施例中，所述第一关键组件特征信息包括所述第一门级网表的所有第一关键组件和所有所述第一关键组件之间的第一连接关系，所述第二关键组件特征信息包括所述第二门级网表的所有第二关键组件和所有所述第二关键组件之间的第二连接关系，处理器201在实现所述基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配时，用于实现：
基于预设的组件功能提取模块分别提取每个所述第一关键组件的功能和每个所述第二关键组件的功能；
将功能一致的所述第一关键组件和所述第二关键组件进行配对；
若每个所述第一关键组件和每个所述第二关键组件均可实现配对，判断所述第一连接关系和所述第二连接关系是否等价；
若所述第一连接关系和所述第二连接关系等价，则所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功。
在一些实施例中，处理器201在实现所述判断所述第一连接关系和所述第二连接关系是否等价的步骤之后，还用于实现：
若所述第一连接关系和所述第二连接关系不等价，发出所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配失败的告警信息。
需要说明的是，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的终端设备200的具体工作过程，可以参考前述逻辑更正方法的对应过程，在此不再赘述。
本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被一个或多个处理器执行时使所述一个或多个处理器实现如本申请实施例提供的逻辑更正方法。
其中，所述计算机可读存储介质可以是前述实施例终端设备200的内部存储单元，例如终端设备200的硬盘或内存。所述计算机可读存储介质也可以是终端设备200的外部存储设备，例如终端设备200配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(Flash Card)等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种逻辑更正方法，其特征在于，所述方法包括：
获取第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表、第一门级网表、第二门级网表；其中，所述第一RTL文件为逻辑设计阶段生成的初始RTL文件，所述第二RTL文件为对数字芯片的设计逻辑进行更改后，在所述逻辑设计阶段生成的目标RTL文件，所述第一通用技术网表为在逻辑综合阶段基于所述第一RTL文件生成的通用技术网表，所述第二通用技术网表为在所述逻辑综合阶段基于所述第二RTL文件生成的通用技术网表，所述第一门级网表为在所述逻辑综合阶段基于所述第一RTL文件生成的门级网表，所述第二门级网表为在所述逻辑综合阶段基于所述第二RTL文件生成的门级网表；
基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本；
基于所述初始逻辑更正文本、所述第一门级网表、所述第二门级网表生成逻辑更正文本；
基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
2.根据权利要求1所述的逻辑更正方法，其特征在于，所述基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本，包括：
基于所述第一RTL文件和所述第二RTL文件确定RTL文件修改文本；
基于所述第一通用技术网表和所述第二通用技术网表，将所述RTL文件修改文本中的每个文本修改点转化为通用网表修改点；
利用所有所述通用网表修改点生成所述初始逻辑更正文本。
3.根据权利要求1所述的逻辑更正方法，其特征在于，在所述基于所述第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表生成逻辑更正文本之后，所述方法还包括：
对所述第一门级网表和所述第二门级网表进行关键组件特征匹配；
若匹配成功，则执行所述基于所述逻辑更正文本对第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
4.根据权利要求3所述的逻辑更正方法，其特征在于，所述对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，包括：
基于预设的关键组件特征提取模型分别获取第一关键组件特征信息、第二关键组件特征信息；其中，所述第一关键组件特征信息为所述第一门级网表对应的关键组件特征信息，所述第二关键组件特征信息为所述第二门级网表对应的关键组件特征信息；
基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配。
5.根据权利要求4所述的逻辑更正方法，其特征在于，所述基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，包括：
计算所述第一关键组件特征信息和所述第二关键组件特征信息之间的相似度，并将所述相似度与预设相似度进行比较；
若所述相似度大于所述预设相似度，则所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功。
6.根据权利要求4所述的逻辑更正方法，其特征在于，所述第一关键组件特征信息包括所述第一门级网表的所有第一关键组件和所有所述第一关键组件之间的第一连接关系，所述第二关键组件特征信息包括所述第二门级网表的所有第二关键组件和所有所述第二关键组件之间的第二连接关系，所述基于所述第一关键组件特征信息和所述第二关键组件特征信息对所述第一门级网表和所述第二门级网表进行关键组件特征匹配，包括：
基于预设的组件功能提取模块分别提取每个所述第一关键组件的功能和每个所述第二关键组件的功能；
将功能一致的所述第一关键组件和所述第二关键组件进行配对；
若每个所述第一关键组件和每个所述第二关键组件均可实现配对，判断所述第一连接关系和所述第二连接关系是否等价；
若所述第一连接关系和所述第二连接关系等价，则所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配成功。
7.根据权利要求6所述的逻辑更正方法，其特征在于，所述判断所述第一连接关系和所述第二连接关系是否等价的步骤之后，还包括：
若所述第一连接关系和所述第二连接关系不等价，发出所述第一门级网表的关键组件特征与所述第二门级网表的关键组件特征匹配失败的告警信息。
8.一种逻辑更正装置，其特征在于，所述逻辑更正装置包括：
获取模块，用于获取第一RTL文件、第二RTL文件、第一通用技术网表、第二通用技术网表、第一门级网表、第二门级网表；其中，所述第一RTL文件为逻辑设计阶段生成的初始RTL文件，所述第二RTL文件为对数字芯片的设计逻辑进行更改后，在所述逻辑设计阶段生成的目标RTL文件，所述第一通用技术网表为在逻辑综合阶段基于所述第一RTL文件生成的通用技术网表，所述第二通用技术网表为在所述逻辑综合阶段基于所述第二RTL文件生成的通用技术网表，所述第一门级网表为在所述逻辑综合阶段基于所述第一RTL文件生成的门级网表，所述第二门级网表为在所述逻辑综合阶段基于所述第二RTL文件生成的门级网表；
第一生成模块，用于基于所述第一RTL文件、所述第二RTL文件、所述第一通用技术网表、所述第二通用技术网表生成初始逻辑更正文本；
第二生成模块，用于基于所述初始逻辑更正文本、所述第一门级网表、所述第二门级网表生成逻辑更正文本；
更正模块，用于基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表。
9.一种终端设备，其特征在于，所述终端设备包括处理器、存储器以及存储在所述存储器上并可被所述处理器执行的计算机程序，其中，所述计算机程序被所述处理器执行时，实现如权利要求1至7中任一项所述的逻辑更正方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，其中，所述计算机程序被处理器执行时，实现如权利要求1至7中任一项所述的逻辑更正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310819508.3A CN116542191B (zh) | 2023-07-06 | 2023-07-06 | 逻辑更正方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310819508.3A CN116542191B (zh) | 2023-07-06 | 2023-07-06 | 逻辑更正方法、装置、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116542191A true CN116542191A (zh) | 2023-08-04 |
| CN116542191B CN116542191B (zh) | 2023-12-05 |
Family
ID=87452846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310819508.3A Active CN116542191B (zh) | 2023-07-06 | 2023-07-06 | 逻辑更正方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116542191B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6226777B1 (en) * | 1998-11-25 | 2001-05-01 | Agilent Technologies, Inc. | Method and system for improving the performance of a circuit design verification tool |
| US6295636B1 (en) * | 1998-02-20 | 2001-09-25 | Lsi Logic Corporation | RTL analysis for improved logic synthesis |
| US20020157080A1 (en) * | 2001-04-20 | 2002-10-24 | Hitachi, Ltd. | Design method of a logic circuit |
| US8627248B1 (en) * | 2012-07-28 | 2014-01-07 | Synopsys, Inc. | Verification for functional independence of logic designs that use redundant representation |
| CN105701294A (zh) * | 2016-01-13 | 2016-06-22 | 盛科网络（苏州）有限公司 | 实现芯片复杂工程修改的方法及系统 |
| US10095822B1 (en) * | 2016-12-12 | 2018-10-09 | Cadence Design Systems, Inc. | Memory built-in self-test logic in an integrated circuit design |
| US10885252B1 (en) * | 2020-02-28 | 2021-01-05 | Cadence Design Systems, Inc. | Coverage model enhancement to support logic and arithmetic expressions |
| CN112541310A (zh) * | 2020-12-18 | 2021-03-23 | 广东高云半导体科技股份有限公司 | 逻辑综合控制方法及装置 |
| CN112926285A (zh) * | 2021-02-23 | 2021-06-08 | 北京集创北方科技股份有限公司 | 芯片验证方法、平台、装置、设备和存储介质 |
| CN113392603A (zh) * | 2021-08-16 | 2021-09-14 | 北京芯愿景软件技术股份有限公司 | 门级电路的rtl代码生成方法、装置和电子设备 |
| CN114048701A (zh) * | 2022-01-12 | 2022-02-15 | 湖北芯擎科技有限公司 | 网表eco方法、装置、设备及可读存储介质 |
| CN114117979A (zh) * | 2020-08-28 | 2022-03-01 | 奇捷科技股份有限公司 | 消除fpga实现电路的功能错误和木马的方法和装置 |
| WO2022042397A1 (zh) * | 2020-08-25 | 2022-03-03 | 中兴通讯股份有限公司 | 逻辑综合方法、设备和存储介质 |
-
2023
- 2023-07-06 CN CN202310819508.3A patent/CN116542191B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6295636B1 (en) * | 1998-02-20 | 2001-09-25 | Lsi Logic Corporation | RTL analysis for improved logic synthesis |
| US6226777B1 (en) * | 1998-11-25 | 2001-05-01 | Agilent Technologies, Inc. | Method and system for improving the performance of a circuit design verification tool |
| US20020157080A1 (en) * | 2001-04-20 | 2002-10-24 | Hitachi, Ltd. | Design method of a logic circuit |
| US8627248B1 (en) * | 2012-07-28 | 2014-01-07 | Synopsys, Inc. | Verification for functional independence of logic designs that use redundant representation |
| CN105701294A (zh) * | 2016-01-13 | 2016-06-22 | 盛科网络（苏州）有限公司 | 实现芯片复杂工程修改的方法及系统 |
| US10095822B1 (en) * | 2016-12-12 | 2018-10-09 | Cadence Design Systems, Inc. | Memory built-in self-test logic in an integrated circuit design |
| US10885252B1 (en) * | 2020-02-28 | 2021-01-05 | Cadence Design Systems, Inc. | Coverage model enhancement to support logic and arithmetic expressions |
| WO2022042397A1 (zh) * | 2020-08-25 | 2022-03-03 | 中兴通讯股份有限公司 | 逻辑综合方法、设备和存储介质 |
| CN114117979A (zh) * | 2020-08-28 | 2022-03-01 | 奇捷科技股份有限公司 | 消除fpga实现电路的功能错误和木马的方法和装置 |
| CN112541310A (zh) * | 2020-12-18 | 2021-03-23 | 广东高云半导体科技股份有限公司 | 逻辑综合控制方法及装置 |
| CN112926285A (zh) * | 2021-02-23 | 2021-06-08 | 北京集创北方科技股份有限公司 | 芯片验证方法、平台、装置、设备和存储介质 |
| CN113392603A (zh) * | 2021-08-16 | 2021-09-14 | 北京芯愿景软件技术股份有限公司 | 门级电路的rtl代码生成方法、装置和电子设备 |
| CN114048701A (zh) * | 2022-01-12 | 2022-02-15 | 湖北芯擎科技有限公司 | 网表eco方法、装置、设备及可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116542191B (zh) | 2023-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114048701B (zh) | 网表eco方法、装置、设备及可读存储介质 | |
| CN112509600A (zh) | 模型的训练方法、装置、语音转换方法、设备及存储介质 | |
| CN114090671A (zh) | 数据导入方法、装置、电子设备及存储介质 | |
| CN110458184B (zh) | 光学字符识别辅助方法、装置、计算机设备及存储介质 | |
| CN110046086B (zh) | 用于测试的期望数据生成方法及装置和电子设备 | |
| CN113342671B (zh) | 对运算模块进行验证的方法、装置、电子设备和介质 | |
| CN116542191B (zh) | 逻辑更正方法、装置、设备及存储介质 | |
| CN112214402B (zh) | 一种代码验证算法的选择方法、装置及存储介质 | |
| US11182375B2 (en) | Metadata validation tool | |
| US9880813B2 (en) | RTE code generating method and apparatus performing the same | |
| CN111428708A (zh) | 车牌校验方法、装置、计算机设备及存储介质 | |
| CN116522831B (zh) | 门级网表的更正方法、装置、设备及存储介质 | |
| CN110569038A (zh) | 随机验证参数设计方法、装置、计算机设备及存储介质 | |
| CN115981935A (zh) | 芯片测试方法、芯片、设备及存储介质 | |
| CN113722321A (zh) | 数据导出方法、装置和电子设备 | |
| CN114171205A (zh) | 医疗数据处理方法、装置以及数字模型编辑器 | |
| CN114489009A (zh) | 配置信息的写入方法、装置、电子设备及存储介质 | |
| CN113254248A (zh) | 一种故障诊断方法、系统及计算设备 | |
| US10387138B2 (en) | Electronic device and software updating and registration template generating method | |
| US11200069B1 (en) | Systems and methods for generating a software application | |
| CN101739271A (zh) | 开机方法及其应用 | |
| CN113360239A (zh) | 页面更新方法、装置、计算机设备和存储介质 | |
| CN113805855A (zh) | 一种方法级别的幂等性解决方法、装置及存储介质 | |
| CN112465004A (zh) | 自动化测试方法、装置、电子设备及计算机可读存储介质 | |
| CN114138672A (zh) | 芯片设计代码自动纠正的方法及应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Lin Deji Inventor after: Wei Xing Inventor after: Diao Yi Inventor after: Yuan Feng Inventor after: Yang Xiaoqing Inventor before: Lin Deji Inventor before: Wei Xing Inventor before: Diao Yi |