CN115981935A - 芯片测试方法、芯片、设备及存储介质 - Google Patents

芯片测试方法、芯片、设备及存储介质 Download PDF

Info

Publication number
CN115981935A
CN115981935A CN202211640793.4A CN202211640793A CN115981935A CN 115981935 A CN115981935 A CN 115981935A CN 202211640793 A CN202211640793 A CN 202211640793A CN 115981935 A CN115981935 A CN 115981935A
Authority
CN
China
Prior art keywords
chip
core
random number
test
midstate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211640793.4A
Other languages
English (en)
Inventor
杨光吉
刘发明
刘敏
王文海
李颖海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bitmain Technologies Inc
Original Assignee
Bitmain Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bitmain Technologies Inc filed Critical Bitmain Technologies Inc
Priority to CN202211640793.4A priority Critical patent/CN115981935A/zh
Publication of CN115981935A publication Critical patent/CN115981935A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本申请提供一种芯片测试方法、芯片、设备及存储介质,属于芯片测试领域该方法包括:获取芯片测试指令,根据芯片测试指令多次向运行的芯片的各核输入midstate字段和随机数进行运算,得到各核的多个运算结果;根据各核的多个运算结果,从多次输入的midstate字段和随机数中确定各核的目标midstate字段和黄金随机数;获取芯片的测试条件,测试条件包括测试电压和测试时钟;基于测试电压和测试时钟运行所述芯片,并根据各核对应的目标midstate字段和黄金随机数,对芯片进行测试,极大地提高了芯片的测试效率和准确性。

Description

芯片测试方法、芯片、设备及存储介质
技术领域
本申请涉及芯片测试技术领域,尤其涉及一种芯片测试方法、芯片、设备及存储介质。
背景技术
数字货币一般是虚拟加密的,且为对等网络(Peer to Peer,P2P),例如比特币。数字货币的独特之处在于,它一般不依靠特定货币机构发行,而是依据特定算法通过大量运算来产生。例如,比特币交易使用整个P2P网络中众多节点构成的分布式数据库来确认并记录所有的交易行为,并使用密码学设计来确保安全性。
使用例如数字货币挖矿机等的数据处理设备可以进行数字货币挖矿,其核心是根据挖矿机的运算能力来获得奖励,也就是说,数据处理设备是工作量证明(proof ofpower,POW)型的。对于数据处理设备而言,芯片的算力和功耗是决定其性能的至关重要的因素。
现有的asicboost条件下进行芯片测试的过程中,生成一个黄金随机数(goldennonce)所对应的运行只能产生一个中间状态(midstate)字段,在芯片测试过程中,芯片的版本号对应运行所需的midstate字段是多个时,则需要伪造多个midstate字段以达到芯片运行所需的midstate字段,导致芯片测试时间长和效率低。
因此,如何提高芯片的测试效率和准确性是目前亟待解决的问题。
发明内容
本申请的主要目的在于提供一种芯片测试方法、芯片、设备及存储介质,旨在提高芯片的测试效率和准确性。
第一方面,本申请提供一种芯片测试方法,应用于待测试的芯片,所述芯片包括多个核,所述芯片测试方法包括以下步骤:
获取芯片测试指令,根据所述芯片测试指令多次向运行的所述芯片的各所述核输入midstate字段和随机数进行运算,得到各所述核的多个运算结果;
根据各所述核的多个运算结果,从多次输入的所述midstate字段和随机数中确定各所述核的目标midstate字段和黄金随机数;
获取所述芯片的测试条件,所述测试条件包括测试电压和测试时钟;
基于所述测试电压和测试时钟运行所述芯片,并根据各所述核对应的所述目标midstate字段和所述黄金随机数,对所述芯片进行测试。
第二方面,本申请还提供一种芯片,所述芯片包括处理器、存储器、以及存储在所述存储器上并可被所述处理器执行的计算机程序,其中所述计算机程序被所述处理器执行时,实现如上述的芯片测试方法的步骤。
第三方面,本申请还提供一种计算机设备,所述计算机设备包括如上所述芯片,所述芯片实现如上芯片测试方法的步骤。
第四方面,本申请还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,其中所述计算机程序被处理器执行时,实现如上述的芯片测试方法的步骤。
本申请提供一种芯片测试方法、芯片、设备及存储介质,本申请通过获取芯片测试指令,根据芯片测试指令多次向运行的芯片的各核输入midstate字段和随机数进行运算,得到各核的多个运算结果;然后根据各核的多个运算结果,从多次输入的midstate字段和随机数中确定各核的目标midstate字段和黄金随机数;之后获取芯片的包括测试电压和测试时钟的测试条件;并基于测试电压和测试时钟运行所述芯片,根据各核对应的目标midstate字段和黄金随机数,对芯片进行测试。本方案先确定待测试的芯片的目标midstate字段和黄金随机数,并根据各核对应的目标midstate字段和黄金随机数,对芯片进行测试,极大地提高了芯片的测试效率和准确性。
附图说明
为了更清楚地说明本申请实施例技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种芯片测试方法的流程示意图;
图2为本申请实施例提供的一种芯片的结构示意图;
图3为本申请实施例提供的一种区块头的结构示意图;
图4为图1中的芯片测试方法的子步骤流程示意图;
图5为本申请实施例提供的一种芯片的结构示意性框图;
图6为本申请实施例提供的一种计算机设备的结构示意性框图。
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
附图中所示的流程图仅是示例说明,不是必须包括所有的内容和操作/步骤,也不是必须按所描述的顺序执行。例如,有的操作/步骤还可以分解、组合或部分合并,因此实际执行的顺序有可能根据实际情况改变。
本申请实施例提供一种芯片测试方法、芯片、设备及存储介质。其中,该芯片测试方法可应用于芯片中,该芯片包括但不限于中央处理器(central processing unit,CPU)芯片、存储芯片和数字多媒体芯片等,该CPU芯片包括但不限于CPU和显卡等。例如,在该芯片为显卡的情况下,显卡包括多个核,获取显卡测试指令,根据显卡测试指令多次向运行的显卡的各核输入midstate字段和随机数进行运算,得到各核的多个运算结果;根据各核的多个运算结果,从多次输入的midstate字段和随机数中确定各核的目标midstate字段和黄金随机数;获取显卡的测试条件,该测试条件包括测试电压和测试时钟;基于测试电压和测试时钟运行该显卡,并根据各核对应的目标midstate字段和黄金随机数,对显卡进行测试,极大地提高了显卡的测试效率和准确性。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
请参照图1,图1为本申请的实施例提供的一种芯片测试方法的流程示意图。
如图1所示,该芯片测试方法包括步骤S101至步骤S104。
步骤S101、获取芯片测试指令,根据所述芯片测试指令多次向运行的所述芯片的各所述核输入midstate字段和随机数进行运算,得到各所述核的多个运算结果。
其中,该芯片包括多个核(core),该芯片所包括核的数量与核的种类可以根据实际情况进行设置,本申请实施例对此不做具体限定。例如,如图2所示,芯片200包括核A211、核B212、核C213、核D221、核E222、核F223、核G231、核H232、核J233、核K241、核M242和核N243,其中,核A211、核B212与核C213属于相同的核,核D221、核E222、核F223、核G231与核H232属于相同的核,核J233、核K241、核M242与核N243属于相同的核。
在一实施例中,获取芯片测试指令,根据芯片测试指令获取预设电压和预设时钟,基于该预设电压和预设时钟运行该芯片,多次向各核输入midstate字段和随机数进行运算,得到各核的多个运算结果。其中,该预设电压和预设时钟是使得芯片中各核能够进行正常运行的电压和时钟,该电压和时钟可以根据实际情况进行设置,本发明实施例对此不做具体限定,例如,该电压可以是1.2V,该时钟可以是1800MHz。通过多次向各核输入midstate字段和随机数进行运算,能够准确地得到各核的多个运算结果。
需要说明的是,获取芯片测试指令的方式可以根据实际情况进行设置,本发明实施例对此不做具体限定,例如,接收用户终端发送的芯片测试指令,用户终端包括但不限于台式电脑、笔记本电脑和手机等设备。
在一实施例中,根据芯片测试指令获取预设安全散列算法;基于预设安全散列算法,多次向各核输入midstate字段和随机数进行运算,得到各核的多个运算结果。其中,该预设安全散列算法可以根据实际情况进行选择,本发明实施例对此不做具体限定,例如,该预设安全散列算法可以是SHA256算法。基于该预设安全散列算法,多次向各核输入midstate字段和随机数进行运算,能够准确地得到各核的多个运算结果。
需要说明的是,如图3所示,区块头(Block Header)为128Bytes,区块头包括64Bytes的chunk1和64Bytes的chunk2;chunk1包括4Bytes的版本号(Version)、32Bytes的父区块哈希(Previous Hash)和32Bytes的Merkle Root(Merkle Root的28Bytes处于chunk1和4Bytes处于chunk2);chunk2包括12Bytes的Data2(Data2包括4Bytes的MerkleRoot、4Bytes的时间戳(Ntime)和4Bytes的难度(Nbit))、4Bytes的随机数(Nonce)和48Bytes的Padding(补全字节)。在进行芯片测试时,对中间状态(midstate)字段和chunk2中的Nonce进行哈希运算,得到各核的Hash,即得到了各个核的多个运算结果。
步骤S102、根据各所述核的多个运算结果,从多次输入的所述midstate字段和随机数中确定各所述核的目标midstate字段和黄金随机数。
其中,该目标midstate字段是核运算结果符合预设要求的所对应midstate字段得到的,该黄金随机数是核运算结果符合预设要求的所对应的随机数得到的。
在一实施例中,确定各核是否存在符合预设要求的运算结果;当核存在符合预设要求的运算结果,将符合预设要求的运算结果对应述midstate字段和随机数,确定为核的目标midstate字段和黄金随机数。其中,该预设要求可以根据实际情况进行设置,本发明实施例对此不做具体限定,例如,该预设要求可以是运算结果是否大于或等于预设难度阈值。通过确定各核是否存在符合预设要求的运算结果,能够准确地知晓各核是否存在符合要求的目标midstate字段和黄金随机数,极大地提高了芯片测试的效率。
在一实施例中,当核不存在符合预设要求的运算结果,对该核继续输入midstate字段和随机数进行运算,直至核存在符合预设要求的运算结果,以提高芯片测试的效率和准确性。
示例性的,多次对核1分别输入midstate字段1和随机数1、midstate字段2和随机数2、midstate字段3和随机数3、midstate字段4和随机数4、midstate字段5和随机数5,其中,核1对midstate字段4和随机数4进行运算生成的运算结果4符合预设要求,则将midstate字段4确定为目标midstate字段,以及将随机数4确定为目标黄金随机数。
步骤S103、获取所述芯片的测试条件,所述测试条件包括测试电压和测试时钟。
其中,该测试条件包括芯片的测试电压和测试时钟,该测试电压为芯片的运行电压,该测试时钟为芯片的运行的频率,其中,测试电压可以是1.5V,该时钟可以是3000MHz。
步骤S104、基于所述测试电压和测试时钟运行所述芯片,并根据各所述核对应的所述目标midstate字段和所述黄金随机数,对所述芯片进行测试。
在一实施例中,如图4所示,步骤S104包括子步骤S1041至子步骤S1042。
子步骤S1041、基于所述测试电压和测试时钟运行所述芯片,并将各所述目标midstate字段输入至匹配的所述核中运算,生成各所述目标midstate字段对应的随机数。
基于测试电压和测试时钟运行芯片和预设安全散列算法,向各核输入匹配的目标midstate字段进行运算,得到各目标midstate字段对应的随机数。通过向各核输入目标midstate字段进行测试运算,能够提高芯片测试的效率。
在一实施例中,向各核输入匹配的目标midstate字段进行运算,得到各目标midstate字段对应的随机数的方式可以为:根据芯片的版本号确定一个测试轮次待测试核的数量,并从多个核中获取一次测试所需的多个目标核,对各个目标核输入对应目标midstate字段进行运算,得到各个核的目标midstate字段对应的随机数。
需要说明的是,芯片运行需要版本号对应数量个的midstate字段,对一个测试轮次的各待测核均输入一个目标midstate字段,即可达到芯片一次运行需要的midstate字段的个数,对各核对已输入的目标midstate字段进行运算,即可完成一个测试轮次的核测试,极大地提高了芯片的测试效率。
在一实施例中,根据芯片的版本号确定一个测试轮次待测试核的数量的方式可以为:获取预设的版本号与一个测试轮次待测试核的数量之间的映射关系表,从该映射关系表中查询该版本号对应的待测试核的数量,得到此芯片一个测试轮次待测试核的数量。其中,该映射关系表为预先根据版本号和一个测试轮次待测试核的数量建立的,该映射关系表可以根据实际情况进行建立,本发明实施例对此不做具体限定。根据该映射关系表能够准确地知晓此芯片一个测试轮次可测试核的数量。
子步骤S1042、根据各所述目标midstate字段对应的随机数和所述黄金随机数,确定所述芯片的测试结果。
在一实施例中,根据各目标midstate字段对应的随机数和黄金随机数,确定各目标midstate字段匹配的核的核测试结果;根据各核的核测试结果,确定芯片的测试结果。通过确定各个核的测试结果,能够准确地得到芯片的测试结果,极大地提高了芯片测试的准确性。
在一实施例中,根据各目标midstate字段对应的随机数和黄金随机数,确定各目标midstate字段匹配的核的核测试结果的方式可以为:确定各目标midstate字段对应的随机数和黄金随机数是否相同;若目标midstate字段对应的随机数和黄金随机数相同,则确定目标midstate字段匹配的核的核测试结果为通过测试;若目标midstate字段对应的随机数和黄金随机数不相同,则确定目标midstate字段匹配的核的核测试结果为未通过测试。通过确定各核所对应的随机数和黄金随机数是否相同,能够准确地知晓各个核是否通过测试,极大地提高了芯片测试的准确性。
在一实施例中,根据各核的核测试结果,确定芯片的测试结果的方式可以为:当各核的核测试结果均为通过测试,确定芯片的测试结果为通过测试;当存在至少一个核的测试结果为未通过测试,确定芯片的测试结果为未通过测试。根据各个核是通过测试,能够准确地知晓在此测试电压和测试时钟的测试条件下芯片是否通过测试,极大地提高了芯片测试的准确性。
上述实施例提供的芯片测试方法,通过获取芯片测试指令,根据芯片测试指令多次向运行的芯片的各核输入midstate字段和随机数进行运算,得到各核的多个运算结果;然后根据各核的多个运算结果,从多次输入的midstate字段和随机数中确定各核的目标midstate字段和黄金随机数;之后获取芯片的包括测试电压和测试时钟的测试条件;并基于测试电压和测试时钟运行所述芯片,根据各核对应的目标midstate字段和黄金随机数,对芯片进行测试。本方案先确定待测试的芯片的目标midstate字段和黄金随机数,并根据各核对应的目标midstate字段和黄金随机数,对芯片进行测试,极大地提高了芯片的测试效率和准确性。
请参阅图5,图5为本申请实施例提供的一种芯片的结构示意性框图。
如图5所示,该芯片300包括通过系统总线301连接的处理器302和存储器303,其中,存储器可以包括存储介质和内存储器。
存储介质可存储计算机程序。该计算机程序包括程序指令,该程序指令被执行时,可使得处理器执行任意一种芯片测试方法。
处理器302用于提供计算和控制能力,支撑整个芯片的运行。
内存储器为存储介质中的计算机程序的运行提供环境,该计算机程序被处理器执行时,可使得处理器执行任意一种芯片测试方法。
本领域技术人员可以理解,图5中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的芯片的限定,具体的芯片可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
应当理解的是,处理器302可以是中央处理单元(Central Processing Unit,CPU),该处理器还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中,通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
其中,在一个实施例中,所述处理器302用于运行存储在存储器中的计算机程序,以实现如下步骤:
获取芯片测试指令,根据所述芯片测试指令多次向运行的所述芯片的各所述核输入midstate字段和随机数进行运算,得到各所述核的多个运算结果;
根据各所述核的多个运算结果,从多次输入的所述midstate字段和随机数中确定各所述核的目标midstate字段和黄金随机数;
获取所述芯片的测试条件,所述测试条件包括测试电压和测试时钟;
基于所述测试电压和测试时钟运行所述芯片,并根据各所述核对应的所述目标midstate字段和所述黄金随机数,对所述芯片进行测试。
在一个实施例中,所述处理器302在实现所述根据所述芯片测试指令多次向运行的所述芯片的各所述核输入midstate字段和随机数进行运算,得到各所述核的多个运算结果时,用于实现:
根据所述芯片测试指令获取预设安全散列算法;
基于所述预设安全散列算法,多次向各所述核输入midstate字段和随机数进行运算,得到各所述核的多个运算结果。
在一个实施例中,所述处理器302在实现获取根据各所述核的多个运算结果,从多次输入的所述midstate字段和随机数中确定各所述核的目标midstate字段和黄金随机数时,用于实现:
确定各所述核是否存在符合预设要求的运算结果;
当所述核存在符合预设要求的运算结果,将符合预设要求的运算结果对应的所述midstate字段和随机数,确定为所述核的目标midstate字段和黄金随机数。
在一个实施例中,所述处理器302在实现所述基于所述测试电压和测试时钟运行所述芯片,并根据各所述核对应的所述目标midstate字段和所述黄金随机数,对所述芯片进行测试时,用于实现:
基于所述测试电压和测试时钟运行所述芯片,并将各所述目标midstate字段输入至匹配的所述核中运算,生成各所述目标midstate字段对应的随机数;
根据各所述目标midstate字段对应的随机数和所述黄金随机数,确定所述芯片的测试结果。
在一个实施例中,所述处理器302在实现所述根据各所述目标midstate字段对应的随机数和所述黄金随机数,确定所述芯片的测试结果时,用于实现:
根据各所述目标midstate字段对应的随机数和所述黄金随机数,确定各所述目标midstate字段匹配的所述核的核测试结果;
根据各所述核的核测试结果,确定所述芯片的测试结果。
在一个实施例中,所述处理器302在实现所述根据各所述目标midstate字段对应的随机数和所述黄金随机数,确定各所述目标midstate字段匹配的所述核的核测试结果时,用于实现:
确定各所述目标midstate字段对应的随机数和所述黄金随机数是否相同;
若所述目标midstate字段对应的随机数和所述黄金随机数相同,则确定所述目标midstate字段匹配的所述核的核测试结果为通过测试;
若所述目标midstate字段对应的随机数和所述黄金随机数不相同,则确定所述目标midstate字段匹配的所述核的核测试结果为未通过测试。
在一个实施例中,所述处理器302在实现根据各所述核的核测试结果,确定所述芯片的测试结果时,用于实现:
当各所述核的核测试结果均为通过测试,确定所述芯片的测试结果为通过测试;
当存在至少一个所述核的测试结果为未通过测试,确定所述芯片的测试结果为未通过测试。
需要说明的是,所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述芯片的具体工作过程,可以参考前述芯片测试方法实施例中的对应过程,在此不再赘述。
请参阅图6,图6为本申请实施例提供的一种计算机设备的结构示意性框图。
如图6所示,该计算机设备400包括芯片401,该芯片401用于执行前述芯片测试方法的步骤,该计算机设备400包括台式电脑、笔记本电脑、服务器和手机等设备。
本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序中包括程序指令,所述程序指令被执行时所实现的方法可参照本申请芯片测试方法的各个实施例。
其中,所述计算机可读存储介质可以是前述实施例所述的芯片的内部存储单元,例如所述芯片的硬盘或内存。所述计算机可读存储介质可以是非易失性的,也可以是易失性的。所述计算机可读存储介质也可以是所述芯片的外部存储设备,例如所述芯片上配备的插接式硬盘,智能存储卡(Smart Media Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)等。
应当理解,在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当理解,在本申请说明书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种芯片测试方法,其特征在于,应用于待测试的芯片,所述芯片包括多个核,所述方法包括:
获取芯片测试指令,根据所述芯片测试指令多次向运行的所述芯片的各所述核输入midstate字段和随机数进行运算,得到各所述核的多个运算结果;
根据各所述核的多个运算结果,从多次输入的所述midstate字段和随机数中确定各所述核的目标midstate字段和黄金随机数;
获取所述芯片的测试条件,所述测试条件包括测试电压和测试时钟;
基于所述测试电压和测试时钟运行所述芯片,并根据各所述核对应的所述目标midstate字段和所述黄金随机数,对所述芯片进行测试。
2.如权利要求1所述的芯片测试方法,其特征在于,所述根据所述芯片测试指令多次向运行的所述芯片的各所述核输入midstate字段和随机数进行运算,得到各所述核的多个运算结果,包括:
根据所述芯片测试指令获取预设安全散列算法;
基于所述预设安全散列算法,多次向各所述核输入midstate字段和随机数进行运算,得到各所述核的多个运算结果。
3.如权利要求1所述的芯片测试方法,其特征在于,获取根据各所述核的多个运算结果,从多次输入的所述midstate字段和随机数中确定各所述核的目标midstate字段和黄金随机数,包括:
确定各所述核是否存在符合预设要求的运算结果;
当所述核存在符合预设要求的运算结果,将符合预设要求的运算结果对应的所述midstate字段和随机数,确定为所述核的目标midstate字段和黄金随机数。
4.如权利要求1所述的芯片测试方法,其特征在于,所述基于所述测试电压和测试时钟运行所述芯片,并根据各所述核对应的所述目标midstate字段和所述黄金随机数,对所述芯片进行测试,包括:
基于所述测试电压和测试时钟运行所述芯片,并将各所述目标midstate字段输入至匹配的所述核中运算,生成各所述目标midstate字段对应的随机数;
根据各所述目标midstate字段对应的随机数和所述黄金随机数,确定所述芯片的测试结果。
5.如权利要求4所述的芯片测试方法,其特征在于,所述根据各所述目标midstate字段对应的随机数和所述黄金随机数,确定所述芯片的测试结果,包括:
根据各所述目标midstate字段对应的随机数和所述黄金随机数,确定各所述目标midstate字段匹配的所述核的核测试结果;
根据各所述核的核测试结果,确定所述芯片的测试结果。
6.如权利要求5所述的芯片测试方法,其特征在于,所述根据各所述目标midstate字段对应的随机数和所述黄金随机数,确定各所述目标midstate字段匹配的所述核的核测试结果,包括:
确定各所述目标midstate字段对应的随机数和所述黄金随机数是否相同;
若所述目标midstate字段对应的随机数和所述黄金随机数相同,则确定所述目标midstate字段匹配的所述核的核测试结果为通过测试;
若所述目标midstate字段对应的随机数和所述黄金随机数不相同,则确定所述目标midstate字段匹配的所述核的核测试结果为未通过测试。
7.如权利要求5所述的芯片测试方法,其特征在于,根据各所述核的核测试结果,确定所述芯片的测试结果,包括:
当各所述核的核测试结果均为通过测试,确定所述芯片的测试结果为通过测试;
当存在至少一个所述核的测试结果为未通过测试,确定所述芯片的测试结果为未通过测试。
8.一种芯片,其特征在于,所述芯片包括处理器、存储器、以及存储在所述存储器上并可被所述处理器执行的计算机程序,其中所述计算机程序被所述处理器执行时,实现如权利要求1至7中任一项所述的芯片测试方法的步骤。
9.一种计算机设备,其特征在于,所述计算机设备包括如权利要求8所述的芯片,其中,所述芯片实现如权利要求1至7中任一项所述的芯片测试方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,其中所述计算机程序被处理器执行时,实现如权利要求1至7中任一项所述的芯片测试方法的步骤。
CN202211640793.4A 2022-12-20 2022-12-20 芯片测试方法、芯片、设备及存储介质 Pending CN115981935A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211640793.4A CN115981935A (zh) 2022-12-20 2022-12-20 芯片测试方法、芯片、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211640793.4A CN115981935A (zh) 2022-12-20 2022-12-20 芯片测试方法、芯片、设备及存储介质

Publications (1)

Publication Number Publication Date
CN115981935A true CN115981935A (zh) 2023-04-18

Family

ID=85964179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211640793.4A Pending CN115981935A (zh) 2022-12-20 2022-12-20 芯片测试方法、芯片、设备及存储介质

Country Status (1)

Country Link
CN (1) CN115981935A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117389870A (zh) * 2023-09-28 2024-01-12 珠海微度芯创科技有限责任公司 车规级芯片的asic毫米波雷达算法测试方法、装置、介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117389870A (zh) * 2023-09-28 2024-01-12 珠海微度芯创科技有限责任公司 车规级芯片的asic毫米波雷达算法测试方法、装置、介质
CN117389870B (zh) * 2023-09-28 2024-04-05 珠海微度芯创科技有限责任公司 车规级芯片的asic毫米波雷达算法测试方法、装置、介质

Similar Documents

Publication Publication Date Title
EP3531316B1 (en) Block chain-based data processing method and device
WO2020253061A1 (zh) 页面生成方法、装置、计算机设备和存储介质
CN109189367B (zh) 一种数据处理方法、装置、服务器及存储介质
CN110245469B (zh) 网页的水印生成方法、水印解析方法、装置及存储介质
CN113177225B (zh) 基于区块链的数据存储证明方法、装置、设备和存储介质
US20120288089A1 (en) System and method for device dependent and rate limited key generation
CN104751079A (zh) 在物理上不可克隆的函数冗余位
CN115981935A (zh) 芯片测试方法、芯片、设备及存储介质
CN111767144A (zh) 交易数据的交易路由确定方法、装置、设备及系统
Zhang et al. A flexible and generic Gaussian sampler with power side-channel countermeasures for quantum-secure Internet of Things
CN108196906B (zh) 一种用户指令处理方法及嵌入式设备
US9571281B2 (en) CRT-RSA encryption method and apparatus
CN109598105A (zh) 一种微控制器安全加载固件的方法、装置、计算机设备及存储介质
CN117786726A (zh) 一种源码文件处理方法、装置、电子设备和存储介质
CN111221690B (zh) 针对集成电路设计的模型确定方法、装置及终端
CN113434122A (zh) 多角色页面创建方法、装置、服务器及可读存储介质
CN117633835A (zh) 一种数据处理方法、装置、设备以及存储介质
CN111767553A (zh) 数据加密解密方法、mcu及电子设备、可读存储介质
US11620722B2 (en) Method and apparatus of generating policy-based smart contract
US20220131684A1 (en) Hash algorithm method, hash algorithm circuit, and electronic device
US20210373903A1 (en) Systems and methods for detecting short-term changes to bios setup
US9842086B2 (en) Calculation device, calculation method, and program
US20170352296A1 (en) Encoding device
CN112182617A (zh) 针对接口请求的处理方法、装置及系统
CN111767552A (zh) 外挂闪存管理方法、mcu及电子设备、可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination