CN116522296A - 一种面向强puf的抗机器学习crp混淆方法 - Google Patents

一种面向强puf的抗机器学习crp混淆方法 Download PDF

Info

Publication number
CN116522296A
CN116522296A CN202310356927.8A CN202310356927A CN116522296A CN 116522296 A CN116522296 A CN 116522296A CN 202310356927 A CN202310356927 A CN 202310356927A CN 116522296 A CN116522296 A CN 116522296A
Authority
CN
China
Prior art keywords
module
confusion
circuit
response
excitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310356927.8A
Other languages
English (en)
Inventor
鲁迎春
查文峰
杨世豪
谢锦浩
范苏敏
黄正峰
王北辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN202310356927.8A priority Critical patent/CN116522296A/zh
Publication of CN116522296A publication Critical patent/CN116522296A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/14—Protecting executable software against software analysis or reverse engineering, e.g. by obfuscation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Multimedia (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Computing Systems (AREA)
  • Technology Law (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及CRP混淆技术领域，公开了一种面向强PUF的抗机器学习CRP混淆方法，包括一种面向强PUF的抗机器学习CRP混淆的系统，包括ROPUF电路、与ROPUF电路连接的ArbiterPUF电路和激励混淆模块，激励混淆模块连接有与ArbiterPUF电路连接的响应混淆模块；还包括一种面向强PUF的抗机器学习CRP混淆方法，包括以下步骤：S1：配置系统，将原始激励信号C输入到ROPUF电路，产生输出响应R1，对输出响应R1进行循环移位N次，得到N组不同的输出响应R1’。本发明能够能够有效抵御机器学习攻击，并且通过ArbiterPUF和混淆逻辑单元能够一定程度上降低激励、响应之间的相关性，使得机器学习攻击无法获得原始的激励响应对，最终攻击预测率大大降低，同时具有低硬件开销的特性。

Description

一种面向强PUF的抗机器学习CRP混淆方法
技术领域
本发明涉及CRP混淆技术领域，尤其涉及一种面向强PUF的抗机器学习CRP混淆方法。
背景技术
物理不可克隆函数(PhysicalUnclonableFunction,PUF)是一种非常有前景的轻量级硬件安全原语，利用芯片在制造过程中产生的不可避免的随机性差异，从而生成特定的“芯片指纹”，由于其具有不可克隆和不可预测的特性，安全性能较高，并且相应的电路硬件开销低，非常适用于资源有限的物联网设备的加密和认证。不幸的是随着AI的不断发展，机器学习能够通过收集PUF的激励响应对(ChallengeResponsePair，CRP)准确完成建模，进而严重威胁物联网设备安全。
目前，抗机器学习的大多强PUF电路结构复杂、要求电路严格对称，不可避免地造成电路硬件开销大，这样不仅丧失了PUF电路原有的轻量级和低开销特点，而且在资源有限的物联网设备中是不可取的。如今集成电路的发展向着更轻量级集成度更高方向发展，那么电路的设计就要求更低的硬件开销和更低的功耗。
因此我们提出一种面向强PUF的抗机器学习CRP混淆方法，能够有效降低激励、响应之间的相关性，使攻击者无法收集到原始的激励响应对，从而能够有效抗机器学习攻击，同时具有低硬件开销的特性。
发明内容
为解决现有抗机器学习PUF电路结构复杂、硬件资源开销大的不足的技术问题，本发明提供一种面向强PUF的抗机器学习CRP混淆方法。
本发明采用以下技术方案实现：一种面向强PUF的抗机器学习CRP混淆的系统，包括ROPUF电路、与ROPUF电路连接的ArbiterPUF电路和激励混淆模块，所述激励混淆模块连接有与ArbiterPUF电路连接的响应混淆模块；
所述ROPUF电路包括比较模块、与比较模块连接的两组计数模块，两组所述计数模块的前端连接有依次分布的MUX选择单元和反相器单元，最前端的反相器连接与门单元；
所述ArbiterPUF电路包括与响应混淆模块和ROPUF电路连接仲裁模块，所述仲裁模块连接有依次设置的选择模块二，且选择模块二与比较模块连接；
所述激励混淆模块包括与比较模块连接的寄存模块一，寄存模块一连接有与响应混淆模块连接的异或模块一；
所述响应混淆模块包括与异或模块一连接的寄存模块二，寄存模块二连接有与仲裁模块连接的异或模块二。
所述的一种面向强PUF的抗机器学习CRP混淆的系统，其特征在于，所述比较模块包括比较器B1，所述计数模块包括计数器J1和计数器J2，所述选择模块一包括MUX选择单元Xa和Xb，所述反相器单元包括反相器Fa和反相器Fb，所述与门单元包括与门Y1和与门Y2；所述比较器B1与计数器J1和计数器J2连接，所述计数器J1与相邻的MUX选择单元Xa和与门Y1连接，所述计数器J2连接，所述计数器J2与相邻的MUX选择单元Xb和与门Y2连接。
作为上述方案的进一步改进，所述仲裁模块包括仲裁器Z，选择模块二包括两组并列分布的MUX选择单元Mc和MUX选择单元Md。
作为上述方案的进一步改进，所述寄存模块一包括寄存器G1，异或模块一包括异或计算器OR1，寄存模块二包括寄存器G2，异或模块二包括异或计算器OR2。
一种面向强PUF的抗机器学习CRP混淆方法，包括以下步骤：
S1：配制系统，并对系统进行初始化，然后将激励信号C输入到ROPUF电路中，得到输出响应R1；同时ROPUF电路对输出响应R1进行循环移位操作，采用依次将最高位移入最低位、最低位移入最高位方式，重复N次，可以得到N组不同的输出响应信号R1'；此后将输出响应R1'作为ArbiterPUF电路的输入激励，从而得到N位不同的输出响应信号R3；
S2：激励混淆，将ArbiterPUF电路产生的N位输出响应R3与随机挑选原始输入激励信号的N位进行异或运算得到激励信号C'，电路稳定工作后，实现原始激励信号C的混淆；再将激励信号C'作为可配置ROPUF的输入激励，最终产生响应信号R1'，同时响应信号R1'又作为ArbiterPUF电路的输入激励产生新的响应信号R3；
S3：响应混淆，根据ROPUF电路，在比较器的前一级会有两个计数器对应的计数值分别为cnt1和cnt2，在此选择cnt1和cnt2的较高位部分按位输出作为混淆种子，在混淆逻辑单元中对输出响应R1'和混淆种子进行异或运算，得到输出响应R2'；
S4：最终响应输出，从输出响应R2'随机挑选N位与ArbiterPUF的N位输出响应R3进行异或运算得到最终输出响应。
通过上述技术方案，能够有效抗机器学习攻击，并且通过ArbiterPUF和混淆逻辑单元能够一定程度上降低激励响应之间的相关性，使得机器学习攻击无法获得完整的激励响应对，最终攻击预测率大大降低；同时具有低硬件开销的特性。
相比现有技术，本发明的有益效果在于：
1、本发明能够有效抗机器学习攻击，并且通过ArbiterPUF和混淆逻辑单元能够一定程度上降低激励、响应之间的相关性，使得攻击者无法获得原始的激励响应对，最终攻击预测率大大降低。
2、本发明中混淆逻辑单元没有引入额外的硬件开销，在能够有效抗机器学习的前提下具有低硬件开销的特性。
附图说明
图1为本发明提供的一种面向强PUF的抗机器学习CRP混淆方法的结构示意图；
图2为本发明提供的ROPUF电路的结构示意图；
图3为本发明提供的ArbiterPUF电路的结构示意图；
图4为本发明提供的激励混淆模块的结构示意图；
图5为本发明提供的响应混淆模块的结构示意图。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
实施例1：
请结合图1－图5，本实施例的一种面向强PUF的抗机器学习CRP混淆的系统，包括ROPUF电路、与ROPUF电路连接的ArbiterPUF电路和激励混淆模块，激励混淆模块连接有与ArbiterPUF电路连接的响应混淆模块；
ROPUF电路包括比较模块、与比较模块连接的两组计数模块，两组所述计数模块的前端连接有依次分布的MUX选择单元和反相器单元，最前端的反相器连接与门单元；
ArbiterPUF电路包括与响应混淆模块和ROPUF电路连接仲裁模块，仲裁模块连接有依次设置的选择模块二，且选择模块二与比较模块连接；
激励混淆模块包括与比较模块连接的寄存模块一，寄存模块一连接有与响应混淆模块连接的异或模块一；
响应混淆模块包括与异或模块一连接的寄存模块二，寄存模块二连接有与仲裁模块连接的异或模块二。
所述比较模块包括比较器B1，所述计数模块包括计数器J1和计数器J2，所述选择模块一包括MUX选择单元Xa和Xb，所述反相器单元包括反相器Fa和反相器Fb，所述与门单元包括与门Y1和与门Y2；所述比较器B1与计数器J1和计数器J2连接，所述计数器J1与相邻的MUX选择单元Xa和与门Y1连接，所述计数器J2连接，所述计数器J2与相邻的MUX选择单元Xb和与门Y2连接。
仲裁模块包括仲裁器Z，选择模块二包括两组并列分布的MUX选择单元Mc和MUX选择单元Md；寄存模块一包括寄存器G1，异或模块一包括异或计算器OR1，寄存模块二包括寄存器G2，异或模块二包括异或计算器OR2。
实施例2：
一种面向强PUF的抗机器学习CRP混淆方法，包括以下步骤：
S1：配置系统，并对系统进行初始化，然后将激励信号C输入到ROPUF电路中，得到输出响应R1；同时ROPUF电路对输出响应R1进行循环移位操作，采用依次将最高位移入最低位、最低位移入最高位方式，重复N次，可以得到N组不同的输出响应信号R1'；此后将输出响应R1'作为ArbiterPUF电路的输入激励，从而得到N位不同的输出响应信号R3；
S2：激励混淆，将ArbiterPUF电路产生的N位输出响应R3与随机挑选原始输入激励信号的N位进行异或运算得到激励信号C'，电路稳定工作后，实现原始激励信号C的混淆；再将激励信号C'作为可配置ROPUF的输入激励，最终产生响应信号R1'，同时响应信号R1'又作为ArbiterPUF电路的输入激励产生新的响应信号R3；
S3：响应混淆，根据ROPUF电路，在比较器的前一级会有两个计数器对应的计数值分别为cnt1和cnt2，在此选择cnt1和cnt2的较高位部分按位输出作为混淆种子，在混淆逻辑模块中对输出响应R1'和混淆种子进行异或运算，得到输出响应R2'；
S4：最终响应输出，从输出响应R2'随机挑选N位与ArbiterPUF的N位输出响应R3进行异或运算得到最终输出响应。
在步骤S1中输入的激励C和激励C'作用MUX选择单元Xa和Xb选择传播路径中是否含有反相器，从而选择两条不同的延时路径，通过设置一定计时时间以获得不同延时路径的频率(计数器J1计数值cnt1和计数器J2计数值cnt2)，通过比较器B1比较两条不同延时路径的频率值从而产生输出响应信号R1；由ROPUF电路可知当输入的激励信号C为n位二进制数值时，理论上可以产生2n条不同的延时路径，提高了硬件资源的利用率，有效减小了电路开销。
在步骤S2中每组输入激励作用于ArbiterPUF电路中MUX选择单元Mc和MUX选择单元Md，从而选择两条不同的延时路径，仲裁器Z通过对上下延时路径的到达先后进行仲裁从而产生1位输出响应，故N组不同输入激励可以产生N位输出响应R3。
在步骤S3中根据ROPUF电路可知在比较器B1和比较器B2的前一级会有两个计数器J1和计数器J2对应的计数值分别为cnt1和cnt2，为防止计数溢出一般设置cnt1和cnt2的位宽为N位(N≥32)，但是在实际中一般只用到低24位；两条不同的路径实际上产生的频率差实际上是很小的，可以近似认为其计数值差异部分仅由低12位决定，而高20位(这里默认设置cnt1和cnt2位宽为32位)基本保持稳定不变，并且最高8位设置是为了防止计数溢出一般为0；因此一般随机挑选第11位到第23位中的10位数值cnt1[i]和cnt2[i]按位输出(11≤i≤23)作为混淆种子，没有增加电路的额外硬件开销。
综上，本发明提出的一种面向强PUF的抗机器学习CRP混淆方法能够有效抵御机器学习攻击，并且通过ArbiterPUF和混淆逻辑单元能够一定程度上降低激励、响应之间的相关性，攻击者无法获得原始的激励响应对，最终攻击预测率大大降低；混淆逻辑单元没有引入额外的硬件开销，在能够有效抗机器学习的前提下具有低硬件开销的特性。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (5)

1.一种面向强PUF的抗机器学习CRP混淆的系统，其特征在于，包括RO PUF电路、与ROPUF电路连接的ArbiterPUF电路和激励混淆模块，所述激励混淆模块连接有与ArbiterPUF电路连接的响应混淆模块；
所述ROPUF电路包括比较模块、与比较模块连接的两组计数模块，两组所述计数模块的前端连接有依次分布的MUX选择单元和反相器单元，最前端的反相器连接与门单元；
所述ArbiterPUF电路包括与响应混淆模块和ROPUF电路连接仲裁模块，所述仲裁模块连接有依次设置的选择模块二，且选择模块二与比较模块连接；
所述激励混淆模块包括与比较模块连接的寄存模块一，寄存模块一连接有与响应混淆模块连接的异或模块一；
所述响应混淆模块包括与异或模块一连接的寄存模块二，寄存模块二连接有与仲裁模块连接的异或模块二。
2.如权利要求1所述的一种面向强PUF的抗机器学习CRP混淆的系统，其特征在于，所述比较模块包括比较器B1，所述计数模块包括计数器J1和计数器J2，所述选择模块一包括MUX选择单元Xa和Xb，所述反相器单元包括反相器Fa和反相器Fb，所述与门单元包括与门Y1和与门Y2；所述比较器B1与计数器J1和计数器J2连接，所述计数器J1与相邻的MUX选择单元Xa和与门Y1连接，所述计数器J2连接，所述计数器J2与相邻的MUX选择单元Xb和与门Y2连接。
3.如权利要求1所述的一种面向强PUF的抗机器学习CRP混淆的系统，其特征在于，所述仲裁模块包括仲裁器Z，选择模块二包括两组并列分布的MUX选择单元Mc和MUX选择单元Md。
4.如权利要求1所述的一种面向强PUF的抗机器学习CRP混淆的系统，其特征在于，所述寄存模块一包括寄存器G1，异或模块一包括异或计算器OR1，寄存模块二包括寄存器G2，异或模块二包括异或计算器OR2。
5.一种面向强PUF的抗机器学习CRP混淆方法，其特征在于以下步骤：
S1：配置系统，并对系统进行初始化，将原始激励信号C输入到ROPUF电路中，得到128位输出响应R1；同时对ROPUF电路的输出响应R1进行循环移位操作，采用依次将最高位移入最低位、最低位移入最高位方式，重复N次，可以得到N组不同的输出响应信号R1'；此后将输出响应R1'作为ArbiterPUF电路的输入激励，从而得到N位不同的输出响应信号R3；
S2：激励混淆，将ArbiterPUF电路产生的N位输出响应R3与随机挑选原始输入激励信号的N位进行异或运算得到激励信号C'，电路稳定工作后，实现原始激励信号C的混淆；再将激励信号C'作为可配置ROPUF的输入激励，最终产生响应信号R1'，同时响应信号R1'又作为ArbiterPUF电路的输入激励产生新的响应信号R3；
S3：响应混淆，根据ROPUF电路，在比较器的前一级会有两个计数器对应的计数值分别为cnt1和cnt2，在此选择cnt1和cnt2的较高位部分按位输出作为混淆种子，在混淆逻辑单元中对输出响应R1'和混淆种子进行异或运算，得到输出响应R2'；
S4：最终响应输出，从输出响应R2'随机挑选N位与ArbiterPUF的N位输出响应R3进行异或运算得到最终输出响应。
CN202310356927.8A 2023-04-06 2023-04-06 一种面向强puf的抗机器学习crp混淆方法 Pending CN116522296A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310356927.8A CN116522296A (zh) 2023-04-06 2023-04-06 一种面向强puf的抗机器学习crp混淆方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310356927.8A CN116522296A (zh) 2023-04-06 2023-04-06 一种面向强puf的抗机器学习crp混淆方法

Publications (1)

Publication Number Publication Date
CN116522296A true CN116522296A (zh) 2023-08-01

Family

ID=87396683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310356927.8A Pending CN116522296A (zh) 2023-04-06 2023-04-06 一种面向强puf的抗机器学习crp混淆方法

Country Status (1)

Country Link
CN (1) CN116522296A (zh)

Similar Documents

Publication Publication Date Title
US11216252B2 (en) High-speed random number generation method and device
CN106533654B (zh) 可配置物理不可克隆函数电路及其响应产生方法
Zhang et al. XOR gate based low-cost configurable RO PUF
CN109460681B (zh) 一种基于延时链的可配置物理不可克隆函数电路
CN107145804B (zh) 一种基于fpga的低开销的ro puf电路结构
WO2019195953A1 (zh) 一种基于二输入异或门低功耗随机数产生装置
WO2017186816A1 (en) Strong lightweight flip-flop arbiter physical unclonable function (puf) for fpga
CN109167664B (zh) 一种基于异或门的可重构环形振荡器puf电路
Wei et al. Transformer PUF: A highly flexible configurable RO PUF based on FPGA
US7602219B2 (en) Inverting cell
CN106919860B (zh) 用于实现物理不可克隆函数的电路以及相应的运行方法
CN111027102B (zh) 一种高安全性可配置ro-puf电路结构
CN114117557B (zh) 基于环形振荡器的混合型puf电路及方法
CN107479857A (zh) 随机数产生及后处理电路
CN114357539A (zh) 一种基于环形振荡器的频率可控puf电路
CN109683852B (zh) 一种真随机数发生器
US20050288925A1 (en) Checking of a bit flow
CN111966329B (zh) 一种基于物理不可克隆函数puf的真随机数发生器
WO2020014993A1 (zh) 基于fpga的并行伪随机序列发生器设计方法
US20230315960A1 (en) Spuf based on combinational logic and scan chain
CN116522296A (zh) 一种面向强puf的抗机器学习crp混淆方法
CN110232293B (zh) 基于最大延时子链与最小延时子链级联的apuf电路
US20210224041A1 (en) Random number generator, random number generating circuit, and random number generating method
CN112130810A (zh) 一种安全的高速随机数发生器及其结构优化方法
Zhang et al. Multi-incentive delay-based (MID) PUF

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination