CN116521355A - 提升处理器峰值算力的方法、用于提升处理器峰值算力的系统 - Google Patents

提升处理器峰值算力的方法、用于提升处理器峰值算力的系统 Download PDF

Info

Publication number
CN116521355A
CN116521355A CN202211570709.6A CN202211570709A CN116521355A CN 116521355 A CN116521355 A CN 116521355A CN 202211570709 A CN202211570709 A CN 202211570709A CN 116521355 A CN116521355 A CN 116521355A
Authority
CN
China
Prior art keywords
power supply
supply device
load
processor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211570709.6A
Other languages
English (en)
Inventor
丛武龙
周敏
周锦平
周子颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics Shanghai Co Ltd
Original Assignee
Delta Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Shanghai Co Ltd filed Critical Delta Electronics Shanghai Co Ltd
Priority to PCT/CN2023/073020 priority Critical patent/WO2023143333A1/zh
Publication of CN116521355A publication Critical patent/CN116521355A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提出一种提升处理器峰值算力的方法、用于提升处理器峰值算力的系统，所述系统一负载，包含处理器；以及一电源装置，用于接收一输入电压并产生一输出电压，并藉由所述输出电压给所述负载供电，所述负载具有一负载阻抗，所述电源装置具有一特征阻抗，所述负载阻抗由所述电源装置的输出电压与所述电源装置提供的最大阶跃电流所定义，所述特征阻抗由所述电源装置的等效电感与输出侧等效电容所定义，所述特征阻抗与所述负载阻抗的比值小于1。该系统能够保证在低阻抗比的情况下，提升处理器峰值算力。

Description

提升处理器峰值算力的方法、用于提升处理器峰值算力的 系统
技术领域
本发明涉及供电系统技术领域，尤其涉及一种提升处理器峰值算力的方法、用于提升处理器峰值算力的系统。
背景技术
随着移动互联网、大数据、人工智能的快速发展，越来越多的海量数据需要进行处理、分析和计算，对处理器芯片的计算能力(以下简称算力)要求越来越高。算力T代表了单位时间内芯片能够计算某一数据类型的次数，一般以每秒所执行的浮点运算次数的大小作为算力的评估标准。假设一个处理器包含多个核心，各个核心的工作频率相同，则该处理器芯片的算力T可以表示为：
T＝f·Ncuda·Nops
其中，Ncuda为处理器芯片的核心个数，f为核心的工作频率，Nops为每个核心每个时钟周期可以进行的浮点运算次数。
进一步地，处理器芯片的峰值算力Tmax则代表了单位时间内芯片能够计算某一数据类型的最大次数，它可以表示为：
Tmax＝fcmax·Ncuda·Nops
其中，fcmax为核心的最高工作频率，亦即处理器芯片的峰值工作频率。
峰值算力越大，处理器芯片对数据的处理能力越强。为了不断提高处理器芯片的峰值算力，可以通过增加处理器芯片核心的个数、提高处理器芯片的峰值工作频率以及提高每个核心每个时钟周期浮点运算次数等来实现。其中每个核心每个时钟周期浮点运算次数与芯片架构有关，一般来讲相对固定。因此，更多的是会通过增加核心个数或者提高处理器芯片的峰值工作频率来增加处理器芯片的峰值算力。
在供电系统中，处理器芯片作为负载，接收为其供电的电源装置提供的能量，并运用该能量进行数据处理，最终将所接收的能量转化为热。处理器所能耗散的最大能量就是处理器的TDP(Thermal Design Power,热设计功耗)，处理器芯片的TDP与其核心的个数以及其工作频率正相关。此外，能量在传递到处理器芯片之前，要率先经过给其供电的电源装置。在电源装置上必然会产生能量的损失，损失的能量同样以热的形式散掉，进一步带来了系统散热的压力。由于处理器芯片和电源装置放置的位置接近，二者一般共用散热器，所以在散热器散热能力一定的前提下，处理器芯片的TDP会受到电源装置的供电效率限制。假设电源装置的供电效率为η，则电源装置的功率损耗为两者的损耗之和不应超过散热器的最大散热功率Pmax，因此有，
也即
TDP≤Pmax·η
从上述表达式可以看到处理器芯片的TDP的设计会受到电源装置供电效率的影响。在相同的最大散热功率Pmax下，电源装置供电效率越高，处理器芯片的TDP就可以更高。
因此，现有技术通常采用提高给芯片供电的电源装置的效率角度来提高处理器芯片的TDP，进而可以让处理器芯片的峰值算力得到提升。然而，在电源装置效率普遍较高的今天，再提高电源装置的效率十分困难，往往带来额外的问题，如成本升高、体积变大、响应速度慢等等。
此外，现有技术中，电源装置的动态性能也是电源设计时一个通常要考虑的指标。电源装置的动态性能指的是当该装置的负载在不同负载之间比如轻载和重载之间切换时，该装置供给负载的工作电压的跌落或上升值的大小，以及其回到稳态值的时间等。举例来说，当负载为处理器芯片时，轻载通常指处理器芯片的算力为其峰值算力的0％-30％之间，而重载则指处理器芯片算力为其峰值算力的70％以上。现有技术中，动态性能指标的设定主要是为了保证负载能够安全正常地工作。例如，在给芯片供电的场合中，电源装置的动态性能只需保证芯片在动态发生时工作电压不低于最低工作电压Vmin且不高于最高工作电压Vmax即可，电源装置主要的设计方向为竭力提高供电的效率从而提高芯片峰值算力。
发明内容
针对现有技术的不足，本发明提出一种提升芯片峰值算力的方法、用于提升芯片峰值算力的系统，通过本发明能够通过改善供电系统电源装置动态性能来大幅提升负载处理器芯片的峰值算力。
为了实现上述目的，本发明一方面提供了一种提升处理器峰值算力的方法，包括：
步骤S1：根据为处理器供电的电源装置的特征阻抗与所述处理器的负载阻抗的阻抗比，确定最大动态电压跳变值，所述阻抗比小于1，所述最大动态电压跳变值为所述电源装置在负载发生上升跳变时的最大工作电压跌落值和/或所述电源装置在负载发生下降跳变时的最大工作电压上升值；
步骤S2:根据所述最大动态电压跳变值，确定所述处理器的峰值工作频率；以及
步骤S3：根据所述处理器的峰值工作频率，确定所述处理器的峰值算力。
可选的，依据所述电源装置的等效电感与输出侧等效电容的比值，确定所述特征阻抗；
依据所述电源装置的输出电压与电源装置提供的最大阶跃电流的比值，确定所述负载阻抗。
可选的，所述最大工作电压跌落值为负载从最轻载切换到最重载时的工作电压跌落值，根据所述阻抗比，最大工作电压跌落值为：
所述最大工作电压上升值为负载从最重载切换到最轻载时的工作电压上升值，根据所述阻抗比，最大工作电压上升值为
其中，阻抗比所述电源装置的特征阻抗/>所述负载阻抗Zo＝vo/imax，Leq为所述电源装置的等效电感，Ceq为所述电源装置输出侧等效电容，vo为所述电源装置的输出电压，imax为所述电源提供的阶跃电流最大值，fsw为电源装置的开关频率，fmax为电源装置在动态过程中的的最大频率，iupm为负载从最轻载变成最重载时对应的阶跃电流，idom为负载从最重载变成最轻载时的阶跃电流。
可选的，所述根据所述最大动态电压跳变值，确定所述处理器的峰值工作频率，包括：
根据所述处理器的稳态工作电压与所述最大工作电压跌落值的差值，得到最小工作电压；
根据所述处理器的稳态工作电压与所述最大工作电压上升值的和值，得到最大工作电压；
在最小工作电压至最大工作电压之间的电压范围内，所述处理器的峰值工作频率为所述最小工作电压对应的最高工作频率。
可选的，所述处理器的峰值工作频率为：
fcmax＝k·(v-Vmin)+fcb
其中，v为所述处理器的瞬时工作电压，Vmin为处理器的最小工作电压，k为比例系数，fcb为所述处理器最小工作电压下对应的最大工作频率。
可选的，根据所述处理器的峰值工作频率，确定所述处理器的峰值算力的计算公式为：
Tmax＝fcmax·Ncuda·Nops＝[k·(v-Vmin)+fcb]·Ncuda·Nops
其中，Tmax为所述处理器的峰值算力，Ncuda为所述处理器的个数，Nops为单处理器单周期浮点运算次数。
可选的，所述根据所述处理器的峰值工作频率，确定所述处理器的热设计功耗的计算公式为：
TDP＝Ce·Ncuda·[k·(v-Vmin)+fcb]·VDD 2+VDD·Ileak
其中，Ce为所述处理器单个核心的等效电容，Ncuda为核心的数量，Ileak为所述处理器的漏电流。
可选的，所述最大动态电压跳变值为所述最大工作电压跌落值。
可选的，该方法还包括步骤：
根据所述峰值工作频率和所述处理器的稳态工作电压，确定所述处理器的热设计功耗。
可选的，该方法还包括步骤：
若所述热设计功耗不等于一预设的功耗阈值，则根据比较结果相应地增加或减小所述阻抗比，并跳转至所述步骤S1；若所述热设计功耗等于所述预设的功耗阈值，则跳转至所述步骤S3。
可选的，该方法还包括步骤：
将所述热设计功耗和一初始功耗进行比较，如果所述热设计功耗不等于所述初始功耗，则降低所述稳态工作电压，并跳转至步骤S1；如果所述热设计功耗等于所述初始功耗，则跳转至步骤S3。
可选的，所述最大动态电压跳变值为所述最大工作电压跌落值和所述最大工作电压上升值。
可选的，所述步骤S2包括：
根据所述最大工作电压上升值，确定所述处理器的稳态工作电压；
根据所述稳态工作电压和所述最大工作电压跌落值，确定所述处理器的峰值工作频率。
本发明另一方面还提供了一种用于提升处理器峰值算力的系统，包括：
一负载，包含处理器；以及
一电源装置，用于接收一输入电压并产生一输出电压，并藉由所述输出电压给所述负载供电，
其中，所述负载具有一负载阻抗，所述电源装置具有一特征阻抗，所述负载阻抗由所述电源装置的输出电压与所述电源装置提供的最大阶跃电流所定义，所述特征阻抗由所述电源装置的等效电感与输出侧等效电容所定义，所述特征阻抗与所述负载阻抗的比值小于1。
可选的，所述电源装置包括n个第一电路单元，n为正整数，每个所述第一电路单元包含一电感，当n大于等于2时，所述n个第一电路单元并联连接，
所述电源装置的等效电感和所述电感的感量和n相关，所述输出侧等效电容和所述n个第一电路单元的总输出电容相关。
可选的，所述n个第一电路单元直接给负载供电，所述输出侧等效电容等于所述n个第一电路单元的总输出电容。
可选的，所述第一电路单元为Buck电路，所述n个第一电路单元具有相同的拓扑结构，所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，M为各第一电路单元的电感之间的互感，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0。
可选的，所述第一电路单元为Buck-Boost或者Boost电路，所述n个第一电路单元具有相同的拓扑结构，所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，M为各第一电路单元的电感之间的互感，D为所述第一电路单元中的开关的占空比，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0。
可选的，所述电源装置还包括m个第二电路单元，m为正整数，当m大于等于2时，所述m个第二电路单元并联连接，所述第一电路单元的输出端电性耦接至所述第二电路单元的输入端，所述第二电路单元的输出端电性耦接至所述负载，
所述输出侧等效电容和n个所述第一电路单元的总输出电容和m个所述第二电路单元的总输出电容决定。
可选的，所述第二电路单元为不调整电路，所述第二电路单元的输入电压和输出电压比为k，所述输出侧等效电容为
Ceq＝Co+C1k2
其中，C0为m个所述第二电路单元的总输出电容，C1为n个所述第一电路单元的总输出电容。
可选的，所述第一电路单元为Buck电路，所述n个第一电路单元具有相同的拓扑结构，所述电源装置的等效电感等于所述电感的所述感量所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，M为每两个第一电路单元的电感之间的互感，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0。
可选的，所述第一电路单元为Buck-Boost或者Boost电路，所述n个第一电路单元具有相同的拓扑结构，所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，D为所述第一电路单元中的开关的占空比，M为每两个第一电路单元的电感之间的互感，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0。
可选的，所述第二电路单元为调整电路，所述第二电路单元的特征阻抗与所述负载阻抗之比小于1，所述第一单元电路的电压增益大于等于8。
可选的，所述特征阻抗与所述负载阻抗的比值所述特征阻抗/> 所述负载阻抗Zo＝v0/imax，Leq为所述电源装置的等效电感，Ceq为所述电源装置输出侧等效电容，vo为所述电源装置的输出电压，imax为所述电源提供的阶跃电流最大值。
本发明另一方面还提供了一种用于提升处理器峰值算力的系统，包括：
一负载，包含处理器；以及
一电源装置，用于接收一输入电压并产生一输出电压，并藉由所述输出电压给所述负载供电，所述电源装置具有一特征阻抗，所述特征阻抗由所述电源装置的等效电感与输出侧等效电容所定义，所述负载具有一负载阻抗，所述负载阻抗由所述电源装置的输出电压与所述电源装置的最大阶跃电流所定义，所述电源装置包括一控制电路，所述控制电路用于根据一反映所述特征阻抗与所述负载阻抗的比值的信号和一参考值的比较结果，对所述电源装置进行控制，调整所述特征阻抗与所述负载阻抗的比值。
可选的，通过调整所述特征阻抗与所述负载阻抗的比值，使得该比值小于1。
由以上方案可知，本发明的优点在于：
本实施例提供的提升处理器峰值算力的方法，根据为处理器供电的电源装置的特征阻抗与所述处理器的负载阻抗的阻抗比，确定动态电压跳变值，所述阻抗比小于1；根据所述动态电压跳变值，确定所述处理器的峰值工作频率；根据所述处理器的峰值工作频率，确定所述处理器的峰值算力。与现有技术相比，本发明通过设置所述电源装置的阻抗比小于1，改善供电系统电源装置动态性能，进而降低所述动态电压跳变值，降低所述稳态工作电压，在处理器的热设计功耗保持不变或略微降低，提升处理器的峰值工作频率，以提高峰值算力。
附图说明
图1为本发明实施例提供的提升芯片峰值算力的方法的流程示意图；
图1-1显示了图1中步骤S2的具体流程示意图(工况1)；
图1-2显示了图1中步骤S2的具体流程示意图(工况2)；
图1-3显示了图1中步骤S2的具体流程示意图(工况3)；
图2为处理器芯片的动态电路模型；
图3为动态加载过程电路的工作状态图；
图4为动态减载过程电路的工作状态图；
图5-1为处理器芯片工作电压和工作频率的关系；
图5-2显示了处理器芯片工作电压和工作频率的关系(工况1)；
图5-3显示了处理器芯片工作电压和工作频率的关系(工况2)；
图5-4显示了处理器芯片工作电压和工作频率的关系(工况3)；
图6为风冷散热场景下的峰值算力提升的工作状态图；
图7为水冷或液冷散热场景下的峰值算力提升的工作状态图；
图8为考虑动态的短时过程对芯片计算的影响的工作状态图；
图9为瞬时工作电压跌落值的变化曲线；
图10为波动算量Q与阻抗比ρ的关系曲线；
图11为峰值算力Tmax和阻抗比ρ的关系曲线；
图12为根据本发明的提升芯片峰值算力的方法与现有技术的峰值算力提升方法得到的峰值算力Tmax和阻抗比ρ的关系曲线对比图；
图13为根据本发明的提升芯片峰值算力的方法与现有技术的峰值算力提升方法得到的波动算量Q与阻抗比ρ的关系曲线；
图14为本发明提供的一种用于提升芯片峰值算力的系统结构框图；
图15为第一电路单元为Buck电路的情况下的系统电路拓扑；
图16为第一电路单元为Buck电路的情况下，采用两相耦合电感的系统电路拓扑；
图17为第一电路单元为Buck-Boost电路的情况下的系统电路拓扑；
图18为第一电路单元为Boost电路的情况下的系统电路拓扑；
图19为本发明提供的另外一种用于提升芯片峰值算力的系统结构框图；
图20为第一电路单元为Buck电路、第二电路单元为LLC电路的情况下的系统电路拓扑；
图21为BUCK电路控制系统结构；
其中：
10-电源装置；
101-第一电路单元；
102-第二电路单元；
11-负载。
具体实施方式
为让本发明的上述特征和效果能阐述的更明确易懂，下文特举实施例，并配合说明书附图作详细说明如下。
如前所述，现有技术通常通过提高电源装置的效率来提高处理器芯片的TDP，进而提升处理器芯片的峰值算力。然而提高电源装置的效率十分困难，往往带来额外的问题，如成本升高、体积变大、响应速度慢等等。此外，现有技术中，虽然电源装置的动态性能也是设计指标之一，但这也仅是为了保证电源装置负载能安全正常地工作。本发明通过研究处理器芯片的峰值算力和电源装置动态性能的关系，通过合理设计电源装置的动态性能，以大幅提升处理器芯片的峰值算力。本发明实施例通过研究处理器芯片的峰值算力和电源装置性能的关系，揭示了真正影响处理器芯片峰值算力的实际因素，通过合理设计该影响因子，可以在相同的散热能力前提下，大幅提升处理器芯片的峰值算力。
如图1所示，图1示出了本实施例提供的一种提升芯片峰值算力的方法的流程示意图；
一种提升芯片峰值算力的方法，具体包括：
S1、根据为处理器芯片供电的电源装置的特征阻抗与所述处理器的负载阻抗的阻抗比，确定最大动态电压跳变值，所述阻抗比小于1。
动态电压跳变值包括所述电源装置在负载发生上升跳变时的工作电压跌落值，以及所述电源装置在负载发生下降跳变时的工作电压上升值。其中，上升跳变指负载从第一负载例如轻载跳变到第二负载例如重载，下降跳变指负载从第三负载例如重载跳变到第四负载例如轻载。第一负载小于第二负载，第四负载小于第三负载。最大动态电压跳变值则包括了最大工作电压跌落值和最大工作电压上升值。
在具体实现中，可以依据所述电源装置的等效电感与输出侧等效电容的比值，确定所述特征阻抗；以及依据所述电源装置的输出电压与电源装置提供的最大阶跃电流的比值，确定所述负载阻抗。下面具体说明阻抗比、电源装置最大动态电压跳变值及二者之间的关系。
本实施例中，为研究阻抗比与电源装置动态电压的关系，以Buck电路为例建立了如图2所示的处理器芯片的电源装置的电路模型。如图2所示，电源装置10是一个至少包含了两个端口的网络，它在输入端接收输入电压vin，并将其转化为输出端的输出电压vout。输出电压vout再通过电源装置10和负载11之间的传输路径传送至负载11，并向负载11提供其工作电压vo。
以负载11为一个处理器如GPU为例，图2中的Rpkg，Lpkg为该处理器芯片内部的封装电阻和封装电感。通常，为了保持信号的完整性，在处理器芯片的内部和外部在供电电源正负极之间会并联大量的滤波电容，图2中的Cm2就代表了这些滤波电容的等效电容值，Rm2，Lm2则分别为这些电容的等效串联电阻和等效串联电感。图2中的Cm1，Rm1，Lm1则分别代表了电源装置10的输出电容的电容值，等效串联电阻以及等效串联电感。RPDN，LPDN为电源装置10和负载11之间的传输路径上的等效电阻和等效电感。Leq为电源装置的等效电感，也即去除电源装置的输出电容后从该电源装置的输出端口看进去的等效电感。举例说来，电源装置的拓扑为Buck电路时，则Leq为Buck电感。实际上，电源装置的拓扑可为任意类型的，比如，Buck-Boost电路，Boost电路，LLC谐振电路，flyback电路，forward电路等等。而通常在给CPU或GPU等负载进行供电时，该电源装置以Buck电路，LLC谐振电路居多。
图2中的负载其加载时的各电流或电压的动态波形如图3所示。如图3，i_PMs为传输路径上的电流。从负载开始加载的时刻起，经过时间段t1后，电流i_load沿一定的上升率产生一个上跳的阶跃istep。然而，i_PMs并不会按照同样的速度跟随，它会以较慢的速度慢慢上升，经过时间t1及t2之后，上升到与i_load接近的值。相应地，工作电压vo产生动态电压跳变v'，此时，在负载加载的情况下，该动态电压跳变体现为动态电压跌落vdr，其值如下面式子所示：
其中，Rm为图2中的电阻Rm1与RPDN串联后再与Rm2并联的等效电阻，Cm为图2中的电容Cm1与Cm2并联后的等效电容，也即Cm代表了从电源装置的输出端到芯片输入端之间并联的所有电容的等效值，fsw为电源装置动态发生之前时刻的稳态开关频率，fmax为电源装置在动态过程中的最大开关频率，fmax会大于fsw。VDD为工作电压vo的稳态值。
电压跌落时间t2可表示为：
定义供电电源能够提供的阶跃电流istep的最大值为imax，则加载过程中，当istep＝imax时，相应的工作电压跌落值为：
当Rpkg和Rm足够小时，忽略其带来的影响，进而可以得到
定义负载时间常数则该条件下加载过程中对应的电压跌落时间为：
定义电源装置的特征阻抗负载阻抗Zo＝VDD/imax；以及，阻抗比/>则
所以，加载过程中，任一上升阶跃电流istep对应的电压跌落值为：
由公式(5-1),(6-1),(6-2)可见，阻抗比ρ对电源负载任意上升跳变情况下的电压跌落值和跌落时间都有显著影响，电压跌落值和跌落时间均与阻抗比ρ成正比变化。
动态减载过程电路的工作状态如图4中所示，图中示出了减载过程中的各电流或电压的动态波形。在该减载过程中，所述动态电压跳变值v'为所述电源装置在负载减载过程中的工作电压上升值vri，该工作电压上升值为：
减载过程中，当阶跃电流istep等于电源能够提供的最大阶跃电流imax时，减载过程中相应的工作电压上升值为：
同样地，在忽略Rpkg和Rm的影响，且根据前述对阻抗比ρ，电源装置的特征阻抗Zc，以及负载阻抗Zo的定义，可以得到：
所以，减载过程中，任一下降阶跃电流istep对应的电压上升值为：
因为vdr_max、vri_max、vdr以及vri反映了电源的动态性能，由式(5-1)、(6-1)、(6-2)、(9)以及(9-1)可知，阻抗比ρ对电源装置负载任意跳变情况下的动态电压跌落以及动态电压上升都有显著的影响。动态电压跌落以及动态电压上升均与阻抗比成正比变化，阻抗比ρ越小，电源的动态性能越好。
一般来讲，在负载的工作范围内，存在一个最小负载即最轻载，和一个最大负载即最重载。当从最轻载变成最重载时，此时，阶跃电流istep为iupm，工作电压vo上会出现一个最大工作电压跌落值vdrop；而当从最重载变成最轻载时，此时，阶跃电流istep为idom，工作电压vo上会出现一个最大工作电压上升值vrise。那么，根据前面的公式iupm和vdrop，idom和vrise分别满足如下关系：
特别地，当负载为GPU，CPU等芯片时，它的工作任务随机且变化很大。在其各种工作任务互相切换的状况下，存在一个最大工作电压跌落值vdrop和最大工作电压上升值vrise，它对应了芯片在最轻的工作任务和最重的工作任务之间切换时所对应的电压跌落值和电压上升值。
现有技术中，阻抗比ρ一般会设计成比较大，通常ρ>1，这也意味着供电的电源装置的特征阻抗大于负载阻抗，在这种设计下，Leq的值通常比较大，则电源装置工作时电流纹波小，器件导通损耗小，因此电源装置的效率可以提高。虽然电源装置效率的提升能够增加供给处理器芯片的能量，从而增加了处理器芯片的TDP，而芯片TDP的提升有助于处理器芯片峰值算力的提升。然而，电源装置的效率目前已经达到90％-95％左右，提升的空间十分有限，所以电源装置效率提升对处理器芯片峰值算力提升影响也很有限。
由前分析可知，由于阻抗比ρ对电源装置的动态电压跌落以及动态电压上升都有显著的影响，阻抗比ρ越小，电源的动态性能越好。因此，本实施例中具体考虑电源装置的特征阻抗小于负载阻抗时，即ρ<1，电源装置的动态性能对处理器芯片峰值算力的提升。当ρ<1时，电源装置的动态性能改善非常大。在这种情况下，系统带宽高，跟随指令电压的速度快，抑制输入电压扰动能力强；动态加载时，电感(Leq)电容(Cm)网络存储能量速度快，输出电压跌落小；动态减载时，电感(Leq)电容(Cm)网络释放能量速度块，输出电压超调小；由于阻抗小，电源装置可以用更小等效电感的元件，电感体积可以进一步减小，功率密度提高，能够满足未来水平/垂直供电需求。具体地，ρ也可以取以下范围的值，比如ρ<0.9，ρ<0.8，ρ<0.6，ρ<0.5，甚至ρ<0.3，在这些范围内，电源装置的动态性能进一步提升，从而带来处理器芯片峰值算力的极大提升。后文会对电源装置的动态性能及芯片峰值算力的关系进行进一步的分析。
S2、根据所述最大动态电压跳变值，确定所述处理器的峰值工作频率。
该步骤包含了不同情况下的各个小步骤，如图1-1到图1-3所示，下面先看一下最大动态电压跳变值和处理器芯片峰值工作频率的关系。
在具体实现中，假设处理器芯片包含了多个核心，并且这多个核心的工作电压以及工作频率都相同，则该芯片的TDP，用公式可以表示为：
TDP＝Pdyn+Pstat＝Ce·Ncuda·fcamx·VDD 2+VDD·Ileak (10)
其中Pdyn为动态功耗，Pstat为静态功耗，Ce为芯片中单个核心的等效电容，Ncuda为芯片中核心的数量，fcmax为该处理器芯片的峰值工作频率，VDD为处理器芯片的工作电压的稳态值，即稳态工作电压值；Ileak为处理器芯片的漏电流。
图5-1显示了处理器芯片的工作电压和工作频率的关系。以GPU芯片为例，如图，横坐标ν为处理器芯片的瞬时工作电压，纵坐标f为处理器芯片的工作频率。图中的曲线为处理器芯片的最大频率限制线，它表示在特定的制程下，处理器芯片的瞬时工作电压ν和在该瞬时工作电压ν下可以工作的最大频率，它们呈近似线性的关系，即峰值工作频率fcmax＝k·(ν-Vmin)+fcb (11)
其中，k为比例系数，表示了曲线的斜率，fcb表示了该芯片工作在最小工作电压Vmin时的最大工作频率。最大频率限制线右下部分的区域以及左右边界线所包围的区域为处理器芯片的安全工作区(SOA)，安全工作区之外的区域为处理器芯片的失效区域。也就是说，在某一工作电压下，处理器芯片的工作频率不能无限升高，当该处理器芯片的工作频率超出了曲线，进入了失效区域，就会带来信号完整性的问题，从而导致该芯片不能正常工作。同时处理器芯片的电压也不能超过安全工作区的左边界Vmin和右边界Vmax，一旦超出边界，处理器芯片也会因为超出正常工作电压范围而工作异常甚至损坏。在选取处理器芯片的工作点时，也不能直接在安全工作区的边界线上选取对应的电压和频率，必须考虑到实际情况下，处理器芯片稳态工作时的电压纹波以及由于处理器芯片工作任务的动态变化带来的工作电压的波动。因此，处理器的工作频率必须保证在电压波动范围内始终处于安全工作区内。
由公式(10)和(11)可知，
TDP＝Ce·Ncuda·[k·(v-Vmin)+fcb]·VDD 2+VDD·Ileak
图5-2显示了处理器芯片核心的工作电压的波形及其对应的频率。对于图5-2中的波形，v0为核心工作电压的最小值，v2为核心工作电压的最大值，而v1为核心工作电压的稳态值，即VDD。vdrop代表核心的工作任务由最轻负载跳变到最重负载加载过程中最大工作电压的跌落值，vrise代表核心的工作任务由最重负载跳变到最轻负载减载过程中的最大工作电压上升值，v0＝v1-vdrop，v2＝v1+vrise。为了确保处理器芯片从v0到v2电压范围内都能正常工作，必须选择最低电压v0对应的频率fcmax0作为处理器芯片的最高工作频率，因为假设选取较大的频率fcmax1或者更大的频率fcmax2，就会出现在v0到v2之间的某些电压工作点超出安全工作区的情况。进一步地，根据公式(11)得到峰值工作频率表示为：
fcmax0＝k·(v0-Vmin)+fcb＝k·(VDD-vdrop-Vmin)+fcb----(12)
由公式12可以得到，当VDD不变时，vdrop减小，fcmax0增大，由于峰值算力Tmax和fcmax0成正比，因此峰值工作频率增大，峰值算力同时增大。如图5-3中所示。
当VDD较大时，如图5-4所示，为了使处理器芯片减载的时候也能工作在安全工作区内，其电压最大值v2最大不能超过安全工作区的边界Vmax，因此其VDD最大可表示为VDD＝Vmax-vrise，根据公式(11)得到峰值工作频率表示为：
fcmax0＝k·(v0-Vmin)+fcb＝k·(Vmax-vrise-vdrop-Vmin)+fcb--(13)
由公式13可以得到，当处理器芯片最大电压到达安全工作区右侧边界Vmax时，vdrop和vrise减小，fcmax0增大，由于峰值算力Tmax和峰值工作频率fcmax0成正比，因此处理器芯片峰值算力同时增大。如图5-4所示。
因此，通过上面分析可以看到，通过降低动态发生时的vdrop和vrise有助于提升处理器的峰值工作频率，进而提升峰值算力Tmax。
如前文所述，步骤S2中包含了几种不同的情况，下面分别对这些情况进行说明。
如图1-1所示为在风冷散热，且处理器芯片的稳态工作电压VDD不变的情况下，对该处理器芯片的峰值算力的设计方法流程图。相比较图1，该图中的步骤S1与前文的描述基本相同，只是在图1步骤S1中的最大动态电压跳变值在图1-1所示的情况下为最大动态电压跌落值vdrop。而步骤S2则更包含了S2.1到S2.4四个小步骤。根据图1-1，在步骤S2.1中初步得到了处理器芯片的峰值工作频率后，依据芯片的峰值工作频率和稳态工作电压以及公式(10)确定该处理器的TDP。随后，判断该TDP是否满足要求，在TDP满足要求的情况下，进入步骤S3，根据所述处理器的峰值工作频率，确定所述处理器的峰值算力。
具体地，在图1-1所示的流程中，在所述处理器的TDP不等于预设功耗阈值Pth的情况下，通过改变阻抗比，重新确定最大工作电压跌落值和处理器的峰值工作频率；并根据所述处理器的峰值工作频率和稳态电压，确定所述处理器的TDP，直至处理器的TDP等于预设功耗阈值。即将确定的TDP与预设的功耗阈值进行比较，当TDP超过预设功耗阈值(步骤S2.3)时，则增加阻抗比ρ；当TDP小于预设功耗阈值(步骤S2.4)时，则减小阻抗比ρ。随后再重复步骤S1-S2.4,直至TDP等于预设功耗阈值Pth为止。在TDP等于预设功耗阈值的情况下，在步骤S3，根据所述处理器的峰值工作频率，确定所述处理器的峰值算力。
图1-2所示为在风冷散热，且处理器芯片的功耗不变的情况下，对该处理器芯片的峰值算力的设计方法流程图。假定处理器芯片的初始功耗为P0，经过步骤S1至S2.2后，得到了新的功耗TDP。在步骤S2.3中，判断该新的功耗TDP是否等于初始功耗P0，当二者不相等时，则降低处理器芯片的稳态电压，再重复步骤S1至S2.3，直至二者相等。最后，在步骤S3，根据所述处理器的峰值工作频率，确定所述处理器的峰值算力。
图1-3所示则是在水冷或浸没式液冷情况下，对该处理器芯片的峰值算力的设计方法流程图。通常在水冷或浸没式液冷情况下，处理器芯片及其供电的电源装置的散热已经不再受到限制，也即一般认为，无论处理器芯片及其供电的电源装置产生了多少热量，都能够散出去。因此，在这种条件下，对该处理器芯片的峰值算力的设计主要考虑的是芯片的动态电压跳变值不会超过芯片安全工作区的左边界Vmin和右边界Vmax，即动态电压跳变值在芯片安全工作区的左边界Vmin与右边界Vmax之间。如图1-3所示，在步骤S1中，设定阻抗比ρ，使得ρ<1，并根据阻抗比确定电源装置的最大动态电压跳变值。在图1-3所示的情况下，该最大动态电压跳变值指的是负载从最轻载切换到最重载的情况下得到的最大工作电压跌落值；和/或者是负载从最重载切换到最轻载的情况下得到的最大工作电压上升值。在步骤S2.1中则是在保证负载电压峰值不超过右边界Vmax的情况下根据最大工作电压上升值来确定VDD；在步骤S2.2中则根据VDD以及最大工作电压跌落值得到处理器芯片的峰值工作频率；以及在步骤S3中根据峰值工作频率确定峰值算力。
S3、根据所述处理器的峰值工作频率，确定所述处理器的峰值算力。
在具体实现中，根据所述处理器的最高工作频率fcmax，确定所述处理器的峰值算力的计算公式为：
Tmax＝fcmax·Ncuda·Nops (14)
因此，根据式(1)-式(14)，由于阻抗比ρ对电源装置的动态电压跌落以及动态电压上升都有显著的影响，阻抗比ρ越小，电源的动态性能越好，当ρ<1时，电源装置的动态性能改善非常大。因此，本实施例中通过设置电源装置的特征阻抗小于负载阻抗，即阻抗比ρ<1，来提高电源装置的动态性能，从而降低所述动态电压跳变值，降低稳态工作电压，在所述处理器的TDP满足预设功耗阈值的条件下，即所述处理器的TDP不变或略微降低的条件下，提升所述处理器的工作频率，以提高所述峰值算力。与现有技术不同，本实施例中通过使得阻抗比ρ<1带来的电源装置动态性能的提升并不会直接提升其自身效率，甚至在某些情况下其自身效率还会略微降低。但由于动态性能的提升，为处理器工作频率提升带来可能，并且提升幅度大幅超过单独提高供电装置效率带来的峰值算力提升。
下面通过两个具体的实例阐述降低阻抗比ρ是如何提升处理器芯片的峰值算力的。
如图6是一种风冷散热场景下的峰值算力提升方法。考虑散热器最大散热能力P＝Pmax，GPU工作在TDP下，由于GPU已经工作在最大功耗值，所以提升峰值算力后其功耗值应该保持不变。所述处理器的TDP为：
TDP＝Ce·Ncuda·fcmax1·VDD1 2+VDD1·Ileak1＝Ce·Ncuda·fcmax2·VDD2 2+VDD2·Ileak2 (15)
其中A点为现有技术状况下的工作点，B点为本实施例所代表的工作点。A点对应波形的稳态工作VDD1为阻抗比ρ大于1条件下的稳态工作电压，B点对应波形的稳态工作电压VDD2为阻抗比ρ小于1条件下的稳态工作电压，fcmax1为阻抗比ρ大于1条件下的峰值工作频率，fcmax2为阻抗比ρ小于1条件下的峰值工作频率，Ileak1为处理器稳态电压为VDD1时的漏电流，Ileak2为处理器稳态电压为VDD2时的漏电流。和动态损耗相比，处理器静态功耗一般占比较小，可以忽略静态损耗的变化，所以动态损耗前后基本相同，得到
fcmax1·VDD1 2＝fcmax2·VDD2 2 (15-1)
根据前述公式可知：
fcmax1＝k·(VDD1-vdrop1-Vmin)+fcb (15-2)
fcmax2＝k·(VDD2-vdrop2-Vmin)+fcb (15-3)
这样有：
因此，当fcmax1,VDD1,k,vdrop2,vdrop1为已知量时，可以求得fcmax2的大小。由于峰值算力和频率呈正比关系，因此阻抗比ρ小于1条件下的峰值算力提升比例为fcmax2/fcmax1-1。例如，某处理器芯片VDD1＝0.8V，fcmax1＝1095MHz，k＝1500MHz/V。现有技术阻抗比ρ＝1.3的条件下，vdrop1＝125mV，本实施例阻抗比ρ＝0.6的条件下，vdrop2＝50mV，根据公式(16)可以求得fcmax2＝1169MHz。这样，峰值算力提升的百分比为：
而采用前文中的现有技术，需要将电源装置的供电效率提升6.7％才能换来这些峰值算力的改变。因为电源装置的供电效率通常比较高，1％-2％的效率提升已经是巨大的，及其困难的改变，所以，通过改善供电效率的方式来提升峰值算力是十分困难的。
如图7是一种水冷或液冷散热场景下的峰值算力提升方法。图中C点为现有技术下的工作点，D点为本实施例的工作点。在采用水冷或液冷散热的条件下，处理器芯片可以不受功耗的限制以达到更高的峰值算力，因此这种条件下可以尽可能提高处理器芯片的稳态电压VDD来提高其峰值工作频率，当然为了保证动态过程的电压仍旧处于安全工作区SOA内，根据前述公式可以得到，
fcmax1＝k·(Vmax-vrise1-vdrop1-Vmin)+fcb (16-1)
fcmax2＝k·(Vmax-vrise2-vdrop2-Vmin)+fcb (16-2)
进而得到：
fcmax2-fcmax1＝k·(vrise1+vdrop1-vrise2-vdrop2) (17)
由公式(17)可以看到，当fcmax1,k,vdrop2,vrise2,vdrop1,vrise1为已知量时，可以求得fcmax2的大小。由于峰值算力和频率呈正比关系，因此阻抗比ρ小于1条件下的峰值算力提升比例为fcmax2/fcmax1-1。例如，某处理器芯片fcmax1＝1095MHz，k＝1500MHz/V。在现有技术下，在阻抗比ρ＝1.3条件下，vdrop1＝125mV，vrise1＝200mV。而采用本实施例的技术，在阻抗比ρ＝0.6的条件下，vdrop2＝50mV，vrise2＝60mV，求得fcmax2＝1417MHz。这样，峰值算力提升的百分比为：
采用现有技术，由于水冷或液冷散热条件下处理器功耗已经不是限制条件，提升供电效率已经无法提升峰值算力。
前文考虑了动态性能对提升峰值算力的影响，该峰值算力代表芯片长时间工作时的稳态算力；此外，还需考虑动态的短时过程对芯片计算的影响。如图8所示，在处理器芯片由最轻载突然变成最重负载iupm后，相应的处理器芯片电压跌落时间t2_upm内的总计算量为波动算量Q，用公式表示为：
Q＝Tmax·t2_upm (18)
波动算量Q越小，意味着处理器芯片能够更容易地接受算力的频繁跳变，处理器芯片也就能够应用在更多的算法场景。具体地，波动算量Q有两个参数，当Tmax较小，负载的跳变引起的电压波动较小，所以即使t2_upm较大，负载仍旧可以进行频繁跳变而不影响芯片的稳定；当t2_upm较小，电压恢复得快，即使Tmax较大，负载仍旧可以进行频繁跳变而不影响芯片的稳定。
根据峰值算力的定义以及前述公式可得：
根据波动算量的定义和相应的公式可以得到：
上式当时，Q取得最大值。参考公式(1),vdrop会随着fmax/fsw的变化而变化，其变化曲线如图9所示，当fmax/fsw<2时，vdrop会成倍增加，当fmax/fsw>2时，vdrop会进一步减小，当fmax/fsw＝2时，对vdrop没有影响。所以一般的设计中都会选择fmax/fsw≥2,以便达到最好的动态效果。
图10列举了时的Q与ρ关系，当ρ≥1时，无论/>取何值，Q的最大值都会出现在该区间内，需要指出的是，Q并不是越大越好，而当ρ<1时，Q随着ρ的减小逐渐变小，而且是单调变小的，所以ρ<1的区间是对处理器芯片更有利的设计。
此外，针对长时间工作时的稳态算力，则需要考虑峰值算力Tmax和ρ的关系，图11就显示了Tmax和ρ的关系。如图11，结合式(19)、(20)，随着ρ的减小，峰值算力越来越大。这样，考虑稳态和动态两种情况，结合图10和图11，当特别地，当ρ<1时，随着ρ的减小，不仅峰值算力越来越大，而且动态过程对芯片的影响越来越小。
图12中的两条曲线都显示了Tmax和ρ的关系。其中，虚线为公式(19)的峰值算力计算公式所显示的关系曲线，而实线则是现有技术所对应的关系。现有技术中，ρ一般会设计成比较大，通常ρ>1。此外，从前文的描述可知，现有技术通常采用提升电源效率的方法来提高峰值算力，而提升电源的效率则通常会采用降低开关频率fsw，增大电源中感性元件电感值的方法。相应地，阻抗比ρ随之增加。从图12中的实线曲线上可以看到，ρ的增加带来了峰值算力Tmax的增加，然而相比虚线所示的本发明的技术，峰值算力Tmax增加得很缓慢。这也就说明了，采用本实施例的技术，随着ρ的减小，峰值算力Tmax可以得到大幅度的的提升，而采用现有技术，随着ρ的增加，峰值算力Tmax仅有较小幅度的改善。
同样地，图13所示的两条曲线都显示了Q与ρ的关系。其中，虚线为本发明实施例所展现的关系，而实线则为现有技术下的对应关系。由于现有技术会采用降低频率、增大电感的方法来提升效率，根据式子(16)，随着ρ的增加，Q会略微增大。而本发明中，当ρ小于1时，随着ρ的减小，Q会迅速减小。
由于Q越小越好，本发明实施例选取的ρ小于1，这样随着ρ的减小，峰值算力逐渐增加，如图12的虚线曲线所示；同时随着ρ的减小，Q逐渐减小，如图13的虚线曲线所示。
综上，本发明实施例和现有技术相比，峰值算力提升的幅度大，波动算量也能够进一步降低。具体地，ρ也可以取以下范围的值，比如ρ<0.9，ρ<0.8，ρ<0.6，ρ<0.5，甚至ρ<0.3，在这些范围内，电源的动态性能进一步提升，从而带来芯片峰值算力的大幅提升。
综上可知，本实施例提供的处理器提升芯片峰值算力的方法，根据为处理器供电的电源装置的特征阻抗与所述处理器的负载阻抗的阻抗比，确定最大动态电压跳变值，所述阻抗比小于1；根据所述最大动态电压跳变值，确定所述处理器的峰值工作频率；根据所述处理器的峰值工作频率，确定所述处理器的峰值算力。与现有技术相比，本发明通过设置所述电源装置的阻抗比小于1，改善供电系统电源装置动态性能，进而降低所述最大动态电压跳变值，提升所述处理器的峰值工作频率，以提高所述峰值算力。
进一步的，本发明另一方面提供了一种用于提升芯片峰值算力的系统，如图14所示，图14示出了系统的结构图，该用于提升芯片峰值算力的系统包括一电源装置10、以及一负载11，其中负载11包含处理器芯片；电源装置10用于接收一输入电压并产生一输出电压，藉由所述输出电压给所述负载供电。其中，所述负载11具有一负载阻抗，所述电源装置10具有一特征阻抗，所述负载阻抗由所述电源装置的输出电压与电源装置提供的最大阶跃电流所定义，所述特征阻抗由所述电源装置的等效电感与输出侧等效电容所定义，所述特征阻抗与所述负载阻抗的比值小于1。
具体的，所述电源装置10包括n个第一电路单元101，n为正整数，第一电路单元101可以采用相同的电路结构，也可以采用不同的电路结构，但每个所述第一电路单元101至少包含一电感L，当n大于等于2时，所述n个第一电路单元101并联连接，所述电源装置的等效电感和其感量和n相关，所述输出侧等效电容和所述n个第一电路单元101的总输出电容相关。所述n个第一电路单元101直接给负载供电，所述输出侧等效电容等于所述n个第一电路单元101的总输出电容。其中，这n个第一电路单元101的拓扑结构可以是相同的，也可以是不同的；各个相应的参数可以相同，也可以不同，例如图14中的电感L，其感量可以相同也可以不同。
如图15所示，在所述第一电路单元为Buck电路的情况下，所述n个第一电路单元具有相同的拓扑结构，且每个第一电路单元的参数相同的情况下，所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，M为各第一电路单元的电感之间的互感，n大于等于1，t为常数。
此时，阻抗比表达式为：
当然，各第一电路单元之间的电感可以是彼此之间不耦合的电感，也可以是彼此之间耦合的电感。当第一电路单元之间的电感不耦合时，M＝0,t＝0。第一电路单元之间的电感可以是两相耦合，也即两个第一电路单元之间的电感耦合。如图16所示即为采用两相耦合电感的拓扑，其中每个电感的自感为L，两耦合电感的互感为M。当两电感之间为正耦合时，M>0，t＝1；当两电感之间的耦合为反耦合，或者负耦合时，M<0，t＝1。其中采取反耦合的方式可以进一步降低等效电感。当然，各第一电路单元之间的电感也可以是多相耦合的，其耦合的相数大于等于3。
针对图16，假设每个第一电路单元的电感L大小约为20nH,M约为10nH，各电路单元之间的电感为反耦合，则t为-1，并联的第一电路单元数量n为20，输出电容Cm的大小为6mF,电源能够提供的最大电流为800A，负载的处理器芯片的稳态工作电压为0.8V，fcmax1＝1095MHz，k＝1500MHz/V，每个第一电路单元稳态工作的开关频率为1MHz,动态时的最大开关频率为3MHz。则根据公式(5)和公式(16)、以及公式(22)，得到电源装置阻抗比ρ＝0.61，最大工作电压跌落值vdrop＝36mV，峰值算力提升的百分比为：
当然，处理器芯片的稳态工作电压可以为一个电压范围，它代表了稳态负载范围内所对应的稳态电压,可以根据前文中所描述的方法设计给芯片供电的电路，使得在芯片稳态工作电压的整个范围内都满足ρ<1，也可以在稳态工作电压范围内的某一部分或者是某一个或几个特定的工作点，ρ<1。
将本实施例与现有技术“高ρ”的设计方式进行对比，例如，针对前文中相同的处理器芯片，在采用相同数量，相同拓扑的电路单元的情况下，为了取得很高的效率，现有技术中，每个第一电路单元的开关频率最高约为600kHz左右，每个第一电路单元的电感L大小设置为150nH，远远大于本发明中的第一电路单元中的电感。此外，并联的第一电路单元数量n为20，且各路之间的电感不耦合的情况下，ρ及最大动态电压分别约为：ρ＝1.19，vdrop＝133mV。现有技术中“高阻抗比ρ”设计能够实现效率的提升在1％～2％左右，目前可以达到重载90％左右的效率，相应地，其峰值算力的提升也约为1％～2％左右。当L增大到一定程度，也就是当ρ增大到一定程度时，其对开关损耗和导通损耗的降低作用越来越小，意味着效率的提升变得越来越困难，因此，采用“高阻抗比ρ”设计的电源在未来能够提升的效率空间越来越有限，相应地，随之而来的峰值算力的提升也越来越小。因此，本实施例采用“低阻抗比ρ”设计，阻抗比ρ小于1，峰值算力得到明显提升。
图17给出了另一种架构图。在图17中电源包含了n个并联的第一电路单元给负载提供能量。其中，每个第一电路单元的拓扑是Buck-Boost，所述n个第一电路单元具有相同的拓扑结构，各第一电路单元的电感感量为L，且各第一电路单元中开关S11、S21、…、Sn1的占空比为D，各第一电路单元中另一开关S12、S22、…、Sn2的占空比为1-D。其中，每个电路单元中斜对角的开关比如S11和S14，S21和S24,……,Sn1和Sn4同时开通，同时关断，它们的占空比都为D；每个电路单元中另一对斜对角的开关比如S12和S13，S22和S23,……,Sn2和Sn3也同时开通，同时关断，它们的占空比都为1-D。则所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，M为各第一电路单元的电感之间的互感，D为所述第一电路单元中的开关S11、S21、…、Sn1的占空比，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0，M＝0。
采用buck-boost电路的阻抗比可表示为：
图18中电源的第一电路单元的拓扑为Boost电路，所述n个第一电路单元具有相同的拓扑结构。类似地，第一电路单元电感感量为L，且各第一电路单元中开关S1011、S1021、…、S10n1的占空比为D，各第一电路单元中另一开关S1012、S2012、…、Sn012的占空比为1-D。因此，所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，M为各第一电路单元的电感之间的互感，D为所述第一电路单元中的开关的占空比，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0，M＝0。
采用boost电路的阻抗比可表示为：
实际中，对于第一电路单元为BUCK电路时，所述电源装置的等效电感可以通过测量电源在动态加载过程中的总电流istep及其变化时间t2、以及电源电感两端电压在一个开关周期内的平均值uL，根据式/>计算得到。对于第一电路单元为Buck-Boost、Boost电路时，所述电源装置的等效电感可以通过测量电源在动态加载过程中的总电流istep及其变化时间t2、以及电源电感两端电压在一个开关周期/>内的平均值uL，根据式/> 计算得到。
在上述第一电路单元101采用buck，buck-boost，或者boost电路为处理器芯片供电，这类调整型电路控制简单，响应速度快；实际应用中还可以在这些调整型电路基础上结合其他不调整型电路结构进行组合给负载供电。
在一些实施例中，如图19所示，所述电源装置10还包括m个第二电路单元102，m为正整数，当m大于等于2时，所述m个第二电路单元102并联连接，所述第一电路单元101的输出端电性耦接至所述第二电路单元102的输入端，第一电路单元101与第二电路单元102组成多级电路。所述第二电路单元102的输出端电性耦接至所述负载11，所述输出侧等效电容和n个所述第一电路单元101的总输出电容和m个所述第二电路单元102的总输出电容决定。所述第二电路单元102为不调整电路，所述第二电路单元102的输入电压和输出电压比为k，所述输出侧等效电容为
Ceq＝Co+C1k2 (27)
其中，C0为m个所述第二电路单元102的总输出电容，C1为n个所述第一电路单元101的总输出电容。
如图20所示，图20中第一电路单元101采用Buck电路，所述n个第一电路单元101具有相同的拓扑结构；所述第二电路单元102为LLC不调整电路，形成了两级供电结构。其中，该LLC电路工作于不调整的状态。该LLC电路包含一个原副边绕组的匝比为N:1的变压器，其可以将该电路的输出电压调整为输入电压的1/N。加入LLC电路的拓扑构成的两级结构非常适合应用在Vin电压较高的场景，如40V～60V。此时所述电源装置的等效电感等于所述电感的所述感量，所述电源装置的等效电感表示为：
其中，L为第一电路单元101中的电感的所述感量，M为每两个第一电路单元101的电感之间的互感，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0，M＝0。
所述输出侧等效电容为：
Ceq＝Co+C1k2 (29)
其中，所述第二电路单元102的输入电压和输出电压比为k，k等于匝数比N。C0为m个所述第二电路单元102的总输出电容，C1为n个所述第一电路单元101的总输出电容。
此时，阻抗比可表示为：
此外，所述第一电路单元101为Buck-Boost或者Boost电路，所述n个第一电路单元101具有相同的拓扑结构，所述电源装置的等效电感表示为：
其中，L为第一电路单元101的电感的所述感量，D为所述第一电路单元101中的相应开关的占空比，M为每两个第一电路单元101的电感之间的互感，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0，M＝0。
此时，阻抗比可表示为：
此外，在具体实现中，第一电路单元并不仅限于采用Buck电路、Buck-Boost、Boost电路等形式，第二电路单元也并非仅限于LLC、LCC等谐振电路。
前面实施例中的阻抗比ρ可以是在给芯片供电的电源装置设计的时候就已经确定了；也可以在电源装置工作的时候，进行动态实时地调节。下面以Buck电路为例进行说明。
图21所示为Buck电路，它与图2所示的Buck电路不同之处在于，图2中的电感Leq在图21中成了一个可变电感单元(如图21中左侧的虚线框所示)。图2中的电容Cm1，Cm2在图21中成了一个可变电容单元(如图21中右侧的虚线框所示)。该可变电感单元包含了电感La，Lb，以及开关SL。其中，开关SL和电感La并联连接形成一个电感子单元后，再与电感Lb串联连接。该可变电容单元包含了电容Cma，Cmb，以及开关SC。其中，开关SC和电容Cma串联连接形成一个电容子单元后，再与电容Cmb并联连接。
该Buck电路的控制电路包含了至少一采样电路以及一比较电路。其中采样电路用于采样得到反映阻抗比ρ的信号Sa，并将该信号Sa送至比较电路。比较电路接收到该信号Sa后将该信号Sa与一参考信号Sa_set进行比较，并根据相应的比较结果产生一控制信号vc来控制该电路的开关S1或S2，从而控制该可变电感单元或者可变电容单元。举例说来，Sa_set对应ρset＝1，当ρ>ρset时，该控制信号vc控制开关SL导通，则可变电感单元由原来的La+Lb变成了Lb，电感量的减小可以使得ρ减小；或者该控制信号vc控制开关Sc导通，则可变电感单元由原来的Cmb变成了Cma+Cmb，电容值的增加也可以使得ρ减小。
当然，可变电感单元可以包含多个电感子单元，当控制信号vc控制其中一个电感子单元的开关SL导通后，如果信号Sa仍旧大于参考信号Sa_set时，可以继续导通另一个电感子单元的开关SL，直至满足要求。同样地，可变电容单元可以包含多个电容子单元，当控制信号vc控制其中一个电容子单元的开关Sc导通后，如果信号Sa仍旧大于参考信号Sa_set时，可以继续导通另一个电感子单元的开关Sc，直至满足要求。总之,控制电路可以根据主电路也即Buck电路的阻抗比进行实时动态地调节，以满足控制的目的，例如阻抗比ρ<1。
对于前文中所提及的Boost电路，Buck-Boost电路等阻抗比与电路开关元件占空比相关的电路，也可以采用控制信号vc控制其主电路的开关元件的导通时间来实现阻抗比的动态调节。
为了实现阻抗比的动态调节，控制电路可以通过对主电路元器件实际的物理参数进行控制(比如前述实施例中通过开关切换调整主电路中电感或电容的数值)，也可以在不改变元器件实际物理参数的情况下，通过调整该主电路的反馈控制电路的控制参数来实现元器件虚拟物理参数的改变。
总之,控制电路可以根据主电路当前的阻抗比进行实时动态地调节，以满足控制的目的，例如阻抗比ρ<1。
此外，本发明电路装置或电源模块低阻抗比的设计(即ρ<1)相对于现有技术高阻抗比的设计(即ρ>1)能够大幅度地改善动态性能，从而实现峰值算力的极大提高。但其可能牺牲一部分该电源装置或电源模块的效率。为了兼顾负载的峰值算力以及电源装置的效率，可以考虑采用两级供电的架构对负载进行供电。
参见图19，该两级供电的架构可以是后级电路单元(即第二电路单元102)的输入接收前级电路单元(即第一电路单元101)输出的能量，将该能量进行转化后提供给负载。其中当第二电路单元102是一个调整型电路，且它的特征阻抗与负载阻抗之比小于1时，则第二电路单元102的等效电感量可能较小，相应地，第二电路单元102的通态损耗增加，效率较低。为提升第二电路单元102的效率，可以考虑降低第一电路单元101的输出电压(即第二电路单元102的输入电压)。这样，在相同负载的情况下，第二电路单元102的输入电压的降低将改善第二电路单元102的效率。
一般地，第一电路单元101的电压增益(即第一电路单元101的输入电压比第一电路单元101的输出电压)满足大于等于8的情况下，第二电路单元102的效率将会有大幅度的提升。具体地，在数据中心的应用中，第一电路单元101的输入电压范围通常在40V到60V之间，第二电路单元102的输出电压则在0.3V到2V之间。如果第二电路单元102的输入电压越低，则第二电路单元102的效率就越高。当第一电路单元101的电压增益大于等于8时，则第一电路单元101的输出电压约在7.5V以下，大大低于现有技术中的12V。这样，第二电路单元102的效率将有较大的改善。
因此，第二电路单元102的特征阻抗与负载阻抗之比小于1，并且第一电路单元101的电压增益大于等于8的架构既能保证负载有较高的峰值算力，又能实现较高的系统效率。需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以施加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (26)

1.一种提升处理器峰值算力的方法，其特征在于，包括：
步骤S1：根据为处理器供电的电源装置的特征阻抗与所述处理器的负载阻抗的阻抗比，确定最大动态电压跳变值，所述阻抗比小于1，所述最大动态电压跳变值为所述电源装置在负载发生上升跳变时的最大工作电压跌落值和/或所述电源装置在负载发生下降跳变时的最大工作电压上升值；
步骤S2:根据所述最大动态电压跳变值，确定所述处理器的峰值工作频率；以及
步骤S3：根据所述处理器的峰值工作频率，确定所述处理器的峰值算力。
2.根据权利要求1所述的方法，其特征在于，
依据所述电源装置的等效电感与输出侧等效电容的比值，确定所述特征阻抗；
依据所述电源装置的输出电压与电源装置提供的最大阶跃电流的比值，确定所述负载阻抗。
3.根据权利要求2所述的方法，其特征在于，
所述最大工作电压跌落值为负载从最轻载切换到最重载时的工作电压跌落值，根据所述阻抗比，最大工作电压跌落值为：
所述最大工作电压上升值为负载从最重载切换到最轻载时的工作电压上升值，根据所述阻抗比，最大工作电压上升值为
其中，阻抗比所述电源装置的特征阻抗/>所述负载阻抗Zo＝vo/imax，Leq为所述电源装置的等效电感，Ceq为所述电源装置输出侧等效电容，vo为所述电源装置的输出电压，imax为所述电源提供的阶跃电流最大值，fsw为电源装置的开关频率，fmax为电源装置在动态过程中的的最大频率，iupm为负载从最轻载变成最重载时对应的阶跃电流，idom为负载从最重载变成最轻载时的阶跃电流。
4.根据权利要求2所述的方法，其特征在于，所述根据所述最大动态电压跳变值，确定所述处理器的峰值工作频率，包括：
根据所述处理器的稳态工作电压与所述最大工作电压跌落值的差值，得到最小工作电压；
根据所述处理器的稳态工作电压与所述最大工作电压上升值的和值，得到最大工作电压；
在最小工作电压至最大工作电压之间的电压范围内，所述处理器的峰值工作频率为所述最小工作电压对应的最高工作频率。
5.根据权利要求4所述的方法，其特征在于，所述处理器的峰值工作频率为：
fcmax＝k·(v-Vmin)+fcb
其中，v为所述处理器的瞬时工作电压，Vmin为处理器的最小工作电压，k为比例系数，fcb为所述处理器最小工作电压下对应的最大工作频率。
6.根据权利要求5所述的方法，其特征在于，根据所述处理器的峰值工作频率，确定所述处理器的峰值算力的计算公式为：
Tmax＝fcmax·Ncuda·Nops＝[k·(v-Vmin)+fcb]·Ncuda·Nops
其中，Tmax为所述处理器的峰值算力，Ncuda为所述处理器的个数，Nops为单处理器单周期浮点运算次数。
7.根据权利要求6所述的方法，其特征在于，所述根据所述处理器的峰值工作频率，确定所述处理器的热设计功耗的计算公式为：
TDP＝Ce·Ncuda·k·(v-Vmin)+fcb·VDD 2+VDD·Ileak
其中，Ce为所述处理器单个核心的等效电容，Ncuda为核心的数量，Ileak为所述处理器的漏电流。
8.根据权利要求1所述的方法，其特征在于，所述最大动态电压跳变值为所述最大工作电压跌落值。
9.根据权利要求8所述的方法，其特征在于，该方法还包括步骤：
根据所述峰值工作频率和所述处理器的稳态工作电压，确定所述处理器的热设计功耗。
10.根据权利要求9所述的方法，其特征在于，该方法还包括步骤：
若所述热设计功耗不等于一预设的功耗阈值，则根据比较结果相应地增加或减小所述阻抗比，并跳转至所述步骤S1；若所述热设计功耗等于所述预设的功耗阈值，则跳转至所述步骤S3。
11.根据权利要求9所述的方法，其特征在于，该方法还包括步骤：
将所述热设计功耗和一初始功耗进行比较，如果所述热设计功耗不等于所述初始功耗，则降低所述稳态工作电压，并跳转至步骤S1；如果所述热设计功耗等于所述初始功耗，则跳转至步骤S3。
12.根据权利要求1所述的方法，其特征在于，所述最大动态电压跳变值为所述最大工作电压跌落值和所述最大工作电压上升值。
13.根据权利要求12所述的方法，其特征在于，所述步骤S2包括：
根据所述最大工作电压上升值，确定所述处理器的稳态工作电压；
根据所述稳态工作电压和所述最大工作电压跌落值，确定所述处理器的峰值工作频率。
14.一种用于提升处理器峰值算力的系统，其特征在于，包括：
一负载，包含处理器；以及
一电源装置，用于接收一输入电压并产生一输出电压，并藉由所述输出电压给所述负载供电，
其中，所述负载具有一负载阻抗，所述电源装置具有一特征阻抗，所述负载阻抗由所述电源装置的输出电压与所述电源装置提供的最大阶跃电流所定义，所述特征阻抗由所述电源装置的等效电感与输出侧等效电容所定义，所述特征阻抗与所述负载阻抗的比值小于1。
15.根据权利要求14所述的系统，其特征在于，
所述电源装置包括n个第一电路单元，n为正整数，每个所述第一电路单元包含一电感，当n大于等于2时，所述n个第一电路单元并联连接，
所述电源装置的等效电感和所述电感的感量和n相关，所述输出侧等效电容和所述n个第一电路单元的总输出电容相关。
16.根据权利要求15所述的系统，其特征在于，
所述n个第一电路单元直接给负载供电，所述输出侧等效电容等于所述n个第一电路单元的总输出电容。
17.根据权利要求16所述的系统，其特征在于，
所述第一电路单元为Buck电路，所述n个第一电路单元具有相同的拓扑结构，所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，M为各第一电路单元的电感之间的互感，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0。
18.根据权利要求16所述的系统，其特征在于，
所述第一电路单元为Buck-Boost或者Boost电路，所述n个第一电路单元具有相同的拓扑结构，所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，M为各第一电路单元的电感之间的互感，D为所述第一电路单元中的开关的占空比，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0。
19.根据权利要求15所述的系统，其特征在于，
所述电源装置还包括m个第二电路单元，m为正整数，当m大于等于2时，所述m个第二电路单元并联连接，所述第一电路单元的输出端电性耦接至所述第二电路单元的输入端，所述第二电路单元的输出端电性耦接至所述负载，
所述输出侧等效电容和n个所述第一电路单元的总输出电容和m个所述第二电路单元的总输出电容决定。
20.根据权利要求19所述的系统，其特征在于，
所述第二电路单元为不调整电路，所述第二电路单元的输入电压和输出电压比为k，所述输出侧等效电容为
Ceq＝Co+C1k2
其中，C0为m个所述第二电路单元的总输出电容，C1为n个所述第一电路单元的总输出电容。
21.根据权利要求20所述的系统，其特征在于，
所述第一电路单元为Buck电路，所述n个第一电路单元具有相同的拓扑结构，所述电源装置的等效电感等于所述电感的所述感量所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，M为每两个第一电路单元的电感之间的互感，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0。
22.根据权利要求20所述的系统，其特征在于，
所述第一电路单元为Buck-Boost或者Boost电路，所述n个第一电路单元具有相同的拓扑结构，所述电源装置的等效电感表示为：
其中，L为所述电感的所述感量，D为所述第一电路单元中的开关的占空比，M为每两个第一电路单元的电感之间的互感，n大于等于1，t为常数，
其中，当电感相互正耦合时，M>0，t＝1；当电感相互反耦合时，M<0，t＝1；当电感均无耦合时，t＝0。
23.根据权利要求19所述的系统，其特征在于，
所述第二电路单元为调整电路，所述第二电路单元的特征阻抗与所述负载阻抗之比小于1，所述第一单元电路的电压增益大于等于8。
24.根据权利要求14所述的系统，其特征在于，所述特征阻抗与所述负载阻抗的比值所述特征阻抗/>所述负载阻抗Zo＝vo/imax，Leq为所述电源装置的等效电感，Ceq为所述电源装置输出侧等效电容，vo为所述电源装置的输出电压，imax为所述电源提供的阶跃电流最大值。
25.一种用于提升处理器峰值算力的系统，其特征在于，包括：
一负载，包含处理器；以及
一电源装置，用于接收一输入电压并产生一输出电压，并藉由所述输出电压给所述负载供电，所述电源装置具有一特征阻抗，所述特征阻抗由所述电源装置的等效电感与输出侧等效电容所定义，所述负载具有一负载阻抗，所述负载阻抗由所述电源装置的输出电压与所述电源装置的最大阶跃电流所定义，所述电源装置包括一控制电路，所述控制电路用于根据一反映所述特征阻抗与所述负载阻抗的比值的信号和一参考值的比较结果，对所述电源装置进行控制，调整所述特征阻抗与所述负载阻抗的比值。
26.根据权利要求25所述的系统，其特征在于，通过调整所述特征阻抗与所述负载阻抗的比值，使得该比值小于1。
CN202211570709.6A 2022-01-30 2022-12-08 提升处理器峰值算力的方法、用于提升处理器峰值算力的系统 Pending CN116521355A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2023/073020 WO2023143333A1 (zh) 2022-01-30 2023-01-19 提升处理器峰值算力的方法、用于提升处理器峰值算力的系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2022101144404 2022-01-30
CN202210114440 2022-01-30

Publications (1)

Publication Number Publication Date
CN116521355A true CN116521355A (zh) 2023-08-01

Family

ID=87406982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211570709.6A Pending CN116521355A (zh) 2022-01-30 2022-12-08 提升处理器峰值算力的方法、用于提升处理器峰值算力的系统

Country Status (2)

Country Link
CN (1) CN116521355A (zh)
WO (1) WO2023143333A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120046232A (ko) * 2009-07-24 2012-05-09 어드밴스드 마이크로 디바이시즈, 인코포레이티드 성능 민감도에 따른 연산 유닛들의 차별적 성능 변경
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
CN104317379A (zh) * 2014-10-11 2015-01-28 中国科学院计算技术研究所 一种提供动态工作电压的处理器供电系统及方法
CN113009999A (zh) * 2019-12-20 2021-06-22 华为技术有限公司 一种处理器的功率调整方法及装置

Also Published As

Publication number Publication date
WO2023143333A1 (zh) 2023-08-03

Similar Documents

Publication Publication Date Title
Seeman et al. A comparative analysis of Switched-Capacitor and inductor-based DC-DC conversion technologies
CN101283325B (zh) 在ccm和dcm下运行的低损耗开关模式功率变换器
CN108054918B (zh) 一种四管buck-boost电路的控制方法、控制电路及系统
US7199563B2 (en) DC-DC converter
CN113394967A (zh) 多级功率转换
Hasanpour et al. A novel full soft-switching high-gain DC/DC converter based on three-winding coupled-inductor
US10326359B2 (en) Voltage regulator module using a load-side auxiliary gyrator circuit
US6979982B2 (en) Switched-current power converter
US20130163287A1 (en) Regulated Controller with Self-Adjusting Output Set-Point Control
US7813149B2 (en) System and method for power saving conversion topology in switch mode power supplies
EP3244524B1 (en) Power converter and control method thereof
TW201244346A (en) Controlling a switched mode power supply with maximised power efficiency
Kirshenboim et al. Improving loading and unloading transient response of a voltage regulator module using a load-side auxiliary gyrator circuit
KR20080033313A (ko) 풀 브리지 및 넓은 조절 범위 회로를 가진 전력 인가유니트
Ahmed et al. Startup and control of high efficiency 48/1V sigma converter
US11381173B2 (en) Switching regulator and control circuit thereof and quick response method
WO2021249271A1 (zh) Dvfs电源系统和dvfs电源控制方法
De Nardo et al. Optimal buck converter output filter design for point-of-load applications
Chakraborty et al. Combination of buck and boost modes to minimize transients in the output of a positive buck-boost converter
US20120139513A1 (en) Parameter adjustment depending on resonant frequency of a power supply
Ahmed et al. Comprehensive analysis and design of a switched‐inductor type low inductance‐requirement DC‐DC buck‐boost converter for low power applications
CN116521355A (zh) 提升处理器峰值算力的方法、用于提升处理器峰值算力的系统
JP6976145B2 (ja) 電力変換装置
US20150180329A1 (en) Ac/dc converter and ac/dc converting method
JP2004140959A (ja) 双方向ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination