CN116520667A - 一种基于fpga与tdc芯片的高精度时差测量系统 - Google Patents
一种基于fpga与tdc芯片的高精度时差测量系统 Download PDFInfo
- Publication number
- CN116520667A CN116520667A CN202310384244.3A CN202310384244A CN116520667A CN 116520667 A CN116520667 A CN 116520667A CN 202310384244 A CN202310384244 A CN 202310384244A CN 116520667 A CN116520667 A CN 116520667A
- Authority
- CN
- China
- Prior art keywords
- electric signal
- frequency electric
- time difference
- fpga
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 19
- 238000012545 processing Methods 0.000 claims abstract description 19
- 230000005540 biological transmission Effects 0.000 claims abstract description 5
- 230000005284 excitation Effects 0.000 claims abstract description 4
- 238000004590 computer program Methods 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 8
- 239000013307 optical fiber Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract description 4
- 230000000977 initiatory effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 108010001267 Protein Subunits Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- G—PHYSICS
- G04—HOROLOGY
- G04D—APPARATUS OR TOOLS SPECIALLY DESIGNED FOR MAKING OR MAINTAINING CLOCKS OR WATCHES
- G04D7/00—Measuring, counting, calibrating, testing or regulating apparatus
- G04D7/002—Electrical measuring and testing apparatus
- G04D7/003—Electrical measuring and testing apparatus for electric or electronic clocks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
Abstract
本发明公开了一种基于FPGA与TDC芯片的高精度时差测量系统，包括：计数模块，基于TDC芯片接收超声波的电信号并检测超声波的传输时间形成反馈信息，至FPGA逻辑控制芯片进行处理；激发模块，在发送电信号的时，会同时发出至少一第一低频电信号和第二低频电信号，且基于两个低频电信号生成相同周期、相同延时的第一高频电信号和第二高频电信号；数据处理模块，用于获取第一高频电信号和第二高频电信号的相位差，并将该相位差数据转化数字信号；校验模块，FPGA逻辑控制芯片接收数字信号并与反馈信息进行对比。本发明提供的基于FPGA与TDC芯片的高精度时差测量系统，保证了从发起到接收这段时间内计时的快速响应，使得获取的数据更加精确。
Description
技术领域
本发明涉及时差测量系统技术领域，具体涉及一种基于FPGA与TDC芯片的高精度时差测量系统。
背景技术
FPGA具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用，其包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式块RAM，布线资源，内嵌专用硬核，底层内嵌功能单元。
TDC是Internet explorer提供的内置数据源控件，提供访问有定界符文本文件的能力，拥有Datasrc、Fielddelim、Textquqlifier、Rowdelim、Sort、Filter和Useheader等属性及Reset方法，并可通过TDC对象的ID.recordset.{Properties|method}，访问相应的Recordset集的属性和方法。
公开(公告)号：CN104656056A，公开(公告)日：2015-05-27，公开了一种时差测量系统的改进，提供一种灵活性强、速度快且可实现提取通过不同路径的同一信号时间差的一种时差测量系统。本发明包括主控制器、以太网接口、输入模块、串并转换接口、调试模块、电源、时差测算模块、输出模块、测算模块、定位模块，其特征在于：输入模块通过串并联接口与主控制器相连，主控制器还与调试模块、电源、以太网接口和时差测算模块相连；时差测算模块还与输出模块、测算模块和定位模块相连。
公开(公告)号：CN103869156B，公开(公告)日：2016-04-20，公开了一种双混频时差测量方法及测量系统。本发明通过选取一个不间断的公共源信号，由两个计数器分别实时获取该公共源信号的时间计数值，在参考信号和被测信号的上升沿分别到来时，分别获取当前两个计数器的时间计数值，使参考信号和被测信号的上升沿个数对齐，并使与对齐个数相对应的两个时间计数值相减，即可得出准确的时差值，根据该准确的时差值可计算出其他的频差、相差和阿伦方差等。本发明这种采用公共源信号的方式，可解决传统异或门方式在沿重叠或两个沿时差小于硬件响应时间时不能进行准确测量的问题，即解决了双混频时差测量过程中常存在的周期模糊现象。总之，采用本发明可以实现低成本、快速、准确、实时、无限制地进行测量。
在包括上述两个专利的现有技术中，其主要应用于测量领域，用于对检测过程中，数据的发送和接收的周期进行计时。其检测过程中容易受到电路板运行过程中电流引起电磁干扰，从而大大增加了时间的误差值，降低检测计时的精准度。
发明内容
本发明的目的是提供一种基于FPGA与TDC芯片的高精度时差测量系统，
为了实现上述目的，本发明提供如下技术方案：一种基于FPGA与TDC芯片的高精度时差测量系统，包括：
计数模块，基于TDC芯片接收超声波的电信号并检测超声波的传输时间形成反馈信息，至FPGA逻辑控制芯片进行处理；
激发模块，在发送所述电信号的时，会同时发出至少一第一低频电信号和第二低频电信号，且基于两个低频电信号生成相同周期、相同延时的第一高频电信号和第二高频电信号；
数据处理模块，用于获取第一高频电信号和第二高频电信号的相位差，并将该相位差数据转化数字信号；
校验模块，所述FPGA逻辑控制芯片接收所述数字信号并与所述反馈信息进行对比，以获得最小化误差的时差。
作为优选的，还包括复位模块，用于对所述FPGA逻辑控制芯片以及TDC芯片计算运行数据进行清理，且最近一次接收的所述数字信号保留以与新传入的所述反馈信息进行校准。
作为优选的，所述第一低频电信号发射的电路包括电光转换器、含延时T光纤延迟线的波分复用光链路、光电转换器、输出下支路加入了Δτ延时的电功率分配器和微波异或门。
作为优选的，所述第二低频电信号发射的电路包括电光转换器、含延时T+T2光纤延迟线的波分复用光链路、光电转换器、输出下支路加入Δτ延时的电功率分配器和微波异或门。
作为优选的，所述数据处理模块基于所述反馈信息和相位差以获得第一低频电信号和第二低频电信号、第一高频电信号和第二高频电信号的时间差，其公式如下：
其中：Counter*TC为整数倍计数时钟周期的时差，为不足一计数时钟周期的时差，P为相位差，TC为TDC芯片数据清理的周期。
作为优选的，所述FPGA逻辑控制芯片分别接收第一低频电信号和第二低频电信号、第一高频电信号和第二高频电信号的中间时间差形成计算间隔时间，1s作为一个长度单位，计算个数Counter。
作为优选的，所述高频电信号的电路包括环形振荡器、分频器和带通滤波器，而环形振荡器的门电路的延时值为Δτ。
在上述技术方案中，本发明提供的一种基于FPGA与TDC芯片的高精度时差测量系统，具备以下有益效果：利用FPGA芯片和TDC芯片相结合对电路中的高频电信号进行处理，以保证接收低频电信号的状态，保证了从发起到接收这段时间内计时的快速响应，使得获取的数据更加精确。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的模块结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，一种基于FPGA与TDC芯片的高精度时差测量系统，包括：
计数模块，基于TDC芯片接收超声波的电信号并检测超声波的传输时间形成反馈信息，至FPGA逻辑控制芯片进行处理；
激发模块，在发送电信号的时，会同时发出至少一第一低频电信号和第二低频电信号，且基于两个低频电信号生成相同周期、相同延时的第一高频电信号和第二高频电信号；
数据处理模块，用于获取第一高频电信号和第二高频电信号的相位差，并将该相位差数据转化数字信号；
校验模块，FPGA逻辑控制芯片接收数字信号并与反馈信息进行对比，以获得最小化误差的时差。
具体的，上述实施例中还包括复位模块，用于对FPGA逻辑控制芯片以及TDC芯片计算运行数据进行清理，且最近一次接收的数字信号保留以与新传入的反馈信息进行校准。
作为本发明进一步提供的一个实施例，第一低频电信号发射的电路包括电光转换器、含延时T光纤延迟线的波分复用光链路、光电转换器、输出下支路加入了Δτ延时的电功率分配器和微波异或门。
其次，第二低频电信号发射的电路包括电光转换器、含延时T+T2光纤延迟线的波分复用光链路、光电转换器、输出下支路加入Δτ延时的电功率分配器和微波异或门。
再者，数据处理模块基于反馈信息和相位差以获得第一低频电信号和第二低频电信号、第一高频电信号和第二高频电信号的时间差，其公式如下：
其中：Counter*TC为整数倍计数时钟周期的时差，为不足一计数时钟周期的时差，P为相位差，TC为TDC芯片数据清理的周期。
作为本发明进一步提供的再一个实施例，FPGA逻辑控制芯片分别接收第一低频电信号和第二低频电信号、第一高频电信号和第二高频电信号的中间时间差形成计算间隔时间，1s作为一个长度单位，计算个数Counter。
进一步的，高频电信号的电路包括环形振荡器、分频器和带通滤波器，而环形振荡器的门电路的延时值为Δτ。
综上，利用FPGA芯片和TDC芯片相结合对电路中的高频电信号进行处理，以保证接收低频电信号的状态，保证了从发起到接收这段时间内计时的快速响应，使得获取的数据更加精确。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
本申请的实施例还提供能够实现上述实施例中的方法中全部步骤的一种电子设备的具体实施方式，所述电子设备具体包括如下内容：
处理器(processor)、存储器(memory)、通信接口(Communications Interface)和总线；
其中，所述处理器、存储器、通信接口通过所述总线完成相互间的通信；
所述处理器用于调用所述存储器中的计算机程序，所述处理器执行所述计算机程序时实现上述实施例中的方法中的全部步骤。
本申请的实施例还提供能够实现上述实施例中的方法中全部步骤的一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述实施例中的方法的全部步骤。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于硬件+程序类实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。虽然本说明书实施例提供了如实施例或流程图所述的方法操作步骤，但基于常规或者无创造性的手段可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的装置或终端产品执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行(例如并行处理器或者多线程处理的环境，甚至为分布式数据处理环境)。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、产品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、产品或者设备所固有的要素。在没有更多限制的情况下，并不排除在包括所述要素的过程、方法、产品或者设备中还存在另外的相同或等同要素。为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本说明书实施例时可以把各模块的功能在同一个或多个软件和/或硬件中实现，也可以将实现同一功能的模块由多个子模块或子单元的组合实现等。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
本领域技术人员应明白，本说明书的实施例可提供为方法、系统或计算机程序产品。因此，本说明书实施例可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本说明书实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本说明书实施例的至少一个实施例或示例中。
在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。以上所述仅为本说明书实施例的实施例而已，并不用于限制本说明书实施例。对于本领域技术人员来说，本说明书实施例可以有各种更改和变化。凡在本说明书实施例的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本说明书实施例的权利要求范围之内。
Claims (9)
1.一种基于FPGA与TDC芯片的高精度时差测量系统，其特征在于，包括：
计数模块，基于TDC芯片接收超声波的电信号并检测超声波的传输时间形成反馈信息，至FPGA逻辑控制芯片进行处理；
激发模块，在发送所述电信号的时，会同时发出至少一第一低频电信号和第二低频电信号，且基于两个低频电信号生成相同周期、相同延时的第一高频电信号和第二高频电信号；
数据处理模块，用于获取第一高频电信号和第二高频电信号的相位差，并将该相位差数据转化数字信号；
校验模块，所述FPGA逻辑控制芯片接收所述数字信号并与所述反馈信息进行对比，以获得最小化误差的时差。
2.根据权利要求1所述的一种基于FPGA与TDC芯片的高精度时差测量系统，其特征在于，还包括复位模块，用于对所述FPGA逻辑控制芯片以及TDC芯片计算运行数据进行清理，且最近一次接收的所述数字信号保留以与新传入的所述反馈信息进行校准。
3.根据权利要求1所述的一种基于FPGA与TDC芯片的高精度时差测量系统，其特征在于，所述第一低频电信号发射的电路包括电光转换器、含延时T光纤延迟线的波分复用光链路、光电转换器、输出下支路加入了Δτ延时的电功率分配器和微波异或门。
4.根据权利要求1所述的一种基于FPGA与TDC芯片的高精度时差测量系统，其特征在于，所述第二低频电信号发射的电路包括电光转换器、含延时T+T2光纤延迟线的波分复用光链路、光电转换器、输出下支路加入Δτ延时的电功率分配器和微波异或门。
5.根据权利要求1所述的一种基于FPGA与TDC芯片的高精度时差测量系统，其特征在于，所述数据处理模块基于所述反馈信息和相位差以获得第一低频电信号和第二低频电信号、第一高频电信号和第二高频电信号的时间差，其公式如下：
其中：Counter*TC为整数倍计数时钟周期的时差，为不足一计数时钟周期的时差，P为相位差，TC为TDC芯片数据清理的周期。
6.根据权利要求5所述的一种基于FPGA与TDC芯片的高精度时差测量系统，其特征在于，所述FPGA逻辑控制芯片分别接收第一低频电信号和第二低频电信号、第一高频电信号和第二高频电信号的中间时间差形成计算间隔时间，1s作为一个长度单位，计算个数Counter。
7.根据权利要求1所述的一种基于FPGA与TDC芯片的高精度时差测量系统，其特征在于，所述高频电信号的电路包括环形振荡器、分频器和带通滤波器，而环形振荡器的门电路的延时值为Δτ。
8.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1至7任一项所述基于FPGA与TDC芯片的高精度时差测量系统的步骤。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现权利要求1至7任一项所述基于FPGA与TDC芯片的高精度时差测量系统的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310384244.3A CN116520667A (zh) | 2023-04-12 | 2023-04-12 | 一种基于fpga与tdc芯片的高精度时差测量系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310384244.3A CN116520667A (zh) | 2023-04-12 | 2023-04-12 | 一种基于fpga与tdc芯片的高精度时差测量系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116520667A true CN116520667A (zh) | 2023-08-01 |
Family
ID=87400357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310384244.3A Pending CN116520667A (zh) | 2023-04-12 | 2023-04-12 | 一种基于fpga与tdc芯片的高精度时差测量系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116520667A (zh) |
-
2023
- 2023-04-12 CN CN202310384244.3A patent/CN116520667A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100545780C (zh) | 利用相移周期波形进行时间测量的电路、方法、系统及仪器 | |
| CN102565673B (zh) | 基于fpga的高可靠脉冲计数测试系统 | |
| CN104991440A (zh) | 高精度irig-b(ac)码解调方法及装置 | |
| CN103543333B (zh) | 高频信号相位差测量方法及测量装置 | |
| CN103487649B (zh) | 一种兼容连续波和脉冲调制载波频率测量的方法及装置 | |
| CN102128979B (zh) | 等精度测频电路及其测频方法 | |
| CN103558753B (zh) | 一种高分辨率时钟检测方法和装置 | |
| JP2021526226A (ja) | Ｆｐｇａに基づく高精度時間測定方法 | |
| CN105245203B (zh) | 高精度低速时钟占空比检测系统及方法 | |
| CN105656456A (zh) | 一种高速高精度数字脉冲发生电路及脉冲发生方法 | |
| CN109507627B (zh) | 一种直流电子式互感器仿真方法 | |
| CN102928677A (zh) | 一种纳米级脉冲信号采集方法 | |
| CN102879641A (zh) | 频率量测方法及系统 | |
| CN105116366A (zh) | 基于调整脉冲常数的快速校表方法 | |
| CN102195638A (zh) | 一种低延时数字时钟分频方法 | |
| CN103645379A (zh) | Ttl信号频率跳变监测系统和方法 | |
| CN102854374B (zh) | 一种功率单元体直流电压检测装置及方法 | |
| CN102928805B (zh) | 多表位数字化电能表校验仪 | |
| CN116520667A (zh) | 一种基于fpga与tdc芯片的高精度时差测量系统 | |
| CN103561008B (zh) | 一种传输协议解码方法、装置及传输协议解码芯片 | |
| CN205384320U (zh) | 一种光电检测装置 | |
| CN103067014A (zh) | 用于谐波检测的频率跟随数据采集电路 | |
| CN104348468B (zh) | 一种脉宽自适应单总线接收器 | |
| CN102957426B (zh) | 一种可程控旋转编码器的自适应电路 | |
| CN107566199B (zh) | 信号处理装置和方法及包括该装置的电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |