CN116506448A - 基板管理控制器数据同步的组网方法及装置 - Google Patents

基板管理控制器数据同步的组网方法及装置 Download PDF

Info

Publication number
CN116506448A
CN116506448A CN202310572741.6A CN202310572741A CN116506448A CN 116506448 A CN116506448 A CN 116506448A CN 202310572741 A CN202310572741 A CN 202310572741A CN 116506448 A CN116506448 A CN 116506448A
Authority
CN
China
Prior art keywords
networking
node
baseboard management
management controller
state information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310572741.6A
Other languages
English (en)
Inventor
张亚男
周宁宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202310572741.6A priority Critical patent/CN116506448A/zh
Publication of CN116506448A publication Critical patent/CN116506448A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1095—Replication or mirroring of data, e.g. scheduling or transport for data synchronisation between network nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/14—Session management
    • H04L67/141—Setup of application sessions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/14—Session management
    • H04L67/143—Termination or inactivation of sessions, e.g. event-controlled end of session
    • H04L67/145—Termination or inactivation of sessions, e.g. event-controlled end of session avoiding end of session, e.g. keep-alive, heartbeats, resumption message or wake-up for inactive or interrupted session
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明实施例涉及一种基板管理控制器数据同步的组网方法及装置，包括：检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息；基于所述同步状态信息初始化节点组网资源；基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。由此，基于存储服务器硬件架构，通过基板管理控制器之间的硬件链路以及外围硬件，实现存储服务器不同控制器的基板管理控制器之间的设备管理数据的组网同步和通信。

Description

基板管理控制器数据同步的组网方法及装置
技术领域
本发明实施例涉及服务器技术领域，尤其涉及一种基板管理控制器数据同步的组网方法及装置。
背景技术
在服务器技术领域中，存储服务器硬件设计上往往采用多控制器冗余的方式保证数据可靠性和安全性。而多控制器之间的数据同步是保障存储系统稳定可靠的重要手段。
存储服务器中设备管理方式主要分为带外管理和带内管理，带内管理主要依赖系统中服务器侧安装的业务软件来实现，带外管理主要通过基板管理控制器(BaseboardManager Controller，BMC)来进行管理。在存储服务器多控制器硬件架构下，基板管理控制器负责管理服务器中硬件数据，控制框内部件资源需要多个控制器的基板管理控制器协同处理硬件数据，因此存在基板管理控制器之间数据同步需求。
发明内容
鉴于此，为解决上述技术问题或部分技术问题，本发明实施例提供一种基板管理控制器数据同步的组网方法及装置。
第一方面，本发明实施例提供一种基板管理控制器数据同步的组网方法，包括：
检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息；
基于所述同步状态信息初始化节点组网资源；
基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
在一个可能的实施方式中，所述方法还包括：
基于所述目标数据同步网络对所述目标数据同步网络中的节点基板管理控制器进行管理。
在一个可能的实施方式中，所述方法还包括：
基于所述同步状态信息生成数据同步网络节点拓扑；
基于所述数据同步网络节点拓扑生成数据同步链路路径路由表。
在一个可能的实施方式中，所述方法还包括：
基于所述数据同步链路路径路由表获取与所述目标基板管理控制器存在连接关系的其他节点基板管理控制器的状态信息，其中，所述状态信息至少包括在位状态和运行状态；
基于所述状态信息确定所述其他节点基板管理控制器的组网策略；
基于所述组网策略以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
在一个可能的实施方式中，所述方法还包括：
若所述状态信息正常，则确定所述组网策略为将状态信息正常的节点基板管理控制器加入数据同步网络；
若所述状态信息异常，则确定所述组网策略为延时检测状态信息异常的节点基板管理控制器的状态信息。
在一个可能的实施方式中，所述方法还包括：
若确定所述组网策略为将状态信息正常的节点基板管理控制器加入数据同步网络，则定时给状态信息正常的节点基板管理控制器发送链路心跳包，在心跳正常时创建数据同步连接；
若确定所述组网策略为延时检测状态信息异常的节点基板管理控制器的状态信息，则基于预设时延信息检测状态信息异常的节点基板管理控制器的状态信息，在状态信息恢复正常后执行所述定时给状态信息正常的节点基板管理控制器发送链路心跳包，在心跳正常时创建数据同步连接的步骤。
在一个可能的实施方式中，所述方法还包括：
通过I2C链路发起硬件看门狗喂狗动作；
获取与所述目标基板管理控制器存在通信连接关系的其他节点基板管理控制器通过GPIO信号反馈的状态信息，以判断所述数据同步硬件链路状态。
第二方面，本发明实施例提供一种基板管理控制器数据同步的组网装置，包括：
检测获取模块，用于检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息；
初始化模块，用于基于所述同步状态信息初始化节点组网资源；
组网模块，用于基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
第三方面，本发明实施例提供一种服务器，包括：处理器和存储器，所述处理器用于执行所述存储器中存储的基板管理控制器数据同步的组网程序，以实现上述第一方面中所述的基板管理控制器数据同步的组网方法。
第四方面，本发明实施例提供一种存储介质，包括：所述存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现上述第一方面中所述的基板管理控制器数据同步的组网方法。
本发明实施例提供的基板管理控制器数据同步的组网方案，通过检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息；基于所述同步状态信息初始化节点组网资源；基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。由此方案，基于存储服务器硬件架构，通过基板管理控制器之间的硬件链路以及外围硬件，实现存储服务器不同控制器的基板管理控制器之间的设备管理数据的组网同步和通信。
附图说明
图1为本发明实施例提供的一种基板管理控制器数据同步的组网方法的流程示意图；
图2为本发明实施例提供的另一种基板管理控制器数据同步的组网方法的流程示意图；
图3为本发明实施例提供的一种两控制器硬件结构示意图；
图4为本发明实施例提供的一种数据同步模块的通信关系示意图；
图5为本发明实施例提供的一种基板管理控制器数据同步的组网装置的结构示意图；
图6为本发明实施例提供的一种服务器的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为便于对本发明实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本发明实施例的限定。
图1为本发明实施例提供的一种基板管理控制器数据同步的组网方法的流程示意图，如图1所示，该方法具体包括：
S11、检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息。
本发明实施例提供的方法主要应用于：对于每台存储服务器往往由两个或者四个控制器硬件组合在2U或者4U高度的机箱中，机箱内控制器之间数据访问、操作、存储互有镜像冗余、备份共同保证服务器安全可靠运行。针对每个控制器硬件管理的基板管理控制器(Baseboard Manager Controller，BMC)中运行的程序，结合存储服务器控制器上复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)以及外围的硬件单元共同实现数据同步的以控制器为单位的数据同步组网的场景中。
在同一框中各个控制器均被视为一个数据同步节点，多个控制器共同组成了数据同步网络，硬件管理数据在同步网络中的节点上流动。为便于描述本方法的实现过程，下面以两控场景进行说明，其他多控场景均能参考覆盖，如图3所示的一种两控制器硬件结构示意图，两个控制器分别为控制器A、控制器B，BMC内负责数据同步的功能的模块称为数据同步模块。
本发明实施例在上述硬件结构下实现存储服务器的基板管理控制器数据同步节点组网功能。控制器A和控制器B可以分别通过板载的基板管理控制器之间数据通道进行数据通信，控制器上CPLD器件互联的其他控制器的在位信号线，以及多个控制器上CPLD之间也保留了GPIO信号线作为心跳状态信号，服务器上电启动后BMC运行数据同步模块，通过调用底层软件接口和传输算法，建立控制器之间数据通信通道，业务模块启动后注册数据同步服务，然后调用数据同步模块提供的数据发送接口，将业务数据转发到其他控制器的BMC中，从而实现多个控制器的BMC数据互联互通的功能。
由于本发明实施例提供的方法在每个控制器上完全一致，以下说明只描述单个控制器程序和硬件构成实现步骤。同时在描述时只说明数据同步模块中节点组网机制以及为配合实现数据同步功能的关键步骤。数据同步模块的通信关系示意图如图4所示。
首先，检测数据同步硬件链路状态。具体的，机框上电后CPLD固件正常运行，控制器的在位信号通过机框背板连接到每个控制器上的CPLD引脚上，CPLD检测到每个控制器的在位情况。BMC上电系统启动完成后通过I2C链路发起硬件看门狗喂狗动作，通过CPLD提供的在位信号和互联的CPLD喂狗信号，提供数据同步硬件链路状态的参考，方便组网过程中通信链路创建和状态检查。然后，CPLD内部逻辑检测到喂狗状态正常后，通过多控互联的GPIO信号发送本控设备初始化完成信号，信号电平被置位。在数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息，该同步状态信息包括但不限于：槽位信息、在位状态信息、运行状态信息等。
S12、基于所述同步状态信息初始化节点组网资源。
BMC内数据同步模块程序启动运行后，初始化模块数据，包括资源锁、数据缓冲队列，创建数据同步模块依赖数据处理线程。
根据机框类型获取当前框内最大控制器数量，然后基于同步状态信息中的槽位信息，生成数据同步网络节点拓扑，当前控制器作为父节点，框内其他控制器作为子节点，数据同步时的数据流向为：从父节点到子节点的方向，数据转发方式为广播同步方式，即父节点将自身管理数据全量转发到所有子节点。
进一步的，生成同步链路路径路由表，由于每个控制器直接均采用主备双链路的方式保障可靠性，因此节点数据转发时需要在底层生成同步链路路由表，路由表用于底层数据链路层接口数据发送使用。例如两控环境中的路由表A->B包括两条数据链路A主链路访问B、A备链路访问B，四控环境情况更复杂包括所有互联的路径。
S13、基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
节点组网资源初始化完成后，开始节点组网。数据同步模块根据框内其他节点的状态信息，判定是否将框内其他控制器加入同步网络。当控制器节点满足条件时，数据同步模块创建主备同步链路业务心跳线程监控数据链路状态，定时发送链路心跳包，根据心跳包返回状态判断数据链路是否正常，同时在心跳正常后创建数据同步连接，同步模块其他处理线程将通过此连接处理各个业务模块的数据，将数据转发同步到组网内的节点中。
本发明实施例提供的基板管理控制器数据同步的组网方法，通过检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息；基于所述同步状态信息初始化节点组网资源；基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。由此方法，基于存储服务器硬件架构，通过基板管理控制器之间的硬件链路以及外围硬件，实现存储服务器不同控制器的基板管理控制器之间的设备管理数据的组网同步和通信。
图2为本发明实施例提供的另一种基板管理控制器数据同步的组网方法的流程示意图，如图2所示，该方法具体包括：
S21、检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息。
本发明实施例中，首先，检测数据同步硬件链路状态。具体的，机框上电后BMC固件成功加载，应用程序中喂狗程序被后台唤起，通过I2C链路给CPLD硬件WDT进行喂狗，通过CPLD提供的在位信号和互联的CPLD喂狗信号，提供数据同步硬件链路状态的参考，方便组网过程中通信链路创建和状态检查。然后，CPLD内部逻辑检测到喂狗状态正常后，通过多控互联的GPIO信号发送本控设备初始化完成信号，信号电平被置位。在数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息，该同步状态信息包括但不限于：槽位信息、在位状态信息、运行状态信息等。
S22、基于所述同步状态信息生成数据同步网络节点拓扑。
BMC内数据同步模块程序启动运行后，初始化模块数据，包括资源锁、数据缓冲队列，创建数据同步模块依赖数据处理线程。
进一步的，根据机框类型获取当前框内最大控制器数量，然后基于同步状态信息中的槽位信息，生成数据同步网络节点拓扑，当前控制器作为父节点，框内其他控制器作为子节点，数据同步时的数据流向为：从父节点到子节点的方向，数据转发方式为广播同步方式，即父节点将自身管理数据全量转发到所有子节点。
S23、基于所述数据同步网络节点拓扑生成数据同步链路路径路由表。
由于每个控制器直接均采用主备双链路的方式保障可靠性，因此节点数据转发时需要在底层生成同步链路路由表，路由表用于底层数据链路层接口数据发送使用。例如两控环境中的路由表A->B包括两条数据链路A主链路访问B、A备链路访问B，四控环境情况更复杂包括所有互联的路径。
以节点A、B、C、D为例，路由表如下所示：
A->B主链路链路信息(目的地址、IP等)
A->B备链路链路信息(目的地址、IP等)
A->C主链路链路信息(目的地址、IP等)
A->C备链路链路信息(目的地址、IP等)
由于主备链路的链路物理属性不一致，本发明实施例保存了接口类型、访问方式等信息，让每个控制器上的BMC根据此路径路由表转发数据，在不同节点上路由表都有差别。
S24、基于所述数据同步链路路径路由表获取与所述目标基板管理控制器存在连接关系的其他节点基板管理控制器的状态信息，其中，所述状态信息至少包括在位状态和运行状态。
节点组网资源初始化完成后，开始节点组网。
首先，数据同步模块基于数据同步链路路径路由表获取与目标基板管理控制器存在连接关系的其他节点基板管理控制器的状态信息，其中，状态信息至少包括在位状态和运行状态，由状态信息判定是否将框内其他控制器加入同步网络。
S25、基于所述状态信息确定所述其他节点基板管理控制器的组网策略。
本发明实施例中，可以预先设置不同的状态信息对应的其他节点基板管理控制器的组网策略，例如，状态信息正常时，可以立即组网；状态信息异常时，延时检测状态信息，直至状态信息恢复正常时再次组网等。
具体的，若状态信息正常，则确定组网策略为将状态信息正常的节点基板管理控制器加入数据同步网络；若状态信息异常，则确定组网策略为延时检测状态信息异常的节点基板管理控制器的状态信息。
S26、基于所述组网策略以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
若确定组网策略为将状态信息正常的节点基板管理控制器加入数据同步网络，则定时给状态信息正常的节点基板管理控制器发送链路心跳包，在心跳正常时创建数据同步连接。
具体的，数据同步模块创建主备同步链路业务心跳线程监控数据链路状态，定时发送链路心跳包，根据心跳包返回状态判断数据链路是否正常，同时在心跳正常后创建数据同步连接，同步模块其他处理线程将通过此连接处理各个业务模块的数据，将数据转发同步到组网内的节点中。
若确定组网策略为延时检测状态信息异常的节点基板管理控制器的状态信息，则基于预设时延信息检测状态信息异常的节点基板管理控制器的状态信息，在状态信息恢复正常后，数据同步模块创建主备同步链路业务心跳线程监控数据链路状态，定时发送链路心跳包，根据心跳包返回状态判断数据链路是否正常，同时在心跳正常后创建数据同步连接，同步模块其他处理线程将通过此连接处理各个业务模块的数据，将数据转发同步到组网内的节点中。
S27、基于所述目标数据同步网络对所述目标数据同步网络中的节点基板管理控制器进行管理。
本发明实施例中，控制器节点的四种状态包括：初始化状态、运行态、离线恢复、退网状态。初始化状态即心跳监控线程未创建、数据链路管道未创建前保持的状态；运行态即心跳正常，数据转发正常的状态；离线恢复的状态，主备链路中任何链路发生故障时，触发数据同步修复同步链路的状态，此时同步连接中断，等待模块重建连接，恢复业务；退网状态即组网管理中控制器节点在位、CPLD中的GPIO信号异常，节点处于失联状态，组网中将踢除此节点。失联的节点在失联期间如果重新满足状态信息正常，即节点所在控制器在位状态正常、运行状态正常，将会重新触发节点组网的流程。
需要说明的是，已组网的节点不会重复组网，但是节点在运行过程中出现热拔插或者掉电等异常状态时，数据同步模块可以执行重新组网的流程。
本发明实施例提供的基板管理控制器数据同步的组网方法，通过检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息；基于所述同步状态信息初始化节点组网资源；基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。由此方法，基于存储服务器硬件架构，通过基板管理控制器之间的硬件链路以及外围硬件，实现了存储设备系统中业务模块数据同步的控制器节点组网管理功能，此方法是实现对于多控制器存储设备硬件数据协同管理技术的基础一环，共同完成存储服务器BMC数据同步功能。
图5为本发明实施例提供的一种基板管理控制器数据同步的组网装置的结构示意图，具体包括：
检测获取模块501，用于检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息。详细说明参见上述方法实施例对应的相关描述，此处不再赘述。
初始化模块502，用于基于所述同步状态信息初始化节点组网资源。详细说明参见上述方法实施例对应的相关描述，此处不再赘述。
组网模块503，用于基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。详细说明参见上述方法实施例对应的相关描述，此处不再赘述。
本实施例提供的基板管理控制器数据同步的组网装置可以是如图5中所示的基板管理控制器数据同步的组网装置，可执行如图1-2中基板管理控制器数据同步的组网方法的所有步骤，进而实现图1-2所示基板管理控制器数据同步的组网方法的技术效果，具体请参照图1-2相关描述，为简洁描述，在此不作赘述。
图6为本发明实施例提供的一种服务器的结构示意图，图6所示的服务器600包括：至少一个处理器601、存储器602、至少一个网络接口604和其他用户接口603。服务器600中的各个组件通过总线系统605耦合在一起。可理解，总线系统605用于实现这些组件之间的连接通信。总线系统605除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图6中将各种总线都标为总线系统605。
其中，用户接口603可以包括显示器、键盘或者点击设备(例如，鼠标，轨迹球(trackball)、触感板或者触摸屏等。
可以理解，本发明实施例中的存储器602可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synch link DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DRRAM)。本文描述的存储器602旨在包括但不限于这些和任意其它适合类型的存储器。
在一些实施方式中，存储器602存储了如下的元素，可执行单元或者数据结构，或者他们的子集，或者他们的扩展集：操作系统6021和应用程序6022。
其中，操作系统6021，包含各种系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务。应用程序6022，包含各种应用程序，例如媒体播放器(Media Player)、浏览器(Browser)等，用于实现各种应用业务。实现本发明实施例方法的程序可以包含在应用程序6022中。
在本发明实施例中，通过调用存储器602存储的程序或指令，具体的，可以是应用程序6022中存储的程序或指令，处理器601用于执行各方法实施例所提供的方法步骤，例如包括：
检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息；基于所述同步状态信息初始化节点组网资源；基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
在一个可能的实施方式中，基于所述目标数据同步网络对所述目标数据同步网络中的节点基板管理控制器进行管理。
在一个可能的实施方式中，基于所述同步状态信息生成数据同步网络节点拓扑；基于所述数据同步网络节点拓扑生成数据同步链路路径路由表。
在一个可能的实施方式中，基于所述数据同步链路路径路由表获取与所述目标基板管理控制器存在连接关系的其他节点基板管理控制器的状态信息，其中，所述状态信息至少包括在位状态和运行状态；基于所述状态信息确定所述其他节点基板管理控制器的组网策略；基于所述组网策略以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
在一个可能的实施方式中，若所述状态信息正常，则确定所述组网策略为将状态信息正常的节点基板管理控制器加入数据同步网络；若所述状态信息异常，则确定所述组网策略为延时检测状态信息异常的节点基板管理控制器的状态信息。
在一个可能的实施方式中，若确定所述组网策略为将状态信息正常的节点基板管理控制器加入数据同步网络，则定时给状态信息正常的节点基板管理控制器发送链路心跳包，在心跳正常时创建数据同步连接；若确定所述组网策略为延时检测状态信息异常的节点基板管理控制器的状态信息，则基于预设时延信息检测状态信息异常的节点基板管理控制器的状态信息，在状态信息恢复正常后执行所述定时给状态信息正常的节点基板管理控制器发送链路心跳包，在心跳正常时创建数据同步连接的步骤。
在一个可能的实施方式中，通过I2C链路发起硬件看门狗喂狗动作；检测喂狗状态是否正常以判断所述数据同步硬件链路状态。
上述本发明实施例揭示的方法可以应用于处理器601中，或者由处理器601实现。处理器601可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器601中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器601可以是通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(FieldProgrammable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件单元组合执行完成。软件单元可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器602，处理器601读取存储器602中的信息，结合其硬件完成上述方法的步骤。
可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSPDevice，DSPD)、可编程逻辑设备(Programmable LogicDevice，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。
对于软件实现，可通过执行本文所述功能的单元来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。
本实施例提供的服务器可以是如图6中所示的服务器，可执行如图1-2中基板管理控制器数据同步的组网方法的所有步骤，进而实现图1-2所示基板管理控制器数据同步的组网方法的技术效果，具体请参照图1-2相关描述，为简洁描述，在此不作赘述。
本发明实施例还提供了一种存储介质(计算机可读存储介质)。这里的存储介质存储有一个或者多个程序。其中，存储介质可以包括易失性存储器，例如随机存取存储器；存储器也可以包括非易失性存储器，例如只读存储器、快闪存储器、硬盘或固态硬盘；存储器还可以包括上述种类的存储器的组合。
当存储介质中一个或者多个程序可被一个或者多个处理器执行，以实现上述在服务器侧执行的基板管理控制器数据同步的组网方法。
所述处理器用于执行存储器中存储的基板管理控制器数据同步的组网程序，以实现以下在服务器侧执行的基板管理控制器数据同步的组网方法的步骤：
检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息；基于所述同步状态信息初始化节点组网资源；基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
在一个可能的实施方式中，基于所述目标数据同步网络对所述目标数据同步网络中的节点基板管理控制器进行管理。
在一个可能的实施方式中，基于所述同步状态信息生成数据同步网络节点拓扑；基于所述数据同步网络节点拓扑生成数据同步链路路径路由表。
在一个可能的实施方式中，基于所述数据同步链路路径路由表获取与所述目标基板管理控制器存在连接关系的其他节点基板管理控制器的状态信息，其中，所述状态信息至少包括在位状态和运行状态；基于所述状态信息确定所述其他节点基板管理控制器的组网策略；基于所述组网策略以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
在一个可能的实施方式中，若所述状态信息正常，则确定所述组网策略为将状态信息正常的节点基板管理控制器加入数据同步网络；若所述状态信息异常，则确定所述组网策略为延时检测状态信息异常的节点基板管理控制器的状态信息。
在一个可能的实施方式中，若确定所述组网策略为将状态信息正常的节点基板管理控制器加入数据同步网络，则定时给状态信息正常的节点基板管理控制器发送链路心跳包，在心跳正常时创建数据同步连接；若确定所述组网策略为延时检测状态信息异常的节点基板管理控制器的状态信息，则基于预设时延信息检测状态信息异常的节点基板管理控制器的状态信息，在状态信息恢复正常后执行所述定时给状态信息正常的节点基板管理控制器发送链路心跳包，在心跳正常时创建数据同步连接的步骤。
在一个可能的实施方式中，通过I2C链路发起硬件看门狗喂狗动作；检测喂狗状态是否正常以判断所述数据同步硬件链路状态。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基板管理控制器数据同步的组网方法，其特征在于，包括：
检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息；
基于所述同步状态信息初始化节点组网资源；
基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
基于所述目标数据同步网络对所述目标数据同步网络中的节点基板管理控制器进行管理。
3.根据权利要求1所述的方法，其特征在于，所述基于所述同步状态信息初始化节点组网资源，包括：
基于所述同步状态信息生成数据同步网络节点拓扑；
基于所述数据同步网络节点拓扑生成数据同步链路路径路由表。
4.根据权利要求3所述的方法，其特征在于，所述基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络，包括：
基于所述数据同步链路路径路由表获取与所述目标基板管理控制器存在连接关系的其他节点基板管理控制器的状态信息，其中，所述状态信息至少包括在位状态和运行状态；
基于所述状态信息确定所述其他节点基板管理控制器的组网策略；
基于所述组网策略以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
5.根据权利要求4所述的方法，其特征在于，所述基于所述状态信息确定所述其他节点基板管理控制器的组网策略，包括：
若所述状态信息正常，则确定所述组网策略为将状态信息正常的节点基板管理控制器加入数据同步网络；
若所述状态信息异常，则确定所述组网策略为延时检测状态信息异常的节点基板管理控制器的状态信息。
6.根据权利要求5所述的方法，其特征在于，所述基于所述组网策略以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络，包括：
若确定所述组网策略为将状态信息正常的节点基板管理控制器加入数据同步网络，则定时给状态信息正常的节点基板管理控制器发送链路心跳包，在心跳正常时创建数据同步连接；
若确定所述组网策略为延时检测状态信息异常的节点基板管理控制器的状态信息，则基于预设时延信息检测状态信息异常的节点基板管理控制器的状态信息，在状态信息恢复正常后执行所述定时给状态信息正常的节点基板管理控制器发送链路心跳包，在心跳正常时创建数据同步连接的步骤。
7.根据权利要求2所述的方法，其特征在于，所述检测数据同步硬件链路状态，包括：
通过I2C链路发起硬件看门狗喂狗动作；
获取与所述目标基板管理控制器存在通信连接关系的其他节点基板管理控制器通过GPIO信号反馈的状态信息，以判断所述数据同步硬件链路状态。
8.一种基板管理控制器数据同步的组网装置，其特征在于，包括：
检测获取模块，用于检测数据同步硬件链路状态，在所述数据同步硬件链路状态正常时，获取当前待组网的目标基板管理控制器的同步状态信息；
初始化模块，用于基于所述同步状态信息初始化节点组网资源；
组网模块，用于基于初始化完成的节点组网资源以所述目标基板管理控制器为主节点进行组网，得到目标数据同步网络。
9.一种服务器，其特征在于，包括：处理器和存储器，所述处理器用于执行所述存储器中存储的基板管理控制器数据同步的组网程序，以实现权利要求1～7中任一项所述的基板管理控制器数据同步的组网方法。
10.一种存储介质，其特征在于，所述存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现权利要求1～7中任一项所述的基板管理控制器数据同步的组网方法。
CN202310572741.6A 2023-05-19 2023-05-19 基板管理控制器数据同步的组网方法及装置 Pending CN116506448A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310572741.6A CN116506448A (zh) 2023-05-19 2023-05-19 基板管理控制器数据同步的组网方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310572741.6A CN116506448A (zh) 2023-05-19 2023-05-19 基板管理控制器数据同步的组网方法及装置

Publications (1)

Publication Number Publication Date
CN116506448A true CN116506448A (zh) 2023-07-28

Family

ID=87316523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310572741.6A Pending CN116506448A (zh) 2023-05-19 2023-05-19 基板管理控制器数据同步的组网方法及装置

Country Status (1)

Country Link
CN (1) CN116506448A (zh)

Similar Documents

Publication Publication Date Title
US11729044B2 (en) Service resiliency using a recovery controller
US6477663B1 (en) Method and apparatus for providing process pair protection for complex applications
CN107526659B (zh) 用于失效备援的方法和设备
US11330071B2 (en) Inter-process communication fault detection and recovery system
US6658595B1 (en) Method and system for asymmetrically maintaining system operability
US9189316B2 (en) Managing failover in clustered systems, after determining that a node has authority to make a decision on behalf of a sub-cluster
US20110289344A1 (en) Automated node fencing integrated within a quorum service of a cluster infrastructure
EP3210367B1 (en) System and method for disaster recovery of cloud applications
US7467322B2 (en) Failover method in a cluster computer system
CN103152419A (zh) 一种云计算平台的高可用集群管理方法
JP2005209201A (ja) 高可用性クラスタにおけるノード管理
EP3550436A1 (en) Method and apparatus for detecting and recovering fault of virtual machine
JP2004062535A (ja) マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード
CN102394914A (zh) 集群脑裂处理方法和装置
CN113515408A (zh) 一种数据容灾方法、装置、设备及介质
CN115396296A (zh) 业务处理方法、装置、电子设备及计算机可读存储介质
CN117201507A (zh) 云平台切换方法、装置、电子设备及存储介质
CN110351122B (zh) 容灾方法、装置、系统与电子设备
CN110661599B (zh) 一种主、备节点间的ha实现方法、装置及存储介质
CN114598594B (zh) 一种多集群下应用故障的处理方法、系统、介质和设备
CN116506448A (zh) 基板管理控制器数据同步的组网方法及装置
US11954509B2 (en) Service continuation system and service continuation method between active and standby virtual servers
CN113890880A (zh) 一种多节点间的数据同步方法、系统、设备及存储介质
WO2013007023A1 (zh) 改善高可用性系统可靠性的方法和装置
US10909002B2 (en) Fault tolerance method and system for virtual machine group

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination