CN116505969B - 高速跳频的零中频接收机及其控制方法 - Google Patents
高速跳频的零中频接收机及其控制方法 Download PDFInfo
- Publication number
- CN116505969B CN116505969B CN202310080521.1A CN202310080521A CN116505969B CN 116505969 B CN116505969 B CN 116505969B CN 202310080521 A CN202310080521 A CN 202310080521A CN 116505969 B CN116505969 B CN 116505969B
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- radio frequency
- frequency signal
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000010355 oscillation Effects 0.000 claims abstract description 15
- 230000003321 amplification Effects 0.000 claims abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 7
- 238000005070 sampling Methods 0.000 claims abstract description 7
- 230000011218 segmentation Effects 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 43
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 6
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 238000011217 control strategy Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/7136—Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/7136—Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform
- H04B2001/71367—Arrangements for generation of hop frequencies, e.g. using a bank of frequency sources, using continuous tuning or using a transform using a transform
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
本申请涉及信号传输技术领域，提出了一种高速跳频的零中频接收机及其控制方法，包括：低噪声放大器、可变增益放大器、IQ解调器、ADC模块和LO模块；低噪声放大器，用于将零中频接收机实时接收的射频信号进行放大处理，得到第一射频信号，其中，射频信号包括跳频射频信号；可变增益放大器，用于将第一射频信号进行增益的调整放大，得到第二射频信号；LO模块，用于输出与当前第二射频信号的频率相同的本振频率信号；IQ解调器，用于将第二射频信号与本振频率信号进行混频后，转换为基带信号；ADC模块，用于对基带信号进行采样。通过该方案，不需要跳频序列码表，可以支持随机跳频系统，使得系统体积、重量、功耗、成本都能得到降低。
Description
【技术领域】
本申请涉及信号传输技术领域，尤其涉及一种高速跳频的零中频接收机及其控制方法。
【背景技术】
常见的跳频接收机一般采用超外差接收机架构或零中频接收机架构。超外差接收机一般采用两次变频的方式实现，第一次变频为高中频，一般采用支持跳频的本振(下称LO)通过混频将射频信号下变频到高中频，第二次变频再将高中频下变频到低中频。这种超外差接收机方案整个系统结构比较复杂，体积较大，射频输入前端需要镜像抑制滤波器，而且镜像抑制要求很高，难于集成，超外差接收机成本较高。
零中频接收机采用一次变频的方式实现，通过支持跳频的LO把射频信号变频为基带信号。在这种架构中，为了实现高速跳频，跳频的LO一般采用两个锁相环(下称PLL)实现。其控制策略如下：先对PLL1进行初始频率预置，在跳频切换时刻之前对PLL2的频率预置，然后再跳频切换到PLL2的频率，如此循环往复，交替切换两个PLL的输出。具体地，如图1所示，接收机接收的射频信号，经过低噪声放大器放大后，经过一个可变增益放大器进行增益的调整放大后，送入IQ解调器，与LO信号混频后，把射频信号转换为基带信号，送入ADC采样。
LO信号包括两个PLL模块PLL1和PLL2和一个开关模块。
跳频时的LO工作过程是这样的：
1、当工作在频率F1时，PLL1的频率锁定到F1，这个时候开关切换到PLL1；
2、根据跳频码表，F1之后的下一个工作频率是F2，PLL2提前准备好，锁定到F2，等待工作频率切换到F2；
3、开始跳频到F2，开关切换到PLL2，此时的PLL2的频率切换为F2；
4、根据跳频码表，下一个频率为F3，PLL1的频率提前准备好，锁定到F3，等待下一次的跳频频率切换；
5、如此循环，就可以实现LO的跳频频率切换。
这种传统的跳频方法的缺点是需要两个PLL模块，而且必须提前知道跳频码表。对于没有跳频码表的随机跳频系统的应用场景，这种方法就无法实现，且增加了成本，无法满足随机跳频系统的要求。
【发明内容】
本申请实施例提供了一种高速跳频的零中频接收机及其控制方法，旨在解决相关技术中零中频接收机无法满足随机跳频系统要求的技术问题。
第一方面，本申请实施例提供了一种高速跳频的零中频接收机，包括：
低噪声放大器、可变增益放大器、IQ解调器、ADC模块和LO模块；
所述低噪声放大器，用于将所述零中频接收机实时接收的射频信号进行放大处理，得到第一射频信号，其中，所述射频信号包括跳频射频信号；
所述可变增益放大器，用于将所述第一射频信号进行增益的调整放大，得到第二射频信号；
所述LO模块，用于输出与当前第二射频信号的频率相同的本振频率信号；
所述IQ解调器，用于将所述第二射频信号与本振频率信号进行混频后，转换为基带信号；
所述ADC模块，用于对所述基带信号进行采样。
在一个实施例中，优选地，所述LO模块包括：PLL锁相环、处理单元和寄存器；
所述处理单元，用于对PLL锁相环对应的整个频率输出范围进行校准，以得到校准数据；
所述寄存器，用于存储所述校准数据；
所述处理单元还用于：根据所述第二射频信号的频率和校准数据，确定目标锁定频率；
所述PLL锁相环，用于锁定并输出所述目标锁定频率。
在一个实施例中，优选地，所述处理单元具体用于：
将PLL锁相环对应的整个频率输出范围进行分段处理，以得到多个频率范围段；
确定每个频率范围段对应的校准频率和数据地址；
将所述频率范围段、校准频率和数据地址作为校准数据关联存储至所述寄存器中。
在一个实施例中，优选地，所述处理单元具体用于：
按照预设频率间隔，将PLL锁相环对应的整个频率输出范围进行分段处理。
在一个实施例中，优选地，所述处理单元具体用于：
确定与当前第二射频信号的频率相同的目标频率；
根据所述校准数据和所述目标频率，确定所述目标频率所属的目标频率范围段；
确定所述目标频率范围段对应的校准频率；
根据所述校准频率对应的数据地址获取数据，以使所述PLL锁相环根据所述数据锁定并输出所述目标锁定频率。
第二方面，本申请实施例提供了一种高速跳频的零中频接收机的控制方法，用于零中频接收机，所述零中频接收机包括低噪声放大器、可变增益放大器、IQ解调器、ADC模块和LO模块，所述控制方法包括：
通过所述低噪声放大器将所述零中频接收机实时接收的射频信号进行放大处理，得到第一射频信号；
通过所述可变增益放大器将所述第一射频信号进行增益的调整放大，得到第二射频信号；
通过所述LO模块输出与当前第二射频信号的频率相同的本振频率信号；
通过所述IQ解调器将所述第二射频信号与本振频率信号进行混频后，转换为基带信号；
通过所述ADC模块对所述基带信号进行采样。
在一个实施例中，优选地，输出与当前第二射频信号的频率相同的本振频率信号，包括：
对PLL锁相环对应的整个频率输出范围进行校准，以得到校准数据，并通过寄存器存储所述校准数据；
根据所述第二射频信号的频率和校准数据，确定目标锁定频率，并通过所述PLL锁相环锁定并输出所述目标锁定频率。
在一个实施例中，优选地，所述方法还包括：
将PLL锁相环对应的整个频率输出范围进行分段处理，以得到多个频率范围段；
确定每个频率范围段对应的校准频率和数据地址；
将所述频率范围段、校准频率和数据地址作为校准数据关联存储至所述寄存器中。
在一个实施例中，优选地，所述方法还包括：
按照预设频率间隔，将PLL锁相环对应的整个频率输出范围进行分段处理。
在一个实施例中，优选地，所述方法还包括：
确定与当前第二射频信号的频率相同的目标频率；
根据所述校准数据和所述目标频率，确定所述目标频率所属的目标频率范围段；
确定所述目标频率范围段对应的校准频率；
根据所述校准频率对应的数据地址获取数据，以使所述PLL锁相环根据所述数据锁定并输出所述目标锁定频率。
以上高速跳频的零中频接收机及其控制方法所实现的方案中，只需要一个LO模块，通过PLL模块的预校准，实现PLL的快速锁定，达到零中频接收机的高速跳频，这样，不需要跳频序列码表，可以支持随机跳频系统，使得系统体积、重量、功耗、成本都能得到降低。
【附图说明】
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了相关技术中零中频接收机的结构示意图。
图2示出了根据本申请的一个实施例的高速跳频的零中频接收机的结构示意图。
图3示出了根据本申请的一个实施例的高速跳频的零中频接收机中LO模块的结构示意图。
图4示出了根据本申请的一个实施例的高速跳频的零中频接收机的控制方法的流程图。
【具体实施方式】
为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图2，图2示出了根据本申请的一个实施例的高速跳频的零中频接收机的结构示意图。
如图2所示，本申请实施例提供了一种高速跳频的零中频接收机，包括：
低噪声放大器21、可变增益放大器22、IQ解调器23、ADC模块24和LO模块25；
所述低噪声放大器21，用于将所述零中频接收机实时接收的射频信号进行放大处理，得到第一射频信号，其中，所述射频信号包括跳频射频信号；
所述可变增益放大器22，用于将所述第一射频信号进行增益的调整放大，得到第二射频信号；
所述LO模块25，用于输出与当前第二射频信号的频率相同的本振频率信号；
所述IQ解调器23，用于将所述第二射频信号与本振频率信号进行混频后，转换为基带信号；
所述ADC模块24，用于对所述基带信号进行采样。
如图3所示，在一个实施例中，优选地，所述LO模块25包括：PLL锁相环251、处理单元252和寄存器253；
所述处理单元252，用于对PLL锁相环对应的整个频率输出范围进行校准，以得到校准数据；
所述寄存器253，用于存储所述校准数据；
所述处理单元252还用于：根据所述第二射频信号的频率和校准数据，确定目标锁定频率；
所述PLL锁相环251，用于锁定并输出所述目标锁定频率。
为了支持频率的高速跳变，需要提前对LO模块的频率进行初始化预校准，把校准表保存到寄存器中。
在一个实施例中，优选地，所述处理单元具体用于：
将PLL锁相环对应的整个频率输出范围进行分段处理，以得到多个频率范围段；
确定每个频率范围段对应的校准频率和数据地址；
将所述频率范围段、校准频率和数据地址作为校准数据关联存储至所述寄存器中。
LO模块的预校准对PLL的整个频率输出范围进行校准，比如PLL的输出频率范围为200-6000MHz，先把输出频率范围进行分段，如表1所示，可以划分为29个频段。
对这29个频段的输出频段范围，只选择其中一个频率进行校准，大幅节省LO模块预校准时间。
预校准完成后，把这29个频率的校准数据保存到寄存器。处理单元MCU可以完成PLL和寄存器的控制和通信。
这样就完成了LO模块的预校准。
表1
| 频段 | 校准频率(MHz) | 频率范围(MHz) |
| 0 | 300 | 200<＝f<400 |
| 1 | 500 | 400<＝f<600 |
| 2 | 700 | 600<＝f<800 |
| 3 | 900 | 800<＝f<1000 |
| 4 | 1100 | 1000<＝f<1200 |
| 5 | 1300 | 1200<＝f<1400 |
| 6 | 1500 | 1400<＝f<1600 |
| 7 | 1700 | 1600<＝f<1800 |
| 8 | 1900 | 1800<＝f<2000 |
| 9 | 2100 | 2000<＝f<2200 |
| 10 | 2300 | 2200<＝f<2400 |
| 11 | 2500 | 2400<＝f<2600 |
| 12 | 2700 | 2600<＝f<2800 |
| 13 | 2900 | 2800<＝f<3000 |
| 14 | 3100 | 3000<＝f<3200 |
| 15 | 3300 | 3200<＝f<3400 |
| 16 | 3500 | 3400<＝f<3600 |
| 17 | 3700 | 3600<＝f<3800 |
| 18 | 3900 | 3800<＝f<4000 |
| 19 | 4100 | 4000<＝f<4200 |
| 20 | 4300 | 4200<＝f<4400 |
| 21 | 4500 | 4400<＝f<4600 |
| 22 | 4700 | 4600<＝f<4800 |
| 23 | 4900 | 4800<＝f<5000 |
| 24 | 5100 | 5000<＝f<5200 |
| 25 | 5300 | 5200<＝f<5400 |
| 26 | 5500 | 5400<＝f<5600 |
| 27 | 5700 | 5600<＝f<5800 |
| 28 | 5900 | 5800<＝f<6000 |
在一个实施例中，优选地，所述处理单元具体用于：
按照预设频率间隔，将PLL锁相环对应的整个频率输出范围进行分段处理。
在该实施例中，可以根据实际需要，设置预设频率间隔，如果为了节省校准时间，也可以把输出频率范围划分为更大的区间，减少频段的个数。不过划分的频率区间过大，PLL输出频率的性能会恶化，需要折中考虑。
在一个实施例中，优选地，所述处理单元具体用于：
确定与当前第二射频信号的频率相同的目标频率；
根据所述校准数据和所述目标频率，确定所述目标频率所属的目标频率范围段；
确定所述目标频率范围段对应的校准频率；
根据所述校准频率对应的数据地址获取数据，以使所述PLL锁相环根据所述数据锁定并输出所述目标锁定频率。
在该实施例中，根据寄存器中存储的校准数据对频率进行快速锁定，例如，当接收机接收的射频信号频率为F1(如1300MHz)，对于零中频接收机，需要PLL的输出频率也为F1，即1300MHz，找到1300MHz位于的预校准频率区间，查看PLL的校准数据，如表1所示的校准表，对应的是频段5，频段范围为1200-1400MHz，校准的频率为1300MHz，找到对应的寄存器，读取对应寄存器的数据，实现PLL的快速锁定，降低PLL的锁定时间。
具体地，LO模块的工作流程如下：
当接收机接收的射频信号频率为F1(如1300MHz)，对于零中频接收机，需要PLL的输出频率也为F1，即1300MHz，我们找到1300MHz位于的预校准频率区间，查看PLL的预校准表，对应的是频段5，频段范围为1200-1400MHz，校准的频率为1300MHz，找到对应的寄存器，读取对应寄存器的数据，实现PLL的快速锁定，降低PLL的锁定时间。PLL输出的本振频率信号与IQ解调器输入的射频信号混频后，输出基带信号；
接着如果接收机接收的射频信号频率为F2(如2050MHz)时，找到2050MHz位于预校准的频率区间为频段9，频段范围为2000-2200MHz，对应的校准频率为2100MHz，找到对应的寄存器，读取对应的寄存器数据，实现PLL的快速锁定；
依次类推，通过LO模块的频率的快速锁定，实现接收机的高速跳频。
图4示出了根据本申请的一个实施例的高速跳频的零中频接收机的控制方法的流程图。
如图4所示，本申请实施例提供了一种高速跳频的零中频接收机的控制方法，用于零中频接收机，所述零中频接收机包括低噪声放大器、可变增益放大器、IQ解调器、ADC模块和LO模块，所述控制方法包括：
步骤S401，通过所述低噪声放大器将所述零中频接收机实时接收的射频信号进行放大处理，得到第一射频信号；
步骤S402，通过所述可变增益放大器将所述第一射频信号进行增益的调整放大，得到第二射频信号；
步骤S403，通过所述LO模块输出与当前第二射频信号的频率相同的本振频率信号；
步骤S404，通过所述IQ解调器将所述第二射频信号与本振频率信号进行混频后，转换为基带信号；
步骤S405，通过所述ADC模块对所述基带信号进行采样。
在一个实施例中，优选地，输出与当前第二射频信号的频率相同的本振频率信号，包括：
对PLL锁相环对应的整个频率输出范围进行校准，以得到校准数据，并通过寄存器存储所述校准数据；
根据所述第二射频信号的频率和校准数据，确定目标锁定频率，并通过所述PLL锁相环锁定并输出所述目标锁定频率。
在一个实施例中，优选地，所述方法还包括：
将PLL锁相环对应的整个频率输出范围进行分段处理，以得到多个频率范围段；
确定每个频率范围段对应的校准频率和数据地址；
将所述频率范围段、校准频率和数据地址作为校准数据关联存储至所述寄存器中。
在一个实施例中，优选地，所述方法还包括：
按照预设频率间隔，将PLL锁相环对应的整个频率输出范围进行分段处理。
在一个实施例中，优选地，所述方法还包括：
确定与当前第二射频信号的频率相同的目标频率；
根据所述校准数据和所述目标频率，确定所述目标频率所属的目标频率范围段；
确定所述目标频率范围段对应的校准频率；
根据所述校准频率对应的数据地址获取数据，以使所述PLL锁相环根据所述数据锁定并输出所述目标锁定频率。
需要说明的是，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的高速跳频的零中频接收机的控制方法的具体工作过程，可以参考前述高速跳频的零中频接收机实施例中的对应过程，在此不再赘述。
对应参阅前述方法实施例中的相关描述，为避免重复，这里不再一一描述。
以上结合附图详细说明了本申请的技术方案，通过本申请的技术方案，可将灰度发布的相关操作集成于发布系统中，开发人员仅需要在发布系统中进行集成设置即可使发布系统调用部署系统为灰度发布进行相应部署，降低了灰度发布部署工作的复杂度，提升了灰度发布的效率和可靠性。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本申请实施例中可能采用术语第一、第二等来描述设置单元，但这些设置单元不应限于这些术语。这些术语仅用来将设置单元彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一设置单元也可以被称为第二设置单元，类似地，第二设置单元也可以被称为第一设置单元。
取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (6)
1.一种高速跳频的零中频接收机，其特征在于，包括：
低噪声放大器、可变增益放大器、IQ解调器、ADC模块和LO模块；
所述低噪声放大器，用于将所述零中频接收机实时接收的射频信号进行放大处理，得到第一射频信号，其中，所述射频信号包括跳频射频信号；
所述可变增益放大器，用于将所述第一射频信号进行增益的调整放大，得到第二射频信号；
所述LO模块，用于输出与当前第二射频信号的频率相同的本振频率信号；
所述IQ解调器，用于将所述第二射频信号与本振频率信号进行混频后，转换为基带信号；
所述ADC模块，用于对所述基带信号进行采样；
所述LO模块包括：PLL锁相环、处理单元和寄存器；
所述处理单元，用于对PLL锁相环对应的整个频率输出范围进行校准，以得到校准数据；
所述寄存器，用于存储所述校准数据；
所述处理单元还用于：根据所述第二射频信号的频率和校准数据，确定目标锁定频率；
所述PLL锁相环，用于锁定并输出所述目标锁定频率；
所述处理单元具体用于：
确定与当前第二射频信号的频率相同的目标频率；
根据所述校准数据和所述目标频率，确定所述目标频率所属的目标频率范围段；
确定所述目标频率范围段对应的校准频率；
根据所述校准频率对应的数据地址获取数据，以使所述PLL锁相环根据所述数据锁定并输出所述目标锁定频率。
2.根据权利要求1所述的高速跳频的零中频接收机，其特征在于，所述处理单元具体用于：
将PLL锁相环对应的整个频率输出范围进行分段处理，以得到多个频率范围段；
确定每个频率范围段对应的校准频率和数据地址；
将所述频率范围段、校准频率和数据地址作为校准数据关联存储至所述寄存器中。
3.根据权利要求1所述的高速跳频的零中频接收机，其特征在于，所述处理单元具体用于：
按照预设频率间隔，将PLL锁相环对应的整个频率输出范围进行分段处理。
4.一种高速跳频的零中频接收机的控制方法，其特征在于，用于零中频接收机，所述零中频接收机包括低噪声放大器、可变增益放大器、IQ解调器、ADC模块和LO模块，所述控制方法包括：
通过所述低噪声放大器将所述零中频接收机实时接收的射频信号进行放大处理，得到第一射频信号；
通过所述可变增益放大器将所述第一射频信号进行增益的调整放大，得到第二射频信号；
通过所述LO模块输出与当前第二射频信号的频率相同的本振频率信号；
通过所述IQ解调器将所述第二射频信号与本振频率信号进行混频后，转换为基带信号；
通过所述ADC模块对所述基带信号进行采样；
输出与当前第二射频信号的频率相同的本振频率信号，包括：
对PLL锁相环对应的整个频率输出范围进行校准，以得到校准数据，并通过寄存器存储所述校准数据；
根据所述第二射频信号的频率和校准数据，确定目标锁定频率，并通过所述PLL锁相环锁定并输出所述目标锁定频率；
确定与当前第二射频信号的频率相同的目标频率；
根据所述校准数据和所述目标频率，确定所述目标频率所属的目标频率范围段；
确定所述目标频率范围段对应的校准频率；
根据所述校准频率对应的数据地址获取数据，以使所述PLL锁相环根据所述数据锁定并输出所述目标锁定频率。
5.根据权利要求4所述的控制方法，其特征在于，所述方法还包括：
将PLL锁相环对应的整个频率输出范围进行分段处理，以得到多个频率范围段；
确定每个频率范围段对应的校准频率和数据地址；
将所述频率范围段、校准频率和数据地址作为校准数据关联存储至所述寄存器中。
6.根据权利要求4所述的控制方法，其特征在于，所述方法还包括：
按照预设频率间隔，将PLL锁相环对应的整个频率输出范围进行分段处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310080521.1A CN116505969B (zh) | 2023-02-03 | 2023-02-03 | 高速跳频的零中频接收机及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310080521.1A CN116505969B (zh) | 2023-02-03 | 2023-02-03 | 高速跳频的零中频接收机及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116505969A CN116505969A (zh) | 2023-07-28 |
| CN116505969B true CN116505969B (zh) | 2024-03-26 |
Family
ID=87327267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310080521.1A Active CN116505969B (zh) | 2023-02-03 | 2023-02-03 | 高速跳频的零中频接收机及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116505969B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002025807A2 (en) * | 2000-09-18 | 2002-03-28 | Telasic Communications, Inc. | Wideband fast-hopping receiver front-end and mixing method |
| CN201383850Y (zh) * | 2008-12-31 | 2010-01-13 | 深圳市同洲电子股份有限公司 | 宽带锁相环频率综合器及数字电视接收终端 |
| CN102244523A (zh) * | 2011-06-23 | 2011-11-16 | 上海中科高等研究院 | 零中频接收机及其直流偏移的消除方法 |
| CN102523596A (zh) * | 2011-12-13 | 2012-06-27 | 北京北方烽火科技有限公司 | 一种高速扫频装置及其实现方法 |
| WO2014029142A1 (zh) * | 2012-08-22 | 2014-02-27 | 天津大学 | 高中频超外差+零中频结构的射频前端 |
| CN106374970A (zh) * | 2016-11-05 | 2017-02-01 | 福建省北峰电讯科技有限公司 | 一种百万次级别窄带跳频通信的装置及方法 |
| CN108600695A (zh) * | 2018-04-19 | 2018-09-28 | 广东水利电力职业技术学院（广东省水利电力技工学校） | 一种智能交互机器人控制系统 |
| CN108900171A (zh) * | 2018-07-23 | 2018-11-27 | 上海亮牛半导体科技有限公司 | 一种适配零中频射频接收机的agc装置和方法 |
| CN110429952A (zh) * | 2019-06-04 | 2019-11-08 | 广东圣大电子有限公司 | 一种Ku波段综合射频收发系统 |
| CN111884666A (zh) * | 2020-07-07 | 2020-11-03 | 西安欣创电子技术有限公司 | 一种采用锁相环复用的多模多通道射频接收机芯片 |
| CN112953532A (zh) * | 2021-02-07 | 2021-06-11 | 成都仕芯半导体有限公司 | 宽带分段式压控振荡器的校准系统及方法 |
| CN113037307A (zh) * | 2019-12-09 | 2021-06-25 | 北京合众思壮科技股份有限公司 | 卫星接收机芯片和卫星接收机系统 |
| CN113472389A (zh) * | 2021-06-30 | 2021-10-01 | 中航光电科技股份有限公司 | 一种基于fpga的低延时、可配置无线快速跳频系统 |
| CN114584164A (zh) * | 2022-01-25 | 2022-06-03 | 北京邮电大学 | 一种面向多标准通信的频带可重构射频接收机前端 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006122190A2 (en) * | 2005-05-10 | 2006-11-16 | Texas Instruments Incorporated | Hopping frequency synthesizer using a digital phase-locked loop |
-
2023
- 2023-02-03 CN CN202310080521.1A patent/CN116505969B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002025807A2 (en) * | 2000-09-18 | 2002-03-28 | Telasic Communications, Inc. | Wideband fast-hopping receiver front-end and mixing method |
| CN201383850Y (zh) * | 2008-12-31 | 2010-01-13 | 深圳市同洲电子股份有限公司 | 宽带锁相环频率综合器及数字电视接收终端 |
| CN102244523A (zh) * | 2011-06-23 | 2011-11-16 | 上海中科高等研究院 | 零中频接收机及其直流偏移的消除方法 |
| CN102523596A (zh) * | 2011-12-13 | 2012-06-27 | 北京北方烽火科技有限公司 | 一种高速扫频装置及其实现方法 |
| WO2014029142A1 (zh) * | 2012-08-22 | 2014-02-27 | 天津大学 | 高中频超外差+零中频结构的射频前端 |
| CN106374970A (zh) * | 2016-11-05 | 2017-02-01 | 福建省北峰电讯科技有限公司 | 一种百万次级别窄带跳频通信的装置及方法 |
| CN108600695A (zh) * | 2018-04-19 | 2018-09-28 | 广东水利电力职业技术学院（广东省水利电力技工学校） | 一种智能交互机器人控制系统 |
| CN108900171A (zh) * | 2018-07-23 | 2018-11-27 | 上海亮牛半导体科技有限公司 | 一种适配零中频射频接收机的agc装置和方法 |
| CN110429952A (zh) * | 2019-06-04 | 2019-11-08 | 广东圣大电子有限公司 | 一种Ku波段综合射频收发系统 |
| CN113037307A (zh) * | 2019-12-09 | 2021-06-25 | 北京合众思壮科技股份有限公司 | 卫星接收机芯片和卫星接收机系统 |
| CN111884666A (zh) * | 2020-07-07 | 2020-11-03 | 西安欣创电子技术有限公司 | 一种采用锁相环复用的多模多通道射频接收机芯片 |
| CN112953532A (zh) * | 2021-02-07 | 2021-06-11 | 成都仕芯半导体有限公司 | 宽带分段式压控振荡器的校准系统及方法 |
| CN113472389A (zh) * | 2021-06-30 | 2021-10-01 | 中航光电科技股份有限公司 | 一种基于fpga的低延时、可配置无线快速跳频系统 |
| CN114584164A (zh) * | 2022-01-25 | 2022-06-03 | 北京邮电大学 | 一种面向多标准通信的频带可重构射频接收机前端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116505969A (zh) | 2023-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8548032B2 (en) | Method of detecting a radar signal, radar detection module, and wireless transceiver including the same | |
| US8374297B2 (en) | Circuit, controller and methods for dynamic estimation and cancellation of phase and gain imbalances in quadrature signal paths of a receiver | |
| CN102016630B (zh) | 双模卫星信号接收机及其方法 | |
| CN101754468B (zh) | 移动终端及移动终端的时钟设计方法 | |
| US9326171B2 (en) | Enhancing data throughput using multiple receivers | |
| US20060281419A1 (en) | Methods and apparatus of providing a radio frequency local oscillator signal for a transceiver | |
| CN107580755B (zh) | 具有对供电电压的受控灵敏度的环形振荡器架构 | |
| JP2009503499A (ja) | 一般的なデジタル・インターフェースを用いたｇｐｓフロントエンド | |
| US10033367B2 (en) | Integrated circuit for saturation detection, wireless device and method of detecting saturation | |
| CN102195911A (zh) | 直接转换接收机中的dc偏移消除 | |
| CN116505969B (zh) | 高速跳频的零中频接收机及其控制方法 | |
| US9806880B1 (en) | Dynamic adjustment of a response characteristic of a phase-locked loop digital filter | |
| US20100304703A1 (en) | Multiple frequency band hybrid receiver | |
| CN103188191A (zh) | 多载波接收机及其增益校准方法 | |
| US20100317312A1 (en) | Apparatus and method for compensating for dc-offset in direct conversion receiver of wireless communications system | |
| US20230283312A1 (en) | Reconfigurable amplifier | |
| CN113037307B (zh) | 卫星接收机芯片和卫星接收机系统 | |
| US7778620B2 (en) | Controlling phase locked loop in a mobile station | |
| US6845233B2 (en) | RF receivers with reduced spurious response for mobile stations and methods therefor | |
| EP1128463A2 (en) | Reception circuit and adaptive array antenna system | |
| US6643499B1 (en) | Apparatus and method for controlling a phase-locked loop circuit | |
| US20130223569A1 (en) | Wireless receiver | |
| US8249539B2 (en) | Device and method for DC offset cancellation | |
| EP1993204B1 (en) | Method of adjusting a gain of a radio frequency receiver | |
| CN116707577B (zh) | 零中频架构中软件无线电干扰抑制方法、介质及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240110 Address after: Room 17, 6th Floor, Building 3, No. 43 Huayang Zhengxi Street, Tianfu New District, Chengdu City, Sichuan Province, 610213 Applicant after: Sichuan Desi Technology Co.,Ltd. Address before: 519031 Office 2823, No. 3000, Huandao East Road, Hengqin New District, Zhuhai City, Guangdong Province Applicant before: Zhuhai Des Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |