CN116505752B - 死区时间控制电路及方法、控制器、降压芯片与开关电源 - Google Patents
死区时间控制电路及方法、控制器、降压芯片与开关电源 Download PDFInfo
- Publication number
- CN116505752B CN116505752B CN202310760729.8A CN202310760729A CN116505752B CN 116505752 B CN116505752 B CN 116505752B CN 202310760729 A CN202310760729 A CN 202310760729A CN 116505752 B CN116505752 B CN 116505752B
- Authority
- CN
- China
- Prior art keywords
- switch
- signal
- dead time
- voltage
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 238000009825 accumulation Methods 0.000 claims abstract description 27
- 230000000630 rising effect Effects 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 230000007423 decrease Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 238000013459 approach Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
- H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
本申请公开了一种死区时间控制电路及方法、控制器、降压芯片与开关电源。死区时间控制电路用于控制串联连接的第一开关与第二开关均关断时的死区时间，第一开关与第二开关之间连接于第一节点，死区时间控制电路包括信号检测支路、信号累积支路与信号延迟支路。信号检测支路用于获取在死区时间内第一节点的第一电压。信号累积支路用于获取第一电压，并输出与第一电压的平均值对应的累加值。信号延迟支路用于基于累加值调整一个脉宽调制信号，以输出控制信号控制第一开关与第二开关，进而控制死区时间。通过上述方式，能够提高包括高侧开关与低侧开关的应用的功率传输效率。
Description
技术领域
本申请涉及死区时间技术领域，特别是涉及一种死区时间控制电路及方法、控制器、降压芯片与开关电源。
背景技术
功率开关如今被用于各种应用。例如，开关电源和逆变器中使用的桥式电路中的高侧开关和低侧开关即为功率开关。高侧开关用于将负载切换到电压源。低侧开关用于将负载切换到地线(或接地)。
其中，高侧开关与低侧开关交替导通。并且为了避免高侧开关与低侧开关同时导通而短路，需设置高侧开关与低侧开关均关断的时间段，这个时间段为死区时间。
然而，在现有技术中，经常由于死区时间选择过大而导致包括高侧开关与低侧开关的应用的功率传输效率较低。
发明内容
本申请旨在提供一种死区时间控制电路及方法、控制器、降压芯片与开关电源，能够提高包括高侧开关与低侧开关的应用的功率传输效率。
为实现上述目的，第一方面，本申请提供一种死区时间控制电路，用于控制串联连接的第一开关与第二开关均关断时的死区时间，第一开关与第二开关之间连接于第一节点，死区时间控制电路包括：
信号检测支路，信号检测支路与第一节点连接，信号检测支路用于获取在死区时间内第一节点的第一电压；
信号累积支路，信号累积支路与信号检测支路连接，信号累积支路用于获取第一电压，并输出与第一电压的平均值对应的累加值；
信号延迟支路，信号延迟支路分别与信号累积支路、第一开关及第二开关连接，信号延迟支路用于基于累加值调整一个脉宽调制信号，以输出控制信号控制第一开关与第二开关，进而控制死区时间。
在一种可选的方式中，信号检测支路还用于在第一电压为负数时获取第一电压，以获取在死区时间内的第一电压。
在一种可选的方式中，信号累积支路用于获取第一电压，并还连接一个参考电压，用于计算第一电压与参考电压的差值，并对差值积分以输出累加值，累加值与第一电压呈正相关关系。
在一种可选的方式中，死区时间控制电路还包括信号放大支路；
信号放大支路连接于信号检测支路及信号累积支路之间，信号放大支路用于对第一电压放大，以输出第二电压；
信号累积支路用于获取第二电压，并输出与第二电压的平均值具有对应关系的累加值，累加值与第二电压呈正相关关系。
在一种可选的方式中，脉宽调制信号包括第一脉宽调制信号及相位相反的第二脉宽调制信号；
信号延迟支路还用于在第一脉宽调制信号处于高电平期间，基于累加值将第一脉宽调制信号的上升沿延迟第一时长，以输出第一控制信号控制第一开关，第一时长与累加值呈现负相关关系；
信号延迟支路还用于在第二脉宽调制信号处于高电平期间，基于累加值将第二脉宽调制信号的上升沿延迟第二时长，以输出第二控制信号控制第二开关，第二时长与累加值呈现负相关关系；
其中，信号延迟支路输出的控制信号包括第一控制信号与第二控制信号。
在一种可选的方式中，在累加值小于或等于预设累加值阈值时，第一时长与第二时长保持等于预设时长。
在一种可选的方式中，死区时间控制电路还包括电平转换支路；
电平转换支路分别与信号延迟支路、第一开关及第二开关连接，电平转换支路用于对控制信号进行电平转换，以输出驱动信号驱动第一开关与第二开关。
在一种可选的方式中，信号累积支路包括第一积分开关、第二积分开关、第一积分器与第二积分器；
第一积分开关连接于信号检测支路及第一积分器之间，第一积分开关用于在第一脉宽调制信号处于高电平时导通，以建立信号检测支路及第一积分器之间的连接；
第二积分开关连接于信号检测支路及第二积分器之间，第二积分开关用于在第二脉宽调制信号处于高电平时导通，以建立信号检测支路及第二积分器之间的连接。
在一种可选的方式中，第一积分开关的第一端与第二积分开关的第一端及信号检测支路的输出端均连接，第一积分开关的第二端与第一积分器的第一输入端连接，第二积分开关的第二端与第二积分器的第一输入端连接，第一积分器的第二输入端及第二积分器的第二输入端均输入参考电压，第一积分器的输出端及第二积分器的输出端均与信号延迟支路连接。
在一种可选的方式中，信号延迟支路包括第一延迟器与第二延迟器；
第一延迟器连接于第一积分器及第一开关之间，第一延迟器用于在第一脉宽调制信号处于高电平时，基于累加值将第一脉宽调制信号的上升沿延迟第一时长，以输出第一控制信号；
第二延迟器连接于第二积分器及第二开关之间，第二延迟器用于在第二脉宽调制信号处于高电平时，基于累加值将第二脉宽调制信号的上升沿延迟第二时长，以输出第二控制信号。
在一种可选的方式中，死区时间控制电路还包括至少一个电阻与至少一个电阻开关；
至少一个电阻中任一电阻的两端分别与两个电阻开关的第一端连接，至少一个电阻开关中各电阻开关的第二端连接于第二节点，第二节点用于输出参考电压。
在一种可选的方式中，死区时间控制电路还包括第一非门；
第一非门的输入端输入第二脉宽调制信号，第一非门的输出端输出第一脉宽调制信号。
第二方面，本申请提供一种死区时间控制方法，用于控制串联连接的第一开关与第二开关均关断时的死区时间，第一开关与第二开关之间连接于第一节点，死区时间控制方法包括：
获取在死区时间内第一节点的第一电压；
计算与第一电压的平均值对应的累加值；
基于累加值调整一个脉宽调制信号，以输出控制信号控制第一开关与第二开关，进而控制死区时间。
在一种可选的方式中，获取在死区时间内第一节点的第一电压，包括：在第一电压为负数时获取第一电压，以获取在死区时间内的第一电压；
计算与第一电压的平均值对应的累加值，包括：计算第一电压与参考电压的差值，并对差值积分以计算累加值，累加值与第一电压呈正相关关系；
基于累加值调整一个脉宽调制信号，以输出控制信号控制第一开关与第二开关，包括：在第一脉宽调制信号处于高电平期间，基于累加值将第一脉宽调制信号的上升沿延迟第一时长，以输出第一控制信号控制第一开关，第一时长与累加值呈现负相关关系，其中，脉宽调制信号包括第一脉宽调制信号及相位相反的第二脉宽调制信号；
在第二脉宽调制信号处于高电平期间，基于累加值将第二脉宽调制信号的上升沿延迟第二时长，以输出第二控制信号控制第二开关，第二时长与累加值呈现负相关关系，控制信号包括第一控制信号与第二控制信号。
第三方面，本申请提供一种控制器，包括：
至少一个处理器以及与至少一个处理器通信连接的存储器，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行如上所述的方法。
第四方面，本申请提供一种降压芯片，包括如上所述的死区时间控制电路，和/或，如上所述的控制器。
第五方面，本申请提供一种开关电源，开关电源包括如上所述的降压芯片。
第六方面，本申请提供一种非易失性计算机可读存储介质，计算机可读存储介质存储有计算机可执行指令，当计算机可执行指令被处理器执行时，使处理器执行如上所述的方法。
本申请的有益效果是：本申请提供的死区时间控制电路用于控制串联连接的第一开关与第二开关均关断时的死区时间，第一开关与第二开关之间连接于第一节点。死区时间控制电路包括信号检测支路、信号累积支路与信号延迟支路。在第一开关与第二开关工作过程中，信号检测支路能够获取在死区时间内第一节点的第一电压。继而，第一电压输入至信号累积支路，信号累积支路输出与第一电压的平均值对应的累加值。之后，信号延迟支路再基于累加值调整一个脉宽调制信号，以输出控制信号控制第一开关与第二开关，进而达到控制死区时间的目的。其中，第一开关可对应高侧开关，且第二开关对应低侧开关。通过上述方式，当高侧开关与低侧开关均关断的时间段，即死区时间较大时，通过对脉宽调制信号进行相应地调整，可达到减小死区时间的目的，从而能够提高包括高侧开关与低侧开关的应用的功率传输效率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为相关技术中的包括高侧开关与低侧开关的应用的示意图；
图2为本申请实施例一提供的死区时间控制电路的结构示意图；
图3为本申请实施例二提供的死区时间控制电路的结构示意图；
图4为本申请实施例三提供的死区时间控制电路的结构示意图；
图5为本申请实施例四提供的死区时间控制电路的结构示意图；
图6为本申请实施例一提供的死区时间控制电路的电路结构示意图；
图7为本申请实施例一提供的死区时间控制电路中各信号的示意图；
图8为本申请实施例二提供的死区时间控制电路的电路结构示意图；
图9为本申请实施例一提供的死区时间控制方法的流程图；
图10为本申请实施例一提供的控制器的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图1，图1为相关技术中的包括高侧开关与低侧开关的应用的示意图。如图1所示，高侧开关Q1与低侧开关Q2串联连接，且高侧开关Q1与低侧开关Q2连接于第一节点N1。第一节点N1通过电感L11连接至负载200。其中，高侧开关Q1用于将负载200切换到电压源。低侧开关Q2用于将负载200切换到地线(或接地)。
具体地，高侧开关Q1与低侧开关Q2交替导通。并且为了避免高侧开关Q1与低侧开关Q2同时导通而短路，需设置高侧开关Q1与低侧开关Q2均关断的时间段，这个时间段为死区时间。
并且，在从高侧开关Q1导通切换至低侧开关Q2导通的期间，由于在高侧开关Q1关断时（此时低侧开关Q2也处于关断状态），电感L11需要续流，则电流的方向从电感L11的左侧流向右侧。此时，低侧开关Q2的体二极管导通以提供续流回路。由于低侧开关Q2的体二极管的存在，所以第一节点N1上的电压为负压。同时，在该种情况下，从高侧开关Q1关断至低侧开关Q2导通之前的时间段为第一种死区时间，在本申请实施例中记为H2L死区时间。
在从低侧开关Q2导通切换至高侧开关Q1导通的期间，由于在低侧开关Q2导通期间电感L11放电，则在低侧开关Q2关断时（此时高侧开关Q1也处于关断状态），电感L11需要继续放电。此时，仍是低侧开关Q2的体二极管导通以提供放电回路。同样地，由于低侧开关Q2的体二极管的存在，所以第一节点N1上的电压为负压。同时，在该种情况下，从低侧开关Q2关断至高侧开关Q1导通之前的时间段为第二种死区时间，在本申请实施例中记为L2H死区时间。
综上可得，在死区时间内第一节点N1的电压恒为负压。并且总共包括两种死区时间，分别为H2L死区时间与L2H死区时间。
同时，在该实施例中，由上述分析内容可知，在死区时间内功率损耗主要在于低侧开关Q2的体二极管上，该功率损耗远大于高侧开关Q1或低侧开关Q2导通时的功率损耗。当死区时间选择过大时，功率损耗也过大，进而会导致功率传输效率较低。
基于此，本申请提供一种死区时间控制电路。死区时间控制电路能够基于需求调小死区时间，以减小功率损耗，从而提高功率传输效率。
请参照图2，图2为本申请实施例提供的死区时间控制电路的结构示意图。其中，死区时间控制电路用于控制串联连接的第一开关Q1与第二开关Q2均关断时的死区时间。第一开关Q1与第二开关Q2之间连接于第一节点N1。其中，在本申请的实施例中，高侧开关Q1也称之为第一开关Q1，低侧开关Q2也称之为第二开关Q2。针对第一开关Q1与第二开关Q2的说明可参照针对图1的详细描述，这里不再赘述。
如图2所示，死区时间控制电路100包括信号检测支路10、信号累积支路20与信号延迟支路30。
其中，信号检测支路10与第一节点N1连接。信号累积支路20与信号检测支路10连接。信号延迟支路30分别与信号累积支路20、第一开关Q1及第二开关Q2连接。
具体地，信号检测支路10用于获取在死区时间内第一节点N1的第一电压。信号累积支路20用于获取第一电压，并输出与第一电压的平均值对应的累加值。信号延迟支路30用于基于累加值调整一个脉宽调制信号PWM，以输出控制信号控制第一开关Q1与第二开关Q2，进而控制死区时间。
在实际应用中，在第一开关Q1与第二开关Q2工作过程中，信号检测支路10能够获取在死区时间内第一节点N1的第一电压。继而，第一电压输入至信号累积支路20，信号累积支路20输出与第一电压的平均值进行累加，以获得对应的累加值。可见，通过第一电压可反应死区时间的大小。而由第一电压对应生成的累加值也能够反应死区时间的大小。
之后，脉宽调制信号PWM也输入至信号延迟支路30，信号延迟支路30再基于累加值调整脉宽调制信号PWM，以输出控制信号控制第一开关Q1与第二开关Q2。其中，由脉宽调制信号PWM所得到的控制信号用于控制第一开关Q1与第二开关Q2，则控制信号决定死区时间，从而脉宽调整信号PWM也决定了死区时间。综上所述，基于累加值调整脉宽调制信号PWM，实质上形成负反馈的控制过程。具体为，首先获取与可反应当前死区时间大小的累加值，再基于累加值反过来调整脉宽调制信号PWM以调整后续的死区时间，进而也就能够达到控制死区时间的目的。
通过上述方式，当高侧开关与低侧开关均关断的时间段较大，即第一开关Q1与第二开关Q2均关断的时间段较大，亦即死区时间较大时，基于累加值可确定死区时间过大，那么只需对脉宽调制信号PWM进行相应地调节，就能够实现对死区时间的减小，进而达到提高包括高侧开关与低侧开关的应用的功率传输效率的目的。
在一些实施例中，信号检测支路10还用于在第一电压为负数时获取第一电压，以获取在死区时间内的第一电压。
具体地，由上述实施例中的描述可知，当处于死区时间时，第一节点N1的电压恒为负数。因此，只需获取第一节点N1上的负电压，就能够获取到死区时间内的第一电压。
在一些实施例中，如图3所示，信号累积支路20还连接一个参考电压VREF。信号累积支路20具体用于计算第一电压与参考电压VREF的差值，并对差值积分以输出累加值。其中，累加值与第一电压呈正相关关系，即累加值随着第一电压的增大而增大，并随着第一电压的减小而减小。
在该实施例中，通过设置参考电压VREF，能够在第一电压与参考电压VREF之间存在差值时才进行累加值的计算。可见，通过改变参考电压VREF，能够改变输出累加值的时刻，进而改变对脉宽调制信号PWM进行调整的时刻，从而实现对死区时间的调整。综上，在此实施例中，基于自己的需求设置对应的参考电压VREF，可获得相应的死区时间，从而可达到对死区时间的精准控制。
在一实施例中，请继续参照图3，脉宽调制信号PWM包括第一脉宽调制信号PWM1及相位相反的第二脉宽调制信号PWM2。即第一脉宽调制信号PWM1与第二脉宽调制信号PWM2的相位相反。并且，信号延迟支路30输出的控制信号包括第一控制信号与第二控制信号。
具体地，信号延迟支路30还用于在第一脉宽调制信号PWM1处于高电平期间，基于累加值将第一脉宽调制信号PWM1的上升沿延迟第一时长，以输出第一控制信号控制第一开关。其中，第一时长与累加值呈现负相关关系，即第一时长随着累加值的增大而减小，并随着累加值的减小而增大。
信号延迟支路30还用于在第二脉宽调制信号PWM2处于高电平期间，基于累加值将第二脉宽调制信号PWM2的上升沿延迟第二时长，以输出第二控制信号控制第二开关。其中，第二时长与累加值呈现负相关关系，即第二时长随着累加值的增大而减小，并随着累加值的减小而增大。
在该实施例中，通过第一脉宽调制信号PWM1与第二脉宽调制信号PWM2确定此时所获取到的死区时间是处于H2L死区时间还是L2H死区时间。其中，当第一脉宽调制信号PWM1从低电平切换至高电平时，可确定此时处于L2H死区时间；当第二脉宽调制信号PWM2从低电平切换至高电平时，可确定此时处于H2L死区时间。
继而，在第一脉宽调制信号PWM1处于高电平期间，可确定处于L2H死区时间。此时，若因L2H死区时间的增大而导致累加值的增大，则第一脉宽调制信号PWM1的上升沿延迟的第一时长减小，即控制第一脉宽调制信号PWM1的上升沿提前达到。从而，基于第一脉宽调制信号PWM1生成的第一控制信号控制第一开关Q1，能够使第一开关Q1提前导通。从而减小了第二开关Q2关断至第一开关Q1导通的时间，也就减小了L2H死区时间。反之，基于类似地分析，若因L2H死区时间的减小而导致累加值的减小，则第一脉宽调制信号PWM1的上升沿延迟的第一时长增大，即控制第一脉宽调制信号PWM1的上升沿延迟达到。从而，基于第一脉宽调制信号PWM1生成的第一控制信号控制第一开关Q1，能够使第一开关Q1延迟导通。从而增大了第二开关Q2关断至第一开关Q1导通的时间，也就增大了L2H死区时间。
在第二脉宽调制信号PWM2处于高电平期间，可确定处于H2L死区时间。此时，若因H2L死区时间的增大而导致累加值的增大，则第二脉宽调制信号PWM2的上升沿延迟的第二时长减小，即控制第二脉宽调制信号PWM2的上升沿提前达到。从而，基于第二脉宽调制信号PWM2生成的第二控制信号控制第二开关Q2，能够使第二开关Q2提前导通。从而减小了第一开关Q1关断至第二开关Q2导通的时间，也就减小了H2L死区时间。反之，基于类似地分析，若因H2L死区时间的减小而导致累加值的减小，则第二脉宽调制信号PWM2的上升沿延迟的第二时长增大，即控制第二脉宽调制信号PWM2的上升沿延迟达到。从而，基于第二脉宽调制信号PWM2生成的第二控制信号控制第二开关Q2，能够使第二开关Q2延迟导通。从而增大了第一开关Q1关断至第二开关Q2导通的时间，也就增大了H2L死区时间。
通过上述过程，即实现了对死区时间（包括L2H死区时间与H2L死区时间）的控制过程。并且，该控制过程是通过负反馈的方式实现，且该死区时间控制电路100这整个系统只有一个主极点（存在于信号累积支路的输出），从而具有较高的稳定性与精确度。同时，针对L2H死区时间与H2L死区时间分别设置不同的环路控制，从而能够对两个环路分别优化，有助于将两个环路均优化至较佳状态，从而进一步提高精确度。
在一实施例中，在累加值小于或等于预设累加值阈值时，第一时长与第二时长保持等于预设时长。
其中，预设累加值阈值为预先设置的累加值阈值，预设时长为预先设置的时长，预设累加值阈值与预设时长均可根据实际应用情况进行设置，本申请实施例对此不作具体限制。例如，在一些实施方式中，预先设置的累加值阈值为0。
由上述实施例可知，第一时长与累加值呈现负相关关系，第二时长也与累加值呈现负相关关系，所以当累加值越小，第一时长（或第二时长）越大。即当累加值趋近于无限小时，第一时长（或第二时长）趋近于无限大。那么，为了避免第一时长（或第二时长）趋近于无限大的异常情况出现，在累加值小于或等于预设累加值阈值时将第一时长与第二时长保持等于预设时长。换言之，在累加值小于或等于预设累加值阈值时，第一时长与第二时长保持不变，直至累加值大于预设累加值阈值，第一时长与第二时长才按照上述实施例所描述的方式进行调整。
在一实施例中，如图4所示，死区时间控制电路100还包括信号放大支路40。其中，信号放大支路40连接于信号检测支路10及信号累积支路20之间。
具体地，信号放大支路40用于对第一电压放大，以输出第二电压。信号累积支路20用于获取第二电压，并输出与第二电压的平均值具有对应关系的累加值。其中，累加值与第二电压呈正相关关系，即累加值随着第二电压的增大而减小，并随着第二电压的减小而增大。
在该实施例中，通过将第一电压放大后输出，可提高对死区时间检测的精度。
在一实施例中，如图5所示，死区时间控制电路100还包括电平转换支路50。其中，电平转换支路50分别与信号延迟支路30、第一开关及第二开关连接。
具体地，电平转换支路50用于对控制信号进行电平转换，以输出驱动信号驱动第一开关Q1与第二开关Q2。
在该实施例中，当由信号延迟支路30输出的第一控制信号与第二控制信号的电平无法用于直接驱动第一开关Q1与第二开关Q2时，可通过设置电平转换支路50以实现对第一开关Q1与第二开关Q2的驱动，从而能够使该死区时间控制电路100可适用于更多的应用场景，实用性更强。
请参照图6，图6中示例性示出了死区时间控制电路的一种电路结构。
在一实施例中，如图6所示，信号累积支路20包括第一积分开关KH1、第二积分开关KL1、第一积分器U1与第二积分器U2。
其中，第一积分开关KH1连接于信号检测支路10及第一积分器U1之间。第二积分开关KL1连接于信号检测支路10及第二积分器U2之间。
具体地，第一积分开关KH1的第一端与第二积分开关KL1的第一端及信号检测支路10的输出端均连接，第一积分开关KH1的第二端与第一积分器U1的第一输入端连接，第二积分开关KL1的第二端与第二积分器U2的第一输入端连接，第一积分器U1的第二输入端及第二积分器U2的第二输入端均输入参考电压VREF，第一积分器U1的输出端及第二积分器U2的输出端均与信号延迟支路30连接。
其中，第一积分开关KH1用于在第一脉宽调制信号PW1处于高电平时导通，以建立信号检测支路10及第一积分器U1之间的连接，即建立信号放大支路40与第一积分器U1之间的连接。第一积分器U1用于在第一积分开关KH1导通时，对信号放大支路40输出的第二电压进行积分，以输出与第二电压的平均值均有对应关系的累加值(这里记为第一累加值VINTHS)。
第二积分开关KL1用于在第二脉宽调制信号PWM2处于高电平时导通，以建立信号检测支路10及第二积分器U2之间的连接，即建立信号放大支路40与第二积分器U2之间的连接。第二积分器U2用于在第二积分开关KL1导通时，对信号放大支路40输出的第二电压进行积分，以输出与第二电压的平均值均有对应关系的累加值(这里记为第二累加值VINTLS)。
在一实施例中，信号延迟支路30包括第一延迟器U3与第二延迟器U4。
其中，第一延迟器U3连接于第一积分器U1及第一开关Q1之间，即第一延迟器U3连接于第一积分器U1及电平转换支路50之间。第二延迟器连接于第二积分器U2及第二开关Q2之间，即第二延迟器连接于第二积分器U2及电平转换支路50之间。
具体地，第一延迟器U3用于在第一脉宽调制信号PWM1处于高电平时，基于累加值将第一脉宽调制信号PWM1的上升沿延迟第一时长，以输出第一控制信号。第二延迟器U4用于在第二脉宽调制信号PWM2处于高电平时，基于累加值将第二脉宽调制信号PWM2的上升沿延迟第二时长，以输出第二控制信号。
在一实施例中，死区时间控制电路100还包括至少一个电阻与至少一个电阻开关。具体地，至少一个电阻包括第一电阻R1、第二电阻R2…第n电阻Rn，n为大于等于1的整数。至少一个电阻开关包括第一电阻开关K1、第二电阻开关K2…第n电阻开关Kn与第n+1电阻开关Kn+1。
其中，至少一个电阻中任一电阻的两端分别与两个电阻开关的第一端连接，至少一个电阻开关中各电阻开关的第二端连接于第二节点，第二节点用于输出参考电压。即第一电阻R1的两端分别与第一电阻开关K1的第一端及第二电阻开关K2的第一端连接，第二电阻R2的两端分别与第二电阻开关K2的第一端及第三电阻开关K3的第一端连接…第n电阻Rn的两端分别与第n电阻开关Kn的第一端及第n+1电阻开关Kn+1的第一端连接。且第一电阻开关K1的第二端、第二电阻开关K2的第二端…第n+1电阻开关Kn+1的第二端均连接于第二节点N2。第二节点N2用于输出参考电压VREF。
在该实施例中，通过配置所闭合的电阻开关，就能够得到对应的参考电压VREF。
在一实施例中，死区时间控制电路100还包括第一非门U5。
其中，第一非门U5的输入端输入第二脉宽调制信号PWM2，第一非门U5的输出端输出第一脉宽调制信号PWM1。
以下结合图7对图6所示的电路结构的原理进行说明。其中，在图7中，曲线L1为H2L死区时间，该H2L死区时间采用占空比表示；其中横坐标为周期，纵坐标为占空比，单位为%。曲线L2为参考电压VREF的大小；其中横坐标为时间，单位为毫秒（ms），纵坐标为电压，单位为毫伏（mV）。曲线L3为第一累加值VINTHS的电压；其中横坐标为时间，单位为毫秒（ms），纵坐标为电压，单位为伏（V）。同时，以一个周期为1μs为例。并且，以下以第一积分器U1与第一延迟器U3这一路进行说明，而针对于第二积分器U2与第二延迟器U4这一路则可采用类似的方式进行理解即可。
如图7所示，在死区时间控制电路100这整个系统初始化时，第一累加值VINTHS与第二累加值VINTLS均会被复位成一个固定的初始值。在该实施例中，以第一累加值VINTHS与第二累加值VINTLS（图未示）均会被复位成约0V为例。此时上升沿延迟达到最大理论输出为无穷大。此时，为了避免第一时长（或第二时长）趋近于无限大的异常情况出现，需将第一时长（或第二时长）限定为一个恒定值，也就是将H2L死区时间与L2H死区时间均限定为一个恒定值。例如，在该实施例中，在t1时刻-t2时刻之间的时间段，H2L死区时间被限制到约34ns（由周期与占空比的乘积得到）。
与此同时，当前处于H2L死区时间。第一脉宽调整信号PWM1处于高电平以使第一积分开关KH1导通，信号放大支路输出的第二电压输入至第一积分器U1。并且，此时的第二电压大于参考电压VREF。第二电压与参考电压VREF的差值被积分，并生成第一累加值VINTHS。由曲线L3可知，第一累加值VINTHS逐渐增大。直至t2时刻，当第一累加值VINTHS增大至与所设置的最大的第一时长对应时，整个系统开始切换为上述实施例中所描述的负反馈控制，此时H2L死区时间会迅速减小。继而，在负反馈环路的控制下，当第二电压未增大至等于参考电压VREF之前，第一延迟器U3的延迟时间（即第一时长）随着第二电压的增大减小，此时H2L死区时间也随着减小。直至t3时刻，第二电压与参考电压VREF相等，H2L死区时间保持不变（由曲线L1可知占空比保持不变）。
可见，在该实施例中，参考电压VREF的大小表征了所设置的死区时间的大小。所以，可通过配置参考电压VREF来灵活配置死区时间，则系统能够根据不同的应用场景调节参考电压VREF，确保系统能够在高稳定性和高效率之间取得平衡，具有较强的实用性。其次，能够检测第一节点N1的负电压来反馈第一开关Q1与第二开关Q2导通与关断的真实状态，具有较高的准确性。并且，分开两个环路分别控制第一开关Q1与第二开关Q2，有利于将各自环路均优化至较佳状态。此外，输出信号至第一开关Q1与第二开关Q2的过程中几乎不存在延迟，所以能够实现对第一开关Q1与第二开关Q2的精确控制。进而，在死区时间较大时，通过对参考电压VREF进行相应地调整，可达到减小死区时间的目的，从而能够提高包括高侧开关与低侧开关的应用的功率传输效率。
需要说明的是，如图6所示的死区时间控制电路100的硬件结构仅是一个示例，并且，死区时间控制电路100可以具有比图中所示出的更多的或者更少的部件，可以组合两个或更多的部件，或者可以具有不同的部件配置，图中所示出的各种部件可以在包括一个或多个信号处理和/或专用集成电路在内的硬件、软件、或硬件和软件的组合中实现。
例如，如图8所示，可以只采用一个积分器。具体实现过程可参照上述实施例针对图6的描述，这里不再赘述。又如，还可将电平转换支路50拆开为两个电平转换支路，其中一个电平转换支路连接于第一延迟器U3与第一开关Q1之间，另一个电平转换支路连接于第二延迟器U4与第二开关Q2之间。
请参照图9，图9为本申请实施例提供的死区时间控制方法的流程图。其中，死区时间控制方法用于控制串联连接的第一开关与第二开关均关断时的死区时间，且第一开关与第二开关之间连接于第一节点。其中，针对第一开关Q1与第二开关Q2的说明可参照针对图1的详细描述，这里不再赘述。
如图9所示，该死区时间控制方法包括如下方法步骤：
步骤91：获取在死区时间内第一节点的第一电压。
步骤92：计算与第一电压的平均值对应的累加值。
步骤93：基于累加值调整一个脉宽调制信号，以输出控制信号控制第一开关与第二开关，进而控制死区时间。
在一实施例中，步骤91中获取在死区时间内第一节点的第一电压的具体实现过程包括如下步骤：在第一电压为负数时获取第一电压，以获取在死区时间内的第一电压。则步骤92中计算与第一电压的平均值对应的累加值的具体过程包括如下步骤：计算第一电压与参考电压的差值，并对差值积分以计算累加值，累加值与第一电压呈正相关关系。步骤93中基于累加值调整一个脉宽调制信号，以输出控制信号控制第一开关与第二开关的具体实现过程包括如下步骤：在第一脉宽调制信号处于高电平期间，基于累加值将第一脉宽调制信号的上升沿延迟第一时长，以输出第一控制信号控制第一开关，第一时长与累加值呈现负相关关系，其中，脉宽调制信号包括第一脉宽调制信号及相位相反的第二脉宽调制信号；在第二脉宽调制信号处于高电平期间，基于累加值将第二脉宽调制信号的上升沿延迟第二时长，以输出第二控制信号控制第二开关，第二时长与累加值呈现负相关关系，控制信号包括第一控制信号与第二控制信号。
应理解，方法实施例中对死区时间控制的具体控制以及产生的有益效果，可以参考上述死区时间控制电路的实施例中的相应描述，为了简洁，这里不再赘述。
请参照图10，图10为本申请实施例提供的控制器的结构示意图。控制器1000可以采用微控制单元（Microcontroller Unit，MCU）或者数字信号处理（Digital SignalProcessing，DSP）控制器等。
控制器1000包括：至少一个处理器1001；以及，与至少一个处理器1001通信连接的存储器1002，图10中以其以一个处理器1001为例。存储器1002存储有可被至少一个处理器1001执行的指令，指令被至少一个处理器1001执行，以使至少一个处理器1001能够执行上述图9所述的死区时间控制方法。处理器1001和存储器1002可以通过总线或者其他方式连接，图10中以通过总线连接为例。
存储器1002作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的死区时间控制方法对应的程序指令/模块。处理器1001通过运行存储在存储器1002中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的死区时间控制方法。
存储器1002可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据数据传输装置的使用所创建的数据等。此外，存储器1002可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器1002可选包括相对于处理器1001远程设置的存储器，这些远程存储器可以通过网络连接至数据传输装置。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个模块存储在存储器1002中，当被一个或者多个处理器1001执行时，执行上述任意方法实施例中的死区时间控制方法，例如，执行以上描述的图9的方法步骤。
本申请实施例还提供一种降压芯片，降压芯片包括本申请任一实施例中的死区时间控制电路100，和/或，本申请任一实施例中的控制器1000。
本申请实施例还提供一种开关电源，开关电源包括本申请任一实施例中的降压芯片。
本申请实施例还提供了一种非易失性计算机可读存储介质，计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，例如，执行以上描述的图9的方法步骤。
本申请实施例还提供了一种计算机程序产品，包括存储在非易失性计算机可读存储介质上的计算程序，计算机程序包括程序指令，当程序指令被计算机执行时，使计算机执行上述任意方法实施例中的死区时间控制方法，例如，执行以上描述的图9的方法步骤。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (14)
1.一种死区时间控制电路，用于控制串联连接的第一开关与第二开关均关断时的死区时间，所述第一开关与所述第二开关之间连接于第一节点，其特征在于，所述死区时间控制电路包括：
信号检测支路，所述信号检测支路与所述第一节点连接，所述信号检测支路用于获取在死区时间内所述第一节点的第一电压；
信号累积支路，所述信号累积支路与所述信号检测支路连接，所述信号累积支路用于获取所述第一电压，并还连接一个参考电压，用于计算所述第一电压与所述参考电压的差值，并对所述差值积分以输出累加值，所述累加值与所述第一电压呈正相关关系；
信号延迟支路，所述信号延迟支路分别与所述信号累积支路、所述第一开关及所述第二开关连接，所述信号延迟支路用于基于所述累加值调整一个脉宽调制信号，以输出控制信号控制所述第一开关与所述第二开关，进而控制所述死区时间；
所述脉宽调制信号包括第一脉宽调制信号及相位相反的第二脉宽调制信号；
所述信号累积支路包括第一积分开关、第二积分开关、第一积分器与第二积分器；
所述第一积分开关连接于所述信号检测支路及所述第一积分器之间，所述第一积分开关用于在所述第一脉宽调制信号处于高电平时导通，以建立所述信号检测支路及所述第一积分器之间的连接；
所述第二积分开关连接于所述信号检测支路及所述第二积分器之间，所述第二积分开关用于在所述第二脉宽调制信号处于高电平时导通，以建立所述信号检测支路及所述第二积分器之间的连接；
所述信号延迟支路包括第一延迟器与第二延迟器；
所述第一延迟器连接于所述第一积分器及所述第一开关之间，所述第一延迟器用于在所述第一脉宽调制信号处于高电平时，基于所述累加值将所述第一脉宽调制信号的上升沿延迟第一时长，以输出第一控制信号控制所述第一开关，所述第一时长与所述累加值呈现负相关关系；
所述第二延迟器连接于所述第二积分器及所述第二开关之间，所述第二延迟器用于在所述第二脉宽调制信号处于高电平时，基于所述累加值将所述第二脉宽调制信号的上升沿延迟第二时长，以输出第二控制信号控制所述第二开关，所述第二时长与所述累加值呈现负相关关系；
其中，所述信号延迟支路输出的控制信号包括所述第一控制信号与所述第二控制信号。
2.根据权利要求1所述的死区时间控制电路，其特征在于，所述信号检测支路还用于在所述第一电压为负数时获取所述第一电压，以获取在死区时间内的所述第一电压。
3.根据权利要求1所述的死区时间控制电路，其特征在于，所述死区时间控制电路还包括信号放大支路；
所述信号放大支路连接于所述信号检测支路及所述信号累积支路之间，所述信号放大支路用于对所述第一电压放大，以输出第二电压；
所述信号累积支路用于获取所述第二电压，并输出与所述第二电压的平均值具有对应关系的所述累加值，所述累加值与所述第二电压呈正相关关系。
4.根据权利要求1所述的死区时间控制电路，其特征在于，在所述累加值小于或等于预设累加值阈值时，所述第一时长与所述第二时长保持等于预设时长。
5.根据权利要求1-4任意一项所述的死区时间控制电路，其特征在于，所述死区时间控制电路还包括电平转换支路；
所述电平转换支路分别与所述信号延迟支路、所述第一开关及所述第二开关连接，所述电平转换支路用于对所述控制信号进行电平转换，以输出驱动信号驱动所述第一开关与所述第二开关。
6.根据权利要求1所述的死区时间控制电路，其特征在于，所述第一积分开关的第一端与所述第二积分开关的第一端及所述信号检测支路的输出端均连接，所述第一积分开关的第二端与所述第一积分器的第一输入端连接，所述第二积分开关的第二端与所述第二积分器的第一输入端连接，所述第一积分器的第二输入端及所述第二积分器的第二输入端均输入所述参考电压，所述第一积分器的输出端及所述第二积分器的输出端均与所述信号延迟支路连接。
7.根据权利要求1所述的死区时间控制电路，其特征在于，所述死区时间控制电路还包括至少一个电阻与至少一个电阻开关；
所述至少一个电阻中任一电阻的两端分别与两个电阻开关的第一端连接，所述至少一个电阻开关中各电阻开关的第二端连接于第二节点，所述第二节点用于输出所述参考电压。
8.根据权利要求1所述的死区时间控制电路，其特征在于，所述死区时间控制电路还包括第一非门；
所述第一非门的输入端输入所述第二脉宽调制信号，所述第一非门的输出端输出所述第一脉宽调制信号。
9.一种基于如权利要求1所述的死区时间控制电路的死区时间控制方法，用于控制串联连接的第一开关与第二开关均关断时的死区时间，所述第一开关与所述第二开关之间连接于第一节点，其特征在于，所述方法包括：
获取在死区时间内所述第一节点的第一电压；
计算与所述第一电压的平均值对应的累加值；
基于所述累加值调整一个脉宽调制信号，以输出控制信号控制所述第一开关与所述第二开关，进而控制所述死区时间。
10.根据权利要求9所述的方法，其特征在于，所述获取在死区时间内第一节点的第一电压，包括：在所述第一电压为负数时获取所述第一电压，以获取在死区时间内的所述第一电压；
所述计算与所述第一电压的平均值对应的累加值，包括：计算所述第一电压与参考电压的差值，并对所述差值积分以计算所述累加值，所述累加值与所述第一电压呈正相关关系；
所述基于所述累加值调整一个脉宽调制信号，以输出控制信号控制所述第一开关与所述第二开关，包括：在第一脉宽调制信号处于高电平期间，基于所述累加值将所述第一脉宽调制信号的上升沿延迟第一时长，以输出第一控制信号控制所述第一开关，所述第一时长与所述累加值呈现负相关关系，其中，所述脉宽调制信号包括所述第一脉宽调制信号及相位相反的第二脉宽调制信号；
在所述第二脉宽调制信号处于高电平期间，基于所述累加值将所述第二脉宽调制信号的上升沿延迟第二时长，以输出第二控制信号控制所述第二开关，所述第二时长与所述累加值呈现负相关关系，所述控制信号包括所述第一控制信号与所述第二控制信号。
11.一种控制器，其特征在于，包括：
至少一个处理器以及与所述至少一个处理器通信连接的存储器，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求9-10任一项所述的方法。
12.一种降压芯片，其特征在于，包括如权利要求1-8任意一项所述的死区时间控制电路，和/或，如权利要求11所述的控制器。
13.一种开关电源，其特征在于，包括如权利要求12所述的降压芯片。
14.一种非易失性计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，当所述计算机可执行指令被处理器执行时，使所述处理器执行如权利要求9-10任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310760729.8A CN116505752B (zh) | 2023-06-27 | 2023-06-27 | 死区时间控制电路及方法、控制器、降压芯片与开关电源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310760729.8A CN116505752B (zh) | 2023-06-27 | 2023-06-27 | 死区时间控制电路及方法、控制器、降压芯片与开关电源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116505752A CN116505752A (zh) | 2023-07-28 |
| CN116505752B true CN116505752B (zh) | 2024-01-23 |
Family
ID=87317010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310760729.8A Active CN116505752B (zh) | 2023-06-27 | 2023-06-27 | 死区时间控制电路及方法、控制器、降压芯片与开关电源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116505752B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118473382A (zh) * | 2024-07-09 | 2024-08-09 | 深圳市瀚强科技股份有限公司 | 死区调节电路、射频功率放大设备以及射频电源系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104901526A (zh) * | 2014-03-04 | 2015-09-09 | 马克西姆综合产品公司 | 自适应死区时间控制 |
| CN111277140A (zh) * | 2019-12-31 | 2020-06-12 | 成都芯源系统有限公司 | 一种电压、电流控制电路和方法以及开关变换器 |
| CN114400896A (zh) * | 2022-02-15 | 2022-04-26 | 芯洲科技（北京）有限公司 | 集成电路和供电装置 |
| CN216774612U (zh) * | 2021-12-14 | 2022-06-17 | 深圳青铜剑技术有限公司 | 集成于双通道栅极驱动芯片的死区时间控制电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8305053B2 (en) * | 2010-08-18 | 2012-11-06 | Texas Instruments Incorporated | System and method for controlling a power switch in a power supply system |
| JP6486139B2 (ja) * | 2015-02-23 | 2019-03-20 | ローム株式会社 | デッドタイム調整回路 |
| TWI800986B (zh) * | 2021-11-16 | 2023-05-01 | 宏碁股份有限公司 | 諧振轉換裝置 |
-
2023
- 2023-06-27 CN CN202310760729.8A patent/CN116505752B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104901526A (zh) * | 2014-03-04 | 2015-09-09 | 马克西姆综合产品公司 | 自适应死区时间控制 |
| CN111277140A (zh) * | 2019-12-31 | 2020-06-12 | 成都芯源系统有限公司 | 一种电压、电流控制电路和方法以及开关变换器 |
| CN216774612U (zh) * | 2021-12-14 | 2022-06-17 | 深圳青铜剑技术有限公司 | 集成于双通道栅极驱动芯片的死区时间控制电路 |
| CN114400896A (zh) * | 2022-02-15 | 2022-04-26 | 芯洲科技（北京）有限公司 | 集成电路和供电装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116505752A (zh) | 2023-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9172305B2 (en) | DC-to-DC converter with adaptive dead-time control | |
| US7800350B2 (en) | Apparatus for optimizing diode conduction time during a deadtime interval | |
| US6861826B2 (en) | Timing circuit for synchronous DC/DC control to reduce synchronous rectifier body diode conduction | |
| US6958592B2 (en) | Adaptive delay control circuit for switched mode power supply | |
| US6307356B1 (en) | Voltage mode feedback burst mode circuit | |
| US11509223B2 (en) | Switched-mode power supply with bypass mode | |
| US9059632B2 (en) | Controllers for DC to DC converters | |
| US7872461B2 (en) | Reverse current stopping circuit of synchronous rectification type DC-DC converter | |
| CN116505752B (zh) | 死区时间控制电路及方法、控制器、降压芯片与开关电源 | |
| US9257908B2 (en) | Systems and methods to auto-adjust zero cross circuits for switching regulators | |
| US10250150B2 (en) | Method for driving a resonant converter, and corresponding converter and computer program product | |
| CN101652004B (zh) | 白光led电路及控制白光led平均电流的方法 | |
| JP2008506347A (ja) | デッドタイムを知的に設定するための方法及び装置 | |
| US8593117B2 (en) | Delay compensation systems and methods for DC to DC converters | |
| US9716436B2 (en) | Soft start controller of a converter | |
| US10199919B2 (en) | Zero dead time control circuit | |
| CN103023286A (zh) | 一种自举电容掉电恢复电路及开关电源电路 | |
| US20200127654A1 (en) | Signal generating circuit and power supply device | |
| KR102572644B1 (ko) | 동기buck회로의 제어 방법, 장치, 시스템 및 전자장치 | |
| US10840806B2 (en) | Preventing sub-harmonic oscillation with clock delay compensation, in a DC-DC switching converter | |
| JP2024501877A (ja) | パワーコンバータ制御 | |
| US8686656B2 (en) | Power supply device and light-emitting element drive device | |
| JP6407799B2 (ja) | 電源装置及び溶接用電源装置 | |
| JP2023146577A (ja) | スイッチング電源装置 | |
| CN118369843A (zh) | 功率转换装置及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |