CN116487435A - 一种集成sbd的mosfet器件及其制备方法 - Google Patents
一种集成sbd的mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN116487435A CN116487435A CN202310223604.1A CN202310223604A CN116487435A CN 116487435 A CN116487435 A CN 116487435A CN 202310223604 A CN202310223604 A CN 202310223604A CN 116487435 A CN116487435 A CN 116487435A
- Authority
- CN
- China
- Prior art keywords
- region
- groove
- mosfet device
- pwell
- sbd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 238000000407 epitaxy Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域，具体公开了一种集成SBD的MOSFET器件及其制备方法，器件包括N型衬底，N型衬底从下至上依次具有N型外延、Pwell区、N+区、第一P+区；N型外延、Pwell区和N+区具有沟槽，沟槽依次贯通N+区、Pwell区，并延伸至N型外延；沟槽底部的两端均设具有第一P+区，第一P+区位于N型外延内；沟槽内淀积有栅氧层，沟槽的底部还具有肖特基接触区，肖特基接触区位于两个第一P+区的上方，且位于两个第一P+区之间；沟槽内的两侧还设置有多晶硅栅极区；还包括位于P+区和N+区顶部的顶部欧姆接触区，以及位于N型衬底底部的底部欧姆接触区。采用本发明的技术方案能够提高器件的可靠性、反向续流能力及抗浪涌能力。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种集成SBD的MOSFET器件及其制备方法。
背景技术
功率器件拥有高开关速度，高耐压，良好的热稳定性等一系列的优点。当前已在各类复杂工作环境下得到广泛的应用，如工业控制、电源、便携式电器、消费电子、汽车电子以及航空、航天等领域。但是，由于大功率也往往会带来较高的工作温度，导致器件的电学特性产生偏移，削弱了器件的性能和可靠性。
例如传统的SiCMOSFET功率器件，通过改变栅极施加电压从而控制器件的开关。目前SiCMOSFET主要有平面栅和沟槽栅两种结构；平面栅有JFET电阻，从而致使导通电阻比沟槽栅的高，为降低能源损耗，沟槽栅MOSFET成为各大厂商主力开发的目标。但传统沟槽结构SiCMOSFET在多晶硅栅拐角附近的栅氧会在高耐压情况下出现击穿，造成器件可靠性降低。国际上也有推出集成SBD的SiCMOSFET，集成的SBD主要嵌在两个元胞的之间，但是这样会增加SiCMOSFET单个元胞的尺寸。
为此，需要一种高可靠性、反向续流能力及抗浪涌能力强的集成SBD的MOSFET器件及其制备方法。
发明内容
本发明的目的之一在于，提供一种集成SBD的MOSFET器件，能够提高器件的可靠性、反向续流能力及抗浪涌能力。
为了解决上述技术问题，本申请提供如下技术方案：
一种集成SBD的MOSFET器件，包括N型衬底，N型衬底从下至上依次具有N型外延、Pwell区、N+区、第一P+区；N型外延、Pwell区和N+区具有沟槽，沟槽依次贯通N+区、Pwell区，并延伸至N型外延；
沟槽底部的两端均设具有第一P+区，第一P+区位于N型外延内；沟槽内淀积有栅氧层，沟槽的底部还具有肖特基接触区，肖特基接触区位于两个第一P+区的上方，且位于两个第一P+区之间；沟槽内的两侧还设置有多晶硅栅极区；N+区的远离沟槽的一侧具有第二P+区；
还包括位于Pwell区和N+区顶部的顶部欧姆接触区，以及位于N型衬底底部的底部欧姆接触区。
基础方案原理及有益效果如下：
本方案MOSFET器件在工作时，通过栅极的开关控制电流的导通或关断：当给多晶硅栅极区施加一个正压，Pwell区内靠近多晶硅栅极区的侧沟槽边界处会反型进而在表面聚集电子，当在顶部欧姆接触区处施加一个负压，在底部欧姆接触区处施加个正压就会使MOSFET器件导通，使之有电流流过底部欧姆接触区到顶部欧姆接触区。但是当多晶硅栅极区施加电压为零或者施加电压为负时，第一P+区将会在N型外延形成耗尽层，从而保护沟槽拐角处的栅氧层，避免栅氧层被击穿，并且两个第一P+区形成的耗尽区可以防止中间嵌入的肖特基接触区(即SBD)出现漏电问题，从而降低能耗。Pwell区也会在N型外延向下形成耗尽层，使底部欧姆接触区与顶部欧姆接触区之间无电子传输，导通电流为0。
传统的沟槽栅结构MOSFET在多晶硅栅极拐角附近存在栅氧层电场集中的问题，栅氧层电场很容易超过3MV/cm，不符合长期可靠性要求，本方案通过第一P+区与Pwell区对包括多晶硅栅极区及栅氧层的栅极进行保护，抑制了栅极震荡，大大降低了反向漏电，减少了栅应力退化风险。
传统SiCMOSFET在电机驱动，牵引逆变等应用场景中需在外部反并联一个肖特基二极管，利用外部反并联的肖特基二极管的低导通压降实现反向续流能力，但对于模块来说会增加封装面积，本方案集成的肖特基接触区，即SBD，无需额外反并联SBD，从而大大减小了封装面积，可以很好的提供反向续流能力和抗浪涌能力。
综上，本方案加强了对栅氧层的保护，防止被击穿，可靠性高；通过集成在沟槽内部的SBD，可以大大增强器件的反向续流能力，并提升MOSFET的抗浪涌能力。
进一步，所述沟槽内还填充有绝缘材料。
本发明的目的之二在于，提供一种集成SBD的MOSFET器件制备方法，包括如下步骤：
S1、设置N型衬底；
S2、在N型衬底上长出N型外延；
S3、在两个Pwell区、第一P+区、第二P+区和N+区分别注入离子，使两个第一P+区3之间相距1-1.8um；
S4、淀积碳膜，退完火后，去除碳膜；
S5、在N型外延、Pwell区和N+区刻蚀沟槽，然后在沟槽表面淀积一层栅氧层；在沟槽两侧各沉积一层多晶硅栅极区；在沟槽底部淀积金属形成肖特基接触区；沟槽剩余部分用绝缘材料填充。
传统MOSFET设计主要利用光刻机精度尽量减小单个元胞的尺寸，以提高功率密度，缩小整个芯片的面积。而本方案主要通过利用高精度光刻机将SBD嵌入在沟槽内部，达到反向续流的效果，这与将SBD嵌入在两个元胞之间相比，面积利用率更高，VF更低，能量损失更少。
综上，本方案可以成功降低整个芯片的面积，降低整个产品的生产成本，提高栅氧可靠性，且集成的SBD可大大提高反向续流能力。
进一步，还包括步骤S6、在第二P+区和N+区顶部溅射金属Ti或Ni形成顶部欧姆接触区，第二P+区和N+区和沟槽顶部的其余部分用钝化层隔离；
将N型衬底底部减薄至180um，沉积上金属Ti或Ni并退火形成底部欧姆接触区。
进一步，所述步骤S2中，N型外延的掺杂浓度为5e15～2e16，厚度为5～30um。
进一步，所述步骤S3中，Pwell的离子注入剂量为1e12～1e14cm-2，注入能量为400～1500KeV,结深为0.6～1.8um，掺杂浓度范围为5e16～5e18cm-3；
第一P+区的离子注入剂量为1e14～1e16cm-2，注入能量为800～2000KeV,结深为1～2.2um，掺杂浓度范围为5e18～1e20cm-3；
第二P+区的离子注入剂量为1e14～1e16cm-2，注入能量为50～300KeV,结深为0.1～0.8um，掺杂浓度范围为1e16～1e18cm-3；
N+区的离子注入剂量为1e14～1e16cm-2，注入能量为50～300KeV,结深为0.1～0.8um，掺杂浓度范围为1e16～1e18cm-3。
进一步，所述步骤S4中，碳膜厚度为0.1～2um，退火温度为1000℃-2000℃,退火时间为0.1～1h。
进一步，所述步骤S5中，沟槽的深度为0.8～2um，宽度为1～3um；栅氧层厚度为0.5～3um；多晶硅栅极区厚度为0.5～3um，宽度为1～2um。
进一步，所述步骤S1中，N型衬底的掺杂浓度为1e19～1e21cm-3，厚度为100～500um。
附图说明
图1为实施例一种集成SBD的MOSFET器件结构示意图；
图2为实施例一种集成SBD的MOSFET器件制备方法中步骤S2离子注入后的截面示意图；
图3为实施例一种集成SBD的MOSFET器件制备方法中步骤S5中形成肖特基接触区后的截面示意图；
图4为实施例一种集成SBD的MOSFET器件制备方法中步骤S6中形成顶部欧姆接触区和底部欧姆接触区后的截面示意图。
图5为实施例中两个第一P+区的距离与SBD电压以及击穿电压的关系示意图。
具体实施方式
下面通过具体实施方式进一步详细说明：
说明书附图中的标记包括：N型衬底1、N型外延2、第一P+区3、Pwell区4、N+区5、第二P+区6、多晶硅栅极区7、沟槽8、肖特基接触区9、顶部欧姆接触区10、底部欧姆接触区11。
实施例一
本实施例的一种集成SBD的MOSFET器件，包括N型衬底1，N型衬底1从下至上依次具有N型外延2、Pwell区4、N+区5。本实施例中，N型衬底1采用SiC衬底。
N型外延2、Pwell区4和N+区5具有沟槽8，沟槽8依次贯通N+区5、Pwell区4，并延伸至N型外延2；N+区5的远离沟槽8的一侧具有第二P+区6；通过设置第二P+区6，能够避免栅极源极之间导通。
沟槽8底部的两端均具有第一P+区3，第一P+区3位于N型外延2内；沟槽8内淀积有栅氧层，沟槽8的底部还具有肖特基接触区9，肖特基接触区9位于两个第一P+区3的上方，且位于两个第一P+区3之间；肖特基接触区9与第一P+区3在竖直方向上可以是接触，交叠或者无接触，本实施例中肖特基接触区9与第一P+区3接触。
沟槽8内的两侧还设置有多晶硅栅极区7，沟槽8内还填充有绝缘材料。
还包括位于第二P+区6和N+区5顶部的顶部欧姆接触区10，即源极；以及位于N型衬底1底部的底部欧姆接触区11，即漏极。
本实施例还提供一种集成SBD的MOSFET器件制备方法，包括如下步骤：
S1、设置掺杂浓度为1e19～1e21cm-3，厚度为100～500um的N型衬底1；
S2、在N型衬底1上长出N型外延2，N型外延2的掺杂浓度为5e15～2e16，厚度为5～30um；
S3、如图2所示，在Pwell区4注入离子，离子注入剂量为1e12～1e14cm-2，注入能量为400～1500KeV,结深为0.6～1.8um，掺杂浓度范围为5e16～5e18cm-3；
在两个第一P+区3注入离子，使两个第一P+区3之间相距1-1.8um；离子注入剂量为1e14～1e16cm-2，注入能量为800～2000KeV,结深为1～2.2um，掺杂浓度范围为5e18～1e20cm-3；
在第二P+区6注入离子，离子注入剂量为1e14～1e16cm-2，注入能量为50～300KeV,结深为0.1～0.8um，掺杂浓度范围为1e16～1e18cm-3。
在N+区5注入离子，离子注入剂量为1e14～1e16cm-2，注入能量为50～300KeV,结深为0.1～0.8um，掺杂浓度范围为1e16～1e18cm-3。
S4、在N型外延2的表面淀积碳膜，防止高温退火将SiC氧化成SiO2,碳膜厚度为0.1～2um，退火温度为1000℃-2000℃,退火时间为0.1～1h，退完火后，去除碳膜。
S5、如图3所示，在N型外延2、Pwell区4和N+区5刻蚀沟槽8，沟槽8的深度为0.8～2um，宽度为1～3um，然后在沟槽8表面淀积一层栅氧层，栅氧层厚度为0.5～3um。
利用掩膜板和光刻胶，在沟槽8两侧沉积一层多晶硅栅极区7，多晶硅栅极区7厚度为0.5～3um，宽度为1～2um。
在沟槽8底部淀积金属Ti、Ni、W或Pt形成肖特基接触区9，肖特基接触区9的厚度为0.05～0.5um，退火温度为1000～2000℃；
沟槽8剩余部分用绝缘材料填充。
S6、如图4所示，在第二P+区6和N+区5顶部溅射金属Ti或Ni形成顶部欧姆接触区10，顶部欧姆接触区10的厚度为0.05～0.5um，第二P+区6和N+区5和沟槽8顶部的其余部分用钝化层隔离；
将N型衬底1底部减薄至180um，沉积上金属Ti或Ni并退火形成底部欧姆接触区11，底部欧姆接触区11的厚度为0.05～0.5um。
本实施例的MOSFET器件在工作时，通过栅极的开关控制电流的导通或关断：当给多晶硅栅极区7施加一个正压，Pwell区4内靠近多晶硅栅极区7的侧沟槽8边界处会反型进而在表面聚集电子，当在顶部欧姆接触区10处施加一个负压，在底部欧姆接触区11处施加个正压就会使MOSFET器件导通，使之有电流流过底部欧姆接触区11到顶部欧姆接触区10。但是当多晶硅栅极区7施加电压为零或者施加电压为负时，第一P+区3将会在N型外延2形成耗尽层，从而保护沟槽8拐角处的栅氧层，避免栅氧层被击穿，并且两个第一P+区3形成的耗尽区可以防止中间嵌入的肖特基接触区9(即SBD)出现漏电问题，从而降低能耗。Pwell区4也会在N型外延2向下形成耗尽层，使底部欧姆接触区11与顶部欧姆接触区10之间无电子传输，导通电流为0。
与现有MOSFET器件相比，本方案具有如下优势：
1.现有的沟槽SiCMOSFET在沟槽拐角处易出现栅氧层击穿，而本方案通过在沟槽10底部注入形成第一P+区3，可以对拐角处的栅氧层进行保护，大大增强器件的栅氧可靠性。如图5所示，如果两个第一P+区3的距离较近续流能力会降低，集成的SBDVF会特别大，从而导致发热严重，影响器件的可靠性，如果距离较远则会让整个器件的击穿电压VR降低，影响器件的电学性能，本方案使两个第一P+区3之间相距1-1.8um；可以保持器件的高可靠性以及高电学性能。
2.和现有集成SBD的SiCMOSFET相比，本方案的SBD集成在沟槽8内部，可以大大减小单个元胞的尺寸，提高整个MOSFET器件的电流密度，缩小芯片面积；集成的SBD处于两个第一P+区3中间，在耐高压时可以有效降低源极漏电的概率。
3.现有沟槽SiCMOSFET的体二极管续流能力较弱，本方案通过集成SBD可以很好的增大器件的续流能力。
4.与现有沟槽SiCMOSFET相比，集成SBD的沟槽MOSFET无需额外并联，大大降低了封装面积。
以上的仅是本发明的实施例，该发明不限于此实施案例涉及的领域，方案中公知的具体结构及特性等常识在此未作过多描述，所属领域普通技术人员知晓申请日或者优先权日之前发明所属技术领域所有的普通技术知识，能够获知该领域中所有的现有技术，并且具有应用该日期之前常规实验手段的能力，所属领域普通技术人员可以在本申请给出的启示下，结合自身能力完善并实施本方案，一些典型的公知结构或者公知方法不应当成为所属领域普通技术人员实施本申请的障碍。应当指出，对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些也应该视为本发明的保护范围，这些都不会影响本发明实施的效果和专利的实用性。本申请要求的保护范围应当以其权利要求的内容为准，说明书中的具体实施方式等记载可以用于解释权利要求的内容。
Claims (9)
1.一种集成SBD的MOSFET器件，其特征在于，包括N型衬底，N型衬底从下至上依次具有N型外延、Pwell区、N+区、第一P+区；N型外延、Pwell区和N+区具有沟槽，沟槽依次贯通N+区、Pwell区，并延伸至N型外延；
沟槽底部的两端均设具有第一P+区，第一P+区位于N型外延内；沟槽内淀积有栅氧层，沟槽的底部还具有肖特基接触区，肖特基接触区位于两个第一P+区的上方，且位于两个第一P+区之间；沟槽内的两侧还设置有多晶硅栅极区；N+区的远离沟槽的一侧具有第二P+区；
还包括位于Pwell区和N+区顶部的顶部欧姆接触区，以及位于N型衬底底部的底部欧姆接触区。
2.根据权利要求1所述的集成SBD的MOSFET器件，其特征在于：所述沟槽内还填充有绝缘材料。
3.一种集成SBD的MOSFET器件制备方法，其特征在于，包括如下步骤：
S1、设置N型衬底；
S2、在N型衬底上长出N型外延；
S3、在两个Pwell区、第一P+区、第二P+区和N+区分别注入离子，使两个第一P+区3之间相距1-1.8um；
S4、淀积碳膜，退完火后，去除碳膜；
S5、在N型外延、Pwell区和N+区刻蚀沟槽，然后在沟槽表面淀积一层栅氧层；在沟槽两侧各沉积一层多晶硅栅极区；在沟槽底部淀积金属形成肖特基接触区；沟槽剩余部分用绝缘材料填充。
4.根据权利要求3所述的集成SBD的MOSFET器件制备方法，其特征在于：还包括步骤S6、在第二P+区和N+区顶部溅射金属Ti或Ni形成顶部欧姆接触区，第二P+区和N+区和沟槽顶部的其余部分用钝化层隔离；
将N型衬底底部减薄至180um，沉积上金属Ti或Ni并退火形成底部欧姆接触区。
5.根据权利要求4所述的集成SBD的MOSFET器件制备方法，其特征在于：所述步骤S2中，N型外延的掺杂浓度为5e15～2e16，厚度为5～30um。
6.根据权利要求5所述的集成SBD的MOSFET器件制备方法，其特征在于：所述步骤S3中，Pwell的离子注入剂量为1e12～1e14cm-2，注入能量为400～1500KeV,结深为0.6～1.8um，掺杂浓度范围为5e16～5e18cm-3；
第一P+区的离子注入剂量为1e14～1e16cm-2，注入能量为800～2000KeV,结深为1～2.2um，掺杂浓度范围为5e18～1e20cm-3；
第二P+区的离子注入剂量为1e14～1e16cm-2，注入能量为50～300KeV,结深为0.1～0.8um，掺杂浓度范围为1e16～1e18cm-3；
N+区的离子注入剂量为1e14～1e16cm-2，注入能量为50～300KeV,结深为0.1～0.8um，掺杂浓度范围为1e16～1e18cm-3。
7.根据权利要求6所述的集成SBD的MOSFET器件制备方法，其特征在于：所述步骤S4中，碳膜厚度为0.1～2um，退火温度为1000℃-2000℃,退火时间为0.1～1h。
8.根据权利要求7所述的集成SBD的MOSFET器件制备方法，其特征在于：所述步骤S5中，沟槽的深度为0.8～2um，宽度为1～3um；栅氧层厚度为0.5～3um；多晶硅栅极区厚度为0.5～3um，宽度为1～2um。
9.根据权利要求8所述的集成SBD的MOSFET器件制备方法，其特征在于：所述步骤S1中，N型衬底的掺杂浓度为1e19～1e21cm-3，厚度为100～500um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310223604.1A CN116487435A (zh) | 2023-03-09 | 2023-03-09 | 一种集成sbd的mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310223604.1A CN116487435A (zh) | 2023-03-09 | 2023-03-09 | 一种集成sbd的mosfet器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116487435A true CN116487435A (zh) | 2023-07-25 |
Family
ID=87223978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310223604.1A Pending CN116487435A (zh) | 2023-03-09 | 2023-03-09 | 一种集成sbd的mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116487435A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238968A (zh) * | 2023-11-10 | 2023-12-15 | 安建科技(深圳)有限公司 | 一种沟槽栅碳化硅mosfet器件及其制备方法 |
-
2023
- 2023-03-09 CN CN202310223604.1A patent/CN116487435A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238968A (zh) * | 2023-11-10 | 2023-12-15 | 安建科技(深圳)有限公司 | 一种沟槽栅碳化硅mosfet器件及其制备方法 |
| CN117238968B (zh) * | 2023-11-10 | 2024-03-15 | 安建科技(深圳)有限公司 | 一种沟槽栅碳化硅mosfet器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| US8829573B2 (en) | Semiconductor devices with minimized current flow differences and methods of same | |
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| TWI544648B (zh) | 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 | |
| CN111048590B (zh) | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 | |
| US10211330B2 (en) | Vertical high voltage semiconductor apparatus and fabrication method of vertical high voltage semiconductor apparatus | |
| JP6241958B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN116487435A (zh) | 一种集成sbd的mosfet器件及其制备方法 | |
| CN116721925A (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| WO2013146329A1 (ja) | 高耐圧半導体装置 | |
| CN116230769A (zh) | 一种沟槽mosfet器件及其制备方法 | |
| CN117476774A (zh) | 垂直型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN116895685A (zh) | 短路耐量与反向耐压高的沟槽型功率器件及其制备方法 | |
| EP4336561A1 (en) | Insulated gate bipolar transistor with super junction structure, and preparation method therefor | |
| CN109256423B (zh) | 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| WO2022070317A1 (ja) | 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置の製造方法 | |
| JP2006210693A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN113964197A (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
| WO2021044624A1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| CN113066866A (zh) | 碳化硅mosfet器件及其工艺方法 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN113725295B (zh) | 一种逆导型mos栅控晶闸管及其制造方法 | |
| CN110739219A (zh) | 一种内嵌沟道二极管的SiC MOSFET制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |