CN116450568A - 一种系统适配器和大规模芯片 - Google Patents
一种系统适配器和大规模芯片 Download PDFInfo
- Publication number
- CN116450568A CN116450568A CN202310505700.5A CN202310505700A CN116450568A CN 116450568 A CN116450568 A CN 116450568A CN 202310505700 A CN202310505700 A CN 202310505700A CN 116450568 A CN116450568 A CN 116450568A
- Authority
- CN
- China
- Prior art keywords
- intellectual property
- chip
- core
- module
- property core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 50
- 238000004891 communication Methods 0.000 claims abstract description 10
- 238000012545 processing Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 239000003999 initiator Substances 0.000 claims description 8
- 238000012795 verification Methods 0.000 claims description 8
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000013519 translation Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 abstract description 12
- 238000012986 modification Methods 0.000 abstract description 7
- 230000004048 modification Effects 0.000 abstract description 7
- 238000012423 maintenance Methods 0.000 abstract description 6
- 230000008859 change Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种系统适配器和大规模芯片。该系统适配器与知识产权核一一对应,所述知识产权核通过对应的系统适配器与片上系统连接,所述系统适配器通过标准总线与所述片上系统通信连接;所述系统适配器,用于通过预配置的系统功能模块,为知识产权核提供相应的芯片系统功能。本实施例的技术方案,通过采用新增的系统适配器为大规模芯片中知识产权核提供系统功能,可以避免系统功能变更时对知识产权核的重复修改,可以减少芯片运维工作量,可以提升芯片开发效率,缩短芯片开发周期。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种系统适配器和大规模芯片。
背景技术
大规模芯片中存在数量众多、负责实现不同子功能的知识产权(IntellectualProperty,IP)核,而芯片系统的运行还需要知识产权核能够配合和支持不同的系统要求,例如,知识产权核之间的信息传递,以及系统对知识产权核的功耗管理、权限管理和异常管理等。
目前,通常是由知识产权核负责实现相关的系统功能,系统功能和知识产权核功能混合开发。然而,在现有技术中,任一系统功能的变动或者新增,都需要所有知识产权核进行相应修改,导致芯片运维工作量大大增加,且系统功能重叠部分的设计降低了芯片开发效率;其次,知识产权核和片上系统之间没有明显的边界,导致芯片系统对知识产权核的控制和管理比较困难;而且,知识产权核与片上系统之间的信号连接比较复杂,增加了芯片集成的难度和风险;最后,随着芯片规模的不断增加,知识产权核的数量也不断增加,现有技术很难支持知识产权核快速响应系统功能的要求,导致芯片开发周期越来越长。
发明内容
本发明提供了一种系统适配器和大规模芯片,可以避免系统功能变更时对知识产权核的重复修改,可以减少芯片运维工作量,可以提升芯片开发效率,缩短芯片开发周期。
根据本发明的一方面,提供了一种系统适配器,所述系统适配器与知识产权核一一对应,所述知识产权核通过对应的系统适配器与片上系统连接,所述系统适配器通过标准总线与所述片上系统通信连接;
所述系统适配器,用于通过预配置的系统功能模块,为知识产权核提供相应的芯片系统功能。
可选的,所述系统功能模块包括防火墙模块、虚拟化访问模块、时间管理模块、功耗管理模块、消息收集模块、资源管理模块和复位处理模块中的至少一项。
可选的,所述防火墙模块,具体用于:当检测到针对知识产权核的第一访问请求时,根据预设白名单对访问请求发起方进行身份验证;
若检测到所述访问请求发起方成功通过身份验证,则将所述第一访问请求发送到所述知识产权核。
可选的,所述虚拟化访问模块,具体用于:根据预设地址转换规则,对所述知识产权核的地址进行重映射,以获取第一虚拟地址,以使所述知识产权核基于所述第一虚拟地址进行信息输出;以及,
根据预设地址转换规则,对所述片上系统的地址进行重映射,以获取第二虚拟地址,以使所述片上系统基于所述第二虚拟地址进行知识产权核的访问。
可选的,所述时间管理模块,具体用于:当检测到所述知识产权核的时钟时间不等于统一芯片基准时间时,对所述时钟时间进行补偿,以使所述知识产权核工作在统一芯片基准时间。
可选的,所述功耗管理模块,具体用于:采用快速唤醒和延迟关闭的策略,根据所述知识产权核的工作状态,对所述知识产权核的时钟进行启闭控制。
可选的,所述消息收集模块,具体用于:获取所述知识产权核的输出信息,并将所述输出信息进行标准化处理,以获取对应预设总线数据格式的标准输出信息,以及通过标准总线发送所述标准输出信息到消息接收方。
可选的,所述复位处理模块,具体用于:当检测到所述知识产权核处于异常状态时,若接收到针对所述知识产权核的第二访问请求,则根据预设消息反馈规则,生成所述第二访问请求对应的反馈信息,发送所述反馈信息到所述第二访问请求的发送方;
生成复位重启指令发送到所述知识产权核,以控制所述知识产权核进行复位重启;以及,
将所述知识产权核进行主动隔离,以在虚拟化应用中为不同租户分配对应的可访问资源。
根据本发明的另一方面,提供了一种大规模芯片,包括多个本发明任一实施例所述的系统适配器。
可选的,还包括多个知识产权核和片上系统,所述知识产权核与所述系统适配器一一对应,所述知识产权核通过对应的系统适配器与所述片上系统连接。
本发明实施例的技术方案,通过使系统适配器与知识产权核一一对应,且知识产权核通过对应的系统适配器与片上系统连接,系统适配器通过标准总线与片上系统通信连接;进而通过系统适配器采用预配置的系统功能模块,为知识产权核提供相应的芯片系统功能,通过采用新增的系统适配器为大规模芯片中知识产权核提供系统功能,可以避免系统功能变更时对知识产权核的重复修改,可以减少芯片运维工作量,可以提升芯片开发效率,缩短芯片开发周期。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1A是根据本发明实施例一提供的一种系统适配器的结构框图;
图1B是根据本发明实施例一提供的一种系统适配器在大规模芯片中的应用示意图;
图1C是根据本发明实施例一提供的一种系统适配器的组织结构示意图;
图2A是根据本发明实施例二提供的一种大规模芯片的结构框图;
图2B是根据本发明实施例二提供的另一种大规模芯片的结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“目标”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1A为本发明实施例一提供了一种系统适配器的结构框图,系统适配器10与知识产权核一一对应,知识产权核通过对应的系统适配器10与片上系统连接,系统适配器10通过标准总线与片上系统通信连接;
在本实施例中,系统适配器10在大规模芯片中的应用如图1B所示。其中,每一个知识产权核均设置一个对应的系统适配器10,系统适配器10进一步与总线网络连接,而总线网络连接有片上系统(System on Chip,SOC)。由此,知识产权核可以通过系统适配器10与其他知识产权核或者片上系统连接。其中,系统适配器10作为一个公用组件,可以使用参数化设计,且可以根据系统要求定制功能实现。
需要说明的是,系统适配器10的定制功能面向对象,可以为所有IP核,也可以是指定IP核;也即,可以为所有IP核配置相同的系统适配器10,也可以为每个IP核分别配置唯一对应的系统适配器10。此外,不论IP核作为主设备还是从设备,IP核与片上系统之间的通信完全经过系统适配器10,可以降低IP核接入SOC的复杂度。
所述系统适配器10,用于通过预配置的系统功能模块11,为知识产权核提供相应的芯片系统功能。
在本实施例中,系统适配器10中集成有实现针对IP级别的系统功能的模块,每个系统功能模块11可以实现一项或者多项芯片系统功能。系统功能模块11,可以是封装后的用于实现特定功能的计算机程序。其中,芯片系统功能包括但不限于防火墙、虚拟化访问、时间管理、功耗管理、消息收集、资源管理和复位处理等;对应的,系统功能模块11可以包括防火墙模块、虚拟化访问模块、时间管理模块、功耗管理模块、消息收集模块、资源管理模块和复位处理模块中的至少一项。
可选的,针对每个系统功能模块11,可以配置有标准且唯一的应用程序(Application Programming Interface)接口,以实现对各系统功能模块11的调用。通过提供标准API,可以降低API数量与IP核数量的直接相关性,从而可以极大提升系统编程和管理的效率。
在本实施例中,可以预先统计不同IP核对应的芯片系统功能,然后获取芯片系统功能的并集;之后,可以根据该芯片系统功能的并集,设计包括所有相应系统功能模块11的系统适配器10,以作为通用系统适配器。
本发明实施例的技术方案,通过使系统适配器与知识产权核一一对应,且知识产权核通过对应的系统适配器与片上系统连接,系统适配器通过标准总线与片上系统通信连接;进而通过系统适配器采用预配置的系统功能模块,为知识产权核提供相应的芯片系统功能,通过采用新增的系统适配器为大规模芯片中知识产权核提供系统功能,可以避免系统功能变更时对知识产权核的重复修改,可以减少芯片运维工作量,可以提升芯片开发效率,缩短芯片开发周期。
可选的,防火墙模块,可以具体用于:当检测到针对知识产权核的第一访问请求时,根据预设白名单对访问请求发起方进行身份验证;
若检测到所述访问请求发起方成功通过身份验证,则将所述第一访问请求发送到所述知识产权核。
其中,预设白名单,可以是预建立的允许访问设备的地址或者标识的集合。在一个具体的例子中,系统适配器10可以通过防火墙模块,对接收的第一访问请求进行内容解析,以获取访问请求发起方的设备标识;然后,若在预设白名单中成功查找到该设备标识,则可以确定访问请求发起方成功通过身份验证,并将该第一访问请求转发到IP核。而若在预设白名单中无法成功查找到该设备标识,防火墙模块可以直接将该第一访问请求丢弃,或者添加到拦截请求集合。
需要说明的是,作为从设备的IP核只能被特定的主设备访问,通过在系统适配器10中的从设备通道上部署防火墙模块和实现防火墙功能,相较于在主设备通道中放置防火墙,可以降低硬件开销,并可以精简软件配置。
可选的,虚拟化访问模块,可以具体用于:根据预设地址转换规则,对所述知识产权核的地址进行重映射,以获取第一虚拟地址,以使所述知识产权核基于所述第一虚拟地址进行信息输出;以及,
根据预设地址转换规则,对所述片上系统的地址进行重映射,以获取第二虚拟地址,以使所述片上系统基于所述第二虚拟地址进行知识产权核的访问。
其中,预设地址转换规则,可以是预先设置的真实地址与虚拟地址之间的映射关系;在本实施例中,可以通过虚拟化访问模块,基于预设的地址转换规则,对IP核与SOC之间的地址进行转换和重映射,以实现用户虚拟化访问。
可选的,时间管理模块,可以具体用于:当检测到所述知识产权核的时钟时间不等于统一芯片基准时间时,对所述时钟时间进行补偿,以使所述知识产权核工作在统一芯片基准时间。
其中,统一芯片基准时间,可以是大规模芯片的统一时间;时间管理模块,可以是具有补偿校准功能的全局计时器。在一个具体的例子中,全局计时器可以对IP核的时钟时间进行实时的补偿和校准,以使IP核始终工作在统一的芯片基准时间下,从而保证在高密度和大延迟的信息传递过程中对时间敏感的信息的精准性。
可选的,功耗管理模块,可以具体用于:采用快速唤醒和延迟关闭的策略,根据所述知识产权核的工作状态,对所述知识产权核的时钟进行启闭控制。
其中,功耗管理模块,可以是IP核层面的时钟门控。在一个具体的例子中,时钟门控可以通过监控来自SOC的访问请求和IP核的工作状态,采用快速唤醒和延迟关闭的策略,对IP核时钟进行控制。具体的,快速唤醒,可以是指当监测到访问请求,且IP核处于关闭时,在最短时间内唤醒IP核时钟,以使IP核处于工作状态;延迟关闭,可以是指当监测到不存在访问请求,且IP核处于空闲状态时,在经过预设时间长度的延迟后,若始终未监测到新的访问请求,则关闭IP核时钟。
上述设置的好处在于,可以避免短时间内对IP核的重复启停,可以在保证数据正常传输的同时,降低IP核的动态损耗。
可选的,消息收集模块,可以具体用于:获取所述知识产权核的输出信息,并将所述输出信息进行标准化处理,以获取对应预设总线数据格式的标准输出信息,以及通过标准总线发送所述标准输出信息到消息接收方。
其中,输出信息,可以是中断信息、性能信息和业务信息等;预设总线数据格式,可以是符合标准总线要求的数据形式。
在本实施例中,消息收集模块,可以采集IP核输出的原始信息,并可以在软件的配置下对采集信息进行统计和加工,以将IP核的原始输出信息转换为预设总线数据格式的标准输出信息,并可以通过标准总线将转换后的标准输出信息发送到消息接收方,例如,其他IP核或者SOC等。
可选的,所述复位处理模块,可以具体用于:当检测到所述知识产权核处于异常状态时,若接收到针对所述知识产权核的第二访问请求,则根据预设消息反馈规则,生成所述第二访问请求对应的反馈信息,发送所述反馈信息到所述第二访问请求的发送方;
生成复位重启指令发送到所述知识产权核,以控制所述知识产权核进行复位重启;以及,
将所述知识产权核进行主动隔离,以在虚拟化应用中为不同租户分配对应的可访问资源。
在一个具体的例子中,复位处理模块可以每间隔设定时间向IP核发送检测报文,以检测IP核是否处于正常状态;一旦检测到IP核处于异常状态,则可以基于预设消息反馈规则,代替IP核响应与SOC之间的通信交流。例如,可以对接收的访问请求进行内容解析,以获取访问请求对应的请求类型;然后,可以根据当前的请求类型,以及预设的请求类型与反馈信息之间的对应关系,生成该访问请求对应的反馈信息,并将该反馈信息发送到请求发送方。
同时,复位处理模块还可以对处于异常状态的IP核进行复位;具体的,可以生成复位重启指令发送到IP核,以控制IP核进行复位重启。其中,复位重启指令,可以是针对IP核进行复位重启的命令信息。此外,当IP核处于异常状态时,复位处理模块还可以将IP核进行主动隔离,以及在虚拟化应用中关闭单个租户的可访问资源,以实现对IP核的硬件隔离,从而支持在IP核出现不可修复的功能问题时可以被复位重启。
在一个具体的例子中,系统适配器10的组织结构可以如图1C所示。其中,IP核可以作为主设备或者从设备,系统适配器10可以实现防火墙、全局时钟、功耗管理、虚拟地址管理、IP核重置管理和消息重启等芯片系统功能。IP核重置管理可以进一步包括自动响应和硬件隔离。
在本实施例中,通过在系统适配器10中设置可实现IP核和SOC分离且可以对IP核进行重启的复位处理模块,该模块在正常情况下不干扰IP核与SOC的正常通信,必要时可替代IP核响应与SOC之间的通信交流,可以在隔离IP核与SOC的同时,不影响SOC的正常运行,可以提升芯片的稳定性。
实施例二
图2A为本发明实施例二提供的一种大规模芯片的结构框图,大规模芯片20可以包括多个本发明实施例一所述的系统适配器10。其中,各系统适配器10可以有相同的系统功能模块11,也可以包括不同的系统功能模块11,用于支持IP核21实现芯片需求的芯片系统功能。
本发明实施例的技术方案,通过在大规模芯片中新增系统适配器,以支持IP核实现芯片系统功能,可以降低IP核的设计复杂度,可以显著提高芯片开发效率;同时,可以避免系统功能更新导致的IP核重复修改,可以降低芯片的维护工作量;其次,可以提供IP核与SOC之间的边界,可以降低对IP核的控制和管理难度,可以避免某个IP核发生功能异常时影响到其他IP核或者整个芯片系统,且可以降低IP核与SOC之间的连接复杂度,可以降低芯片集成的难度和风险,可以在存在大量IP核时支持各IP核快速响应系统功能要求,降低芯片开发周期。
可选的,如图2B所示,大规模芯片20还可以包括多个知识产权核21和片上系统22,所述知识产权核21与所述系统适配器10一一对应,所述知识产权核21通过对应的系统适配器10与所述片上系统22连接。其中,系统适配器10通过标准总线网络与片上系统22连接。
其中,IP核,可以是芯片中具有独立功能的电路模块的成熟设计,本实施例对IP核的类型不作具体限定。SOC,可以是包括微处理器、IP核和存储器的用于专用目标的集成电路。
可以理解的是,大规模芯片20还可以包括其他常规模块,例如,处理器、寄存器等,本实施例对此不作具体限定。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种系统适配器,其特征在于,所述系统适配器与知识产权核一一对应,所述知识产权核通过对应的系统适配器与片上系统连接,所述系统适配器通过标准总线与所述片上系统通信连接;
所述系统适配器,用于通过预配置的系统功能模块,为知识产权核提供相应的芯片系统功能。
2.根据权利要求1所述的系统适配器,其特征在于,所述系统功能模块包括防火墙模块、虚拟化访问模块、时间管理模块、功耗管理模块、消息收集模块、资源管理模块和复位处理模块中的至少一项。
3.根据权利要求2所述的系统适配器,其特征在于,所述防火墙模块,具体用于:当检测到针对知识产权核的第一访问请求时,根据预设白名单对访问请求发起方进行身份验证;
若检测到所述访问请求发起方成功通过身份验证,则将所述第一访问请求发送到所述知识产权核。
4.根据权利要求2所述的系统适配器,其特征在于,所述虚拟化访问模块,具体用于:根据预设地址转换规则,对所述知识产权核的地址进行重映射,以获取第一虚拟地址,以使所述知识产权核基于所述第一虚拟地址进行信息输出;以及,
根据预设地址转换规则,对所述片上系统的地址进行重映射,以获取第二虚拟地址,以使所述片上系统基于所述第二虚拟地址进行知识产权核的访问。
5.根据权利要求2所述的系统适配器,其特征在于,所述时间管理模块,具体用于:当检测到所述知识产权核的时钟时间不等于统一芯片基准时间时,对所述时钟时间进行补偿,以使所述知识产权核工作在统一芯片基准时间。
6.根据权利要求2所述的系统适配器,其特征在于,所述功耗管理模块,具体用于:采用快速唤醒和延迟关闭的策略,根据所述知识产权核的工作状态,对所述知识产权核的时钟进行启闭控制。
7.根据权利要求2所述的系统适配器,其特征在于,所述消息收集模块,具体用于:获取所述知识产权核的输出信息,并将所述输出信息进行标准化处理,以获取对应预设总线数据格式的标准输出信息,以及通过标准总线发送所述标准输出信息到消息接收方。
8.根据权利要求2所述的系统适配器,其特征在于,所述复位处理模块,具体用于:当检测到所述知识产权核处于异常状态时,若接收到针对所述知识产权核的第二访问请求,则根据预设消息反馈规则,生成所述第二访问请求对应的反馈信息,发送所述反馈信息到所述第二访问请求的发送方;
生成复位重启指令发送到所述知识产权核,以控制所述知识产权核进行复位重启;以及,
将所述知识产权核进行主动隔离,以在虚拟化应用中为不同租户分配对应的可访问资源。
9.一种大规模芯片,其特征在于,包括多个如权利要求1-8中任一项所述的系统适配器。
10.根据权利要求9所述的大规模芯片,其特征在于,还包括多个知识产权核和片上系统,所述知识产权核与所述系统适配器一一对应,所述知识产权核通过对应的系统适配器与所述片上系统连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310505700.5A CN116450568A (zh) | 2023-05-06 | 2023-05-06 | 一种系统适配器和大规模芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310505700.5A CN116450568A (zh) | 2023-05-06 | 2023-05-06 | 一种系统适配器和大规模芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116450568A true CN116450568A (zh) | 2023-07-18 |
Family
ID=87133785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310505700.5A Pending CN116450568A (zh) | 2023-05-06 | 2023-05-06 | 一种系统适配器和大规模芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116450568A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116756082A (zh) * | 2023-08-16 | 2023-09-15 | 沐曦集成电路(上海)有限公司 | 一种可配置的功能模块文件的生成方法及系统 |
-
2023
- 2023-05-06 CN CN202310505700.5A patent/CN116450568A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116756082A (zh) * | 2023-08-16 | 2023-09-15 | 沐曦集成电路(上海)有限公司 | 一种可配置的功能模块文件的生成方法及系统 |
CN116756082B (zh) * | 2023-08-16 | 2023-10-27 | 沐曦集成电路(上海)有限公司 | 一种可配置的功能模块文件的生成方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112613691B (zh) | 芯片化继电保护通用装置 | |
US7200776B2 (en) | System and method for generating trace data in a computing system | |
CN104182288A (zh) | 一种服务器集群系统功耗自动化测试的方法 | |
CN106919485B (zh) | 一种基于服务器上配置硬件测试工具的系统 | |
CN116450568A (zh) | 一种系统适配器和大规模芯片 | |
US20060184834A1 (en) | Method, apparatus, and computer program product in a processor for concurrently sharing a memory controller among a tracing process and non-tracing processes using a programmable variable number of shared memory write buffers | |
US11973338B2 (en) | Chip-level software and hardware cooperative relay protection device | |
CN108170626B (zh) | 一种1553b总线软件动态可配置方法 | |
US20060150023A1 (en) | Debugging apparatus | |
CN113028603B (zh) | 一种应用于中央空调系统的设备监测系统 | |
CN110968352B (zh) | 一种pcie设备的复位系统及服务器系统 | |
CN111600760B (zh) | 一种电网运行监控系统的质量检测系统、方法及设备 | |
CN114153783B (zh) | 多核通信机制的实现方法、系统、计算机设备及存储介质 | |
CN111262753B (zh) | 一种numa节点个数自动配置方法方法、系统、终端及存储介质 | |
CN114024853A (zh) | 一种裸金属节点的硬件信息收集方法、系统及相关组件 | |
CN115102277A (zh) | 物联网低压智能断路器及其物联系统 | |
CN104038388B (zh) | 基于分布式的物联网自动测试系统及测试方法 | |
US10088523B2 (en) | Debug adapter | |
US8468394B2 (en) | Method of tracing selected activities within a data processing system by tagging selected items and tracing the tagged items | |
CN113485749A (zh) | 一种数据管控系统及数据管控方法 | |
CN103532728A (zh) | 一种对故障dsp芯片复位的方法及装置 | |
CN110798242A (zh) | 一种电路、多通道装置和多路短信发送方法 | |
US20220311672A1 (en) | Communication system comprising a plurality of processors and at least one switch, and associated communication method | |
CN117637013B (zh) | 电源控制装置与电源测试系统 | |
CN113645056B (zh) | 一种定位智能网卡故障的方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Country or region after: China Address after: Room a-522, 188 Yesheng Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Applicant after: Shanghai Suiyuan Technology Co.,Ltd. Address before: Room a-522, 188 Yesheng Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Applicant before: SHANGHAI ENFLAME TECHNOLOGY Co.,Ltd. Country or region before: China |