CN116449631B - 一种多波导集成的逻辑门器件、光电器件及其制备方法 - Google Patents

一种多波导集成的逻辑门器件、光电器件及其制备方法 Download PDF

Info

Publication number
CN116449631B
CN116449631B CN202310710419.5A CN202310710419A CN116449631B CN 116449631 B CN116449631 B CN 116449631B CN 202310710419 A CN202310710419 A CN 202310710419A CN 116449631 B CN116449631 B CN 116449631B
Authority
CN
China
Prior art keywords
waveguide
ridge
logic gate
silicon
waveguides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310710419.5A
Other languages
English (en)
Other versions
CN116449631A (zh
Inventor
贺婷
李庆
仲方
吴海涛
刘书宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Institute of Advanced Studies of UCAS
Original Assignee
Hangzhou Institute of Advanced Studies of UCAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Institute of Advanced Studies of UCAS filed Critical Hangzhou Institute of Advanced Studies of UCAS
Priority to CN202310710419.5A priority Critical patent/CN116449631B/zh
Publication of CN116449631A publication Critical patent/CN116449631A/zh
Application granted granted Critical
Publication of CN116449631B publication Critical patent/CN116449631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F3/00Optical logic elements; Optical bistable devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明公开了一种多波导集成的逻辑门器件、光电器件及其方法,选用220nm SOI衬底作为光子芯片的基底,在硅上刻蚀出三条脊波导,源电极、漏电极置于三条脊波导的两侧,在硅上沉积蒸镀氧化铝层,将BP转移到源电极、漏电极和脊波导上,形成Au‑BP‑Au器件,将h‑BN薄膜层转移至BP之上,BP与Au接触形成势垒区,各脊波导的位置与器件局部电位分布相对应,以形成两个背靠背势垒型光敏区和一个中间光导型光敏区,获得在零偏置下运行的多波导集成的光电器件。本发明的一种多波导集成的逻辑门器件、光电器件及其方法,通过局部光子刺激,开发了新型硅波导集成的BP神经元用于光电逻辑运算,演示了XOR非线性逻辑门。

Description

一种多波导集成的逻辑门器件、光电器件及其制备方法
技术领域
本发明涉及光电信息领域,具体涉及一种多波导集成的逻辑门器件、光电器件及其制备方法。
背景技术
光子和电子是现代信息技术中最重要的传输和运算载体,传统方式将光域中的数据经过光电探测器转化成电信号后进入到电路中进行逻辑运算。在人工智能时代,数据量迅速增长,提高信息转换速率和增加转换节点的功能是十分必要的。作为全光逻辑和全电逻辑器件的重要补充,同时具有感知和逻辑功能的光电逻辑器件吸引了广泛的关注,在实现高集成度光电模块互连领域具有较大潜力。比如,一些图片预处理需求可以通过智能视觉芯片中的光电逻辑器件的布尔算法来完成,包括寻找图片交叠、相似点和提取边缘信息等可以大大降低数据冗余。
硅基光电子是未来计算系统的最佳候选体系之一,具有大面积集成、高可靠性等优势。发展硅基兼容的光电逻辑器件有望大大提高信息处理效率,可与其他有源、无源光学元件集成在一起。尽管目前已有一些基于纳米材料的光电逻辑栅的相关报道,但没有涉及通讯波段,无法与现有硅光子芯片兼容。近年来,二维材料展现出优异的光电特性,其中窄带隙BP表现出强的中红外光响应和高速响应的潜力。得益于层间范德华相互作用,二维材料与硅芯片集成的光电探测器、调制器、晶体管器件获得了巨大的成果。波导集成的光电器件也为可编程光电器件带来了巨大的可能性,有望实现功能丰富度、集成度和面积利用效率上的进一步提升。
现有技术中,光输入、电输出的光电逻辑器件只有针对基本线性逻辑功能的设计方案,而在单一器件上实现具有更复杂逻辑功能的非线性逻辑的设计方案仍然没有被开发出来。另外,当前被报道的光电逻辑器件没有涉及通讯波段,导致其应用前景受到限制。
发明内容
为了解决上述问题,本发明的第一个目的在于,提供一种多波导集成的光电探测器件。
为此,本发明的上述目的通过以下技术方案实现:
一种多波导集成的逻辑门器件,其特征在于:选用220nm SOI衬底作为光子芯片的基底,在硅上刻蚀出三条脊波导,源电极、漏电极置于三条脊波导的两侧,在硅上沉积蒸镀氧化铝层用于隔离硅和电路,将BP转移到源电极、漏电极和脊波导上,形成Au-BP-Au器件,将h-BN薄膜层转移至BP之上,用于防止BP与空气中水氧发生光氧化反应,BP与Au接触形成势垒区,各脊波导的位置与器件局部电位分布相对应,以形成两个背靠背势垒型光敏区和一个中间光导型光敏区,获得在零偏置下运行的多波导集成的光电器件,
在所述源电极、漏电极之间引入三波导实现对多个光信号的检测,形成三个感知神经元,总输出光电流是多波导激发的局部定向电流的总和,两侧的两个感知神经元在零偏置下表现出对称的正负光响应,中间的感知神经元仅在偏置电压触发下响应,通过对局部光电流的叠加或消除,对两个具有正负响应的感知神经元进行编程,在单个光电晶体管中执行非线性光电逻辑门。在采用上述技术方案的同时,本发明还可以采用或者组合采用如下技术方案:
作为本发明的优选技术方案,非线性光电逻辑门为光电XOR逻辑门。
作为本发明的优选技术方案,第一脊波导和第三脊波导中的光信号分别用作逻辑门输入一和输入二,XOR逻辑门的输入一光信号IN1,激光功率为0时逻辑为“0”,激光功率不为0时逻辑为“1”,XOR逻辑门的输入二光信号IN2,激光功率为0时逻辑为“0”,激光功率不为0时逻辑为“1”,XOR逻辑门的输出为电流信号,当电流绝对值小于50纳安时,输出为“0”,否则,输出为“1”,当给出一系列具有顺序组合的输入信号IN-00、IN-01、IN-10、IN-11,该器件在零偏置下运行输出XOR逻辑。
作为本发明的优选技术方案,所述各脊波导的截面形状为矩形,高150nm,宽500nm,各脊波导等同、等距且平行设置,脊波导实现了传输的光波长范围为1260nm~1620nm。
作为本发明的优选技术方案,所述电极与外侧的脊波导之间的距离为1μm,各脊波导的间距为5μm。
作为本发明的优选技术方案,所述BP带隙为0.3eV。
作为本发明的优选技术方案,在硅上用原子层沉积蒸镀5nm氧化铝层。
本发明的第二个目的在于,提供一种多波导集成的光电器件。
为此,本发明的上述目的通过以下技术方案实现:
一种多波导集成的光电器件,其特征在于:应用在前述的逻辑门器件上,选用220nm SOI衬底作为光子芯片的基底,在硅上刻蚀出三条脊波导,分别为第一脊波导、第二脊波导和第三脊波导,源电极、漏电极置于三条脊波导的两侧,在硅上沉积蒸镀氧化铝层用于隔离硅和电路,将BP转移到源电极、漏电极和脊波导上,形成Au-BP-Au器件,其中,BP与Au接触形成势垒区,将h-BN薄膜层转移至BP之上,用于防止BP与空气中水氧发生光氧化反应。
本发明的第三个目的在于,提供一种多波导集成的光电器件的制备方法。
为此,本发明的上述目的通过以下技术方案实现:
一种多波导集成的光电器件的制备方法,包括以下步骤:
步骤一,选用220nm SOI衬底用来制备光子芯片,利用电子束光刻对maN 2403光刻胶进行图形化,利用电感耦合等离子体在硅上刻蚀出三条波导;
步骤二,用原子层沉积蒸镀5nm氧化铝用于隔离硅和电路;
步骤三,通过干法转移方法将BP转移到电极和波导芯片上;
步骤四,将h-BN转移至BP之上,用于防止BP与空气中水氧发生光氧化反应。
在采用上述技术方案的同时,本发明还可以采用或者组合采用如下技术方案:
作为本发明的优选技术方案,步骤三中,干法PPC膜用作黏附层,将BP转移到电极和波导芯片。
与现有技术相比,本发明的一种多波导集成的逻辑门器件、光电器件及其制备方法的显著优点在于:通过局部光子刺激,开发了新型硅波导集成的BP神经元用于光电逻辑运算,演示了XOR非线性逻辑门;本发明中,利用BP光电晶体管丰富的局部电位细节,通过波导对其进行编程,提高了光电逻辑门的输入效率;本发明选用了传输波长为1260nm~1620nm的硅波导,以及吸光范围覆盖1310nm、1550nm的BP材料,实现了通讯波段光子触发XOR逻辑门器件;本发明片上集成的激光束具有更小的尺寸,使得该器件单个感知神经元的面积利用率更高,其集成效率至少提高了三倍,实现了器件的高集成度;本发明的光电器件与硅光链路兼容,能够与其他光学元件集成在同一芯片上,无需单独封装。
本发明的一种多波导集成的逻辑门器件、光电器件及其方法,利用BP光电晶体管丰富的局部电位细节,引入波导对其进行编程,实现了XOR非线性逻辑门,以及光电逻辑器件在通讯波段的工作,在通信领域、激光雷达边缘计算等光计算和超高速信息处理领域具备应用前景。
附图说明
图1为本发明的一种多波导集成的光电器件的制备方法流程图;
图2为本发明的一种多波导集成的逻辑门器件的示意图,( a1):多波导集成的逻辑门器件示意图;(a2):零偏压下电势空间分布;(a3):硅光芯片光场分布;(b)集成器件的等效简化电路;(c)三波导集成器件的光学显微图;
图3为本发明的通讯波段光子触发XOR逻辑门的设计方案,(a)光子触发XOR逻辑门的结构示意图。(b)Au/BP/Au器件在暗态和光照下的输出特性;(c)XOR逻辑门对四个态的输出电流,插图是XOR真值表;(d)1XOR-1晶体管-1电阻电路配置;
图4为本发明的一种多波导集成的光电器件结构图;
附图中,基底1;氧化铝层2;BP3;h-BN薄膜层4;源电极100;漏电极400;第一脊波导501;第二脊波导502;第三脊波导503。
具体实施方式
下面结合附图对本发明作进一步详细描述。
本发明的一种多波导集成的逻辑门器件,选用220nm SOI衬底作为光子芯片的基底1,在硅上刻蚀出三条脊波导,分别为第一脊波导501、第二脊波导502和第三脊波导503,各脊波导的位置与器件局部电位分布相对应,在靠近两侧的脊波导的Au/BP 电势会对光电流的收集起到加速作用,源电极100、漏电极400置于三条脊波导的两侧,在硅上沉积蒸镀氧化铝层2用于隔离硅和电路,将BP3转移到源电极100、漏电极400和脊波导上,形成Au-BP-Au器件,将h-BN薄膜层4转移至BP之上,用于防止BP与空气中水氧发生光氧化反应,以形成两个背靠背势垒型光敏区和一个中间光导型光敏区,获得在零偏置下运行的多波导集成的背靠背势垒型光电器件。
在所述源电极100、漏电极400之间引入三波导实现对多个光信号的检测,形成三个感知神经元,总输出光电流是多波导激发的局部定向电流的总和,两侧的两个感知神经元在零偏置下表现出对称的正负光响应,中间的感知神经元仅在偏置电压触发下响应用于对照,通过对局部光电流的叠加或消除,对两个具有正负响应的感知神经元进行编程,在单个光电晶体管中执行非线性光电逻辑门。
第一脊波导和第三脊波导中的光信号分别用作输入一和输入二,输入信号为“0”或 “1”分别表示激光功率为零和非零,输出为源电极与漏电极之间电流的绝对值,当给出一系列具有顺序组合的输入信号IN-00、IN-01、IN-10、IN-11,该器件在零偏置下运行输出XOR逻辑。
所述各脊波导为截面形状为矩形,高150nm,宽500 nm,各脊波导等同、等距且平行设置,脊波导实现了传输的光波长范围为1260nm~1620nm。
源电极、漏电极与外侧的脊波导之间的距离分别为1μm,各脊波导的间距为5μm。
所述BP3的带隙为0.3eV。
在硅上用原子层沉积蒸镀5nm氧化铝层用于隔离硅和电路。
本发明中,BP是指黑磷纳米片,是一种非金属的层状半导体。h-BN薄膜层是指六方氮化硼,是一种禁带宽度为5~6eV的绝缘体。
本发明中,源电极100和漏电极400,选用Ti/Au电极,上层为Au,Au与BP接触形成势垒区。
实施例1
图1为一种多波导集成的光电器件,220nm SOI衬底用来制备光子芯片,首先利用电子束光刻对maN 2403光刻胶进行图形化,利用电感耦合等离子体在硅上刻蚀出三条波导,之后用原子层沉积蒸镀5nm氧化铝用于隔离硅和电路,然后通过干法转移方法将BP转移到电极和波导芯片上。PPC膜用于黏附层,它的粘性随着温度变化而改变,室温时黏度较低,升温至40度黏度增大,升温至120度会发生溶解。最后将h-BN转移至BP之上,防止BP与空气中水氧发生光氧化反应。
图2中的a1、a2、a3显示了多波导集成的逻辑门器件的设计策略。因为对通信波段辐射的吸收性强且迁移率高,带隙为0.3 eV的BP被选为光吸收材料。为了充分利用硅平台的垂直方向,设计了三个脊波导,分别是;第一脊波导501;第二脊波导502;第三脊波导503,并采用与局部电位分布相对应的架构。Au/BP/Au器件被放置在脊硅波导的顶部。由于Au的功函数(5.2 eV)与BP的电子亲和势(4.3 eV)之间存在较大差异,在Au/BP界面处形成了相当大的势垒,宽度约为100纳米。通过TCAD仿真获得在零偏置下运行的器件相对电势分布。源电极100与第一脊波导501,漏电极400与第三脊波导503之间的距离为1μm,以允许激光通过Au/BP界面附近,并且金属电极吸收的光损失仍然可以忽略不计。所有实验均使用波长为1.55μm的激光进行。
本发明的一种多波导集成的逻辑门器件可以简化为具有三个光电相互作用区域的串联电路,如图2中的b所示,包括两个背靠背势垒型光敏区和一个中间光导型光敏区。通过引入多波导,可以实现对多个光信号的检测,形成三个感知神经元。这种方法提高了面积利用率,并且集成效率至少提高了三倍。此外,器件的总输出光电流是多波导激发的局部定向电流的总和。两侧的两个感知神经元在零偏置下表现出对称的正负光响应。中间的感知神经元仅在偏置电压触发下响应。因此,逻辑功能可以通过设计局部电流的叠加或消除来实现。
图2中的c显示了具有三个波导的集成器件的光学显微镜。与分立器件相比,该器件具有更高的集成度,原因如下:首先,它们与硅光链路兼容,能够与其他光学元件集成在同一芯片上,而无需单独封装;其次,片上集成的激光束具有更小的尺寸,使得该器件单个感知神经元的面积利用率更高(对于波长为1.55μm的激光器,波导中的水平宽度仅为500nm,而通过自由空间数值孔径为0.7的物镜,聚焦光斑直径接近1500nm);第三,与波导集成后,BP光电晶体管丰富的局部电位细节可用于编程,提高了光电逻辑门的输入效率。
逻辑XOR函数是最复杂的2位布尔逻辑门之一,电子电路中需要12个场效应晶体管,光子芯片中需要半导体光放大器的非线性效应才能实现。本发明通过集成了脊波导的黑磷光电晶体管实现了这一功能。图3中的a显示了具有全光输入的光电XOR逻辑门的工作条件。在器件结构示意图中,两个间距为10μm的第一脊波导501和第三脊波导503用作输入一和输入二。暗态下和1.55 μm激光器照明下的输出特性如图3中的b所示。偏置电压为0.1V时的暗电流为24 nA。触发第一脊波导501或第三脊波导503后,Au/BP/Au器件产生±0.4 μA的显著短路电流和±85 mV的开路电压,表明Au/BP界面附近存在势垒。图3中的b讨论了零偏置下的四种电流状态:(1)没有光子触发,电流在黑暗条件下显示出相对较低的水平。(2)当第一脊波导501或第三脊波导503被光子触发时,电流显示出光生电流的高水平,但方向相反。零偏置处的电位梯度与波导趋近,光诱导载流子在非常窄的区域内产生,光生空穴扩散过来,之后被电场迅速分离。(3)第一脊波导501或第三脊波导503后一起触发,由于两个对称势垒的方向相反,抵消了净光电流,使电流水平较低。因此,对两个具有正负响应的感知神经元进行编程,在单个光电晶体管中执行非线性光电逻辑门。
通过实验测量逻辑XOR门的四种输入状态的输出电流,如图3中的c所示。真值表显示在插图中。第一脊波导501/第三脊波导503中的输入信号(IN1/IN2)用圆圈表示,输入信号为0或1分别表示激光功率为零和非零,其中,激光功率为零用未填充圆表示,激光功率为非零用填充圆表示。电流绝对值作为输出信号(OUT),输出电流绝对值的高于和低于50nA代表OUT-1和OUT-0。当给出一系列具有顺序组合的输入信号IN-00、IN-01、IN-10、IN-11,0 V偏置时,本发明的一种多波导集成的逻辑门器件输出XOR逻辑。由于对BP3的强吸收,逻辑异或门具有明显的开关比。值得注意的是,异或门有三种输出状态,包括低、高正和高负状态。为了使其用作二位XOR门,本发明的一种多波导集成的逻辑门器件配置了一个1XOR-1晶体管-1电阻(1XOR-1T-1R)电路,如图3中的d所示。一个双极晶体管作为开关,同时使输出电流转换为电压并进入下一阶段。
上述具体实施方式用来解释说明本发明,仅为本发明的优选实施例,而不是对本发明进行限制,在本发明的精神和权利要求的保护范围内,对本发明做出的任何修改、等同替换、改进等,都落入本发明的保护范围。

Claims (10)

1. 一种多波导集成的逻辑门器件,其特征在于:选用220nm SOI衬底作为光子芯片的基底,在硅上刻蚀出三条脊波导,依次设置为第一脊波导、第二脊波导和第三脊波导,源电极、漏电极置于三条脊波导的两侧,在硅上沉积蒸镀氧化铝层用于隔离硅和其上的电路结构,将BP转移到源电极、漏电极和脊波导上,形成Au-BP-Au器件,将h-BN薄膜层转移至BP之上,用于防止BP与空气中水氧发生光氧化反应,BP与Au接触形成势垒区,各脊波导的位置与器件局部电位分布相对应,以形成两个背靠背势垒型光敏区和一个中间光导型光敏区,获得在零偏置下运行的多波导集成的光电器件,
在所述源电极、漏电极之间引入三波导实现对多个光信号的检测,形成三个感知神经元,总输出光电流是多波导激发的局部定向电流的总和,两侧的两个感知神经元在零偏置下表现出对称的正负光响应,中间的感知神经元仅在偏置电压触发下响应,通过对局部光电流的叠加或消除,对两个具有正负响应的感知神经元进行编程,在单个光电晶体管中执行非线性光电逻辑门;
其中,BP是指黑磷纳米片。
2.如权利要求1所述的多波导集成的逻辑门器件,其特征在于:非线性光电逻辑门为光电XOR逻辑门。
3.如权利要求2所述的多波导集成的逻辑门器件,其特征在于:第一脊波导和第三脊波导中的光信号分别用作逻辑门输入一和输入二,XOR逻辑门的输入一光信号IN1,激光功率为0时逻辑为“0”,激光功率不为0时逻辑为“1”,XOR逻辑门的输入二光信号IN2,激光功率为0时逻辑为“0”,激光功率不为0时逻辑为“1”,XOR逻辑门的输出为电流信号,当电流绝对值小于50纳安时,输出为“0”,否则,输出为“1”,当给出一系列具有顺序组合的输入信号IN-00、IN-01、IN-10、IN-11,该器件在零偏置下运行输出XOR逻辑。
4. 如权利要求1所述的多波导集成的逻辑门器件,其特征在于:各所述脊波导的截面形状为矩形,高150nm,宽500 nm,各脊波导等同、等距且平行设置,脊波导实现了传输的光波长范围为1260nm~1620nm。
5.如权利要求1所述的多波导集成的逻辑门器件,其特征在于:源电极靠近第一脊波导设置,第一脊波导与源电极之间的距离为1μm,漏电极靠近第三脊波导设置,第三脊波导与漏电极之间的距离为1μm,各脊波导之间的间距为5μm。
6.如权利要求1所述的多波导集成的逻辑门器件,其特征在于:所述BP带隙为0.3eV。
7.如权利要求1所述的多波导集成的逻辑门器件,其特征在于:在硅上用原子层沉积蒸镀5nm氧化铝层。
8. 一种多波导集成的光电器件,其特征在于:应用在权利要求1-7任一权利要求所述的逻辑门器件上,选用220nm SOI衬底作为光子芯片的基底,在硅上刻蚀出三条脊波导,分别为第一脊波导、第二脊波导和第三脊波导,源电极、漏电极置于三条脊波导的两侧,在硅上沉积蒸镀氧化铝层用于隔离硅和其上的电路结构,将BP转移到源电极、漏电极和脊波导上,形成Au-BP-Au器件,其中,BP与Au接触形成势垒区,将h-BN薄膜层转移至BP之上,用于防止BP与空气中水氧发生光氧化反应。
9.如权利要求8所述的一种多波导集成的光电器件的制备方法,包括以下步骤:
步骤一,选用220nm SOI衬底用来制备光子芯片,利用电子束光刻对maN 2403光刻胶进行图形化,利用电感耦合等离子体在硅上刻蚀出三条脊波导;
步骤二,用原子层沉积蒸镀5nm氧化铝用于隔离硅和其上的电路结构;
步骤三,通过干法转移方法将BP转移到源电极、漏电极和脊波导上,源电极、漏电极置于三条脊波导的两侧;
步骤四,将h-BN转移至BP之上,用于防止BP与空气中水氧发生光氧化反应。
10.如权利要求9所述的多波导集成的光电器件的制备方法,其特征在于:步骤三中,干法PPC膜用作黏附层,将BP转移到电极和波导芯片。
CN202310710419.5A 2023-06-15 2023-06-15 一种多波导集成的逻辑门器件、光电器件及其制备方法 Active CN116449631B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310710419.5A CN116449631B (zh) 2023-06-15 2023-06-15 一种多波导集成的逻辑门器件、光电器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310710419.5A CN116449631B (zh) 2023-06-15 2023-06-15 一种多波导集成的逻辑门器件、光电器件及其制备方法

Publications (2)

Publication Number Publication Date
CN116449631A CN116449631A (zh) 2023-07-18
CN116449631B true CN116449631B (zh) 2023-11-03

Family

ID=87132400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310710419.5A Active CN116449631B (zh) 2023-06-15 2023-06-15 一种多波导集成的逻辑门器件、光电器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116449631B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506151A (en) * 1981-07-30 1985-03-19 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of National Defence Optoelectronic logic
US7145704B1 (en) * 2003-11-25 2006-12-05 Cheetah Omni, Llc Optical logic gate based optical router
CN102023455A (zh) * 2009-09-16 2011-04-20 中国科学院半导体研究所 基于n-InP的单片集成的光逻辑门及其制作方法
WO2016182537A1 (en) * 2015-05-08 2016-11-17 Hewlett Packard Enterprise Development Lp Optical logic gates
CN107102401A (zh) * 2016-02-22 2017-08-29 中国科学院半导体研究所 一种多通道光子混合集成的互联芯片及其制备方法
CN108333679A (zh) * 2018-02-11 2018-07-27 南京邮电大学 面向蓝光可见光通信的硅基GaN系光子芯片及制备方法
CN109212863A (zh) * 2018-10-19 2019-01-15 宁波大学 一种基于石墨烯表面等离子激元的一位数值比较器
CN109254470A (zh) * 2018-09-29 2019-01-22 华南师范大学 基于非线性材料介质的全光控制逻辑门器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031985B2 (en) * 2008-02-07 2011-10-04 University Of Washington Optical XOR logic gate
US11860509B2 (en) * 2021-10-19 2024-01-02 Hewlett Packard Enterprise Development Lp Optical logic gate decision-making circuit combining non-linear materials on SOI

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506151A (en) * 1981-07-30 1985-03-19 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of National Defence Optoelectronic logic
US7145704B1 (en) * 2003-11-25 2006-12-05 Cheetah Omni, Llc Optical logic gate based optical router
CN102023455A (zh) * 2009-09-16 2011-04-20 中国科学院半导体研究所 基于n-InP的单片集成的光逻辑门及其制作方法
WO2016182537A1 (en) * 2015-05-08 2016-11-17 Hewlett Packard Enterprise Development Lp Optical logic gates
CN107102401A (zh) * 2016-02-22 2017-08-29 中国科学院半导体研究所 一种多通道光子混合集成的互联芯片及其制备方法
CN108333679A (zh) * 2018-02-11 2018-07-27 南京邮电大学 面向蓝光可见光通信的硅基GaN系光子芯片及制备方法
CN109254470A (zh) * 2018-09-29 2019-01-22 华南师范大学 基于非线性材料介质的全光控制逻辑门器件
CN109212863A (zh) * 2018-10-19 2019-01-15 宁波大学 一种基于石墨烯表面等离子激元的一位数值比较器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于PPLN 波导的全光逻辑信号处理器设计思路;童艳等;信息记录材料;第22卷(第9期);第63-64页 *
紧凑型纳米薄膜铌酸锂复合波导光电子可逆逻辑门;陈直;半导体光电;第44卷(第1期);第32-38页 *

Also Published As

Publication number Publication date
CN116449631A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
Miller Quantum-well self-electro-optic effect devices
EP0390523B1 (en) An optical element utilizing a molecular heterojunction
US7109409B2 (en) Magnetic field enhanced photovoltaic device
Kim et al. Photoconductivity switching in MoTe2/graphene heterostructure by trap-assisted photogating
CN115128881B (zh) 一种基于单光源单探测器的多功能光电逻辑门
He et al. On-chip optoelectronic logic gates operating in the telecom band
Li et al. Vertical Ge–Si nanowires with suspended graphene top contacts as dynamically tunable multispectral photodetectors
Liu et al. Flexible omnidirectional self-powered photodetectors enabled by solution-processed two-dimensional layered PbI2 nanoplates
Liu et al. An Optoelectronic Synapse Based on Two‐Dimensional Violet Phosphorus Heterostructure
CN116449631B (zh) 一种多波导集成的逻辑门器件、光电器件及其制备方法
Chen et al. Intelligent Optoelectronic Devices for Next‐Generation Artificial Machine Vision
Feng et al. Retinomorphic hardware for in‐sensor computing
Han et al. 3D stackable broadband photoresponsive InGaAs biristor neuron for a neuromorphic visual system with near 1 V operation
Kim et al. Location-dependent multi-parameter detection behaviors using hetero-interfaced organic anti-ambipolar phototransistors
Zhang et al. Multiposition Controllable Gate WS2/MoS2 Heterojunction Phototransistor and Its Applications in Optoelectronic Logic Operation and Emulation of Neurotransmission
CN108767068B (zh) 一种二维材料光探测器及其制作方法
CN116466531B (zh) 一种通讯波段波导集成的复合逻辑器件及其光电器件
Fujikata et al. LSI on-chip optical interconnection with Si nano-photonics
Abada et al. Optical optimization of organic solar cells based on P3HT: PCBM interpenetrating blend
Van der Ziel Shot noise in back biased pn silicon diodes
CN117215136A (zh) 一种波导集成的逻辑门器件单元、光电逻辑门及其加密传输方法
Wang et al. Strain-insensitive viscoelastic perovskite film for intrinsically stretchable neuromorphic vision-adaptive transistors
Wang et al. All-optic logical operations based on the visible-near infrared bipolar optical response
CN113629159B (zh) 硅红外增强倏逝波耦合雪崩光电探测器及其制作方法
CN217387181U (zh) 一种异质结晶体管型光模拟突触器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant