CN109212863A - 一种基于石墨烯表面等离子激元的一位数值比较器 - Google Patents

Abstract

本发明公开了一种基于石墨烯表面等离子激元的一位数值比较器，包括基底、缓冲层、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔和半圆环形波导，缓冲层层叠在基底上，第一直波导、第二直波导、第三直波导和第四直波导平铺在缓冲层的上表面，半圆环形波导、第一微环谐振腔、第二微环谐振腔和第三微环谐振腔平铺在缓冲层的上表面，第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔和半圆环形波导分别为三层层叠结构，且其上层波导材料和下层波导材料均为二氧化硅，中层波导材料均为石墨烯；优点是尺寸较小、结构紧凑，利于片上集成。

Description

一种基于石墨烯表面等离子激元的一位数值比较器

技术领域

本发明涉及一种一位数值比较器，尤其是涉及一种基于石墨烯表面等离子激元的一位数值比较器。

背景技术

集成电路在伴随着摩尔定律预言的五十多年间得到了迅猛的发展，这为信息时代到来奠定了坚实的基础。近几十年来，光子集成也得到了广大学者的关注，随着光子集成理论和制备技术的日趋完善，光子集成也像集成电路一样朝着微型化、高集成度方向发展。但是由于光学衍射的存在，器件的尺寸理论上要大于光波波长，这严重限制了光电器件的集成。经过广大研究人员探索发现表面等离子激元(surface plasmon polaritions，SPPs)为突破衍射极限的限制带来了希望。Spps最早由Ritchie于1957提出，并在实验上得到验证。Spps是金属表面自由电子与光子相互作用后，在金属表面形成的电磁波，它是一种特殊的表面电磁波模式，能够被紧紧的限制在金属界面处,在垂直于界面方向呈指数衰减。同时，表面等离子激元波矢量远远小于自由空间中的波矢量，具有亚波长特性，可以突破光学衍射极限。因此，基于表面等离子激元的波导在设计高集成度的光学器件方面具有巨大的发展潜力。过去十几年，人们一直将研究重点放在金属表面等离子激元方面，但是金属存在固有热损耗–欧姆损耗，其支持的spps波在低频部分比如红外或以上波段损耗非常严重，并且结构一旦固定就难以进行调制。这两点不足严重限制了金属spps的发展。

石墨烯是一种由碳单原子周期性排列的蜂窝状结构组成的二维材料，它的价带和导带相交于狄拉克点(Dirac)，这种奇特的能带结构使得石墨烯具备其他普通材料不具有的一些特性，比如非常高的载流子迁移速率，优异的电学性能以及加适当门电压可以改变石墨烯的费米能级。因此，基于石墨烯表面等离子激元波导在设计高度集成的光学器件方面有着巨大的潜能。光学数字比较器是光信息处理领域的基本组成部分，是决策电路不可缺少的组成部分，是光数据处理器运算和逻辑单元的重要组成部分。Nakarmi等提出并演示了一种采用单模Fabry-pérot激光二极管(SMFP-LDs)的两位全光数字比较器，其输入数据速率为10Gbps。该方案需要很大的泵浦光来激发非线性效应，不利于大规模的片上集成。Yang等提出了一种由两个微环谐振器和一个2×1功率分配器构成的一个基于热光效应的定向光学比较器。并且以10kb/s的速度对两个二进制数进行比较运算。但是该器件结构复杂，且其中一个微环谐振器有三个耦合区，这样很难实现临界耦合以获得更好的微环谐振器的性能。最近兰州大学Tian等提出了一种基于微环谐振器的硅光子电路的数值比较器，利用对微环加热的热光效应控制微环的谐振与失谐在实验上实现了10kbps工作速率的一位数值比较器。但是该器件也受光学衍射效应的限制尺寸偏大。

鉴此，设计了一种基于石墨烯表面等离子激元的一位数值比较器，对于减小数值比较器的尺寸，提高结构紧凑性，利于片上集成具有重要意义。

技术方案：

本发明所要解决的技术问题是提供一种尺寸较小、结构紧凑，利于片上集成的基于石墨烯表面等离子激元的一位数值比较器。

本发明解决上述技术问题所采用的技术方案为：一种基于石墨烯表面等离子激元的一位数值比较器，包括基底、缓冲层、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔、弧度为180度的半圆环形波导；所述的基底和所述的缓冲层均为长方体结构且两者尺寸完全相同，所述的缓冲层层叠在所述的基底上，所述的缓冲层的下表面与所述的基底的上表面贴合并固定，将所述的缓冲层的长边延伸方向作为左右方向，将所述的缓冲层的宽边延伸方向作为前后方向；所述的第一直波导、所述的第二直波导、所述的第三直波导和所述的第四直波导平铺在所述的缓冲层的上表面，所述的第一直波导的长边长度大于所述的第三直波导的长边长度，所述的第三直波导的长边长度大于所述的第二直波导的长边长度，所述的第二直波导的长边长度大于所述的第四直波导的长边长度，所述的第一直波导的宽边长度、所述的第二直波导的宽边长度、所述的第三直波导的宽边长度和所述的第四直波导的宽边长度相等，所述的第一直波导的高度、所述的第二直波导的高度、所述的第三直波导的高度和所述的第四直波导的高度相等，所述的第一直波导、所述的第二直波导和所述的第三直波导按照从后往前的顺序平行间隔设置，所述的第四直波导位于所述的第二直波导的右侧且两者之间具有一段距离，所述的第一直波导、所述的第二直波导、所述的第三直波导和所述的第四直波导的长边分别平行于所述的缓冲层的长边，所述的第一直波导、所述的第二直波导、所述的第三直波导和所述的第四直波导的宽边分别平行于所述的缓冲层的宽边，所述的第四直波导的前端和所述的第二直波导的前端位于同一平面，所述的第四直波导的后端与所述的第二直波导的后端位于同一平面，所述的半圆环形波导、所述的第一微环谐振腔、所述的第二微环谐振腔和所述的第三微环谐振腔平铺在所述的缓冲层的上表面，所述的半圆环形波导位于所述的第三直波导和所述的第四直波导的右侧，所述的半圆环形波导、所述的第一微环谐振腔、所述的第二微环谐振腔和所述的第三微环谐振腔的高度均等于所述的第一直波导的高度，所述的第三直波导的右端和所述的第四直波导的右端通过所述的半圆环形波导连接，所述的第一微环谐振腔位于所述的第二直波导和所述的第三直波导之间且与两者均不接触，所述的第二微环谐振腔位于所述的第一直波导和所述的第三直波导之间且与两者均不接触，所述的第三微环谐振腔位于所述的第一直波导和所述的第四直波导之间且与两者均不接触，所述的第二微环谐振腔与所述的第三微环谐振腔的中心连线平行于所述的第一直波导的长边，所述的第一直波导、所述的第二直波导、所述的第三直波导、所述的第四直波导、所述的第一微环谐振腔、所述的第二微环谐振腔、所述的第三微环谐振腔和所述的半圆环形波导分别为三层层叠结构，且其上层波导材料和下层波导材料均为二氧化硅，中层波导材料均为石墨烯，所述的第一直波导的左端为所述一位数值比较器的输入端，所述的第一直波导的右端为所述一位数值比较器的第一输出端，所述的第二直波导的左端为所述一位数值比较器的第二输出端，所述的第四直波导的左端为所述一位数值比较器的第三输出端；所述的第一直波导、所述的第二直波导、所述的第三直波导和所述的第四直波导的宽边长度均为30nm，所述的第一微环谐振腔、所述的第二微环谐振腔、所述的第三微环谐振腔以及所述的半圆环形波导的外圈半径与内圈半径之差均为30nm。

所述的第一直波导的长边长度等于所述的缓冲层的长边长度，所述的第一直波导的左端、所述的第二直波导的左端以及所述的第三直波导的左端分别与所述的缓冲层的左端齐平，所述的第一直波导的右端与所述的缓冲层的右端齐平，所述的第二直波导的长边长度为560nm，所述的第三直波导的长边长度为950nm，所述的第四直波导的长边长度为230nm，所述的第一微环谐振腔、所述的第二微环谐振腔和所述的第三微环谐振腔的内圈半径均为70nm，外圈半径均为100nm；所述的第一微环谐振腔和所述的第二微环谐振腔的中心距离为280nm，所述的第二微环谐振腔与所述的第三微环谐振腔的中心距离为350nm，所述的半圆环形波导的内圈半径为106nm，外圈半径为136nm；当所述的第一直波导向前平行移动6nm时将分别与所述的第二微环谐振腔的外壁和所述的第三微环谐振腔的外壁相切，当所述的第二直波导向后平行移动6nm时将与所述的第二微环谐振腔的外壁相切，当所述的第二直波导向前平行移动6nm时将与所述的第一微环谐振腔的外壁相切，当所述的第三直波导向后平行移动6nm时将与所述的第一微环谐振腔的外壁相切，当所述的第四直波导向后平行移动6nm时将与所述的第三微环谐振腔的外壁相切，所述的第三直波导的右端和所述的第四直波导的右端位于同一平面上，所述的半圆环形波导的一端和所述的第三直波导的右端重合连接，所述的半圆环形波导的另一端和所述的第四直波导的右端重合连接，所述的第一直波导的后端与所述的缓冲层的后端之间具有一段距离，所述的第一微环谐振腔的左端与所述的缓冲层的左端之间具有一段距离，所述的第三微环谐振腔的右端与所述的缓冲层的右端之间具有一段距离，所述的第三直波导的前端与所述的缓冲层的前端之间具有一段距离。

所述的第一直波导由第一底层直波导、第一中层直波导和第一上层直波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第一底层直波导的厚度为20nm，所述的第一中层直波导的厚度为1nm，所述的第一上层直波导的厚度为20nm；所述的第二直波导由第二底层直波导、第二中层直波导和第二上层直波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第二底层直波导的厚度为20nm，所述的第二中层直波导的厚度为1nm，所述的第二上层直波导的厚度为20nm；所述的第三直波导由第三底层直波导、第三中层直波导和第三上层直波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第三底层直波导的厚度为20nm，所述的第三中层直波导的厚度为1nm，所述的第三上层直波导的厚度为20nm；所述的第四直波导由第四底层直波导、第四中层直波导和第四上层直波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第四底层直波导的厚度为20nm，所述的第四中层直波导的厚度为1nm，所述的第四上层直波导的厚度为20nm；所述的第一微环谐振腔由第一底层环形波导、第一中层环形波导和第一上层环形波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第一底层环形波导的厚度为20nm，所述的第一中层环形波导的厚度为1nm，所述的第一上层环形波导的厚度为20nm；所述的第二微环谐振腔由第二底层环形波导、第二中层环形波导和第二上层环形波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第二底层环形波导的厚度为20nm，所述的第二中层环形波导的厚度为1nm，所述的第二上层环形波导的厚度为20nm；所述的第三微环谐振腔由第三底层环形波导、第三中层环形波导和第三上层环形波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第三底层环形波导的厚度为20nm，所述的第三中层环形波导的厚度为1nm，所述的第三上层环形波导的厚度为20nm；所述的半圆环形波导由底层半圆环形波导、中层半圆环形波导和上层半圆环形波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的底层半圆环形波导的厚度为20nm，所述的中层半圆环形波导的厚度为1nm，所述的上层半圆环形波导的厚度为20nm。

所述的基底的材料为硅，所述的基底的厚度为20nm，所述的缓冲层的材料为二氧化硅，所述的缓冲层的厚度为20nm。

所述的半圆环形波导、所述的第三直波导和所述的第四直波导一体成型连接。

与现有技术相比，本发明的优点在于通过基底、缓冲层、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔、半圆环形波导来构建一位数值比较器，第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔、半圆环形波导分别为三层层叠结构，且其上层材料和下层材料均为二氧化硅，中层材料均为石墨烯，由此能够对石墨烯表面等离子激元起到很强的束缚作用，有效的使石墨烯表面等离子激元限制在波导中传输。第一直波导、第二直波导、第三直波导和第四直波导的宽边长度分别为30nm、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔和半圆环形波导中材料为石墨烯的中层波导的外圈半径和内圈半径之差为30nm并夹在材料均为二氧化硅的上层波导和下层波导之间，能够使得一位数值比较器在单模下工作，即偶边缘模式，该模式避免了一位数值比较器工作时多种模式的相互影响，第一微环谐振腔、第二微环谐振腔和第三微环谐振腔的配合对工作波长具有很强的选择性，利用第一微环谐振腔、第二微环谐振腔和第三微环谐振腔的级联，通过在第一微环谐振腔中的中层波导、第二微环谐振腔中的中层波导和第三微环谐振腔中的中层波导加载电压来控制第一微环谐振腔、第二微环谐振腔和第三微环谐振腔工作在谐振状态或者工作在失谐状态，将第二微环谐振腔产生的逻辑操作数作为待比较的两位逻辑操作数的第一位，第二微环谐振腔处于谐振状态时产生的逻辑操作数为“0”，第二微环谐振腔处于失谐状态时产生的逻辑操作数为“1”，将第一微环谐振腔和第三微环谐振腔同时作用产生的逻辑操作数作为待比较的两位逻辑操作数的第二位，第一微环谐振腔和第三微环谐振腔同时处于谐振状态时产生的逻辑操作数为“0”，第一微环谐振腔和第三微环谐振腔同时处于失谐状态时产生的逻辑操作数为“1”，从而在一位数值比较器的第一输出端、第二输出端和第三输出端准确的得到对两位逻辑操作数的第一位和第二位进行比较的逻辑值运算结果，实现数值比较器的功能，本发明的一位数值比较器采用石墨烯表面等离子激元作为传输媒介，在具有正确的逻辑功能的基础上，能够有效的突破光学衍射对器件尺寸的限制，排列紧凑，尺寸较小，便于操控，利于大规模的片上集成。

附图说明

图1为本发明的基于石墨烯表面等离子激元的一位数值比较器的立体图；

图2为本发明的基于石墨烯表面等离子激元的一位数值比较器在第一直波导处沿竖直方向的剖视图；

图3(a)为本发明的基于石墨烯表面等离子激元的一位数值比较器在两位逻辑操作数为‘00’时，第一输出端、第二输出端和第三输出端的传输谱线；

图3(b)为本发明的基于石墨烯表面等离子激元的一位数值比较器在两位逻辑操作数为‘01’时，第一输出端、第二输出端和第三输出端的传输谱线；

图3(c)为本发明的基于石墨烯表面等离子激元的一位数值比较器在两位逻辑操作数为‘10’时，第一输出端、第二输出端和第三输出端的传输谱线；

图3(d)为本发明的基于石墨烯表面等离子激元的一位数值比较器在两位逻辑操作数为‘11’时，第一输出端、第二输出端和第三输出端的传输谱线。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例一：如图1和图2所示，一种基于石墨烯表面等离子激元的一位数值比较器，包括基底1、缓冲层2、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔、弧度为180度的半圆环形波导；基底1和缓冲层2均为长方体结构且两者尺寸完全相同，缓冲层2层叠在基底1上，缓冲层2的下表面与基底1的上表面贴合并固定，将缓冲层2的长边延伸方向作为左右方向，将缓冲层2的宽边延伸方向作为前后方向；第一直波导、第二直波导、第三直波导和第四直波导平铺在缓冲层2的上表面，第一直波导的长边长度大于第三直波导的长边长度，第三直波导的长边长度大于第二直波导的长边长度，第二直波导的长边长度大于第四直波导的长边长度，第一直波导的宽边长度、第二直波导的宽边长度、第三直波导的宽边长度和第四直波导的宽边长度相等，第一直波导的高度、第二直波导的高度、第三直波导的高度和第四直波导的高度相等，第一直波导、第二直波导和第三直波导按照从后往前的顺序平行间隔设置，第四直波导位于第二直波导的右侧且两者之间具有一段距离，第一直波导、第二直波导、第三直波导和第四直波导的长边分别平行于缓冲层2的长边，第一直波导、第二直波导、第三直波导和第四直波导的宽边分别平行于缓冲层2的宽边，第四直波导的前端和第二直波导的前端位于同一平面，第四直波导的后端与第二直波导的后端位于同一平面，半圆环形波导、第一微环谐振腔、第二微环谐振腔和第三微环谐振腔平铺在缓冲层2的上表面，半圆环形波导位于第三直波导和第四直波导的右侧，半圆环形波导、第一微环谐振腔、第二微环谐振腔和第三微环谐振腔的高度均等于第一直波导的高度，第三直波导的右端和第四直波导的右端通过半圆环形波导连接，第一微环谐振腔位于第二直波导和第三直波导之间且与两者均不接触，第二微环谐振腔位于第一直波导和第二直波导之间且与两者均不接触，第三微环谐振腔位于第一直波导和第四直波导之间且与两者均不接触，第二微环谐振腔与第三微环谐振腔的中心连线平行于第一直波导的长边，第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔和半圆环形波导分别为三层层叠结构，且其上层波导材料和下层波导材料均为二氧化硅，中层波导材料均为石墨烯，第一直波导的左端为所述一位数值比较器的输入端，第一直波导的右端为所述一位数值比较器的第一输出端，第二直波导的左端为所述一位数值比较器的第二输出端，第四直波导的左端为所述一位数值比较器的第三输出端；第一直波导、第二直波导、第三直波导和第四直波导的宽边长度均为30nm，第一微环谐振腔、第二微环谐振腔、第三微环谐振腔以及半圆环形波导的外圈半径与内圈半径之差均为30nm。

本实施例中，第一直波导的长边长度等于缓冲层2的长边长度，第一直波导的左端、第二直波导的左端以及第三直波导的左端分别与缓冲层2的左端齐平，第一直波导的右端与缓冲层2的右端齐平，第二直波导的长边长度为560nm，第三直波导的长边长度为950nm，第四直波导的长边长度为230nm，第一微环谐振腔、第二微环谐振腔和第三微环谐振腔的内圈半径均为70nm，外圈半径均为100nm；第一微环谐振腔和第二微环谐振腔的中心距离为280nm，第二微环谐振腔与第三微环谐振腔的中心距离为350nm，半圆环形波导的内圈半径为106nm，外圈半径为136nm；当第一直波导向前平行移动6nm时将分别与第二微环谐振腔的外壁和第三微环谐振腔的外壁相切，当第二直波导向后平行移动6nm时将与第二微环谐振腔的外壁相切，当第二直波导向前平行移动6nm时将与第一微环谐振腔的外壁相切，当第三直波导向后平行移动6nm时将与第一微环谐振腔的外壁相切，当第四直波导向后平行移动6nm时将与第三微环谐振腔的外壁相切，第三直波导的右端和第四直波导的右端位于同一平面上，半圆环形波导的一端和第三直波导的右端重合连接，半圆环形波导的另一端和第四直波导的右端重合连接，第一直波导的后端与缓冲层2的后端之间具有一段距离，第一微环谐振腔的左端与缓冲层2的左端之间具有一段距离，第三微环谐振腔的右端与缓冲层2的右端之间具有一段距离，第三直波导的前端与缓冲层2的前端之间具有一段距离。

本实施例中，第一直波导由第一底层直波导3、第一中层直波导4和第一上层直波导5通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，第一底层直波导3的厚度为20nm，第一中层直波导4的厚度为1nm，第一上层直波导5的厚度为20nm；第二直波导由第二底层直波导6、第二中层直波导7和第二上层直波导8通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，第二底层直波导6的厚度为20nm，第二中层直波导7的厚度为1nm，第二上层直波导8的厚度为20nm；第三直波导由第三底层直波导9、第三中层直波导10和第三上层直波导11通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，第三底层直波导9的厚度为20nm，第三中层直波导10的厚度为1nm，第三上层直波导11的厚度为20nm；第四直波导由第四底层直波导12、第四中层直波导13和第四上层直波导14通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，第四底层直波导12的厚度为20nm，第四中层直波导13的厚度为1nm，第四上层直波导14的厚度为20nm；第一微环谐振腔由第一底层环形波导15、第一中层环形波导16和第一上层环形波导17通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，第一底层环形波导15的厚度为20nm，第一中层环形波导16的厚度为1nm，第一上层环形波导17的厚度为20nm；第二微环谐振腔由第二底层环形波导18、第二中层环形波导19和第二上层环形波导20通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，第二底层环形波导18的厚度为20nm，第二中层环形波导19的厚度为1nm，第二上层环形波导20的厚度为20nm；第三微环谐振腔由第三底层环形波导21、第三中层环形波导22和第三上层环形波导23通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，第三底层环形波导21的厚度为20nm，第三中层环形波导22的厚度为1nm，第三上层环形波导23的厚度为20nm；半圆环形波导由底层半圆环形波导24、中层半圆环形波导25和上层半圆环形波导26通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，底层半圆环形波导24的厚度为20nm，中层半圆环形波导25的厚度为1nm，上层半圆环形波导26的厚度为20nm。

实施例二：本实施例与实施例一基本相同，区别在于：

本实施例中，基底1的材料为硅，基底1的厚度为20nm，缓冲层2的材料为二氧化硅，缓冲层2的厚度为20nm。

本实施例中，半圆环形波导、第三直波导和第四直波导一体成型连接。

以下通过软件仿真对本发明的优益性进行验证：

当第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔、半圆弧形波导的中层材料石墨烯的化学势为0.50eV时，第一微环谐振腔、第二微环谐振腔、第三微环谐振腔均发生谐振，即两位逻辑操作数为‘00’，比较结果是两位逻辑操作数的第一位和第二位相等，且在第一输出端输出光信号，第二输出端和第三输出端没有光信号输出。第一输出端、第二输出端和第三输出端的传输谱线如图3(a)所示，图3(a)中正方形点曲线为第一输出端的传输谱线，圆点曲线表示第二输出端的传输谱线，三角形点曲线表示第三输出端的传输谱线。分析图3(a)可知：在工作频率为30THz，本发明的一位数值比较器的第一输出端逻辑结果为‘1’，输出为-8.23dB，本发明的一位数值比较器的第二输出端逻辑结果为‘0’，输出为

-18.56dB，本发明的一位数值比较器的第三输出端逻辑结果为‘0’，输出为-18.65dB，最差串扰达到了-10.32dB。

当第一直波导、第二直波导、第三直波导、第四直波导、第二微环谐振腔、半圆弧形波导的中层材料石墨烯的化学势为0.50eV，第一微环谐振腔和第三微环谐振腔的中层材料石墨烯的化学势为0.677eV时，第二微环谐振腔发生谐振，第一微环谐振腔和第三微环谐振腔发生失谐，即两位逻辑操作数为‘01’，比较结果是两位逻辑操作数的第一位小于两位逻辑操作数的第二位，且在第二输出端输出光信号，第一输出端和第三输出端没有光信号输出。第一输出端、第二输出端和第三输出端的传输谱线如图3(b)所示，分析图3(b)可知：在工作频率为30THz，本发明的一位数值比较器的第一输出端逻辑结果为‘0’，输出为-17.89dB，本发明的一位数值比较器的第二输出端逻辑结果为‘1’，输出为-3.25dB，本发明的一位数值比较器的第三输出端逻辑结果为‘0’，输出为-20.10dB，最差串扰达到了-14.64dB。

当第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第三微环谐振腔、半圆弧形波导的中层材料石墨烯的化学势为0.50eV，第二微环谐振腔的中层材料石墨烯的化学势为0.677eV时，第二微环谐振腔发生失谐，第一微环谐振腔和第三微环谐振腔发生谐振，即两位逻辑操作数为‘10’，比较结果是两位逻辑操作数的第一位大于两位逻辑操作数的第二位，且在第三输出端输出光信号，第一输出端和第二输出端没有光信号输出。第一输出端、第二输出端和第三输出端的传输谱线如图3(c)所示，分析图3(c)可知：在工作频率为30THz，本发明的一位数值比较器的第一输出端逻辑结果为‘0’，输出为-21.72dB，本发明的一位数值比较器的第二输出端逻辑结果为‘0’，输出为-27.44dB，本发明的一位数值比较器的第三输出端逻辑结果为‘1’，输出为-3.72dB，最差串扰达到了-18dB。

当第一直波导、第二直波导、第三直波导、第四直波导、半圆弧形波导的中层材料石墨烯的化学势为0.50eV，第一微环谐振腔、第二微环谐振腔、第三微环谐振腔的中层材料石墨烯的化学势为0.677eV时，第一微环谐振腔、第二微环谐振腔和第三微环谐振腔均发生失谐，即两位逻辑操作数为‘11’，比较结果是两位逻辑操作数的第一位等于两位逻辑操作数的第二位，且在第一输出端输出光信号，第二输出端和第三输出端没有光信号输出。第一输出端、第二输出端和第三输出端的传输谱线如图3(d)所示，分析图3(d)可知：在工作频率为30THz，本发明的一位数值比较器的第一输出端逻辑结果为‘1’，输出为-2.16dB，本发明的一位数值比较器的第二输出端逻辑结果为‘0’，输出为-16.44dB，本发明的一位数值比较器的第三输出端逻辑结果为‘0’，输出为-21.12dB，最差串扰达到了-14.28dB。

分析图3(a)、图3(b)、图3(c)和图3(d)可以知道，本发明的一位数值比较器能够准确实现一位数值比较的逻辑运算结果，最优串扰达到-10.33dB。

综上所述，本发明的基于石墨烯表面等离子激元的一位数值比较器的设计在结构上采用了三个微环谐振器，使得设计更加紧凑、灵活，为进一步设计更加复杂的逻辑器件提供借鉴。同时，本发明的基于石墨烯表面等离子激元的一位数值比较器在第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔、半圆弧形波导结构的配合下，满足了石墨烯表面等离激元的传播条件，基于石墨烯表面等离子激元所设计出的一位数值比较器使得器件的尺寸大大的缩小，更加有利于片上集成。

Claims (5)

1.一种基于石墨烯表面等离子激元的一位数值比较器，其特征在于包括基底、缓冲层、第一直波导、第二直波导、第三直波导、第四直波导、第一微环谐振腔、第二微环谐振腔、第三微环谐振腔、弧度为180度的半圆环形波导；所述的基底和所述的缓冲层均为长方体结构且两者尺寸完全相同，所述的缓冲层层叠在所述的基底上，所述的缓冲层的下表面与所述的基底的上表面贴合并固定，将所述的缓冲层的长边延伸方向作为左右方向，将所述的缓冲层的宽边延伸方向作为前后方向；

所述的第一直波导、所述的第二直波导、所述的第三直波导和所述的第四直波导平铺在所述的缓冲层的上表面，所述的第一直波导的长边长度大于所述的第三直波导的长边长度，所述的第三直波导的长边长度大于所述的第二直波导的长边长度，所述的第二直波导的长边长度大于所述的第四直波导的长边长度，所述的第一直波导的宽边长度、所述的第二直波导的宽边长度、所述的第三直波导的宽边长度和所述的第四直波导的宽边长度相等，所述的第一直波导的高度、所述的第二直波导的高度、所述的第三直波导的高度和所述的第四直波导的高度相等，所述的第一直波导、所述的第二直波导和所述的第三直波导按照从后往前的顺序平行间隔设置，所述的第四直波导位于所述的第二直波导的右侧且两者之间具有一段距离，所述的第一直波导、所述的第二直波导、所述的第三直波导和所述的第四直波导的长边分别平行于所述的缓冲层的长边，所述的第一直波导、所述的第二直波导、所述的第三直波导和所述的第四直波导的宽边分别平行于所述的缓冲层的宽边，所述的第四直波导的前端和所述的第二直波导的前端位于同一平面，所述的第四直波导的后端与所述的第二直波导的后端位于同一平面，所述的半圆环形波导、所述的第一微环谐振腔、所述的第二微环谐振腔和所述的第三微环谐振腔平铺在所述的缓冲层的上表面，所述的半圆环形波导位于所述的第三直波导和所述的第四直波导的右侧，所述的半圆环形波导、所述的第一微环谐振腔、所述的第二微环谐振腔和所述的第三微环谐振腔的高度均等于所述的第一直波导的高度，所述的第三直波导的右端和所述的第四直波导的右端通过所述的半圆环形波导连接，所述的第一微环谐振腔位于所述的第二直波导和所述的第三直波导之间且与两者均不接触，所述的第二微环谐振腔位于所述的第一直波导和所述的第三直波导之间且与两者均不接触，所述的第三微环谐振腔位于所述的第一直波导和所述的第四直波导之间且与两者均不接触，所述的第二微环谐振腔与所述的第三微环谐振腔的中心连线平行于所述的第一直波导的长边，所述的第一直波导、所述的第二直波导、所述的第三直波导、所述的第四直波导、所述的第一微环谐振腔、所述的第二微环谐振腔、所述的第三微环谐振腔和所述的半圆环形波导分别为三层层叠结构，且其上层波导材料和下层波导材料均为二氧化硅，中层波导材料均为石墨烯，所述的第一直波导的左端为所述一位数值比较器的输入端，所述的第一直波导的右端为所述一位数值比较器的第一输出端，所述的第二直波导的左端为所述一位数值比较器的第二输出端，所述的第四直波导的左端为所述一位数值比较器的第三输出端；所述的第一直波导、所述的第二直波导、所述的第三直波导和所述的第四直波导的宽边长度均为30nm，所述的第一微环谐振腔、所述的第二微环谐振腔、所述的第三微环谐振腔以及所述的半圆环形波导的外圈半径与内圈半径之差均为30nm。

2.根据权利要求1所述的一种基于石墨烯表面等离子激元的一位数值比较器，其特征在于所述的第一直波导的长边长度等于所述的缓冲层的长边长度，所述的第一直波导的左端、所述的第二直波导的左端以及所述的第三直波导的左端分别与所述的缓冲层的左端齐平，所述的第一直波导的右端与所述的缓冲层的右端齐平，所述的第二直波导的长边长度为560nm，所述的第三直波导的长边长度为950nm，所述的第四直波导的长边长度为230nm，所述的第一微环谐振腔、所述的第二微环谐振腔和所述的第三微环谐振腔的内圈半径均为70nm，外圈半径均为100nm；所述的第一微环谐振腔和所述的第二微环谐振腔的中心距离为280nm，所述的第二微环谐振腔与所述的第三微环谐振腔的中心距离为350nm，所述的半圆环形波导的内圈半径为106nm，外圈半径为136nm；

当所述的第一直波导向前平行移动6nm时将分别与所述的第二微环谐振腔的外壁和所述的第三微环谐振腔的外壁相切，当所述的第二直波导向后平行移动6nm时将与所述的第二微环谐振腔的外壁相切，当所述的第二直波导向前平行移动6nm时将与所述的第一微环谐振腔的外壁相切，当所述的第三直波导向后平行移动6nm时将与所述的第一微环谐振腔的外壁相切，当所述的第四直波导向后平行移动6nm时将与所述的第三微环谐振腔的外壁相切，所述的第三直波导的右端和所述的第四直波导的右端位于同一平面上，所述的半圆环形波导的一端和所述的第三直波导的右端重合连接，所述的半圆环形波导的另一端和所述的第四直波导的右端重合连接，所述的第一直波导的后端与所述的缓冲层的后端之间具有一段距离，所述的第一微环谐振腔的左端与所述的缓冲层的左端之间具有一段距离，所述的第三微环谐振腔的右端与所述的缓冲层的右端之间具有一段距离，所述的第三直波导的前端与所述的缓冲层的前端之间具有一段距离。

3.根据权利要求1所述的一种基于石墨烯表面等离子激元的一位数值比较器，其特征在于所述的第一直波导由第一底层直波导、第一中层直波导和第一上层直波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第一底层直波导的厚度为20nm，所述的第一中层直波导的厚度为1nm，所述的第一上层直波导的厚度为20nm；所述的第二直波导由第二底层直波导、第二中层直波导和第二上层直波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第二底层直波导的厚度为20nm，所述的第二中层直波导的厚度为1nm，所述的第二上层直波导的厚度为20nm；所述的第三直波导由第三底层直波导、第三中层直波导和第三上层直波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第三底层直波导的厚度为20nm，所述的第三中层直波导的厚度为1nm，所述的第三上层直波导的厚度为20nm；所述的第四直波导由第四底层直波导、第四中层直波导和第四上层直波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第四底层直波导的厚度为20nm，所述的第四中层直波导的厚度为1nm，所述的第四上层直波导的厚度为20nm；所述的第一微环谐振腔由第一底层环形波导、第一中层环形波导和第一上层环形波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第一底层环形波导的厚度为20nm，所述的第一中层环形波导的厚度为1nm，所述的第一上层环形波导的厚度为20nm；所述的第二微环谐振腔由第二底层环形波导、第二中层环形波导和第二上层环形波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第二底层环形波导的厚度为20nm，所述的第二中层环形波导的厚度为1nm，所述的第二上层环形波导的厚度为20nm；所述的第三微环谐振腔由第三底层环形波导、第三中层环形波导和第三上层环形波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的第三底层环形波导的厚度为20nm，所述的第三中层环形波导的厚度为1nm，所述的第三上层环形波导的厚度为20nm；所述的半圆环形波导由底层半圆环形波导、中层半圆环形波导和上层半圆环形波导通过CMOS兼容工艺按照从下到上的顺序层叠连接形成三层层叠结构，所述的底层半圆环形波导的厚度为20nm，所述的中层半圆环形波导的厚度为1nm，所述的上层半圆环形波导的厚度为20nm。

4.根据权利要求1所述的一种基于石墨烯表面等离子激元的一位数值比较器，其特征在于所述的基底的材料为硅，所述的基底的厚度为20nm，所述的缓冲层的材料为二氧化硅，所述的缓冲层的厚度为20nm。

5.根据权利要求1所述的一种基于石墨烯表面等离子激元的一位数值比较器，其特征在于所述的半圆环形波导、所述的第三直波导和所述的第四直波导一体成型连接。